JP4147451B2

JP4147451B2 - 波形チェック装置

Info

Publication number: JP4147451B2
Application number: JP2002001958A
Authority: JP
Inventors: 勉石井
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2002-01-09
Filing date: 2002-01-09
Publication date: 2008-09-10
Anticipated expiration: 2022-01-09
Also published as: JP2003202353A

Description

【０００１】
【発明の属する技術分野】
本発明は、各種のディジタル回路に於ける信号波形が正常であるか否かを簡単にチェックし、信号波形異常を検出した時に発光ダイオード又はブザーにより表示できる波形チェック装置に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）等を用いた各種のディジタル回路に於いては、ノイズを抑圧することが要望されており、特に動作周波数が高くなるに伴って電磁波放射の問題も生じている。従って、ディジタル回路に於ける信号波形が正常であることが要望されている。例えば、信号波形にオーバーシュートやアンダーシュートが含まれると、高調波成分が多くなることにより、近接した回路に対する妨害ノイズとなり、又レベルが高いと、電磁波放射の問題も生じる。そこで、ディジタル回路の各部の信号波形が正常であるか否かを、シンクロスコープを用いて観測することになる。
【０００３】
この場合、シンクロスコープのプローブを、ディジタル回路の各部の端子や集積回路の端子に接触させて信号波形を表示させ、その信号波形が正常であるか否かを判定する。そして、信号波形が正常でない場合は、回路素子の追加或いは配線パターンの変更等の設計変更を行うことになる。
【０００４】
【発明が解決しようとする課題】
従来例のディジタル回路に於ける信号波形のチェックには、シンクロスコープのプローブをプリント基板の端子や集積回路の端子に接触させて、信号波形を表示させるもので、プリント基板や集積回路の回路規模が大きくなるに伴って測定対象個所も多くなり、信号波形チェックに要する時間が非常に長くなる問題があった。又信号波形観測には或る程度の熟練を要するもので、信号波形の良否判定にばらつきが生じる問題もあった。
本発明は、ディジタル回路に於ける信号波形の良否を簡単に判定することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の波形チェック装置は、図１を参照して説明すると、測定対象端子から取り込んだ信号に位相同期したクロック信号と高速クロック信号とを発生する位相同期回路２と、この位相同期回路２からの高速クロック信号に従ってサンプリングして前記信号をディジタル信号に変換するＡＤ変換器３と、このＡＤ変換器３により変換したディジタル信号の信号波形データを格納するメモリ４と、このメモリ４に格納された信号波形データのサンプリングのタイミング毎のレベル比較処理により、オーバーシュート、アンダーシュート及び波形割れの何れかを含む信号波形の異常を検出するプロセッサ５と、このプロセッサ５により信号波形の異常を検出して表示する発光ダイオード１０，１１又ブザーからなる異常表示手段とを備え、プロセッサ５は、ＡＤ変換器３により変換したディジタル信号による信号波形データのハイレベルのピークホールド回路と、ローレベルのピークホールド回路と、ハイレベルのピークホールド回路のピークホールド値と第１の基準電圧とを比較し、そのピークホールド値が第１の基準電圧を超えた時に、信号波形のオーバーシュート発生検出とする第１の比較器と、ローレベルのピークホールド回路のピークホールド値と第２の基準電圧とを比較し、そのピークホールド値が第２の基準値より低い時に、信号波形のアンダーシュート発生検出とする第２の比較器との比較手段を含む構成を備えている。
【０００６】
又プロセッサ５は、信号波形データのハイレベルのピークホールド回路と、ローレベルのピークホールド回路と、前記ハイレベルのピークホールド回路のピークホールド値が第１の基準電圧を超えた時に信号波形のオーバーシュート発生を検出する第１の比較器と、前記ローレベルのピークホールド回路のピークホールド値が第２の基準電圧より低い時に信号波形のアンダーシュート発生を検出する第２の比較器との機能を含み、第１及び第２の比較器の検出信号により信号波形異常を表示する発光ダイオード１０，１１又はブザーからなる異常表示手段を備えている。
【０００７】
又プロセッサ５は、信号波形データのピークを制限するリミッタ回路と、このリミッタ回路を介した信号波形データと前回のサンプルホールド値とを比較し、前記信号波形の立上り過程に於ける前記信号波形データが前記前回のサンプルホールド値より低い時に波形割れと判定する第３の比較器と、信号波形の立下り過程に於ける前記信号波形データが前記前回のサンプルホールド値より高い時に波形割れと判定する第４の比較器との機能を含み、第３及び第４の比較器の検出信号により信号波形異常を表示する発光ダイオード１０，１１又はブザーからなる異常表示手段を備えている。
【０００８】
又メモリ４に格納された信号波形データを、プロセッサ５の制御により外部に転送する無線送受信部７等の送信部を備えることができる。又測定対象端子に接触させて信号を取り込む為のプローブを筐体の先端に設け、信号波形異常を表示する発光ダイオード又はブザーからなる異常表示手段を筐体の表面に設け、メモリに格納した信号波形データを基に信号波形を表示する液晶パネルを筐体の表面に設けた構成とすることができる。又測定対象端子に接触させて信号を取り込む為のプローブを筐体の先端に設けると共に、そのプローブにスイッチ回路を介して選択的に接続可能とした終端回路を設けることができる。
【０００９】
【発明の実施の形態】
図１は本発明の実施の形態の機能ブロック図であり、１はバッファ増幅器、２は位相同期回路（ＰＬＬ）、３はＡＤ変換器（Ａ／Ｄ）、４はメモリ（ＭＥＭ）、５はプロセッサ（ＣＰＵ）、６は制御回路（ＣＯＮ）、７は無線送受信部、８はアンテナ、９は液晶パネル、１０，１１は異常表示手段としての発光ダイオード、１２は終端回路、１３はスイッチ回路、１４はプローブ、ＬＳＩはプリント基板上に搭載した大規模集積回路、Ｖ_CCは電源電圧を示す。
【００１０】
波形チェック開始時は、スイッチ回路１３をオフとした状態で、装置の電源スイッチをオンとし、プローブ１４を、ＬＳＩの端子等のディジタル回路の測定対象端子に接触させて、チェック開始キーを操作する。それにより、プロープ１４から取り込んだ信号を、バッファ増幅器１を介してＡＤ変換器３に入力し、又その信号に位相同期したクロック信号を位相同期回路２に於いて発生させ、ＡＤ変換器３に於いて、クロック信号に従って信号波形をサンプリングしてディジタル信号に変換し、メモリ４に信号波形データとして記憶させる。このメモリ４は、例えば、デュアルポートメモリとし、信号波形データの書込みと、プロセッサ５による読出しとを同時的に行うことができる。この場合のプローブ１４は、測定対象端子側の動作に影響を与えないように、入力インピーダンスは通常ハイ・インタフェース構成とするものである。
【００１１】
又位相同期回路２は、入力された信号の周期に同期したクロック信号と、高速のクロック信号とを出力する構成とすることができる。それにより、単一信号波形のみでなく、繰り返し発生する信号波形を高速のクロック信号に従ってサンプリングし、且つプロセッサ５の制御により複数周期にわたって平均化した信号波形データを得ることも可能である。
【００１２】
又プロセッサ５は、各部を制御し、且つメモリ４から読出した信号波形データを後述のように処理して、信号波形が正常であるか否かを判定し、判定結果を制御回路６に転送する。制御回路６は、プロセッサ５からの通知が、例えば、信号波形の波形割れの場合、発光ダイオード１１を駆動して発光させ、又信号波形のオーバーシュート又はアンダーシュートの場合、発光ダイオード１０を駆動して発光させて、信号波形が正常でないことを表示する。又液晶パネル９に、プロセッサ５の制御により、メモリ４に格納された信号波形データを基に信号波形を表示することもできる。従って、信号波形が異常の場合の波形を目視により確認することもできる。又信号波形異常の場合に、スイッチ回路１３をオンとして、終端回路１２を接続する。この終端回路１２は、測定対象端子に対してインピーダンスマッチングをとる構成やフィルタ構成やリミッタ構成とすることができ、この終端回路１２を接続することにより、信号波形が改善されるか否かをチェックし、配線パターンの変更や回路部品の追加等の資料とすることができる。
【００１３】
又無線送受信部７は、例えば、Ｂｌｕｅｔｏｏｔｈ，ＩＥＥＥ８０２．１１ａ，ＩＥＥＥ８０２．１１ｂ等の標準化された無線データ通信の構成を適用することができるもので、プロセッサ５の制御に従って、メモリ４に格納された信号波形データを、他のコンピュータ等にアンテナ８を介して無線で転送することができる。又無線送受信部７は、メモリ４に格納された信号波形データをプロセッサ５の制御によりローカルエリアネットワーク（ＬＡＮ）等の有線で他のコンピュータ等に転送する送信部とすることができる。この場合、他のコンピュータにより収集したディジタル回路の各部の信号波形データを処理して、回路設計の資料とすることができる。又この波形チェック装置の機能を、小型の筐体に収容して可搬型とすることができる。又インサーキットテスタやファンクションテスタに組み込むことが可能であるから、ディジタル回路に各種のテストデータを入力して信号波形異常の有無を迅速に判定することができる。
【００１４】
図２は本発明の実施の形態のオーバーシュート及びアンダーシュート波形検出部の説明図であり、２は位相同期回路（ＰＬＬ）、２１はハイレベルのピークサンプルホールド回路（ＨＰＳＨ）、２２はローレベルのピークサンプルホールド回路（ＬＰＳＨ）、２３，２４は第１，第２の比較器（ＣＯＭ）、２５はノア回路、１０は発光ダイオード、１４はプローブ、２６〜２８は終端回路、２９はスイッチ回路、Ｖ_CCは電源電圧、Ｖｒ１，Ｖｒ２は第１，第２の比較基準電圧を示す。
【００１５】
このオーバーシュート及びアンダーシュート波形検出部の機能は、図１に於けるプロセッサ５の処理機能により実現することができる。なお、位相同期回路２は、図１に於ける位相同期回路２に対応するものであるが、図２に於いては、ピークサンプルホールド回路２１，２２に入力される信号波形データからクロック信号を再生する構成として示している。又スイッチ回路２９は測定開始時にはオフ状態とするものである。
【００１６】
ハイレベルのピークサンプルホールド回路２１は、ハイレベルの信号波形データを順次比較して、ハイレベルのピーク値をホールドするものであり、又ローレベルのピークサンプルホールド回路２２は、ローレベルの信号波形データを順次比較し、ローレベルのピーク値をホールドするものである。
【００１７】
又第１の比較基準電圧Ｖｒ１は、正常な信号波形のハイレベルに相当する電圧とし、又第２の比較基準電圧Ｖｒ２は、正常な信号波形のローレベルに相当する電圧とする。そして、第１の比較器２３は、ハイレベルのピークサンプルホールド回路２１にホールドされたピーク値と、第１の比較基準電圧Ｖｒ１とを比較し、この比較基準電圧Ｖｒ１よりピーク値が高い場合に、オーバーシュート波形検出として“１”（ハイレベル）の検出信号をノア回路２５に送出する。
【００１８】
又第２の比較器２４は、ローレベルのピークサンプルホールド回路２２にホールドされたピーク値と、第２の比較基準電圧Ｖｒ２とを比較し、この比較基準電圧Ｖｒ２によりピーク値が低い場合に、アンダーシュート波形検出として、“１”（ハイレベル）の検出信号をノア回路２５に送出する。
【００１９】
ノア回路２５は、第１，第２の比較器２３，２４の何れか一方又は両方の検出信号が“１”（ハイレベル）となると、“０”（ローレベル）の出力信号となり、発光ダイオード１０に印加されている電源電圧Ｖ_CCにより発光ダイオード１０に電流が流れて発光する。即ち、この発光ダイオード１０が発光すると、測定対象端子に於ける信号波形にオーバーシュート又はアンダーシュートが発生していることを表示できる。信号波形異常としてオーバーシュート又はアンダーシュートが発生している場合、スイッチ回路２９により終端回路２６〜２８の何れかに接続する。例えば、抵抗回路網からなるインピーダンスマッチング機能の終端回路２６に接続した時と、コンデンサ等を含むフィルタ構成の終端回路２７に接続した時と、ダイオードによりリミッタ機能の終端回路２８に接続した時との何れかに於いて、或いは総てに於いて信号波形の改善が得られるか否かを判定することにより、測定対象端子側の配線パターン等の改善資料とすることができる。
【００２０】
図３は本発明の実施の形態の波形割れ検出部の説明図であり、図１及び図２と同一符号は同一部分を示し、３１はリミッタ回路（ＬＩＭ）、３２はサンプルホールド回路（ＳＨ）、３３，３４は第３，第４の比較器（ＣＯＭ）、３５，３６はフリップフロップ（ＦＦ）、３７はノア回路、１１は異常表示手段としての発光ダイオード、Ｖ_CCは電源電圧を示す。
【００２１】
波形割れ検出部の機能は、図１に於けるプロセッサ５の処理機能により実現することができる。又位相同期回路２は、図１に於ける位相同期回路２に対応するものであり、図３に於いては、入力された信号の周期に同期したクロック信号と、高速のクロック信号とを出力する構成を備え、測定対象端子から取り込んだ信号を、位相同期回路２と、リミッタ回路３１と、スイッチ回路２９とに入力し、リミッタ回路３１を介してサンプルホールド回路３２に入力し、位相同期回路２から、測定対象端子のプローブ１４により取り込んだ信号に位相同期したクロック信号と高速クロック信号とを出力し、サンプリングホールド回路３２に、サンプリングホールドのタイミング信号として、位相同期回路２の出力信号を入力する。又スイッチ回路１９は測定開始時にはオフ状態とする。
【００２２】
リミッタ回路３１は、信号波形データのオーバーシュート成分及びアンダーシュート成分を除いてサンプルホールド回路３２と比較器３３，３４とに入力する。サンプルホールド回路３２は、信号波形の立上りと立下りとの期間を含めて、位相同期回路２からのクロック信号に従って、１周期の信号波形を複数のタイミングでサンプリングしてホールドする機能を有するものである。
【００２３】
又第３，第４の比較器３３，３４は、今回の入力信号波形データと、前回のサンプルホールド値とを、サンプルホールドのタイミングに従って比較する。この実施の形態に於いては、第３の比較器３３により信号波形の立上り過程に於ける異常を検出し、第４の比較器３４により信号波形の立下り過程に於ける異常を検出する場合について説明する。即ち、信号波形の立上り過程に於いては、前回のサンプルホールド値より今回の信号波形データが大きい場合に正常で、その逆の場合は、信号波形の立上り過程の異常と判定することができる。同様に、信号波形の立下り過程に於いては、前回のサンプルホールド値より今回の信号波形データが小さい場合に正常で、その逆の場合は、信号波形の立下り過程の異常と判定することがきる。
【００２４】
第３，第４の比較器３３，３４は、異常と判定した時に“１”（ハイレベル）を出力し、それにより、フリップフロップ３５，３６がセットされて、出力端子Ｑが“１”（ハイレベル）となり、ノア回路３７の出力が“０”（ローレベル）となって、発光ダイオード１１が発光する。この場合も、信号波形異常と判定した時に、スイッチ回路２９により終端回路２６〜２８をプローブ１４に切替接続して、信号波形が改善されるか否かを判定することができる。
【００２５】
図４は本発明の実施の形態の動作説明図であり、（Ａ）は波形割れ検出部の動作を示し、（Ｂ）はオーバーシュート及びアンダーシュート検出部の動作を示す。図４の（Ａ）に於いて、信号波形の立上り過程で、前回のサンプルホールド値がＶｕ１で、今回の入力信号波形データがＶｕ２であるとすると、Ｖｕ１＞Ｖｕ２の関係を第３の比較器３３に於いて検出することができる。又立下り過程で、前回のサンプルホールド値がＶｄ１、今回の入力信号波形データがＶｄ２であるとすると、Ｖｄ１＜Ｖｄ２の関係を第４の比較器３４に於いて検出することができる。従って、正常な立上りの波形又は正常な立下りの波形か否かを、サンプルホールド値のサンプル周期毎の比較により判定することができる。
【００２６】
又信号波形の１周期をＴとすると、その間に、点線で示すような信号波形となった場合、サンプリング周期より長い期間の落ち込みであると、第３，第４の比較器３３，３４の何れか一方又は両方により波形異常を検出することができる。このようなタイミングの制御は、位相同期回路２からの信号波形の１周期を示すクロック信号及びそれより高速のサンプリング用のクロック信号を基に行うことができる。
【００２７】
又図４の（Ｂ）に於いて、第１の比較基準電圧Ｖｒ１と、ハイレベルのピークホールド回路２１のピークホールド値Ｖｐ１とを第１の比較器２３により比較し、Ｖｐ１＞Ｖｒ１の関係の場合に、オーバーシュート発生と判定することになる。又ローレベルのピークホールド回路２２のピークホールド値Ｖｐ２と、第２の比較基準電圧Ｖｒ２とを第２の比較器２４により比較し、絶対値でＶｐ２＞Ｖｒ２の関係の場合に、アンダーシュート発生と判定することになる。
【００２８】
従って、図１に於ける発光ダイオード１０が発光すると、信号波形にオーバーシュート発生又はアンダーシュート発生を示し、又発光ダイオード１１が発光すると、信号波形に波形割れ発生を示すことになる。又発光ダイオード１０，１１を、１個の発光ダイオードにより兼用し、信号波形異常を表示する構成とすることも可能である。発光ダイオード１０，１１と共にブザーを異常表示手段として設けることもできる。又ブザーのみを設けて、信号波形異常検出時にブザーを鳴動させる構成とすることができる。又信号波形の異常を検出した時に、液晶パネル９に信号波形を表示して検討することも可能である。又更に詳細に検討する必要がある場合は、その測定対象端子に、従来例のようにシンクロスコープを接続して詳細な波形観測や分析を行うこともできる。
【００２９】
図５は本発明の実施の形態の概略斜視図を示し、５０は波形チェック装置、５１は電源表示発光ダイオード、５２は異常表示手段としての信号波形異常表示発光ダイオード、５３は信号波形異常表示手段としてのブザー、５４は液晶パネル、５５はプローブを示す。この波形チェック装置５０は、図１に示す機能を小型の筐体に収容した場合を示す。なお、電源スイッチ，測定開始ボタン，終端回路を選択的に接続する為のスイッチ回路は図示を省略しており、又信号波形異常を検出して表示する発光ダイオードを１個の発光ダイオード５２により兼用した場合を示す。
【００３０】
又プローブ５５は、波形チェック装置５０の筐体の先端に設けて、図示のような大規模集積回路のピン等の信号波形観測対象の端子を把持する先端の構成とすることができる。このような構成は、既に各種の構成が知られているから、所望の構成を適用することができる。又図示を省略したアース端子に接続する構成を含むものである。
【００３１】
又図示を省略した電源スイッチを投入すると、内部の電池から各部に電力が供給され、発光ダイオード５１も発光して、動作中を表示する。又ブザー５３は、信号波形の異常検出時又は信号波形観測処理終了時に鳴動させることができる。又液晶パネル５４は、プロセッサ５（図１参照）の制御により、メモリ４に格納した信号波形データを基に信号波形を表示することができる。又図１に示すように、無線送受信部７とアンテナ８とを組み込むことにより、図示を省略した操作キー等により、他のコンピュータに信号波形データと判定結果とを転送することができる。又ローカルエリアネットワーク（ＬＡＮ）に接続する端子を設けて、プロセッサの制御により、他のコンピュータに信号波形データを転送することも可能である。
【００３２】
又プローブ５５を信号波形観測対象端子に接触させて信号波形の観測を行う毎に、プロセッサ５の制御機能によりカウントアップし、そのカウント内容と信号波形データとを対応してメモリ４に格納し、そのカウント内容を集積回路等のピン番号と対応させることも可能である。又液晶パネル５４に表示させる信号波形についての立上り時間及び立下り時間を、時間軸上の基準点を基に表示することも可能である。
【００３３】
本発明は、前述の各実施の形態にのみ限定されるものではなく、種々付加変更することが可能であり、プロセッサ５の処理機能を高くすることにより、ディジタル回路の端子間の遅延時間等の測定も可能となる。又インサーキットテスタやファンクションテスタ等に、図１〜図３について説明した波形チェックの機能を内蔵させることにより、信号波形異常の有無を迅速に判定することができる。
【００３４】
【発明の効果】
以上説明したように、本発明は、信号波形をチェックし、オーバーシュートやアンダーシュート又は波形割れ等の信号波形異常を検出して、発光ダイオードやブザーにより信号波形異常を表示することができるから、測定対象端子にプローブ１４を接触させるだけで、信号波形が異常である正常であるかを迅速に確認することができる。従って、大規模なディジタル回路に於いて、多数の測定対象端子が存在しても、順次チェックすることが可能となる。又図５に示すように、小型の筐体内に格納すれば、信号波形の異常の有無の判定を簡単に且つ迅速に行うことができる利点がある。又終端回路１２を選択的に切替接続することにより、信号波形異常時の対策手段を見つけることが容易となる利点がある。
【図面の簡単な説明】
【図１】本発明の実施の形態の機能ブロック図である。
【図２】本発明の実施の形態のオーバーシュート及びアンダーシュート波形検出部の説明図である。
【図３】本発明の実施の形態の波形割れ検出部の説明図である。
【図４】本発明の実施の形態の動作説明図である。
【図５】本発明の実施の形態の波形チェック装置の概略斜視図である。
【符号の説明】
１バッファ増幅器
２位相同期回路（ＰＬＬ）
３ＡＤ変換器（Ａ／Ｄ）
４メモリ（ＭＥＭ）
５プロセッサ（ＣＰＵ）
６制御回路（ＣＯＮ）
７無線送受信部（ＴＲ）
８アンテナ
９液晶パネル
１０，１１発光ダイオード

Claims

測定対象端子から取り込んだ信号に位相同期したクロック信号と高速クロック信号とを発生する位相同期回路と、
該位相同期回路からの前記高速クロック信号に従ってサンプリングして前記測定対象端子から取り込んだ信号をディジタル信号に変換するＡＤ変換器と、
該ＡＤ変換器により変換したディジタル信号の信号波形データを格納するメモリと、
該メモリに格納された信号波形データの前記サンプリングのタイミング毎のレベル比較処理により、信号波形の異常を検出するプロセッサと、
該プロセッサにより前記信号波形の異常を検出して表示する発光ダイオード又はブザーの異常表示手段とを備え、
前記プロセッサは、前記ＡＤ変換器により変換したディジタル信号による前記信号波形データのハイレベルのピークホールド回路と、ローレベルのピークホールド回路と、前記ハイレベルのピークホールド回路のピークホールド値と第１の基準電圧とを比較し、前記ピークホールド値が前記第１の基準電圧を超えた時に前記信号波形のオーバーシュート発生検出とする第１の比較器と、前記ローレベルのピークホールド回路のピークホールド値と第２の基準電圧とを比較し、前記ピークホールド値が前記第２の基準値より低い時に前記信号波形のアンダーシュート発生検出とする第２の比較器との比較手段を含む構成を備えた
ことを特徴とする波形チェック装置。
測定対象端子から取り込んだ信号に位相同期したクロック信号と高速クロック信号とを発生する位相同期回路と、
該位相同期回路からの前記高速クロック信号に従ってサンプリングして前記測定対象端子から取り込んだ信号をディジタル信号に変換するＡＤ変換器と、
該ＡＤ変換器により変換したディジタル信号の信号波形データを格納するメモリと、
該メモリに格納された信号波形データの前記サンプリングのタイミング毎のレベル比較処理により、信号波形の異常を検出するプロセッサと、
該プロセッサにより前記信号波形の異常を検出して表示する発光ダイオード又はブザーの異常表示手段とを備え、
前記プロセッサは、前記ＡＤ変換器により変換したディジタル信号による前記信号波形データのピークを制限するリミッタ回路と、該リミッタ回路を介した前記信号波形データと前回のサンプルホールド値とを比較し、前記信号波形の立上り過程に於ける前記信号波形データが前記前回のサンプルホールド値より低い時に波形割れと判定する第３の比較器と、前記信号波形の立下り過程に於ける前記信号波形データが前記前回のサンプルホールド値より高い時に波形割れと判定する第４の比較器との比較手段を含む構成を備えた
ことを特徴とする波形チェック装置。
前記メモリに格納された前記信号波形データを、前記プロセッサの制御により外部に転送する送信部を備えたことを特徴とする請求項１又は２記載の波形チェック装置。
前記測定対象端子に接触させて信号を取り込む為のプローブを筐体の先端に設け、前記信号波形異常を表示する発光ダイオード又はブザーからなる異常表示手段を前記筐体の表面に設け、前記メモリに格納した信号波形データを基に信号波形を表示する液晶パネルを前記筐体の表面に設けた構成を有することを特徴とする請求項１乃至３の何れか１項記載の波形チェック装置。
前記測定対象端子に接触させて信号を取り込む為のプローブを筐体の先端に設け、該プローブにスイッチ回路を介して選択的に接続可能とした終端回路を設けたことを特徴とする請求項１乃至４の何れか１項記載の波形チェック装置。