JP4143636B2 - ビデオアンプ - Google Patents

ビデオアンプ Download PDF

Info

Publication number
JP4143636B2
JP4143636B2 JP2005313609A JP2005313609A JP4143636B2 JP 4143636 B2 JP4143636 B2 JP 4143636B2 JP 2005313609 A JP2005313609 A JP 2005313609A JP 2005313609 A JP2005313609 A JP 2005313609A JP 4143636 B2 JP4143636 B2 JP 4143636B2
Authority
JP
Japan
Prior art keywords
amplifier
low
pass filter
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005313609A
Other languages
English (en)
Other versions
JP2007124268A (ja
Inventor
仁 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2005313609A priority Critical patent/JP4143636B2/ja
Publication of JP2007124268A publication Critical patent/JP2007124268A/ja
Application granted granted Critical
Publication of JP4143636B2 publication Critical patent/JP4143636B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Description

本発明は、ビデオアンプ、特にスルーパスを内蔵しLSIで実現されるビデオアンプに関する。
ビデオアンプLSIには、図5に示すように、通常、ローパスフィルタ7とスルーアンプ6を内蔵している(文献公知発明に係るものではない)。ローパスフィルタ7は本ビデオアンプLSIの次段(図示省略)に接続するA/D変換器のプレフィルタとしての役割がある。ユーザは、ビデオアンプに内蔵するローパスフィルタ7を使用してLSI外部にA/D変換器を接続するか、ビデオアンプをスルーアンプ6として用いてLSI外部にローパスフィルタとA/D変換器を接続するかを任意に選択できる。
外部にローパスフィルタを接続するとローパスフィルタのカットオフ周波数や減衰率の設定に自由度が得られるメリットがある。しかし、部品点数が増加しコストアップするデメリットもある。また、外部にローパスフィルタを接続するとフィルタ挿入損失による特性劣化も発生する。その損失を防ぐためスルーバッファ6に+3〜+6dB程度のゲインをもたせ、外部ローパスフィルタ出力が0dB(ビデオの信号振幅は同期信号を含めると1Vpp)となるよう調整する。
ローパスフィルタ7を使用するローパスフィルタモードと、スルーアンプ6を使用するスルーモードは、モード制御信号2による本ビデオアンプLSIへのモード設定により排他的に選択され、同一の出力端子17からローパスフィルタ出力かスルー出力のいずれかが出力される。ローパスフィルタ7,スルーアンプ6の各出力は、図5のように、エミッタ共通型のエミッタフォロア14,13を介して出力端子17に導かれている。
なお、VIF信号中に含まれている54.25MHzの音声中間周波信号と映像キャリア(58.75MHz)との乗算によって生じる4.5MHzのビートキャリア音声信号を除去する音声トラップと、音声トラップをバイパスするスルー線路の一方を選択するように切り換わるスイッチを設けたテレビジョン映像信号処理回路が知られている(例えば、特許文献1参照)。
特開平7−212675号公報(第3頁、図1)
しかしながら、図5のエミッタ共通型のエミッタフォロア13,14を用いたビデオアンプには、エミッタフォロア13,14のベースエミッタの逆バイアスによる特性劣化という問題点がある。図6は従来例でのスルーモードでの動作波形である。前提条件としてVcc=5V、中心バイアスレベル=Vcc/2=2.5V、スルーモードは6dBのゲインとする。
入力端子1に2.5V±500mVpp を入力すると(図6A)、入力アンプ3は反転アンプのため位相反転し2.5V±500mVpp の信号を出力する(図6B)。スルーアンプ6も反転アンプでありゲインが6dBであるためスルーアンプ6の出力は入力端子1と同相となり、振幅は2.5V±1Vpp となる(図6C)。出力端子17に得られる信号は、スルーアンプ6の出力からエミッタフォロア13のベース・エミッタ間のVf(ダイオード順方向電圧≒0.8V)シフトダウンしたものとなる(図6D)。入力アンプ3の出力はローパスフィルタ7の入力にも接続されている。
ローパスフィルタ7はスルーモードでは非活性モードであるので、ローパスフィルタ7に入力された信号は、ローパスフィルタ7内の周辺素子を通過する。したがって、ローパスフィルタ7の出力は、この周辺素子と、ローパスフィルタ7の出力とGND間の抵抗との分圧比で入力アンプ3の出力を分圧したものとなる(図5E)。この分圧比はローパスフィルタ7の出力と接続するエミッタフォロア14がオフとなる程度の電位に設定し、この例では分圧比を10:1(-20dB)としている。図6の動作波形図ではほぼ200mVである。
したがって、スルーアンプ6の出力とローパスフィルタ7の出力の差の出力波形は図6Fのようになり、また、ローパスフィルタ7の出力波形(図6E)と、出力端子17の出力波形(図6D)の差であるエミッタフォロア14のベースエミッタ逆バイアスレベルは2.5Vまで発生している(図6G)。
一般的に、トランジスタのパラメータにはVEBO(ベースエミッタ逆方向電圧)の最大値が定義されており、その電圧を超えると信頼性の低下を招く。LSI製造プロセスに依存するが、通常、LSI内部素子には保護回路がなく高周波特性の良いトランジスタは耐圧が低い(数V)。そのため、上述のようなベースエミッタ逆バイアス電圧が規格以下であることを設計時に十分確認する必要がある。
なお、特許文献1記載の技術には、トランジスタレベルでの記載がないので、上記のような問題点に関しては不明である。
本発明の目的は、非活性ラインにされるベースエミッタの逆バイアス防止対策を講じたビデオアンプを提供することにある。
本発明のビデオアンプは、入力端子(図3の1)から入力してくるビデオ信号を反転増幅する入力アンプ(図3の3)と、モード制御信号(図3の2)に応答して入力アンプの出力を反転出力するスルーアンプ(図3の6)と、次段に接続されるA/D変換器のプレフィルタの役割を担い、モード制御信号に対してスルーアンプとは排他的に応答するローパスフィルタ(図3の7)と、ベースがスルーアンプ、エミッタが電流源に接続された第1のエミッタフォロア(図3の13)と、ベースがローパスフィルタ、エミッタが電流源に接続された第2のエミッタフォロア(図3の14)と、モード制御信号がスルーアンプを活性状態にするためのスルーモードを指定しているときに、第2のエミッタフォロアのベース電位がエミッタ電位と等しくなるように第1のエミッタフォロアのベース電位をシフトダウンするクランプ回路(図3の8)を有することを特徴とする。
クランプ回路は、具体的には、第1のエミッタフォロアのベースから第2のエミッタフォロアのベースに向かって順方向直列接続されたダイオード(図3の9)とスイッチ(図3の10)とで構成され、該スイッチはスルーモードのときにオンとなる。
また、図3のビデオアンプにおいて、ローパスフィルタはアクティブフィルタ(図2のa)を含み、モード制御信号がローパスフィルタを活性状態にするためのローパスフィルタモードを指定しているときに、第1のエミッタフォロアのベース電位がエミッタ電位と等しくなるように第2のエミッタフォロアのベース電位をシフトダウンするようにしてもよい(図1)。
クランプ回路(図1の8)は、第2のエミッタフォロア(図1の14)のベースから第1のエミッタフォロア(図1の13)のベースに向かって順方向直列接続されたダイオード(図1の12)とスイッチ(図1の11)とで構成され、該スイッチはローパスフィルタモードのときにオンとなるようにしてもよい。
本発明の第1の効果は、クランプ回路内のスイッチをオンすることで、非活性ライン側のエミッタフォロアのベース電位をエミッタ電位と同電位にすることによりベースエミッタ間の逆バイアスの発生を防止することができるということである。その理由は、非活性ライン側のエミッタフォロアのベース電位がクランプ回路内のダイオードのVf分の電圧降下によりエミッタフォロアのエミッタ電位と同等の電位となるためである。
本発明の第2の効果は、入力端子から入力してくる入力信号が変動しても、第1の効果を確実に得ることができるということである。その理由は、非活性ライン側のベース電位はクランプ回路内のダイオードにより活性ライン側のベース電位に追従する構成としたためである。
本発明のビデオアンプは、非活性ラインのエミッタフォロアのベースエミッタ逆バイアスを防止する。そのために、モード制御信号によりローパスフィルタモード選択時は非活性ラインとなったスルーアンプの出力に活性ラインのローパスフィルタの出力を注入する手段と、スルーモード選択時は非活性ラインとなったローパスフィルタの出力に活性ラインのスルーアンプの出力を注入する手段を有し、注入手段は活性ライン側から非活性ライン側に向かってVf(ダイオード順方向電圧≒0.8V)シフトする手段とVfシフトを伝達する手段を有する。以下、本発明の実施例について図面を参照して詳細に説明する。
[構成の説明]
図1は、本発明のビデオアンプの一実施例を示すブロック図である。1は入力端子、2はモード制御信号端子、3は入力アンプ、5はインバータ、6はスルーアンプ、7はローパスフィルタ、8はクランプ回路、13と14はエミッタフォロア、15は電流源、16はVcc端子、17は出力端子、18と19はアッテネータである。クランプ回路7は内部にダイオード9,12と、スイッチ10,11を備え、アッテネータ18は抵抗20とスイッチ21、アッテネータ19は抵抗22とスイッチ23で構成されている。
入力アンプ3は、入力端子1から入力してくるビデオ信号を増幅する。スルーアンプ6とローパスフィルタ7は排他的に動作し、その制御はモード制御信号2によって行われる。クランプ回路7内部のスイッチ10はスルーモード時にオンし、スイッチ11はローパスフィルタモード時にオンする。
入力端子1は入力アンプ3の入力と接続し、入力アンプ3の出力はスルーアンプ6の入力とローパスフィルタ7の入力に接続している。ローパスフィルタ7の出力はクランプ回路8内のスイッチ10の第一の端子とダイオード12のアノードとエミッタフォロア14のベースとアッテネータ19の入力に接続する。
スルーアンプ6の出力はクランプ回路8内のスイッチ11の第一の端子とダイオード9のアノードとエミッタフォロア13のベースとアッテネータ18の入力に接続する。エミッタフォロア13とエミッタフォロア14のコレクタはVcc16に接続し、エミッタは出力端子17および電流源15に共通接続する。
モード制御信号2はインバータ5およびスルーアンプ6の制御端子と、クランプ回路8内のスイッチ10の制御端子とアッテネータ19内のスイッチ23の制御端子に接続し、インバータ5の出力はローパスフィルタ7の制御端子とクランプ回路8内のスイッチ11の制御端子とアッテネータ18内のスイッチ21の制御端子に接続する。
クランプ回路8内はダイオード9のカソードがスイッチ10の第二の端子に接続し、ダイオード12のカソードがスイッチ11の第二の端子に接続する。スイッチ10と11はスイッチの制御端子の電圧により開閉し、開くとスイッチの第一と第二の端子間が非導通となり、閉じると第一と第二の端子間が導通する。
アッテネータ18内はアッテネータ入力が抵抗20の第一の端子と接続し、抵抗20の第二の端子がスイッチ21の第一の端子と接続し、スイッチ21の第二の端子はGNDと接続する。スイッチ21は制御信号により開閉し、開くとスイッチ21の第一の端子とGND間は非導通となり、閉じるとスイッチ21の第一と第二端子間が導通する。アッテネータ19の内部構造はアッテネータ18と同じである。
[動作の説明]
先ず、活性状態と非活性状態について説明する。モード制御信号2がハイレベルのとき、スルーモードとなり、スルーアンプ6は活性状態、ローパスフィルタ7は非活性状態となる。図2Aは活性状態、図2Bは非活性状態それぞれにおけるスルーアンプ6またはローパスフィルタ7の信号の流れを示している。図2はスルーアンプ6とローパスフィルタ7のいずれにも適用できるが、ローパスフィルタ7の場合には、図2に示した回路が多段接続されることになる。
活性状態では、図2Aに示すように、入力信号はアンプaにより増幅されアンプa周辺に配置された素子Z11とZ12 により本来のゲイン(0dB,+6dB)や周波数特性を有する。Z11とZ12の値が等しいときは0dB、Z12の値がZ11の値の2倍のときは+6dBとなる。ローパスフィルタ7のゲインは0dBである。
一方、非活性状態では、回路の低消費電力化のためアンプaをパワーダウンさせる。パワーダウン時はパワーダウンさせているアンプaへの電流パスを切断するためアンプaの入力および出力端子をハイインピーダンスにする。よって、図2Bに示すように、パワーダウンアンプの入出力端子への電流の流入(流出)が停止し、入力信号はアンプaをバイパスし周辺素子Z11とZ12 に流れる。
図4はスルーモードにおける本実施例の動作波形図であり、スルーモードにおける本実施例の動作について図4を参照しながら説明する。ここでは、電源電圧Vcc15=5Vとし、入力信号(図4A)のバイアスレベルはダイナミックレンジを最大にするためVin_bias=Vcc/2=2.5Vとする。スルーアンプ6は+6dB のゲイン設定とする。
入力信号1に±500mVの信号成分を与えると、入力信号1は最大3V、最小2Vとなり入力アンプ3に入力される。入力信号1は入力アンプ(反転アンプである)3で位相反転し(図4B)、スルーアンプ6とローパスフィルタ7に入力される。スルーアンプ6は+6dB のゲインを持つため、2.5±1Vの信号を出力し(図4C)、エミッタフォロア13のベースとクランプ回路7内のダイオード9のアノードとスイッチ10の第一の端子に入力する。出力端子17に得られる信号は、スルーアンプ6の出力からエミッタフォロア13のベースエミッタ間のVf(ダイオード順方向電圧≒0.8V)だけシフトダウンしたものとなる(図4D)。
この場合、ローパスフィルタ7は非活性状態であり、ローパスフィルタ7の出力は、図3Bによって、ローパスフィルタ7の周辺素子Z11とZ12と、ローパスフィルタ7の出力とGND間の抵抗21との分圧比で入力アンプ3の出力を分圧したものになろうとする。しかし、これはクランプ回路8の存在によって阻止される。すなわち、クランプ回路8のスイッチ10はモード制御信号2の“H”に応答してオンとなって、ダイオード9を導通させ、スルーアンプ6の出力からダイオード順方向電圧≒0.8Vだけシフトダウンしたものにクランプする(図4E)。この例では分圧比を10:1(-20dB)としており、図4の動作波形図では略200mVである。
したがって、スルーアンプ6の出力とローパスフィルタ7の出力の差分の出力波形はダイオード順方向電圧の略0.8V で収束しており(図4F)、これがスルーアンプ6の出力とエミッタフォロア14のベース電圧の差分である。また、エミッタフォロア14のエミッタ電圧は、スルーアンプ6の出力からエミッタフォロア13のベース・エミッタ間降下電圧(略0.8V)を差し引いた値である。故に、エミッタフォロア13のVfシフトをクランプ回路8内のダイオード9により相殺する形になって、エミッタフォロア14のベースエミッタ間電圧は略0Vとなる(図4G)。
以上はスルーモードにおける動作説明であったが、非スルーモードについても基本的にはスルーモードにおける動作説明と同じである。すなわち、モード制御信号2がロウレベルのとき、非スルーモードとなるが、この場合には、スルーモードの動作説明におけるスルーアンプ6とローパスフィルタ7、エミッタフォロア13とエミッタフォロア14をそれぞれ入れ換えればよい。スルーアンプ6は非活性状態、ローパスフィルタ7は活性状態となり、クランプ回路8のスイッチ11とダイオード12が機能する。
このようにして、スルーモードであってもなくても、非活性ラインのエミッタフォロアのベースは、クランプ回路8内のダイオードにより活性ライン側のアンプ出力よりVf分電位が下がるため、活性ライン側のアンプ出力よりベースエミッタ間降下電圧だけシフトダウンしたエミッタフォロアのエミッタ電位と略同等となり、ベースエミッタ逆バイアスの発生を防止することができる。
また、活性ライン側のベース電位は、入力端子1から入力してくる入力信号が入力アンプ3とスルーアンプ6、またはローパスフィルタ7を経由したものであり、入力アンプ3と非活性ライン側のベース電位はクランプ回路8内のダイオードにより活性ライン側のベース電位に追従する構成としたため、入力端子1から入力してくる入力信号が変動しても、上記の効果を確実に得ることができる。
通常はスルーアンプがのゲインがローパスフィルタ7のゲインより大きいため、エミッタフォロア13のベースエミッタ逆バイアスレベルと比較してエミッタフォロア14のベースエミッタ逆バイアスレベルが大きくなる。したがって、エミッタフォロア13に発生するベースエミッタ逆バイアスレベルが特性劣化に影響を与えない程度であれば、図1中のローパスフィルタ7からスルーアンプ6に向かって順方向となるダイオードと12とスイッチ11を削除できる。
図3はエミッタフォロア14だけに着目し、エミッタフォロア14のベースエミッタ逆バイアスだけを相殺するダイオード9とスイッチ10を内蔵した実施例である。このように素子を削減すれば、寄生容量が低下しビデオ信号の高周波特性劣化を防止するメリットもある。
[産業上の利用可能性]
本発明の利用例として、DVDレコーダ,VTR,ビデオチューナー,テレビ等ビデオアンプの必要な装置全般が挙げられる。
本発明の実施例1を示すブロック図 アンプと周辺素子の関係を示す図 本発明の実施例2を示すブロック図 本発明の動作波形図 従来例の構成を示すブロック図 従来例の動作波形図
符号の説明
1 入力端子
2 モード制御信号
3 入力アンプ
5 インバータ
6 スルーアンプ
7 ローパスフィルタ
8 クランプ回路
9,12 ダイオード
10,11 スイッチ
13,14 エミッタフォロア
15 電流源
16 Vcc端子
17 出力端子
18,19 アッテネータ
20,22 抵抗
21,23 スイッチ

Claims (4)

  1. 入力端子から入力してくるビデオ信号を反転増幅する入力アンプと、
    モード制御信号に応答して前記入力アンプの出力を反転出力するスルーアンプと、
    次段に接続されるA/D変換器のプレフィルタの役割を担い、前記モード制御信号に対して前記スルーアンプとは排他的に応答するローパスフィルタと、
    ベースが前記スルーアンプ、エミッタが電流源に接続された第1のエミッタフォロアと、
    ベースが前記ローパスフィルタ、エミッタが前記電流源に接続された第2のエミッタフォロアと、
    前記モード制御信号が前記スルーアンプを活性状態にするためのスルーモードを指定しているときに、前記第2のエミッタフォロアのベース電位がエミッタ電位と等しくなるように前記第1のエミッタフォロアのベース電位をシフトダウンするクランプ回路を有することを特徴とするビデオアンプ。
  2. 前記クランプ回路は、前記第1のエミッタフォロアのベースから前記第2のエミッタフォロアのベースに向かって順方向直列接続されたダイオードとスイッチとで構成され、該スイッチは前記スルーモードのときにオンとなることを特徴とする請求項1記載のビデオアンプ。
  3. 前記ローパスフィルタはアクティブフィルタを含み、前記モード制御信号がローパスフィルタを活性状態にするためのローパスフィルタモードを指定しているときに、前記第1のエミッタフォロアのベース電位がエミッタ電位と等しくなるように前記第2のエミッタフォロアのベース電位をシフトダウンすることを特徴とする請求項1記載のビデオアンプ。
  4. 前記クランプ回路は、前記第2のエミッタフォロアのベースから前記第1のエミッタフォロアのベースに向かって順方向直列接続されたダイオードとスイッチとで構成され、該スイッチは前記ローパスフィルタモードのときにオンとなることを特徴とする請求項3記載のビデオアンプ。
JP2005313609A 2005-10-28 2005-10-28 ビデオアンプ Expired - Fee Related JP4143636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005313609A JP4143636B2 (ja) 2005-10-28 2005-10-28 ビデオアンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005313609A JP4143636B2 (ja) 2005-10-28 2005-10-28 ビデオアンプ

Publications (2)

Publication Number Publication Date
JP2007124268A JP2007124268A (ja) 2007-05-17
JP4143636B2 true JP4143636B2 (ja) 2008-09-03

Family

ID=38147621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005313609A Expired - Fee Related JP4143636B2 (ja) 2005-10-28 2005-10-28 ビデオアンプ

Country Status (1)

Country Link
JP (1) JP4143636B2 (ja)

Also Published As

Publication number Publication date
JP2007124268A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
US8433078B2 (en) High perceived audio quality class D amplifier
US7719363B2 (en) Method and apparatus for output amplifier protection
US7372325B2 (en) Mute circuit
US7245188B2 (en) Light receiving amplification circuit
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
JP4143636B2 (ja) ビデオアンプ
JP2006050074A (ja) 利得可変型増幅器
US8115552B2 (en) Amplifier circuit with step gain
JP3413281B2 (ja) 電力増幅回路
US10298179B2 (en) Amplifier arrangement and amplification method
EP1157389B1 (en) Double input buffer for track-and-hold amplifier
KR100421077B1 (ko) 오디오신호증폭회로
US7304526B2 (en) Switching circuit for handling signal voltages greater than the supply voltage
JPH05257502A (ja) オン/オフされる電子機器中の装置
US11693474B2 (en) Circuitry applied to multiple power domains
US20100098268A1 (en) High-voltage output amplifier for audio systems
JP2010016672A (ja) 映像信号の出力アンプ
JP2008067187A (ja) ミュート回路、およびそれを備えた半導体集積回路
US7629567B2 (en) Light receiving circuit having two switched photodiodes
KR102222086B1 (ko) 플로팅 방지용 전자회로
JP4774707B2 (ja) 増幅回路及び入力回路
JPS60141005A (ja) 出力ミユ−テイング回路
KR200348831Y1 (ko) 오디오 신호의 출력 제어 회로
JPH0247123B2 (ja)
JP2006238285A (ja) ミューティング回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080606

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees