JP4143636B2 - ビデオアンプ - Google Patents
ビデオアンプ Download PDFInfo
- Publication number
- JP4143636B2 JP4143636B2 JP2005313609A JP2005313609A JP4143636B2 JP 4143636 B2 JP4143636 B2 JP 4143636B2 JP 2005313609 A JP2005313609 A JP 2005313609A JP 2005313609 A JP2005313609 A JP 2005313609A JP 4143636 B2 JP4143636 B2 JP 4143636B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- low
- pass filter
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
図1は、本発明のビデオアンプの一実施例を示すブロック図である。1は入力端子、2はモード制御信号端子、3は入力アンプ、5はインバータ、6はスルーアンプ、7はローパスフィルタ、8はクランプ回路、13と14はエミッタフォロア、15は電流源、16はVcc端子、17は出力端子、18と19はアッテネータである。クランプ回路7は内部にダイオード9,12と、スイッチ10,11を備え、アッテネータ18は抵抗20とスイッチ21、アッテネータ19は抵抗22とスイッチ23で構成されている。
[動作の説明]
先ず、活性状態と非活性状態について説明する。モード制御信号2がハイレベルのとき、スルーモードとなり、スルーアンプ6は活性状態、ローパスフィルタ7は非活性状態となる。図2Aは活性状態、図2Bは非活性状態それぞれにおけるスルーアンプ6またはローパスフィルタ7の信号の流れを示している。図2はスルーアンプ6とローパスフィルタ7のいずれにも適用できるが、ローパスフィルタ7の場合には、図2に示した回路が多段接続されることになる。
[産業上の利用可能性]
本発明の利用例として、DVDレコーダ,VTR,ビデオチューナー,テレビ等ビデオアンプの必要な装置全般が挙げられる。
2 モード制御信号
3 入力アンプ
5 インバータ
6 スルーアンプ
7 ローパスフィルタ
8 クランプ回路
9,12 ダイオード
10,11 スイッチ
13,14 エミッタフォロア
15 電流源
16 Vcc端子
17 出力端子
18,19 アッテネータ
20,22 抵抗
21,23 スイッチ
Claims (4)
- 入力端子から入力してくるビデオ信号を反転増幅する入力アンプと、
モード制御信号に応答して前記入力アンプの出力を反転出力するスルーアンプと、
次段に接続されるA/D変換器のプレフィルタの役割を担い、前記モード制御信号に対して前記スルーアンプとは排他的に応答するローパスフィルタと、
ベースが前記スルーアンプ、エミッタが電流源に接続された第1のエミッタフォロアと、
ベースが前記ローパスフィルタ、エミッタが前記電流源に接続された第2のエミッタフォロアと、
前記モード制御信号が前記スルーアンプを活性状態にするためのスルーモードを指定しているときに、前記第2のエミッタフォロアのベース電位がエミッタ電位と等しくなるように前記第1のエミッタフォロアのベース電位をシフトダウンするクランプ回路を有することを特徴とするビデオアンプ。 - 前記クランプ回路は、前記第1のエミッタフォロアのベースから前記第2のエミッタフォロアのベースに向かって順方向直列接続されたダイオードとスイッチとで構成され、該スイッチは前記スルーモードのときにオンとなることを特徴とする請求項1記載のビデオアンプ。
- 前記ローパスフィルタはアクティブフィルタを含み、前記モード制御信号がローパスフィルタを活性状態にするためのローパスフィルタモードを指定しているときに、前記第1のエミッタフォロアのベース電位がエミッタ電位と等しくなるように前記第2のエミッタフォロアのベース電位をシフトダウンすることを特徴とする請求項1記載のビデオアンプ。
- 前記クランプ回路は、前記第2のエミッタフォロアのベースから前記第1のエミッタフォロアのベースに向かって順方向直列接続されたダイオードとスイッチとで構成され、該スイッチは前記ローパスフィルタモードのときにオンとなることを特徴とする請求項3記載のビデオアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005313609A JP4143636B2 (ja) | 2005-10-28 | 2005-10-28 | ビデオアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005313609A JP4143636B2 (ja) | 2005-10-28 | 2005-10-28 | ビデオアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007124268A JP2007124268A (ja) | 2007-05-17 |
JP4143636B2 true JP4143636B2 (ja) | 2008-09-03 |
Family
ID=38147621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005313609A Expired - Fee Related JP4143636B2 (ja) | 2005-10-28 | 2005-10-28 | ビデオアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4143636B2 (ja) |
-
2005
- 2005-10-28 JP JP2005313609A patent/JP4143636B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007124268A (ja) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8433078B2 (en) | High perceived audio quality class D amplifier | |
US7719363B2 (en) | Method and apparatus for output amplifier protection | |
US7372325B2 (en) | Mute circuit | |
US7245188B2 (en) | Light receiving amplification circuit | |
US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
JP4143636B2 (ja) | ビデオアンプ | |
JP2006050074A (ja) | 利得可変型増幅器 | |
US8115552B2 (en) | Amplifier circuit with step gain | |
JP3413281B2 (ja) | 電力増幅回路 | |
US10298179B2 (en) | Amplifier arrangement and amplification method | |
EP1157389B1 (en) | Double input buffer for track-and-hold amplifier | |
KR100421077B1 (ko) | 오디오신호증폭회로 | |
US7304526B2 (en) | Switching circuit for handling signal voltages greater than the supply voltage | |
JPH05257502A (ja) | オン/オフされる電子機器中の装置 | |
US11693474B2 (en) | Circuitry applied to multiple power domains | |
US20100098268A1 (en) | High-voltage output amplifier for audio systems | |
JP2010016672A (ja) | 映像信号の出力アンプ | |
JP2008067187A (ja) | ミュート回路、およびそれを備えた半導体集積回路 | |
US7629567B2 (en) | Light receiving circuit having two switched photodiodes | |
KR102222086B1 (ko) | 플로팅 방지용 전자회로 | |
JP4774707B2 (ja) | 増幅回路及び入力回路 | |
JPS60141005A (ja) | 出力ミユ−テイング回路 | |
KR200348831Y1 (ko) | 오디오 신호의 출력 제어 회로 | |
JPH0247123B2 (ja) | ||
JP2006238285A (ja) | ミューティング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080606 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |