JP4142216B2 - VSB receiver - Google Patents

VSB receiver Download PDF

Info

Publication number
JP4142216B2
JP4142216B2 JP26939999A JP26939999A JP4142216B2 JP 4142216 B2 JP4142216 B2 JP 4142216B2 JP 26939999 A JP26939999 A JP 26939999A JP 26939999 A JP26939999 A JP 26939999A JP 4142216 B2 JP4142216 B2 JP 4142216B2
Authority
JP
Japan
Prior art keywords
amplifier
signal
loop filter
segment
synchronization detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26939999A
Other languages
Japanese (ja)
Other versions
JP2000174829A (en
JP2000174829A5 (en
Inventor
孝明 小西
和也 上田
裕史 阿座上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP26939999A priority Critical patent/JP4142216B2/en
Publication of JP2000174829A publication Critical patent/JP2000174829A/en
Publication of JP2000174829A5 publication Critical patent/JP2000174829A5/ja
Application granted granted Critical
Publication of JP4142216B2 publication Critical patent/JP4142216B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、ＶＳＢ受信機に関し、より特定的には、残留側波帯（Vestigial Side-Band:ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機に関する。
【０００２】
【従来の技術】
周知のように近年、映像放送分野においては、より高品質な映像を視聴者に提供すべく、放送形態がアナログからディジタルへ移り変わろうとしている。この放送のディジタル化は、すでに一部実用化されている衛星波による放送のみならず、地上波による放送に対しても行われつつあり、米国や欧州等においては現在実用化の段階へと進んでいる。
【０００３】
地上波ディジタル放送で用いるディジタル変調方式としては、現在様々な方式が考案されており、その１つの方式として、米国では信号を多値ＶＳＢ（８値ＶＳＢまたは１６値ＶＳＢ）変調して送信するＡＴＳＣ（Advanced Television System Committee）規格が採用されている。
【０００４】
この地上波ディジタル放送を受信する受信機は、信号に施されているディジタル変調に対応したディジタル復調を行うようにすれば、基本的に衛星ディジタル放送等で用いられている受信機と同様に構成することで実現可能である。上記多値ＶＳＢ変調された信号を受信する受信機（以下、ＶＳＢ受信機と記す）に関しては、ＡＴＳＣが発行する文献「ＧＵＩＤＥ ＴＯ ＴＨＥ ＵＳＥ ＯＦ ＴＨＥ ＡＴＳＣ ＤＩＧＩＴＡＬ ＴＥＬＥＶＩＳＩＯＮ ＳＴＡＮＤＡＲＤ（Ｄｏｃ．Ａ／５４）」に、一般的な構成が示されている。
【０００５】
図２０に、ＡＴＳＣが発行する上記文献に示されているＶＳＢ受信機の構成の一例を示す。図２０において、文献に示されているＶＳＢ受信機は、チューナ２０１と、ディジタル復調部２０２と、波形等化器２０３と、誤り訂正回路２０４と、トランスポートデコーダ２０５と、ビデオデコーダ２０６と、オーディオデコーダ２０７とで構成されている。
チューナ２０１は、ＶＳＢ変調された信号を受信する。ディジタル復調部２０２は、チューナ２０１が受信した信号をディジタル復調して、ディジタル映像信号に変換する。波形等化器２０３は、伝送路等において生じた信号波形の歪み等を補正する。誤り訂正回路２０４は、歪み等が補正された信号波形に対して、誤り訂正を行う。トランスポートデコーダ２０５は、多重送信されてくる映像信号と音声信号とを分離する。ビデオデコーダ２０６は、分離された映像信号を復号する。オーディオデコーダ２０７は、分離された音声信号を復号する。
【０００６】
ここで、図２０に示したＶＳＢ受信機には明記されていないが、一般にディジタル復調部２０２には、信号を処理する上で必要不可欠な自動利得制御（以下、ＡＧＣと記す）回路およびクロック再生回路が、当然構成として含まれるものだと考えられる。
ＡＧＣ回路は、周知のごとく、伝送路における信号の減衰等の影響をなくすため、予め定めた基準信号の振幅が常に一定レベルになるように、負帰還ループによって利得を制御する回路である。また、クロック再生回路も、周知のごとく、ディジタル信号の各データ（シンボル）の判定タイミングを与えるクロックを再生するため、受信信号のクロック周波数と受信機のクロック周波数とが一致（同期）するように、負帰還ループによって利得を制御する回路である。
【０００７】
このＡＧＣ回路およびクロック再生回路は、負帰還ループによって制御対象の信号を一定の値に収束させるように動作するため、各回路のループ利得が収束処理完了までにかかる時間、すなわち、映像信号を受信してから映像を画面上に出力するまでにかかる時間に影響してくる。そのため、一般的には、ＡＧＣ回路およびクロック再生回路におけるループ利得は、収束処理が高速かつ正確に行われる予め定めた最適な値に固定されている。
【０００８】
【発明が解決しようとする課題】
ところで、地上波ディジタル放送においては、衛星ディジタル放送と異なり、伝送路においてゴースト妨害が発生することを考慮する必要がある。このゴースト妨害に対して、上述したＶＳＢ受信機では、波形等化器２０３の処理においてゴーストの影響を除去することが可能であると考えている。
しかしながら、ＶＳＢ受信機の構成に上記ＡＧＣ回路およびクロック再生回路を含むことを考慮した場合、各回路におけるループ利得の設定の仕方によって、以下のような問題が発生する。
【０００９】
まず、ＡＧＣ回路におけるループ利得を大きく設定した場合を考える。
この場合、帰還信号に対するＡＧＣ処理の追従速度が速くなるので、ＡＧＣ回路の収束が高速に行われる。しかし、この場合、ＡＧＣ検出結果（ＡＧＣ電圧）の値が変化しやすくなるため、受信信号にゴースト妨害が存在すると、ゴースト成分によってＡＧＣ検出結果が変化してしまうことになる。このため、後段の波形等化器２０３において、信号処理に誤差が生じてしまい、ゴースト除去能力が劣化するという問題がある。
【００１０】
ここで、上記文献に示されている波形等化器２０３の構成を一例に挙げて、上記場合において信号処理に誤差が生じる原因を説明する。図２１は、上記文献に示されている波形等化器２０３の構成を示すブロック図である。図２２は、波形等化器２０３における判断誤り理由を説明する図である。
波形等化器２０３は、フィードバックフィルタの出力とスライサを通した出力とに基づいて誤差信号を計算し、誤差信号に基づいて各フィルタの係数を算出する。このフィルタ係数は、ゴーストを除去するように徐々に変化し、ゴースト除去後は値の変化が小さくなる。すなわち、波形等化器２０３は、各データに対して、当該データが含まれる領域の基準値との誤差に基づいて、フィルタ係数を算出する。従って、波形等化器２０３は、＋５領域にあるデータ（図２２の●印）については、＋５の値との誤差を計算して、その誤差に基づいてフィルタ係数を算出する。しかし、ゴースト妨害によって本来＋５領域にあるデータが＋７領域へ変動した場合（図２２の▲印）、波形等化器２０３は、このデータに対して、＋７の値との誤差を計算して、その誤差に基づいて正しくないフィルタ係数を算出してしまうのである。
【００１１】
また、同様に、クロック再生回路におけるループ利得を大きく設定した場合を考える。
この場合、帰還信号に対するクロック再生処理の追従速度が速くなるので、クロック同期の収束が高速に行われる。しかし、この場合、受信信号にゴースト妨害が存在すると、ゴースト成分に敏感に応答してしまう（クロック周波数が変動しやすくなる）ことになってしまい、ＶＳＢ受信機の再生クロックにジッタが生じ、受信信号に誤りが発生するという問題がある。
【００１２】
次に、ＡＧＣ回路およびクロック再生回路におけるループ利得をそれぞれ小さく設定した場合を考える。
この場合、ＡＧＣ回路においては、帰還信号に対するＡＧＣ処理の追従速度が遅くなるのでゴースト除去能力は高くなり、またクロック再生回路においては、帰還信号に対するクロック再生処理の追従速度が遅くなるので、ジッタを発生することなく正確なクロックを再生することができる。しかし、この場合、上述したように各回路のループ利得が収束完了までにかかる時間、すなわち、映像信号を受信してから映像を画面上に出力するまでにかかる時間が長くなるという問題が生じてくる。
【００１３】
それ故、本発明の目的は、ＡＧＣ回路における収束完了までにかかる時間の高速化と、ゴースト妨害除去の高性能化とを両立させ、さらには、クロック再生回路における収束完了までにかかる時間の高速化と、正確なクロック再生とを両立させた、ＶＳＢ受信機を提供することである。
【００１４】
【課題を解決するための手段および発明の効果】
第１の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００１５】
第２の発明は、第１の発明に従属する発明であって、
ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００１６】
第３の発明は、第１の発明に従属する発明であって、
ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００１７】
上記のように、第１〜第３の発明によれば、自動利得制御手段のループフィルタを、セグメント同期信号を検出するまでは検出時間が短くなるように広帯域に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために狭帯域に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００１８】
第４の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００１９】
第５の発明は、第４の発明に従属する発明であって、
増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００２０】
第６の発明は、第４の発明に従属する発明であって、
増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００２１】
上記のように、第４〜第６の発明によれば、自動利得制御手段の増幅利得を、セグメント同期信号を検出するまでは検出時間が短くなるように大きい値に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために小さい値に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００２２】
第７の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域にそれぞれ制御することを特徴とする。
【００２３】
第８の発明は、第７の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２４】
第９の発明は、第７の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２５】
第１０の発明は、第７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２６】
第１１の発明は、第７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２７】
上記のように、第７〜第１１の発明によれば、自動利得制御手段およびクロック再生手段のループフィルタを、セグメント同期信号を検出するまでは検出時間が短くなるように広帯域に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために狭帯域にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００２８】
第１２の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さくそれぞれ制御することを特徴とする。
【００２９】
第１３の発明は、第１２の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３０】
第１４の発明は、第１２の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３１】
第１５の発明は、第１２の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３２】
第１６の発明は、第１２の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３３】
上記のように、第１２〜第１６の発明によれば、自動利得制御手段およびクロック再生手段の増幅利得を、セグメント同期信号を検出するまでは検出時間が短くなるように大きい値に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために小さい値にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００３４】
第１７の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御し、クロック再生手段は、当該セグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００３５】
第１８の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００３６】
第１９の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００３７】
第２０の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００３８】
第２１の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００３９】
上記のように、第１７〜第２１の発明によれば、自動利得制御手段のループフィルタおよびクロック再生手段の増幅利得を、セグメント同期信号を検出するまでは検出時間が短くなるように広帯域および大きい値に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために狭帯域および小さい値にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００４０】
第２２の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御し、クロック再生手段は、当該セグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００４１】
第２３の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４２】
第２４の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４３】
第２５の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４４】
第２６の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４５】
上記のように、第２２〜第２６の発明によれば、自動利得制御手段の増幅利得およびクロック再生手段のループフィルタを、セグメント同期信号を検出するまでは検出時間が短くなるように大きい値および広帯域に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために小さい値および狭帯域にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００４６】
第２７の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００４７】
第２８の発明は、第２７の発明に従属する発明であって、
ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４８】
第２９の発明は、第２７の発明に従属する発明であって、
ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４９】
上記のように、第２７〜第２９の発明によれば、自動利得制御手段のループフィルタを、フィールド同期信号を検出するまでは検出時間が短くなるように広帯域に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために狭帯域に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００５０】
第３０の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００５１】
第３１の発明は、第３０の発明に従属する発明であって、
増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００５２】
第３２の発明は、第３０の発明に従属する発明であって、
増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００５３】
上記のように、第３０〜第３２の発明によれば、自動利得制御手段の増幅利得を、フィールド同期信号を検出するまでは検出時間が短くなるように大きい値に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために小さい値に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００５４】
第３３の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域にそれぞれ制御することを特徴とする。
【００５５】
第３４の発明は、第３３の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５６】
第３５の発明は、第３３の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５７】
第３６の発明は、第３３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５８】
第３７の発明は、第３３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５９】
上記のように、第３３〜第３７の発明によれば、自動利得制御手段およびクロック再生手段のループフィルタを、フィールド同期信号を検出するまでは検出時間が短くなるように広帯域に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために狭帯域に切り換え、ループ利得をそれぞれ制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００６０】
第３８の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さくそれぞれ制御することを特徴とする。
【００６１】
第３９の発明は、第３８の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６２】
第４０の発明は、第３８の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６３】
第４１の発明は、第３８の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６４】
第４２の発明は、第３８の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６５】
上記のように、第３８〜第４２の発明によれば、自動利得制御手段およびクロック再生手段の増幅利得を、フィールド同期信号を検出するまでは検出時間が短くなるように大きい値に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために小さい値に切り換え、ループ利得をそれぞれ制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００６６】
第４３の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御し、クロック再生手段は、当該フィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００６７】
第４４の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００６８】
第４５の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００６９】
第４６の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００７０】
第４７の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００７１】
上記のように、第４３〜第４７の発明によれば、自動利得制御手段のループフィルタおよびクロック再生手段の増幅利得を、フィールド同期信号を検出するまでは検出時間が短くなるように広帯域および大きい値に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために狭帯域および小さい値にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００７２】
第４８の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御し、クロック再生手段は、当該フィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００７３】
第４９の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７４】
第５０の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７５】
第５１の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７６】
第５２の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７７】
上記のように、第４８〜第５２の発明によれば、自動利得制御手段の増幅利得およびクロック再生手段のループフィルタを、フィールド同期信号を検出するまでは検出時間が短くなるように大きい値および広帯域に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために小さい値および狭帯域にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００７８】
【発明の実施の形態】
以下、ＡＴＳＣ規格で定められた８値ＶＳＢ変調が施された地上波ディジタル放送信号を受信するＶＳＢ受信機を一例に挙げて、本発明の各実施の形態を順に説明する。
【００７９】
まず、本発明の各実施形態の構成を用いるＶＳＢ受信機の概要を説明する。
図１は、本発明の一実施形態に係るＶＳＢ受信機の構成を示すブロック図である。図１において、本発明の一実施形態に係るＶＳＢ受信機は、チューナ１と、ディジタル復調部２と、波形等化器１０と、誤り訂正回路１１と、トランスポートデコーダ１３と、ビデオデコーダ１６と、オーディオデコーダ１７とで構成される。また、ディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、同期検出回路５と、クロック再生回路６と、ＡＧＣ回路７とを備える。
【００８０】
８値ＶＳＢ変調された信号は、チューナ１に入力される。チューナ１は、８値ＶＳＢ変調信号をＩＦ信号に変換する。ＶＳＢ検波器３は、ＩＦ信号に対して検波を行ってＶＳＢ復調する。ＡＤ変換器４は、ＶＳＢ復調されたアナログ信号を８値のディジタルデータに変換して出力する。
このＡＤ変換器４が出力するディジタルデータは、ＡＴＳＣ規格に準じた図２に示すフォーマットで構成されるデータであり、各セグメントの先頭にセグメント同期信号２０が、各フィールドの先頭にフィールド同期信号２１，２２が存在し、１セグメントが８３２シンボルのデータで、１フィールドが３１３セグメントのデータで構成される。また、図３に、セグメント同期信号２０およびフィールド同期信号２１，２２のデータ構成を示す。図３において、セグメント同期信号２０は、−７〜＋７で表現される８値データのうち、４シンボルデータがそれぞれ「＋５，−５，−５，＋５」となる特定パターンで構成される。また、フィールド同期信号２１，２２は、−５〜＋５のレベル範囲で予め定められた特定パターンの８２８シンボルデータで構成される。
【００８１】
同期検出回路５は、ＡＤ変換器４が出力するディジタルデータからセグメント同期信号２０またはフィールド同期信号２１，２２を検出する。なお、同期検出回路５で行う同期信号の検出方法は、後述する実施形態において説明する。ＡＧＣ回路７は、同期検出回路５が検出した同期信号に基づいて、セグメント同期信号２０またはフィールド同期信号２１，２２のデータレベルが「−５〜＋５」になるように、ＶＳＢ検波器３に対してＡＧＣ電圧８をフィードバック制御する。クロック再生回路６は、同期検出回路５が検出した同期信号に基づいて、ＶＳＢ受信機におけるクロック周波数が送信されてきたディジタルデータのクロック周波数と一致するように、ＡＤ変換器４に対してクロック信号９をフィードバック制御する。
【００８２】
一方、ＡＤ変換器４で変換されたディジタルデータは、波形等化器１０に出力される。波形等化器１０は、伝送路等において生じた信号波形の歪み等を補正する（ゴースト妨害を除去する）。誤り訂正回路１１は、歪み等が補正された信号波形に対して誤り訂正を行い、トランスポートストリーム１２として出力する。トランスポートデコーダ１３は、トランスポートストリーム１２を任意のチャンネルの映像データ１４と音声データ１５とに分離する。ビデオデコーダ１６は、分離された映像データ１４を復号し、映像信号１８として出力する。オーディオデコーダ１７は、分離された音声データ１５を復号し、音声信号１９として出力する。
【００８３】
次に、上記構成による本発明の一実施形態に係るＶＳＢ受信機において、ディジタル復調部２が取り得る構成に基づいて、本発明のＶＳＢ受信機のさらに詳細な説明を順に行う。
【００８４】
（第１の実施形態）
図４は、本発明の第１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図４において、第１の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器２６と、広帯域ループフィルタ３２と、狭帯域ループフィルタ３３と、切り換え回路３４と、クロック再生回路６とを備える。
【００８５】
図４に示すように、第１の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器２６、広帯域ループフィルタ３２、狭帯域ループフィルタ３３および切り換え回路３４で構成したものである。なお、図４において図１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第１の実施形態のディジタル復調部２の各構成を順に説明する。
【００８６】
ＡＤ変換器４が出力するディジタルデータ（図２）は、波形等化器１０およびセグメント同期検出回路２８に入力される。セグメント同期検出回路２８は、入力するディジタルデータに対してセグメント同期検出を行い、検出したセグメント同期信号２０を利得検出器２５へ、検出されたか否かの判定であるセグメント同期検出信号３０を切り換え回路３４へ出力する。
ここで、セグメント同期検出回路２８が行うセグメント同期検出方法を、図５をさらに参照して説明する。図５は、セグメント同期検出回路２８が行うセグメント同期検出の手順を示すフローチャートである。
【００８７】
まず、セグメント同期検出回路２８は、セグメント同期検出動作を開始するとセグメント同期検出信号３０をローレベル“Ｌ”に初期化する（ステップＳ１０１）。次に、セグメント同期検出回路２８は、符号が「＋，−，−，＋」のシンボルデータのパターンを検出したか否かを判断する（ステップＳ１０２）。ステップＳ１０２の判断でパターンを検出した場合、セグメント同期検出回路２８は、セグメント同期検出信号３０をハイレベル“Ｈ”にし、セグメント同期パターン検出回数Ｎを“１”に設定する（ステップＳ１０３）。そして、セグメント同期検出回路２８は、ステップＳ１０２で初めて符号が「＋，−，−，＋」のシンボルデータのパターンを検出してから８３２シンボル後のデータの符号パターンが、同様に「＋，−，−，＋」であるか否かを判断する（ステップＳ１０４）。ステップＳ１０４の判断でパターンを検出した場合、セグメント同期検出回路２８は、セグメント同期パターン検出回数Ｎの値を１つ増やす（ステップＳ１０６）。このステップＳ１０４およびＳ１０６の手順を、Ｎ＝Ｍ（Ｍは、セグメント同期信号検出確定となるセグメント同期パターン検出回数であり、予め任意に定めてある）となるまで繰り返し、セグメント同期検出が確定する（ステップＳ１０７）。なお、ステップＳ１０４の判断でパターンを検出できなかった場合、セグメント同期検出回路２８は、セグメント同期パターン検出回数Ｎをリセットして（ステップＳ１０５）、再度初めから「＋，−，−，＋」のシンボルデータの符号パターンの検出を始める。
【００８８】
そして、セグメント同期パターン検出回数Ｎが値Ｍに達してセグメント同期信号検出が確定した後も、セグメント同期検出回路２８は、引き続き８３２シンボル後のデータの符号パターンが「＋，−，−，＋」であるか否かを判断する（ステップＳ１０９）。ステップＳ１０９の判断でパターンを検出しなかった場合、セグメント同期検出回路２８は、ステップＳ１０８で初期化したセグメント同期パターン未検出回数Ｌの値を１つ増やす（ステップＳ１１０）。このステップＳ１０９〜Ｓ１１０の手順を繰り返し、Ｌ＝Ｉ（Ｉは、セグメント同期信号未検出確定となるセグメント同期パターン未検出回数であり、予め任意に定めてある）となった場合には、セグメント同期検出回路２８は、セグメント同期検出が未確定に移行したと判断し、ステップＳ１０１に戻って再度セグメント同期検出確定への処理を行う（ステップＳ１１１）。
【００８９】
利得検出器２５は、ＡＤ変換器４が出力するディジタルデータのセグメント同期信号２０のレベルが基準レベルである−５〜＋５の値（ＡＴＳＣ規格で定められている）になるように、ＶＳＢ検波器３の利得を制御する判定信号を、増幅器２６へ出力する。具体的には、利得検出器２５は、セグメント同期検出回路２８で検出されたセグメント同期信号２０のレベルが−５〜＋５のレベルより小さい（例えば、−３〜＋３）場合は、ＶＳＢ検波器３の利得を上げる判定信号を、逆に大きい（例えば、−７〜＋７）場合は、ＶＳＢ検波器３の利得を下げる判定信号を出力する。
増幅器２６は、利得検出器２５が出力する判定信号を入力し、予め定めた増幅を行った後、広帯域ループフィルタ３２および狭帯域ループフィルタ３３へ出力する。
【００９０】
広帯域ループフィルタ３２は、ＡＧＣ回路７におけるループ利得が大きく（ＡＧＣの追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮をゴースト妨害除去性能よりも優先させた、フィルタ係数が設定されている。一方、狭帯域ループフィルタ３３は、ＡＧＣ回路７におけるループ利得が小さく（ＡＧＣの追従性が悪く）なるように、すなわち、ゴースト妨害除去性能をセグメント同期信号２０の検出時間の短縮よりも優先させた、フィルタ係数が設定されている。
そして、増幅器２６が出力する増幅後の判定信号は、広帯域ループフィルタ３２および狭帯域ループフィルタ３３をそれぞれ通過した後、切り換え回路３４へ入力される。
【００９１】
切り換え回路３４は、広帯域ループフィルタ３２および狭帯域ループフィルタ３３をそれぞれ通過した信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域ループフィルタ３２を通過した信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域ループフィルタ３３を通過した信号を選択的に切り換え、ＡＧＣ電圧８としてＶＳＢ検波器３へフィードバックする。
【００９２】
ここで、具体的な実験による結果を示す。なお、この実験では、ＡＧＣ回路７のループ利得の比率を、大きい場合：小さい場合＝５：１に設定している。
ゴースト妨害のない信号に対して、ＡＧＣ回路７のループ利得を大きくした場合のセグメント同期信号２０の検出時間は０．３５秒（２０回測定した平均値、以下同じ）、ＡＧＣ回路７のループ利得を小さくした場合のセグメント同期信号２０の検出時間は０．３１秒でほとんど差はない。一方、１μｓｅｃ，Ｄ／Ｕ＝６ｄＢのゴースト妨害のある信号に対しては、ＡＧＣ回路７のループ利得を大きくした場合のセグメント同期信号２０の検出時間は４．５秒、ＡＧＣ回路のループ利得を小さくした場合のセグメント同期信号２０の検出時間は６．５秒と、ループ利得を大きくしたときの方がセグメント同期信号２０の検出時間が短くなる。
また、ゴースト妨害除去の性能は、ＡＧＣ回路７のループ利得を大きいままで固定した場合には、ゴースト妨害１μｓｅｃのゴースト除去性能はＤ／Ｕ＝１３ｄＢであるが、セグメント同期信号２０の検出前後においてＡＧＣ回路７のループ利得を大きい値から小さい値へと切り換えた場合には、ゴースト妨害１μｓｅｃの除去性能はＤ／Ｕ＝８ｄＢとなる。なお、Ｄは希望波（Ｄｅｓｉｒｅ）を、Ｕは妨害波（Ｕｎｄｅｓｉｒｅ）を表し、Ｄ／Ｕが小さいほどゴースト妨害のレベルが大きくなる。
【００９３】
以上のように、本発明の第１の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるためにループフィルタを狭帯域に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００９４】
（第２の実施形態）
図６は、本発明の第２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図６において、第２の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器２６と、ＤＡ変換器２９と、抵抗３５〜３７と、コンデンサ３８，３９と、スイッチダイオード４０と、クロック再生回路６とを備える。
【００９５】
図６に示すように、第２の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器２６、ＤＡ変換器２９および抵抗３５〜３７、コンデンサ３８，３９，スイッチダイオード４０からなるディスクリート回路で構成したものである。なお、図６において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第２の実施形態のディジタル復調部２の各構成を順に説明する。
【００９６】
ＤＡ変換器２９は、増幅器２６が出力する増幅後のディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このＤＡ変換器２９の出力信号は、ディスクリート回路の抵抗３５の一方端子に入力される。抵抗３５の他方端子は、抵抗３６の一方端子と接続されると共に、ＶＳＢ検波器３にフィードバック出力される。抵抗３６の他方端子は、コンデンサ３８およびコンデンサ３９の一方端子とそれぞれ接続される。コンデンサ３８の他方端子は、スイッチダイオード４０のアノード端子と抵抗３７の一方端子とに接続される。コンデンサ３９の他方端子およびスイッチダイオード４０のカソード端子は、それぞれ接地される。抵抗３７の他方端子には、セグメント同期検出回路２８が出力するセグメント同期検出信号３０が入力される。
【００９７】
まず、セグメント同期信号２０が検出されるまでは、セグメント同期検出信号３０が“Ｌ”であるので、スイッチダイオード４０がオフとなる。従って、この場合、ディスクリート回路は、抵抗３５，３６およびコンデンサ３９で構成される広帯域ループフィルタとして機能する。
次に、セグメント同期信号２０が検出された後は、セグメント同期検出信号３０が“Ｈ”となるので、スイッチダイオード４０がオンとなる。従って、この場合、ディスクリート回路は、抵抗３５，３６およびコンデンサ３８，３９で構成される狭帯域ループフィルタとして機能する。
【００９８】
よって、抵抗３５の他方端子からＶＳＢ検波器３へフィードバックされるＡＧＣ電圧８は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタを通過したＡＧＣ電圧８が、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタを通過したＡＧＣ電圧８が、セグメント同期検出信号３０に従って選択的に切り換えられて出力される。
【００９９】
以上のように、本発明の第２の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるためにループフィルタを狭帯域に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１００】
（第３の実施形態）
図７は、本発明の第３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図７において、第３の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器２６と、ディジタルフィルタ４２と、切り換え回路３４と、広帯域の係数４３と、狭帯域の係数４４と、ＤＡ変換器２９と、クロック再生回路６とを備える。
【０１０１】
図７に示すように、第３の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器２６、ディジタルフィルタ４２、切り換え回路３４、広帯域の係数４３、狭帯域の係数４４およびＤＡ変換器２９で構成したものである。なお、図７において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第３の実施形態のディジタル復調部２の各構成を順に説明する。
【０１０２】
増幅器２６が出力する増幅後のディジタルの判定信号は、ディジタルフィルタ４２においてフィルタリングされ、ＤＡ変換器２９でアナログのＡＧＣ電圧８に変換された後、ＶＳＢ検波器３にフィードバックされる。
広帯域の係数４３には、ディジタルフィルタ４２を広帯域で機能させるために必要なフィルタ係数が格納されている。また、狭帯域の係数４４には、ディジタルフィルタ４２を狭帯域で機能させるために必要なフィルタ係数が格納されている。
そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域の係数４３をディジタルフィルタ４２に書き込み、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域の係数４４をディジタルフィルタ４２に書き込む。
【０１０３】
よって、ディジタルフィルタ４２は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタとして機能し、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタとして機能するため、ＶＳＢ検波器３へフィードバックされるＡＧＣ電圧８は、セグメント同期検出信号３０に従って帯域が選択的に切り換えられて出力される。
【０１０４】
以上のように、本発明の第３の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるためにループフィルタを狭帯域に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１０５】
（第４の実施形態）
図８は、本発明の第４の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図８において、第４の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器（利得大）５２と、増幅器（利得小）５３と、切り換え回路３４と、ループフィルタ５４と、クロック再生回路６とを備える。
【０１０６】
図８に示すように、第４の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器（利得大）５２、増幅器（利得小）５３、切り換え回路３４およびループフィルタ５４で構成したものである。なお、図８において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第４の実施形態のディジタル復調部２の各構成を順に説明する。
【０１０７】
利得検出器２５が出力する判定信号は、増幅器（利得大）５２および増幅器（利得小）５３にそれぞれ入力される。
増幅器（利得大）５２は、ＡＧＣ回路７におけるループ利得が大きく（ＡＧＣの追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮をゴースト妨害除去性能よりも優先させた、増幅利得値が設定されている。一方、増幅器（利得小）５３は、ＡＧＣ回路７におけるループ利得が小さく（ＡＧＣの追従性が悪く）なるように、すなわち、ゴースト妨害除去性能をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、利得検出器２５が出力する判定信号は、増幅器（利得大）５２および増幅器（利得小）５３でそれぞれ増幅された後、切り換え回路３４へ入力される。
【０１０８】
切り換え回路３４は、増幅器（利得大）５２および増幅器（利得小）５３でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、増幅器（利得大）５２で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、増幅器（利得小）５３で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路３４から選択的に出力された信号は、ループフィルタ５４を介した後、ＡＧＣ電圧８としてＶＳＢ検波器３へフィードバックされる。
【０１０９】
以上のように、本発明の第４の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるために増幅利得を小さい値に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１１０】
（第５の実施形態）
図９は、本発明の第５の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図９において、第５の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、ＤＡ変換器２９と、オペアンプ（利得大）５５と、オペアンプ（利得小）５６と、切り換え回路３４と、ループフィルタ５４と、クロック再生回路６とを備える。
【０１１１】
図９に示すように、第５の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、ＤＡ変換器２９、オペアンプ（利得大）５５、オペアンプ（利得小）５６、切り換え回路３４およびループフィルタ５４で構成したものである。なお、図９において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第５の実施形態のディジタル復調部２の各構成を順に説明する。
【０１１２】
ＤＡ変換器２９は、利得検出器２５が出力するディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このアナログの判定信号は、オペアンプ（利得大）５５およびオペアンプ（利得小）５６にそれぞれ入力される。
オペアンプ（利得大）５５は、ＡＧＣ回路７におけるループ利得が大きく（ＡＧＣの追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮をゴースト妨害除去性能よりも優先させた、増幅利得値が設定されている。一方、オペアンプ（利得小）５６は、ＡＧＣ回路７におけるループ利得が小さく（ＡＧＣの追従性が悪く）なるように、すなわち、ゴースト妨害除去性能をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、ＤＡ変換器２９が出力するアナログの判定信号は、オペアンプ（利得大）５５およびオペアンプ（利得小）５６でそれぞれ増幅された後、切り換え回路３４へ入力される。
【０１１３】
切り換え回路３４は、オペアンプ（利得大）５５およびオペアンプ（利得小）５６でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、オペアンプ（利得大）５５で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、オペアンプ（利得小）５６で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路３４から選択的に出力された信号は、ループフィルタ５４を介した後、ＡＧＣ電圧８としてＶＳＢ検波器３へフィードバックされる。
【０１１４】
以上のように、本発明の第５の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるために増幅利得を小さい値に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１１５】
（第６の実施形態）
図１０は、本発明の第６の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１０において、第６の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、乗算器５７と、係数大５８と、係数小５９と、切り換え回路３４と、ＤＡ変換器２９と、ループフィルタ５４と、クロック再生回路６とを備える。
【０１１６】
図１０に示すように、第６の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、乗算器５７と、係数大５８と、係数小５９と、切り換え回路３４と、ＤＡ変換器２９およびループフィルタ５４で構成したものである。なお、図１０において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第６の実施形態のディジタル復調部２の各構成を順に説明する。
【０１１７】
利得検出器２５が出力するディジタルの判定信号は、乗算器５７において増幅され、ＤＡ変換器２９でアナログのＡＧＣ電圧８に変換された後、ＶＳＢ検波器３にフィードバックされる。
係数大５８には、乗算器５７の増幅利得を大きくするために必要な係数が格納されている。また、係数小５９には、乗算器５７の増幅利得を小さくするために必要な係数が格納されている。
そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、係数大５８を乗算器５７に入力し、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、係数小５９を乗算器５７に入力する。
【０１１８】
よって、乗算器５７は、セグメント同期信号２０が検出されていない場合には利得大の増幅器として機能し、セグメント同期信号２０が検出された場合には利得小の増幅器として機能するため、ＶＳＢ検波器３へフィードバックされるＡＧＣ電圧８は、セグメント同期検出信号３０に従って利得値が選択的に切り換えられて出力される。
【０１１９】
以上のように、本発明の第６の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるために増幅利得を小さい値に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１２０】
（第７の実施形態）
上記第１〜第６の実施形態においては、ＡＧＣ回路７のループ利得を切り換えることで、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させるＶＳＢ受信機を説明した。
次に、以下の実施形態においては、クロック再生回路６のループ利得をも切り換えることで、さらにセグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害時においても正確なクロック再生を行うことができるＶＳＢ受信機を説明する。
【０１２１】
図１１は、本発明の第７の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１１において、第７の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器６１と、広帯域ループフィルタ６２と、狭帯域ループフィルタ６３と、切り換え回路６４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１２２】
図１１に示すように、第７の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器６１、広帯域ループフィルタ６２、狭帯域ループフィルタ６３、切り換え回路６４および可変クロック発振器６５で構成したものである。なお、図１１において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１１におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第７の実施形態のディジタル復調部２の各構成を順に説明する。
【０１２３】
ＡＤ変換器４が出力するディジタルデータ（図２）は、波形等化器１０およびセグメント同期検出回路２８に入力される。セグメント同期検出回路２８は、入力するディジタルデータに対してセグメント同期検出を行い、検出したセグメント同期信号２０をクロック周波数検出器６０へ、検出されたか否かの判定であるセグメント同期検出信号３０を切り換え回路６４へ出力する。
なお、セグメント同期検出回路２８が行うセグメント同期検出方法は、上記第１の実施形態で述べたので、ここでの詳細な説明は省略する。
【０１２４】
クロック周波数検出器６０は、ＶＳＢ受信機のクロック信号９の周波数が送信されてきたデータのクロック周波数より高いか低いかを判定し、その判定信号を増幅器６１へ出力する。
ここで、クロック周波数検出器６０が行うクロック周波数の判定方法を、図１２をさらに参照して説明する。図１２は、クロック周波数検出器６０が行うクロック周波数の判定方法の概念を説明する図である。
【０１２５】
前提として、ＡＤ変換器４に入力される信号は帯域制限されているため、実際のセグメント同期信号２０は、図３に示したような４シンボルが「＋５，−５，−５，＋５」の矩形波ではなく、図１２に示すような波形となる。
まず、ＶＳＢ受信機のクロック信号９が送信データのクロック周波数より高い場合（図１２（ａ））、ＡＤ変換器４においてＶＳＢ受信機のクロック信号９の立ち上がりタイミングでセグメント同期信号２０の「−５，−５」のシンボルデータを変換すると、それぞれｄ１，ｄ２（ｄ１＞ｄ２）のディジタルデータに変換される。逆に、ＶＳＢ受信機のクロック信号９が送信データのクロック周波数より低い場合（図１２（ｂ））、ＡＤ変換器４においてＶＳＢ受信機のクロック信号９の立ち上がりタイミングでセグメント同期信号２０の「−５，−５」のシンボルデータを変換すると、それぞれｄ１，ｄ２（ｄ１＜ｄ２）のディジタルデータに変換される。
【０１２６】
そこで、クロック周波数検出器６０は、この２つのデータ差（ｄ１＞ｄ２またはｄ１＜ｄ２）を判断し、ＡＤ変換器４の出力において２つのデータ差がなくなる（ｄ１＝ｄ２）クロック信号９が可変クロック発振器６５から出力されるように判定信号を出力する。
この処理によって、ＶＳＢ受信機のクロック信号９と送信データのクロック周波数が一致した場合（図１２（ｃ））には、ＡＤ変換器４においてＶＳＢ受信機のクロック信号９の立ち上がりタイミングでセグメント同期信号２０の「−５，−５」のシンボルデータを変換すると、それぞれ同じ値のｄ１，ｄ２（ｄ１＝ｄ２）のディジタルデータに変換されるように制御される。
増幅器６１は、クロック周波数検出器６０が出力する判定信号を入力し、予め定めた増幅を行った後、広帯域ループフィルタ６２および狭帯域ループフィルタ６３へ出力する。
【０１２７】
広帯域ループフィルタ６２は、クロック再生回路６におけるループ利得が大きく（クロック再生の追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮を正確なクロック再生（換言すれば、ゴースト妨害除去性能）よりも優先させた、フィルタ係数が設定されている。一方、狭帯域ループフィルタ６３は、クロック再生回路６におけるループ利得が小さく（クロック再生の追従性が悪く）なるように、すなわち、正確なクロック再生をセグメント同期信号２０の検出時間の短縮よりも優先させた、フィルタ係数が設定されている。そして、増幅器６１が出力する増幅後の判定信号は、広帯域ループフィルタ６２および狭帯域ループフィルタ６３をそれぞれ通過した後、切り換え回路６４へ入力される。
【０１２８】
切り換え回路６４は、広帯域ループフィルタ６２および狭帯域ループフィルタ６３をそれぞれ通過した信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域ループフィルタ６２を通過した信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域ループフィルタ６３を通過した信号（ＤＣ電圧）を選択的に切り換え、可変クロック発振器６５へ出力する。
可変クロック発振器６５は、切り換え回路６４が出力する信号（ＤＣ電圧）に基づいて発振するクロック信号９の周波数を可変し、ＡＤ変換器４に対してフィードバック出力する。
【０１２９】
以上のように、本発明の第７の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ためにループフィルタを狭帯域に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１３０】
（第８の実施形態）
図１３は、本発明の第８の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１３において、第８の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器６１と、ＤＡ変換器６９と、抵抗７５〜７７と、コンデンサ７８，７９と、スイッチダイオード８０と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１３１】
図１３に示すように、第８の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器６１、ＤＡ変換器６９、抵抗７５〜７７、コンデンサ７８，７９，スイッチダイオード８０からなるディスクリート回路および可変クロック発振器６５で構成したものである。なお、図１３において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１３におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第８の実施形態のディジタル復調部２の各構成を順に説明する。
【０１３２】
ＤＡ変換器６９は、増幅器６１が出力する増幅後のディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このＤＡ変換器６９の出力信号は、ディスクリート回路の抵抗７５の一方端子に入力される。抵抗７５の他方端子は、抵抗７６の一方端子と接続されると共に、可変クロック発振器６５に出力される。抵抗７６の他方端子は、コンデンサ７８およびコンデンサ７９の一方端子とそれぞれ接続される。コンデンサ７８の他方端子は、スイッチダイオード８０のアノード端子と抵抗７７の一方端子とに接続される。コンデンサ７９の他方端子およびスイッチダイオード８０のカソード端子は、それぞれ接地される。抵抗７７の他方端子には、セグメント同期検出回路２８が出力するセグメント同期検出信号３０が入力される。
【０１３３】
まず、セグメント同期信号２０が検出されるまでは、セグメント同期検出信号３０が“Ｌ”であるので、スイッチダイオード８０がオフとなる。従って、この場合、ディスクリート回路は、抵抗７５，７６およびコンデンサ７９で構成される広帯域ループフィルタとして機能する。
次に、セグメント同期信号２０が検出された後は、セグメント同期検出信号３０が“Ｈ”となるので、スイッチダイオード８０がオンとなる。従って、この場合、ディスクリート回路は、抵抗７５，７６およびコンデンサ７８，７９で構成される狭帯域ループフィルタとして機能する。
【０１３４】
よって、抵抗７５の他方端子から可変クロック発振器６５を介してＡＤ変換器４へフィードバックされるクロック信号９は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタを通過した判定信号が、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタを通過した判定信号が、セグメント同期検出信号３０に従って選択的に切り換えられて出力される。
【０１３５】
ここで、具体的な実験による結果を示す。なお、各素子の値は、抵抗３５が１８ｋΩ、抵抗３６が１ｋΩ、コンデンサ３８が１μＦ、コンデンサ３９が３．３μＦである。
セグメント同期信号２０の検出前後でループフィルタの切り換えを行わずに、抵抗７５，７６およびコンデンサ７９のみで広帯域ループフィルタを構成した場合のセグメント同期信号２０の検出時間は１．０５秒（２０回測定した平均値、以下同じ）、セグメント同期信号２０の検出前後でループフィルタの帯域切り換えを行った場合のセグメント同期信号２０の検出時間は０．３６秒となった。
また、ゴースト妨害除去の性能は、クロック再生回路６のループを広帯域で固定した場合（すなわち、ＡＧＣ回路７のループ利得を切り換えるだけの場合）には、ゴースト妨害１μｓｅｃのゴースト除去の性能はＤ／Ｕ＝８ｄＢであるが、セグメント同期信号２０の検出前後においてクロック再生回路６のループフィルタの帯域を広帯域から狭帯域へと切り換えた場合には、ゴースト妨害１μｓｅｃのゴースト除去性能は、Ｄ／Ｕ＝６ｄＢへとさらに改善される。
【０１３６】
以上のように、本発明の第８の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ためにループフィルタを狭帯域に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１３７】
（第９の実施形態）
図１４は、本発明の第９の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１４において、第９の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器６１と、ディジタルフィルタ８２と、切り換え回路６４と、広帯域の係数８３と、狭帯域の係数８４と、ＤＡ変換器６９と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１３８】
図１４に示すように、第９の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器６１、ディジタルフィルタ８２、切り換え回路６４、広帯域の係数８３、狭帯域の係数８４、ＤＡ変換器６９および可変クロック発振器６５で構成したものである。なお、図１４において図１，図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１４におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第９の実施形態のディジタル復調部２の各構成を順に説明する。
【０１３９】
増幅器６１が出力する増幅後のディジタルの判定信号は、ディジタルフィルタ８２においてフィルタリングされ、ＤＡ変換器６９でアナログ信号（ＤＣ電圧）に変換された後、可変クロック発振器６５を介してクロック信号９としてＡＤ変換器４にフィードバックされる。
広帯域の係数８３には、ディジタルフィルタ８２を広帯域で機能させるために必要なフィルタ係数が格納されている。また、狭帯域の係数８４には、ディジタルフィルタ８２を狭帯域で機能させるために必要なフィルタ係数が格納されている。
そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域の係数８３をディジタルフィルタ８２に書き込み、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域の係数８４をディジタルフィルタ８２に書き込む。
【０１４０】
よって、ディジタルフィルタ８２は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタとして機能し、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタとして機能するため、ＡＤ変換器４へフィードバックされるクロック信号９は、セグメント同期検出信号３０に従って帯域が選択的に切り換えられて出力される。
【０１４１】
以上のように、本発明の第９の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ためにループフィルタを狭帯域に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１４２】
（第１０の実施形態）
図１５は、本発明の第１０の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１５において、第１０の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器（利得大）９２と、増幅器（利得小）９３と、切り換え回路６４と、ループフィルタ９４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１４３】
図１５に示すように、第１０の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器（利得大）９２、増幅器（利得小）９３、切り換え回路６４、ループフィルタ９４および可変クロック発振器６５で構成したものである。なお、図１５において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１５におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第１０の実施形態のディジタル復調部２の各構成を順に説明する。
【０１４４】
クロック周波数検出器６０が出力する判定信号は、増幅器（利得大）９２および増幅器（利得小）９３にそれぞれ入力される。
増幅器（利得大）９２は、クロック再生回路６におけるループ利得が大きく（クロック再生の追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮を正確なクロック再生（換言すれば、ゴースト妨害除去性能）よりも優先させた、増幅利得値が設定されている。一方、増幅器（利得小）９３は、クロック再生回路６におけるループ利得が小さく（クロック再生の追従性が悪く）なるように、すなわち、正確なクロック再生をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、クロック周波数検出器６０が出力する判定信号は、増幅器（利得大）９２および増幅器（利得小）９３でそれぞれ増幅された後、切り換え回路６４へ入力される。
【０１４５】
切り換え回路６４は、増幅器（利得大）９２および増幅器（利得小）９３でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、増幅器（利得大）９２で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、増幅器（利得小）９３で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路６４から選択的に出力された信号（ＤＣ電圧）は、ループフィルタ９４および可変クロック発振器６５を介した後、クロック信号９としてＡＤ変換器４へフィードバックされる。
【０１４６】
以上のように、本発明の第１０の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ために増幅利得を小さい値に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１４７】
（第１１の実施形態）
図１６は、本発明の第１１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１６において、第１１の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、ＤＡ変換器６９と、オペアンプ（利得大）９５と、オペアンプ（利得小）９６と、切り換え回路６４と、ループフィルタ９４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１４８】
図１６に示すように、第１１の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、ＤＡ変換器６９、オペアンプ（利得大）９５、オペアンプ（利得小）９６、切り換え回路６４、ループフィルタ９４および可変クロック発振器６５で構成したものである。なお、図１６において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１６におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第１１の実施形態のディジタル復調部２の各構成を順に説明する。
【０１４９】
ＤＡ変換器６９は、クロック周波数検出器６０が出力するディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このアナログの判定信号は、オペアンプ（利得大）９５およびオペアンプ（利得小）９６にそれぞれ入力される。
オペアンプ（利得大）９５は、クロック再生回路６におけるループ利得が大きく（クロック再生の追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮を正確なクロック再生（換言すれば、ゴースト妨害除去性能）よりも優先させた、増幅利得値が設定されている。一方、オペアンプ（利得小）９６は、クロック再生回路６におけるループ利得が小さく（クロック再生の追従性が悪く）なるように、すなわち、正確なクロック再生をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、ＤＡ変換器６９が出力するアナログの判定信号は、オペアンプ（利得大）９５およびオペアンプ（利得小）９６でそれぞれ増幅された後、切り換え回路６４へ入力される。
【０１５０】
切り換え回路６４は、オペアンプ（利得大）９５およびオペアンプ（利得小）９６でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、オペアンプ（利得大）９５で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、オペアンプ（利得小）９６で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路６４から選択的に出力された信号は、ループフィルタ９４および可変クロック発振器６５を介した後、クロック信号９としてＡＤ変換器４へフィードバックされる。
【０１５１】
以上のように、本発明の第１１の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ために増幅利得を小さい値に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１５２】
（第１２の実施形態）
図１７は、本発明の第１２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１７において、第１２の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、乗算器９７と、係数大９８と、係数小９９と、切り換え回路６４と、ＤＡ変換器６９と、ループフィルタ９４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１５３】
図１７に示すように、第１２の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、乗算器９７、係数大９８、係数小９９、切り換え回路６４、ＤＡ変換器６９、ループフィルタ９４および可変クロック発振器６５で構成したものである。なお、図１７において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１７におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第１２の実施形態のディジタル復調部２の各構成を順に説明する。
【０１５４】
クロック周波数検出器６０が出力するディジタルの判定信号は、乗算器９７において増幅され、ＤＡ変換器６９でアナログのＤＣ電圧に変換された後、ループフィルタ９４および可変クロック発振器６５を介してＡＤ変換器４にフィードバックされる。
係数大９８には、乗算器９７の増幅利得を大きくするために必要な係数が格納されている。また、係数小９９には、乗算器９７の増幅利得を小さくするために必要な係数が格納されている。
そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、係数大９８を乗算器９７に入力し、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、係数小９９を乗算器９７に入力する。
【０１５５】
よって、乗算器９７は、セグメント同期信号２０が検出されていない場合には利得大の増幅器として機能し、セグメント同期信号２０が検出された場合には利得小の増幅器として機能するため、ＡＤ変換器４へフィードバックされるクロック信号９は、セグメント同期検出信号３０に従って増幅値が選択的に切り換えられて出力される。
【０１５６】
以上のように、本発明の第１２の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ために増幅利得を小さい値に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１５７】
（第１３の実施形態）
上記第１〜第１２の実施形態においては、セグメント同期検出を行って得たセグメント同期信号２０およびセグメント同期検出信号３０を用いて、ＡＧＣ回路７およびクロック再生回路６のループ利得を切り換えることを行った。
次に、第１３の実施形態においては、フィールド同期検出を行って得たフィールド同期信号２１，２２およびフィールド同期検出信号１０１を用いて、ＡＧＣ回路７およびクロック再生回路６のループ利得を切り換えるＶＳＢ受信機を説明する。
【０１５８】
図１８は、本発明の第１３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１８において、第１３の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、フィールド同期検出回路１００と、クロック再生回路６と、ＡＧＣ回路７とを備える。
【０１５９】
図１８に示すように、第１３の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８およびフィールド同期検出回路１００で構成したものである。なお、図１８において図１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１８におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられ、クロック再生回路６には、上記第７〜第１２の実施形態のいずれかの構成が用いられる。
以下、第１３の実施形態のディジタル復調部２の各構成を順に説明する。
【０１６０】
ＡＤ変換器４が出力するディジタルデータ（図２）は、波形等化器１０およびセグメント同期検出回路２８に入力される。セグメント同期検出回路２８は、入力するディジタルデータに対してセグメント同期検出を行い、検出したセグメント同期信号２０をフィールド同期検出回路１００へ出力する。
なお、セグメント同期検出回路２８が行うセグメント同期検出方法は、上記第１の実施形態で述べたので、ここでの詳細な説明は省略する。
【０１６１】
フィールド同期検出回路１００は、入力するセグメント同期信号２０に基づいてフィールド同期検出を行い、検出したフィールド同期信号２１，２２およびフィールド同期検出信号１０１をクロック再生回路６およびＡＧＣ回路７へそれぞれ出力する。
ここで、フィールド同期検出回路１００が行うフィールド同期検出方法を、図１９をさらに参照して説明する。図１９は、フィールド同期検出回路１００が行うフィールド同期検出の手順を示すフローチャートである。
【０１６２】
図３に示すように、フィールド同期信号２１，２２としてどのようなデータが送られてくるのかが予めわかっているため、セグメント同期検出回路２８において送信データのセグメント同期信号２０を検出することにより、各セグメントの先頭部分がわかる。そこで、フィールド同期検出回路１００は、検出されたセグメント同期信号２０の位置に基づいて、フィールド同期信号２１，２２の検出を以下のようにして行う。
まず、フィールド同期検出回路１００は、フィールド同期検出動作を開始するとフィールド同期検出信号１０１をローレベル“Ｌ”に初期化する（ステップＳ２０１）。次に、フィールド同期検出回路１００は、１フィールド（３１３セグメント）の間、各セグメントの８３２シンボルのデータとフィールド同期信号２１，２２の特定パターンとの誤差の和（誤差量）を、各セグメント毎に算出する（ステップＳ２０２）。そして、フィールド同期検出回路１００は、１フィールド内で最も誤差量の小さいＡ番目のセグメントを、フィールド同期の候補とする（ステップＳ２０３）。次に、フィールド同期検出回路１００は、各フィールド毎に最も誤差量の小さいセグメントを算出し、この算出したセグメントが連続してＡ番目のセグメントとなる回数を判断する（ステップＳ２０４）。ステップＳ２０４の判断において、各フィールド毎に算出したセグメントがＢ回（Ｂは、フィールド同期信号検出確定となるフィールド同期パターン検出回数であり、予め任意に定めてある）連続してＡ番目のセグメントとなった場合、フィールド同期検出回路１００は、Ａ番目のセグメントをフィールド同期信号２１，２２と確定し、ステップＳ２０６に進む。一方、ステップＳ２０４の判断において、各フィールド毎に算出したセグメントがＢ回連続してＡ番目のセグメントとならない場合、フィールド同期検出回路１００は、ステップＳ２０１に戻って再度フィールド同期検出確定の処理を行う。
【０１６３】
さらに、フィールド同期検出回路１００は、フィールド同期信号検出が確定した後も、後続する各フィールドにおいて、確定したフィールド同期信号２１，２２のセグメントから３１３セグメント離れたセグメントの誤差量が最小であるか否かを判断する（ステップＳ２０６）。そして、ステップＳ２０６の判断において、３１３セグメント離れたセグメントの誤差量が最小でなかった場合、フィールド同期検出回路１００は、ステップＳ２０５で初期化したフィールド同期パターン未検出回数Ｃの値を１つ増やす（ステップＳ２０７）。このステップＳ２０６〜Ｓ２０７の手順を繰り返し、Ｃ＝Ｄ（Ｄは、フィールド同期信号未検出確定となるフィールド同期パターン未検出回数であり、予め任意に定めてある）となった場合には、フィールド同期検出回路１００は、フィールド同期検出が未確定に移行したと判断し、ステップＳ２０１に戻って再度フィールド同期検出確定への処理を行う（ステップＳ２０８）。
【０１６４】
上記処理によりフィールド同期検出回路１００において検出されたフィールド同期信号２１，２２は、セグメント同期信号２０の代わりとして、フィールド同期検出信号１０１は、セグメント同期検出信号３０の代わりとして、上記第１〜第１２の実施形態で述べたＡＧＣ回路７およびクロック再生回路６へそれぞれ出力される。
そして、ＡＧＣ回路７およびクロック再生回路６は、上述したようにフィールド同期信号２１，２２に基づいて大小のループ利得を各々構成し、フィールド同期検出信号１０１に従って、大小のループ利得を適切に切り換える。
【０１６５】
以上のように、本発明の第１３の実施形態に係るＶＳＢ受信機によれば、フィールド同期信号２１，２２を検出するまでは検出時間が短くなるように帯域または増幅値を大きい値に、フィールド同期信号２１，２２を検出した後はゴースト除去性能を向上させるために帯域または増幅値を小さい値に切り換え、ＡＧＣ回路７およびクロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０およびフィールド同期信号２１，２２の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１６６】
なお、上記第１３の実施形態では、フィールド同期信号２１，２２およびフィールド同期検出信号１０１を用いてＡＧＣ回路７およびクロック再生回路６の双方のループ利得を制御するように記載したが、ＡＧＣ回路７のみのループ利得を制御するようにしても構わない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＶＳＢ受信機の構成を示すブロック図である。
【図２】８値ＶＳＢ変調信号の伝送フォーマットの一例を示す図である。
【図３】図２のセグメント同期信号２０およびフィールド同期信号２１，２２のデータ構成を示す図である。
【図４】本発明の第１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図５】図４のセグメント同期検出回路２８が行うセグメント同期検出の手順を示すフローチャートである。
【図６】本発明の第２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図７】本発明の第３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図８】本発明の第４の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図９】本発明の第５の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１０】本発明の第６の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１１】本発明の第７の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１２】図１１のクロック周波数検出器６０が行うクロック周波数の判定方法の概念を説明する図である。
【図１３】本発明の第８の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１４】本発明の第９の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１５】本発明の第１０の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１６】本発明の第１１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１７】本発明の第１２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１８】本発明の第１３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１９】図１８のフィールド同期検出回路１００が行うフィールド同期検出の手順を示すフローチャートである。
【図２０】従来のＶＳＢ受信機の構成の一例を示すブロック図である。
【図２１】図２０の波形等化器２０３の詳細な構成の一例を示すブロック図である。
【図２２】従来のＶＳＢ受信機において生じる問題を説明する図である。
【符号の説明】
１，２０１…チューナ
２，２０２…ディジタル復調部
３…ＶＳＢ検波器
４…ＡＤ変換器
５…同期検出回路
６…クロック再生回路
７…ＡＧＣ回路
８…ＡＧＣ電圧
９…クロック信号
１０，２０３…波形等化器
１１，２０４…誤り訂正回路
１２…トランスポートストリーム
１３，２０５…トランスポートデコーダ
１４…映像データ
１５…音声データ
１６，２０６…ビデオデコーダ
１７，２０７…オーディオデコーダ
１８…映像信号
１９…音声信号
２０…セグメント同期信号
２１，２２…フィールド同期信号
２５…利得検出器
２６，５２，５３，６１，９２，９３…増幅器
２８…セグメント同期検出回路
２９，６９…ＤＡ変換器
３０…セグメント同期検出信号
３２，３３，５４，６２，６３，９４…ループフィルタ
３４，６４…切り換え回路
３５〜３７，７５〜７７…抵抗
３８，３９，７８，７９…コンデンサ
４０，８０…スイッチダイオード
４２，８２…ディジタルフィルタ
４３，４４，５８，５９，８３，８４，９８，９９…係数
５５，５６，９５，９６…オペアンプ
５７，９７…乗算器
６０…クロック周波数検出器
６５…可変クロック発振器
１００…フィールド同期検出回路
１０１…フィールド同期検出信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a VSB receiver, and more particularly, to a VSB receiver that receives a terrestrial digital broadcast signal that is transmitted after being subjected to residual sideband (VSB) modulation.
[0002]
[Prior art]
As is well known, in recent years, in the video broadcasting field, the broadcasting form is changing from analog to digital in order to provide viewers with higher quality video. Digitization of this broadcast is being carried out not only for satellite wave broadcasts that have already been put into practical use, but also for terrestrial broadcasts. In the United States, Europe, etc., it is now being put to practical use. It is out.
[0003]
Various digital modulation schemes used in terrestrial digital broadcasting have been devised at present. As one of these schemes, in the United States, an ATSC that modulates and transmits a multilevel VSB (8-level VSB or 16-level VSB) signal is transmitted. (Advanced Television System Committee) standard is adopted.
[0004]
A receiver that receives this terrestrial digital broadcasting basically has the same configuration as a receiver used in satellite digital broadcasting, etc., if it performs digital demodulation corresponding to the digital modulation applied to the signal. This is possible. Regarding the receiver for receiving the multi-level VSB modulated signal (hereinafter referred to as VSB receiver), the document “GUIDE TO THE USE OF THE ATSC DIGITAL TELEVISION STANDARD (Doc. A / 54)” issued by ATSC is described. A general configuration is shown.
[0005]
FIG. 20 shows an example of the configuration of the VSB receiver shown in the above-mentioned document issued by ATSC. In FIG. 20, the VSB receiver shown in the literature includes a tuner 201, a digital demodulator 202, a waveform equalizer 203, an error correction circuit 204, a transport decoder 205, a video decoder 206, and an audio. It consists of a decoder 207.
The tuner 201 receives a VSB modulated signal. The digital demodulator 202 digitally demodulates the signal received by the tuner 201 and converts it into a digital video signal. The waveform equalizer 203 corrects signal waveform distortion or the like generated in the transmission path or the like. The error correction circuit 204 performs error correction on the signal waveform whose distortion has been corrected. The transport decoder 205 separates the video signal and the audio signal which are multiplexed and transmitted. The video decoder 206 decodes the separated video signal. The audio decoder 207 decodes the separated audio signal.
[0006]
Here, although not specified in the VSB receiver shown in FIG. 20, generally, the digital demodulator 202 has an automatic gain control (hereinafter referred to as AGC) circuit and clock recovery essential for processing the signal. It is considered that the circuit is naturally included as a configuration.
As is well known, the AGC circuit is a circuit that controls the gain by a negative feedback loop so that the amplitude of a predetermined reference signal is always at a constant level in order to eliminate the influence of signal attenuation or the like in the transmission path. In addition, as is well known, the clock recovery circuit also recovers the clock that gives the determination timing of each data (symbol) of the digital signal, so that the clock frequency of the received signal and the clock frequency of the receiver match (synchronize). The gain is controlled by a negative feedback loop.
[0007]
Since the AGC circuit and the clock recovery circuit operate so as to converge the signal to be controlled to a certain value by the negative feedback loop, the time required for the loop gain of each circuit to complete the convergence process, that is, the video signal is received. It will affect the time it takes to output the video on the screen. Therefore, in general, the loop gain in the AGC circuit and the clock recovery circuit is fixed to a predetermined optimum value at which the convergence processing is performed at high speed and accurately.
[0008]
[Problems to be solved by the invention]
By the way, in terrestrial digital broadcasting, unlike satellite digital broadcasting, it is necessary to consider that ghost interference occurs in a transmission path. With respect to this ghost disturbance, the above-described VSB receiver considers that the influence of the ghost can be removed in the processing of the waveform equalizer 203.
However, in consideration of including the AGC circuit and the clock recovery circuit in the configuration of the VSB receiver, the following problems occur depending on how the loop gain is set in each circuit.
[0009]
First, consider a case where the loop gain in the AGC circuit is set large.
In this case, since the follow-up speed of the AGC process with respect to the feedback signal is increased, the convergence of the AGC circuit is performed at a high speed. However, in this case, since the value of the AGC detection result (AGC voltage) is likely to change, if there is a ghost interference in the received signal, the AGC detection result changes due to the ghost component. For this reason, in the waveform equalizer 203 at the subsequent stage, there is a problem that an error occurs in the signal processing and the ghost removal capability deteriorates.
[0010]
Here, the configuration of the waveform equalizer 203 shown in the above document will be described as an example, and the cause of an error in signal processing in the above case will be described. FIG. 21 is a block diagram showing the configuration of the waveform equalizer 203 shown in the above document. FIG. 22 is a diagram for explaining the reason for the determination error in the waveform equalizer 203.
The waveform equalizer 203 calculates an error signal based on the output of the feedback filter and the output through the slicer, and calculates the coefficient of each filter based on the error signal. The filter coefficient gradually changes so as to remove the ghost, and the change of the value becomes small after the ghost removal. That is, the waveform equalizer 203 calculates a filter coefficient for each data based on an error from a reference value of a region including the data. Therefore, the waveform equalizer 203 calculates an error with respect to the value of +5 for data in the +5 region (marked with ● in FIG. 22), and calculates a filter coefficient based on the error. However, when the data originally in the +5 region changes to the +7 region due to the ghost disturbance (marked by a triangle in FIG. 22), the waveform equalizer 203 calculates an error from the value +7 for this data, An incorrect filter coefficient is calculated based on the error.
[0011]
Similarly, consider a case where the loop gain in the clock recovery circuit is set large.
In this case, since the follow-up speed of the clock recovery process with respect to the feedback signal is increased, the clock synchronization is converged at high speed. However, in this case, if there is a ghost disturbance in the received signal, it will respond sensitively to the ghost component (the clock frequency is likely to fluctuate), resulting in jitter in the recovered clock of the VSB receiver, and reception. There is a problem that an error occurs in the signal.
[0012]
Next, consider a case where the loop gains in the AGC circuit and the clock recovery circuit are set to be small.
In this case, in the AGC circuit, the tracking speed of the AGC process with respect to the feedback signal is slowed down, so that the ghost removal capability is high. In the clock recovery circuit, the tracking speed of the clock recovery process with respect to the feedback signal is slowed down. An accurate clock can be reproduced without being generated. However, in this case, as described above, there is a problem that the time required for the loop gain of each circuit to complete convergence, that is, the time required to output the video on the screen after receiving the video signal is increased. come.
[0013]
Therefore, an object of the present invention is to achieve both speeding up of the time required for completion of convergence in the AGC circuit and high performance of ghost interference elimination, and further, speeding up of time required for completion of convergence in the clock recovery circuit. It is an object of the present invention to provide a VSB receiver that realizes both the realization and accurate clock reproduction.
[0014]
[Means for Solving the Problems and Effects of the Invention]
In the first invention, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Segment synchronization detection means for detecting a segment synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain via a gain detector, an amplifier and a loop filter so that the level of the segment synchronization signal becomes constant based on the segment synchronization signal detected by the segment synchronization detection means; Prepared,
The automatic gain control means controls the loop filter in a wide band until the segment synchronization signal is detected, and controls the loop filter in a narrow band after the detection according to the segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. It is characterized by.
[0015]
The second invention is an invention subordinate to the first invention,
The loop filter is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal.
[0016]
The third invention is an invention subordinate to the first invention,
The loop filter is a digital filter that can vary the bandwidth according to a filter coefficient given separately,
The automatic gain control means controls the bandwidth of the loop filter by switching the filter coefficient applied to the digital filter in accordance with the segment synchronization detection signal.
[0017]
As described above, according to the first to third inventions, after detecting the segment synchronization signal in a wide band so that the detection time is shortened until the loop synchronization filter of the automatic gain control means detects the segment synchronization signal. Switches to a narrow band to control the loop gain in order to improve the ghost elimination performance. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the segment synchronization signal and improve the ghost removal performance against the ghost interference.
[0018]
According to a fourth aspect of the present invention, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Segment synchronization detection means for detecting a segment synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain via a gain detector, an amplifier and a loop filter so that the level of the segment synchronization signal becomes constant based on the segment synchronization signal detected by the segment synchronization detection means; Prepared,
The automatic gain control means controls the gain of the amplifier to be increased until the segment synchronization signal is detected, and the gain of the amplifier to be decreased after the detection according to the segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. Features.
[0019]
The fifth invention is an invention subordinate to the fourth invention,
The amplifier consists of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the segment synchronization detection signal.
[0020]
The sixth invention is an invention subordinate to the fourth invention,
The amplifier is a multiplier that can vary the amplification value according to a separately given coefficient.
The automatic gain control means controls the gain of the amplifier by switching the coefficient applied to the multiplier according to the segment synchronization detection signal.
[0021]
As described above, according to the fourth to sixth inventions, the segment synchronization signal is detected to a large value so that the amplification gain of the automatic gain control means is shortened until the segment synchronization signal is detected. After that, in order to improve the ghost removal performance, the value is switched to a small value to control the loop gain. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the segment synchronization signal and improve the ghost removal performance against the ghost interference.
[0022]
According to a seventh aspect of the present invention, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Segment synchronization detection means for detecting a segment synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback control of loop gain via a gain detector, an amplifier and a loop filter so that the level of the segment synchronization signal is constant based on the segment synchronization signal detected by the segment synchronization detection means;
Based on the segment synchronization signal detected by the segment synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means and the clock recovery means, according to the segment synchronization detection signal that informs whether or not the segment synchronization signal is detected, the loop filter is set to a wide band until the segment synchronization signal is detected, and the loop filter is set to a narrow band after the detection It is characterized by controlling each.
[0023]
The eighth invention is an invention subordinate to the seventh invention,
The loop filters of the automatic gain control means and the clock recovery means are a wide band loop filter and a narrow band loop filter, both of which are composed of resistors and capacitors,
The automatic gain control means and the clock recovery means each control the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal.
[0024]
The ninth invention is an invention subordinate to the seventh invention,
The automatic gain control means and the loop filter of the clock recovery means are both digital filters whose bandwidth can be varied according to filter coefficients given separately.
The automatic gain control means and the clock recovery means each control the bandwidth of the loop filter by switching the filter coefficient applied to the digital filter in accordance with the segment synchronization detection signal.
[0025]
The tenth invention is an invention subordinate to the seventh invention,
The loop filter of the automatic gain control means is a wide band loop filter and a narrow band loop filter composed of a resistor and a capacitor, and the loop filter of the clock recovery means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately. And
The automatic gain control means switches the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal, and the clock recovery means switches the filter coefficient applied to the digital filter according to the segment synchronization detection signal. Thus, the bandwidth of each loop filter is controlled.
[0026]
The eleventh invention is an invention subordinate to the seventh invention,
The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately. The loop filter of the clock recovery means is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors. And
The automatic gain control means switches the filter coefficient applied to the digital filter according to the segment synchronization detection signal, and the clock recovery means switches the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal. Thus, the bandwidth of each loop filter is controlled.
[0027]
As described above, according to the seventh to eleventh aspects of the present invention, the loop filters of the automatic gain control means and the clock recovery means can be used in a wide band so that the detection time is shortened until the segment synchronization signal is detected. After detecting the above, in order to improve the ghost elimination performance, each is switched to a narrow band and the loop gain is controlled. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the segment synchronization signal, improve the ghost removal performance against the ghost interference, and further, jitter is generated in the reproduction clock of the VSB receiver. As a result, no error occurs in the received signal.
[0028]
In a twelfth aspect of the present invention, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Segment synchronization detection means for detecting a segment synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback control of loop gain via a gain detector, an amplifier and a loop filter so that the level of the segment synchronization signal is constant based on the segment synchronization signal detected by the segment synchronization detection means;
Based on the segment synchronization signal detected by the segment synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means and the clock recovery means increase the gain of the amplifier until the segment synchronization signal is detected and decrease the gain of the amplifier after the detection according to the segment synchronization detection signal that informs whether the segment synchronization signal is detected. It is characterized by controlling each.
[0029]
A thirteenth invention is an invention subordinate to the twelfth invention,
The automatic gain control means and the clock recovery means amplifier are both composed of a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means and the clock recovery means each control the gain of the amplifier by switching the operational amplifier to either one according to the segment synchronization detection signal.
[0030]
A fourteenth invention is an invention subordinate to the twelfth invention,
The amplifiers of the automatic gain control means and the clock recovery means are both multipliers that can vary the amplification value according to a separately given coefficient.
The automatic gain control means and the clock recovery means each control the gain of the amplifier by switching the coefficient given to the multiplier according to the segment synchronization detection signal.
[0031]
The fifteenth invention is an invention subordinate to the twelfth invention,
The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier. The amplifier of the clock recovery means is a multiplier whose amplification value can be varied according to a separately given coefficient.
The automatic gain control means switches the operational amplifier to either one according to the segment synchronization detection signal, and the clock recovery means controls the gain of each amplifier by switching the coefficient applied to the multiplier according to the segment synchronization detection signal. It is characterized by that.
[0032]
A sixteenth invention is an invention subordinate to the twelfth invention,
The amplifier of the automatic gain control means is a multiplier capable of varying the amplification value according to a separately given coefficient, and the amplifier of the clock recovery means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means switches the coefficient given to the multiplier according to the segment synchronization detection signal, and the clock recovery means controls the gain of the amplifier by switching the operational amplifier to either one according to the segment synchronization detection signal. It is characterized by that.
[0033]
As described above, according to the twelfth to sixteenth inventions, the gain of the automatic gain control means and the clock recovery means is set to a large value so that the detection time is shortened until the segment synchronization signal is detected. After detecting the signal, in order to improve the ghost removal performance, each is switched to a small value to control the loop gain. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the segment synchronization signal, improve the ghost removal performance against the ghost interference, and further, jitter is generated in the reproduction clock of the VSB receiver. As a result, no error occurs in the received signal.
[0034]
In the seventeenth aspect, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Segment synchronization detection means for detecting a segment synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback control of loop gain via a gain detector, an amplifier and a loop filter so that the level of the segment synchronization signal is constant based on the segment synchronization signal detected by the segment synchronization detection means;
Based on the segment synchronization signal detected by the segment synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means controls the loop filter in a wide band until the segment synchronization signal is detected, and controls the loop filter to a narrow band after the detection, according to the segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. According to the segment synchronization detection signal, the clock recovery means controls the gain of the amplifier to be increased until the segment synchronization signal is detected, and to decrease the gain of the amplifier after the detection.
[0035]
An eighteenth invention is an invention subordinate to the seventeenth invention,
The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors, and the amplifier of the clock recovery means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier. Has been
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal, and the clock recovery means is controlled according to the segment synchronization detection signal. The gain of the amplifier is controlled by switching the operational amplifier to either one.
[0036]
The nineteenth invention is an invention subordinate to the seventeenth invention,
The loop filter of the automatic gain control means is a wide band loop filter and a narrow band loop filter composed of resistors and capacitors, and the amplifier of the clock recovery means is a multiplier whose amplification value can be varied according to a separately given coefficient. ,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal, and the clock recovery means is controlled according to the segment synchronization detection signal. The gain of the amplifier is controlled by switching the coefficient given to the multiplier.
[0037]
The twentieth invention is an invention subordinate to the seventeenth invention,
The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately, and the amplifier of the clock recovery means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means controls the bandwidth of the loop filter by switching the filter coefficient applied to the digital filter according to the segment synchronization detection signal, and the clock recovery means switches the operational amplifier to either one according to the segment synchronization detection signal. Thus, the gain of the amplifier is controlled.
[0038]
The twenty-first invention is an invention subordinate to the seventeenth invention,
The loop filter of the automatic gain control means is a digital filter that can vary the bandwidth according to a separately provided filter coefficient, and the amplifier of the clock recovery means is a multiplier that can vary the amplification value according to a separately provided coefficient,
The automatic gain control means controls the bandwidth of the loop filter by switching the filter coefficient given to the digital filter according to the segment synchronization detection signal, and the clock recovery means switches the coefficient given to the multiplier according to the segment synchronization detection signal. Thus, the gain of the amplifier is controlled.
[0039]
As described above, according to the seventeenth to twenty-first aspects, the loop gain of the automatic gain control means and the amplification gain of the clock recovery means are wide and large so that the detection time is shortened until the segment synchronization signal is detected. After detecting the segment synchronization signal, the value is switched to a narrow band and a small value to improve the ghost elimination performance, and the loop gain is controlled. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the segment synchronization signal, improve the ghost removal performance against the ghost interference, and further, jitter is generated in the reproduction clock of the VSB receiver. As a result, no error occurs in the received signal.
[0040]
In a twenty-second aspect, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Segment synchronization detection means for detecting a segment synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback control of loop gain via a gain detector, an amplifier and a loop filter so that the level of the segment synchronization signal is constant based on the segment synchronization signal detected by the segment synchronization detection means;
Based on the segment synchronization signal detected by the segment synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means controls the gain of the amplifier to be increased until the segment synchronization signal is detected, and after the detection, the gain of the amplifier is decreased in accordance with the segment synchronization detection signal informing whether the segment synchronization signal is detected. According to the segment synchronization detection signal, the reproducing means controls the loop filter in a wide band until the segment synchronization signal is detected, and controls the loop filter in a narrow band after the detection.
[0041]
A twenty-third invention is an invention subordinate to the twenty-second invention,
The amplifier of the automatic gain control means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier. The loop filter of the clock recovery means is a wideband loop filter composed of a resistor and a capacitor and a narrowband loop. A filter,
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one in accordance with the segment synchronization detection signal, and the clock recovery means has a time constant value determined by a resistor and a capacitor in accordance with the segment synchronization detection signal. Is switched by switching processing to control the bandwidth of the loop filter.
[0042]
A twenty-fourth invention is an invention subordinate to the twenty-second invention,
The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the loop filter of the clock recovery means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately.
The automatic gain control means controls the gain of the amplifier by switching one of the operational amplifiers according to the segment synchronization detection signal, and the clock recovery means switches the filter coefficient applied to the digital filter according to the segment synchronization detection signal. The bandwidth of the loop filter is controlled.
[0043]
The twenty-fifth invention is an invention subordinate to the twenty-second invention,
The amplifier of the automatic gain control means is a multiplier capable of varying the amplification value according to a separately given coefficient, and the loop filter of the clock recovery means is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors. ,
The automatic gain control means controls the gain of the amplifier by switching the coefficient applied to the multiplier in accordance with the segment synchronization detection signal, and the clock recovery means has a time constant value determined by a resistor and a capacitor in accordance with the segment synchronization detection signal. Is switched by switching processing to control the bandwidth of the loop filter.
[0044]
The twenty-sixth invention is an invention subordinate to the twenty-second invention,
The amplifier of the automatic gain control means is a multiplier that can vary the amplification value according to a separately provided coefficient, and the loop filter of the clock recovery means is a digital filter that can vary the bandwidth according to a separately provided filter coefficient,
The automatic gain control means controls the gain of the amplifier by switching the coefficient given to the multiplier according to the segment synchronization detection signal, and the clock recovery means switches the filter coefficient given to the digital filter according to the segment synchronization detection signal. The bandwidth of the loop filter is controlled.
[0045]
As described above, according to the twenty-second to twenty-sixth aspects, the amplification gain of the automatic gain control means and the loop filter of the clock recovery means are set to a large value so that the detection time is shortened until the segment synchronization signal is detected. After detecting the segment synchronization signal in a wide band, the loop gain is controlled by switching to a small value and a narrow band, respectively, in order to improve the ghost removal performance. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the segment synchronization signal, improve the ghost removal performance against the ghost interference, and further, jitter is generated in the reproduction clock of the VSB receiver. As a result, no error occurs in the received signal.
[0046]
In the twenty-seventh aspect, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Field synchronization detection means for detecting a field synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain through a gain detector, an amplifier and a loop filter so that the level of the field synchronization signal is constant based on the field synchronization signal detected by the field synchronization detection means; Prepared,
The automatic gain control means controls the loop filter in a wide band until the field synchronization signal is detected, and controls the loop filter in a narrow band after the detection according to the field synchronization detection signal that informs whether or not the field synchronization signal is detected. It is characterized by.
[0047]
The twenty-eighth invention is an invention subordinate to the twenty-seventh invention,
The loop filter is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal.
[0048]
The twenty-ninth invention is an invention subordinate to the twenty-seventh invention,
The loop filter is a digital filter that can vary the bandwidth according to a filter coefficient given separately,
The automatic gain control means controls the bandwidth of the loop filter by switching the filter coefficient applied to the digital filter in accordance with the field synchronization detection signal.
[0049]
As described above, according to the twenty-seventh to twenty-ninth inventions, after the loop filter of the automatic gain control means detects the field synchronization signal in a wide band so that the detection time is shortened until the field synchronization signal is detected. Switches to a narrow band to control the loop gain in order to improve the ghost elimination performance. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the field synchronization signal and improve the ghost removal performance against the ghost interference.
[0050]
In the thirtieth aspect, video and audio data composed in a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Field synchronization detection means for detecting a field synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain through a gain detector, an amplifier and a loop filter so that the level of the field synchronization signal is constant based on the field synchronization signal detected by the field synchronization detection means; Prepared,
The automatic gain control means controls the gain of the amplifier to be increased until the field synchronization signal is detected, and to decrease the gain of the amplifier after the detection, in accordance with the field synchronization detection signal informing whether the field synchronization signal is detected. Features.
[0051]
The 31st invention is an invention subordinate to the 30th invention,
The amplifier consists of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the field synchronization detection signal.
[0052]
The thirty-second invention is an invention subordinate to the thirtieth invention,
The amplifier is a multiplier that can vary the amplification value according to a separately given coefficient.
The automatic gain control means controls the gain of the amplifier by switching the coefficient applied to the multiplier according to the field synchronization detection signal.
[0053]
As described above, according to the thirtieth to thirty-second inventions, the field synchronization signal is detected so that the amplification gain of the automatic gain control means is large so that the detection time is shortened until the field synchronization signal is detected. After that, in order to improve the ghost removal performance, the value is switched to a small value to control the loop gain. As a result, even when there is ghost interference in the received signal, it is possible to shorten the detection time of the field synchronization signal and improve the ghost removal performance against the ghost interference.
[0054]
According to a thirty-third aspect, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Field synchronization detection means for detecting a field synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain via a gain detector, an amplifier and a loop filter so that the level of the field synchronization signal becomes constant based on the field synchronization signal detected by the field synchronization detection means;
Based on the field synchronization signal detected by the field synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means and the clock recovery means, according to the field synchronization detection signal informing the presence / absence of detection of the field synchronization signal, the loop filter is set to a wide band until the field synchronization signal is detected, and the loop filter is set to a narrow band after the detection. It is characterized by controlling each.
[0055]
A thirty-fourth invention is an invention subordinate to the thirty-third invention,
The loop filters of the automatic gain control means and the clock recovery means are a wide band loop filter and a narrow band loop filter, both of which are composed of resistors and capacitors,
The automatic gain control means and the clock recovery means each control the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal.
[0056]
The thirty-fifth invention is an invention subordinate to the thirty-third invention,
The automatic gain control means and the loop filter of the clock recovery means are both digital filters whose bandwidth can be varied according to filter coefficients given separately.
The automatic gain control means and the clock recovery means each control the bandwidth of the loop filter by switching the filter coefficient applied to the digital filter in accordance with the field synchronization detection signal.
[0057]
The thirty-sixth invention is an invention subordinate to the thirty-third invention,
The loop filter of the automatic gain control means is a wide band loop filter and a narrow band loop filter composed of a resistor and a capacitor, and the loop filter of the clock recovery means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately. And
The automatic gain control means switches the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal, and the clock recovery means switches the filter coefficient applied to the digital filter according to the field synchronization detection signal. Thus, the bandwidth of each loop filter is controlled.
[0058]
The thirty-seventh invention is an invention subordinate to the thirty-third invention,
The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately. The loop filter of the clock recovery means is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors. And
The automatic gain control means switches the filter coefficient applied to the digital filter according to the field synchronization detection signal, and the clock recovery means switches the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal. Thus, the bandwidth of each loop filter is controlled.
[0059]
As described above, according to the thirty-third to thirty-seventh aspects, the loop filter of the automatic gain control means and the clock recovery means can be used in a wide band so that the detection time is shortened until the field synchronization signal is detected. In order to improve the ghost elimination performance, the band is switched to a narrow band and the loop gain is controlled. This makes it possible to shorten the detection time of the field synchronization signal and improve the ghost removal performance against the ghost interference even when the received signal has a ghost interference, and further, the reproduced clock of the VSB receiver has a jitter. As a result, no error occurs in the received signal.
[0060]
According to a thirty-eighth aspect, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Field synchronization detection means for detecting a field synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain via a gain detector, an amplifier and a loop filter so that the level of the field synchronization signal becomes constant based on the field synchronization signal detected by the field synchronization detection means;
Based on the field synchronization signal detected by the field synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means and the clock recovery means increase the gain of the amplifier until the field synchronization signal is detected and decrease the gain of the amplifier after the detection according to the field synchronization detection signal that informs whether or not the field synchronization signal is detected. It is characterized by controlling each.
[0061]
The thirty-ninth invention is an invention subordinate to the thirty-eighth invention,
The automatic gain control means and the clock recovery means amplifier are both composed of a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means and the clock recovery means each control the gain of the amplifier by switching the operational amplifier to either one according to the field synchronization detection signal.
[0062]
The 40th invention is an invention subordinate to the 38th invention,
The amplifiers of the automatic gain control means and the clock recovery means are both multipliers that can vary the amplification value according to a separately given coefficient.
The automatic gain control means and the clock recovery means each control the gain of the amplifier by switching the coefficient given to the multiplier according to the field synchronization detection signal.
[0063]
The forty-first invention is an invention subordinate to the thirty-eighth invention,
The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier. The amplifier of the clock recovery means is a multiplier whose amplification value can be varied according to a separately given coefficient.
The automatic gain control means switches the operational amplifier to either one according to the field synchronization detection signal, and the clock recovery means controls the gain of the amplifier by switching the coefficient applied to the multiplier according to the field synchronization detection signal. It is characterized by that.
[0064]
The forty-second invention is an invention dependent on the thirty-eighth invention,
The amplifier of the automatic gain control means is a multiplier capable of varying the amplification value according to a separately given coefficient, and the amplifier of the clock recovery means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means switches the coefficient applied to the multiplier according to the field synchronization detection signal, and the clock recovery means controls the gain of the amplifier by switching the operational amplifier to either one according to the field synchronization detection signal. It is characterized by that.
[0065]
As described above, according to the thirty-eighth to forty-second inventions, the amplification gains of the automatic gain control means and the clock recovery means are set to a large value so that the detection time is shortened until the field synchronization signal is detected. After detecting the signal, the loop gain is controlled by switching to a small value in order to improve the ghost elimination performance. This makes it possible to shorten the detection time of the field synchronization signal and improve the ghost removal performance against the ghost interference even when the received signal has a ghost interference, and further, the reproduced clock of the VSB receiver has a jitter. As a result, no error occurs in the received signal.
[0066]
In a forty-third aspect, video and audio data configured in a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Field synchronization detection means for detecting a field synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain via a gain detector, an amplifier and a loop filter so that the level of the field synchronization signal becomes constant based on the field synchronization signal detected by the field synchronization detection means;
Based on the field synchronization signal detected by the field synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means controls the loop filter in a wide band until the field synchronization signal is detected, and controls the loop filter to a narrow band after the detection, in accordance with the field synchronization detection signal that informs whether or not the field synchronization signal is detected. According to the field synchronization detection signal, the clock recovery means controls the gain of the amplifier to be large until the field synchronization signal is detected, and to decrease the gain of the amplifier after the detection.
[0067]
The forty-fourth invention is an invention subordinate to the forty-third invention,
The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors, and the amplifier of the clock recovery means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier. Has been
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal, and the clock recovery means is controlled according to the field synchronization detection signal. The gain of the amplifier is controlled by switching the operational amplifier to either one.
[0068]
The forty-fifth invention is an invention subordinate to the forty-third invention,
The loop filter of the automatic gain control means is a wide band loop filter and a narrow band loop filter composed of resistors and capacitors, and the amplifier of the clock recovery means is a multiplier whose amplification value can be varied according to a separately given coefficient. ,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal, and the clock recovery means is controlled according to the field synchronization detection signal. The gain of the amplifier is controlled by switching the coefficient given to the multiplier.
[0069]
The forty-sixth invention is an invention subordinate to the forty-third invention,
The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately, and the amplifier of the clock recovery means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier.
The automatic gain control means controls the bandwidth of the loop filter by switching the filter coefficient applied to the digital filter according to the field synchronization detection signal, and the clock recovery means switches the operational amplifier to either one according to the field synchronization detection signal. Thus, the gain of the amplifier is controlled.
[0070]
The 47th invention is an invention subordinate to the 43rd invention,
The loop filter of the automatic gain control means is a digital filter that can vary the bandwidth according to a separately provided filter coefficient, and the amplifier of the clock recovery means is a multiplier that can vary the amplification value according to a separately provided coefficient,
The automatic gain control means controls the bandwidth of the loop filter by switching the filter coefficient applied to the digital filter according to the field synchronization detection signal, and the clock recovery means switches the coefficient applied to the multiplier according to the field synchronization detection signal. Thus, the gain of the amplifier is controlled.
[0071]
As described above, according to the forty-third to forty-seventh aspects, the loop gain of the automatic gain control means and the amplification gain of the clock recovery means are wide and large so that the detection time is shortened until the field synchronization signal is detected. After detecting the field synchronization signal, the value is switched to a narrow band and a small value to improve the ghost elimination performance, and the loop gain is controlled. This makes it possible to shorten the detection time of the field synchronization signal and improve the ghost removal performance against the ghost interference even when the received signal has a ghost interference, and further, the reproduced clock of the VSB receiver has a jitter. As a result, no error occurs in the received signal.
[0072]
In the forty-eighth aspect, video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal transmitted with
Field synchronization detection means for detecting a field synchronization signal from the received multilevel VSB modulated signal;
Automatic gain control means for feedback-controlling loop gain via a gain detector, an amplifier and a loop filter so that the level of the field synchronization signal becomes constant based on the field synchronization signal detected by the field synchronization detection means;
Based on the field synchronization signal detected by the field synchronization detection means, the loop gain is adjusted via the clock frequency detector, the amplifier, the loop filter, and the variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. Clock recovery means for feedback control,
The automatic gain control means controls the gain of the amplifier to be increased until the field synchronization signal is detected, and after the detection, the gain of the amplifier is decreased in accordance with the field synchronization detection signal that informs whether or not the field synchronization signal is detected. According to the field synchronization detection signal, the reproducing means controls the loop filter in a wide band until the field synchronization signal is detected, and controls the loop filter in a narrow band after the detection.
[0073]
The 49th invention is an invention subordinate to the 48th invention, and
The amplifier of the automatic gain control means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier. The loop filter of the clock recovery means is a wideband loop filter composed of a resistor and a capacitor and a narrowband loop. A filter,
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one in accordance with the field synchronization detection signal, and the clock recovery means has a time constant value determined by the resistor and the capacitor in accordance with the field synchronization detection signal. Is switched by switching processing to control the bandwidth of the loop filter.
[0074]
The 50th invention is an invention subordinate to the 48th invention,
The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the loop filter of the clock recovery means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately.
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the field synchronization detection signal, and the clock recovery means switches the filter coefficient applied to the digital filter according to the field synchronization detection signal. The bandwidth of the loop filter is controlled.
[0075]
The 51st invention is an invention subordinate to the 48th invention,
The amplifier of the automatic gain control means is a multiplier capable of varying the amplification value according to a separately given coefficient, and the loop filter of the clock recovery means is a wideband loop filter and a narrowband loop filter composed of resistors and capacitors. ,
The automatic gain control means controls the gain of the amplifier by switching the coefficient applied to the multiplier according to the field synchronization detection signal, and the clock recovery means has a value of a time constant determined by the resistor and the capacitor according to the field synchronization detection signal. Is switched by switching processing to control the bandwidth of the loop filter.
[0076]
The 52nd invention is an invention dependent on the 48th invention,
The amplifier of the automatic gain control means is a multiplier that can vary the amplification value according to a separately provided coefficient, and the loop filter of the clock recovery means is a digital filter that can vary the bandwidth according to a separately provided filter coefficient,
The automatic gain control means controls the gain of the amplifier by switching the coefficient given to the multiplier according to the field synchronization detection signal, and the clock recovery means switches the filter coefficient given to the digital filter according to the field synchronization detection signal. The bandwidth of the loop filter is controlled.
[0077]
As described above, according to the forty-eighth to fifty-second inventions, the amplification gain of the automatic gain control means and the loop filter of the clock recovery means are set to a large value so that the detection time is shortened until the field synchronization signal is detected. After detecting the field synchronization signal in a wide band, the loop gain is controlled by switching to a small value and a narrow band, respectively, in order to improve the ghost removal performance. This makes it possible to shorten the detection time of the field synchronization signal and improve the ghost removal performance against the ghost interference even when the received signal has a ghost interference, and further, the reproduced clock of the VSB receiver has a jitter. As a result, no error occurs in the received signal.
[0078]
DETAILED DESCRIPTION OF THE INVENTION
In the following, each embodiment of the present invention will be described in order, taking as an example a VSB receiver that receives a terrestrial digital broadcast signal subjected to 8-level VSB modulation defined in the ATSC standard.
[0079]
First, an outline of a VSB receiver using the configuration of each embodiment of the present invention will be described.
FIG. 1 is a block diagram showing a configuration of a VSB receiver according to an embodiment of the present invention. In FIG. 1, a VSB receiver according to an embodiment of the present invention includes a tuner 1, a digital demodulator 2, a waveform equalizer 10, an error correction circuit 11, a transport decoder 13, and a video decoder 16. And an audio decoder 17. The digital demodulator 2 includes a VSB detector 3, an AD converter 4, a synchronization detection circuit 5, a clock recovery circuit 6, and an AGC circuit 7.
[0080]
The 8-level VSB modulated signal is input to the tuner 1. The tuner 1 converts the 8-level VSB modulation signal into an IF signal. The VSB detector 3 detects the IF signal and demodulates it. The AD converter 4 converts the analog signal demodulated by VSB into 8-level digital data and outputs it.
The digital data output from the AD converter 4 is data having the format shown in FIG. 2 in accordance with the ATSC standard. The segment sync signal 20 is at the head of each segment, and the field sync signal 21 is at the head of each field. , 22, one segment is composed of 832 symbol data, and one field is composed of 313 segment data. FIG. 3 shows the data structure of the segment synchronization signal 20 and the field synchronization signals 21 and 22. In FIG. 3, the segment synchronization signal 20 is configured by a specific pattern in which 4 symbol data is “+5, −5, −5, +5”, among 8-level data represented by −7 to +7. The field synchronization signals 21 and 22 are composed of 828 symbol data of a specific pattern predetermined in the level range of −5 to +5.
[0081]
The synchronization detection circuit 5 detects the segment synchronization signal 20 or the field synchronization signals 21 and 22 from the digital data output from the AD converter 4. A method for detecting a synchronization signal performed by the synchronization detection circuit 5 will be described in an embodiment described later. Based on the synchronization signal detected by the synchronization detection circuit 5, the AGC circuit 7 applies to the VSB detector 3 so that the data level of the segment synchronization signal 20 or the field synchronization signals 21 and 22 becomes “−5 to +5”. The AGC voltage 8 is feedback controlled. Based on the synchronization signal detected by the synchronization detection circuit 5, the clock recovery circuit 6 sends a clock signal to the AD converter 4 so that the clock frequency in the VSB receiver matches the clock frequency of the transmitted digital data. 9 is feedback controlled.
[0082]
On the other hand, the digital data converted by the AD converter 4 is output to the waveform equalizer 10. The waveform equalizer 10 corrects signal waveform distortion or the like generated in the transmission path or the like (removes ghost interference). The error correction circuit 11 performs error correction on the signal waveform in which distortion and the like are corrected, and outputs it as a transport stream 12. The transport decoder 13 separates the transport stream 12 into video data 14 and audio data 15 of an arbitrary channel. The video decoder 16 decodes the separated video data 14 and outputs it as a video signal 18. The audio decoder 17 decodes the separated audio data 15 and outputs it as an audio signal 19.
[0083]
Next, in the VSB receiver according to the embodiment of the present invention having the above-described configuration, the VSB receiver of the present invention will be described in more detail in order based on the configuration that the digital demodulator 2 can take.
[0084]
(First embodiment)
FIG. 4 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the first embodiment of the present invention. In FIG. 4, the digital demodulator 2 of the first embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a gain detector 25, an amplifier 26, and a wideband loop filter 32. , A narrow-band loop filter 33, a switching circuit 34, and a clock recovery circuit 6.
[0085]
As shown in FIG. 4, in the digital demodulator 2 of the first embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the AGC circuit 7 is composed of a gain detector 25, an amplifier 26, a broadband loop. The filter 32, the narrow band loop filter 33, and the switching circuit 34 are configured. 4 that are the same as those in FIG. 1 are assigned the same reference numerals, and descriptions thereof are omitted.
Hereinafter, each component of the digital demodulator 2 of the first embodiment will be described in order.
[0086]
Digital data (FIG. 2) output from the AD converter 4 is input to the waveform equalizer 10 and the segment synchronization detection circuit 28. The segment synchronization detection circuit 28 performs segment synchronization detection on the input digital data, and switches the detected segment synchronization signal 20 to the gain detector 25 and the segment synchronization detection signal 30 which is a determination as to whether or not it has been detected. 34.
Here, the segment synchronization detection method performed by the segment synchronization detection circuit 28 will be described with further reference to FIG. FIG. 5 is a flowchart showing a segment synchronization detection procedure performed by the segment synchronization detection circuit 28.
[0087]
First, when the segment synchronization detection operation is started, the segment synchronization detection circuit 28 initializes the segment synchronization detection signal 30 to the low level “L” (step S101). Next, the segment synchronization detection circuit 28 determines whether or not a symbol data pattern having a sign of “+, −, −, +” has been detected (step S102). When the pattern is detected in step S102, the segment synchronization detection circuit 28 sets the segment synchronization detection signal 30 to the high level “H” and sets the segment synchronization pattern detection count N to “1” (step S103). Then, the segment synchronization detection circuit 28 detects the symbol data pattern whose code is “+, −, −, +” for the first time in step S102, and the code pattern of the data after 832 symbols is similarly “+, − ,-, + "Is determined (step S104). When the pattern is detected in the determination in step S104, the segment synchronization detection circuit 28 increases the value of the segment synchronization pattern detection count N by one (step S106). The procedures of steps S104 and S106 are repeated until N = M (M is the number of times of segment synchronization pattern detection for determining the segment synchronization signal, which is arbitrarily determined in advance) to determine the segment synchronization detection ( Step S107). If the pattern cannot be detected in step S104, the segment synchronization detection circuit 28 resets the number N of segment synchronization pattern detections (step S105) and starts again with “+, −, −, +” from the beginning. Detection of the symbol data code pattern is started.
[0088]
Even after the segment synchronization pattern detection count N reaches the value M and the segment synchronization signal detection is confirmed, the segment synchronization detection circuit 28 continues to set the code pattern of the data after 832 symbols to “+, −, −, +”. It is determined whether or not (step S109). If the pattern is not detected in step S109, the segment synchronization detection circuit 28 increases the value of the segment synchronization pattern non-detection count L initialized in step S108 by one (step S110). If the procedure of steps S109 to S110 is repeated and L = I (I is the number of segment synchronization pattern undetected times for which the segment synchronization signal has not been detected yet is determined, it is arbitrarily determined in advance). The detection circuit 28 determines that the segment synchronization detection has shifted to indefinite, returns to step S101, and performs the process for determining the segment synchronization detection again (step S111).
[0089]
The gain detector 25 is a VSB detector so that the level of the segment synchronization signal 20 of the digital data output from the AD converter 4 becomes a reference level of −5 to +5 (as defined by the ATSC standard). A determination signal for controlling the gain of 3 is output to the amplifier 26. Specifically, when the level of the segment synchronization signal 20 detected by the segment synchronization detection circuit 28 is lower than the level of −5 to +5 (for example, −3 to +3), the gain detector 25 detects the VSB detector 3. On the contrary, when the determination signal for increasing the gain of VSB is large (for example, −7 to +7), the determination signal for decreasing the gain of the VSB detector 3 is output.
The amplifier 26 receives the determination signal output from the gain detector 25, performs predetermined amplification, and then outputs the determination signal to the wideband loop filter 32 and the narrowband loop filter 33.
[0090]
The wideband loop filter 32 has a filter coefficient in which the loop gain in the AGC circuit 7 is increased (good tracking of AGC), that is, the reduction of the detection time of the segment synchronization signal 20 is prioritized over the ghost interference elimination performance. Is set. On the other hand, the narrow band loop filter 33 gives priority to the ghost disturbance elimination performance over the shortening of the detection time of the segment synchronization signal 20 so that the loop gain in the AGC circuit 7 is small (AGC followability is poor). The filter coefficient is set.
The amplified determination signal output from the amplifier 26 passes through the wide band loop filter 32 and the narrow band loop filter 33 and then is input to the switching circuit 34.
[0091]
The switching circuit 34 receives the signal that has passed through the wide band loop filter 32 and the narrow band loop filter 33 and the segment synchronization detection signal 30 from the segment synchronization detection circuit 28. When the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected) according to the segment synchronization detection signal 30, the switching circuit 34 converts the signal that has passed through the wideband loop filter 32 to When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the signal that has passed through the narrowband loop filter 33 is selectively switched and fed back to the VSB detector 3 as the AGC voltage 8. To do.
[0092]
Here, the result by a concrete experiment is shown. In this experiment, the loop gain ratio of the AGC circuit 7 is set to 5: 1 when large: small.
The detection time of the segment synchronization signal 20 when the loop gain of the AGC circuit 7 is increased with respect to a signal without ghost interference is 0.35 seconds (average value measured 20 times, the same applies hereinafter), and the loop gain of the AGC circuit 7 The detection time of the segment synchronization signal 20 in the case where the value is made smaller is 0.31 seconds, and there is almost no difference. On the other hand, for a signal having a ghost disturbance of 1 μsec and D / U = 6 dB, the detection time of the segment synchronization signal 20 when the loop gain of the AGC circuit 7 is increased is 4.5 seconds, and the loop gain of the AGC circuit is increased. The detection time of the segment synchronization signal 20 when the loop gain is reduced is 6.5 seconds, and the detection time of the segment synchronization signal 20 is shorter when the loop gain is increased.
In addition, the performance of ghost disturbance elimination is fixed when the loop gain of the AGC circuit 7 is kept large, and the ghost elimination performance of ghost disturbance 1 μsec is D / U = 13 dB, but before and after the detection of the segment synchronization signal 20 When the loop gain of the AGC circuit 7 is switched from a large value to a small value, the removal performance of ghost disturbance 1 μsec is D / U = 8 dB. D is the desired wave ( Desire ), U represents an interference (Undesire), and the smaller the D / U, the higher the level of ghost interference.
[0093]
As described above, according to the VSB receiver according to the first embodiment of the present invention, the loop filter is widened and the segment synchronization signal 20 is detected so that the detection time is shortened until the segment synchronization signal 20 is detected. After that, in order to improve the ghost removal performance, the loop filter is switched to a narrow band, and the loop gain of the AGC circuit 7 is controlled.
As a result, even when there is a ghost disturbance in the received signal, it is possible to shorten the detection time of the segment synchronization signal 20 and improve the ghost removal performance against the ghost disturbance.
[0094]
(Second Embodiment)
FIG. 6 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the second embodiment of the present invention. In FIG. 6, the digital demodulator 2 of the second embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a gain detector 25, an amplifier 26, and a DA converter 29. Resistors 35 to 37, capacitors 38 and 39, a switch diode 40, and a clock recovery circuit 6.
[0095]
As shown in FIG. 6, in the digital demodulator 2 of the second embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the AGC circuit 7 is made up of a gain detector 25, an amplifier 26, and a DA converter. And a discrete circuit comprising a resistor 29, resistors 35 to 37, capacitors 38 and 39, and a switch diode 40. 6 that are the same as those in FIGS. 1 and 4 are denoted by the same reference numerals and description thereof is omitted.
Hereinafter, each component of the digital demodulator 2 of the second embodiment will be described in order.
[0096]
The DA converter 29 receives the amplified digital determination signal output from the amplifier 26, converts it into an analog determination signal, and outputs the analog determination signal. The output signal of the DA converter 29 is input to one terminal of the resistor 35 of the discrete circuit. The other terminal of the resistor 35 is connected to one terminal of the resistor 36 and is fed back to the VSB detector 3. The other terminal of resistor 36 is connected to one terminal of capacitor 38 and capacitor 39, respectively. The other terminal of the capacitor 38 is connected to the anode terminal of the switch diode 40 and one terminal of the resistor 37. The other terminal of the capacitor 39 and the cathode terminal of the switch diode 40 are each grounded. A segment synchronization detection signal 30 output from the segment synchronization detection circuit 28 is input to the other terminal of the resistor 37.
[0097]
First, since the segment synchronization detection signal 30 is “L” until the segment synchronization signal 20 is detected, the switch diode 40 is turned off. Therefore, in this case, the discrete circuit functions as a broadband loop filter composed of the resistors 35 and 36 and the capacitor 39.
Next, after the segment synchronization signal 20 is detected, the segment synchronization detection signal 30 becomes “H”, so that the switch diode 40 is turned on. Therefore, in this case, the discrete circuit functions as a narrow-band loop filter composed of resistors 35 and 36 and capacitors 38 and 39.
[0098]
Therefore, the AGC voltage 8 fed back to the VSB detector 3 from the other terminal of the resistor 35 is the same as the AGC voltage 8 that has passed through the wideband loop filter when the segment synchronization signal 20 is not detected. When detected, the AGC voltage 8 that has passed through the narrow band loop filter is selectively switched according to the segment synchronization detection signal 30 and output.
[0099]
As described above, according to the VSB receiver according to the second embodiment of the present invention, the loop filter is widened and the segment synchronization signal 20 is detected so that the detection time is shortened until the segment synchronization signal 20 is detected. After that, in order to improve the ghost removal performance, the loop filter is switched to a narrow band, and the loop gain of the AGC circuit 7 is controlled.
As a result, even when there is a ghost disturbance in the received signal, it is possible to shorten the detection time of the segment synchronization signal 20 and improve the ghost removal performance against the ghost disturbance.
[0100]
(Third embodiment)
FIG. 7 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the third embodiment of the present invention. In FIG. 7, the digital demodulator 2 of the third embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a gain detector 25, an amplifier 26, a digital filter 42, A switching circuit 34, a wideband coefficient 43, a narrowband coefficient 44, a DA converter 29, and a clock recovery circuit 6 are provided.
[0101]
As shown in FIG. 7, in the digital demodulator 2 of the third embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the AGC circuit 7 is made up of a gain detector 25, an amplifier 26, a digital filter. 42, a switching circuit 34, a wideband coefficient 43, a narrowband coefficient 44, and a DA converter 29. In FIG. 7, parts having the same configurations as those in FIGS. 1 and 4 are denoted by the same reference numerals and description thereof is omitted.
Hereinafter, each component of the digital demodulator 2 of the third embodiment will be described in order.
[0102]
The amplified digital decision signal output from the amplifier 26 is filtered by the digital filter 42, converted to the analog AGC voltage 8 by the DA converter 29, and then fed back to the VSB detector 3.
The wideband coefficient 43 stores filter coefficients necessary for the digital filter 42 to function in a wideband. The narrowband coefficient 44 stores filter coefficients necessary for the digital filter 42 to function in a narrowband.
The switching circuit 34 writes the wideband coefficient 43 to the digital filter 42 in accordance with the segment synchronization detection signal 30 when the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected). When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the narrowband coefficient 44 is written in the digital filter 42.
[0103]
Therefore, the digital filter 42 functions as a wideband loop filter when the segment synchronization signal 20 is not detected, and functions as a narrowband loop filter when the segment synchronization signal 20 is detected. Therefore, the VSB detection is performed. The AGC voltage 8 fed back to the unit 3 is output with the band selectively switched according to the segment synchronization detection signal 30.
[0104]
As described above, according to the VSB receiver according to the third embodiment of the present invention, the loop filter is widened and the segment synchronization signal 20 is detected so that the detection time is shortened until the segment synchronization signal 20 is detected. After that, in order to improve the ghost removal performance, the loop filter is switched to a narrow band, and the loop gain of the AGC circuit 7 is controlled.
As a result, even when there is a ghost disturbance in the received signal, it is possible to shorten the detection time of the segment synchronization signal 20 and improve the ghost removal performance against the ghost disturbance.
[0105]
(Fourth embodiment)
FIG. 8 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the fourth embodiment of the present invention. In FIG. 8, the digital demodulator 2 of the fourth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a gain detector 25, an amplifier (high gain) 52, and an amplifier. (Low gain) 53, a switching circuit 34, a loop filter 54, and a clock recovery circuit 6 are provided.
[0106]
As shown in FIG. 8, in the digital demodulator 2 of the fourth embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, the AGC circuit 7 is a gain detector 25, and an amplifier (high gain). 52, an amplifier (low gain) 53, a switching circuit 34, and a loop filter 54. In FIG. 8, parts having the same configurations as those in FIGS. 1 and 4 are denoted by the same reference numerals and description thereof is omitted.
Hereinafter, each component of the digital demodulator 2 of the fourth embodiment will be described in order.
[0107]
The determination signal output from the gain detector 25 is input to the amplifier (high gain) 52 and the amplifier (low gain) 53, respectively.
The amplifier (high gain) 52 is configured so that the loop gain in the AGC circuit 7 is large (good tracking of AGC), that is, the reduction of the detection time of the segment synchronization signal 20 is prioritized over the ghost interference elimination performance. An amplification gain value is set. On the other hand, the amplifier (low gain) 53 gives priority to the ghost interference elimination performance over the shortening of the detection time of the segment synchronization signal 20 so that the loop gain in the AGC circuit 7 is small (AGC followability is poor). An amplification gain value is set.
As described above, the determination signal output from the gain detector 25 is amplified by the amplifier (high gain) 52 and the amplifier (low gain) 53 and then input to the switching circuit 34.
[0108]
The switching circuit 34 receives the signals amplified by the amplifier (high gain) 52 and the amplifier (low gain) 53 and the segment synchronization detection signal 30 from the segment synchronization detection circuit 28. Then, according to the segment synchronization detection signal 30, the switching circuit 34 is amplified by the amplifier (high gain) 52 when the segment synchronization detection signal 30 is "L" (the segment synchronization signal 20 is not detected). When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the signal amplified by the amplifier (low gain) 53 is selectively switched and output. The signal selectively output from the switching circuit 34 is fed back to the VSB detector 3 as the AGC voltage 8 after passing through the loop filter 54.
[0109]
As described above, according to the VSB receiver according to the fourth embodiment of the present invention, the segment synchronization signal 20 is set to a large value so that the detection time is shortened until the segment synchronization signal 20 is detected. After detection, in order to improve the ghost removal performance, the amplification gain is switched to a small value, and the loop gain of the AGC circuit 7 is controlled.
As a result, even when there is a ghost disturbance in the received signal, it is possible to shorten the detection time of the segment synchronization signal 20 and improve the ghost removal performance against the ghost disturbance.
[0110]
(Fifth embodiment)
FIG. 9 is a block diagram showing a configuration of the digital demodulator 2 in the VSB receiver according to the fifth embodiment of the present invention. In FIG. 9, the digital demodulator 2 of the fifth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a gain detector 25, a DA converter 29, an operational amplifier (gain Large) 55, operational amplifier (low gain) 56, switching circuit 34, loop filter 54, and clock recovery circuit 6.
[0111]
As shown in FIG. 9, in the digital demodulator 2 of the fifth embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the AGC circuit 7 is made up of a gain detector 25, a DA converter 29, An operational amplifier (high gain) 55, an operational amplifier (low gain) 56, a switching circuit 34, and a loop filter 54 are included. 9, parts having the same configurations as those in FIGS. 1 and 4 are denoted by the same reference numerals, and description thereof is omitted.
Hereinafter, each component of the digital demodulator 2 of the fifth embodiment will be described in order.
[0112]
The DA converter 29 receives the digital determination signal output from the gain detector 25, converts it into an analog determination signal, and outputs it. The analog determination signal is input to an operational amplifier (high gain) 55 and an operational amplifier (low gain) 56, respectively.
The operational amplifier (large gain) 55 gives priority to the shortening of the detection time of the segment synchronization signal 20 over the ghost interference elimination performance so that the loop gain in the AGC circuit 7 becomes large (good tracking of AGC). An amplification gain value is set. On the other hand, the operational amplifier (low gain) 56 gives priority to the ghost interference elimination performance over the shortening of the detection time of the segment synchronization signal 20 so that the loop gain in the AGC circuit 7 is small (AGC follow-up performance is poor). An amplification gain value is set.
As described above, the analog determination signal output from the DA converter 29 is amplified by the operational amplifier (high gain) 55 and the operational amplifier (low gain) 56 and then input to the switching circuit 34.
[0113]
The switching circuit 34 receives the signals amplified by the operational amplifier (high gain) 55 and the operational amplifier (low gain) 56 and the segment synchronization detection signal 30 from the segment synchronization detection circuit 28. Then, according to the segment synchronization detection signal 30, the switching circuit 34 is amplified by the operational amplifier (high gain) 55 when the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected). When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the signal amplified by the operational amplifier (low gain) 56 is selectively switched and output. The signal selectively output from the switching circuit 34 is fed back to the VSB detector 3 as the AGC voltage 8 after passing through the loop filter 54.
[0114]
As described above, according to the VSB receiver according to the fifth embodiment of the present invention, the segment synchronization signal 20 is set to a large value so that the detection time is shortened until the segment synchronization signal 20 is detected. After detection, in order to improve the ghost removal performance, the amplification gain is switched to a small value, and the loop gain of the AGC circuit 7 is controlled.
As a result, even when there is a ghost disturbance in the received signal, it is possible to shorten the detection time of the segment synchronization signal 20 and improve the ghost removal performance against the ghost disturbance.
[0115]
(Sixth embodiment)
FIG. 10 is a block diagram showing a configuration of the digital demodulation unit 2 in the VSB receiver according to the sixth embodiment of the present invention. In FIG. 10, the digital demodulator 2 of the sixth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a gain detector 25, a multiplier 57, and a large coefficient 58. , Small coefficient 59, switching circuit 34, DA converter 29, loop filter 54, and clock recovery circuit 6.
[0116]
As shown in FIG. 10, in the digital demodulator 2 of the sixth embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, the AGC circuit 7 is composed of a gain detector 25, a multiplier 57, This is composed of a large coefficient 58, a small coefficient 59, a switching circuit 34, a DA converter 29 and a loop filter 54. 10 that are the same as those in FIGS. 1 and 4 are denoted by the same reference numerals and description thereof is omitted.
Hereinafter, each component of the digital demodulator 2 of the sixth embodiment will be described in order.
[0117]
The digital determination signal output from the gain detector 25 is amplified by the multiplier 57, converted to an analog AGC voltage 8 by the DA converter 29, and then fed back to the VSB detector 3.
The coefficient large 58 stores a coefficient necessary for increasing the amplification gain of the multiplier 57. The coefficient small 59 stores a coefficient necessary for reducing the amplification gain of the multiplier 57.
Then, according to the segment synchronization detection signal 30, the switching circuit 34 inputs the large coefficient 58 to the multiplier 57 when the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected). When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the small coefficient 59 is input to the multiplier 57.
[0118]
Therefore, the multiplier 57 functions as a high gain amplifier when the segment synchronization signal 20 is not detected, and functions as a low gain amplifier when the segment synchronization signal 20 is detected. Therefore, the VSB detector The AGC voltage 8 fed back to 3 is output with the gain value selectively switched according to the segment synchronization detection signal 30.
[0119]
As described above, according to the VSB receiver according to the sixth embodiment of the present invention, the segment synchronization signal 20 is set to a large value so that the detection time is shortened until the segment synchronization signal 20 is detected. After detection, in order to improve the ghost removal performance, the amplification gain is switched to a small value, and the loop gain of the AGC circuit 7 is controlled.
As a result, even when there is a ghost disturbance in the received signal, it is possible to shorten the detection time of the segment synchronization signal 20 and improve the ghost removal performance against the ghost disturbance.
[0120]
(Seventh embodiment)
In the first to sixth embodiments, the VSB receiver that shortens the detection time of the segment synchronization signal 20 and improves the ghost removal performance against ghost interference by switching the loop gain of the AGC circuit 7 will be described. did.
Next, in the following embodiments, by switching the loop gain of the clock recovery circuit 6 as well, the detection time of the segment synchronization signal 20 can be further shortened, and accurate clock recovery can be performed even when ghost interference is present. A VSB receiver will be described.
[0121]
FIG. 11 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the seventh embodiment of the present invention. In FIG. 11, the digital demodulator 2 of the seventh embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a clock frequency detector 60, an amplifier 61, and a wideband loop filter 62. A narrow band loop filter 63, a switching circuit 64, a variable clock oscillator 65, and an AGC circuit 7.
[0122]
As shown in FIG. 11, in the digital demodulator 2 of the seventh embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the clock recovery circuit 6 is a clock frequency detector 60, an amplifier 61, A wide band loop filter 62, a narrow band loop filter 63, a switching circuit 64 and a variable clock oscillator 65 are configured. In FIG. 11, parts having the same configurations as those in FIGS. 1 and 4 are denoted by the same reference numerals and description thereof is omitted. Further, the AGC circuit 7 in FIG. 11 uses any of the configurations of the first to sixth embodiments.
Hereinafter, each component of the digital demodulator 2 of the seventh embodiment will be described in order.
[0123]
Digital data (FIG. 2) output from the AD converter 4 is input to the waveform equalizer 10 and the segment synchronization detection circuit 28. The segment synchronization detection circuit 28 performs segment synchronization detection on the input digital data, and switches the detected segment synchronization signal 20 to the clock frequency detector 60 to switch the segment synchronization detection signal 30 which is a determination as to whether or not it has been detected. Output to the circuit 64.
Since the segment synchronization detection method performed by the segment synchronization detection circuit 28 has been described in the first embodiment, a detailed description thereof is omitted here.
[0124]
The clock frequency detector 60 determines whether the frequency of the clock signal 9 of the VSB receiver is higher or lower than the clock frequency of the transmitted data, and outputs the determination signal to the amplifier 61.
Here, the clock frequency determination method performed by the clock frequency detector 60 will be described with further reference to FIG. FIG. 12 is a diagram for explaining the concept of the clock frequency determination method performed by the clock frequency detector 60.
[0125]
As a premise, since the signal input to the AD converter 4 is band-limited, the actual segment synchronization signal 20 has four symbols “+5, −5, −5, +5” as shown in FIG. Instead of a rectangular wave, the waveform is as shown in FIG.
First, when the clock signal 9 of the VSB receiver is higher than the clock frequency of the transmission data (FIG. 12A), “−5” of the segment synchronization signal 20 at the rising timing of the clock signal 9 of the VSB receiver in the AD converter 4. , -5 "symbol data is converted into digital data of d1, d2 (d1> d2), respectively. On the other hand, when the clock signal 9 of the VSB receiver is lower than the clock frequency of the transmission data (FIG. 12B), “−” of the segment synchronization signal 20 at the rising timing of the clock signal 9 of the VSB receiver in the AD converter 4. The symbol data “5, −5” is converted into digital data d1, d2 (d1 <d2).
[0126]
Therefore, the clock frequency detector 60 determines the two data differences (d1> d2 or d1 <d2), and the two data differences disappear from the output of the AD converter 4 (d1 = d2). The clock signal 9 is variable. A determination signal is output so as to be output from the clock oscillator 65.
By this processing, when the clock signal 9 of the VSB receiver and the clock frequency of the transmission data match (FIG. 12 (c)), the AD converter 4 causes the segment synchronization signal at the rising timing of the clock signal 9 of the VSB receiver. When 20 “−5, −5” symbol data are converted, control is performed so that they are converted into digital data of d1, d2 (d1 = d2) having the same value.
The amplifier 61 receives the determination signal output from the clock frequency detector 60, performs predetermined amplification, and then outputs the determination signal to the wideband loop filter 62 and the narrowband loop filter 63.
[0127]
The wideband loop filter 62 is configured so that the loop gain in the clock recovery circuit 6 is large (the tracking performance of the clock recovery is good), that is, the detection time of the segment synchronization signal 20 is shortened accurately. The filter coefficient is set in preference to the interference removal performance. On the other hand, the narrow-band loop filter 63 gives priority to the accurate clock recovery over the shortening of the detection time of the segment synchronization signal 20 so that the loop gain in the clock recovery circuit 6 becomes small (following performance of clock recovery is poor). The filter coefficient is set. The amplified determination signal output from the amplifier 61 passes through the wide band loop filter 62 and the narrow band loop filter 63 and then is input to the switching circuit 64.
[0128]
The switching circuit 64 receives the signal that has passed through the wide band loop filter 62 and the narrow band loop filter 63 and the segment synchronization detection signal 30 from the segment synchronization detection circuit 28. When the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected) according to the segment synchronization detection signal 30, the switching circuit 64 converts the signal that has passed through the wideband loop filter 62 to When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the signal (DC voltage) that has passed through the narrowband loop filter 63 is selectively switched and output to the variable clock oscillator 65. To do.
The variable clock oscillator 65 varies the frequency of the clock signal 9 that oscillates based on the signal (DC voltage) output from the switching circuit 64, and feeds it back to the AD converter 4.
[0129]
As described above, according to the VSB receiver according to the seventh embodiment of the present invention, in addition to the control of the loop gain of the AGC circuit 7, the loop is set so that the detection time is shortened until the segment synchronization signal 20 is detected. After detecting the segment sync signal 20 in a wide band filter, the loop filter is switched to a narrow band to control the loop gain of the clock recovery circuit 6 in order to perform accurate clock recovery (that is, to improve ghost elimination performance). .
As a result, even when there is ghost interference in the received signal, the detection time of the segment synchronization signal 20 can be shortened, and the ghost removal performance against the ghost interference can be improved. Further, jitter can be added to the recovered clock of the VSB receiver. Therefore, no error occurs in the received signal.
[0130]
(Eighth embodiment)
FIG. 13 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the eighth embodiment of the present invention. In FIG. 13, the digital demodulator 2 of the eighth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a clock frequency detector 60, an amplifier 61, and a DA converter 69. And resistors 75 to 77, capacitors 78 and 79, a switch diode 80, a variable clock oscillator 65, and an AGC circuit 7.
[0131]
As shown in FIG. 13, in the digital demodulator 2 of the eighth embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the clock recovery circuit 6 is made up of a clock frequency detector 60, an amplifier 61, This is constituted by a discrete circuit and a variable clock oscillator 65 comprising a DA converter 69, resistors 75 to 77, capacitors 78 and 79, and a switch diode 80. In FIG. 13, parts having the same configurations as those in FIGS. 1, 4 and 11 are denoted by the same reference numerals and description thereof is omitted. Further, the AGC circuit 7 in FIG. 13 uses any of the configurations of the first to sixth embodiments.
Hereinafter, each component of the digital demodulator 2 of the eighth embodiment will be described in order.
[0132]
The DA converter 69 receives the amplified digital determination signal output from the amplifier 61, converts it into an analog determination signal, and outputs the analog determination signal. The output signal of the DA converter 69 is input to one terminal of the resistor 75 of the discrete circuit. The other terminal of the resistor 75 is connected to one terminal of the resistor 76 and is output to the variable clock oscillator 65. The other terminal of resistor 76 is connected to one terminal of capacitor 78 and capacitor 79, respectively. The other terminal of the capacitor 78 is connected to the anode terminal of the switch diode 80 and one terminal of the resistor 77. The other terminal of the capacitor 79 and the cathode terminal of the switch diode 80 are each grounded. The segment synchronization detection signal 30 output from the segment synchronization detection circuit 28 is input to the other terminal of the resistor 77.
[0133]
First, since the segment synchronization detection signal 30 is “L” until the segment synchronization signal 20 is detected, the switch diode 80 is turned off. Therefore, in this case, the discrete circuit functions as a broadband loop filter composed of the resistors 75 and 76 and the capacitor 79.
Next, after the segment synchronization signal 20 is detected, the segment synchronization detection signal 30 becomes “H”, so that the switch diode 80 is turned on. Therefore, in this case, the discrete circuit functions as a narrow-band loop filter including resistors 75 and 76 and capacitors 78 and 79.
[0134]
Therefore, from the other terminal of the resistor 75 via the variable clock oscillator 65 AD converter 4 When the segment synchronization signal 20 is not detected, the determination signal that has passed through the wideband loop filter passes through the narrowband loop filter when the segment synchronization signal 20 is detected. The determined determination signal is selectively switched according to the segment synchronization detection signal 30 and output.
[0135]
Here, the result by a concrete experiment is shown. The values of the respective elements are 18 kΩ for the resistor 35, 1 kΩ for the resistor 36, 1 μF for the capacitor 38, and 3.3 μF for the capacitor 39.
The detection time of the segment synchronization signal 20 is 1.05 seconds (measured 20 times) when the wide band loop filter is configured by only the resistors 75 and 76 and the capacitor 79 without switching the loop filter before and after the detection of the segment synchronization signal 20. The detection time of the segment synchronization signal 20 when the band of the loop filter was switched before and after the detection of the segment synchronization signal 20 was 0.36 seconds.
The ghost disturbance removal performance is as follows. When the loop of the clock recovery circuit 6 is fixed in a wide band (that is, only the loop gain of the AGC circuit 7 is switched), the ghost disturbance removal performance of 1 μsec ghost disturbance is D / Although U = 8 dB, when the band of the loop filter of the clock recovery circuit 6 is switched from a wide band to a narrow band before and after detection of the segment synchronization signal 20, the ghost removal performance of 1 μsec ghost disturbance is D / U = Further improvement to 6 dB.
[0136]
As described above, according to the VSB receiver according to the eighth embodiment of the present invention, in addition to the control of the loop gain of the AGC circuit 7, the detection time is shortened until the segment synchronization signal 20 is detected. After detecting the segment sync signal 20 in a wide band filter, the loop filter is switched to a narrow band to control the loop gain of the clock recovery circuit 6 in order to perform accurate clock recovery (that is, to improve ghost elimination performance). .
As a result, even when there is ghost interference in the received signal, the detection time of the segment synchronization signal 20 can be shortened, and the ghost removal performance against the ghost interference can be improved. Further, jitter can be added to the recovered clock of the VSB receiver. Therefore, no error occurs in the received signal.
[0137]
(Ninth embodiment)
FIG. 14 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the ninth embodiment of the present invention. In FIG. 14, the digital demodulator 2 of the ninth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a clock frequency detector 60, an amplifier 61, a digital filter 82, A switching circuit 64, a wideband coefficient 83, a narrowband coefficient 84, a DA converter 69, a variable clock oscillator 65, and an AGC circuit 7.
[0138]
As shown in FIG. 14, in the digital demodulator 2 of the ninth embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the clock recovery circuit 6 is made up of a clock frequency detector 60, an amplifier 61, A digital filter 82, a switching circuit 64, a wideband coefficient 83, a narrowband coefficient 84, a DA converter 69, and a variable clock oscillator 65 are included. In FIG. 14, parts having the same configurations as those in FIGS. 1, 4 and 11 are denoted by the same reference numerals, and description thereof is omitted. Further, the AGC circuit 7 in FIG. 14 uses any of the configurations of the first to sixth embodiments.
Hereinafter, each component of the digital demodulator 2 of the ninth embodiment will be described in order.
[0139]
The amplified digital decision signal output from the amplifier 61 is filtered by the digital filter 82, converted to an analog signal (DC voltage) by the DA converter 69, and then converted into the clock signal 9 via the variable clock oscillator 65. AD converter 4 Feedback.
The wideband coefficient 83 stores filter coefficients necessary for the digital filter 82 to function in a wideband. The narrowband coefficient 84 stores filter coefficients necessary for the digital filter 82 to function in a narrowband.
The switching circuit 64 writes the wideband coefficient 83 to the digital filter 82 in accordance with the segment synchronization detection signal 30 when the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected). When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the narrowband coefficient 84 is written in the digital filter 82.
[0140]
Therefore, the digital filter 82 functions as a wideband loop filter when the segment synchronization signal 20 is not detected, and functions as a narrowband loop filter when the segment synchronization signal 20 is detected. AD converter 4 The clock signal 9 fed back to is output with the band selectively switched according to the segment synchronization detection signal 30.
[0141]
As described above, according to the VSB receiver according to the ninth embodiment of the present invention, in addition to the control of the loop gain of the AGC circuit 7, the detection time is shortened until the segment synchronization signal 20 is detected. After detecting the segment sync signal 20 in a wide band filter, the loop filter is switched to a narrow band to control the loop gain of the clock recovery circuit 6 in order to perform accurate clock recovery (that is, to improve ghost elimination performance). .
As a result, even when there is ghost interference in the received signal, the detection time of the segment synchronization signal 20 can be shortened, and the ghost removal performance against the ghost interference can be improved. Further, jitter can be added to the recovered clock of the VSB receiver. Therefore, no error occurs in the received signal.
[0142]
(Tenth embodiment)
FIG. 15 is a block diagram showing a configuration of the digital demodulation unit 2 in the VSB receiver according to the tenth embodiment of the present invention. In FIG. 15, the digital demodulator 2 of the tenth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a clock frequency detector 60, an amplifier (high gain) 92, An amplifier (low gain) 93, a switching circuit 64, a loop filter 94, a variable clock oscillator 65, and an AGC circuit 7 are provided.
[0143]
As shown in FIG. 15, in the digital demodulator 2 of the tenth embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, the clock recovery circuit 6 is a clock frequency detector 60, an amplifier (gain). Large) 92, amplifier (low gain) 93, switching circuit 64, loop filter 94, and variable clock oscillator 65. In FIG. 15, parts having the same configurations as those in FIGS. 1, 4 and 11 are denoted by the same reference numerals and description thereof is omitted. Further, the AGC circuit 7 in FIG. 15 uses any of the configurations of the first to sixth embodiments.
Hereinafter, each component of the digital demodulator 2 of the tenth embodiment will be described in order.
[0144]
The determination signal output from the clock frequency detector 60 is input to the amplifier (high gain) 92 and the amplifier (low gain) 93, respectively.
The amplifier (large gain) 92 is configured so that the loop gain in the clock recovery circuit 6 is large (followability of clock recovery is good), that is, the detection time of the segment synchronization signal 20 is shortened accurately. An amplification gain value is set in preference to the ghost disturbance elimination performance. On the other hand, the amplifier (low gain) 93 is designed so that the loop gain in the clock recovery circuit 6 is small (following performance of clock recovery is poor), that is, accurate clock recovery is performed rather than shortening the detection time of the segment synchronization signal 20. A prioritized amplification gain value is set.
As described above, the determination signal output from the clock frequency detector 60 is amplified by the amplifier (high gain) 92 and the amplifier (low gain) 93 and then input to the switching circuit 64.
[0145]
The switching circuit 64 receives the signals amplified by the amplifier (high gain) 92 and the amplifier (low gain) 93 and the segment synchronization detection signal 30 from the segment synchronization detection circuit 28. Then, according to the segment synchronization detection signal 30, the switching circuit 64 is amplified by the amplifier (high gain) 92 when the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected). When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the signal amplified by the amplifier (low gain) 93 is selectively switched and output. Then, the signal (DC voltage) selectively output from the switching circuit 64 is passed through the loop filter 94 and the variable clock oscillator 65, and then as the clock signal 9. AD converter 4 Is fed back.
[0146]
As described above, according to the VSB receiver according to the tenth embodiment of the present invention, in addition to the control of the loop gain of the AGC circuit 7, amplification is performed so that the detection time is shortened until the segment synchronization signal 20 is detected. After the segment synchronization signal 20 is detected with a large gain, the amplification gain is switched to a small value in order to perform accurate clock recovery (ie, improve ghost elimination performance), and the loop gain of the clock recovery circuit 6 is controlled. To do.
As a result, even when there is ghost interference in the received signal, the detection time of the segment synchronization signal 20 can be shortened, and the ghost removal performance against the ghost interference can be improved. Further, jitter can be added to the recovered clock of the VSB receiver. Therefore, no error occurs in the received signal.
[0147]
(Eleventh embodiment)
FIG. 16 is a block diagram showing a configuration of the digital demodulation unit 2 in the VSB receiver according to the eleventh embodiment of the present invention. In FIG. 16, the digital demodulator 2 of the eleventh embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a clock frequency detector 60, a DA converter 69, an operational amplifier ( High gain) 95, operational amplifier (low gain) 96, switching circuit 64, loop filter 94, variable clock oscillator 65, and AGC circuit 7.
[0148]
As shown in FIG. 16, in the digital demodulator 2 of the eleventh embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, the clock recovery circuit 6 is a clock frequency detector 60, a DA converter 69, an operational amplifier (high gain) 95, an operational amplifier (low gain) 96, a switching circuit 64, a loop filter 94, and a variable clock oscillator 65. In FIG. 16, portions having the same configurations as those in FIGS. 1, 4 and 11 are denoted by the same reference numerals and description thereof is omitted. Also, the AGC circuit 7 in FIG. 16 uses any of the configurations of the first to sixth embodiments.
Hereinafter, each component of the digital demodulator 2 of the eleventh embodiment will be described in order.
[0149]
The DA converter 69 receives the digital determination signal output from the clock frequency detector 60, converts the digital determination signal into an analog determination signal, and outputs the analog determination signal. This analog determination signal is input to an operational amplifier (high gain) 95 and an operational amplifier (low gain) 96, respectively.
The operational amplifier (large gain) 95 is configured so that the loop gain in the clock recovery circuit 6 is large (the follow-up performance of the clock recovery is good), that is, the detection time of the segment synchronization signal 20 is shortened accurately. An amplification gain value is set in preference to the ghost disturbance elimination performance. On the other hand, the operational amplifier (low gain) 96 is configured so that the loop gain in the clock recovery circuit 6 is small (following performance of clock recovery is poor), that is, accurate clock recovery is performed rather than shortening the detection time of the segment synchronization signal 20. A prioritized amplification gain value is set.
As described above, the analog determination signal output from the DA converter 69 is amplified by the operational amplifier (high gain) 95 and the operational amplifier (low gain) 96 and then input to the switching circuit 64.
[0150]
The switching circuit 64 receives the signals amplified by the operational amplifier (high gain) 95 and the operational amplifier (low gain) 96 and the segment synchronization detection signal 30 from the segment synchronization detection circuit 28. The switching circuit 64 is amplified by the operational amplifier (high gain) 95 when the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected) according to the segment synchronization detection signal 30. When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the signal amplified by the operational amplifier (low gain) 96 is selectively switched and output. Then, the signal selectively output from the switching circuit 64 passes through the loop filter 94 and the variable clock oscillator 65, and then becomes the clock signal 9. AD converter 4 Is fed back.
[0151]
As described above, according to the VSB receiver according to the eleventh embodiment of the present invention, in addition to the control of the loop gain of the AGC circuit 7, amplification is performed so that the detection time is shortened until the segment synchronization signal 20 is detected. After the segment synchronization signal 20 is detected with a large gain, the amplification gain is switched to a small value in order to perform accurate clock recovery (ie, improve ghost elimination performance), and the loop gain of the clock recovery circuit 6 is controlled. To do.
As a result, even when there is ghost interference in the received signal, the detection time of the segment synchronization signal 20 can be shortened, and the ghost removal performance against the ghost interference can be improved. Further, jitter can be added to the recovered clock of the VSB receiver. Therefore, no error occurs in the received signal.
[0152]
(Twelfth embodiment)
FIG. 17 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the twelfth embodiment of the present invention. In FIG. 17, the digital demodulator 2 of the twelfth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a clock frequency detector 60, a multiplier 97, and a large coefficient 98. A small coefficient 99, a switching circuit 64, a DA converter 69, a loop filter 94, a variable clock oscillator 65, and an AGC circuit 7.
[0153]
As shown in FIG. 17, in the digital demodulator 2 of the twelfth embodiment, the synchronization detection circuit 5 in FIG. 1 is composed of a segment synchronization detection circuit 28, and the clock recovery circuit 6 is a clock frequency detector 60, a multiplier 97. , Large coefficient 98, small coefficient 99, switching circuit 64, DA converter 69, loop filter 94 and variable clock oscillator 65. In FIG. 17, parts having the same configurations as those in FIGS. 1, 4, and 11 are denoted by the same reference numerals and description thereof is omitted. In addition, the AGC circuit 7 in FIG. 17 uses any of the configurations of the first to sixth embodiments.
Hereinafter, each component of the digital demodulator 2 of the twelfth embodiment will be described in order.
[0154]
The digital determination signal output from the clock frequency detector 60 is amplified by the multiplier 97, converted to an analog DC voltage by the DA converter 69, and then passed through the loop filter 94 and the variable clock oscillator 65. AD converter 4 Feedback.
The coefficient large 98 stores a coefficient necessary for increasing the amplification gain of the multiplier 97. The coefficient small 99 stores a coefficient necessary for reducing the amplification gain of the multiplier 97.
Then, according to the segment synchronization detection signal 30, the switching circuit 64 inputs the large coefficient 98 to the multiplier 97 when the segment synchronization detection signal 30 is “L” (the segment synchronization signal 20 is not detected). When the segment synchronization detection signal 30 is “H” (the segment synchronization signal 20 is detected), the small coefficient 99 is input to the multiplier 97.
[0155]
Therefore, the multiplier 97 functions as a high gain amplifier when the segment synchronization signal 20 is not detected, and functions as a low gain amplifier when the segment synchronization signal 20 is detected. AD converter 4 The clock signal 9 fed back to is output with the amplification value selectively switched according to the segment synchronization detection signal 30.
[0156]
As described above, according to the VSB receiver according to the twelfth embodiment of the present invention, in addition to the control of the loop gain of the AGC circuit 7, amplification is performed so that the detection time is shortened until the segment synchronization signal 20 is detected. After the segment synchronization signal 20 is detected with a large gain, the amplification gain is switched to a small value in order to perform accurate clock recovery (ie, improve ghost elimination performance), and the loop gain of the clock recovery circuit 6 is controlled. To do.
As a result, even when there is ghost interference in the received signal, the detection time of the segment synchronization signal 20 can be shortened, and the ghost removal performance against the ghost interference can be improved. Further, jitter can be added to the recovered clock of the VSB receiver. Therefore, no error occurs in the received signal.
[0157]
(13th Embodiment)
In the first to twelfth embodiments, the loop gains of the AGC circuit 7 and the clock recovery circuit 6 are switched using the segment synchronization signal 20 and the segment synchronization detection signal 30 obtained by performing the segment synchronization detection. It was.
Next, in the thirteenth embodiment, VSB reception for switching the loop gains of the AGC circuit 7 and the clock recovery circuit 6 using the field synchronization signals 21 and 22 and the field synchronization detection signal 101 obtained by performing field synchronization detection. Explain the machine.
[0158]
FIG. 18 is a block diagram showing the configuration of the digital demodulator 2 in the VSB receiver according to the thirteenth embodiment of the present invention. In FIG. 18, the digital demodulator 2 of the thirteenth embodiment includes a VSB detector 3, an AD converter 4, a segment synchronization detection circuit 28, a field synchronization detection circuit 100, a clock recovery circuit 6, and an AGC circuit. 7.
[0159]
As shown in FIG. 18, the digital demodulator 2 of the thirteenth embodiment is configured by configuring the synchronization detection circuit 5 in FIG. 1 with a segment synchronization detection circuit 28 and a field synchronization detection circuit 100. In FIG. 18, portions having the same configuration as in FIG. 1 are denoted by the same reference numerals and description thereof is omitted. Further, the AGC circuit 7 in FIG. 18 uses any of the configurations of the first to sixth embodiments, and the clock recovery circuit 6 has any of the configurations of the seventh to twelfth embodiments. Is used.
Hereinafter, each component of the digital demodulator 2 of the thirteenth embodiment will be described in order.
[0160]
Digital data (FIG. 2) output from the AD converter 4 is input to the waveform equalizer 10 and the segment synchronization detection circuit 28. The segment synchronization detection circuit 28 performs segment synchronization detection on the input digital data, and outputs the detected segment synchronization signal 20 to the field synchronization detection circuit 100.
Since the segment synchronization detection method performed by the segment synchronization detection circuit 28 has been described in the first embodiment, a detailed description thereof is omitted here.
[0161]
The field synchronization detection circuit 100 performs field synchronization detection based on the input segment synchronization signal 20 and outputs the detected field synchronization signals 21 and 22 and the field synchronization detection signal 101 to the clock recovery circuit 6 and the AGC circuit 7, respectively.
Here, the field synchronization detection method performed by the field synchronization detection circuit 100 will be described with further reference to FIG. FIG. 19 is a flowchart showing a field synchronization detection procedure performed by the field synchronization detection circuit 100.
[0162]
As shown in FIG. 3, since it is known in advance what kind of data is sent as the field synchronization signals 21 and 22, the segment synchronization detection circuit 28 detects the segment synchronization signal 20 of the transmission data, You can see the beginning of each segment. Therefore, the field synchronization detection circuit 100 detects the field synchronization signals 21 and 22 based on the detected position of the segment synchronization signal 20 as follows.
First, when starting the field synchronization detection operation, the field synchronization detection circuit 100 initializes the field synchronization detection signal 101 to the low level “L” (step S201). Next, the field synchronization detection circuit 100 calculates the sum of errors (error amount) between the 832 symbol data of each segment and the specific pattern of the field synchronization signals 21 and 22 for each segment during one field (313 segments). (Step S202). Then, the field synchronization detection circuit 100 sets the Ath segment having the smallest error amount in one field as a field synchronization candidate (step S203). Next, the field synchronization detection circuit 100 calculates a segment with the smallest error amount for each field, and determines the number of times that the calculated segment is continuously the Ath segment (step S204). In the determination of step S204, the segment calculated for each field is B times (B is the number of field synchronization pattern detection times for which field synchronization signal detection is confirmed, and is arbitrarily determined in advance) If it is, the field synchronization detection circuit 100 determines the Ath segment as the field synchronization signals 21 and 22, and proceeds to step S206. On the other hand, if it is determined in step S204 that the segment calculated for each field does not become the Ath segment B consecutively, the field synchronization detection circuit 100 returns to step S201 and performs the field synchronization detection determination process again. .
[0163]
Further, even after the field synchronization signal detection is confirmed, the field synchronization detection circuit 100 minimizes the error amount of a segment separated by 313 segments from the determined field synchronization signals 21 and 22 in each subsequent field. so It is determined whether or not there is (step S206). If it is determined in step S206 that the error amount of the segment separated by 313 segments is not the minimum, the field synchronization detection circuit 100 increases the value of the field synchronization pattern undetected count C initialized in step S205 by one ( Step S207). If the procedure of steps S206 to S207 is repeated and C = D (D is the field synchronization pattern undetected number of times that field synchronization signal undetected is confirmed, it is arbitrarily determined in advance). The detection circuit 100 determines that the field synchronization detection has shifted to indeterminate, returns to step S201, and performs the process for determining field synchronization detection again (step S208).
[0164]
The field synchronization signals 21 and 22 detected in the field synchronization detection circuit 100 by the above processing are replaced with the segment synchronization signal 20 and the field synchronization detection signal 101 is replaced with the segment synchronization detection signal 30 and the first to twelfth. Are output to the AGC circuit 7 and the clock recovery circuit 6 described in the embodiment.
As described above, the AGC circuit 7 and the clock recovery circuit 6 configure large and small loop gains based on the field synchronization signals 21 and 22, respectively, and appropriately switch the large and small loop gains according to the field synchronization detection signal 101.
[0165]
As described above, according to the VSB receiver according to the thirteenth embodiment of the present invention, the band or the amplified value is set to a large value so that the detection time is shortened until the field synchronization signals 21 and 22 are detected. After the synchronization signals 21 and 22 are detected, the band or the amplification value is switched to a small value in order to improve the ghost elimination performance, and the loop gain of the AGC circuit 7 and the clock recovery circuit 6 is controlled.
This makes it possible to shorten the detection time of the segment synchronization signal 20 and the field synchronization signals 21 and 22 and improve the ghost removal performance against the ghost interference even when there is ghost interference in the received signal. Since no jitter occurs in the recovered clock of the receiver, no error occurs in the received signal.
[0166]
In the thirteenth embodiment, the loop gains of both the AGC circuit 7 and the clock recovery circuit 6 are controlled using the field synchronization signals 21 and 22 and the field synchronization detection signal 101. However, the AGC circuit 7 Only the loop gain may be controlled.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a VSB receiver according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of a transmission format of an 8-level VSB modulation signal.
3 is a diagram showing a data configuration of segment synchronization signal 20 and field synchronization signals 21 and 22 in FIG. 2;
FIG. 4 is a block diagram showing a configuration of a digital demodulator 2 in the VSB receiver according to the first embodiment of the present invention.
FIG. 5 is a flowchart showing a procedure of segment synchronization detection performed by the segment synchronization detection circuit 28 of FIG. 4;
FIG. 6 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a second embodiment of the present invention.
FIG. 7 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a third embodiment of the present invention.
FIG. 8 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a fourth embodiment of the present invention.
FIG. 9 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a fifth embodiment of the present invention.
FIG. 10 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a sixth embodiment of the present invention.
FIG. 11 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a seventh embodiment of the present invention.
12 is a diagram illustrating a concept of a clock frequency determination method performed by the clock frequency detector 60 of FIG.
FIG. 13 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to an eighth embodiment of the present invention.
FIG. 14 is a block diagram showing a configuration of a digital demodulation unit 2 in a VSB receiver according to a ninth embodiment of the present invention.
FIG. 15 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a tenth embodiment of the present invention.
FIG. 16 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to an eleventh embodiment of the present invention.
FIG. 17 is a block diagram showing a configuration of a digital demodulator 2 in a VSB receiver according to a twelfth embodiment of the present invention.
FIG. 18 is a block diagram showing a configuration of a digital demodulation unit 2 in a VSB receiver according to a thirteenth embodiment of the present invention.
19 is a flowchart showing a field synchronization detection procedure performed by the field synchronization detection circuit 100 of FIG.
FIG. 20 is a block diagram illustrating an example of a configuration of a conventional VSB receiver.
21 is a block diagram showing an example of a detailed configuration of the waveform equalizer 203 in FIG.
FIG. 22 is a diagram illustrating a problem that occurs in a conventional VSB receiver.
[Explanation of symbols]
1,201 ... Tuner
2,202 ... Digital demodulator
3 ... VSB detector
4. AD converter
5. Synchronous detection circuit
6 ... Clock recovery circuit
7 ... AGC circuit
8 ... AGC voltage
9 ... Clock signal
10, 203 ... Waveform equalizer
11, 204 ... Error correction circuit
12 ... Transport stream
13, 205 ... Transport decoder
14 ... Video data
15 ... Voice data
16, 206 ... Video decoder
17,207 ... Audio decoder
18 ... Video signal
19 ... Audio signal
20 ... Segment synchronization signal
21, 22 ... Field synchronization signal
25 ... Gain detector
26, 52, 53, 61, 92, 93 ... amplifier
28. Segment synchronization detection circuit
29, 69 ... DA converter
30 ... Segment synchronization detection signal
32, 33, 54, 62, 63, 94 ... loop filter
34, 64 ... switching circuit
35-37, 75-77 ... resistance
38, 39, 78, 79 ... capacitors
40,80 ... Switch diode
42, 82 ... Digital filter
43, 44, 58, 59, 83, 84, 98, 99 ... coefficients
55, 56, 95, 96 ... operational amplifier
57,97 ... multiplier
60: Clock frequency detector
65. Variable clock oscillator
100: Field synchronization detection circuit
101 ... Field synchronization detection signal

Claims (52)

各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Segment synchronization detecting means for detecting the segment synchronization signal from the received multilevel VSB modulated signal;
Based on the segment synchronization signal detected by the segment synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the segment synchronization signal becomes constant Means and
The automatic gain control means narrows the loop filter until the segment synchronization signal is detected and narrows the loop filter after the detection according to the segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. A VSB receiver characterized by controlling the bandwidth. 前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項１に記載のＶＳＢ受信機。The loop filter is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor,
The automatic gain control means controls the bandwidth of the loop filter by switching a value of a time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal. Item 2. The VSB receiver according to Item 1. 前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項１に記載のＶＳＢ受信機。The loop filter is a digital filter whose bandwidth can be varied according to a separately provided filter coefficient,
2. The VSB receiver according to claim 1, wherein the automatic gain control unit controls a bandwidth of the loop filter by switching a filter coefficient applied to the digital filter in accordance with the segment synchronization detection signal. 3. . 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Segment synchronization detecting means for detecting the segment synchronization signal from the received multilevel VSB modulated signal;
Based on the segment synchronization signal detected by the segment synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the segment synchronization signal becomes constant Means and
The automatic gain control means increases the gain of the amplifier until the segment synchronization signal is detected, and increases the gain of the amplifier after the detection according to the segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. A VSB receiver characterized by being controlled to be small. 前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４に記載のＶＳＢ受信機。The amplifier is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier.
5. The VSB receiver according to claim 4, wherein the automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the segment synchronization detection signal. 前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４に記載のＶＳＢ受信機。The amplifier is a multiplier capable of varying an amplification value according to a separately given coefficient,
5. The VSB receiver according to claim 4, wherein the automatic gain control means controls the gain of the amplifier by switching a coefficient to be applied to the multiplier according to the segment synchronization detection signal. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域にそれぞれ制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Segment synchronization detecting means for detecting the segment synchronization signal from the received multilevel VSB modulated signal;
Based on the segment synchronization signal detected by the segment synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the segment synchronization signal becomes constant Means,
Based on the segment synchronization signal detected by the segment synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means and the clock recovery means, in accordance with a segment synchronization detection signal that informs whether or not the segment synchronization signal is detected, have the loop filter in a wide band until the segment synchronization signal is detected, A VSB receiver, wherein each of the loop filters is controlled to a narrow band. 前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。The automatic gain control means and the loop filter of the clock recovery means are a wideband loop filter and a narrowband loop filter, both of which are composed of resistors and capacitors,
The automatic gain control means and the clock recovery means control the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal, respectively. The VSB receiver according to claim 7, wherein: 前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。The loop filter of the automatic gain control means and the clock recovery means is a digital filter that can vary the bandwidth according to a filter coefficient separately provided,
The automatic gain control means and the clock recovery means each control the bandwidth of the loop filter by switching a filter coefficient applied to the digital filter according to the segment synchronization detection signal. The VSB receiver described in 1. 前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor, and the loop filter of the clock recovery means has a bandwidth according to a filter coefficient given separately. A digital filter that can be varied,
The automatic gain control means switches a value of a time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal, so that the clock recovery means can change the digital filter according to the segment synchronization detection signal. The VSB receiver according to claim 7, wherein a bandwidth of each of the loop filters is controlled by switching a filter coefficient applied to each. 前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied in accordance with a filter coefficient given separately. A band loop filter,
The automatic gain control means switches a filter coefficient applied to the digital filter in accordance with the segment synchronization detection signal, so that the clock recovery means has a time constant determined by the resistor and the capacitor in accordance with the segment synchronization detection signal. The VSB receiver according to claim 7, wherein a bandwidth of each of the loop filters is controlled by switching values by switching processing. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さくそれぞれ制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Segment synchronization detecting means for detecting the segment synchronization signal from the received multilevel VSB modulated signal;
Based on the segment synchronization signal detected by the segment synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the segment synchronization signal becomes constant Means,
Based on the segment synchronization signal detected by the segment synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means and the clock recovery means increase the gain of the amplifier until the segment synchronization signal is detected in accordance with a segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. A VSB receiver, wherein the gain of the amplifier is controlled to be small. 前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。The amplifiers of the automatic gain control means and the clock recovery means are both composed of a large gain operational amplifier and a small gain operational amplifier,
The automatic gain control means and the clock recovery means each control the gain of the amplifier by switching the operational amplifier to either one according to the segment synchronization detection signal. VSB receiver. 前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。The amplifiers of the automatic gain control means and the clock recovery means are both multipliers capable of varying amplification values according to separately given coefficients,
The automatic gain control means and the clock recovery means control the gain of the amplifier, respectively, by switching a coefficient given to the multiplier according to the segment synchronization detection signal. VSB receiver. 前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the amplifier of the clock recovery means is a multiplier that can vary the amplification value according to a separately given coefficient. Yes,
The automatic gain control means switches the operational amplifier to either one according to the segment synchronization detection signal, and the clock recovery means switches a coefficient to be given to the multiplier according to the segment synchronization detection signal, respectively. The VSB receiver according to claim 12, wherein the gain of the amplifier is controlled. 前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is a multiplier whose amplification value can be varied according to a separately given coefficient. The amplifier of the clock recovery means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier. And
The automatic gain control means switches the coefficient applied to the multiplier according to the segment synchronization detection signal, and the clock recovery means switches the operational amplifier to either one according to the segment synchronization detection signal, respectively. The VSB receiver according to claim 12, wherein the gain of the amplifier is controlled. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御し、前記クロック再生手段は、当該セグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Segment synchronization detecting means for detecting the segment synchronization signal from the received multilevel VSB modulated signal;
Based on the segment synchronization signal detected by the segment synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the segment synchronization signal becomes constant Means,
Based on the segment synchronization signal detected by the segment synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means narrows the loop filter in a wide band until the segment synchronization signal is detected and narrows the loop filter after the detection in accordance with a segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. The clock recovery means controls to increase the gain of the amplifier until the segment synchronization signal is detected and to decrease the gain of the amplifier after the detection according to the segment synchronization detection signal. A VSB receiver. 前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor, and the amplifier of the clock recovery means includes a large gain operational amplifier and a small gain operational amplifier. It consists of two,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal, and the clock recovery means The VSB receiver according to claim 17, wherein the gain of the amplifier is controlled by switching the operational amplifier to either one according to the segment synchronization detection signal. 前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor, and the amplifier of the clock recovery means can vary the amplification value according to a separately given coefficient. A multiplier,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the segment synchronization detection signal, and the clock recovery means 18. The VSB receiver according to claim 17, wherein the gain of the amplifier is controlled by switching a coefficient applied to the multiplier according to the segment synchronization detection signal. 前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately, and the amplifier of the clock recovery means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier. Has been
The automatic gain control means controls the bandwidth of the loop filter by switching a filter coefficient to be applied to the digital filter according to the segment synchronization detection signal, and the clock recovery means, according to the segment synchronization detection signal, 18. The VSB receiver according to claim 17, wherein a gain of the amplifier is controlled by switching an operational amplifier to either one. 前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a separately provided filter coefficient, and the amplifier of the clock recovery means is a multiplier whose variable value can be varied according to a separately provided coefficient. ,
The automatic gain control means controls the bandwidth of the loop filter by switching a filter coefficient to be applied to the digital filter according to the segment synchronization detection signal, and the clock recovery means, according to the segment synchronization detection signal, The VSB receiver according to claim 17, wherein the gain of the amplifier is controlled by switching a coefficient given to a multiplier. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御し、前記クロック再生手段は、当該セグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Segment synchronization detecting means for detecting the segment synchronization signal from the received multilevel VSB modulated signal;
Based on the segment synchronization signal detected by the segment synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the segment synchronization signal becomes constant Means,
Based on the segment synchronization signal detected by the segment synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means increases the gain of the amplifier until the segment synchronization signal is detected, and increases the gain of the amplifier after the detection according to the segment synchronization detection signal that informs whether or not the segment synchronization signal is detected. The clock recovery means controls the loop filter in a wide band until the segment synchronization signal is detected, and controls the loop filter in a narrow band after the detection, according to the segment synchronization detection signal. A VSB receiver. 前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the loop filter of the clock recovery means is a broadband loop filter composed of a resistor and a capacitor. A narrowband loop filter,
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the segment synchronization detection signal, and the clock recovery means is configured to control the resistance and the resistance according to the segment synchronization detection signal. The VSB receiver according to claim 22, wherein a bandwidth of the loop filter is controlled by switching a time constant value determined by a capacitor by a switching process. 前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the loop filter of the clock recovery means is a digital whose bandwidth can be varied according to a separately provided filter coefficient. A filter,
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the segment synchronization detection signal, and the clock recovery means controls the digital filter according to the segment synchronization detection signal. 23. The VSB receiver according to claim 22, wherein a bandwidth of the loop filter is controlled by switching a given filter coefficient. 前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is a multiplier capable of varying an amplification value according to a separately given coefficient, and the loop filter of the clock recovery means includes a wideband loop filter composed of a resistor and a capacitor, and a narrowband A loop filter,
The automatic gain control means controls the gain of the amplifier by switching a coefficient to be applied to the multiplier according to the segment synchronization detection signal, and the clock recovery means is configured to control the resistance and the resistance according to the segment synchronization detection signal. The VSB receiver according to claim 22, wherein a bandwidth of the loop filter is controlled by switching a time constant value determined by a capacitor by a switching process. 前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is a multiplier capable of varying an amplification value according to a separately provided coefficient, and the loop filter of the clock recovery means is a digital filter whose bandwidth can be varied according to a separately provided filter coefficient. ,
The automatic gain control means controls the gain of the amplifier by switching a coefficient to be applied to the multiplier according to the segment synchronization detection signal, and the clock recovery means applies to the digital filter according to the segment synchronization detection signal. 23. The VSB receiver according to claim 22, wherein a bandwidth of the loop filter is controlled by switching a given filter coefficient. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Field synchronization detection means for detecting the field synchronization signal from the received multi-level VSB modulated signal;
Based on the field synchronization signal detected by the field synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the field synchronization signal becomes constant Means and
The automatic gain control means narrows the loop filter in a wide band until the field synchronization signal is detected, and narrows the loop filter after the detection, in accordance with a field synchronization detection signal that informs whether or not the field synchronization signal is detected. A VSB receiver characterized by controlling the bandwidth. 前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２７に記載のＶＳＢ受信機。The loop filter is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor,
The automatic gain control means controls a bandwidth of the loop filter by switching a value of a time constant determined by the resistor and the capacitor by a switching process according to the field synchronization detection signal. Item 28. The VSB receiver according to Item 27. 前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２７に記載のＶＳＢ受信機。The loop filter is a digital filter whose bandwidth can be varied according to a separately provided filter coefficient,
28. The VSB receiver according to claim 27, wherein the automatic gain control means controls a bandwidth of the loop filter by switching a filter coefficient applied to the digital filter in accordance with the field synchronization detection signal. . 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Field synchronization detection means for detecting the field synchronization signal from the received multi-level VSB modulated signal;
Based on the field synchronization signal detected by the field synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the field synchronization signal becomes constant Means and
The automatic gain control means increases the gain of the amplifier until the field synchronization signal is detected, and increases the gain of the amplifier after the detection according to the field synchronization detection signal that informs whether or not the field synchronization signal is detected. A VSB receiver characterized by being controlled to be small. 前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項３０に記載のＶＳＢ受信機。The amplifier is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier.
31. The VSB receiver according to claim 30, wherein the automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the field synchronization detection signal. 前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項３０に記載のＶＳＢ受信機。The amplifier is a multiplier capable of varying an amplification value according to a separately given coefficient,
31. The VSB receiver according to claim 30, wherein the automatic gain control means controls the gain of the amplifier by switching a coefficient given to the multiplier according to the field synchronization detection signal. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域にそれぞれ制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Field synchronization detection means for detecting the field synchronization signal from the received multi-level VSB modulated signal;
Based on the field synchronization signal detected by the field synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the field synchronization signal becomes constant Means,
Based on the field synchronization signal detected by the field synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means and the clock recovery means, according to a field synchronization detection signal that informs the presence or absence of detection of the field synchronization signal, the loop filter is widened until the field synchronization signal is detected. A VSB receiver, wherein each of the loop filters is controlled to a narrow band. 前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。The automatic gain control means and the loop filter of the clock recovery means are a wideband loop filter and a narrowband loop filter, both of which are composed of resistors and capacitors,
The automatic gain control means and the clock recovery means each control the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal. 34. The VSB receiver according to claim 33. 前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。The loop filter of the automatic gain control means and the clock recovery means is a digital filter that can vary the bandwidth according to a filter coefficient separately provided,
The automatic gain control means and the clock recovery means each control the bandwidth of the loop filter by switching a filter coefficient applied to the digital filter in accordance with the field synchronization detection signal. The VSB receiver described in 1. 前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor, and the loop filter of the clock recovery means has a bandwidth according to a filter coefficient given separately. A digital filter that can be varied,
The automatic gain control means switches a value of a time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal, so that the clock recovery means can change the digital filter according to the field synchronization detection signal. 34. The VSB receiver according to claim 33, wherein a bandwidth of each of said loop filters is controlled by switching a filter coefficient applied to. 前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied in accordance with a filter coefficient given separately. A band loop filter,
The automatic gain control means switches a filter coefficient applied to the digital filter in accordance with the field synchronization detection signal, so that the clock recovery means has a time constant determined by the resistor and the capacitor in accordance with the field synchronization detection signal. 34. The VSB receiver according to claim 33, wherein each of the loop filter bandwidths is controlled by switching a value by a switching process. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さくそれぞれ制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Field synchronization detection means for detecting the field synchronization signal from the received multi-level VSB modulated signal;
Based on the field synchronization signal detected by the field synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the field synchronization signal becomes constant Means,
Based on the field synchronization signal detected by the field synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means and the clock recovery means increase the gain of the amplifier until the field synchronization signal is detected according to the field synchronization detection signal that informs whether the field synchronization signal is detected or not. A VSB receiver, wherein the gain of the amplifier is controlled to be small. 前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。The amplifiers of the automatic gain control means and the clock recovery means are both composed of a large gain operational amplifier and a small gain operational amplifier,
The automatic gain control means and the clock recovery means each control the gain of the amplifier by switching the operational amplifier to either one according to the field synchronization detection signal. VSB receiver. 前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。The amplifiers of the automatic gain control means and the clock recovery means are both multipliers capable of varying amplification values according to separately given coefficients,
39. The gain of the amplifier according to claim 38, wherein the automatic gain control means and the clock recovery means each control a gain of the amplifier by switching a coefficient to be applied to the multiplier according to the field synchronization detection signal. VSB receiver. 前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is composed of two amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the amplifier of the clock recovery means is a multiplier that can vary the amplification value according to a separately given coefficient. Yes,
The automatic gain control means switches the operational amplifier to either one according to the field synchronization detection signal, and the clock recovery means switches a coefficient to be given to the multiplier according to the field synchronization detection signal, respectively. 39. The VSB receiver according to claim 38, wherein the gain of the amplifier is controlled. 前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is a multiplier whose amplification value can be varied according to a separately given coefficient. The amplifier of the clock recovery means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier. And
The automatic gain control means switches the coefficient applied to the multiplier according to the field synchronization detection signal, and the clock recovery means switches the operational amplifier to either one according to the field synchronization detection signal, respectively. 39. The VSB receiver according to claim 38, wherein the amplifier gain is controlled. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御し、前記クロック再生手段は、当該フィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Field synchronization detection means for detecting the field synchronization signal from the received multi-level VSB modulated signal;
Based on the field synchronization signal detected by the field synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the field synchronization signal becomes constant Means,
Based on the field synchronization signal detected by the field synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means narrows the loop filter until the field synchronization signal is detected, and narrows the loop filter after the field synchronization signal is detected according to the field synchronization detection signal that informs whether or not the field synchronization signal is detected. The clock recovery means controls to increase the gain of the amplifier until the field synchronization signal is detected and to decrease the gain of the amplifier after the detection according to the field synchronization detection signal. A VSB receiver. 前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor, and the amplifier of the clock recovery means includes a large gain operational amplifier and a small gain operational amplifier. It consists of two,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal, and the clock recovery means 44. The VSB receiver according to claim 43, wherein a gain of the amplifier is controlled by switching the operational amplifier to either one according to the field synchronization detection signal. 前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a wideband loop filter and a narrowband loop filter composed of a resistor and a capacitor, and the amplifier of the clock recovery means can vary the amplification value according to a separately given coefficient. A multiplier,
The automatic gain control means controls the bandwidth of the loop filter by switching the value of the time constant determined by the resistor and the capacitor by switching processing according to the field synchronization detection signal, and the clock recovery means 44. The VSB receiver according to claim 43, wherein a gain of the amplifier is controlled by switching a coefficient given to the multiplier according to the field synchronization detection signal. 前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a filter coefficient given separately, and the amplifier of the clock recovery means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier. Has been
The automatic gain control means controls the bandwidth of the loop filter by switching a filter coefficient applied to the digital filter in accordance with the field synchronization detection signal, and the clock recovery means is in accordance with the field synchronization detection signal. 44. The VSB receiver according to claim 43, wherein a gain of the amplifier is controlled by switching an operational amplifier to one of them. 前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。The loop filter of the automatic gain control means is a digital filter whose bandwidth can be varied according to a separately provided filter coefficient, and the amplifier of the clock recovery means is a multiplier whose variable value can be varied according to a separately provided coefficient. ,
The automatic gain control means controls the bandwidth of the loop filter by switching a filter coefficient to be applied to the digital filter according to the field synchronization detection signal, and the clock recovery means, according to the field synchronization detection signal, 44. The VSB receiver according to claim 43, wherein the gain of the amplifier is controlled by switching a coefficient given to a multiplier. 各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御し、前記クロック再生手段は、当該フィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。Video and audio data having a format having a segment synchronization signal at the beginning of each segment and a field synchronization signal at the beginning of each field is transmitted after being subjected to multi-value VSB (8-value or 16-value VSB) modulation. A VSB receiver for receiving a terrestrial digital broadcast signal,
Field synchronization detection means for detecting the field synchronization signal from the received multi-level VSB modulated signal;
Based on the field synchronization signal detected by the field synchronization detection means, automatic gain control for feedback control of loop gain through a gain detector, an amplifier, and a loop filter so that the level of the field synchronization signal becomes constant Means,
Based on the field synchronization signal detected by the field synchronization detection means, a loop is passed through a clock frequency detector, an amplifier, a loop filter, and a variable clock oscillator so that the clock frequency to be reproduced matches the clock frequency of the received signal. A clock recovery means for feedback controlling the gain,
The automatic gain control means increases the gain of the amplifier until the field synchronization signal is detected, and increases the gain of the amplifier after the detection according to the field synchronization detection signal informing whether the field synchronization signal is detected. The clock recovery means controls the loop filter in a wide band until the field synchronization signal is detected, and controls the loop filter in a narrow band after the detection, according to the field synchronization detection signal. A VSB receiver. 前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the loop filter of the clock recovery means is a broadband loop filter composed of a resistor and a capacitor. A narrowband loop filter,
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one in accordance with the field synchronization detection signal, and the clock recovery means has the resistor and the 49. The VSB receiver according to claim 48, wherein a bandwidth of the loop filter is controlled by switching a value of a time constant determined by a capacitor by a switching process. 前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is composed of two operational amplifiers, a large gain operational amplifier and a small gain operational amplifier, and the loop filter of the clock recovery means is a digital whose bandwidth can be varied according to a separately provided filter coefficient. A filter,
The automatic gain control means controls the gain of the amplifier by switching the operational amplifier to either one according to the field synchronization detection signal, and the clock recovery means controls the digital filter according to the field synchronization detection signal. 49. The VSB receiver according to claim 48, wherein a bandwidth of the loop filter is controlled by switching a given filter coefficient. 前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is a multiplier capable of varying an amplification value according to a separately given coefficient, and the loop filter of the clock recovery means includes a wideband loop filter composed of a resistor and a capacitor, and a narrowband A loop filter,
The automatic gain control means controls a gain of the amplifier by switching a coefficient to be applied to the multiplier according to the field synchronization detection signal, and the clock recovery means is configured to control the resistor and the resistor according to the field synchronization detection signal. 49. The VSB receiver according to claim 48, wherein a bandwidth of the loop filter is controlled by switching a time constant value determined by a capacitor by a switching process. 前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。The amplifier of the automatic gain control means is a multiplier capable of varying an amplification value according to a separately provided coefficient, and the loop filter of the clock recovery means is a digital filter whose bandwidth can be varied according to a separately provided filter coefficient. ,
The automatic gain control means controls the gain of the amplifier by switching a coefficient to be supplied to the multiplier according to the field synchronization detection signal, and the clock recovery means applies to the digital filter according to the field synchronization detection signal. 49. The VSB receiver according to claim 48, wherein a bandwidth of the loop filter is controlled by switching a given filter coefficient.
JP26939999A 1998-09-28 1999-09-22 VSB receiver Expired - Fee Related JP4142216B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26939999A JP4142216B2 (en) 1998-09-28 1999-09-22 VSB receiver

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27338598 1998-09-28
JP10-273385 1998-09-28
JP26939999A JP4142216B2 (en) 1998-09-28 1999-09-22 VSB receiver

Publications (3)

Publication Number Publication Date
JP2000174829A JP2000174829A (en) 2000-06-23
JP2000174829A5 JP2000174829A5 (en) 2006-08-31
JP4142216B2 true JP4142216B2 (en) 2008-09-03

Family

ID=26548751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26939999A Expired - Fee Related JP4142216B2 (en) 1998-09-28 1999-09-22 VSB receiver

Country Status (1)

Country Link
JP (1) JP4142216B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4918710B2 (en) * 2000-08-23 2012-04-18 洋二 巻島 SSB wireless communication system and radio
WO2002084937A1 (en) * 2001-04-09 2002-10-24 Matsushita Electric Industrial Co., Ltd. Synchronization detection apparatus
JP4747466B2 (en) * 2001-09-06 2011-08-17 パナソニック株式会社 Receiver
EP1645117B1 (en) * 2003-07-14 2007-12-05 Thomson Licensing Apparatus and method for providing an agc function using multiple feedback sources
JP4553006B2 (en) 2007-12-25 2010-09-29 ソニー株式会社 Receiving device, receiving method, and program
JP5067484B2 (en) * 2008-07-10 2012-11-07 富士通株式会社 Mobile terminal station, synchronization control method, and synchronization control program
JP5262779B2 (en) * 2009-02-05 2013-08-14 住友電気工業株式会社 Clock data reproduction circuit, reproduction method, and PON system

Also Published As

Publication number Publication date
JP2000174829A (en) 2000-06-23

Similar Documents

Publication Publication Date Title
KR100378058B1 (en) Vsb receiver
KR100666432B1 (en) Adaptive channel equalizer
US6459458B1 (en) Digital automatic gain control, as for a receiver
KR0170345B1 (en) Auto-gain control circuit and method of hdtv receiver
EP0625296A1 (en) Automatic gain control apparatus for a digital television signal receiver
KR20010021059A (en) Digital symbol timing recovery network
US6928111B2 (en) Method and apparatus for controlling equalizer using sync signal in digital vestigial sideband system
JP4142216B2 (en) VSB receiver
KR100525428B1 (en) Apparatus of automatic gain controlling and Method of the same
KR100294509B1 (en) Automatic Data Gain Control (AGC) System for Residual Sideband (VSB) Receiver
KR100639633B1 (en) Controlled oscillator in a digital symbol timing recovery network
US5764309A (en) Sync compensated AGC system for VSB receiver
KR100320481B1 (en) Apparatus generating AGC signal
US6084642A (en) Receiver for adjusting sync levels in VSB systems
KR100983272B1 (en) Apparatus for recovering carrier in digital TV receiver
KR100379490B1 (en) AGC apparatus in digital TV receiver
JP2950527B2 (en) Image quality adjustment circuit
MXPA00005233A (en) Vsb receiver
JP2001313847A (en) Television receiver
JP2000217012A (en) Image quality correction device for television receiver
MXPA98004522A (en) Data comparison agc system for vsb receiver
JP2003008542A (en) Orthogonal frequency-division signal demodulator

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees