JP4140818B2

JP4140818B2 - Test equipment

Info

Publication number: JP4140818B2
Application number: JP2002175361A
Authority: JP
Inventors: 吉夫西澤; 敏宏小松崎; 修一鈴木; 良教野口
Original assignee: Shibasoku Co Ltd
Current assignee: Shibasoku Co Ltd
Priority date: 2002-06-17
Filing date: 2002-06-17
Publication date: 2008-08-27
Anticipated expiration: 2022-06-17
Also published as: JP2004020363A

Description

【０００１】
【発明の属する技術分野】
本発明は、試験装置に関し、例えば液晶表示パネルを駆動する集積回路の試験装置に適用することができる。本発明は、タイミング信号生成等に供する制御ファームウエアを複数種類用意し、試験対象に応じて切り換えて使用することにより、液晶表示パネル等を駆動する各種の集積回路で共通に使用することができるようにする。
【０００２】
【従来の技術】
従来、液晶表示パネルにおいては、専用の集積回路で駆動するようになされており、この集積回路の製造工程においては、試験装置によりこの種の集積回路を試験して出荷するようになされている。
【０００３】
すなわちこの種の集積回路においては、液晶表示パネルの各画素の階調を指示する画像データの入力を受け、この画像データに対応する駆動信号により各画素を駆動するようになされている。このため試験装置においては、動作基準のタイミング信号、電源と共に、試験用の画像データを供給して集積回路の出力信号を測定することにより、この種の集積回路を試験するようになされている。
【０００４】
【発明が解決しようとする課題】
ところでこの種の集積回路の駆動対象である液晶表示パネルにおいては、液晶の種類、画面の大きさ、画素数、階調等が種々に異なり、これによりこの種の集積回路においては、画像データのインターフェース、出力信号の精度、液晶の駆動方法等が種々に異なる特徴がある。これにより従来の製造工程においては、各集積回路にそれぞれ専用の試験装置を設け、この専用の試験装置により対応する集積回路を試験しなければならない問題があった。
【０００５】
この種の試験装置を各集積回路で共用化することができれば、その分、設備の無駄を省くことができる等により、便利であると考えられる。
【０００６】
本発明は以上の点を考慮してなされたもので、液晶表示パネル等を駆動する各種の集積回路で共通に使用することができる試験装置を提案しようとするものである。
【０００７】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、ディスプレイパネルを駆動する集積回路に、動作基準のタイミング信号と画像データとを供給して集積回路を試験する試験装置に適用して、画像生成用データに基づいて、画像データを生成して集積回路に出力する画像データ生成手段と、信号生成用データに基づいて、タイミング信号を生成して集積回路に出力するタイミング信号生成手段と、画像生成用データと、信号生成用データと、集積回路の試験手順を記述した試験プログラムと、試験プログラムに従って各部を制御する制御プログラムと、制御プログラムにより動作して画像データ生成手段及びタイミング信号生成手段の動作を制御する制御ファームウエアとを保持する記憶手段と、試験プログラム及び制御プログラムの実行により、制御ファームウエアを介して画像データ生成手段及びタイミング信号生成手段の動作を制御する制御手段とを備え、記憶手段は、複数種類の集積回路に対応可能に、制御ファームウエアを複数種類有し、制御手段は、試験プログラム及び制御プログラムの実行により、試験対象の集積回路に対応する制御ファームウエアを介して、画像データ生成手段及びタイミング信号生成手段の動作を制御する。
【０００８】
また請求項２の発明においては、請求項１の構成において、記憶手段は、試験内容に応じて試験プログラムを複数種類有し、制御手段は、試験内容に応じて試験プログラムを実行する。
【０００９】
また請求項３の発明においては、請求項１又は請求項２の構成において、記憶手段は、画像生成用データを複数種類有し、制御手段は、集積回路及び又は試験内容に応じて対応する画像生成用データを画像データ生成手段に供給する。
【００１０】
また請求項４の発明においては、請求項１、請求項２又は請求項３の構成において、記憶手段は、信号生成用データを複数種類有し、制御手段は、集積回路に応じて対応する信号生成用データをタイミング信号生成手段に供給する。
【００１１】
また請求項５の発明においては、請求項１、請求項２、請求項３又は請求項４の構成において、制御手段は、主の記憶手段より試験プログラムをロードして記憶手段に保持した試験プログラムを更新することにより、実行可能な試験プログラムを更新する。
【００１２】
また請求項６の発明においては、請求項１、請求項２、請求項３、請求項４又は請求項５の構成において、制御手段は、主の記憶手段より制御プログラムをロードして記憶手段に保持した制御プログラムを更新することにより、実行可能な制御プログラムを変更する。
【００１３】
また請求項７の発明においては、請求項１、請求項２、請求項３、請求項４、請求項５又は請求項６の構成において、制御手段は、主の記憶手段より制御ファームウエアをロードして記憶手段に保持した制御ファームウエアを更新することにより、実行可能な制御ファームウエアを更新する。
【００１４】
また請求項８の発明においては、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６又は請求項７の構成において、制御手段は、主の記憶手段より画像生成用データをロードして記憶手段に保持した画像生成用データを更新することにより、集積回路に供給可能な画像データを更新する。
【００１５】
また請求項９の発明においては、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７又は請求項８の構成において、制御手段は、主の記憶手段より信号生成用データをロードして記憶手段に保持した信号生成用データを更新することにより、集積回路に供給可能なタイミング信号を更新する。
【００１６】
請求項１の構成によれば、ディスプレイパネルを駆動する集積回路に、動作基準のタイミング信号と画像データとを供給して集積回路を試験する試験装置に適用して、画像生成用データに基づいて、画像データを生成して集積回路に出力する画像データ生成手段と、信号生成用データに基づいて、タイミング信号を生成して集積回路に出力するタイミング信号生成手段と、画像生成用データと、信号生成用データと、集積回路の試験手順を記述した試験プログラムと、試験プログラムに従って各部を制御する制御プログラムと、制御プログラムにより動作して画像データ生成手段及びタイミング信号生成手段の動作を制御する制御ファームウエアとを保持する記憶手段と、試験プログラム及び制御プログラムの実行により、制御ファームウエアを介して画像データ生成手段及びタイミング信号生成手段の動作を制御する制御手段とを備え、記憶手段は、複数種類の集積回路に対応可能に、制御ファームウエアを複数種類有し、制御手段は、試験プログラム及び制御プログラムの実行により、試験対象の集積回路に対応する制御ファームウエアを介して、画像データ生成手段及びタイミング信号生成手段の動作を制御することにより、制御ファームウエアを切り換えて、例えば画像データの伝送に供するインターフェース等を切り換えることができ、これにより画像データのインターフェースが異なる集積回路等で試験装置を共用化することができる。
【００１７】
また請求項２の構成によれば、請求項１の構成において、記憶手段は、試験内容に応じて試験プログラムを複数種類有し、制御手段は、試験内容に応じて試験プログラムを実行することにより、試験内容の異なる集積回路等について、試験プログラムの変更により試験装置を共用化することができる。
【００１８】
また請求項３の構成によれば、請求項１又は請求項２の構成において、記憶手段は、画像生成用データを複数種類有し、制御手段は、集積回路及び又は試験内容に応じて対応する画像生成用データを画像データ生成手段に供給することにより、集積回路に供給する画像データを変更することにより、異なる階調を表現する集積回路及び又は異なる試験内容等について、画像データの変更により試験装置を共用化することができる。
【００１９】
また請求項４の構成によれば、請求項１、請求項２又は請求項３の構成において、記憶手段は、信号生成用データを複数種類有し、制御手段は、集積回路に応じて対応する信号生成用データをタイミング信号生成手段に供給することにより、タイミング信号の異なる集積回路について、試験装置を共用化することができる。
【００２０】
また請求項５の構成によれば、請求項１、請求項２、請求項３又は請求項４の構成において、制御手段は、主の記憶手段より試験プログラムをロードして記憶手段に保持した試験プログラムを更新することにより、実行可能な試験プログラムを変更することにより、試験項目、画素数等が異なる集積回路について、試験装置を共用化することができる。
【００２１】
また請求項６の構成によれば、請求項１、請求項２、請求項３、請求項４又は請求項５の構成において、制御手段は、主の記憶手段より制御プログラムをロードして記憶手段に保持した制御プログラムを変更することにより、実行可能な制御プログラムを変更することにより、試験項目の詳細設定等が異なる集積回路について、試験装置を共用化することができる。
【００２２】
また請求項７の構成によれば、請求項１、請求項２、請求項３、請求項４、請求項５又は請求項６の構成において、制御手段は、主の記憶手段より制御ファームウエアをロードして記憶手段に保持した制御ファームウエアを更新することにより、実行可能な制御ファームウエアを更新することにより、新規な画像データのインターフェースに係る集積回路等について、対応するインターフェースにより試験装置を共用化することができる。
【００２３】
また請求項８の構成によれば、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６又は請求項７の構成において、制御手段は、主の記憶手段より画像生成用データをロードして記憶手段に保持した画像生成用データを更新することにより、集積回路に供給可能な画像データを変更することにより、画素数、階調等が異なる新規な集積回路についても、試験装置を共用化することができる。
【００２４】
また請求項９の構成によれば、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７又は請求項８の構成において、制御手段は、主の記憶手段より信号生成用データをロードして記憶手段に保持した信号生成用データを更新することにより、集積回路に供給可能なタイミング信号を更新することにより、タイミング信号の異なる新規な集積回路等について、信号生成用データの変更により試験装置を共用化することができる。
【００２５】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００２６】
（１）実施の形態の構成
図３は、本発明の実施の形態に係る試験装置を示すブロック図である。この試験装置１は、図示しないプローブを介して液晶表示パネルを駆動する集積回路２の各端子に接続され、この集積回路２の特性を試験する。この試験装置１においては、このプローブが集積回路２の形状に応じて交換されるように構成され、これにより種々の集積回路２を試験対象に設定できるようになされている。
【００２７】
ＤＣ電源３は、この試験装置１の各部に動作用の電源を供給する。通信装置４は、この試験装置１が設置されてなる工場のネットワークを介して、試験装置１に係る各種メンテナンスのデータ等を管理用コンピュータとの間で送受する。これによりこの試験装置１では、各集積回路２の試験に必要なデータ、プログラムをダウンロードし、さらに制御ファームウエア等を更新できるようになされている。
【００２８】
手操作入力器５は、キーボード、マウス等の入力手段であり、ユーザーによる操作を中央処理ユニット（ＣＰＵ）６に通知する。表示器７は、ディスプレイ装置であり、試験結果等の各種の情報をユーザーに通知する。定電流源、定電圧源９は、中央処理ユニット６の制御により動作を切り換え、プローブを介して試験対象である集積回路２に動作用電源を供給する。
【００２９】
信号発生インターフェース１０は、制御ファームウエアによる中央処理ユニット６の制御により、集積回路２の試験に供する各種タイミング信号を信号生成用データに基づいて生成して出力する。また同様の制御ファームウエアによる中央処理ユニット６の制御により、試験に供する画像データを画像生成用データより生成し、対応する伝送フォーマットで集積回路２に出力する。また信号発生インターフェース１０は、集積回路２を駆動して得られる集積回路２の出力信号を取得して処理し、処理結果を中央処理ユニット６に通知する。なおここでこのような伝送フォーマットは、例えば３出力×６ビットによるパラレル転送方式、１２０ビットパラレル転送方式、６０ビット２分割によるパラレル転送、１ビットの１６タイムスロットによるシリアル転送等である。これにより信号発生インターフェース１０は、画像生成用データに基づいて、画像データを生成して集積回路に出力する画像データ生成手段と、信号生成用データに基づいて、タイミング信号を生成して集積回路に出力するタイミング信号生成手段とを構成するようになされている。
【００３０】
データ用メモリ１１は、書き換え可能なリードオンリメモリにより構成され、集積回路２の試験に供する各種データを保持する。ここでこの実施の形態において、この試験に供するデータは、集積回路２に供給するタイミング信号の生成に供する信号生成用データ、集積回路２に供給する画像データの生成に供する画像生成用データ等により構成され、データ用メモリ１１は、信号生成用データ、画像生成用データにそれぞれバイナリ用データ領域１１Ｂ、画像用データ領域１１Ａが確保され、さらには他のデータを格納するその他のデータ領域１１Ｃが確保されるようになされている。
【００３１】
データ用メモリ１１は、これらの各領域１１Ａ、１１Ｂに、それぞれ複数の画像生成用データ、信号生成用データを保持し、これにより試験装置１では、試験対象に応じてこれら画像生成用データ、信号生成用データをそれぞれ選択的に使用して、種々の試験対象に対応できるようになされている。
【００３２】
ソフトウエア用メモリ１２は、書き換え可能なリードオンリメモリにより構成され、集積回路２の試験に必要な各種プログラムを保持する。ここでこの実施の形態において、このようなプログラムは、この集積回路２の具体的な試験内容を記述した試験プログラム、この試験プログラムに従って各部を制御する制御プログラム、この制御プログラムにより動作する信号発生インターフェース１０の制御ファームウエア等である。ソフトウエア用メモリ１２は、これら試験プログラム及び制御ファームウエアにそれぞれプログラム用メモリ領域１２Ａ、制御ファーム用メモリ領域１２Ｂが確保され、さらにはその他のプログラムにその他のメモリ領域１２Ｃが確保されるようになされている。
【００３３】
またソフトウエア用メモリ１２は、これらプログラム用メモリ領域１２Ａに、異なる試験内容による試験プログラムが複数格納され、これによりこの試験装置１では、このメモリ領域１２Ａに格納した試験プログラムを選択的に実行して、所望する試験を実行できるようになされている。またソフトウエア用メモリ１２は、制御ファーム用メモリ領域１２Ｂに、複数種類の集積回路、試験内容に対応可能に、複数の制御ファームウエアを保持するようになされ、これにより試験装置１においては、信号発生インターフェース１０から集積回路２に制御ファームウエアに対応する種々の伝送フォーマットにより画像データを伝送できるようになされている。
【００３４】
記憶装置１３は、ハードディスク装置等の大容量の記憶装置により構成され、通信装置４を介してダウンロードした各種のプログラム、各種データ、この試験装置１の制御ファームウエア等を保持する。ここでこの実施の形態において、記憶装置１３は、複数種類の集積回路２をそれぞれ試験する試験プログラム、制御プログラム、制御ファームウエア、画像生成用データ、信号生成用データを保持するようになされ、また各種試験項目について対応する試験プログラムを保持するようになされ、中央処理ユニット６の制御により、試験対象の集積回路２、試験内容に応じた対応する試験プログラム、制御プログラム、制御ファームウエア、画像データ、信号生成用データをソフトウエア用メモリ１２、データ用メモリ１１に出力するようになされている。なお記憶装置１３は、ハードディスク装置に代えて、メモリカード、光ディスク装置等の種々の記録手段により構成することができる。
【００３５】
中央処理ユニット６は、図示しないランダムアクセスメモリにワークエリアを確保した図１及び図２に示す処理手順の実行によりこの試験装置１全体の動作を制御する。すなわち中央処理ユニット６は、ユーザーによりソフトウエア用メモリ１２に記録した試験プログラムの実行が指示されると、ステップＳＰ１に移り、ここでソフトウエア用メモリ１２に記録した複数の制御プログラムから対応する制御プログラムをロードする。さらに続くステップＳＰ２において、この制御プログラムに従って対応する制御ファームウエアをロードする。
【００３６】
続いて中央処理ユニット６は、ステップＳＰ３に移り、通信装置４、手操作入力器５からの入力を所定時間待機した後、ステップＳＰ４に移り、通信装置４又は手操作入力器５から入力が得られたか否か判断する。ここで否定結果が得られると、中央処理ユニット６は、ステップＳＰ３に戻るのに対し、肯定結果が得られると、ステップＳＰ５に移る。
【００３７】
ここで中央処理ユニット６は、試験の開始が指示されたか否か判断し、ここで肯定結果が得られると、ステップＳＰ６に移り、試験プログラム、制御プログラムに従って定電流源、定電圧源９を立ち上げて試験対象に駆動用電源を供給し、ステップＳＰ３に戻る。これに対して電源が既に立ち上げられている場合、さらにはステップＳＰ４で否定結果が得られると、ステップＳＰ５からステップＳＰ７に移り、ここで試験の終了が指示されたか否か判断する。ここで肯定結果が得られると、中央処理ユニット６は、ステップＳＰ７からステップＳＰ８に移り、定電流源、定電圧源９により試験対象への電源の供給を停止した後、ステップＳＰ３に戻る。
【００３８】
これに対して電源が既に立ち上げられている状態でステップＳＰ７で否定結果が得られると、中央処理ユニット６は、ステップＳＰ７からステップＳＰ９に移る（図２）。ここで中央処理ユニット６は、画像データの出力が指示されたか否か判断し、ここで肯定結果が得られると、ステップＳＰ１０に移り、試験対象２に画像データを出力して試験対象２を試験する。この処理において、中央処理ユニット６は、ユーザーにより指示された試験プログラムに従った制御プログラムの実行により、対応する制御ファームウエアを介して信号発生インターフェース１０の動作を制御し、これによりメモリ１１に保持した複数種類の制御ファームウエアによる複数種類の伝送フォーマットより、試験対象に対応する伝送フォーマットで画像データを供給する。また試験プログラムに従って、データ用メモリ１１に保持された複数の画像生成用データを選択的に使用して画像データを生成し、これにより試験内容、試験対象に対応する画像データを生成して試験対象に供給する。
【００３９】
またデータ用メモリ１１に保持した複数の信号生成用データより、対応する信号生成用データを信号発生インターフェース１０に供給し、これによりこの信号生成用データで決まる集積回路２に対応するタイミング信号を集積回路２に出力する。
【００４０】
中央処理ユニット６は、この処理において、信号発生インターフェース１０を介して得られる集積回路２の出力信号を判定し、この判定結果により集積回路２の良否を判定する。また中央処理ユニット６は、この判定結果を図示しないインターフェースを介して集積回路２の搬送機構に出力し、またこれら一連の処理結果を記憶装置１３に記録する。中央処理ユニット６は、このような一連の処理を繰り返して集積回路２を順次試験し、オペレータによる指示が得られると、ステップＳＰ１０からステップＳＰ３に戻る。
【００４１】
これに対してステップＳＰ９で否定結果が得られると、中央処理ユニット６は、ステップＳＰ９からステップＳＰ１１に移る。ここで中央処理ユニット６は、メンテナンス等の指示が得られたか否か判断し、ここで肯定結果が得られると、ステップＳＰ１２に移り、対応する処理手順を実行してステップＳＰ３に戻る。なおここでこのようなメンテナンスの処理においては、通信装置４を介して、新規な試験プログラム、制御ファームウエア、画像生成用データ、信号生成用データ等を記憶装置１３にダウンロードする処理、これらの改良されたプログラム、データ等を記憶装置１３にダウンロードする処理、記憶装置１３に格納された試験結果の情報を外部機器にアップロードする処理等である。
【００４２】
これに対してステップＳＰ１１で否定結果が得られると、中央処理ユニット６は、ステップＳＰ１３に移る。ここで中央処理ユニット６は、オペレータにより試験対象の切り換えが指示され、この切り換えによりソフトウエア用メモリ１２に保持した試験プログラムの変更が必要か否か判断する。ここで肯定結果が得られると、中央処理ユニット６は、ステップＳＰ１３からステップＳＰ１４に移り、この指示に係る試験プログラムを記憶装置１３からロードしてソフトウエア用メモリ１２に記録した後、ステップＳＰ３に戻る。これにより試験装置１では、試験対象である集積回路の切り換えに伴い、試験プログラムを変更して試験項目等を変更するようになされている。なお中央処理ユニット６は、オペレータによりソフトウエア用メモリ１２に保持した試験プログラムの更新が指示された場合も、同様にステップＳＰ１３からステップＳＰ１４に移り、試験プログラムを更新し、これにより実行可能な試験プログラムをバージョンアップ等できるようになされている。
【００４３】
これに対してステップＳＰ１３で否定結果が得られると、中央処理ユニット６は、ステップＳＰ１３からステップＳＰ１５に移る。ここで中央処理ユニット６は、試験対象の切り換えが指示され、この切り換えにより画像生成用データの変更が必要か否か判断する。ここで肯定結果が得られると、中央処理ユニット６は、ステップＳＰ１５からステップＳＰ１６に移り、記憶装置１３に保持した対応する画像生成用データをロードしてデータ用メモリ１１の内容を更新し、ステップＳＰ３に戻る。これによりこの試験装置１では、集積回路２に供給可能な画像データを変更するようになされている。なお中央処理ユニット６は、オペレータによりデータ用メモリ１１に保持した画像生成用データの更新が指示された場合も、同様にステップＳＰ１５からステップＳＰ１６に移り、画像生成用データを更新するようになされている。
【００４４】
これに対してステップＳＰ１５で否定結果が得られると、中央処理ユニット６は、ステップＳＰ１７に移る。ここで中央処理ユニット６は、試験対象の切り換えが指示され、この切り換えによりデータ用メモリ１１に保持した信号生成用データの変更が必要か否か判断する。ここで肯定結果が得られると、中央処理ユニット６は、ステップＳＰ１７からステップＳＰ１８に移り、記憶装置１３から対応する信号生成用データをロードしてデータ用メモリ１１の内容を更新した後、ステップＳＰ３に戻る。これによりこの試験装置１は、集積回路２に供給可能なタイミング信号を変更できるようになされている。なお中央処理ユニット６は、オペレータによりデータ用メモリ１１に保持した信号生成用データの更新が指示された場合も、同様にステップＳＰ１７からステップＳＰ１８に移り、画像生成用データを更新するようになされている。
【００４５】
これに対してステップＳＰ１７で否定結果が得られると、中央処理ユニット６は、ステップＳＰ１９に移る。ここで中央処理ユニット６は、試験対象の切り換えが指示され、この切り換えにより制御ファームウエアの変更が必要か否か判断する。ここで肯定結果が得られると、中央処理ユニット６は、ステップＳＰ１９からステップＳＰ２０に移り、記憶装置１３から対応する制御ファームウエアをロードしてソフトウエア用メモリ１２の内容を更新した後、ステップＳＰ２に戻る。これによりこの試験装置１は、集積回路２に供給可能なタイミング信号、選択可能な画像データの伝送フォーマットを変更するようになされている。なお中央処理ユニット６は、オペレータによりデータ用メモリ１１に保持した制御ファームウェアの変更が指示された場合も、同様にステップＳＰ１９からステップＳＰ２０に移り、制御ファームウェアを更新するようになされている。
【００４６】
これに対してステップＳＰ１９で否定結果が得られると、中央処理ユニット６は、ステップＳＰ２１に移る。ここで中央処理ユニット６は、このような試験対象の切り換えにより制御プログラムの変更が必要か否か判断する。ここで肯定結果が得られると、中央処理ユニット６は、ステップＳＰ２１からステップＳＰ２２に移り、記憶装置１３から対応する制御プログラムをロードしてソフトウエア用メモリ１２の内容を更新した後、ステップＳＰ１に戻る。これによりこの試験装置１は、実行可能な制御プログラムを変更するようになされている。なお中央処理ユニット６は、オペレータにより制御プログラムの変更が指示された場合も、同様にステップＳＰ２１からステップＳＰ２２に移り、制御プログラムを更新するようになされている。
【００４７】
これに対してステップＳＰ２１で否定結果が得られると、中央処理ユニット６は、ステップＳＰ２１からステップＳＰ３に戻る。
【００４８】
中央処理ユニット６は、これら試験プログラム、制御ファームウエア、画像生成用データ、信号生成用データ等の更新処理については、手操作入力器５を介して得られるオペレータによる集積回路２の品種名の入力、試験番号等の入力等により、対応する試験プログラム、制御ファームウエア、画像生成用データ、信号生成用データの記録に従って、これら一連の処理を実行するようになされ、これにより試験対象の集積回路２の切り換えに対応して、対応する試験を実行できるようになされている。
【００４９】
（２）実施の形態の動作
以上の構成において、この試験装置１では、オペレータにより集積回路２の試験が指示されると、対応する試験プログラム、この試験プログラムに対応する制御プログラムを中央処理ユニット６により実行することにより、定電流源、定電圧源９が立ち上げられ、対応する電圧、電流により集積回路２に動作用電源が供給される。
【００５０】
またこの試験プログラムの実行により、データ用メモリ１１に保持された画像生成用データより画像データが生成され、この画像データが対応する制御ファームウエアによる伝送フォーマットで信号発生インターフェース１０から出力される。また対応する信号生成用データ、制御ファームウエアにより、信号発生インターフェース１０で集積回路２に対応するタイミング信号が生成され、このタイミング信号が集積回路２に提供される。
【００５１】
試験装置１では、このようにして集積回路２を駆動して、集積回路２の出力信号が信号発生インターフェース１０を介して中央処理ユニット６に取り込まれ、集積回路２の良否が判定される。この集積回路２の製造工程では、この試験の繰り返しにより集積回路２の出荷検査が実行される。
【００５２】
この製造工程において、オペレータが試験の切り換えを指示すると、試験装置１では、これらの試験対象の切り換えが何れの変更を伴うものか判断される。ここでこの変更が、例えば５種類の画像データによる試験を４種類の画像データによる試験に切り換える等の、単なる試験内容の変更にあって、ソフトウエア用メモリ１２に格納してなる複数の試験プログラムより、対応する試験プログラムを選択的に起動することにより対応可能な場合、試験装置１においては、メモリ１２に保持した複数の試験プログラムより、対応する試験プログラムを選択的に実行することにより、種々の集積回路２を試験することができるようになされ、これにより複数の集積回路で共用化できるようになされている。
【００５３】
またこの試験プログラムの実行により、データ用メモリ１１に保持された画像生成用データより、対応する画像生成用データが選択的に信号発生インターフェース１０に出力され、これにより変更に係る画像データにより試験対象が試験される。またこの試験プログラムの実行により、ソフトウエア用メモリ１２に保持した複数の制御ファームウエアのうち、対応する制御ファームウエアを介して信号発生インターフェース１０の動作が制御され、これにより集積回路２に対応する伝送フォーマットにより画像データが出力される。また同様にして試験プログラムの実行により、データ用メモリ１１に保持された信号生成用データより、対応する信号生成用データが選択的に信号発生インターフェース１０に出力され、これにより変更に係るタイミング信号により試験対象が試験される。これらによりこの試験装置１では、試験プログラムに応じて、メモリ１１、１２に格納した複数の制御ファームウェア、画像生成用データ、信号生成用データを選択的に使用して、インターフェース、タイミング信号の異なる集積回路を試験することができ、これによっても複数の集積回路で共用化できるようになされている。
【００５４】
これに対して試験対象の集積回路が、例えばパーソナルコンピュータ用の液晶表示パネルを駆動する集積回路から、携帯電話用の液晶表示パネルを駆動する集積回路に切り換えられた場合、タイミング信号、画像データの伝送フォーマットだけでなく、駆動対象の画素数自体も大きく異なるようになり、さらにタイミング信号も大きく異なることにより、メモリ１１、１２に保持した試験プログラム、制御ファームウエア等の切り換えだけでは、対応できなくなる。また試験対象が新規な集積回路の場合等も、メモリ１１、１２に保持した試験プログラム、制御ファームウエア等の切り換えだけでは、対応できなくなる。同様に試験内容の変更により試験プログラム等をバージョンアップする場合等も発生する。
【００５５】
これらの場合、試験装置１においては、集積回路２に応じて、記憶装置１３に保持した対応する試験プログラム、制御プログラム、制御ファームウエアによりソフトウエア用メモリ１２の内容が更新される。また同様にして、記憶装置１３に保持した対応する信号生成用データ、画像生成用データによりデータ用メモリ１１の内容が更新される。さらにこのようにして更新した試験プログラム、制御ファームウエア等により集積回路２が試験される。
【００５６】
これにより試験装置１では、制御プログラム、制御ファームウエアの更新により画像データのインターフェースが異なる集積回路、タイミング信号が異なる集積回路についても試験することができるようになされている。また試験プログラムの更新により、試験内容の異なる集積回路についても試験することができるようになされている。また画像生成用データの更新により、画素数が異なる集積回路、階調が異なる集積回路についても試験することができ、さらには信号生成用データの更新によりタイミング信号が異なる集積回路についても試験することができるようになされている。
【００５７】
（３）実施の形態の効果
以上の構成によれば、タイミング信号生成等に供する制御ファームウエアを複数種類用意し、試験対象に応じて切り換えることにより、液晶表示パネルを駆動する各種の集積回路で共通に試験装置を使用することができる。
【００５８】
また試験内容に応じた試験プログラムを複数種類有し、試験対象に応じて選択的に試験プログラムを実行することによっても、各種の集積回路で共通に試験装置を使用することができる。
【００５９】
また画像生成用データ、信号生成用データを複数種類用意し、必要に応じて選択的に使用することによっても、各種の集積回路で共通に試験装置を使用することができる。
【００６０】
また主の記憶手段である記憶装置１３から画像生成用データをロードして記憶手段であるメモリ１１に保持した画像生成用データを更新することにより、また主の記憶手段より試験プログラムをロードして記憶手段に保持した試験プログラムを更新することにより、さらには主の記憶手段より信号生成用データをロードして記憶手段に保持した信号生成用データを更新することにより、また主の記憶手段より制御ファームウエア、制御プログラムをロードして記憶手段に保持した制御ファームウエア及び又は制御プログラムを更新することにより、タイミング信号、インターフェース、画素数等が異なる場合でも、各種の集積回路で共通に試験装置を使用することができる。
【００６１】
（４）他の実施の形態
なお上述の実施の形態においては、試験プログラム、制御プログラム、制御ファームウエア、画像生成用データ、信号生成用データの全てについて、変更可能とする場合について述べたが、本発明はこれに限らず、必要に応じて、これらの何れかのみを変更可能としてもよい。
【００６２】
また上述の実施の形態においては、液晶表示パネルを駆動する集積回路の試験装置に本発明を適用する場合について述べたが、本発明はこれに限らず、プラズマディスプレイパネルを駆動する集積回路等、種々のディスプレイパネルを駆動する集積回路の試験装置に広く適用することができる。
【００６３】
【発明の効果】
上述のように本発明によれば、タイミング信号生成等に供する制御ファームウエアを複数種類用意し、試験対象に応じて切り換えることにより、液晶表示パネル等を駆動する各種の集積回路で共通に使用することができるようにする。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る試験装置における中央処理ユニットの処理手順を示すフローチャートである。
【図２】図１の続きを示すフローチャートである。
【図３】本発明の実施の形態に係る試験装置を示すブロック図である。
【符号の説明】
１……試験装置、２……集積回路、３……ＤＣ電源、４……通信装置、６……中央処理ユニット、７……表示器、９……定電流源、定電圧源、１０……信号発生インターフェース、１１……データ用メモリ、１２……ソフトウエア用メモリ、１３……記憶装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a test apparatus, and can be applied to, for example, an integrated circuit test apparatus that drives a liquid crystal display panel. The present invention can be used in common with various integrated circuits for driving liquid crystal display panels and the like by preparing a plurality of types of control firmware for timing signal generation, etc., and switching them according to the test target. Like that.
[0002]
[Prior art]
Conventionally, a liquid crystal display panel is driven by a dedicated integrated circuit. In the manufacturing process of this integrated circuit, this type of integrated circuit is tested and shipped by a test apparatus.
[0003]
That is, in this type of integrated circuit, each pixel is driven by a drive signal corresponding to this image data upon receiving input of image data indicating the gradation of each pixel of the liquid crystal display panel. For this reason, in a test apparatus, this type of integrated circuit is tested by supplying test image data together with an operation reference timing signal and a power source and measuring the output signal of the integrated circuit.
[0004]
[Problems to be solved by the invention]
By the way, in the liquid crystal display panel that is the target of driving this type of integrated circuit, the type of liquid crystal, the size of the screen, the number of pixels, the gradation, and the like are variously different. The interface, the accuracy of the output signal, the driving method of the liquid crystal, etc. have various features. Accordingly, in the conventional manufacturing process, there is a problem that a dedicated test apparatus is provided for each integrated circuit, and the corresponding integrated circuit must be tested by this dedicated test apparatus.
[0005]
If this type of test apparatus can be shared by each integrated circuit, it is considered convenient because it is possible to eliminate the waste of equipment.
[0006]
The present invention has been made in consideration of the above points, and an object of the present invention is to propose a test apparatus that can be commonly used in various integrated circuits for driving a liquid crystal display panel or the like.
[0007]
[Means for Solving the Problems]
In order to solve such a problem, in the first aspect of the present invention, an image generation is performed by applying an operation reference timing signal and image data to an integrated circuit for driving a display panel to test the integrated circuit. Image data generating means for generating image data based on the data for generation and outputting the data to the integrated circuit; timing signal generating means for generating a timing signal based on the data for signal generation and outputting to the integrated circuit; and image generation Data, signal generation data, a test program describing the test procedure of the integrated circuit, a control program for controlling each part in accordance with the test program, and image data generating means operated by the control program as well as Storage means for holding control firmware for controlling the operation of the timing signal generation means, and a test program as well as And control means for controlling the operations of the image data generation means and the timing signal generation means via the control firmware by execution of the control program, and the storage means is adapted to handle a plurality of types of integrated circuits. There are multiple types, the control means is a test program as well as By executing the control program, the operations of the image data generating means and the timing signal generating means are controlled via the control firmware corresponding to the integrated circuit to be tested.
[0008]
According to a second aspect of the present invention, in the configuration of the first aspect, the storage means has a plurality of types of test programs according to the test contents, and the control means executes the test programs according to the test contents.
[0009]
According to a third aspect of the present invention, in the configuration of the first or second aspect, the storage means has a plurality of types of image generation data, and the control means corresponds to an integrated circuit and / or an image corresponding to a test content. Data for generation is supplied to the image data generation means.
[0010]
According to a fourth aspect of the invention, in the configuration of the first, second, or third aspect, the storage means has a plurality of types of signal generation data, and the control means is a signal corresponding to the integrated circuit. Data for generation is supplied to the timing signal generation means.
[0011]
In the invention of claim 5, in the configuration of claim 1, claim 2, claim 3 or claim 4, the control means loads the test program from the main storage means and holds the test program in the storage means. The executable test program is updated by updating.
[0012]
In the invention of claim 6, in the configuration of claim 1, claim 2, claim 3, claim 4 or claim 5, the control means loads the control program from the main storage means and stores it in the storage means. The executable control program is changed by updating the held control program.
[0013]
In the invention of claim 7, in the configuration of claim 1, claim 2, claim 3, claim 4, claim 5 or claim 6, the control means loads the control firmware from the main storage means. Then, the executable control firmware is updated by updating the control firmware held in the storage means.
[0014]
In the invention of claim 8, in the configuration of claim 1, claim 2, claim 3, claim 4, claim 5, claim 6 or claim 7, the control means is an image from the main storage means. The image data that can be supplied to the integrated circuit is updated by loading the generation data and updating the image generation data held in the storage means.
[0015]
In the invention of claim 9, in the configuration of claim 1, claim 2, claim 3, claim 4, claim 5, claim 6, claim 7, or claim 8, the control means is The timing signal that can be supplied to the integrated circuit is updated by loading the signal generation data from the storage means and updating the signal generation data held in the storage means.
[0016]
According to the configuration of the first aspect of the present invention, the operation reference timing signal and the image data are supplied to the integrated circuit that drives the display panel, and the integrated circuit is applied to a test apparatus that tests the integrated circuit. Image data generating means for generating image data and outputting it to the integrated circuit; timing signal generating means for generating a timing signal based on the signal generating data and outputting it to the integrated circuit; image generating data; Generation data, a test program describing a test procedure of the integrated circuit, a control program for controlling each unit in accordance with the test program, and image data generating means operated by the control program as well as Storage means for holding control firmware for controlling the operation of the timing signal generation means, and a test program as well as And control means for controlling the operations of the image data generation means and the timing signal generation means via the control firmware by execution of the control program, and the storage means is adapted to handle a plurality of types of integrated circuits. There are multiple types, the control means is a test program as well as By executing the control program, the control firmware is switched by controlling the operation of the image data generation means and the timing signal generation means via the control firmware corresponding to the integrated circuit to be tested, for example, transmission of image data. Thus, the test apparatus can be shared by integrated circuits or the like having different image data interfaces.
[0017]
According to the configuration of claim 2, in the configuration of claim 1, the storage means has a plurality of types of test programs according to the test contents, and the control means executes the test programs according to the test contents. For an integrated circuit or the like having different test contents, the test apparatus can be shared by changing the test program.
[0018]
According to the configuration of claim 3, in the configuration of claim 1 or claim 2, the storage means has a plurality of types of image generation data, and the control means corresponds to the integrated circuit and / or test contents. By supplying image generation data to the image data generation means, changing the image data supplied to the integrated circuit, testing the integrated circuit expressing different gradations and / or different test contents by changing the image data Devices can be shared.
[0019]
According to the configuration of claim 4, in the configuration of claim 1, claim 2 or claim 3, the storage means has a plurality of types of signal generation data, and the control means corresponds to the integrated circuit. By supplying the signal generation data to the timing signal generation means, it is possible to share the test apparatus for the integrated circuits having different timing signals.
[0020]
According to the configuration of claim 5, in the configuration of claim 1, claim 2, claim 3 or claim 4, the control means loads the test program from the main storage means and holds the test program in the storage means. By updating the executable test program by updating the program, it is possible to share the test apparatus for integrated circuits having different test items, the number of pixels, and the like.
[0021]
According to the configuration of claim 6, in the configuration of claim 1, claim 2, claim 3, claim 4 or claim 5, the control means loads the control program from the main storage means and stores the storage means. By changing the control program held in the above, by changing the control program that can be executed, it is possible to share the test apparatus for the integrated circuits having different detailed settings of test items.
[0022]
According to the configuration of claim 7, in the configuration of claim 1, claim 2, claim 3, claim 4, claim 5 or claim 6, the control means receives control firmware from the main storage means. By updating the control firmware that is loaded and stored in the storage means, and by updating the executable control firmware, the test equipment is shared by the corresponding interface for the integrated circuit related to the new image data interface. Can be
[0023]
According to the configuration of claim 8, in the configuration of claim 1, claim 2, claim 3, claim 4, claim 5, claim 6 or claim 7, the control means is more than the main storage means. New integrated circuits with different numbers of pixels, gradations, etc. by changing the image data that can be supplied to the integrated circuit by loading the image generating data and updating the image generating data held in the storage means In addition, the test apparatus can be shared.
[0024]
According to the configuration of claim 9, in the configuration of claim 1, claim 2, claim 3, claim 4, claim 5, claim 6, claim 7, or claim 8, the control means is By loading the signal generation data from the storage means and updating the signal generation data held in the storage means, thereby updating the timing signal that can be supplied to the integrated circuit, thereby providing a new integrated circuit with different timing signals, etc. With respect to the above, the test apparatus can be shared by changing the signal generation data.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
[0026]
(1) Configuration of the embodiment
FIG. 3 is a block diagram showing the test apparatus according to the embodiment of the present invention. The test apparatus 1 is connected to each terminal of an integrated circuit 2 that drives a liquid crystal display panel via a probe (not shown), and tests the characteristics of the integrated circuit 2. The test apparatus 1 is configured such that the probe is exchanged in accordance with the shape of the integrated circuit 2 so that various integrated circuits 2 can be set as test objects.
[0027]
The DC power supply 3 supplies power for operation to each part of the test apparatus 1. The communication device 4 transmits / receives various maintenance data and the like related to the test device 1 to / from a management computer via a network of a factory where the test device 1 is installed. As a result, the test apparatus 1 can download data and programs necessary for testing each integrated circuit 2 and update control firmware and the like.
[0028]
The manual operation input device 5 is an input means such as a keyboard and a mouse, and notifies the central processing unit (CPU) 6 of user operations. The display device 7 is a display device and notifies the user of various types of information such as test results. The constant current source and the constant voltage source 9 switch their operations under the control of the central processing unit 6, and supply operation power to the integrated circuit 2 to be tested via the probe.
[0029]
The signal generation interface 10 generates and outputs various timing signals used for testing the integrated circuit 2 based on the signal generation data under the control of the central processing unit 6 by the control firmware. Further, image data to be used for the test is generated from the image generation data under the control of the central processing unit 6 by the same control firmware, and is output to the integrated circuit 2 in a corresponding transmission format. The signal generation interface 10 acquires and processes the output signal of the integrated circuit 2 obtained by driving the integrated circuit 2 and notifies the central processing unit 6 of the processing result. Here, such a transmission format is, for example, a parallel transfer method using 3 outputs × 6 bits, a 120-bit parallel transfer method, a parallel transfer using 60 bits and two divisions, a serial transfer using 16-bit slots of 1 bit, and the like. As a result, the signal generation interface 10 generates image data based on the image generation data and outputs the image data to the integrated circuit, and generates a timing signal based on the signal generation data. The timing signal generating means for outputting is configured.
[0030]
The data memory 11 is composed of a rewritable read-only memory, and holds various data used for testing the integrated circuit 2. Here, in this embodiment, the data used for this test is signal generation data used for generation of timing signals supplied to the integrated circuit 2, image generation data used for generation of image data supplied to the integrated circuit 2, and the like. The data memory 11 has a binary data area 11B and an image data area 11A for signal generation data and image generation data, respectively, and another data area 11C for storing other data. It is made to be done.
[0031]
The data memory 11 holds a plurality of image generation data and signal generation data in each of these areas 11A and 11B, respectively, so that the test apparatus 1 can select the image generation data and signal according to the test object. Each of the generation data is selectively used to cope with various test objects.
[0032]
The software memory 12 is composed of a rewritable read-only memory, and holds various programs necessary for testing the integrated circuit 2. Here, in this embodiment, such a program includes a test program that describes specific test contents of the integrated circuit 2, a control program that controls each part in accordance with the test program, and a signal generation interface that operates according to the control program. 10 control firmware or the like. In the software memory 12, a program memory area 12A and a control firmware memory area 12B are secured in the test program and the control firmware, respectively, and another memory area 12C is secured in the other programs. ing.
[0033]
The software memory 12 stores a plurality of test programs having different test contents in the program memory area 12A, whereby the test apparatus 1 selectively executes the test program stored in the memory area 12A. Thus, a desired test can be executed. The software memory 12 holds a plurality of control firmware in the control firmware memory area 12B so as to be compatible with a plurality of types of integrated circuits and test contents. Image data can be transmitted from the generation interface 10 to the integrated circuit 2 by various transmission formats corresponding to the control firmware.
[0034]
The storage device 13 is configured by a large-capacity storage device such as a hard disk device, and holds various programs downloaded via the communication device 4, various data, control firmware of the test device 1, and the like. Here, in this embodiment, the storage device 13 is configured to hold a test program, a control program, control firmware, image generation data, and signal generation data for testing each of a plurality of types of integrated circuits 2. Test programs corresponding to various test items are held. Under the control of the central processing unit 6, the integrated circuit 2 to be tested, the corresponding test program corresponding to the test content, control program, control firmware, image data, The signal generation data is output to the software memory 12 and the data memory 11. The storage device 13 can be constituted by various recording means such as a memory card and an optical disk device instead of the hard disk device.
[0035]
The central processing unit 6 controls the overall operation of the test apparatus 1 by executing the processing procedure shown in FIGS. 1 and 2 in which a work area is secured in a random access memory (not shown). That is, when the central processing unit 6 is instructed by the user to execute the test program recorded in the software memory 12, the central processing unit 6 proceeds to step SP1, where the corresponding control program is controlled from a plurality of control programs recorded in the software memory 12. Load the program. In the subsequent step SP2, the corresponding control firmware is loaded according to this control program.
[0036]
Subsequently, the central processing unit 6 moves to step SP3, waits for a predetermined time for input from the communication device 4 and the manual operation input device 5, and then moves to step SP4 to obtain input from the communication device 4 or the manual operation input device 5. Determine whether or not If a negative result is obtained here, the central processing unit 6 returns to step SP3, whereas if a positive result is obtained, the process proceeds to step SP5.
[0037]
Here, the central processing unit 6 determines whether or not the start of the test has been instructed. If an affirmative result is obtained, the central processing unit 6 proceeds to step SP6 and starts the constant current source and the constant voltage source 9 according to the test program and the control program. The driving power is supplied to the test object, and the process returns to step SP3. On the other hand, if the power supply has already been started, and if a negative result is obtained in step SP4, the process proceeds from step SP5 to step SP7, where it is determined whether or not the end of the test has been instructed. If a positive result is obtained here, the central processing unit 6 moves from step SP7 to step SP8, stops supplying power to the test object by the constant current source and constant voltage source 9, and then returns to step SP3.
[0038]
On the other hand, if a negative result is obtained in step SP7 in a state where the power supply has already been started, the central processing unit 6 moves from step SP7 to step SP9 (FIG. 2). Here, the central processing unit 6 determines whether or not output of image data is instructed. If an affirmative result is obtained here, the process proceeds to step SP10, where the image data is output to the test object 2 to test the test object 2. To do. In this processing, the central processing unit 6 controls the operation of the signal generation interface 10 through the corresponding control firmware by executing the control program according to the test program instructed by the user, and thereby held in the memory 11. The image data is supplied in the transmission format corresponding to the test object from the plurality of types of transmission formats by the plurality of types of control firmware. Further, according to the test program, the image data is generated by selectively using the plurality of image generation data held in the data memory 11, thereby generating the image data corresponding to the test contents and the test object to be tested. To supply.
[0039]
Corresponding signal generation data is supplied to the signal generation interface 10 from a plurality of signal generation data held in the data memory 11, thereby integrating timing signals corresponding to the integrated circuit 2 determined by the signal generation data. Output to circuit 2.
[0040]
In this processing, the central processing unit 6 determines an output signal of the integrated circuit 2 obtained through the signal generation interface 10 and determines whether the integrated circuit 2 is good or bad based on the determination result. The central processing unit 6 outputs the determination result to the transport mechanism of the integrated circuit 2 via an interface (not shown), and records the series of processing results in the storage device 13. The central processing unit 6 repeats such a series of processes to sequentially test the integrated circuit 2, and when an instruction from the operator is obtained, the process returns from step SP10 to step SP3.
[0041]
On the other hand, if a negative result is obtained in step SP9, the central processing unit 6 proceeds from step SP9 to step SP11. Here, the central processing unit 6 determines whether or not an instruction for maintenance or the like has been obtained. If an affirmative result is obtained, the central processing unit 6 proceeds to step SP12, executes the corresponding processing procedure, and returns to step SP3. Here, in such a maintenance process, a process for downloading a new test program, control firmware, image generation data, signal generation data, and the like to the storage device 13 via the communication device 4, and improvements thereof. For example, a process of downloading the recorded program, data, and the like to the storage device 13, a process of uploading information on the test result stored in the storage device 13 to an external device, and the like.
[0042]
On the other hand, if a negative result is obtained in step SP11, the central processing unit 6 proceeds to step SP13. Here, the central processing unit 6 is instructed by the operator to switch the test object, and determines whether or not the test program held in the software memory 12 needs to be changed by this switching. If a positive result is obtained here, the central processing unit 6 moves from step SP13 to step SP14, loads the test program according to this instruction from the storage device 13, records it in the software memory 12, and then goes to step SP3. Return. As a result, in the test apparatus 1, the test program is changed by changing the test program in accordance with the switching of the integrated circuit to be tested. Even when the central processor unit 6 is instructed by the operator to update the test program held in the software memory 12, the CPU similarly proceeds from step SP13 to step SP14 to update the test program and thereby execute an executable test. The program can be upgraded.
[0043]
On the other hand, if a negative result is obtained in step SP13, the central processing unit 6 proceeds from step SP13 to step SP15. Here, the central processing unit 6 is instructed to switch the test target, and determines whether or not the image generation data needs to be changed by this switching. If a positive result is obtained here, the central processing unit 6 proceeds from step SP15 to step SP16, loads the corresponding image generation data held in the storage device 13 and updates the contents of the data memory 11, Return to SP3. As a result, the test apparatus 1 changes image data that can be supplied to the integrated circuit 2. The central processing unit 6 also proceeds from step SP15 to step SP16 and updates the image generation data even when the operator instructs to update the image generation data held in the data memory 11. Yes.
[0044]
On the other hand, if a negative result is obtained in step SP15, the central processing unit 6 proceeds to step SP17. Here, the central processing unit 6 is instructed to switch the test target, and determines whether or not the signal generation data held in the data memory 11 needs to be changed by this switching. If a positive result is obtained here, the central processing unit 6 moves from step SP17 to step SP18, loads the corresponding signal generation data from the storage device 13 and updates the contents of the data memory 11, and then step SP3. Return to. As a result, the test apparatus 1 can change the timing signal that can be supplied to the integrated circuit 2. The central processing unit 6 also proceeds from step SP17 to step SP18 to update the image generation data even when the operator gives an instruction to update the signal generation data held in the data memory 11. Yes.
[0045]
On the other hand, if a negative result is obtained in step SP17, the central processing unit 6 proceeds to step SP19. Here, the central processing unit 6 is instructed to switch the test target, and determines whether or not the control firmware needs to be changed by this switching. If an affirmative result is obtained here, the central processing unit 6 moves from step SP19 to step SP20, loads the corresponding control firmware from the storage device 13, updates the contents of the software memory 12, and then executes step SP2. Return to. As a result, the test apparatus 1 changes the timing signal that can be supplied to the integrated circuit 2 and the transmission format of selectable image data. The central processing unit 6 also proceeds from step SP19 to step SP20 to update the control firmware even when the operator instructs to change the control firmware held in the data memory 11.
[0046]
On the other hand, if a negative result is obtained in step SP19, the central processing unit 6 proceeds to step SP21. Here, the central processing unit 6 determines whether or not the control program needs to be changed by switching the test target. If a positive result is obtained here, the central processing unit 6 moves from step SP21 to step SP22, loads the corresponding control program from the storage device 13 and updates the contents of the software memory 12, and then proceeds to step SP1. Return. Thus, the test apparatus 1 is configured to change an executable control program. The central processing unit 6 also proceeds from step SP21 to step SP22 and updates the control program when the operator instructs to change the control program.
[0047]
On the other hand, if a negative result is obtained in step SP21, the central processing unit 6 returns from step SP21 to step SP3.
[0048]
The central processing unit 6 inputs the type name of the integrated circuit 2 by the operator obtained through the manual operation input device 5 for the update processing of the test program, control firmware, image generation data, signal generation data, and the like. In response to the input of the test number, etc., a series of these processes are executed in accordance with the recording of the corresponding test program, control firmware, image generation data, and signal generation data, thereby the integrated circuit 2 to be tested. Corresponding to the switching, the corresponding test can be executed.
[0049]
(2) Operation of the embodiment
In the above-described configuration, in the test apparatus 1, when the test of the integrated circuit 2 is instructed by the operator, the central processing unit 6 executes the corresponding test program and the control program corresponding to the test program, thereby making the constant current The power source, the constant voltage source 9 is started, and the operating power is supplied to the integrated circuit 2 by the corresponding voltage and current.
[0050]
Also, by executing this test program, image data is generated from the image generation data held in the data memory 11, and this image data is output from the signal generation interface 10 in a transmission format by the corresponding control firmware. Further, a timing signal corresponding to the integrated circuit 2 is generated by the signal generation interface 10 by the corresponding signal generation data and control firmware, and this timing signal is provided to the integrated circuit 2.
[0051]
In the test apparatus 1, the integrated circuit 2 is driven in this way, and the output signal of the integrated circuit 2 is taken into the central processing unit 6 via the signal generation interface 10, and the quality of the integrated circuit 2 is determined. In the manufacturing process of the integrated circuit 2, the shipping inspection of the integrated circuit 2 is executed by repeating this test.
[0052]
In this manufacturing process, when the operator instructs the switching of the test, the test apparatus 1 determines which change is involved in the switching of the test objects. Here, this change is simply a change in test contents, such as switching a test using five types of image data to a test using four types of image data, and a plurality of test programs stored in the software memory 12. In the case where it is possible to cope with the problem by selectively starting the corresponding test program, the test apparatus 1 can execute various tests by selectively executing the corresponding test program from the plurality of test programs held in the memory 12. The integrated circuit 2 can be tested so that it can be shared by a plurality of integrated circuits.
[0053]
Also, by executing this test program, the corresponding image generation data is selectively output from the image generation data held in the data memory 11 to the signal generation interface 10, and thereby the test object is determined by the image data related to the change. Are tested. Also, by executing this test program, the operation of the signal generation interface 10 is controlled through the corresponding control firmware among the plurality of control firmware held in the software memory 12, thereby corresponding to the integrated circuit 2. Image data is output according to the transmission format. Similarly, by executing the test program, the corresponding signal generation data is selectively output from the signal generation data held in the data memory 11 to the signal generation interface 10, whereby the timing signal related to the change is used. The test object is tested. As a result, the test apparatus 1 selectively uses a plurality of control firmware, image generation data, and signal generation data stored in the memories 11 and 12 according to a test program, and integrates different interfaces and timing signals. The circuit can be tested and can be shared by a plurality of integrated circuits.
[0054]
On the other hand, when the integrated circuit to be tested is switched from, for example, an integrated circuit that drives a liquid crystal display panel for a personal computer to an integrated circuit that drives a liquid crystal display panel for a mobile phone, the timing signal and image data Not only the transmission format, but also the number of pixels to be driven itself is greatly different, and the timing signals are also greatly different, so that it is not possible to cope only by switching the test program, control firmware, etc. held in the memories 11 and 12. . In addition, even when the test target is a new integrated circuit, it cannot be dealt with only by switching the test program, control firmware, etc. held in the memories 11 and 12. Similarly, a test program etc. may be upgraded by changing the test contents.
[0055]
In these cases, in the test apparatus 1, the contents of the software memory 12 are updated by the corresponding test program, control program, and control firmware held in the storage device 13 in accordance with the integrated circuit 2. Similarly, the contents of the data memory 11 are updated with the corresponding signal generation data and image generation data held in the storage device 13. Further, the integrated circuit 2 is tested by the test program, control firmware, etc. updated in this way.
[0056]
As a result, the test apparatus 1 can test integrated circuits with different image data interfaces and integrated circuits with different timing signals by updating the control program and control firmware. Also, by updating the test program, it is possible to test even integrated circuits with different test contents. In addition, it is possible to test integrated circuits with different numbers of pixels and different gradations by updating the image generation data, and also to test integrated circuits with different timing signals by updating the signal generation data. It is made to be able to.
[0057]
(3) Effects of the embodiment
According to the above configuration, multiple types of control firmware for timing signal generation, etc. are prepared, and the test equipment is used in common for various integrated circuits that drive the liquid crystal display panel by switching according to the test target. Can do.
[0058]
Also, by having a plurality of types of test programs corresponding to the test contents and selectively executing the test programs according to the test object, the test apparatus can be used in common with various integrated circuits.
[0059]
Also, by preparing a plurality of types of image generation data and signal generation data and selectively using them as necessary, the test apparatus can be used in common with various integrated circuits.
[0060]
Also, by loading the image generation data from the storage device 13 as the main storage means and updating the image generation data held in the memory 11 as the storage means, the test program is loaded from the main storage means. By updating the test program held in the storage means, and further by loading the signal generation data from the main storage means and updating the signal generation data held in the storage means, and also controlling from the main storage means By updating the firmware and / or control program stored in the storage means after loading the firmware and control program, the test device can be shared by various integrated circuits even when the timing signal, interface, number of pixels, etc. are different. Can be used.
[0061]
(4) Other embodiments
In the above-described embodiment, the test program, the control program, the control firmware, the image generation data, and the signal generation data are all described as being changeable. However, the present invention is not limited to this. Only one of these may be changeable as necessary.
[0062]
Further, in the above-described embodiment, the case where the present invention is applied to an integrated circuit test apparatus for driving a liquid crystal display panel has been described. However, the present invention is not limited thereto, and an integrated circuit for driving a plasma display panel, etc. The present invention can be widely applied to an integrated circuit test apparatus for driving various display panels.
[0063]
【The invention's effect】
As described above, according to the present invention, a plurality of types of control firmware for timing signal generation and the like are prepared, and are used in common with various integrated circuits that drive liquid crystal display panels and the like by switching according to the test target. To be able to.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a processing procedure of a central processing unit in a test apparatus according to an embodiment of the present invention.
FIG. 2 is a flowchart showing a continuation of FIG. 1;
FIG. 3 is a block diagram showing a test apparatus according to an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Test apparatus, 2 ... Integrated circuit, 3 ... DC power supply, 4 ... Communication apparatus, 6 ... Central processing unit, 7 ... Display, 9 ... Constant current source, Constant voltage source, 10 ... ... Signal generation interface, 11 ... Data memory, 12 ... Software memory, 13 ... Storage device

Claims

In a test apparatus for testing an integrated circuit by supplying an operation reference timing signal and image data to an integrated circuit that drives a display panel,
Image data generating means for generating the image data based on the image generation data and outputting the image data to the integrated circuit;
Timing signal generating means for generating the timing signal based on signal generation data and outputting the timing signal to the integrated circuit;
The image generation data, the signal generation data, a test program describing a test procedure of the integrated circuit, a control program for controlling each unit in accordance with the test program, and the image data generation by operating with the control program storage means for holding the control firmware for controlling the operation of means and the timing signal generating means,
Control means for controlling operations of the image data generation means and the timing signal generation means via the control firmware by execution of the test program and the control program,
The storage means
In order to support multiple types of integrated circuits, the control firmware has multiple types,
The control means includes
By executing the test program and the control program, the operation of the image data generation unit and the timing signal generation unit is controlled via the control firmware corresponding to the test target integrated circuit. apparatus.

The storage means
Depending on the content of the test, it has multiple types of test programs,
The control means includes
The test apparatus according to claim 1, wherein the test program is executed according to the content of the test.

The storage means
Having a plurality of types of data for image generation,
The control means includes
The test apparatus according to claim 1, wherein the image generation data corresponding to the integrated circuit and / or the test content is supplied to the image data generation unit.

The storage means
Having a plurality of types of data for signal generation,
The control means includes
4. The test apparatus according to claim 1, wherein the signal generation data corresponding to the integrated circuit is supplied to the timing signal generation unit. 5.

The control means includes
The executable test program is updated by loading the test program from a main storage unit and updating the test program held in the storage unit. The test apparatus according to claim 3 or claim 4.

The control means includes
The executable control program is changed by loading the control program from a main storage unit and updating the control program held in the storage unit. The test apparatus according to claim 3, 4 or 5.

The control means includes
The executable control firmware is updated by loading the control firmware from a main storage unit and updating the control firmware held in the storage unit. The test apparatus according to claim 2, claim 3, claim 4, claim 5 or claim 6.

The control means includes
The image data that can be supplied to the integrated circuit is updated by loading the image generation data from a main storage unit and updating the image generation data held in the storage unit. The test apparatus according to claim 1, claim 2, claim 3, claim 4, claim 5, claim 6, or claim 7.

The control means includes
The timing signal that can be supplied to the integrated circuit is updated by loading the signal generation data from a main storage unit and updating the signal generation data held in the storage unit. The test apparatus according to claim 1, claim 2, claim 3, claim 4, claim 5, claim 6, claim 7, or claim 8.