JP4138725B2 - 乱数発生装置及び乱数発生方法 - Google Patents
乱数発生装置及び乱数発生方法 Download PDFInfo
- Publication number
- JP4138725B2 JP4138725B2 JP2004287311A JP2004287311A JP4138725B2 JP 4138725 B2 JP4138725 B2 JP 4138725B2 JP 2004287311 A JP2004287311 A JP 2004287311A JP 2004287311 A JP2004287311 A JP 2004287311A JP 4138725 B2 JP4138725 B2 JP 4138725B2
- Authority
- JP
- Japan
- Prior art keywords
- electrical
- fuse element
- electrical fuse
- state
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明の実施形態の乱数発生装置は、電気ヒューズ素子の破壊耐圧のばらつきをデジタルデータに変換することにより、0と1の出現割合の偏りを低減させる仕組みを持つ装置である。電気ヒューズ素子の破壊耐圧のばらつきは、電気ヒューズ素子の製造によって自然に生じるものである。通常は、このばらつき具合は正規分布にしたがうので、0と1の出現割合の偏りを低減させることができると期待できる。また、破壊耐圧がある閾値以下の電気ヒューズ素子を絶縁破壊という不可逆状態にするため、読み出し毎に同じ乱数を得ることが可能である。
本実施形態の乱数発生装置は、1つの電気ヒューズ素子が絶縁破壊することにより1ビットデータの乱数を発生させるものであり、図1に示すように、電源101、制御回路102、電気ヒューズ素子103、モニター回路104、ラッチ回路105、全体制御部106を備えている。
制御回路102はトランジスタ201、202からなる。しかし、これらトランジスタと同様な機能を持つスイッチであれば他のものでもよい。また、電気ヒューズ素子103は、例えば、ソース、ドレイン、ボディを接地させたNMOSFET又はPMOSFET等のMOSFET203とする。
本実施形態の乱数発生装置は、第1の実施形態の乱数発生装置と比較して、電気ヒューズ素子が複数あることが異なる。この変更に伴い、電源、制御回路、モニター回路、全体制御部等も異なる。本実施形態の乱数発生装置のその他の装置部分は第1の実施形態の乱数発生装置の装置部分と同様である。同様な装置部分は第1の実施形態と同一な番号を付与し、その詳細な説明は省略する。
電源301は、電気ヒューズ素子103及び電気ヒューズ素子303に電気的なストレスをかけ、電気ヒューズ素子103又は電気ヒューズ素子303を電気的絶縁状態から電気的導通状態に変化させることができるものである。電源301は、例えば、電気ヒューズ素子103及び電気ヒューズ素子303に高電圧を印加して電気ヒューズ素子103又は電気ヒューズ素子303の電気的絶縁状態を破壊する、又は、電気ヒューズ素子103及び電気ヒューズ素子303に高電流を流して電気ヒューズ素子103又は電気ヒューズ素子303の電気的絶縁状態を破壊する。
また、電源301は、電源101とは異なり、電気的ストレスを時間変化させつつ電気ヒューズ素子103、303にかける。より詳しくは、電源301は、電気ヒューズ素子103、303のいずれかが破壊すると想定される程度の電気的ストレスの値よりも十分小さい値から時間と共にこの値を大きくする。このように電気ヒューズ素子103、303により乱数を発生する場合と異なり、電気ヒューズ素子103、303のどちらが絶縁状態になっているかを判定する場合には、電源301は、モニター回路304がその判定をすることができるような電圧又は電流を発生する。その他は、電源101と同様である。
電気ヒューズ素子103、303はそれぞれ、ソース、ドレイン、ボディを接地させたNMOSFET又はPMOSFET等のMOSFET402、403とする。MOSFET402、403は、図4に示すように、それぞれ抵抗404、405と直列に接続し、抵抗401を介して制御回路302に並列に接続する。抵抗404と抵抗405は、同じ抵抗値とする。例えば、電気的ストレスを与えた時、MOSFET402が先に絶縁破壊するとすると、抵抗401、抵抗404の各抵抗値は、絶縁膜破壊したMOSFET402の抵抗値の10倍程度に設定する。
また、モニター回路304は、抵抗404とMOSFET402との間のノードN42、及び、抵抗405とMOSFET403との間のノードN43と接続し、例えば、これらノードの各電圧値をモニターする。
仮に、MOSFET402の方がMOSFET403よりも破壊耐圧が低いとすると、MOSFET402の方が先に絶縁膜破壊し、MOSFET402は或る抵抗値を有する抵抗体と等価になる。このとき、抵抗401、抵抗404の各抵抗値が共に絶縁膜破壊したMOSFET402の抵抗値の10倍程度に設定されている場合、ノードN41、ノードN42の電圧値はどちらも、MOSFET402の絶縁膜が破壊された電圧値の約1/2となり、破壊されていないMOSFET403への電圧ストレスを軽減し、破壊されていないMOSFET403の破壊を防ぐ。このように、抵抗401及び抵抗404の抵抗値は電気ヒューズ破壊後のノードN41が絶縁膜破壊電圧値よりも十分に低い電圧値になるような値に設定しておく。
また、モニター回路304はノードN42の電圧変化をモニターしている。MOSFET402が絶縁膜破壊された場合、モニター回路304は、制御回路302に破壊阻止信号を送り、制御回路302が電源301からの電気的ストレスを阻止する。すなわち、制御回路302が電源301からの電圧印加を停止する。
(変形例1)
本変形例の乱数発生装置を図5を参照して説明する。
制御回路302は、トランジスタ501、502、503からなる。モニター回路304は、インバーター504、505からなる。また、本変形例の乱数発生装置は、新たに、プリチャージ回路508、全体制御部509を備える。プリチャージ回路508は、乱数を発生させる前に、図5に示すノードN51とノードN52をhighレベルにチャージする。全体制御部509は、全体制御部305の機能に加えて、乱数を発生させる前に、プリチャージ回路508に作動指示を送る。
また、読み出し時のノードN53とノードN54との電位差を大きくして0又は1のデジタルデータをラッチしやすくするために、抵抗506の抵抗値は絶縁膜破壊時のMOSFET402の抵抗値よりも十分大きくすることが好ましい。同様に、同様の理由により、抵抗507の抵抗値は絶縁膜破壊時のMOSFET403の抵抗値よりも十分大きくすることが好ましい。
本変形例の乱数発生装置を図6を参照して説明する。
制御回路302は、トランジスタ601、トランジスタ602からなる。また、本変形例の乱数発生装置は、モニター回路とラッチ回路の機能を合わせ持つモニターラッチ回路603を備える。モニターラッチ回路603は、インバーター604、605、トランスミッションゲート606、607を備える。
Claims (11)
- 電気的ストレスを受けると絶縁状態から絶縁破壊状態に変化する1つの電気ヒューズ素子と、
前記電気ヒューズ素子と同一の工程で製造された複数の電気ヒューズ素子で絶縁破壊状態になる破壊耐圧の分布での平均値に対応する第1の電気的ストレス、又は、前記電気ヒューズ素子の絶縁状態を検出するための第2の電気的ストレスを前記電気ヒューズ素子に供給する供給手段と、
前記第1又は第2の電気的ストレスのうちのいずれか一方を前記電気ヒューズ素子に供給するように制御する制御手段と、
前記第1の電気的ストレスが前記電気ヒューズ素子に印加された後、前記第2の電気ストレスが前記電気ヒューズ素子に印加された場合に、前記電気ヒューズ素子が絶縁状態にあるか若しくは絶縁破壊状態にあるかを読み出す読出手段と、
前記電気ヒューズ素子が絶縁状態にあるか否かに基づいて、0又は1のデジタルデータを対応付ける対応付け手段を具備することを特徴とする乱数発生装置。 - 前記供給手段は、電気的ストレスとして、前記電気ヒューズ素子に電圧を印加する若しくは電流を流すことを特徴とする請求項1に記載の乱数発生装置。
- 前記制御手段は、
前記第1又は第2の電気的ストレスのうちのいずれか一方を選択する選択信号を前記供給手段に出力する出力手段と、
前記供給手段から前記第1又は第2の電気的ストレスを前記電気ヒューズ素子に供給するか否かを切り換える切換手段と、
を具備することを特徴とする請求項1又は請求項2に記載の乱数発生装置。 - 前記電気ヒューズ素子は、ソース、ドレイン、ボディを接地させたMOS(metal oxide semiconductor)構造を有する、若しくは、キャパシタ構造を有することを特徴とする請求項1から請求項3のいずれか1項に記載の乱数発生装置。
- 電気的ストレスを受けると絶縁状態から絶縁破壊状態に変化する複数の電気ヒューズ素子と、
前記複数の電気ヒューズ素子に含まれる各電気ヒューズ素子を絶縁破壊状態にする電気的ストレスの値のうちの最小値よりも小さい値から時間と共に大きくなる第1の電気的ストレス、又は、前記各電気ヒューズ素子の絶縁状態を検出するための第2の電気的ストレスを前記電気ヒューズ素子に供給する供給手段と、
前記第1又は第2の電気的ストレスのうちのいずれか一方を前記電気ヒューズ素子に供給するように制御する制御手段と、
前記第1の電気的ストレスが各前記電気ヒューズ素子に印加されて、或る電気ヒューズ素子が絶縁破壊状態になった場合に、該電気ヒューズ素子以外の複数の電気ヒューズ素子の絶縁破壊を阻止する阻止手段と、
前記第1の電気的ストレスが各前記電気ヒューズ素子に印加された後、前記第2の電気ストレスが前記電気ヒューズ素子に印加された場合に、前記電気ヒューズ素子が絶縁状態にあるか若しくは絶縁破壊状態にあるかを読み出す読出手段と、
前記複数の電気ヒューズ素子のうちの絶縁破壊状態になった電気ヒューズ素子に基づいて、0又は1のデジタルデータを対応付ける対応付け手段を具備することを特徴とする乱数発生装置。 - 前記供給手段は、電気的ストレスとして、前記電気ヒューズ素子に電圧を印加する若しくは電流を流すことを特徴とする請求項5に記載の乱数発生装置。
- 前記制御手段は、
前記第1又は第2の電気的ストレスのうちのいずれか一方を選択する選択信号を前記供給手段に出力する出力手段と、
前記供給手段から前記第1又は第2の電気的ストレスを前記電気ヒューズ素子に供給するか否かを切り換える切換手段と、
を具備することを特徴とする請求項5又は請求項6に記載の乱数発生装置。 - 各前記電気ヒューズ素子は、ソース、ドレイン、ボディを接地させたMOS(metal oxide semiconductor)構造を有する、若しくは、キャパシタ構造を有することを特徴とする請求項5から請求項7のいずれか1項に記載の乱数発生装置。
- 前記阻止手段は、一端を前記供給手段に接続し、他端を前記複数の電気ヒューズ素子のゲートに接続してある第1の抵抗と、一端を前記電気ヒューズ素子のソース、ドレイン、ボディのいずれかに接続し、他端を接地してある抵抗を複数有する抵抗群を具備し、
前記第1の抵抗と前記抵抗群に属する抵抗の抵抗値は、前記電気ヒューズ素子が絶縁破壊した場合の抵抗値よりも、該電気ヒューズ素子以外の複数の電気ヒューズ素子が絶縁破壊しない程度に大きく設定することを特徴とする請求項8に記載の乱数発生装置。 - 電気的ストレスを受けると絶縁状態から絶縁破壊状態に変化する1つの電気ヒューズ素子を利用する乱数発生方法において、
前記電気ヒューズ素子と同一の工程で製造された複数の電気ヒューズ素子で絶縁破壊状態になる破壊耐圧の分布での平均値に対応する第1の電気的ストレス、又は、前記電気ヒューズ素子の絶縁状態を検出するための第2の電気的ストレスを前記電気ヒューズ素子に供給し、
前記第1又は第2の電気的ストレスのうちのいずれか一方を前記電気ヒューズ素子に供給するように制御し、
前記第1の電気的ストレスが前記電気ヒューズ素子に印加された後、前記第2の電気ストレスが前記電気ヒューズ素子に印加された場合に、前記電気ヒューズ素子が絶縁状態にあるか若しくは絶縁破壊状態にあるかを読み出し、
前記電気ヒューズ素子が絶縁状態にあるか否かに基づいて、0又は1のデジタルデータを対応付けることを特徴とする乱数発生方法。 - 電気的ストレスを受けると絶縁状態から絶縁破壊状態に変化する複数の電気ヒューズ素子を利用する乱数発生方法において、
前記複数の電気ヒューズ素子に含まれる各電気ヒューズ素子を絶縁破壊状態にする電気的ストレスの値のうちの最小値よりも小さい値から時間と共に大きくなる第1の電気的ストレス、又は、前記各電気ヒューズ素子の絶縁状態を検出するための第2の電気的ストレスを前記電気ヒューズ素子に供給し、
前記第1又は第2の電気的ストレスのうちのいずれか一方を前記電気ヒューズ素子に供給するように制御し、
前記第1の電気的ストレスが各前記電気ヒューズ素子に印加されて、或る電気ヒューズ素子が絶縁破壊状態になった場合に、該電気ヒューズ素子以外の複数の電気ヒューズ素子の絶縁破壊を阻止し、
前記第1の電気的ストレスが各前記電気ヒューズ素子に印加された後、前記第2の電気ストレスが前記電気ヒューズ素子に印加された場合に、前記電気ヒューズ素子が絶縁状態にあるか若しくは絶縁破壊状態にあるかを読み出し、
前記複数の電気ヒューズ素子のうちの絶縁破壊状態になった電気ヒューズ素子に基づいて、0又は1のデジタルデータを対応付けることを特徴とする乱数発生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287311A JP4138725B2 (ja) | 2004-09-30 | 2004-09-30 | 乱数発生装置及び乱数発生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287311A JP4138725B2 (ja) | 2004-09-30 | 2004-09-30 | 乱数発生装置及び乱数発生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006099625A JP2006099625A (ja) | 2006-04-13 |
JP4138725B2 true JP4138725B2 (ja) | 2008-08-27 |
Family
ID=36239339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004287311A Active JP4138725B2 (ja) | 2004-09-30 | 2004-09-30 | 乱数発生装置及び乱数発生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4138725B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106354474A (zh) * | 2015-07-14 | 2017-01-25 | 爱思开海力士有限公司 | 随机数发生电路及包括其的半导体系统 |
-
2004
- 2004-09-30 JP JP2004287311A patent/JP4138725B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106354474A (zh) * | 2015-07-14 | 2017-01-25 | 爱思开海力士有限公司 | 随机数发生电路及包括其的半导体系统 |
CN106354474B (zh) * | 2015-07-14 | 2020-10-20 | 爱思开海力士有限公司 | 随机数发生电路及包括其的半导体系统 |
Also Published As
Publication number | Publication date |
---|---|
JP2006099625A (ja) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8380768B2 (en) | Random number generator | |
KR100654126B1 (ko) | 포스트-패키지 디램 리페어를 위한 안티퓨즈 회로 | |
JP2005302091A (ja) | 半導体集積回路装置及びそのプログラム方法 | |
US9190166B2 (en) | Memory element, semiconductor device, and writing method | |
KR100718901B1 (ko) | 어드레스 발생 회로 | |
KR20130084922A (ko) | 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법 | |
US8638631B2 (en) | Semiconductor device | |
JP2007116045A (ja) | 半導体装置 | |
KR100880058B1 (ko) | 프로그램가능한 판독전용 메모리 | |
JP2006294085A (ja) | 半導体装置 | |
US20130279279A1 (en) | Semiconductor device | |
US6903436B1 (en) | Multiple-time programmable electrical fuse utilizing MOS oxide breakdown | |
US6020777A (en) | Electrically programmable anti-fuse circuit | |
JP4138725B2 (ja) | 乱数発生装置及び乱数発生方法 | |
US20060244510A1 (en) | E-fuse circuit using leakage current path of transistor | |
US8189419B2 (en) | Apparatus for nonvolatile multi-programmable electronic fuse system | |
US6549063B1 (en) | Evaluation circuit for an anti-fuse | |
US6903986B2 (en) | Method and apparatus for improving the reliability of the reading of integrated circuit fuses | |
US9025406B2 (en) | Semiconductor integrated circuit and method of driving the same | |
US6606264B2 (en) | Programmable circuit and its method of operation | |
US20050195016A1 (en) | Small size circuit for detecting a status of an electrical fuse with low read current | |
US8289070B2 (en) | Fuse circuit | |
US6043637A (en) | Voltage generator circuit | |
US11928248B1 (en) | Semiconductor device with mechanism to prevent reverse engineering | |
KR100713064B1 (ko) | 반도체 메모리의 데이터폭 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4138725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |