JP4136167B2

JP4136167B2 - Semiconductor integrated circuit device

Info

Publication number: JP4136167B2
Application number: JP07508199A
Authority: JP
Inventors: 敏一田付
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1999-03-19
Filing date: 1999-03-19
Publication date: 2008-08-20
Anticipated expiration: 2019-03-19
Also published as: JP2000267064A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に駆動すべき液晶パネルのデータ線に接続されるボルテージホロワ接続の演算増幅器のバイアス電流を調整可能とした半導体集積回路装置に関する。
【０００２】
【従来の技術】
液晶表示装置において、液晶パネルのデータ線を駆動する水平ドライバＩＣの出力段には、データ信号に基づく階調電圧をインピーダンス変換して液晶パネルに駆動電圧として出力するために、ボルテージホロワ接続の演算増幅器とこの演算増幅器に含まれるＭＯＳトランジスタにバイアス電流を流すためのバイアス回路部とを備えている。液晶パネルを駆動するとき、全画面に同一色を出力する場合でも液晶の寿命を伸ばすためにドット反転駆動の場合はドットごと、ライン反転駆動の場合はラインごとに正電圧と負電圧を交互に印加しなければならないので、演算増幅器からは負電圧から正電圧の立ち上がり波形と正電圧から負電圧の立ち下がり波形の電圧が出力される。この立ち上がり波形および立ち下がり波形は液晶パネルへの書き込みが正常に行なわれるためには傾きが急峻であることが要求される。この立ち上がり波形および立ち下がり波形は液晶パネルの負荷が大きくなるに従い、または、演算増幅器に含まれるＭＯＳトランジスタのバイアス電流が小さくなるに従い緩やかな傾きとなり、逆に液晶パネルの負荷が小さくなるに従い、または、演算増幅器に含まれるＭＯＳトランジスタのバイアス電流が大きくなるに従い急な傾きとなる。したがって、液晶パネルへの書き込みが正常に行なわれ、かつ、バイアス電流による消費電流が小さくなる適正な立ち上がり波形および立ち下がり波形の傾きとするには、液晶パネルの負荷の大きさに応じて演算増幅器のバイアス電流を増減する必要があり、例えば、負荷がより大きくなれば演算増幅器はバイアス電流をより大きく、負荷がより小さくなれば演算増幅器はバイアス電流をより小さくする必要がある。水平ドライバＩＣには、この液晶パネルの負荷の大きさに応じて演算増幅器に複数段階のバイアス電流を切換えて流すためのバイアス回路部が従来から使用されている。
【０００３】
上記の従来のバイアス回路部について詳しく説明するに先立ち、上記の演算増幅器について簡単に触れておく。図６に示す１例は立ち上がり専用演算増幅器１と立ち下がり専用演算増幅器２との２アンプ方式で、演算増幅器１の回路例は図８に、演算増幅器２の回路例は図９に示し、演算増幅器１には演算増幅器１のＮチャネルＭＯＳトランジスタＱ５，Ｑ７にバイアス電圧を供給する端子３を有し、演算増幅器２には演算増幅器２のＰチャネルＭＯＳトランジスタＱ１５，Ｑ１７にバイアス電圧を供給する端子４を有している。演算増幅器１のＭＯＳトランジスタＱ５および演算増幅器２のＱ１５に流れるバイアス電流が大きくなるに従いそれぞれの波形の傾きは急峻となり、逆に小さくなるに従いそれぞれの波形の傾きは緩やかとなる。波形図７に示す他例は立ち上がり波形と立ち下がり波形の両方をひとつの演算増幅器５で出力する１アンプ方式で、演算増幅器５の回路例は図示しないが基本的には図８および図９の回路を一体化した回路で、演算増幅器５には図６に示す端子３，４に相当するバイアス電圧を供給する端子６，７を有している。
【０００４】
次に従来のバイアス回路部を図５を参照して説明する。図において、バイアス回路部１０は、バイアス電流源１１とバイアス電圧取出し回路１２とを備えている。バイアス電流源１１は、相異なるオン抵抗Ｒ１，Ｒ２（Ｒ１＞Ｒ２）を有する並列接続のバイアス電流源用ＰチャネルＭＯＳトランジスタＱ２１，Ｑ２２と、インバータ１３と、バイアス切り換え端子１４とを有している。ＭＯＳトランジスタＱ２１，Ｑ２２はソースを高電圧側端子ＶDDに接続し、ドレインをバイアス電圧取出し回路１２に接続し、ゲートをＭＯＳトランジスタＱ２２のゲートはインバータ１３を介してＭＯＳトランジスタＱ２１のゲートに共通接続してバイアス切り換え端子１４に接続している。
【０００５】
バイアス電圧取出し回路１２は、バイアス電流源１１と低電圧側端子ＶSS間に接続されたＮチャネルＭＯＳトランジスタＱ２３と、ＭＯＳトランジスタＱ２３にミラー接続されたＮチャネルＭＯＳトランジスタＱ２４と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭＯＳトランジスタＱ２４とで直列接続されたＰチャネルＭＯＳトランジスタＱ２５と、ＭＯＳトランジスタＱ２５にミラー接続されたＰチャネルＭＯＳトランジスタＱ２６と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭＯＳトランジスタＱ２６とで直列接続されたＮチャネルＭＯＳトランジスタＱ２７とを有している。ＭＯＳトランジスタＱ２３は、ドレインをＭＯＳトランジスタＱ２１，Ｑ２２のドレインに接続し、ソースを低電圧側端子ＶSSに接続し、ドレインとゲートとを短絡させてダイオード接続している。ＭＯＳトランジスタＱ２４は、ドレインをＭＯＳトランジスタＱ２５のドレインに接続し、ソースを低電圧側端子ＶSSに接続し、ゲートをＭＯＳトランジスタＱ２３のゲートに接続している。ＭＯＳトランジスタＱ２５は、ソースを高電圧側端子ＶDDに接続し、ドレインとゲートとを短絡させてダイオード接続して演算増幅器のＰチャネルＭＯＳトランジスタのバイアス電圧を取出すための端子１５に接続している。ＭＯＳトランジスタＱ２６は、ソースを高電圧側端子ＶDDに接続し、ドレインをＭＯＳトランジスタＱ２７のドレインに接続し、ゲートをＭＯＳトランジスタＱ２５のゲートに接続している。ＭＯＳトランジスタＱ２７は、ソースを低電圧側端子ＶSSに接続し、ドレインとゲートとを短絡させてダイオード接続して演算増幅器のＮチャネルＭＯＳトランジスタのバイアス電圧を取出すための端子１６に接続している。バイアス回路部１０の演算増幅器への接続は、２アンプ方式の場合、演算増幅器１の端子３に端子１６で行うと共に演算増幅器２の端子４に端子１５で行い、１アンプ方式の場合、演算増幅器５の端子６に端子１６で行うと共に演算増幅器５の端子７に端子１５で行っている。
【０００６】
次に上記のバイアス回路部１０の動作を説明する。バイアス切り換え端子１４にＬ入力されるとＭＯＳトランジスタＱ２１がＯＮ動作してバイアス電流源１１の抵抗はＭＯＳトランジスタＱ２１のＯＮ抵抗Ｒ１（＞Ｒ２）となり、バイアス電流源１１にはＯＮ抵抗Ｒ１に対応した電流がＯＮ抵抗Ｒ２に対応した場合より小さい電流で流れ、バイアス電圧取出し回路１２からはＯＮ抵抗Ｒ２に対応した場合より端子１５により小さい（ＶDDにより近い）バイアス電圧が供給され、端子１６により小さい（ＶSSにより近い）バイアス電圧が供給される。バイアス切り換え端子１４にＨ入力されるとＭＯＳトランジスタＱ２２がＯＮ動作してバイアス電流源１１の抵抗はＭＯＳトランジスタＱ２２のＯＮ抵抗Ｒ２（＜Ｒ１）となり、バイアス電流源１１にはＯＮ抵抗Ｒ２に対応した電流がＯＮ抵抗Ｒ１に対応した場合より大きい電流で流れ、バイアス電圧取出し回路１２からはＯＮ抵抗Ｒ１に対応した場合より端子１５に、より大きい（ＶDDからより遠い）バイアス電圧が供給され、端子１６に、より大きい（ＶSSからより遠い）バイアス電圧が供給される。
【０００７】
従って、バイアス電流源１１のＯＮ抵抗Ｒ１にマッチングする比較的小さい負荷の液晶パネルとバイアス電流源１１のＯＮ抵抗Ｒ２にマッチングする比較的大きい負荷の液晶パネルとがあるとき、このバイアス回路部１０を有する水平ドライバＩＣに接続される液晶パネルが前者のときバイアス切り換え端子１４にＬ入力してバイアス電流源１１の抵抗としてＭＯＳトランジスタＱ２１のＯＮ抵抗Ｒ１（＞Ｒ２）を選択すると、演算増幅器の出力は液晶パネルの負荷に対応する比較的小さい駆動能力となり、後者のときバイアス切り換え端子１４にＨ入力してバイアス電流源１１の抵抗としてＭＯＳトランジスタＱ２２のＯＮ抵抗Ｒ２（＜Ｒ１）を選択すると、演算増幅器の出力は液晶パネルの負荷に対応する比較的大きい駆動能力となる。
【０００８】
【発明が解決しようとする課題】
ところで、従来のバイアス回路は複数個（図５では２個）の限られたバイアス電流源用ＭＯＳトランジスタを切換えてバイアス電流源の電流値を変えることにより演算増幅器のバイアス電流値を変え演算増幅器出力の駆動能力を変えているため、演算増幅器出力の駆動能力の変化量が限られており、液晶パネルの大きさを変更したときや、液晶パネルの製造ばらつきによって、液晶パネルの抵抗または容量負荷が変化したとき、演算増幅器出力の駆動能力を適正値に切換えることができず不足または過度となり、不足の場合は出力波形の立ち上がりおよび立ち下がり波形の傾きが緩やかとなって液晶パネルへの書き込みが間に合わず液晶パネルの表示異常になり、過度の場合は演算増幅器のバイアス電流による消費電流が大きくなるという問題があった。
従って、本発明は上記の問題点を解決するためになされたもので、液晶パネルの大きさを変更したときや、液晶パネルの製造ばらつきに対応してバイアス回路のバイアス電流源の電流を調整可能とした半導体集積回路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
（１）本発明に係わる半導体集積回路装置は、駆動すべき液晶パネルのデータ線に出力端子を介して接続されるボルテージホロワ接続の演算増幅器と、この演算増幅器にバイアス電圧を供給するバイアス回路部とを備えた半導体集積回路装置において、前記バイアス回路部に前記バイアス電圧を調整する複数のバイアス調整端子を設け、これら端子間を開放状態、短絡状態または外付け抵抗接続状態に選択可能としたことを特徴とする。
（２）本発明に係わる半導体集積回路装置は上記（１）項において、前記バイアス回路がバイアス電流源として直列接続した複数個のＭＯＳトランジスタを有し、前記バイアス調整端子が前記ＭＯＳトランジスタのうち少なくとも１個のＭＯＳトランジスタのソースおよびドレインに接続されていることを特徴とする。
（３）本発明に係わる半導体集積回路装置は上記（１）項において、前記演算増幅器が立ち上がり波形と立ち下がり波形の両方を出力する１アンプ方式である。
（４）本発明に係わる半導体集積回路装置は上記（１）項において、前記演算増幅器が立ち上がり用演算増幅器と立ち下がり用演算増幅器とからなる２アンプ方式であることを特徴とする。
（５）本発明に係わる半導体集積回路装置は上記（３）項において、前記バイアス回路が前記演算増幅器の立ち上がり波形用バイアス電圧と立ち下がり波形用バイアス電圧とを取出すバイアス電圧取出し回路を有することを特徴とする。
（６）本発明に係わる半導体集積回路装置は上記（４）項において、前記バイアス回路が前記立ち上がり用演算増幅器と立ち下がり用演算増幅器演算増幅器へのバイアス電圧を取出すバイアス電圧取出し回路を有することを特徴とする。
【００１０】
【発明の実施の形態】
以下に、本発明に基づき、液晶表示装置において、液晶パネルを駆動する第１実施例の半導体集積回路装置である水平ドライバＩＣを液晶パネルのデータ線３８４本分の駆動能力を有するものとして図１および図３を参照して説明する。尚、図５乃至図７と同一部分には同一符号を付してその説明を省略する。
図１において、水平ドライバＩＣ１００は出力段にデータ線３８４本に対応し図７に示したのと同一の１アンプ方式のボルテージホロワ接続の３８４個の演算増幅器５と、各演算増幅器５の出力にそれぞれ接続された３８４個の出力端子８と、各演算増幅器５に共通のバイアス回路部２０と、バイアス回路部２０に接続されたバイアス調整端子２７，２８とを備え、各演算増幅器５の入力は水平ドライバＩＣ１００内の図示しないシフトレジスタ、データレジスタ、ラッチ、レベルシフタ及びＤ／Ａコンバータを順次段接続した前段回路のＤ／Ａコンバータの出力に接続されている。このドライバＩＣ１００はドット反転駆動にでもライン反転駆動にでも用いることができる。
【００１１】
バイアス回路部２０は図３に示すように、バイアス電流源２１と従来のバイアス回路部１０に備えられたのと同一のバイアス電圧取出し回路１２とを備えている。バイアス電流源２１は、オン抵抗Ｒ１−Ｒ２，Ｒ２（Ｒ２＜Ｒ１）を有する直列接続のバイアス電流源用ＰチャネルＭＯＳトランジスタＱ３１，Ｑ３２を有している。ＭＯＳトランジスタＱ３１はソースを高電圧側端子ＶDDに接続し、ドレインをＭＯＳトランジスタＱ３２のソースに接続し、ゲートを低電圧側端子ＶSSに接続している。ＭＯＳトランジスタＱ３２はドレインをバイアス電圧取出し回路１２のＭＯＳトランジスタＱ２３のドレインに接続し、ゲートを低電圧側端子ＶSSに接続している。バイアス調整端子２７，２８はＭＯＳトランジスタＱ３１のソースおよびドレインに接続している。バイアス回路部２０の演算増幅器５への接続は、端子６に端子１６と端子７に端子１５とで行っている。
【００１２】
次に上記のバイアス回路部２０の動作を説明する。バイアス調整端子２７，２８間に外付け抵抗を接続せず開放状態とすると、ＭＯＳトランジスタＱ３１，Ｑ３２がＯＮ動作してバイアス電流源２１の抵抗はＭＯＳトランジスタＱ３１のＯＮ抵抗Ｒ１−Ｒ２とＭＯＳトランジスタＱ３２のＯＮ抵抗Ｒ２の和Ｒ１（＞Ｒ２）となり、バイアス電流源２１にはＯＮ抵抗Ｒ１に対応した電流がＯＮ抵抗Ｒ２に対応した場合より小さい電流で流れ、バイアス電圧取出し回路１２からはＯＮ抵抗Ｒ２に対応した場合より端子１５に、より小さい（ＶDDにより近い）バイアス電圧が供給され、端子１６に、より小さい（ＶSSにより近い）バイアス電圧が供給される。
【００１３】
バイアス調整端子２７，２８間を短絡状態とすると、ＭＯＳトランジスタＱ３１は短絡されＭＯＳトランジスタＱ３２がＯＮ動作してバイアス電流源２１の抵抗はＭＯＳトランジスタＱ３２のＯＮ抵抗Ｒ２（＜Ｒ１）となり、バイアス電流源２１にはＯＮ抵抗Ｒ２に対応した電流がＯＮ抵抗Ｒ１に対応した場合より大きい電流で流れ、バイアス電圧取出し回路１２からはＯＮ抵抗Ｒ１に対応した場合より端子１５に、より大きい（ＶDDからより遠い）バイアス電圧が供給され、端子１６に、より大きい（ＶSSからより遠い）バイアス電圧が供給される。
【００１４】
バイアス調整端子２７，２８間に外付け抵抗２９を接続する場合は、バイアス電流源２１の抵抗はＲ２＜Ｒ＜Ｒ１の範囲で調整可能となり、バイアス電流源２１にはＲ２＜Ｒ＜Ｒ１に対応した電流がＯＮ抵抗Ｒ１に対応した場合より大きい電流で、かつ、ＯＮ抵抗Ｒ２に対応した場合より小さい電流で流れ、バイアス電圧取出し回路１２からは端子１５にＯＮ抵抗Ｒ１に対応した場合より大きく（ＶDDからより遠く）、かつ、ＯＮ抵抗Ｒ２に対応した場合より小さい（ＶDDにより近い）バイアス電圧が供給され、端子１６にＯＮ抵抗Ｒ１に対応した場合より大きく（ＶSSからより遠い）、かつ、ＯＮ抵抗Ｒ２に対応した場合より小さい（ＶSSにより近い）バイアス電圧が供給される。
【００１５】
次に水平ドライバＩＣ１００を液晶パネルに接続したときの動作を説明する。バイアス電流源２１のＯＮ抵抗Ｒ１にマッチングする比較的小さい負荷の液晶パネルとバイアス電流源２１のＯＮ抵抗Ｒ２にマッチングする比較的大きい負荷の液晶パネルとが標準的にあるとき、水平ドライバＩＣ１００に接続される液晶パネルが前者のときバイアス調整端子２７，２８間を開放状態としてバイアス電流源２１の抵抗をＭＯＳトランジスタＱ３１のＯＮ抵抗Ｒ１−Ｒ２とＭＯＳトランジスタＱ３２のＯＮ抵抗Ｒ２の和Ｒ１（＞Ｒ２）とすると、演算増幅器５の出力は液晶パネルの負荷に対応する比較的小さい駆動能力となり、後者のときバイアス調整端子２７，２８間を短絡状態としてバイアス電流源２１の抵抗をＭＯＳトランジスタＱ３２のＯＮ抵抗Ｒ２（＜Ｒ１）とすると、演算増幅器５の出力は液晶パネルの負荷に対応する比較的大きい駆動能力となる。以上のように標準的な負荷の液晶パネルに使用する場合は、バイアス調整端子２７，２８間を開放状態か短絡状態にするだけで使用可能となる。
一方、液晶パネルの大きさを変更し、または液晶パネルの製造ばらつきがあり、バイアス電流源２１のＯＮ抵抗Ｒ１にマッチングするより大きく、ＯＮ抵抗Ｒ２にマッチングするより小さい負荷の液晶パネルであるときは、バイアス調整端子２７，２８間に外付け抵抗２９を接続してバイアス電流源２１の抵抗をＲ２＜Ｒ＜Ｒ１の範囲で液晶パネルの負荷にマッチングするよう調整すると、演算増幅器５の出力は液晶パネルの負荷に対応する大きさの駆動能力となる。
【００１６】
次に、本発明に基づき、液晶パネルを駆動する第２実施例の半導体集積回路装置である水平ドライバＩＣを液晶パネルのデータ線３８４本分の駆動能力を有するものとして図２および図３を参照して説明する。尚、図１と図３乃至図７と同一部分には同一符号を付してその説明を省略する。
図２において、水平ドライバＩＣ２００は出力段にデータ線３８４本のＮ番目（Ｎ＝１，３，…，３８３）と（Ｎ＋１）番目を１組として対応しＮ番目と（Ｎ＋１）番目を１組として配置した、図６に示したのと同一の２アンプ方式のボルテージホロワ接続の１９２組の演算増幅器１，２と、データ線３８４本に対応した３８４個の出力端子８と、Ｎ番目と（Ｎ＋１）番目の演算増幅器１，２とＮ番目と（Ｎ＋１）番目の出力端子８間に接続した切り換えスイッチ９と、各演算増幅器１，２に接続され実施例１と同一のバイアス回路部２０と、バイアス回路部２０に接続されたバイアス調整端子２７，２８とを備え、各演算増幅器１，２の入力は水平ドライバＩＣ２００内の図示しないシフトレジスタ、データレジスタ、ラッチ、レベルシフタ及びＤ／Ａコンバータを順次段接続した前段回路のＤ／Ａコンバータの出力に接続されている。バイアス回路部２０の演算増幅器１，２への接続は、演算増幅器１の端子３に端子１６と演算増幅器２の端子４に端子１５とで行っている。切り換えスイッチ９はＮ番目と（Ｎ＋１）番目の演算増幅器３，４の出力をＮ番目と（Ｎ＋１）番目の出力端子８に交互に出力する。従って、この水平ドライバＩＣ２００はドット反転駆動に用いることができる。尚、水平ドライバＩＣ２００を液晶パネルに接続したときの動作は水平ドライバＩＣ１００に準じるので説明を省略する。
【００１７】
以上で説明したように水平ドライバＩＣのバイアス回路部２０のバイアス電流源２１としてオン抵抗Ｒ１−Ｒ２，Ｒ２（Ｒ２＜Ｒ１）を有する直列接続のバイアス電流源用ＰチャネルＭＯＳトランジスタＱ３１，Ｑ３２を設け、ＭＯＳトランジスタＱ３１のソースおよびドレインにバイアス調整端子２７，２８を接続して、液晶パネルの負荷の大きさに応じてバイアス調整端子２７，２８間を開放状態、短絡状態、または外付け抵抗２９により調整することにより、水平ドライバＩＣを液晶パネルの負荷の大きさに応じた適正な駆動能力にすることができる。
尚、上記第１および第２実施例において、バイアス回路部２０の替わりにバイアス回路部２０のＭＯＳトランジスタのＰチャネルとＮチャネルを逆にして回路構成した図４に示すバイアス回路部３０を使用してもよい。
【００１８】
【発明の効果】
本発明に係わる半導体集積回路装置によれば、バイアス調整端子間を開放状態、短絡状態、または外付け抵抗により調整することにより液晶パネルの負荷の大きさに応じた適正な駆動をすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である水平ドライバＩＣの要部回路図。
【図２】本発明の第２実施例である水平ドライバＩＣの要部回路図。
【図３】図１および図２の水平ドライバＩＣに使用される１例のバイアス回路部を示す回路図。
【図４】図１および図２の水平ドライバＩＣに使用される他例のバイアス回路部を示す回路図。
【図５】従来の水平ドライバＩＣのバイアス回路部を示す回路図。
【図６】２アンプ方式のボルテージホロア接続の演算増幅器の説明図。
【図７】１アンプ方式のボルテージホロア接続の演算増幅器の説明図。
【図８】立ち上がり専用演算増幅器を示す回路図。
【図９】立ち下がり専用演算増幅器を示す回路図。
【符号の説明】
１、２，５演算増幅器
１２バイアス電圧取り出し回路
２０、３０バイアス回路部
２１、３１バイアス電流源
２７、２８バイアス調整端子
Ｑ３１，Ｑ３２バイアス電流源用ＰチャネルＭＯＳトランジスタ
Ｑ４１，Ｑ４２バイアス電流源用ＮチャネルＭＯＳトランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device capable of adjusting a bias current of a voltage follower-connected operational amplifier connected to a data line of a liquid crystal panel to be driven.
[0002]
[Prior art]
In a liquid crystal display device, the output stage of a horizontal driver IC that drives a data line of a liquid crystal panel has a voltage follower connection in order to impedance-convert a gradation voltage based on the data signal and output it as a drive voltage to the liquid crystal panel. An operational amplifier and a bias circuit unit for flowing a bias current to the MOS transistor included in the operational amplifier are provided. When driving the liquid crystal panel, even if the same color is output to the entire screen, in order to extend the life of the liquid crystal, positive voltage and negative voltage are alternately applied for each dot in the case of dot inversion driving and for each line in the case of line inversion driving. Since the voltage must be applied, the operational amplifier outputs a voltage having a rising waveform from negative voltage to positive voltage and a falling waveform from negative voltage to positive voltage. The rising waveform and the falling waveform are required to have a steep slope in order to normally write to the liquid crystal panel. The rising waveform and falling waveform have a gentle slope as the load on the liquid crystal panel increases, or as the bias current of the MOS transistor included in the operational amplifier decreases, and conversely as the load on the liquid crystal panel decreases. As the bias current of the MOS transistor included in the operational amplifier increases, the slope becomes steep. Therefore, in order to obtain an appropriate rising waveform and falling waveform slope in which writing to the liquid crystal panel is normally performed and current consumption due to the bias current is reduced, an operational amplifier according to the load size of the liquid crystal panel For example, if the load becomes larger, the operational amplifier needs to increase the bias current, and if the load becomes smaller, the operational amplifier needs to make the bias current smaller. A horizontal driver IC has conventionally used a bias circuit section for switching a plurality of stages of bias current to flow through an operational amplifier in accordance with the load of the liquid crystal panel.
[0003]
Prior to describing the conventional bias circuit section in detail, the operational amplifier will be briefly described. An example shown in FIG. 6 is a two-amplifier system including a rising-dedicated operational amplifier 1 and a falling-dedicated operational amplifier 2, and a circuit example of the operational amplifier 1 is shown in FIG. 8, a circuit example of the operational amplifier 2 is shown in FIG. The amplifier 1 has a terminal 3 for supplying a bias voltage to the N-channel MOS transistors Q5 and Q7 of the operational amplifier 1, and the operational amplifier 2 is a terminal for supplying a bias voltage to the P-channel MOS transistors Q15 and Q17 of the operational amplifier 2. 4. As the bias current flowing through the MOS transistor Q5 of the operational amplifier 1 and the Q15 of the operational amplifier 2 increases, the slope of each waveform becomes steep, and conversely, the slope of each waveform becomes gentle as the bias current decreases. The other example shown in FIG. 7 is a one-amplifier system in which both the rising waveform and the falling waveform are output by a single operational amplifier 5, and a circuit example of the operational amplifier 5 is not shown but is basically shown in FIGS. The operational amplifier 5 has terminals 6 and 7 for supplying a bias voltage corresponding to the terminals 3 and 4 shown in FIG.
[0004]
Next, a conventional bias circuit section will be described with reference to FIG. In the figure, the bias circuit section 10 includes a bias current source 11 and a bias voltage extraction circuit 12. The bias current source 11 has parallel-connected bias current source P-channel MOS transistors Q21 and Q22 having different on-resistances R1 and R2 (R1> R2), an inverter 13, and a bias switching terminal 14. . The MOS transistors Q21 and Q22 have sources connected to the high voltage side terminal VDD, drains connected to the bias voltage extraction circuit 12, and gates connected to the gate of the MOS transistor Q21 via the inverter 13 in common with the gate of the MOS transistor Q22. To the bias switching terminal 14.
[0005]
The bias voltage extraction circuit 12 includes an N channel MOS transistor Q23 connected between the bias current source 11 and the low voltage side terminal VSS, an N channel MOS transistor Q24 mirror-connected to the MOS transistor Q23, and a high voltage side terminal VDD. Between a low voltage side terminal VSS, a P channel MOS transistor Q25 connected in series with a MOS transistor Q24, a P channel MOS transistor Q26 mirror-connected to the MOS transistor Q25, and between a high voltage side terminal VDD and a low voltage side terminal VSS N-channel MOS transistor Q27 connected in series with MOS transistor Q26. The MOS transistor Q23 has a drain connected to the drains of the MOS transistors Q21 and Q22, a source connected to the low voltage side terminal VSS, and a short circuit between the drain and the gate to form a diode connection. The MOS transistor Q24 has a drain connected to the drain of the MOS transistor Q25, a source connected to the low voltage side terminal VSS, and a gate connected to the gate of the MOS transistor Q23. The MOS transistor Q25 has a source connected to the high voltage side terminal VDD, a short circuit between the drain and gate, and a diode connection to connect to the terminal 15 for taking out the bias voltage of the P-channel MOS transistor of the operational amplifier. The MOS transistor Q26 has a source connected to the high voltage side terminal VDD, a drain connected to the drain of the MOS transistor Q27, and a gate connected to the gate of the MOS transistor Q25. In the MOS transistor Q27, the source is connected to the low voltage side terminal VSS, the drain and the gate are short-circuited and diode-connected, and the terminal is connected to the terminal 16 for taking out the bias voltage of the N-channel MOS transistor of the operational amplifier. In the case of the 2-amplifier system, the bias circuit unit 10 is connected to the terminal 3 of the operational amplifier 1 at the terminal 16 and to the terminal 4 of the operational amplifier 2 at the terminal 15 in the case of the 1-amplifier system. 5 at the terminal 6 and at the terminal 7 of the operational amplifier 5 at the terminal 15.
[0006]
Next, the operation of the bias circuit unit 10 will be described. When L is input to the bias switching terminal 14, the MOS transistor Q21 is turned on, and the resistance of the bias current source 11 becomes the ON resistance R1 (> R2) of the MOS transistor Q21. The bias current source 11 corresponds to the ON resistance R1. When the current corresponds to the ON resistance R2, a smaller current flows, and the bias voltage extraction circuit 12 supplies a smaller bias voltage (closer to VDD) to the terminal 15 than the case corresponding to the ON resistance R2, and a smaller voltage to the terminal 16 ( A bias voltage (closer to VSS) is supplied. When H is input to the bias switching terminal 14, the MOS transistor Q22 is turned on and the resistance of the bias current source 11 becomes the ON resistance R2 (<R1) of the MOS transistor Q22. The bias current source 11 corresponds to the ON resistance R2. When the current corresponds to the ON resistance R1, a larger current flows, and from the bias voltage extraction circuit 12, a larger bias voltage (distant from VDD) is supplied to the terminal 15 than when the current corresponds to the ON resistance R1, and the terminal 16 Is supplied with a larger bias voltage (further from VSS).
[0007]
Therefore, when there is a relatively small load liquid crystal panel matching the ON resistance R1 of the bias current source 11 and a relatively large load liquid crystal panel matching the ON resistance R2 of the bias current source 11, the bias circuit section 10 is When the liquid crystal panel connected to the horizontal driver IC having the former is L input to the bias switching terminal 14 and the ON resistance R1 (> R2) of the MOS transistor Q21 is selected as the resistance of the bias current source 11, the output of the operational amplifier is If the driving capability is relatively small corresponding to the load of the liquid crystal panel, and the latter is selected, an H is input to the bias switching terminal 14 and the ON resistance R2 (<R1) of the MOS transistor Q22 is selected as the resistance of the bias current source 11. Output becomes a relatively large driving capability corresponding to the load of the liquid crystal panel.
[0008]
[Problems to be solved by the invention]
By the way, the conventional bias circuit changes the bias current value of the operational amplifier by changing the current value of the bias current source by switching a plurality (two in FIG. 5) of the bias current source MOS transistors to output the operational amplifier. The amount of change in the driving capacity of the operational amplifier output is limited, and the resistance or capacitive load of the liquid crystal panel may change when the size of the liquid crystal panel is changed or due to manufacturing variations in the liquid crystal panel. When this happens, the drive capacity of the operational amplifier output cannot be switched to an appropriate value and becomes insufficient or excessive. If the output is insufficient, the slope of the rising and falling waveforms of the output waveform becomes gradual, and writing to the liquid crystal panel is in time. If the LCD panel display is abnormal and excessive, the current consumed by the operational amplifier bias current will increase. There was.
Therefore, the present invention has been made to solve the above-described problems, and the current of the bias current source of the bias circuit can be adjusted when the size of the liquid crystal panel is changed or according to the manufacturing variation of the liquid crystal panel. An object of the present invention is to provide a semiconductor integrated circuit device.
[0009]
[Means for Solving the Problems]
(1) A semiconductor integrated circuit device according to the present invention includes a voltage follower-connected operational amplifier connected to a data line of a liquid crystal panel to be driven via an output terminal, and a bias circuit for supplying a bias voltage to the operational amplifier A plurality of bias adjustment terminals for adjusting the bias voltage are provided in the bias circuit section, and the terminals can be selected from an open state, a short-circuit state, or an external resistance connection state. It is characterized by that.
(2) In the semiconductor integrated circuit device according to the present invention, the bias circuit has a plurality of MOS transistors connected in series as a bias current source in the above item (1), and the bias adjustment terminal is at least one of the MOS transistors. It is characterized by being connected to the source and drain of one MOS transistor.
(3) The semiconductor integrated circuit device according to the present invention is a one-amplifier method in which the operational amplifier outputs both a rising waveform and a falling waveform in the item (1).
(4) The semiconductor integrated circuit device according to the present invention is characterized in that, in the above item (1), the operational amplifier is a two-amplifier system comprising a rising operational amplifier and a falling operational amplifier.
(5) In the semiconductor integrated circuit device according to the present invention, in the above item (3), the bias circuit has a bias voltage extraction circuit for extracting a rising waveform bias voltage and a falling waveform bias voltage of the operational amplifier. Features.
(6) In the semiconductor integrated circuit device according to the present invention, in the above (4), the bias circuit has a bias voltage extraction circuit for extracting a bias voltage to the rising operational amplifier and the falling operational amplifier operational amplifier. Features.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
In the following, in the liquid crystal display device according to the present invention, the horizontal driver IC, which is the semiconductor integrated circuit device of the first embodiment for driving the liquid crystal panel, is assumed to have a driving capability for 384 data lines of the liquid crystal panel. This will be described with reference to FIG. The same parts as those in FIGS. 5 to 7 are denoted by the same reference numerals, and the description thereof is omitted.
In FIG. 1, the horizontal driver IC 100 corresponds to 384 data lines in the output stage, and 384 operational amplifiers 5 of the same one-amplifier type voltage follower connection as shown in FIG. 384 output terminals 8 respectively connected to the operational amplifier 5, a bias circuit unit 20 common to the operational amplifiers 5, and bias adjustment terminals 27 and 28 connected to the bias circuit unit 20. Is connected to the output of the D / A converter of the preceding circuit in which a shift register, a data register, a latch, a level shifter and a D / A converter (not shown) in the horizontal driver IC 100 are sequentially connected. The driver IC 100 can be used for both dot inversion driving and line inversion driving.
[0011]
As shown in FIG. 3, the bias circuit unit 20 includes a bias current source 21 and the same bias voltage extraction circuit 12 as that provided in the conventional bias circuit unit 10. The bias current source 21 has series-connected bias current source P-channel MOS transistors Q31 and Q32 having on-resistances R1-R2 and R2 (R2 <R1). The MOS transistor Q31 has a source connected to the high voltage side terminal VDD, a drain connected to the source of the MOS transistor Q32, and a gate connected to the low voltage side terminal VSS. The MOS transistor Q32 has a drain connected to the drain of the MOS transistor Q23 of the bias voltage extraction circuit 12, and a gate connected to the low voltage side terminal VSS. The bias adjustment terminals 27 and 28 are connected to the source and drain of the MOS transistor Q31. The bias circuit unit 20 is connected to the operational amplifier 5 through the terminal 16 at the terminal 6 and the terminal 15 at the terminal 7.
[0012]
Next, the operation of the bias circuit unit 20 will be described. If an external resistor is not connected between the bias adjustment terminals 27 and 28 and the MOS transistors Q31 and Q32 are turned on, the bias current source 21 is turned on so that the resistance of the bias current source 21 is the ON resistance R1-R2 of the MOS transistor Q31 and the MOS transistor Q32. R1 (> R2) of the ON resistance R2 of the current, the current corresponding to the ON resistance R1 flows to the bias current source 21 at a current smaller than that corresponding to the ON resistance R2, and the ON resistance R2 is output from the bias voltage extraction circuit 12. The terminal 15 is supplied with a smaller bias voltage (closer to VDD) than the terminal 15, and the terminal 16 is supplied with a smaller bias voltage (closer to VSS).
[0013]
When the bias adjusting terminals 27 and 28 are short-circuited, the MOS transistor Q31 is short-circuited, the MOS transistor Q32 is turned on, and the resistance of the bias current source 21 becomes the ON resistance R2 (<R1) of the MOS transistor Q32. 21, the current corresponding to the ON resistor R2 flows at a larger current than that corresponding to the ON resistor R1, and the bias voltage extracting circuit 12 is larger than the terminal 15 corresponding to the ON resistor R1, and is larger (further from VDD). ) A bias voltage is applied, and terminal 16 is supplied with a larger bias voltage (further away from VSS).
[0014]
When an external resistor 29 is connected between the bias adjustment terminals 27 and 28, the resistance of the bias current source 21 can be adjusted in the range of R2 <R <R1, and the bias current source 21 corresponds to R2 <R <R1. Current that is larger than that corresponding to the ON resistor R1 and smaller than that corresponding to the ON resistor R2, and flows from the bias voltage extraction circuit 12 to the terminal 15 larger than that corresponding to the ON resistor R1 ( Bias voltage that is smaller (closer to VDD) than that corresponding to the ON resistor R2 is provided (farther from VDD) and larger than that corresponding to the ON resistor R1 (further from VSS) and ON. A bias voltage smaller than that corresponding to the resistor R2 (closer to VSS) is supplied.
[0015]
Next, the operation when the horizontal driver IC 100 is connected to the liquid crystal panel will be described. When a liquid crystal panel having a relatively small load matching the ON resistance R1 of the bias current source 21 and a liquid crystal panel having a relatively large load matching the ON resistance R2 of the bias current source 21 are typically present, they are connected to the horizontal driver IC 100. When the liquid crystal panel to be operated is the former, the bias adjustment terminals 27 and 28 are opened, and the resistance of the bias current source 21 is the sum R1 (> R2) of the ON resistance R1-R2 of the MOS transistor Q31 and the ON resistance R2 of the MOS transistor Q32. Then, the output of the operational amplifier 5 has a relatively small driving capability corresponding to the load of the liquid crystal panel. In the latter case, the bias adjustment terminals 27 and 28 are short-circuited to change the resistance of the bias current source 21 to the ON resistance of the MOS transistor Q32. Assuming R2 (<R1), the output of the operational amplifier 5 is in proportion to the load on the liquid crystal panel. A relatively large driving ability to. As described above, when used in a liquid crystal panel with a standard load, it can be used only by putting the bias adjustment terminals 27 and 28 in an open state or a short circuit state.
On the other hand, when the size of the liquid crystal panel is changed or there is manufacturing variation of the liquid crystal panel, the liquid crystal panel has a load that is larger than the ON resistance R1 matching the bias current source 21 and smaller than the ON resistance R2. When the external resistor 29 is connected between the bias adjusting terminals 27 and 28 and the resistance of the bias current source 21 is adjusted to match the load of the liquid crystal panel in the range of R2 <R <R1, the output of the operational amplifier 5 is the liquid crystal. The driving capacity is sized corresponding to the panel load.
[0016]
Next, referring to FIG. 2 and FIG. 3, the horizontal driver IC, which is the semiconductor integrated circuit device of the second embodiment for driving the liquid crystal panel according to the present invention, has the drive capability for 384 data lines of the liquid crystal panel. To explain. 1 and 3 to 7 are denoted by the same reference numerals, and the description thereof is omitted.
In FIG. 2, the horizontal driver IC 200 corresponds to the N-th (N = 1, 3,..., 383) and (N + 1) -th set of 384 data lines as an output stage, and the N-th and (N + 1) -th set as one set. 192 sets of operational amplifiers 1 and 2 of the same two-amplifier voltage follower connection as shown in FIG. 6, 384 output terminals 8 corresponding to 384 data lines, Nth, The changeover switch 9 connected between the (N + 1) th operational amplifiers 1 and 2 and the Nth and (N + 1) th output terminals 8, and the same bias circuit unit 20 connected to each operational amplifier 1 and 2 as in the first embodiment. And bias adjustment terminals 27 and 28 connected to the bias circuit unit 20, and inputs of the operational amplifiers 1 and 2 are a shift register, a data register, a latch, and a level shifter (not shown) in the horizontal driver IC 200. It is connected to the output of the D / A converter and the D / A converter sequentially preceding circuit that stage connection. The bias circuit unit 20 is connected to the operational amplifiers 1 and 2 through the terminal 16 of the operational amplifier 1 at the terminal 16 and the terminal 4 of the operational amplifier 2 at the terminal 15. The changeover switch 9 alternately outputs the outputs of the Nth and (N + 1) th operational amplifiers 3 and 4 to the Nth and (N + 1) th output terminals 8. Therefore, the horizontal driver IC 200 can be used for dot inversion driving. The operation when the horizontal driver IC 200 is connected to the liquid crystal panel is the same as that of the horizontal driver IC 100, and the description thereof is omitted.
[0017]
As described above, bias current source P-channel MOS transistors Q31 and Q32 having on-resistances R1-R2 and R2 (R2 <R1) are provided as the bias current source 21 of the bias circuit unit 20 of the horizontal driver IC. The bias adjustment terminals 27 and 28 are connected to the source and drain of the MOS transistor Q31, and the bias adjustment terminals 27 and 28 are opened, short-circuited, or externally connected by an external resistor 29 according to the load of the liquid crystal panel. By adjusting, the horizontal driver IC can be made to have an appropriate driving capability according to the load of the liquid crystal panel.
In the first and second embodiments, instead of the bias circuit unit 20, a bias circuit unit 30 shown in FIG. 4 is used which is configured by reversing the P channel and N channel of the MOS transistor of the bias circuit unit 20. May be.
[0018]
【The invention's effect】
According to the semiconductor integrated circuit device of the present invention, it is possible to drive appropriately according to the load size of the liquid crystal panel by adjusting the bias adjustment terminals between an open state, a short circuit state, or an external resistor. .
[Brief description of the drawings]
FIG. 1 is a main part circuit diagram of a horizontal driver IC according to a first embodiment of the present invention.
FIG. 2 is a main part circuit diagram of a horizontal driver IC according to a second embodiment of the present invention.
3 is a circuit diagram showing an example of a bias circuit unit used in the horizontal driver IC of FIGS. 1 and 2. FIG.
4 is a circuit diagram showing another example of a bias circuit used in the horizontal driver IC of FIGS. 1 and 2. FIG.
FIG. 5 is a circuit diagram showing a bias circuit section of a conventional horizontal driver IC.
FIG. 6 is an explanatory diagram of a two-amplifier voltage follower-connected operational amplifier.
FIG. 7 is an explanatory diagram of a 1-amplifier voltage follower-connected operational amplifier.
FIG. 8 is a circuit diagram showing a start-up operational amplifier.
FIG. 9 is a circuit diagram showing a falling-only operational amplifier.
[Explanation of symbols]
1, 2, 5 Operational amplifier 12 Bias voltage extraction circuit 20, 30 Bias circuit unit 21, 31 Bias current source 27, 28 Bias adjustment terminal Q31, Q32 B channel P channel MOS transistors Q41, Q42 N channel for bias current source MOS transistor

Claims

In a semiconductor integrated circuit device comprising: a voltage follower-connected operational amplifier connected via an output terminal to a data line of a liquid crystal panel to be driven; and a bias circuit section for supplying a bias voltage to the operational amplifier. A semiconductor integrated circuit device, wherein a plurality of bias adjustment terminals for adjusting the bias voltage are provided in a circuit portion, and an open state, a short-circuit state, or an external resistor connection state can be selected between these terminals.

The bias circuit includes a plurality of MOS transistors connected in series as a bias current source, and the bias adjustment terminal is connected to the source and drain of at least one MOS transistor of the MOS transistors. The semiconductor integrated circuit device according to claim 1.

2. The semiconductor integrated circuit device according to claim 1, wherein the operational amplifier is a one-amplifier system that outputs both a rising waveform and a falling waveform.

2. The semiconductor integrated circuit device according to claim 1, wherein said operational amplifier is of a two-amplifier system comprising a rising operational amplifier and a falling operational amplifier.

4. The semiconductor integrated circuit device according to claim 3, wherein the bias circuit has a bias voltage extraction circuit for extracting a rising waveform bias voltage and a falling waveform bias voltage of the operational amplifier.

5. The semiconductor integrated circuit device according to claim 4, wherein the bias circuit has a bias voltage extraction circuit for extracting a bias voltage to the rising operational amplifier and the falling operational amplifier operational amplifier.