JP4131026B2 - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP4131026B2 JP4131026B2 JP00169198A JP169198A JP4131026B2 JP 4131026 B2 JP4131026 B2 JP 4131026B2 JP 00169198 A JP00169198 A JP 00169198A JP 169198 A JP169198 A JP 169198A JP 4131026 B2 JP4131026 B2 JP 4131026B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- pixels
- pixel
- image
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Color Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像処理装置および画像処理方法に関し、特に、例えば、監視カメラ、インテリジェントロボットの視覚および異なる解像度の画像フォーマットに対応した機器間の解像度変換器等に使用して好適な画像処理装置および画像処理方法に関する。
【０００２】
【従来の技術】
例えば、高解像度の画像データを、第１階層（最下位階層）の画像データとして、それより画素数の少ない第２階層の画像データを形成し、さらに、それより画素数の少ない第３階層の画像データを形成し、以下、同様にして、最上位階層までの画像データを形成する符号化手法がある。このような符号化は、階層符号化と呼ばれ、各階層の画像データは、その階層に対応した解像度（画素数）のモニタで表示される。従って、ユーザ側では、階層符号化された画像データのうち、ユーザ自身が有するモニタの解像度に対応するものを選択することで、その画像データを視認することができる。
【０００３】
ここで、いま、２×２（縦×横）個の画素を加算して得られた値を上位階層の画素（画素値）とし、３階層の階層符号化を行うものとする。この場合、例えば、図１０に示すように、第１階層（最下位階層）メモリ８０の画像として、４×４（縦×横）画素を考えると、その左上の２×２（縦×横）画素の４画素ｈ００，ｈ１０，ｈ０１，ｈ１１の加算値ｍ０が演算され、この値が、第２階層メモリ８１の左上の１画素とされる。同様にして、第１階層メモリ８０の画像の右上の４画素ｈ２０，ｈ３０，ｈ２１，ｈ３１の加算値ｍ１、左下の４画素ｈ０２，ｈ１２，ｈ０３，ｈ１３の加算値ｍ２、右下の４画素ｈ２２，ｈ３２，ｈ２３，ｈ３３の加算値ｍ３が演算され、それぞれが、第２階層メモリ８１の右上、左下、右下の１画素とされる。さらに、第２階層メモリ８１の２×２（縦×横）画素の４画素ｍ０，ｍ１，ｍ２，ｍ３の加算値ｑ０が演算され、この値が、第３階層メモリ８２、即ち、ここでは、最上位階層の画像の画素とされる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の階層符号化処理をソフトウェアで実現する場合、処理画素が多いときには、処理時間が長くなる上に、その処理を行うＣＰＵ（図示せ ず）にかかる負担も大きくなるという問題があった。
【０００５】
本発明は、このような状況に鑑みてなされたものであり、縦と横それぞれ２のＮ（Ｎは正の整数）乗分の１の大きさに画素圧縮するための階調変換を高速に行い、もって、ＣＰＵによる（ソフトウェアによる）画像処理を迅速に行うことができるようにするものである。
【０００６】
【課題を解決するための手段】
請求項１に記載の画像処理装置は、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶手段と、記憶手段に記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶手段に記憶させる演算手段とを備え、演算命令は、画素ブロック内の全ての画素を用いた加減算の演算命令であることを特徴とする。
【０００７】
請求項８に記載の画像処理方法は、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶ステップと、記憶ステップで記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶ステップで記憶させる演算ステップとを備え、演算命令は、画素ブロック内の全ての画素を用いた加減算の演算命令であることを特徴とする。
【０００８】
請求項１に記載の画像処理装置においては、記憶手段が、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令であって、画素ブロック内の全ての画素を用いた加減算の演算命令を当該画素ブロックの画素値とともに記憶し、演算手段が、記憶手段に記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶手段に記憶させる。
【０００９】
請求項８に記載の画像処理方法においては、記憶ステップで、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令であって、画素ブロック内の全ての画素を用いた加減算の演算命令を当該画素ブロックの画素値とともに記憶し、演算ステップで、記憶ステップで記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶ステップで記憶させる。
【００１０】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１１】
請求項１に記載の画像処理装置は、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶手段（例えば、図１に示す記憶部４１）と、記憶手段に記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶手段に記憶させる演算手段（例えば、図１に示す演算部４２）とを備え、演算命令は、画素ブロック内の全ての画素を用いた加減算の演算命令であることを特徴とする。
【００１２】
請求項３に記載の画像処理装置は、記憶手段が、画像データを記憶する第１の記憶部（例えば、図２に示す第１階層メモリ５０）と、画像データを構成する複数の画素を演算して得られた値の画素で構成される階調画像データを記憶する第２の記憶部（例えば、図２に示す第２階層メモリ５１）とを備えることを特徴とする。
【００１３】
図１は、本発明を適用した画像処理装置の一実施の形態の構成例を示している。本実施の形態においては、画像入力部１から、２値画像データが入力され、画像処理部２に供給される。画像処理部２は、画像入力部１から受け取った画像データを、操作部３の所定の操作に従って処理する。画像処理部２で所定の処理がなされた画像データは、階層メモリ４に供給される。
【００１４】
階層メモリ４は、記憶部４１と演算部４２を一体化することで構成されている。記憶部４１は、２値画像データと２値画像データを画素圧縮して生成された階調データを階層的に記憶する。演算部４２は画像データまたは階調データに付加されている付加ビットに対応して、所定の演算を行う。
【００１５】
階層メモリ４に階層的に記憶されている画像データのうち、所定の階層の画像データは、読み出され、ＶＲＡＭ（Video Randam Access Memory）５に供給され、記憶される。ＶＲＡＭ５は、記憶した画素データを読み出し、表示部６に供給し、表示部６に表示させる。
【００１６】
以下に、階層メモリ４が、２値画像データを階調変換する動作について、図２乃至図４に基づいて、詳しく説明する。図２は、階層メモリ４を、３階層構造にした場合の各画素間の対応関係を説明するためのものである。
【００１７】
ここで、いま、図２に示すように、階層メモリ４の記憶部４１の１つの階層を構成する第１階層（最下位階層）メモリ５０には、画像入力部１から取り込まれた２値画像データが記憶される。第１階層メモリ５０を構成する画素は、基本的に、例えば、８ビットで表される。但し、２×２（縦×横）画素のブロックの中の所定の１つの画素（例えば、左上の画素）は、２ビットの付加ビットが付加され、合計１０ビットとされている。
【００１８】
例えば、第１階層メモリ５０の左上の２×２（縦×横）画素ブロックの４画素、ｈ００，ｈ１０，ｈ０１，ｈ１１について考える。このうちの３個の画素ｈ１０，ｈ０１，ｈ１１は、それぞれ、８ビットのデータ長を有している。これに対して、画素ｈ００は、図３（Ａ）に示すように、ＭＳＢ側に２ビットの付加ビットが付加され、１０ビットとされている。
【００１９】
この付加ビットは、図４に示すように、演算命令を表している、同図（Ａ）に示すように、付加ビットの値が“００”のときは、同図（Ｂ）に示すように、対応するブロックの各画素のデータをａ乃至ｄとするとき、その加算値（ａ＋ｂ＋ｃ＋ｄ）を演算する命令となる。付加ビットの値が“０１”のときは、画像の上下方向の差分値（ａ＋ｂ）−（ｃ＋ｄ）を演算する命令となる。付加ビットの値が“１０”のときは、画像の左右方向の差分値（ａ＋ｃ）−（ｂ＋ｄ）を演算する命令となる。付加ビットの値が“１１”のときは、画像の斜め方向の差分値（ａ＋ｄ）−（ｂ＋ｃ）を演算する命令となる。
【００２０】
記憶部４１に２値画像データが記憶されたとき、それに対応する階調データを自動生成させるには、付加ビットは“００”とされる。いま、画素ｈ００のデータに付け加える付加ビットの値が、“００”の場合を考える。この場合、図４（Ａ）に示した演算命令により、画素ｈ００，ｈ１０，ｈ０１，ｈ１１の加算値ｍ０が演算部４２により演算され、この値が、第２階層メモリ５１の左上の１画素とされる（図２）。
【００２１】
第２階層メモリ５１を構成する画素は、少なくとも、第２階層の画像を構成する画素を桁落ちさせずに記憶することのできるデータとされている。即ち、本実施の形態では、第１階層の画素が８ビットで表されるから、そのような８ビットの画素の４つの加算値である第２階層の画素は１０ビットで表されることになる。従って、第２階層メモリ５１を構成する画素は、基本的に、１０ビットのデータ長とされている。
【００２２】
但し、第２階層メモリ５１においても、２×２画素のブロックのうち、左上の画素には、付加ビットが付加される。従って、ブロックの左上の画素ｍ０も、図３（Ｂ）に示すように、前述の場合と同様に２ビットの付加ビットが付加され、その値は“００”とされる。即ち、画素ｍ０のデータは、１２ビットとされる。
【００２３】
同様に、画素ｍ０の付加ビットの演算命令により、ｍ０，ｍ１，ｍ２，ｍ３の加算値ｑ０が演算部４２で演算され、この値が、第３階層（最上位階層）メモリ５２の１画素とされる（図２）。
【００２４】
第３階層メモリ５２を構成する画素は、少なくとも、第３階層の画像を構成する画素を桁落ちさせずに記憶することのできるデータ長とされる。即ち、本実施の形態では、第２階層の画素が、上述したように１０ビットで表されるから、そのような１０ビットの画素の４つの加算値である第３階層の画素は１２ビットで表されることになる。従って、第３階層メモリ５２を構成する画素は、基本的に、１２ビットのデータ長とされる。
【００２５】
第３階層メモリ５２の画素ｑ０にも、前述の場合と同様に２ビットの付加ビットが付加され、その値は“００”とされる。画素ｑ０のデータは、図３（Ｃ）に示すように、画像データ１２ビットに２ビット付加されて、１４ビットになっている。この場合（階調データを自動生成する場合）、第３階層メモリは、最上位階層となっているので、実質的には付加ビットの演算命令は実行されない。このように、演算部４２は、記憶部４１に画像データが記憶されると、その付加ビットを読み取り、その演算命令を実行する。この処理は、画像処理部２の処理とは独立に行われる。従って、画像処理部２は、階調データを生成する場合、２階調データに付加ビットを付加する処理だけを行うので、その負担は軽くて済むことになる。
【００２６】
第１階層メモリ５０の画素に、“００”，“０１”，“１０”または“１１”の付加ビットが 付加されている場合の処理について、図５のフローチャートを用いて説明する。なお、説明の便宜上、処理対象の付加ビットは、画素ｈ００の付加ビットであるとする。
【００２７】
ステップＳ１において、画素ｈ００の付加ビットの値が“００”の場合、前述の通り、図４（Ａ）の演算命令により、ステップＳ２で、（ｈ００＋ｈ１０＋ｈ０１＋ｈ１１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、上述したように、階調データを生成するのに有利である。
【００２８】
ステップＳ１において、画素ｈ００の付加ビットの値が“００”ではないと判定された場合、ステップＳ３に進み、画素ｈ００の付加ビットの値が“０１”であるか否かが判定される。判定結果がＹＥＳであるとき、ステップＳ４で（ｈ００＋ｈ１０）−（ｈ０１＋ｈ１１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、画像の水平方向のエッジの有無を検出するのに有利である。
【００２９】
ステップＳ３において、画素ｈ００の付加ビットの値が“０１”ではないと判定された場合、ステップＳ５に進み、画素ｈ００の付加ビットの値が“１０”であるか否かが判定される。判定結果がＹＥＳであるとき、ステップＳ６で（ｈ００＋ｈ０１）−（ｈ１０＋ｈ１１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、画像の垂直方向のエッジの有無を検出するのに有利である。
【００３０】
ステップＳ５において、画素ｈ００の付加ビットの値が“１０”ではないと判定された場合、ステップＳ７に進み、ステップＳ７で（ｈ００＋ｈ１１）−（ｈ１０＋ｈ０１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、画像の斜め方向のエッジの有無を検出するのに有利である。
【００３１】
前述の演算命令を応用した具体的な画像処理について、図６乃至図９を参照してさらに説明する。なお、説明の便宜上、階層メモリ４は２階層と３階層とする。さらに、第１階層に記憶するＴＶ画像をＨＤＴＶ画像（高精細ＴＶ画像）とし、第２階層に記憶するＴＶ画像をＳＤＴＶ画像（標準ＴＶ画像）とする。
【００３２】
図１の画像処理装置において、付加ビットの値として、「広視野の獲得」として定義された所定の値が設定されている場合について説明する。第１階層メモリ５０は第２階層メモリ５１の４倍のメモリ容量を有しているので、画像データ取り込みのスタート時点において、演算部４２は、画像入力部１としてのビデオカメラが出力するＳＤ信号の画像データを、第１階層メモリ５０の中央に配置し、その後、画像入力部１としてのビデオカメラが移動するにつれて新しく入力された所定の視野の画像データを、その移動位置に対応して第１階層メモリ５０に追加する。この様子を図６（Ｂ）に示す。このように、ビデオカメラが移動することにより得られた広視野角の画像データを、第１階層メモリ５０から読み出し、表示部６を構成するＨＤ信号用モニタにそのまま出力することにより、ＨＤ信号の広視野角の画像が得られる。
【００３３】
また、この場合、演算部４２は、ビデオカメラから新たに入力される画像データを、図６（Ａ）に示すように、そのまま第２階層メモリ５１にその都度上書きする。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、狭視野角の画像が得られる。なお、ＳＤ信号用モニタで広視野角の画像を得たい場合には、画像処理部２が、第１階層メモリ５０に記憶された画像データを４画素単位で圧縮するようにすればよい。
【００３４】
次に、図１の画像処理装置において、付加ビットの値として、「視線の固定」として定義された所定の値が設定されている場合について説明する。「視線の固定」には、移動体（自動車、ヘリコプタ等）に搭載したビデオカメラ画像を安定化する処理（以下、「視線の固定１」という）と一度振動しながら撮影された画像を再生時に安定化する処理（以下、「視線の固定２」という）の２つの場合がある。
【００３５】
「視線の固定１」の場合、演算部４２は、ビデオカメラが出力するＨＤ信号の画像データを、第１階層メモリ５０に記録する。これにより、上述した図６（Ｂ）に示す広視野の画像データが、第１階層メモリ５０に一度に記録される。そして、この場合、演算部４２は、第１階層メモリ５０に書き込まれた画像データのうち、ビデオカメラの手振れに対応する座標の画像データを読み出し、図６（Ａ）に示すように、そのまま第２階層メモリ５１に上書きする。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、振動成分を除去した画像が得られる。
【００３６】
「視線の固定２」の場合、第１階層メモリ５０は第２階層メモリ５１の４倍のメモリ容量を有しているので、画像データの再生スタート時において、演算部４２は、ＳＤ信号の画像データを、第１階層メモリ５０の中央に配置し、その後、振動画像データを、その振動位置に対応して第１階層メモリ５０に追加する。
【００３７】
また、この場合、演算部４２は、振動を除去した画像データを、第２階層メモリ５１に上書きする。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、振動しながら撮影された画像であっても、再生時に振動成分を除去した画像が得られる。
【００３８】
図１の画像処理装置において、付加ビットの値として、「光学的ダイナミックレンジの拡大」として定義された所定の値が設定されている場合について説明する。この場合、画像入力部１として、明視カメラと暗視カメラの２台が準備される。明視カメラは、明るい部分に絞りを合わせてあるもの、若しくは比較的明るい部分を撮影するためのものとし、暗視カメラは、暗い部分に絞りを合わせたもの、若しくは夜間に暗い部分を撮影するためのもの（赤外線カメラ等）であるとする。先ず、画像処理部２は、明視カメラから取り込んだＳＤ信号の画像データを、第１階層メモリ５０の左上の領域に書き込む。次に、画像処理部２は、暗視カメラから取り込んだＳＤ信号の画像データを、第１階層メモリ５０の右上の領域に書き込む。この様子を図７（Ｂ）に示す。
【００３９】
また、この場合、演算部４２は、第１階層メモリ５０の左上の領域の画像については、明るい部分（建物以外）の画像データのみを第２階層メモリ５１の対応するアドレスに書き込み、右上の領域の画像については、暗い部分（建物）の画像データのみを第２階層メモリ５１の対応するアドレスに書き込む。この結果得られた合成画像を図７（Ａ）に示す。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、光学的ダイナミックレンジを拡大した画像が得られる。
【００４０】
図１の画像処理装置において、付加ビットの値として、「フレーム差分」として定義された所定の値が設定されている場合について説明する。この場合、画像入力部１としてビデオカメラを使用し、移動体が撮影される。演算部４２は、取り込んだ最初のＳＤ信号の画像データを、第１階層メモリ５０の左上の領域に配置し、次に取り込んだ画像データを、第１階層メモリ５０の右上の領域に配置する。この様子を図８（Ｂ）に示す。
【００４１】
また、この場合、演算部４２は、第１階層メモリ５０の右上と左上の画像データの差を演算し、そのフレーム差分の画像データを、図８（Ａ）に示すように、第２階層メモリ５１に書き込む（但し、この図８（Ａ）は、概念的な図であり、差分データなので、実際には、明瞭な画像とはならない）。従って、第２階層メモリ５１に記憶されている画像データ（時間的な差分画像）を読み出して、量子化するなどして、画像データを圧縮したり、不審者の進入を検出したりすることができる。
【００４２】
さらに、図１の画像処理装置において、付加ビットの値として、「モーショントラッキング」として定義された所定の値が設定されている場合について説明する。この場合においても、画像入力部１としてビデオカメラを使用し、移動体が撮影される。演算部４２は、取り込んだ最初のＳＤ信号の画像データを、第１階層メモリ５０に書き込み、第１階層メモリ５０の画像データを１／４に画素圧縮した後に、第２階層メモリ５１に書き込む。演算部４２は、新しく取り込んだ画像に対しても同様の処理を行う。さらに、演算部４２は、第２階層メモリ５１に記憶されている最終画像データと１つ前の画像データの差を演算し、その結果を第３階層メモリ５２に書き込む。従って、第３階層メモリ５２に記憶されている画像データを読み出すことにより、移動体の動きベクトルが得られる。この処理は、上述した圧縮データに対して行われることから、少ない演算量で動きベクトルが得られる。また、この処理により移動の方向と大きさが分かるため、移動物体をビデオカメラで自動追尾することなどにも応用できる。
【００４３】
図１の画像処理装置において、付加ビットの値として、「オプティカルフロー」として定義された所定の値が設定されている場合について説明する。画像入力部１としてビデオカメラを使用し、移動体が撮影される。前述の「モーショントラッキング」の場合と同様に、演算部４２は、取り込んだ最初のＳＤ信号の画像データを、第１階層メモリ５０に書き込むと同時に、１／４画素圧縮して第２階層メモリ５１に書き込む。演算部４２は、新しく入力された画像データに対しても同様の処理を行う。さらに、演算部４２は、第２階層メモリ５１に記憶されている対応する複数の領域の画像データの差を演算し、その結果を第３階層メモリ５２に書き込む。従って、第３階層メモリ５２に記憶されている画像データを読み出して、図９に示すように、表示部６を構成するモニタに出力することで、移動体を構成している各部分の動きベクトルの可視化ができる。
【００４４】
以上、本実施の形態では、３層と２層の階層構造を持つメモリに関して説明したが、本発明は、３層と２層以外のＮ（Ｎは正の整数）階層の階層構造を持つメモリに関しても適用可能である。
【００４５】
また、本実施の形態では、画像データおよび演算命令を、例えば、ＲＡＭ（Randam Access Memory）などに代表されるメモリに記憶させるようにしたが、画像データおよび演算命令は、その他、例えば、磁気ディスク、光磁気ディスク、磁気テープまたは光カードなどの記録媒体に記憶（記録）させることも可能である。
【００４６】
さらに、本実施の形態では、付加ビットに埋め込む演算命令を図４に示したように定義したが、付加ビットに対応させる演算命令は、これに限定されるものではない。
【００４７】
【発明の効果】
請求項１に記載の画像処理装置および請求項８に記載の画像処理方法によれば、画像データを構成する所定の画素ブロックに演算命令を付加するようにしたので、ソフトウェアにかける負担を軽減することができ、画像処理速度が向上する。
【図面の簡単な説明】
【図１】本発明の画像処理装置の一実施の形態の構成を示すブロック図である。
【図２】図１の画像処理装置の階層メモリ４の階調変換を説明するための図である。
【図３】画素の画像データと付加ビットを説明するための図である。
【図４】付加ビットと演算命令の対応関係を説明するための図である。
【図５】図２で行う階層符号化の動作を説明するためのフローチャートである。
【図６】広視野の獲得処理を説明するための図である。
【図７】光学的ダイナミックレンジの拡大処理を説明するための図である。
【図８】フレーム差分処理を説明するための図である。
【図９】オプティカルフロー処理を説明するための図である。
【図１０】従来の画像処理装置の階層符号化をを説明するための図である。
【符号の説明】
１ 画像入力部， ２ 画像処理部， ３ 操作部， ４ 階層メモリ， ５ ＶＲＡＭ， ６ 表示部， ４１ 記憶部， ４２ 演算部， ５０ 第１階層（最下位階層）メモリ， ５１ 第２階層メモリ， ５２ 第３階層（最上位階層）メモリ， ８０ 第１階層（最下位階層）メモリ， ８１ 第２階層メモリ， ８２ 第３階層（最上位階層）メモリ
【発明の属する技術分野】
本発明は、画像処理装置および画像処理方法に関し、特に、例えば、監視カメラ、インテリジェントロボットの視覚および異なる解像度の画像フォーマットに対応した機器間の解像度変換器等に使用して好適な画像処理装置および画像処理方法に関する。
【０００２】
【従来の技術】
例えば、高解像度の画像データを、第１階層（最下位階層）の画像データとして、それより画素数の少ない第２階層の画像データを形成し、さらに、それより画素数の少ない第３階層の画像データを形成し、以下、同様にして、最上位階層までの画像データを形成する符号化手法がある。このような符号化は、階層符号化と呼ばれ、各階層の画像データは、その階層に対応した解像度（画素数）のモニタで表示される。従って、ユーザ側では、階層符号化された画像データのうち、ユーザ自身が有するモニタの解像度に対応するものを選択することで、その画像データを視認することができる。
【０００３】
ここで、いま、２×２（縦×横）個の画素を加算して得られた値を上位階層の画素（画素値）とし、３階層の階層符号化を行うものとする。この場合、例えば、図１０に示すように、第１階層（最下位階層）メモリ８０の画像として、４×４（縦×横）画素を考えると、その左上の２×２（縦×横）画素の４画素ｈ００，ｈ１０，ｈ０１，ｈ１１の加算値ｍ０が演算され、この値が、第２階層メモリ８１の左上の１画素とされる。同様にして、第１階層メモリ８０の画像の右上の４画素ｈ２０，ｈ３０，ｈ２１，ｈ３１の加算値ｍ１、左下の４画素ｈ０２，ｈ１２，ｈ０３，ｈ１３の加算値ｍ２、右下の４画素ｈ２２，ｈ３２，ｈ２３，ｈ３３の加算値ｍ３が演算され、それぞれが、第２階層メモリ８１の右上、左下、右下の１画素とされる。さらに、第２階層メモリ８１の２×２（縦×横）画素の４画素ｍ０，ｍ１，ｍ２，ｍ３の加算値ｑ０が演算され、この値が、第３階層メモリ８２、即ち、ここでは、最上位階層の画像の画素とされる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の階層符号化処理をソフトウェアで実現する場合、処理画素が多いときには、処理時間が長くなる上に、その処理を行うＣＰＵ（図示せ ず）にかかる負担も大きくなるという問題があった。
【０００５】
本発明は、このような状況に鑑みてなされたものであり、縦と横それぞれ２のＮ（Ｎは正の整数）乗分の１の大きさに画素圧縮するための階調変換を高速に行い、もって、ＣＰＵによる（ソフトウェアによる）画像処理を迅速に行うことができるようにするものである。
【０００６】
【課題を解決するための手段】
請求項１に記載の画像処理装置は、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶手段と、記憶手段に記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶手段に記憶させる演算手段とを備え、演算命令は、画素ブロック内の全ての画素を用いた加減算の演算命令であることを特徴とする。
【０００７】
請求項８に記載の画像処理方法は、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶ステップと、記憶ステップで記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶ステップで記憶させる演算ステップとを備え、演算命令は、画素ブロック内の全ての画素を用いた加減算の演算命令であることを特徴とする。
【０００８】
請求項１に記載の画像処理装置においては、記憶手段が、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令であって、画素ブロック内の全ての画素を用いた加減算の演算命令を当該画素ブロックの画素値とともに記憶し、演算手段が、記憶手段に記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶手段に記憶させる。
【０００９】
請求項８に記載の画像処理方法においては、記憶ステップで、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令であって、画素ブロック内の全ての画素を用いた加減算の演算命令を当該画素ブロックの画素値とともに記憶し、演算ステップで、記憶ステップで記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶ステップで記憶させる。
【００１０】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１１】
請求項１に記載の画像処理装置は、画像データと、画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶手段（例えば、図１に示す記憶部４１）と、記憶手段に記憶された画像データの画素ブロックに付加されている演算命令を当該画素ブロック内の画素に対して実行し、演算結果を記憶手段に記憶させる演算手段（例えば、図１に示す演算部４２）とを備え、演算命令は、画素ブロック内の全ての画素を用いた加減算の演算命令であることを特徴とする。
【００１２】
請求項３に記載の画像処理装置は、記憶手段が、画像データを記憶する第１の記憶部（例えば、図２に示す第１階層メモリ５０）と、画像データを構成する複数の画素を演算して得られた値の画素で構成される階調画像データを記憶する第２の記憶部（例えば、図２に示す第２階層メモリ５１）とを備えることを特徴とする。
【００１３】
図１は、本発明を適用した画像処理装置の一実施の形態の構成例を示している。本実施の形態においては、画像入力部１から、２値画像データが入力され、画像処理部２に供給される。画像処理部２は、画像入力部１から受け取った画像データを、操作部３の所定の操作に従って処理する。画像処理部２で所定の処理がなされた画像データは、階層メモリ４に供給される。
【００１４】
階層メモリ４は、記憶部４１と演算部４２を一体化することで構成されている。記憶部４１は、２値画像データと２値画像データを画素圧縮して生成された階調データを階層的に記憶する。演算部４２は画像データまたは階調データに付加されている付加ビットに対応して、所定の演算を行う。
【００１５】
階層メモリ４に階層的に記憶されている画像データのうち、所定の階層の画像データは、読み出され、ＶＲＡＭ（Video Randam Access Memory）５に供給され、記憶される。ＶＲＡＭ５は、記憶した画素データを読み出し、表示部６に供給し、表示部６に表示させる。
【００１６】
以下に、階層メモリ４が、２値画像データを階調変換する動作について、図２乃至図４に基づいて、詳しく説明する。図２は、階層メモリ４を、３階層構造にした場合の各画素間の対応関係を説明するためのものである。
【００１７】
ここで、いま、図２に示すように、階層メモリ４の記憶部４１の１つの階層を構成する第１階層（最下位階層）メモリ５０には、画像入力部１から取り込まれた２値画像データが記憶される。第１階層メモリ５０を構成する画素は、基本的に、例えば、８ビットで表される。但し、２×２（縦×横）画素のブロックの中の所定の１つの画素（例えば、左上の画素）は、２ビットの付加ビットが付加され、合計１０ビットとされている。
【００１８】
例えば、第１階層メモリ５０の左上の２×２（縦×横）画素ブロックの４画素、ｈ００，ｈ１０，ｈ０１，ｈ１１について考える。このうちの３個の画素ｈ１０，ｈ０１，ｈ１１は、それぞれ、８ビットのデータ長を有している。これに対して、画素ｈ００は、図３（Ａ）に示すように、ＭＳＢ側に２ビットの付加ビットが付加され、１０ビットとされている。
【００１９】
この付加ビットは、図４に示すように、演算命令を表している、同図（Ａ）に示すように、付加ビットの値が“００”のときは、同図（Ｂ）に示すように、対応するブロックの各画素のデータをａ乃至ｄとするとき、その加算値（ａ＋ｂ＋ｃ＋ｄ）を演算する命令となる。付加ビットの値が“０１”のときは、画像の上下方向の差分値（ａ＋ｂ）−（ｃ＋ｄ）を演算する命令となる。付加ビットの値が“１０”のときは、画像の左右方向の差分値（ａ＋ｃ）−（ｂ＋ｄ）を演算する命令となる。付加ビットの値が“１１”のときは、画像の斜め方向の差分値（ａ＋ｄ）−（ｂ＋ｃ）を演算する命令となる。
【００２０】
記憶部４１に２値画像データが記憶されたとき、それに対応する階調データを自動生成させるには、付加ビットは“００”とされる。いま、画素ｈ００のデータに付け加える付加ビットの値が、“００”の場合を考える。この場合、図４（Ａ）に示した演算命令により、画素ｈ００，ｈ１０，ｈ０１，ｈ１１の加算値ｍ０が演算部４２により演算され、この値が、第２階層メモリ５１の左上の１画素とされる（図２）。
【００２１】
第２階層メモリ５１を構成する画素は、少なくとも、第２階層の画像を構成する画素を桁落ちさせずに記憶することのできるデータとされている。即ち、本実施の形態では、第１階層の画素が８ビットで表されるから、そのような８ビットの画素の４つの加算値である第２階層の画素は１０ビットで表されることになる。従って、第２階層メモリ５１を構成する画素は、基本的に、１０ビットのデータ長とされている。
【００２２】
但し、第２階層メモリ５１においても、２×２画素のブロックのうち、左上の画素には、付加ビットが付加される。従って、ブロックの左上の画素ｍ０も、図３（Ｂ）に示すように、前述の場合と同様に２ビットの付加ビットが付加され、その値は“００”とされる。即ち、画素ｍ０のデータは、１２ビットとされる。
【００２３】
同様に、画素ｍ０の付加ビットの演算命令により、ｍ０，ｍ１，ｍ２，ｍ３の加算値ｑ０が演算部４２で演算され、この値が、第３階層（最上位階層）メモリ５２の１画素とされる（図２）。
【００２４】
第３階層メモリ５２を構成する画素は、少なくとも、第３階層の画像を構成する画素を桁落ちさせずに記憶することのできるデータ長とされる。即ち、本実施の形態では、第２階層の画素が、上述したように１０ビットで表されるから、そのような１０ビットの画素の４つの加算値である第３階層の画素は１２ビットで表されることになる。従って、第３階層メモリ５２を構成する画素は、基本的に、１２ビットのデータ長とされる。
【００２５】
第３階層メモリ５２の画素ｑ０にも、前述の場合と同様に２ビットの付加ビットが付加され、その値は“００”とされる。画素ｑ０のデータは、図３（Ｃ）に示すように、画像データ１２ビットに２ビット付加されて、１４ビットになっている。この場合（階調データを自動生成する場合）、第３階層メモリは、最上位階層となっているので、実質的には付加ビットの演算命令は実行されない。このように、演算部４２は、記憶部４１に画像データが記憶されると、その付加ビットを読み取り、その演算命令を実行する。この処理は、画像処理部２の処理とは独立に行われる。従って、画像処理部２は、階調データを生成する場合、２階調データに付加ビットを付加する処理だけを行うので、その負担は軽くて済むことになる。
【００２６】
第１階層メモリ５０の画素に、“００”，“０１”，“１０”または“１１”の付加ビットが 付加されている場合の処理について、図５のフローチャートを用いて説明する。なお、説明の便宜上、処理対象の付加ビットは、画素ｈ００の付加ビットであるとする。
【００２７】
ステップＳ１において、画素ｈ００の付加ビットの値が“００”の場合、前述の通り、図４（Ａ）の演算命令により、ステップＳ２で、（ｈ００＋ｈ１０＋ｈ０１＋ｈ１１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、上述したように、階調データを生成するのに有利である。
【００２８】
ステップＳ１において、画素ｈ００の付加ビットの値が“００”ではないと判定された場合、ステップＳ３に進み、画素ｈ００の付加ビットの値が“０１”であるか否かが判定される。判定結果がＹＥＳであるとき、ステップＳ４で（ｈ００＋ｈ１０）−（ｈ０１＋ｈ１１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、画像の水平方向のエッジの有無を検出するのに有利である。
【００２９】
ステップＳ３において、画素ｈ００の付加ビットの値が“０１”ではないと判定された場合、ステップＳ５に進み、画素ｈ００の付加ビットの値が“１０”であるか否かが判定される。判定結果がＹＥＳであるとき、ステップＳ６で（ｈ００＋ｈ０１）−（ｈ１０＋ｈ１１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、画像の垂直方向のエッジの有無を検出するのに有利である。
【００３０】
ステップＳ５において、画素ｈ００の付加ビットの値が“１０”ではないと判定された場合、ステップＳ７に進み、ステップＳ７で（ｈ００＋ｈ１１）−（ｈ１０＋ｈ０１）が演算され、この値が、第２階層メモリ５１の左上の１画素とされる。この処理は、画像の斜め方向のエッジの有無を検出するのに有利である。
【００３１】
前述の演算命令を応用した具体的な画像処理について、図６乃至図９を参照してさらに説明する。なお、説明の便宜上、階層メモリ４は２階層と３階層とする。さらに、第１階層に記憶するＴＶ画像をＨＤＴＶ画像（高精細ＴＶ画像）とし、第２階層に記憶するＴＶ画像をＳＤＴＶ画像（標準ＴＶ画像）とする。
【００３２】
図１の画像処理装置において、付加ビットの値として、「広視野の獲得」として定義された所定の値が設定されている場合について説明する。第１階層メモリ５０は第２階層メモリ５１の４倍のメモリ容量を有しているので、画像データ取り込みのスタート時点において、演算部４２は、画像入力部１としてのビデオカメラが出力するＳＤ信号の画像データを、第１階層メモリ５０の中央に配置し、その後、画像入力部１としてのビデオカメラが移動するにつれて新しく入力された所定の視野の画像データを、その移動位置に対応して第１階層メモリ５０に追加する。この様子を図６（Ｂ）に示す。このように、ビデオカメラが移動することにより得られた広視野角の画像データを、第１階層メモリ５０から読み出し、表示部６を構成するＨＤ信号用モニタにそのまま出力することにより、ＨＤ信号の広視野角の画像が得られる。
【００３３】
また、この場合、演算部４２は、ビデオカメラから新たに入力される画像データを、図６（Ａ）に示すように、そのまま第２階層メモリ５１にその都度上書きする。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、狭視野角の画像が得られる。なお、ＳＤ信号用モニタで広視野角の画像を得たい場合には、画像処理部２が、第１階層メモリ５０に記憶された画像データを４画素単位で圧縮するようにすればよい。
【００３４】
次に、図１の画像処理装置において、付加ビットの値として、「視線の固定」として定義された所定の値が設定されている場合について説明する。「視線の固定」には、移動体（自動車、ヘリコプタ等）に搭載したビデオカメラ画像を安定化する処理（以下、「視線の固定１」という）と一度振動しながら撮影された画像を再生時に安定化する処理（以下、「視線の固定２」という）の２つの場合がある。
【００３５】
「視線の固定１」の場合、演算部４２は、ビデオカメラが出力するＨＤ信号の画像データを、第１階層メモリ５０に記録する。これにより、上述した図６（Ｂ）に示す広視野の画像データが、第１階層メモリ５０に一度に記録される。そして、この場合、演算部４２は、第１階層メモリ５０に書き込まれた画像データのうち、ビデオカメラの手振れに対応する座標の画像データを読み出し、図６（Ａ）に示すように、そのまま第２階層メモリ５１に上書きする。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、振動成分を除去した画像が得られる。
【００３６】
「視線の固定２」の場合、第１階層メモリ５０は第２階層メモリ５１の４倍のメモリ容量を有しているので、画像データの再生スタート時において、演算部４２は、ＳＤ信号の画像データを、第１階層メモリ５０の中央に配置し、その後、振動画像データを、その振動位置に対応して第１階層メモリ５０に追加する。
【００３７】
また、この場合、演算部４２は、振動を除去した画像データを、第２階層メモリ５１に上書きする。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、振動しながら撮影された画像であっても、再生時に振動成分を除去した画像が得られる。
【００３８】
図１の画像処理装置において、付加ビットの値として、「光学的ダイナミックレンジの拡大」として定義された所定の値が設定されている場合について説明する。この場合、画像入力部１として、明視カメラと暗視カメラの２台が準備される。明視カメラは、明るい部分に絞りを合わせてあるもの、若しくは比較的明るい部分を撮影するためのものとし、暗視カメラは、暗い部分に絞りを合わせたもの、若しくは夜間に暗い部分を撮影するためのもの（赤外線カメラ等）であるとする。先ず、画像処理部２は、明視カメラから取り込んだＳＤ信号の画像データを、第１階層メモリ５０の左上の領域に書き込む。次に、画像処理部２は、暗視カメラから取り込んだＳＤ信号の画像データを、第１階層メモリ５０の右上の領域に書き込む。この様子を図７（Ｂ）に示す。
【００３９】
また、この場合、演算部４２は、第１階層メモリ５０の左上の領域の画像については、明るい部分（建物以外）の画像データのみを第２階層メモリ５１の対応するアドレスに書き込み、右上の領域の画像については、暗い部分（建物）の画像データのみを第２階層メモリ５１の対応するアドレスに書き込む。この結果得られた合成画像を図７（Ａ）に示す。従って、第２階層メモリ５１に記憶されている画像データを読み出して、表示部６を構成するＳＤ信号用モニタに出力することで、光学的ダイナミックレンジを拡大した画像が得られる。
【００４０】
図１の画像処理装置において、付加ビットの値として、「フレーム差分」として定義された所定の値が設定されている場合について説明する。この場合、画像入力部１としてビデオカメラを使用し、移動体が撮影される。演算部４２は、取り込んだ最初のＳＤ信号の画像データを、第１階層メモリ５０の左上の領域に配置し、次に取り込んだ画像データを、第１階層メモリ５０の右上の領域に配置する。この様子を図８（Ｂ）に示す。
【００４１】
また、この場合、演算部４２は、第１階層メモリ５０の右上と左上の画像データの差を演算し、そのフレーム差分の画像データを、図８（Ａ）に示すように、第２階層メモリ５１に書き込む（但し、この図８（Ａ）は、概念的な図であり、差分データなので、実際には、明瞭な画像とはならない）。従って、第２階層メモリ５１に記憶されている画像データ（時間的な差分画像）を読み出して、量子化するなどして、画像データを圧縮したり、不審者の進入を検出したりすることができる。
【００４２】
さらに、図１の画像処理装置において、付加ビットの値として、「モーショントラッキング」として定義された所定の値が設定されている場合について説明する。この場合においても、画像入力部１としてビデオカメラを使用し、移動体が撮影される。演算部４２は、取り込んだ最初のＳＤ信号の画像データを、第１階層メモリ５０に書き込み、第１階層メモリ５０の画像データを１／４に画素圧縮した後に、第２階層メモリ５１に書き込む。演算部４２は、新しく取り込んだ画像に対しても同様の処理を行う。さらに、演算部４２は、第２階層メモリ５１に記憶されている最終画像データと１つ前の画像データの差を演算し、その結果を第３階層メモリ５２に書き込む。従って、第３階層メモリ５２に記憶されている画像データを読み出すことにより、移動体の動きベクトルが得られる。この処理は、上述した圧縮データに対して行われることから、少ない演算量で動きベクトルが得られる。また、この処理により移動の方向と大きさが分かるため、移動物体をビデオカメラで自動追尾することなどにも応用できる。
【００４３】
図１の画像処理装置において、付加ビットの値として、「オプティカルフロー」として定義された所定の値が設定されている場合について説明する。画像入力部１としてビデオカメラを使用し、移動体が撮影される。前述の「モーショントラッキング」の場合と同様に、演算部４２は、取り込んだ最初のＳＤ信号の画像データを、第１階層メモリ５０に書き込むと同時に、１／４画素圧縮して第２階層メモリ５１に書き込む。演算部４２は、新しく入力された画像データに対しても同様の処理を行う。さらに、演算部４２は、第２階層メモリ５１に記憶されている対応する複数の領域の画像データの差を演算し、その結果を第３階層メモリ５２に書き込む。従って、第３階層メモリ５２に記憶されている画像データを読み出して、図９に示すように、表示部６を構成するモニタに出力することで、移動体を構成している各部分の動きベクトルの可視化ができる。
【００４４】
以上、本実施の形態では、３層と２層の階層構造を持つメモリに関して説明したが、本発明は、３層と２層以外のＮ（Ｎは正の整数）階層の階層構造を持つメモリに関しても適用可能である。
【００４５】
また、本実施の形態では、画像データおよび演算命令を、例えば、ＲＡＭ（Randam Access Memory）などに代表されるメモリに記憶させるようにしたが、画像データおよび演算命令は、その他、例えば、磁気ディスク、光磁気ディスク、磁気テープまたは光カードなどの記録媒体に記憶（記録）させることも可能である。
【００４６】
さらに、本実施の形態では、付加ビットに埋め込む演算命令を図４に示したように定義したが、付加ビットに対応させる演算命令は、これに限定されるものではない。
【００４７】
【発明の効果】
請求項１に記載の画像処理装置および請求項８に記載の画像処理方法によれば、画像データを構成する所定の画素ブロックに演算命令を付加するようにしたので、ソフトウェアにかける負担を軽減することができ、画像処理速度が向上する。
【図面の簡単な説明】
【図１】本発明の画像処理装置の一実施の形態の構成を示すブロック図である。
【図２】図１の画像処理装置の階層メモリ４の階調変換を説明するための図である。
【図３】画素の画像データと付加ビットを説明するための図である。
【図４】付加ビットと演算命令の対応関係を説明するための図である。
【図５】図２で行う階層符号化の動作を説明するためのフローチャートである。
【図６】広視野の獲得処理を説明するための図である。
【図７】光学的ダイナミックレンジの拡大処理を説明するための図である。
【図８】フレーム差分処理を説明するための図である。
【図９】オプティカルフロー処理を説明するための図である。
【図１０】従来の画像処理装置の階層符号化をを説明するための図である。
【符号の説明】
１ 画像入力部， ２ 画像処理部， ３ 操作部， ４ 階層メモリ， ５ ＶＲＡＭ， ６ 表示部， ４１ 記憶部， ４２ 演算部， ５０ 第１階層（最下位階層）メモリ， ５１ 第２階層メモリ， ５２ 第３階層（最上位階層）メモリ， ８０ 第１階層（最下位階層）メモリ， ８１ 第２階層メモリ， ８２ 第３階層（最上位階層）メモリ
Claims (8)
- 画像データと、前記画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶手段と、
前記記憶手段に記憶された前記画像データの前記画素ブロックに付加されている前記演算命令を当該画素ブロック内の画素に対して実行し、演算結果を前記記憶手段に記憶させる演算手段と
を備え、
前記演算命令は、前記画素ブロック内の全ての画素を用いた加減算の演算命令である
ことを特徴とする画像処理装置。 - 前記記憶手段と演算手段は一体的に形成されている
ことを特徴とする請求項１に記載の画像処理装置。 - 前記記憶手段は、
画像データを記憶する第１の記憶部と、
前記画像データを構成する複数の画素を演算して得られた値の画素で構成される階調画像データを記憶する第２の記憶部と
を備えることを特徴とする請求項１に記載の画像処理装置。 - 前記演算命令は、前記画像データを構成する２×２個の画素ブロックの、左上、右上、左下、右下の画素をそれぞれ、ａ，ｂ，ｃ，ｄとするとき、ａ＋ｂ＋ｃ＋ｄの演算を含む
ことを特徴とする請求項１に記載の画像処理装置。 - 前記演算命令は、前記画像データを構成する２×２個の画素ブロックの、左上、右上、左下、右下の画素をそれぞれ、ａ，ｂ，ｃ，ｄとするとき、（ａ＋ｂ）−（ｃ＋ｄ）の演算を含む
ことを特徴とする請求項１に記載の画像処理装置。 - 前記演算命令は、前記画像データを構成する２×２個の画素ブロックの、左上、右上、左下、右下の画素をそれぞれ、ａ，ｂ，ｃ，ｄとするとき、（ａ＋ｃ）−（ｂ＋ｄ）の演算を含む
ことを特徴とする請求項１に記載の画像処理装置。 - 前記演算命令は、前記画像データを構成する２×２個の画素ブロックの、左上、右上、左下、右下の画素をそれぞれ、ａ，ｂ，ｃ，ｄとするとき、（ａ＋ｄ）−（ｂ＋ｃ）の演算を含む
ことを特徴とする請求項１に記載の画像処理装置。 - 画像データと、前記画像データを構成する所定の画素ブロックに付加された演算命令を当該画素ブロックの画素値とともに記憶する記憶ステップと、
前記記憶ステップで記憶された前記画像データの前記画素ブロックに付加されている前記演算命令を当該画素ブロック内の画素に対して実行し、演算結果を前記記憶ステップで記憶させる演算ステップと
を備え、
前記演算命令は、前記画素ブロック内の全ての画素を用いた加減算の演算命令である
ことを特徴とする画像処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00169198A JP4131026B2 (ja) | 1998-01-07 | 1998-01-07 | 画像処理装置および画像処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00169198A JP4131026B2 (ja) | 1998-01-07 | 1998-01-07 | 画像処理装置および画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195108A JPH11195108A (ja) | 1999-07-21 |
| JP4131026B2 true JP4131026B2 (ja) | 2008-08-13 |
Family
ID=11508560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00169198A Expired - Fee Related JP4131026B2 (ja) | 1998-01-07 | 1998-01-07 | 画像処理装置および画像処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4131026B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MX2008001286A (es) * | 2005-07-28 | 2008-03-25 | Thomson Licensing | Metodo y aparato para la optimizacion del proceso de movimiento de video con el uso de una cache jerarquica. |
-
1998
- 1998-01-07 JP JP00169198A patent/JP4131026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11195108A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5267034A (en) | Camera work detecting method | |
| JP3695119B2 (ja) | 画像合成装置、及び画像合成方法を実現するプログラムを記録した記録媒体 | |
| US7305136B2 (en) | Image processing apparatus | |
| US20080246848A1 (en) | Image stabilizing apparatus, image-pickup apparatus and image stabilizing method | |
| US20090273717A1 (en) | Noise reduction processing apparatus, noise reduction processing method, and image sensing apparatus | |
| WO2005079062A1 (ja) | 画像処理装置と画像処理方法およびプログラム | |
| US6965699B2 (en) | Camera information coding/decoding method for synthesizing stereoscopic real video and a computer graphic image | |
| TWI504240B (zh) | 視訊處理方法、視訊顯示方法以及視訊處理裝置 | |
| US6661452B1 (en) | Digital camera capable of decreasing a required memory capacity | |
| JP4131026B2 (ja) | 画像処理装置および画像処理方法 | |
| JP3723995B2 (ja) | 画像情報変換装置および方法 | |
| JP3362463B2 (ja) | フレーム補間装置 | |
| JP3243861B2 (ja) | 画像情報変換装置 | |
| JP3632993B2 (ja) | 電子ズーム装置及び電子ズーム方法 | |
| JP3653287B2 (ja) | 画像情報変換装置及び画像情報変換方法 | |
| JP3276858B2 (ja) | デジタルスチルカメラ | |
| JP2009284411A (ja) | 撮像装置 | |
| JPH04296176A (ja) | 手振れ補正回路及びその方法 | |
| JPH10301556A (ja) | 画像表示制御装置および方法 | |
| JP4062326B2 (ja) | 係数生成装置および方法 | |
| US6680747B1 (en) | Image processing apparatus and image processing method | |
| JP3387883B2 (ja) | 画像処理装置、および画像処理方法 | |
| KR100739997B1 (ko) | 개선된 ｃｃｔｖ 시스템 및 이를 이용한 녹화재생방법 | |
| JP4042121B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
| JPH04320178A (ja) | ディジタル電子スチル・カメラおよびその動作方法ならびにディジタル画像再生装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |