JP4129820B2 - 対制御スイッチ装置 - Google Patents
対制御スイッチ装置 Download PDFInfo
- Publication number
- JP4129820B2 JP4129820B2 JP2003419559A JP2003419559A JP4129820B2 JP 4129820 B2 JP4129820 B2 JP 4129820B2 JP 2003419559 A JP2003419559 A JP 2003419559A JP 2003419559 A JP2003419559 A JP 2003419559A JP 4129820 B2 JP4129820 B2 JP 4129820B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal line
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
複数の入力信号線からなる入力信号線群と、入力信号線数と同数の出力信号線からなる出力信号線群とを備え、
入力信号線群と出力信号線群とを、その中間に第一の状態の上記スイッチ素子を必要数設置して1対1接続して構成した複数の信号パスからなる信号パス群を形成し、
各信号パスは、入力信号線より送信情報を入力し、出力信号線より該送信情報に対する受信情報を出力する入出力信号線対を構成し、
上記信号パス群内の特定の一組の信号パスを収容する上記スイッチ素子を第二の状態とすることにより、
上記1組の信号パスを構成する2本の入力信号線、2本の出力信号線の接続状態を切り替え、一方の信号パスの入力信号線からの入力が、他方の信号パスの出力信号線から出力されるよう、信号パス群内の接続の必要な信号パスの組毎に上記スイッチ素子を設置することによってスイッチマトリックスを形成し、
上記スイッチマトリックスの各入力信号線側または各出力信号線側には、信号の通過または遮断を信号線毎に制御するオン・オフスイッチをそれぞれ設け、
上記スイッチマトリックスに対して通信回線の設定が不要な時は、上記オン・オフスイッチをオフにして、上記各スイッチ素子を第一の状態とし、
上記スイッチマトリックスに対して通信回線の設定が必要な時は、その接続する信号パスの組を収容している上記スイッチ素子を、第二の状態に切り替え、
第二の状態に切り替えたスイッチ素子に繋がる上記各オン・オフスイッチをオンすることにより、上記第二の状態とした一つのスイッチ素子に繋がる一組の上記信号パス間相互で通信を可能とする双方向の通信回線設定制御が成されることを特徴とする対制御スイッチ装置。
(A1#、A2#、A3#、・・・、An#)
とし、また、各出力端子に繋がる出力信号線群の各出力信号線を
(B1&、B2&、B3&、・・・、Bm&)
とする。さらに、従来は未使用であった出力端子にも出力信号線を接続し、信号線毎に符号を付与することとし、
(B1#、B2#、B3#、・・・、Bn#)
とする。同様に、従来未使用であった入力端子にも入力信号線を接続し、信号線毎に符号を付与することとし、
(A1&、A2&、A3&、・・・、Am&)
とする。そして、αスイッチがすべて第1の状態であり、使用される出側と使用される入り側の信号線間の接続がないことから、各信号線において当初は
Ai# → Bi# (i=1〜n)
なる接続と
Bj& → Aj& (j=1〜m)
なる接続がなされていることとなる。
(1):入力信号線群(A1#、A2#、A3#、・・・、An#)と、出力信号線群(B1&、B2&、B3&、・・・、Bm&)間の接続の組
(2):入力信号線群(A1&、A2&、A3&、・・・、Am&)と、出力信号線群(B1#、B2#、B3#、・・・、Bn#)間の接続の組
を同時に実現している。(1)における特定の入力信号線、出力信号線間の接続を行うと、(2)においてはそれに対応した入力信号線、出力信号線間の接続が同時に実施される。言い換えれば、(1)の信号線間接続を実現する論理的スイッチマトリックスM1と、(2)の信号線間接続を実現する論理的スイッチマトリックスM2が存在し、特定のαスイッチ(接点)を閉じることによって、2つの論理的スイッチマトリックスM1,M2の対応する接点を同時に閉じることができる。即ち、一つのαスイッチを動作するだけで、2つの対応する接点が同時に閉じる。αスイッチの第1の状態が、論理的スイッチマトリックスM1と論理的スイッチマトリックスM2の対応する2つの接点のオフ状態に対応し、第2の状態が論理的スイッチマトリックスM1と論理的スイッチマトリックスM2の対応する2つの接点のオン状態に対応させることが出来る。この論理的スイッチマトリックスM1、論理的スイッチマトリックスM2を、2面構成対制御スイッチマトリックスとすることによりαスイッチの数を削減できる。
複数の入力信号線からなる入力信号線群と、入力信号線数と同数の出力信号線からなる出力信号線群とを備え、
入力信号線群と出力信号線群とを、その中間に第一の状態の上記スイッチ素子を必要数設置して1対1接続して構成した複数の信号パスからなる信号パス群を形成し、
各信号パスは、入力信号線より送信情報を入力し、出力信号線より該送信情報に対する受信情報を出力する入出力信号線対を構成し、
上記信号パス群内の特定の一組の信号パスを収容する上記スイッチ素子を第二の状態とすることにより、
上記1組の信号パスを構成する2本の入力信号線、2本の出力信号線の接続状態を切り替え、一方の信号パスの入力信号線からの入力が、他方の信号パスの出力信号線から出力されるよう、信号パス群内の接続の必要な信号パスの組毎に上記スイッチ素子を設置することによってスイッチマトリックスを形成し、上記スイッチマトリックスの上記各入力信号線側または上記各出力信号線側には、信号の通過または遮断を信号線毎に制御するオン・オフスイッチをそれぞれ設けたものである。
上記スイッチマトリックスに対して通信回線の設定が必要な時は、その接続する信号パスの組を収容している上記スイッチ素子を、第二の状態に切り替え、
第二の状態に切り替えたスイッチ素子に繋がる上記各オン・オフスイッチをオンすることにより、上記第二の状態とした一つのスイッチ素子に繋がる一組の上記信号パス間相互で通信を可能とする双方向の通信回線設定制御が成されるようにしたものである。
(A1#、B1#)、(A2#、B2#)、(A3#、B3#)
(A1&、B1&)、(A2&、B2&)、(A3&、B3&)
の6本を作る必要がある。これから入出力信号線に着目した2面構成における入出力関係を図5に示す。図5に示すごとく、信号パスi#の両端に存在する入力信号線Ai#と出力信号線Bi#が組となって上下の回線を作る。即ち、入力信号線Ai#から「モシモシ」なる情報が入力されると、それに対応する「ハイハイ」なる応答が出力信号線Bi#を通して返ってくる。また、信号パスj&の両端に存在する入力信号線Aj&と出力信号線Bj&が組となっており、出力信号線Bj&から「モシモシ」なる情報が出力されるとそれに対応する「ハイハイ」なる情報が入力信号線Aj&から入力される。図3と図4および図5の2面構成における入出力信号線番号の対応関係から、2面構成における対制御スイッチマトリックス構成は図6になる。図6が2面構成における対制御の実現法である。
Ai#→Bi& (i=1〜n)
なる接続が成されるように結線し、かつ非通話時接続を行うためのオン・オフスイッチS0を入力信号線側、あるいは出力信号線側に設置することにより、対制御による1面構成n×nスイッチ装置(図13)が構成される。
Ai# → Bi#
Aj& → Bj&
なる情報伝送を行っているが、切り替え命令により
Ai# → Bj&
Aj& → Bi#
なる情報伝送を行うように切り替えられる。αスイッチ(i#,j&)は、その切り替えが行われる、一方の信号パス群{i#}(i=1〜n)から選択した信号パスi#と他方の信号パス群{j&}(j=1〜m)から選択した信号パスj&の組合わせによりその役目が決められているだけで、物理的位置については任意であり、任意に配置が可能である。また、信号パスi#が通過する切り替え器の数は信号パス群{j&}(j=1〜m)の信号パス数mだけ存在する。同様に信号パスj&が通過する切り替え器の数は信号パス群{i#}(i=1〜n)の信号パス数nだけ存在する。それらの相互の存在位置を変えても、スイッチとしての機能は全く変わりがない。図1の構成法を、切り替え器の物理的な位置で表現すると図15(A)のようになる。これを、たとえば、(2#、2&)と(1#、2&)の位置を入れ替えると図15(B)となり、物理的には図16のように結線の変更になり、新しい3×3の2面構成対制御スイッチマトリックスが形成される。
この方式による1面構成を作り上げる方式は、1つではない。入力端子数2nとした場合、必要なαスイッチは
{(2n)×(2n)−2n}/2=n×(2n−1)
で与えられ、n行×(2n−1)列のマトリックス上にαスイッチを配列し、第1列から第n列に向かって結線をしていくものとしたとき、1つの列の中でおなじ、信号パスが重ならないように列を作っていくことによって得られる。
11 第一入力端子
12 第二入力端子
13 第一出力端子
14 第二出力端子
16,30,32 導波路
20 光スイッチ素子
22,26 スイッチマトリックス
23 入力ポート部
24 オン・オフスイッチ
25 出力ポート部
Claims (5)
- 各々独立して信号が入力可能な第一・第二入力端子の2入力を有し、かつ各々独立して信号を出力可能な第一・第二出力端子の2出力を有した2入力2出力のスイッチ素子を備え、
上記スイッチ素子は、上記第一入力端子から入った信号が上記第一出力端子から出るとともに、上記第二入力端子から入った信号が上記第二出力端子から出る第一の状態と、上記第一入力端子から入った信号が上記第二出力端子から出るとともに、上記第二入力端子から入った信号が上記第一出力端子から出る第二の状態とを切り替え可能に形成され、
複数の入力信号線からなる入力信号線群と、上記スイッチ素子が第一の状態で、上記入力信号線と各々接続した複数の出力信号線からなる出力信号線群とを備え、
上記各入力信号線と上記各出力信号線とを、上記第一の状態の上記スイッチ素子により各々接続して第一の信号パスを各々形成し、
互いに異なる任意の一対の上記第一の信号パスについて、上記スイッチ素子を第二の状態とすることにより、上記第一の信号パスの上記入力信号線と出力信号線との接続を切り替えて、一対の第二の信号パスとして接続させる上記第一の信号パスの対であって、各々異なる組み合わせを、すべての上記第一の信号パスについて設定し、その各組み合わせ毎に上記スイッチ素子を配置してスイッチマトリックスを形成し、
上記スイッチマトリックスの上記各入力信号線側または上記各出力信号線側には、信号の通過または遮断を各信号線毎に制御するオン・オフスイッチをそれぞれ設け、
上記スイッチマトリックスに対して通信回線の設定が不要な時は、上記オン・オフスイッチをオフにして、上記各スイッチ素子を上記第一の状態とし、
上記スイッチマトリックスに対して通信回線の設定が必要な時は、その接続する上記第一の信号パスの対を成す一つの上記スイッチ素子を、上記第二の状態に切り替え、
上記第二の状態に切り替えたスイッチ素子に繋がる上記各オン・オフスイッチをオンすることにより、上記第二の状態とした一つのスイッチ素子に繋がる一対の上記第一の信号パスが互いに切り替えられて一対の第二の信号パスを形成し、この第二の信号パスの対により双方向の通信回線設定制御が成されることを特徴とする対制御スイッチ装置。 - 上記入出力信号線は、複数の入力信号線からなる第一の入力信号線群と、上記スイッチ素子が第一の状態で、上記入力信号線と各々接続した複数の出力信号線からなる第一の出力信号線群と、他の複数の入力信号線からなる第二の入力信号線群と、上記スイッチ素子が第一の状態で、上記他の入力信号線と各々接続した他の複数の出力信号線からなる第二の出力信号線群とにより構成され、
上記第一の入力信号線群の任意の上記入力信号線と上記第一の出力信号線群の任意の出力信号線とを接続して成る一方の上記第一の信号パスと、上記第二の入力信号線群の任意の上記入力信号線と上記第二の出力信号線群の任意の出力信号線とを接続して成る他方の上記第一の信号パスとによる上記各第一の信号パスの対を、上記スイッチ素子を上記第二の状態とすることにより、上記一対の第一の信号パスの接続を切り替えて、一対の上記第二の信号パスを形成することを特徴とする請求項1記載の対制御スイッチ装置。 - 任意の一対の上記第一の信号パスを切り替えて、上記第二の信号パスの対を形成する上記スイッチ素子を、全ての上記第一の信号パスについて、異なる全ての上記第一の信号パスの対に介在させて上記スイッチマトリックスを形成したことを特徴とする請求項1記載の対制御スイッチ装置。
- 上記入力信号線から出力信号線に至るまでに通過する上記スイッチ素子の数が、上記各第一の信号パス及び第二の信号パスについて等しくなるように、上記スイッチマトリックスを形成したことを特徴とする請求項1、2または3記載の対制御スイッチ装置。
- 上記スイッチ素子は、光スイッチ素子であることを特徴とする請求項1ないし4のいずれか記載の対制御スイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419559A JP4129820B2 (ja) | 2003-12-17 | 2003-12-17 | 対制御スイッチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419559A JP4129820B2 (ja) | 2003-12-17 | 2003-12-17 | 対制御スイッチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005184223A JP2005184223A (ja) | 2005-07-07 |
JP4129820B2 true JP4129820B2 (ja) | 2008-08-06 |
Family
ID=34781421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419559A Expired - Fee Related JP4129820B2 (ja) | 2003-12-17 | 2003-12-17 | 対制御スイッチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4129820B2 (ja) |
-
2003
- 2003-12-17 JP JP2003419559A patent/JP4129820B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005184223A (ja) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1116060B1 (en) | Strictly non-blocking optical switch core having optimized switching architecture based on reciprocity conditions | |
US6363182B2 (en) | Optical switch for reciprocal traffic | |
US7035502B2 (en) | Signal interconnect incorporating multiple modular units | |
US5903686A (en) | Optical switch module | |
US6044185A (en) | Optical switch module | |
JP2001083443A (ja) | マルチステージ光学スイッチ及びそれに使用される接続方法 | |
EP0397368A1 (en) | Method of controlling a space-division switching network | |
JP4129820B2 (ja) | 対制御スイッチ装置 | |
US6768830B1 (en) | Optical add/drop switch utilizing a minimal number of switching crosspoints | |
US20140270634A1 (en) | Multi- purpose apparatus for switching, amplifying, replicating, and monitoring optical signals on a multiplicity of optical fibers | |
CN114205691B (zh) | 光路由架构及路由芯片 | |
US4060699A (en) | Line connection reversing circuits | |
JP7015717B2 (ja) | マルチキャストスイッチ | |
US7103241B2 (en) | Optical switching device | |
JP6291434B2 (ja) | 光クロスコネクト装置 | |
US7546006B1 (en) | Multi-port optical switch and method of arranging the same | |
JP2016158230A (ja) | 光クロスコネクト装置 | |
Hamza et al. | Free space optical multicast crossbar switch with non-movable switching elements | |
Kabacinski et al. | Rearranging algorithms for log 2 (N, 0, p) switching networks with even number of stages | |
US6850662B1 (en) | Optical switch for reciprocal traffic | |
CN107733816B (zh) | 一种新型的严格无阻塞交换网络 | |
JP2004077854A (ja) | 光スイッチ及びその使用方法 | |
JP2023157593A (ja) | 光スイッチ | |
JPH1010588A (ja) | 導波路型光マトリクススイッチ | |
CA2245599C (en) | Optical switch module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080416 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |