JP4126466B2 - Image compression processing method and apparatus - Google Patents
Image compression processing method and apparatus Download PDFInfo
- Publication number
- JP4126466B2 JP4126466B2 JP04174497A JP4174497A JP4126466B2 JP 4126466 B2 JP4126466 B2 JP 4126466B2 JP 04174497 A JP04174497 A JP 04174497A JP 4174497 A JP4174497 A JP 4174497A JP 4126466 B2 JP4126466 B2 JP 4126466B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- compression processing
- image data
- image compression
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、画像圧縮処理方法及び装置に関する。
【0002】
【従来の技術】
複写機などの画像処理装置においては、イメージスキャナにより読み取った画像データを圧縮してメモリに一旦格納し、必要に応じて格納した画像データを読み出して元の画像データに伸長し、これに基づいて複写出力することが行われている。そして、経済性を考慮し、かつ画像圧縮を高速に行わせるため、比較的広く用いられている圧縮チップ(例えば、ファクシミリ用のものなど)を複数用い、画像データを分割してそれら複数の圧縮チップに分配して並列的に処理させることにより、処理時間を短縮することが行われている。
【0003】
【発明が解決しようとする課題】
しかしながら、従来の画像データの分割方法は、原画像をイメージリーダ(イメージスキャナ)で読み取って得られる画像データを、イメージリーダの延在方向(以下、主走査ライン方向という)を圧縮チップの数に合わせて分割する方法であることから、原画像の大きさ(例えば、A0、A1、A2、A3などのサイズ)が変化すると、圧縮された画像データが格納されるメモリの利用率が低下するという問題がある。
【0004】
つまり、例えば、A0を対象に4つの圧縮チップを用いて画像圧縮処理装置を製作した場合、4つの圧縮チップに合わせて主走査ラインを4つのデータ領域に分割し、各データ領域に圧縮チップを1つずつ割り当てて画像圧縮を行わせることになる。このような画像圧縮処理装置によりA3の原画を処理しようとすると、主走査ラインに対応する画像データの長さが短くなるので、例えば2つの圧縮チップは動作しないことになる。そして、それら動作しない圧縮チップに割り当てられているメモリ領域には画像データが格納されないため、メモリの利用率が悪くなるのである。
【0005】
ところで、メモリ領域を圧縮チップに固定的に割り当てないで、適宜任意のメモリ領域に画像データを格納するようにできればメモリ利用率を向上できる。しかし、複数の圧縮チップは相互に独立に動作しているため、メモリ領域を変動制御することは困難である。
【0006】
そこで、本発明は、原画の大きさが変化することによって主走査方向の画像データの長さが変動しても、圧縮画像データを格納するメモリの利用率を高くできる画像圧縮処理方法及び装置を提供することを課題とする。
【0007】
【課題を解決するための手段】
上記課題は、画像圧縮処理回路の個数を偶数とし、画像データを主走査ラインごとに画像圧縮処理回路の個数の2倍以上のデータ領域に分割し、各データ領域の画像データを複数の画像圧縮処理回路(圧縮チップ)に順に割付けて画像データの圧縮を行うことにより解決できる。すなわち、例えば、1つの主走査ラインの画像データをバイト単位で分割し、奇数バイト(8ビット)と偶数バイトごとに2つの圧縮チップに分割して処理させることができる。これによれば、主走査ラインのデータ長が変化しても、バイト単位で圧縮処理を分配しているから、2つの圧縮チップの負荷は略均一になり、これに応じてメモリの利用率にも偏りがなくなる。なお、バイト単位に分割することに限定されるものではないが、できるだけ分割データ領域の数を多くすることにより、種々なサイズの原画に対してもメモリの利用率を高く維持できる。
【0008】
さらに、複数の主走査ラインに対してそれぞれ異なる偶数n(n≦m/2)個の圧縮チップを割付けて画像データの圧縮を行うことが好ましい。すなわち、例えば、1つの主走査ラインの画像データをバイト単位に分割し、奇数バイト(8ビット)と偶数バイトごとに第1の圧縮チップと第2の圧縮チップに分割して処理させるとともに、奇数と偶数の主走査ラインごとに、第1と第2の圧縮チップの組と第3と第4の圧縮チップの組に分割して処理させることにより、メモリの利用率を高く維持しつつ、圧縮処理を高速に行わせることができる。
【0009】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。図1は、本発明に係る画像圧縮処理方法を適用してなる画像圧縮処理装置の一実施形態を示すブロック構成図である。図において、イメージスキャナにより読み取られた画像データは分配回路1に入力されて分割処理され、4つの圧縮チップ2a〜2dに分配される。画像データの分配回路1は、入力される画像データを一時蓄積して、主走査ラインの奇数ラインと偶数ラインとに分けるライン分配回路11と、このライン分配回路11により分けられた奇数ラインの画像データを一旦蓄積して、奇数バイトと偶数バイトに分ける奇数ラインのバイト分配回路12と偶数ラインのバイト分配回路13と、これらのバイト分配回路12,13により分けられた奇数バイトと偶数バイトの画像データを蓄積するバッファ14a〜14dとを含んで構成されている。各バッファ14a〜dに対して圧縮チップ2a〜2dが設けられ、圧縮チップ2a〜2dはバッファ14a〜dから画像データを順次取り込んで周知の画像圧縮処理を施し、圧縮画像データをそれぞれ対応させて定められたメモリバンク3a〜3dに格納する。また、圧縮チップ2a〜2dは、必要に応じて、メモリバンク3a〜3dに格納されている隣接領域の圧縮画像データを用いて画像圧縮処理する。
【0010】
このように構成されることから、図2に示すように、例えば、A0サイズに対応した長さを有するイメージスキャナ21から入力される画像データのうち、奇数ラインの画像データはバイトごとに交互に圧縮チップ2aと2bに取り込まれて圧縮処理される。同様に、偶数ラインの画像データも、バイトごとに交互に圧縮チップ2cと2dに取り込まれて圧縮処理される。そして、圧縮処理された画像データは、それぞれ対応するメモリバンク3a〜3dに格納される。
【0011】
ここで、原画のサイズがA0サイズよりも小さい場合は、イメージスキャナ21から出力される主走査ラインに対応する画像データの長さは短くなるが、1主走査ラインの画像データをバイト単位で分割し、奇数バイト(8ビット)と偶数バイトごとに圧縮チップ2aと2b(又は、2cと2d)に分割して処理しているから、主走査ラインのデータ長が変化しても、圧縮チップ2aと2b(又は、2cと2d)の処理負荷は略均一になり、これに応じてメモリの利用率にも偏りがなくなり、メモリバンク3a〜3dのメモリ容量を有効に利用できることになる。
【0012】
これに対し、図3に示すように、例えば4つの圧縮チップa〜dに対応させて、主走査ラインに沿って画像データを4分割して圧縮処理する従来の方法によれば、A3サイズの場合は2つの圧縮チップc,dが動作しないため、これに対応したメモリバンクも利用されなくなる。その結果、A0サイズに対応したメモリ容量を有していながら、A3サイズの場合にはそのメモリ容量を利用することができないという問題があったのである。
【0013】
なお、本発明は上記実施形態に示したようなバイト単位に分割することに限定されるものではない。要は、画像データを主走査ラインに沿って偶数m(m≧4)のデータ領域に分割し、そのデータ領域に対して偶数n(n≦m/2)個の圧縮チップを交互に割付けて画像データの圧縮を行うようにすればよい。そして、分割データ領域の数mを多くすることにより、種々なサイズの原画に対してもメモリの利用率を高く維持できる。
【0014】
【発明の効果】
以上説明したように、本発明によれば、主走査方向の画像データの長さが変動しても、圧縮画像データを格納するメモリの利用率を高くできる。
【図面の簡単な説明】
【図1】本発明の画像圧縮処理方法を適用してなる一実施形態の画像圧縮処理装置のブロック構成図である。
【図2】図1の画像圧縮処理装置の動作を説明するための図である。
【図3】本発明の効果を説明するために、従来の画像圧縮処理装置の動作を説明する図である。
【符号の説明】
1 分配回路
2a、2b、2c、2d 圧縮チップ
3a、3b、3c、3d メモリバンク
11 ライン分配回路
12、13 バイト分配回路
14a、14b、14c、14d バッファ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image compression processing method and apparatus.
[0002]
[Prior art]
In an image processing apparatus such as a copying machine, image data read by an image scanner is compressed and temporarily stored in a memory, and the stored image data is read and decompressed to the original image data as necessary. Duplicate output is performed. Then, in consideration of economic efficiency, in order to perform image compression at high speed, a plurality of relatively widely used compression chips (for example, those for facsimile) are used, and the image data is divided and the plurality of compressions are performed. Processing time is shortened by distributing to chips and processing in parallel.
[0003]
[Problems to be solved by the invention]
However, according to the conventional image data dividing method, image data obtained by reading an original image with an image reader (image scanner) is converted into the number of compression chips in the extending direction of the image reader (hereinafter referred to as the main scanning line direction). Since it is a method of dividing together, if the size of the original image (for example, the size of A 0 , A 1 , A 2 , A 3, etc.) changes, the usage rate of the memory storing the compressed image data There is a problem that decreases.
[0004]
That is, for example, when an image compression processing apparatus is manufactured using four compression chips for A 0 , the main scanning line is divided into four data areas according to the four compression chips, and the compression chip is divided into each data area. Are assigned one by one and image compression is performed. And that processes the original image A 3 by such image compression processing apparatus, the length of the image data corresponding to the main scanning line is shortened, for example, two compression chip will not work. In addition, since the image data is not stored in the memory area allocated to the compression chip that does not operate, the utilization rate of the memory is deteriorated.
[0005]
By the way, if the memory area is not fixedly allocated to the compression chip and the image data can be appropriately stored in an arbitrary memory area, the memory utilization rate can be improved. However, since the plurality of compression chips operate independently of each other, it is difficult to control the fluctuation of the memory area.
[0006]
Therefore, the present invention provides an image compression processing method and apparatus capable of increasing the utilization rate of a memory for storing compressed image data even if the length of the image data in the main scanning direction varies due to the change in the size of the original image. The issue is to provide.
[0007]
[Means for Solving the Problems]
The problem is that the number of image compression processing circuits is an even number, the image data is divided into data areas more than twice the number of image compression processing circuits for each main scanning line, and the image data in each data area is compressed into a plurality of images. This can be solved by sequentially allocating image data to processing circuits (compression chips). That is, for example, the image data of one main scanning line can be divided into units of bytes, and can be divided into two compressed chips for each odd byte (8 bits) and even bytes. According to this, even if the data length of the main scanning line changes, the compression processing is distributed in units of bytes, so the load on the two compression chips becomes substantially uniform, and the memory utilization rate is accordingly increased accordingly. No bias. Although it is not limited to dividing into byte units, by increasing the number of divided data areas as much as possible, it is possible to maintain a high memory utilization rate even for original images of various sizes.
[0008]
Further, it is preferable that even number n (n ≦ m / 2) compression chips different from each other are assigned to a plurality of main scanning lines to compress the image data. That is, for example, the image data of one main scanning line is divided into bytes, and divided into a first compression chip and a second compression chip for each odd byte (8 bits) and even bytes, and processed. For each of the even main scanning lines, the processing is divided into the first and second compression chip groups and the third and fourth compression chip groups, and the compression is performed while maintaining a high memory utilization rate. Processing can be performed at high speed.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of an image compression processing apparatus to which an image compression processing method according to the present invention is applied. In the figure, image data read by an image scanner is input to a distribution circuit 1 and divided, and distributed to four
[0010]
Alternately Thus from being configured, as shown in FIG. 2, for example, among the image data input from the image scanner 21 having a length corresponding to the A 0 size, image data of the odd-numbered lines for each byte Are taken into the
[0011]
Here, when the size of the original image is smaller than the A0 size, the length of the image data corresponding to the main scanning line output from the image scanner 21 is shortened, but the image data of one main scanning line is expressed in bytes. Since the data is divided and divided into
[0012]
In contrast, as shown in FIG. 3, for example in correspondence with the four compression chips to d, according along the main scanning line on the conventional method of compression processing is divided into four image data, A 3 Size In this case, since the two compression chips c and d do not operate, the corresponding memory bank is not used. As a result, while have a memory capacity corresponding to A 0 size, in the case of A 3 size is there was a problem that it is impossible to utilize the memory capacity.
[0013]
The present invention is not limited to the division into byte units as shown in the above embodiment. In short, the image data is divided into even m (m ≧ 4) data areas along the main scanning line, and even n (n ≦ m / 2) compression chips are alternately allocated to the data area. The image data may be compressed. Further, by increasing the number m of the divided data areas, it is possible to maintain a high memory utilization rate even for original images of various sizes.
[0014]
【The invention's effect】
As described above, according to the present invention, even when the length of image data in the main scanning direction varies, the utilization factor of the memory for storing the compressed image data can be increased.
[Brief description of the drawings]
FIG. 1 is a block diagram of an image compression processing apparatus according to an embodiment to which an image compression processing method of the present invention is applied.
FIG. 2 is a diagram for explaining the operation of the image compression processing apparatus of FIG. 1;
FIG. 3 is a diagram for explaining the operation of a conventional image compression processing apparatus in order to explain the effect of the present invention.
[Explanation of symbols]
1
Claims (4)
前記画像圧縮処理回路の個数を偶数とし、前記画像データを主走査ラインごとに前記画像圧縮処理回路の個数の2倍以上のデータ領域に分割し、該各データ領域の画像データを前記複数の画像圧縮処理回路に順に割付けて画像データの圧縮を行うことを特徴とする画像圧縮処理方法。Image data scanned by scanning an original image with an image scanner is compressed by a plurality of image compression processing circuits, and the compressed image data is stored in a memory area set corresponding to each image compression processing circuit. In an image compression processing method comprising:
The number of the image compression processing circuits is an even number, the image data is divided into data areas more than twice the number of the image compression processing circuits for each main scanning line, and the image data in each data area is divided into the plurality of image data An image compression processing method, wherein image data is compressed by being sequentially assigned to a compression processing circuit.
前記画像圧縮処理回路の個数を、奇数の主走査ラインと偶数の主走査ラインに対応させてそれぞれ偶数個としたことを特徴とする請求項1に記載の画像圧縮処理方法。The image compression processing method according to claim 1,
2. The image compression processing method according to claim 1, wherein the number of the image compression processing circuits is an even number corresponding to an odd number of main scanning lines and an even number of main scanning lines .
前記画像圧縮処理回路は、偶数個設けられ、
前記画像データ分配手段は、前記画像データを主走査ラインごとに前記画像圧縮処理回路の個数の2倍以上のデータ領域に分割し、該各データ領域の画像データを前記複数の画像圧縮処理回路に順に分配することを特徴とする画像圧縮処理装置。A plurality of image compression processing circuits for compressing image data, a memory having a memory area for storing image data compressed by the means, and image data read by scanning an original image with an image scanner are divided. An image compression processing apparatus comprising image data distribution means for distributing to the plurality of image compression processing circuits,
The image compression processing circuit is provided in an even number,
The image data distribution means divides the image data into data areas that are more than twice the number of the image compression processing circuits for each main scanning line, and the image data of each data area is divided into the plurality of image compression processing circuits. An image compression processing apparatus that distributes in order.
前記画像圧縮処理回路は、奇数の主走査ラインと偶数の主走査ラインに対応させてそれぞれ偶数個設けられてなることを特徴とする画像圧縮処理装置。The image compression processing device according to claim 3.
An image compression processing apparatus, wherein an even number of the image compression processing circuits are provided in correspondence with odd-numbered main scanning lines and even-numbered main scanning lines .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04174497A JP4126466B2 (en) | 1997-02-26 | 1997-02-26 | Image compression processing method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04174497A JP4126466B2 (en) | 1997-02-26 | 1997-02-26 | Image compression processing method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10243243A JPH10243243A (en) | 1998-09-11 |
JP4126466B2 true JP4126466B2 (en) | 2008-07-30 |
Family
ID=12616944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04174497A Expired - Fee Related JP4126466B2 (en) | 1997-02-26 | 1997-02-26 | Image compression processing method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4126466B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4494866B2 (en) * | 2004-05-21 | 2010-06-30 | 株式会社リコー | Information processing apparatus, information processing method, information processing program, and recording medium |
-
1997
- 1997-02-26 JP JP04174497A patent/JP4126466B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10243243A (en) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4918541A (en) | Image processing method and apparatus | |
US5877770A (en) | Texture pattern memory circuit for providing plural texel data in response to a single access operation | |
EP0808069B1 (en) | A Quantizer for video signal encoding system | |
JP4126466B2 (en) | Image compression processing method and apparatus | |
US6263111B1 (en) | Image data compression-expansion circuit | |
WO1999044368A1 (en) | Image data processing device and processing method | |
US5311307A (en) | Image processing method | |
US6307969B1 (en) | Dynamic image encoding method and apparatus | |
JP2738136B2 (en) | Blocking device | |
JPH11252338A (en) | Data processor | |
JPH04245865A (en) | Picture processor | |
US20050169541A1 (en) | Image signal processing apparatus and image signal processing method | |
JP2934425B1 (en) | Image data compression device and image data decompression device | |
JPS6329472B2 (en) | ||
JP3690102B2 (en) | Image processing apparatus and image processing method | |
JP3529208B2 (en) | Image processing device | |
JP2002125116A (en) | Image processing unit | |
JP2728663B2 (en) | Image processing device | |
JP3783821B2 (en) | Image data encoding / decoding device | |
JP3700429B2 (en) | Image processing apparatus, image processing method, and image output apparatus | |
JPH0563959A (en) | Method and device for processing picture | |
JP2800250B2 (en) | Data compression method | |
CN100531350C (en) | Video data storing method and apparatus | |
JP3090640B2 (en) | Huffman encoding device and Huffman decoding device | |
JPS6367392B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |