JP4125303B2 - Voltage-current converter and light-emitting device - Google Patents

Voltage-current converter and light-emitting device Download PDF

Info

Publication number
JP4125303B2
JP4125303B2 JP2005105740A JP2005105740A JP4125303B2 JP 4125303 B2 JP4125303 B2 JP 4125303B2 JP 2005105740 A JP2005105740 A JP 2005105740A JP 2005105740 A JP2005105740 A JP 2005105740A JP 4125303 B2 JP4125303 B2 JP 4125303B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
potential
current
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005105740A
Other languages
Japanese (ja)
Other versions
JP2005318573A5 (en
JP2005318573A (en
Inventor
修 結城
茂樹 近藤
芳紀 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005105740A priority Critical patent/JP4125303B2/en
Publication of JP2005318573A publication Critical patent/JP2005318573A/en
Publication of JP2005318573A5 publication Critical patent/JP2005318573A5/ja
Application granted granted Critical
Publication of JP4125303B2 publication Critical patent/JP4125303B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、電子写真装置の露光装置や表示装置等の発光装置に用いられる電圧電流変換装置に関し、特に電圧信号である映像信号を各画素に電流信号として供給するために、信号転送経路に配置される好ましい電圧電流変換装置に関する。   The present invention relates to a voltage-current converter used in a light-emitting device such as an exposure device or a display device of an electrophotographic apparatus, and in particular, arranged in a signal transfer path for supplying a video signal as a voltage signal as a current signal to each pixel. It is related with the preferable voltage-current converter.

発光装置として表示装置を例に挙げる。   A display device is taken as an example of a light emitting device.

近年、注目されているフラットパネルディスプレイの一つである有機エレクトロルミネッセンス(EL)表示装置には、各画素に配置された発光素子としての有機EL素子がデータ信号源から供給される電流値によって発光輝度が決定されるタイプのものがある。このタイプにおいては、電圧電流変換装置をデータ信号源に配置して電圧信号である映像信号を電流信号に変換する必要がある。電圧電流変換装置としては、例えば特許文献1の〔図9〕にその回路構成が例示されている。   2. Description of the Related Art In recent years, an organic electroluminescence (EL) display device, which is one of the flat panel displays that have been attracting attention, emits light by a current value supplied from a data signal source by an organic EL element as a light emitting element disposed in each pixel. There is a type whose luminance is determined. In this type, it is necessary to arrange a voltage-current converter in a data signal source to convert a video signal, which is a voltage signal, into a current signal. An example of the voltage-current converter is shown in FIG. 9 of Patent Document 1 as its circuit configuration.

図3に電圧電流変換装置の回路構成の一例を示す。図中、T0,T1はそれぞれn型トランジスタ、Vinは入力される電圧、Ioutは当該回路から出力される電流、V1は第1電位、S1は制御信号である。   FIG. 3 shows an example of the circuit configuration of the voltage-current converter. In the figure, T0 and T1 are n-type transistors, Vin is an input voltage, Iout is a current output from the circuit, V1 is a first potential, and S1 is a control signal.

図3の装置においては、必要に応じて設けられるトランジスタT0を介して入力された電圧Vinによって設定されたゲート電位によって、トランジスタT1が該ゲート電圧に応じた値の電流Ioutを出力する。   In the device of FIG. 3, the transistor T1 outputs a current Iout having a value corresponding to the gate voltage by a gate potential set by the voltage Vin input via the transistor T0 provided as necessary.

しかしながら、図3の装置を、複数列の画素列に対応する複数本のデータ信号線にそれぞれ配置した場合、トランジスタT1の閾値Vthのばらつきによって、同レベルの入力電圧Vinに対して出力電流Ioutにばらつきを生じてしまう。   However, when the device of FIG. 3 is disposed on each of a plurality of data signal lines corresponding to a plurality of pixel columns, the output current Iout is changed with respect to the input voltage Vin at the same level due to variations in the threshold value Vth of the transistor T1. Variation will occur.

このような課題を解決するために、本発明者等は、先ず図4に示すような回路構成の電圧電流変換装置を発明した。図中、T0〜T3,T6はそれぞれn型トランジスタ、T7はp型トランジスタ、S1〜S3,S6はそれぞれ独立した制御信号、C1,C2は容量、V1,V3は第1及び第3電位を提供する電位源(ポテンシャルソース)、Vinは入力電圧が入力される入力端子、Ioutは出力電流が出力される出力端子である。   In order to solve such a problem, the present inventors first invented a voltage-current converter having a circuit configuration as shown in FIG. In the figure, T0 to T3 and T6 are n-type transistors, T7 is a p-type transistor, S1 to S3 and S6 are independent control signals, C1 and C2 are capacitors, and V1 and V3 provide first and third potentials, respectively. A potential source (potential source), Vin is an input terminal to which an input voltage is input, and Iout is an output terminal to which an output current is output.

図4の装置の動作を図5のタイミングチャートにより説明する。図中、VG(T1)は第1トランジスタT1のゲート電位、VS(T1)は第1トランジスタT1のソース電位を示す。   The operation of the apparatus of FIG. 4 will be described with reference to the timing chart of FIG. In the figure, VG (T1) represents the gate potential of the first transistor T1, and VS (T1) represents the source potential of the first transistor T1.

先ず、時刻t1において、制御信号S2,S3がハイレベルHとなり第2トランジスタT2と第3トランジスタT3がオンする。これにより、第1電位源V1より第1トランジスタT1のゲート電位VG(T1)がプリチャージされる。   First, at time t1, the control signals S2 and S3 become the high level H, and the second transistor T2 and the third transistor T3 are turned on. As a result, the gate potential VG (T1) of the first transistor T1 is precharged from the first potential source V1.

次に、時刻t2において、第3トランジスタT3のゲートの制御信号S3がローレベルLとなることにより第3トランジスタT3がオフし、第1トランジスタT1は、ターンオン電圧へと自己バイアスがかかり、なだらかな曲線を描いて放電する。これにより、VG(T1)は該トランジスタT1の閾値Vthになるまで第3電位V3へ向かって十分な時間をかけて放電する。ここでVa=Vthである。   Next, at time t2, the control signal S3 of the gate of the third transistor T3 becomes the low level L, so that the third transistor T3 is turned off, and the first transistor T1 is self-biased to the turn-on voltage, and is gentle. Draw a curve and discharge. As a result, VG (T1) is discharged over a sufficient period of time toward the third potential V3 until reaching the threshold value Vth of the transistor T1. Here, Va = Vth.

上記自己バイアス期間の終了後、時刻t3において制御信号S2がLとなって第2トランジスタT2がオフとなり、さらに時刻t4において制御信号S1がHとなって入力制御トランジスタT0がオンとなる。その結果、第1トランジスタT1のゲートは、電位Vb’となる。ここでVb’は、第1トランジスタT1の閾値Vthと、入力電圧VinのC1,C2容量分割電圧Vcと、の和である。時刻t5において、制御信号S1がLとなって入力制御トランジスタT0がオフとなる。   After the self-bias period ends, at time t3, the control signal S2 becomes L and the second transistor T2 is turned off. At time t4, the control signal S1 becomes H and the input control transistor T0 is turned on. As a result, the gate of the first transistor T1 becomes the potential Vb ′. Here, Vb 'is the sum of the threshold value Vth of the first transistor T1 and the C1, C2 capacitance divided voltage Vc of the input voltage Vin. At time t5, the control signal S1 becomes L and the input control transistor T0 is turned off.

時刻t5以降の適当な時刻に制御信号S6がHとなって必要に応じて第6トランジスタT6がオンとなり、該第6トランジスタT6及び第1トランジスタT1を介して、時刻t4〜t5で設定された第1トランジスタT1のゲート電位VG(T1)に対応する出力電流Ioutが得られる。   At an appropriate time after time t5, the control signal S6 becomes H and the sixth transistor T6 is turned on as necessary, and is set at times t4 to t5 via the sixth transistor T6 and the first transistor T1. An output current Iout corresponding to the gate potential VG (T1) of the first transistor T1 is obtained.

図4の電圧電流変換装置においては、第1トランジスタT1の閾値Vth以外にばらつきを持たず、十分な自己バイアスがかかれば、複数の電圧電流変換装置間においてばらつきのない電圧電流変換特性を得ることができるはずである。   In the voltage-current converter of FIG. 4, there is no variation other than the threshold value Vth of the first transistor T1, and if sufficient self-bias is applied, a voltage-current conversion characteristic that is uniform among a plurality of voltage-current converters can be obtained. Should be able to.

特開2002−40074号公報Japanese Patent Laid-Open No. 2002-40074

しかしながら、図4の電圧電流変換装置においては、第1トランジスタT1のゲートに注入された電荷QはC2×(Vpre−Vth)となる。ここでVpreは第1電位V1からオンしているトランジスタT2,T3を介して第1のトランジスタT1のゲートにプリチャージされる電圧を示す。電化Qは時刻t2〜t3の自己バイアス期間に放電しなければならない。実際には放電期間が有限であるため、自己バイアス後のゲート電位VG(T1)はVa’となる。Va’は第1トランジスタT1の閾値Vthと自己バイアス残留電圧Vrとの和となる。そのため、表示装置への応用を例に挙げると、EL素子において黒表示する場合にも該自己バイアス残留電圧Vrに対応した電流がEL素子を有する画素に流れてしまう。つまり、完全に画素への電流供給を遮断して黒表示を行うことができなくなってしまい、表示コントラストが低下する。   However, in the voltage-current converter of FIG. 4, the charge Q injected into the gate of the first transistor T1 is C2 × (Vpre−Vth). Here, Vpre indicates a voltage precharged to the gate of the first transistor T1 through the transistors T2 and T3 which are turned on from the first potential V1. The electrification Q must be discharged during the self-bias period from time t2 to t3. Actually, since the discharge period is finite, the gate potential VG (T1) after self-bias is Va '. Va ′ is the sum of the threshold value Vth of the first transistor T1 and the self-bias residual voltage Vr. Therefore, when applied to a display device as an example, even when black display is performed in an EL element, a current corresponding to the self-bias residual voltage Vr flows to the pixel having the EL element. That is, it becomes impossible to perform black display by completely blocking the current supply to the pixel, and the display contrast is lowered.

本発明の目的は、電圧電流変換特性が均一で、且つ、入力電圧Vinが0の場合には、出力電流を限りなくゼロに近づけることができる電圧電流変換装置を提供することにある。   An object of the present invention is to provide a voltage-current converter capable of making the output current as close to zero as possible when the voltage-current conversion characteristics are uniform and the input voltage Vin is zero.

本発明の第一は、入力端子から入力される電圧信号を受けるゲートと、出力端子から電流信号を出力するためのドレインと、ソースと、を有する電圧電流変換用トランジスタと、
前記電圧電流変換用トランジスタのゲートを所定の第1電位に設定するためのゲート電位設定回路と、
前記電圧電流変換用トランジスタのソースを所定の第2電位または第3電位に設定するためのソース電位設定回路と、
一端が前記電圧電流変換用トランジスタのゲートに接続され、他端が前記第3電位に設定された保持容量と、
を具備し、
前記電圧電流変換用トランジスタのゲートが前記第1電位に設定された後、ゲート電位によりオン動作を保った前記電圧電流変換用トランジスタを通して前記保持容量の電荷が放電される期間、前記ソース電位設定回路が、前記電圧電流変換用トランジスタのソースを、前記第3電位に比べて前記放電を速める第2電位に設定し、
前記保持容量の電荷が放電される期間が終了した後、前記ソース電位設定回路が前記電圧電流変換用トランジスタのソースを前記第3電位に設定する
ことを特徴とする電圧電流変換装置である。
A first aspect of the present invention is a voltage-current conversion transistor having a gate for receiving a voltage signal input from an input terminal, a drain for outputting a current signal from an output terminal, and a source,
A gate potential setting circuit for setting the Gate of the voltage-current converting transistor to a predetermined first potential,
A source over the ground potential setting circuit for setting the source over scan of the voltage-current converting transistor to a predetermined second potential or third potential,
A storage capacitor having one end connected to the gate of the voltage-current conversion transistor and the other end set to the third potential;
Comprising
After the gate of the voltage / current converting transistor is set to the first potential, the source potential setting circuit is configured to discharge the charge of the storage capacitor through the voltage / current converting transistor kept on by the gate potential. Sets the source of the voltage-current conversion transistor to a second potential that accelerates the discharge compared to the third potential,
The voltage-current conversion device , wherein the source potential setting circuit sets the source of the voltage-current conversion transistor to the third potential after the period during which the charge of the storage capacitor is discharged ends. It is.

本発明の第二は、発光装置において、複数の発光素子を有する発光部と、前記発光部に電流信号を供給する信号源と、を具備し、
前記信号源が上記本発明の電圧電流変換装置を含むことを特徴とする発光装置である。
A second aspect of the present invention is a light emitting device, comprising: a light emitting unit having a plurality of light emitting elements; and a signal source that supplies a current signal to the light emitting unit,
The signal source includes the voltage-current converter of the present invention.

本発明によれば、出力電流を決定する電圧電流変換用トランジスタの自己バイアス期間が短時間であった場合でも、入力電圧のゼロ設定に対して出力電流をほぼ完全に遮断することができる。従って、微小電流に反応する素子を電流駆動する場合においても、確実な素子の動作停止が実現できる。また、本発明の電圧電流変換装置を表示装置等において複数個並列に用いる場合においても、トランジスタの閾値のばらつきに影響されることなく、均一な電圧電流変換特性を得ることができる。   According to the present invention, even when the self-bias period of the voltage-current conversion transistor that determines the output current is short, the output current can be cut off almost completely with respect to the zero setting of the input voltage. Accordingly, even when an element that reacts to a minute current is driven by current, it is possible to reliably stop the operation of the element. Even when a plurality of voltage-current converters according to the present invention are used in parallel in a display device or the like, uniform voltage-current conversion characteristics can be obtained without being affected by variations in threshold values of transistors.

本発明の電圧電流変換装置の好ましい一実施形態の回路構成を図1に示す。図中、T0〜T6はそれぞれn型トランジスタ、T7はp型トランジスタ、C1,C2はそれぞれ第1及び第2容量、S1〜S6はそれぞれ独立した制御信号、V1〜V3は第1〜第3電位であり、それらの電位を提供する電位源でもある。Vinは入力電圧が印加される入力端子、Ioutは出力電流が供給される出力端子である。   A circuit configuration of a preferred embodiment of the voltage-current converter of the present invention is shown in FIG. In the figure, T0 to T6 are n-type transistors, T7 is a p-type transistor, C1 and C2 are first and second capacitors, S1 to S6 are independent control signals, and V1 to V3 are first to third potentials. And is also a potential source that provides those potentials. Vin is an input terminal to which an input voltage is applied, and Iout is an output terminal to which an output current is supplied.

図1の電圧電流変換装置は、入力端子Vinから入力される電圧信号を受けるゲートと、出力端子Ioutから電流信号を出力するためのドレインと、ソースと、を有する電圧電流変換用トランジスタT1と、
前記電圧電流変換用トランジスタT1の前記ゲートを所定の第1電位V1に設定するためのゲート電位設定回路T2、T3、T7と、
前記電圧電流変換用トランジスタT1の前記ソースを所定の第2電位V2に設定するための設定用トランジスタT4を含む、ソース電位設定回路V2、T4、T5、V3と、
を具備し、
前記第2の電位V2は、前記電圧電流変換用トランジスタT1の前記ゲートに保持容量C2を介して結合している端子の電位V3とは異なることを特徴とする。
The voltage-current converter in FIG. 1 includes a voltage-current conversion transistor T1 having a gate that receives a voltage signal input from an input terminal Vin, a drain for outputting a current signal from an output terminal Iout, and a source.
Gate potential setting circuits T2, T3, T7 for setting the gate of the voltage-current converting transistor T1 to a predetermined first potential V1,
Source potential setting circuits V2, T4 , T5, V3 including a setting transistor T4 for setting the source of the voltage-current conversion transistor T1 to a predetermined second potential V2,
Comprising
The second potential V2 is different from a potential V3 of a terminal coupled to the gate of the voltage / current converting transistor T1 via a storage capacitor C2.

図1の装置においては、前記ソース電位設定回路は、前記端子V3と、前記電圧電流変換用トランジスタT1の前記ソースと、を接続するトランジスタT5をさらに含むとよい。   In the apparatus of FIG. 1, the source potential setting circuit may further include a transistor T5 that connects the terminal V3 and the source of the voltage-current conversion transistor T1.

また、前記ゲート電位設定回路は、前記電圧電流変換用トランジスタT1の前記ゲートと前記ドレインとを接続するトランジスタT2を含むとよい。   The gate potential setting circuit may include a transistor T2 that connects the gate and the drain of the voltage-current conversion transistor T1.

さらに、前記ソース電位設定回路は、前記第1電位V1に設定された前記電圧電流変換用トランジスタT1の前記ゲート電位がその絶対値がより一層小さくなるような電位まで、前記ゲート電位を遷移させることが好ましい。   Further, the source potential setting circuit causes the gate potential to transition to a potential at which the absolute value of the gate potential of the voltage-current conversion transistor T1 set to the first potential V1 is further reduced. Is preferred.

本実施形態の装置は、電圧Vinが入力される第1容量C1の他方の端子及び第2容量C2の一方の端子にゲートが接続され、電流Ioutが出力される出力端子にドレインが接続された第1トランジスタT1と、
前記第1容量C1の他方の端子及び第1トランジスタT1のゲートにソースが接続され、前記出力端子Ioutにドレインが接続され、独立した制御信号S2によってゲートが制御される第2トランジスタT2と、
前記第1トランジスタT1のドレインにソースまたはドレインが接続され、ドレインまたはソースが第1電位V1に接続され、独立した制御信号S3によってゲートが制御される第3トランジスタT3と、
前記第1トランジスタT1のソースにドレインが、ソースが第2電位V2に接続され、独立した制御信号S4によってゲートが制御される第4トランジスタT4と、
前記第1トランジスタT1のソースにドレインが、前記第2容量C2の他方の端子及び第3電位V3にソースが接続され、独立した制御信号S5によってゲートが制御される第5トランジスタT5と、
を備える。
In the device of this embodiment, the gate is connected to the other terminal of the first capacitor C1 to which the voltage Vin is input and one terminal of the second capacitor C2, and the drain is connected to the output terminal from which the current Iout is output. A first transistor T1,
A second transistor T2 having a source connected to the other terminal of the first capacitor C1 and the gate of the first transistor T1, a drain connected to the output terminal Iout, and a gate controlled by an independent control signal S2,
A third transistor T3 having a source or drain connected to the drain of the first transistor T1, a drain or source connected to the first potential V1, and a gate controlled by an independent control signal S3;
A fourth transistor T4 having a drain connected to the source of the first transistor T1, a source connected to the second potential V2, and a gate controlled by an independent control signal S4;
A fifth transistor T5 having a drain connected to the source of the first transistor T1, a source connected to the other terminal of the second capacitor C2 and a third potential V3, and a gate controlled by an independent control signal S5;
Is provided.

ここで、前記第3電位と前記第2電位との電位差が、第1トランジスタの自己バイアス後にゲート電位に残留する電圧以上となるように、前記第1、2及び3電位が設定されるとよい。   Here, the first, second, and third potentials may be set so that a potential difference between the third potential and the second potential is equal to or greater than a voltage remaining in the gate potential after self-bias of the first transistor. .

また、前記第3電位が入力電圧のコモン電位であるとよい。   The third potential may be a common potential of the input voltage.

そして、前記第1〜第5トランジスタが非単結晶半導体を用いて構成される薄膜トランジスタであるとよい。   The first to fifth transistors may be thin film transistors formed using a non-single crystal semiconductor.

以上のように、図1の実施形態においては、必要に応じて入力端子と第1容量C1の一方の端子の間に入力制御トランジスタT0を配置し、独立した制御信号S1によって該トランジスタT0のオン・オフを制御し、入力電圧Vinの入力タイミングを制御する。また、第1トランジスタT1のドレインと第2トランジスタT2のドレインと、出力端子との間にも出力電流Ioutの出力タイミングを制御するために必要に応じて第6トランジスタT6を配置し、独立した制御信号S6によって制御する。   As described above, in the embodiment of FIG. 1, the input control transistor T0 is disposed between the input terminal and one terminal of the first capacitor C1 as necessary, and the transistor T0 is turned on by the independent control signal S1. Control off and control the input timing of the input voltage Vin. In addition, a sixth transistor T6 is arranged between the drain of the first transistor T1, the drain of the second transistor T2, and the output terminal as needed in order to control the output timing of the output current Iout, and independent control is performed. Control is performed by the signal S6.

図1の電圧電流変換装置が、図4の電圧電流変換装置と異なる点は、第4及び第5トランジスタT4,T5を設け、自己バイアス期間における第1トランジスタ(電圧電流変換用トランジスタ)T1のソース電位を第2電位V2に設定し、該第2電位V2を「第3電位V3−第2電位V2」が自己バイアス残留電圧Vr以上となるようにV2を第3電位V3よりも低く設定しておく。これにより、予め自己バイアス残留電圧の影響を排除しておくことができる。尚、第3電位V3は入力電圧Vinのコモン電位とすればよい。   The voltage-current converter of FIG. 1 differs from the voltage-current converter of FIG. 4 in that fourth and fifth transistors T4 and T5 are provided, and the source of the first transistor (voltage-current conversion transistor) T1 in the self-bias period. The potential is set to the second potential V2, and the second potential V2 is set to be lower than the third potential V3 so that “the third potential V3—the second potential V2” is not less than the self-bias residual voltage Vr. deep. Thereby, the influence of the self-bias residual voltage can be eliminated in advance. Note that the third potential V3 may be a common potential of the input voltage Vin.

以下に、図1の装置の動作を図2のタイミングチャートにより具体的に説明する。   In the following, the operation of the apparatus of FIG. 1 will be specifically described with reference to the timing chart of FIG.

時刻t1において、制御信号S2,S3,S4がそれぞれハイレベルHになり、第2,第3,第4トランジスタT2,T3,T4がオンとなる。これにより、第1トランジスタT1のソース電位VS(T1)は第4トランジスタT4を介して第2電位V2に設定され、ゲート電位VG(T1)は第2,第3トランジスタT2,T3を介して第1電位V1よりプリチャージされ、電位V1となる。   At time t1, the control signals S2, S3, and S4 are set to the high level H, and the second, third, and fourth transistors T2, T3, and T4 are turned on. As a result, the source potential VS (T1) of the first transistor T1 is set to the second potential V2 via the fourth transistor T4, and the gate potential VG (T1) is set to the second potential V2 via the second and third transistors T2 and T3. It is precharged from one potential V1 and becomes potential V1.

次いで、時刻t2において、制御信号S3がローレベルLとなりゲート電位設定回路を構成する第3トランジスタT3がオフとなる。すると、第1トランジスタT1はターンオン電圧へと自己バイアスがかかり、該トランジスタT1のゲート電位VG(T1)がなだらかな曲線を描いて放電動作が行われる。この時、ソース電位設定回路により、第1トランジスタT1のソース電位VS(T1)は第2電位V2に設定されている。よって、第1トランジスタT1のゲート電位VG(T1)が該トランジスタT1の閾値Vthになるまで、第2電位V2へ向かって図4、図5に比べて短時間で電荷の放電が行われる。   Next, at time t2, the control signal S3 becomes a low level L, and the third transistor T3 constituting the gate potential setting circuit is turned off. Then, the first transistor T1 is self-biased to the turn-on voltage, and the discharge operation is performed while the gate potential VG (T1) of the transistor T1 draws a gentle curve. At this time, the source potential VS (T1) of the first transistor T1 is set to the second potential V2 by the source potential setting circuit. Therefore, until the gate potential VG (T1) of the first transistor T1 reaches the threshold value Vth of the transistor T1, the electric charge is discharged toward the second potential V2 in a shorter time than in FIGS.

時刻t3において、S2,S4がLになると第2,第4トランジスタT2,T4がオフとなり、第1トランジスタT1の放電が終了する。このときのゲート電位は十分低い。即ち絶対値の小さな電位Vaになっている。次いで、時刻t4においてS1,S5がHとなると、入力制御トランジスタT0及び第5トランジスタT5がオンになり、第1トランジスタT1のソース電位VS(T1)は第3電位V3に設定されると同時に、ゲート電位VG(T1)はVbとなる。ここで「Vb=第1トランジスタT1の閾値Vth+自己バイアス残留電圧Vr−(第3電位V3−第2電位V2)+入力電圧VinのC1,C2容量分割電圧」である。時刻t5において、制御信号S1,S5はLとなり、入力制御トランジスタT0及び第1トランジスタT1がオフとなる。当該時刻以降、適当な時刻において制御信号S6をHとし、第6トランジスタT6をオンすると、該第6トランジスタT6及び第1トランジスタT1を介して、時刻t4〜t5で設定された第1トランジスタT1のゲート電位VG(T1)に対応した出力電流Ioutが得られる。   When S2 and S4 become L at time t3, the second and fourth transistors T2 and T4 are turned off, and the discharge of the first transistor T1 is completed. At this time, the gate potential is sufficiently low. That is, the potential Va has a small absolute value. Next, when S1 and S5 become H at time t4, the input control transistor T0 and the fifth transistor T5 are turned on, and the source potential VS (T1) of the first transistor T1 is set to the third potential V3. The gate potential VG (T1) is Vb. Here, “Vb = the threshold value Vth of the first transistor T1 + the self-bias residual voltage Vr− (the third potential V3−the second potential V2) + the C1, C2 capacitance divided voltage of the input voltage Vin”. At time t5, the control signals S1 and S5 become L, and the input control transistor T0 and the first transistor T1 are turned off. After that time, when the control signal S6 is set to H at an appropriate time and the sixth transistor T6 is turned on, the first transistor T1 set at the time t4 to t5 is set via the sixth transistor T6 and the first transistor T1. An output current Iout corresponding to the gate potential VG (T1) is obtained.

従って、上記電圧電流変換装置において、入力電圧Vinが0の場合、第1トランジスタT1のゲート電位VG(T1)は「第1トランジスタT1の閾値Vth+自己バイアス残留電圧Vr−(第3電位V3−第2電位V2)」となる。ここで、第2電位V2は、前記したように、「第3電位V3−第2電位V2≧自己バイアス残留電圧Vr」となるように設定されているため、上記ゲート電位VG(T1)は第1トランジスタT1の閾値Vthよりも低くなり、第1トランジスタT1は十分に遮断される。   Therefore, in the voltage-current converter, when the input voltage Vin is 0, the gate potential VG (T1) of the first transistor T1 is “the threshold Vth of the first transistor T1 + the self-bias residual voltage Vr− (the third potential V3−the third potential V3− 2 potential V2) ". Here, as described above, since the second potential V2 is set to satisfy “third potential V3−second potential V2 ≧ self-bias residual voltage Vr”, the gate potential VG (T1) is equal to the first potential V2 (T1). It becomes lower than the threshold value Vth of one transistor T1, and the first transistor T1 is sufficiently cut off.

上記したように、本実施形態の電圧電流変換装置においては、自己バイアス期間に応じて第2電位と第3電位を所定の関係に設定すれば、入力電圧がゼロの際の自己バイアス残留電圧の影響を排除して出力電流をゼロとすることができる。   As described above, in the voltage-current converter of this embodiment, if the second potential and the third potential are set in a predetermined relationship according to the self-bias period, the self-bias residual voltage when the input voltage is zero is set. The output current can be made zero by eliminating the influence.

また、本実施形態の電圧電流変換装置を複数個並列に用いた場合のトランジスタの閾値のばらつきによる補正効果は図4の電圧電流変換装置と同様であり、維持される。   Further, when a plurality of voltage-current converters of this embodiment are used in parallel, the correction effect due to the variation in the threshold value of the transistor is the same as that of the voltage-current converter of FIG. 4 and is maintained.

本発明の電圧電流変換装置は表示装置において好ましく用いられ、よって、第1〜5トランジスタが非晶質シリコンのような非単結晶半導体薄膜を用いて構成される薄膜トランジスタの場合にも好ましく適用されるものである。   The voltage-current converter of the present invention is preferably used in a display device, and therefore preferably applied to a thin film transistor in which the first to fifth transistors are configured using a non-single-crystal semiconductor thin film such as amorphous silicon. Is.

以上説明した装置は、図6に示すような構成の発光装置において、複数の発光素子を有する発光部3と、前記発光部3に電流信号を供給する信号源1と、を具備し、前記信号源1が図1の電圧電流変換装置を含むことを特徴とする発光装置に適用できる。   The apparatus described above includes a light emitting unit 3 having a plurality of light emitting elements and a signal source 1 for supplying a current signal to the light emitting unit 3 in the light emitting device having the configuration shown in FIG. It can be applied to a light-emitting device characterized in that the source 1 includes the voltage-current converter of FIG.

ここで、前記発光部3は発光素子とトランジスタとを有するアクティブマトリクス型の有機EL発光表示部であることが好ましいものである。発光部3の画素回路は次の通りである。
図7は発光素子ELと駆動用トランジスタM5と電流プログラミング用のスイッチングトランジスタM1、M2と、発光制御用のスイッチングトランジスタM3とを有する画素回路2を示している。
Here, the light emitting section 3 is preferably an active matrix type organic EL light emitting display section having a light emitting element and a transistor. The pixel circuit of the light emitting unit 3 is as follows.
FIG. 7 shows a pixel circuit 2 having a light emitting element EL, a driving transistor M5, switching transistors M1 and M2 for current programming, and a switching transistor M3 for light emission control.

トランジスタM1、M2をオンして、トランジスタM3をオフして電流信号Ioutを画素回路2にプログラミングする。次いで、トランジスタM1、M2をオフして、トランジスタM3をオンして、電源ラインVccから発光素子ELに電流を流して発光させる。P1は走査制御線である。   The transistors M1 and M2 are turned on, the transistor M3 is turned off, and the current signal Iout is programmed in the pixel circuit 2. Next, the transistors M1 and M2 are turned off, the transistor M3 is turned on, and current is supplied from the power supply line Vcc to the light emitting element EL to emit light. P1 is a scanning control line.

本発明の電圧電流変換装置の一実施形態の回路構成を示す図である。It is a figure which shows the circuit structure of one Embodiment of the voltage-current converter of this invention. 図1の電圧電流変換装置のタイミングチャートである。It is a timing chart of the voltage-current converter of FIG. 従来の電圧電流変換装置の一例の回路構成を示す図である。It is a figure which shows the circuit structure of an example of the conventional voltage-current converter. 従来の電圧電流変換装置の他の例の回路構成を示す図である。It is a figure which shows the circuit structure of the other example of the conventional voltage-current converter. 図4の電圧電流変換装置のタイミングチャートである。It is a timing chart of the voltage-current converter of FIG. 本発明の発光装置の構成を示す図である。It is a figure which shows the structure of the light-emitting device of this invention. 本発明の発光装置の画素回路を示す図である。It is a figure which shows the pixel circuit of the light-emitting device of this invention.

符号の説明Explanation of symbols

1 信号源
2 画素回路
3 発光部
T0〜T6、M1、M2 n型トランジスタ
T7、M3、M5 p型トランジスタ
C1、C2、Ch 容量
S1〜S6 制御信号
V1〜V3 電位
Vcc 電源ライン
Vin 入力端子、入力電圧
Iout 出力端子、出力電流
P1 走査制御線
EL 発光素子
DESCRIPTION OF SYMBOLS 1 Signal source 2 Pixel circuit 3 Light emission part T0-T6, M1, M2 n-type transistor T7, M3, M5 p-type transistor C1, C2, Ch capacity S1-S6 Control signal V1-V3 Potential Vcc Power supply line Vin Input terminal, Input Voltage Iout Output terminal, Output current P1 Scan control line EL Light emitting element

Claims (10)

入力端子から入力される電圧信号を受けるゲートと、出力端子から電流信号を出力するためのドレインと、ソースと、を有する電圧電流変換用トランジスタと、
前記電圧電流変換用トランジスタのゲートを所定の第1電位に設定するためのゲート電位設定回路と、
前記電圧電流変換用トランジスタのソースを所定の第2電位または第3電位に設定するためのソース電位設定回路と、
一端が前記電圧電流変換用トランジスタのゲートに接続され、他端が前記第3電位に設定された保持容量と、
を具備し、
前記電圧電流変換用トランジスタのゲートが前記第1電位に設定された後、ゲート電位によりオン動作を保った前記電圧電流変換用トランジスタを通して前記保持容量の電荷が放電される期間、前記ソース電位設定回路が、前記電圧電流変換用トランジスタのソースを、前記第3電位に比べて前記放電を速める第2電位に設定し、
前記保持容量の電荷が放電される期間が終了した後、前記ソース電位設定回路が前記電圧電流変換用トランジスタのソースを前記第3電位に設定する
ことを特徴とする電圧電流変換装置。
A voltage-current conversion transistor having a gate for receiving a voltage signal input from the input terminal, a drain for outputting a current signal from the output terminal, and a source;
A gate potential setting circuit for setting the Gate of the voltage-current converting transistor to a predetermined first potential,
A source over the ground potential setting circuit for setting the source over scan of the voltage-current converting transistor to a predetermined second potential or third potential,
A storage capacitor having one end connected to the gate of the voltage-current conversion transistor and the other end set to the third potential;
Comprising
After the gate of the voltage / current converting transistor is set to the first potential, the source potential setting circuit is configured to discharge the charge of the storage capacitor through the voltage / current converting transistor kept on by the gate potential. Sets the source of the voltage-current conversion transistor to a second potential that accelerates the discharge compared to the third potential,
The voltage-current conversion device , wherein the source potential setting circuit sets the source of the voltage-current conversion transistor to the third potential after the period during which the charge of the storage capacitor is discharged ends. .
前記ソース電位設定回路は、前記第3電位を提供する電位源と、前記電圧電流変換用トランジスタのソースと、を接続するトランジスタを含む請求項1に記載の電圧電流変換装置。 The source potential setting circuit includes a potential source for providing a third potential, the voltage-current converter according the source over the scan of the voltage-current converting transistors, the transistors connected to the including claim 1. 前記ゲート電位設定回路は、前記電圧電流変換用トランジスタのゲートとドレインとを接続するトランジスタを含む請求項1または2に記載の電圧電流変換装置。 The gate potential setting circuit includes a voltage-current converter according to claim 1 or 2 including a transistor for connecting the Gate and drain of the voltage-current converting transistor. 前記放電期間の終了時の前記保持容量の両端電圧が前記電圧電流変換用トランジスタの閾値電圧以下になるように前記第2電位が設定される請求項1〜3のいずれかに記載の電圧電流変換装置。 The voltage-current conversion according to any one of claims 1 to 3 , wherein the second potential is set so that a voltage across the holding capacitor at the end of the discharge period is equal to or lower than a threshold voltage of the voltage-current conversion transistor. apparatus. 一方の端子が入力端子から入力される電圧を受ける第1容量の他方の端子及び前記保持容量である第2容量の一方の端子に、前記電圧電流変換用トランジスタのゲートが接続され、該電圧電流変換用トランジスタのドレインが出力端子から出力される電流を供給し、
前記ゲート電位設定回路が、
前記第1容量の他方の端子及び電圧電流変換用トランジスタのゲートにソースが接続され、前記電圧電流変換用トランジスタのドレインにドレインが接続され、独立した制御信号によってゲートが制御される第2トランジスタと、
前記電圧電流変換用トランジスタのドレインにソースまたはドレインが接続され、ドレインまたはソース第1電位が提供され、独立した制御信号によってゲートが制御される第3トランジスタとを備え
前記ソース電位設定回路が、
前記電圧電流変換用トランジスタのソースにドレインが、ソースが第2電位に接続され、独立した制御信号によってゲートが制御される第4トランジスタと、
前記電圧電流変換用トランジスタのソースにドレインが、前記第2容量の他方の端子及び第3電位にソースが接続され、独立した制御信号によってゲートが制御される第5トランジスタと、
を備えた請求項1に記載の電圧電流変換装置。
A gate of the voltage-current conversion transistor is connected to the other terminal of the first capacitor that receives a voltage input from the input terminal and one terminal of the second capacitor that is the holding capacitor , and the voltage current The drain of the conversion transistor supplies the current output from the output terminal,
The gate potential setting circuit is
A second transistor having a source connected to the other terminal of the first capacitor and the gate of the voltage / current converting transistor, a drain connected to the drain of the voltage / current converting transistor , and a gate controlled by an independent control signal; ,
The source or drain to the drain of the voltage-current converting transistor is connected, the first potential is provided to the drain or source, and a third transistor whose gate is controlled by independent control signals,
The source potential setting circuit is
A fourth transistor in which the drain is connected to the source of the voltage-current converting transistor , the source is connected to the second potential, and the gate is controlled by an independent control signal;
The drain to the source of the voltage-current converting transistor, the source is connected to the other terminal and the third conductive position of the second capacitor, and a fifth transistor whose gate is controlled by independent control signals,
The voltage-current converter of Claim 1 provided with.
前記入力端子にソースまたはドレインが接続され、前記第1容量の一方の端子にドレインまたはソースが接続され、独立した制御信号によってゲートが制御されるトランジスタをさらに備えた請求項5に記載の電圧電流変換装置。 6. The voltage current according to claim 5, further comprising a transistor having a source or drain connected to the input terminal, a drain or source connected to one terminal of the first capacitor, and a gate controlled by an independent control signal. Conversion device. 前記出力端子にソースまたはドレインが接続され、前記電圧電流変換用トランジスタのドレインにドレインまたはソースが接続され、独立した制御信号によってゲートが制御されるトランジスタをさらに備えた請求項5または6に記載の電圧電流変換装置。 7. The transistor according to claim 5 , further comprising a transistor having a source or drain connected to the output terminal, a drain or source connected to the drain of the voltage-current conversion transistor, and a gate controlled by an independent control signal. Voltage-current converter. 前記電圧電流変換用トランジスタ及び第2〜第5トランジスタが非単結晶半導体を用いて構成される薄膜トランジスタである請求項5〜7のいずれかに記載の電圧電流変換装置。 The voltage-current converter according to any one of claims 5 to 7, wherein the voltage-current conversion transistor and the second to fifth transistors are thin film transistors configured using a non-single crystal semiconductor. 発光装置において、複数の発光素子を有する発光部と、前記発光部に電流信号を供給する信号源と、を具備し、
前記信号源が請求項1〜8のいずれかに記載の電圧電流変換装置を含むことを特徴とする発光装置。
A light emitting device, comprising: a light emitting unit having a plurality of light emitting elements; and a signal source for supplying a current signal to the light emitting unit,
A light-emitting device, wherein the signal source includes the voltage-current converter according to claim 1.
前記発光部は発光素子とトランジスタとを有するアクティブマトリクス型の有機エレクトロルミネッセンス発光素子部である請求項9に記載の発光装置。   The light emitting device according to claim 9, wherein the light emitting section is an active matrix organic electroluminescence light emitting element section having a light emitting element and a transistor.
JP2005105740A 2004-04-01 2005-04-01 Voltage-current converter and light-emitting device Expired - Fee Related JP4125303B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005105740A JP4125303B2 (en) 2004-04-01 2005-04-01 Voltage-current converter and light-emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004109102 2004-04-01
JP2005105740A JP4125303B2 (en) 2004-04-01 2005-04-01 Voltage-current converter and light-emitting device

Publications (3)

Publication Number Publication Date
JP2005318573A JP2005318573A (en) 2005-11-10
JP2005318573A5 JP2005318573A5 (en) 2007-08-09
JP4125303B2 true JP4125303B2 (en) 2008-07-30

Family

ID=35445466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105740A Expired - Fee Related JP4125303B2 (en) 2004-04-01 2005-04-01 Voltage-current converter and light-emitting device

Country Status (1)

Country Link
JP (1) JP4125303B2 (en)

Also Published As

Publication number Publication date
JP2005318573A (en) 2005-11-10

Similar Documents

Publication Publication Date Title
JP6993125B2 (en) Pixel and stage circuit and organic electroluminescence display device with this
US9583041B2 (en) Pixel circuit and driving method thereof, display panel, and display device
US9336897B2 (en) Shift register circuit
JP5562251B2 (en) Organic EL display device and control method thereof
US11276344B2 (en) Pixel circuit, driving method, and display apparatus
KR20100124338A (en) Oled display panel with pwm control
US11100851B2 (en) Pixel circuit and driving method thereof, display device
US11398178B2 (en) Pixel driving circuit, method, and display apparatus
KR101719187B1 (en) Emission driver and organic light emitting display using the same
US11238806B2 (en) Display device
CN105575327A (en) Pixel circuit and driving method thereof, and organic electroluminescent display panel
EP4213140A1 (en) Driving apparatus, driving method and display apparatus
CN112470210A (en) Clock and voltage generating circuit and display device including the same
WO2020062813A1 (en) Pixel circuit and driving method therefor, and display device
JP7092279B2 (en) Array board row drive circuit
CN110349534B (en) Pixel circuit and driving method thereof
KR102481520B1 (en) Pixel and organic light emittng display device including the same
KR101231846B1 (en) OLED display apparatus and drive method thereof
US7113157B2 (en) Driving circuit for organic light emitting diode
WO2017104280A1 (en) Sample-hold circuit and display apparatus
JP4125303B2 (en) Voltage-current converter and light-emitting device
US7342560B2 (en) Voltage current conversion device and light emitting device
WO2020093633A1 (en) Pixel-driving circuit and driving method, a display panel and apparatus
US11200851B2 (en) Display device and method for driving same
KR100629577B1 (en) Buffer and light emitting display with integrated circuit using the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees