JP4116656B2 - High-strength circuit board and manufacturing method thereof - Google Patents

High-strength circuit board and manufacturing method thereof Download PDF

Info

Publication number
JP4116656B2
JP4116656B2 JP2006257888A JP2006257888A JP4116656B2 JP 4116656 B2 JP4116656 B2 JP 4116656B2 JP 2006257888 A JP2006257888 A JP 2006257888A JP 2006257888 A JP2006257888 A JP 2006257888A JP 4116656 B2 JP4116656 B2 JP 4116656B2
Authority
JP
Japan
Prior art keywords
circuit board
elements
sintering
earth elements
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006257888A
Other languages
Japanese (ja)
Other versions
JP2006345004A (en
Inventor
口 明 宏 堀
野 裕 康 角
光 男 賀曽利
野 文 雄 上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006257888A priority Critical patent/JP4116656B2/en
Publication of JP2006345004A publication Critical patent/JP2006345004A/en
Application granted granted Critical
Publication of JP4116656B2 publication Critical patent/JP4116656B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Products (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、窒化珪素(Si)焼結体を絶縁体層として用いた高強度回路基板およびそれを用いた半導体装置ならびに高強度回路基板の製造方法に関する。特に、絶縁体層と導体層とが一体焼結された一層配線または多層配線を有する高強度回路基板等に関する。 The present invention relates to a high-strength circuit board using a silicon nitride (Si 3 N 4 ) sintered body as an insulator layer, a semiconductor device using the same, and a method for manufacturing the high-strength circuit board. In particular, the present invention relates to a high-strength circuit board having a single-layer wiring or a multilayer wiring in which an insulator layer and a conductor layer are integrally sintered.

電子機器の小型化にともない、回路基板に実装される半導体素子からの発熱をいかに効率良く放熱するかが重要な問題となっている。また、電力用半導体素子の実装の場合も放熱は重要な問題である。   With the downsizing of electronic devices, how to efficiently dissipate heat generated from semiconductor elements mounted on a circuit board has become an important issue. Also, heat dissipation is an important issue when mounting power semiconductor elements.

従来から、回路基板用の絶縁材料としてはAlセラミックが広く用いられている。ここで、Alは熱伝導性が最高でも20W/mKと低いため、放熱性に問題がある。
また、特開昭60−178688号公報において、電気絶縁性等の絶縁体としての電気的諸特性に優れ、かつ熱伝導性に優れたAlNセラミックの回路基板への応用が検討されている。
Conventionally, Al 2 O 3 ceramic has been widely used as an insulating material for circuit boards. Here, since Al 2 O 3 has a low thermal conductivity of 20 W / mK at the maximum, there is a problem in heat dissipation.
Japanese Patent Application Laid-Open No. 60-178688 discusses the application of AlN ceramics having excellent electrical characteristics as an insulator such as electrical insulation and thermal conductivity to circuit boards.

しかしながら、AlNやAlは、半導体素子からの発熱に起因する熱応力に対して弱く、AlNセラミックスは4点曲げ強度で300MPa 程度と強度が低く熱応力が集中すると割れが発生するという問題がある。これはAlNに限った現象ではなく、Alでも焼結体強度が低いという理由によるもので同様の割れ現象+が見られる。また、AlNセラミックスは耐水性や耐酸性、耐アルカリ性などの耐薬品性が悪く、また外部端子を銀ろうや半田で接合する際の金属との熱膨張係数の差により生ずる応力のために、電気的な金属端子であるピン、リードやボールとの接着部分が破壊されやすいなどの問題もある。 However, AlN and Al 2 O 3 are weak against thermal stress caused by heat generation from the semiconductor element, and AlN ceramics have a four-point bending strength of about 300 MPa and the strength is low, and cracking occurs when thermal stress is concentrated. There is. This is not a phenomenon limited to AlN, and the same cracking phenomenon + is observed because Al 2 O 3 has a low sintered body strength. In addition, AlN ceramics have poor chemical resistance such as water resistance, acid resistance, and alkali resistance, and due to the stress caused by the difference in thermal expansion coefficient from the metal when the external terminals are joined with silver solder or solder, There is also a problem that a bonded portion with a pin, a lead or a ball which is a typical metal terminal is easily broken.

このような問題が概ね解決されたセラミック基板が、特開平4−212441号公報に示された。このセラミック基板は、Siから構成され、アルミナ基板よりも熱放散性が高く、耐環境性、機械的強度や電気的特性に優れたものである。 Japanese Unexamined Patent Publication No. 4-212441 discloses a ceramic substrate in which such problems are generally solved. This ceramic substrate is made of Si 3 N 4 , has higher heat dissipation than an alumina substrate, and is excellent in environmental resistance, mechanical strength, and electrical characteristics.

ところで電子機器の小型化、高密度化を考慮すると回路基板の配線にも高密度配線化が要求され、多層化は必須の技術となっている。しかしながら、既存の多層化技術はAlO セラミック板やAlNセラミック板と導体層とを一体焼結するものであり、Siセラミックス板と導体層の多層化技術は未だ確立されていない。また、既存の多層化技術においては、それにより形成された回路基板或いは半導体装置においては、反りの発生、導体回路の断線、或いは剥離等という問題が存在する。 By the way, considering miniaturization and high density of electronic devices, high density wiring is required for wiring of circuit boards, and multilayering is an essential technology. However, the existing multilayer technology is to integrally sinter an AlO 3 ceramic plate or an AlN ceramic plate and a conductor layer, and the multilayer technology of the Si 3 N 4 ceramic plate and the conductor layer has not yet been established. Further, in the existing multilayer technology, the circuit board or semiconductor device formed thereby has problems such as generation of warpage, disconnection of the conductor circuit, or peeling.

本発明は、導体層と絶縁体層との密着性が強固で、反りや断線等の生じにくいSiセラミックスを用いた回路基板およびそれを用いた半導体装置ならびに回路基板の製造方法、特に同時焼結による一層配線や多層配線を有する高接合強度回路基板等を提供することを目的とする。 The present invention relates to a circuit board using Si 3 N 4 ceramics that has strong adhesion between a conductor layer and an insulator layer and is unlikely to cause warping or disconnection, a semiconductor device using the same, and a method for manufacturing the circuit board. An object of the present invention is to provide a high bonding strength circuit board having a single layer wiring or a multilayer wiring by simultaneous sintering.

本発明者らは、
少なくとも絶縁体層と、少なくとも導体層を含む回路基板において、
全絶縁体層のうち少なくとも1層が、β−Siを主成分とし、希土類元素およびアルカリ土類元素からなる群より選択される1種以上の元素を含有する焼結体であり、かつ
全導体層のうち少なくとも1層が、周期律表のIVa、VaおよびVIa族に属する元素より選択される1種以上の元素と、希土類元素およびアルカリ土類元素からなる群より選択される1種以上の元素を含有する
ことを特徴とする回路基板およびそれを用いる半導体装置が、上記課題を解決し得ることを見いだした。
The inventors have
In a circuit board including at least an insulator layer and at least a conductor layer,
At least one of all the insulator layers is a sintered body containing β-Si 3 N 4 as a main component and containing one or more elements selected from the group consisting of rare earth elements and alkaline earth elements, And at least one of all the conductor layers is selected from the group consisting of one or more elements selected from elements belonging to groups IVa, Va and VIa of the periodic table, and rare earth elements and alkaline earth elements. It has been found that a circuit board characterized by containing more than one kind of element and a semiconductor device using the same can solve the above problems.

また、本発明者らは、焼結助剤として希土類元素およびアルカリ土類元素からなる群より選択される元素を含有する化合物の少なくとも1種を添加した後、α−Siを焼結して絶縁体層を形成させる工程;
周期律表のIVa、VaおよびVIa族に属する元素より選択される1種以上の元素に、希土類元素およびアルカリ土類元素からなる群より選択される1種以上の元素を添加して導体層を形成させる工程;および
絶縁体層と導体層とを同時焼結する工程
を含むことを特徴とする回路基板の製造方法が、上記課題を解決し得ることを見いだした。
In addition, the inventors added at least one compound containing an element selected from the group consisting of rare earth elements and alkaline earth elements as a sintering aid, and then sintered α-Si 3 N 4 . Forming an insulator layer;
A conductor layer is formed by adding one or more elements selected from the group consisting of rare earth elements and alkaline earth elements to one or more elements selected from elements belonging to groups IVa, Va and VIa of the periodic table. It has been found that a method of manufacturing a circuit board comprising the step of forming; and the step of simultaneously sintering the insulator layer and the conductor layer can solve the above-mentioned problems.

まず、本発明に係る回路基板中の絶縁体層について説明する。
絶縁体層は、β−Siを主成分とする多結晶焼結体である。この絶縁体層は、強度が700MPa 以上と高い。ここで、強度は、組成や焼結条件の最適化により1,000MPa 以上とするのが好ましい。
First, the insulator layer in the circuit board according to the present invention will be described.
The insulator layer is a polycrystalline sintered body containing β-Si 3 N 4 as a main component. This insulator layer has a high strength of 700 MPa or more. Here, the strength is preferably set to 1,000 MPa or more by optimizing the composition and sintering conditions.

また、熱伝導率はアルミナのそれよりも高い30W/mK以上であることが好ましく、70W/mK以上であることがより好ましい。例えば、70W/mKの熱伝導率を有する絶縁体層は、Siの原料粉末に含まれる酸素量が少ないものを用いる。Alを添加する場合、添加量は0.8重量%以下が好ましく、0.25重量%以下がより好ましい。最適化を行うと、130W/mK以上の熱伝導率を有する絶縁体層が得られる。 The thermal conductivity is preferably 30 W / mK or higher, more preferably 70 W / mK or higher, than that of alumina. For example, as the insulator layer having a thermal conductivity of 70 W / mK, a material having a small amount of oxygen contained in the raw material powder of Si 3 N 4 is used. When Al 2 O 3 is added, the amount added is preferably 0.8% by weight or less, and more preferably 0.25% by weight or less. When optimized, an insulator layer having a thermal conductivity of 130 W / mK or higher is obtained.

次に、この絶縁体層の製造方法を説明する。まず、Siグリーンシートを作成する。このグリーンシートはSi粉末と焼結助剤、結合剤(バインダ)などを溶剤と共に十分混合し、例えばドクターブレード法等により得ることができる。 Next, a method for manufacturing this insulator layer will be described. First, a Si 3 N 4 green sheet is prepared. This green sheet can be obtained by, for example, a doctor blade method or the like by sufficiently mixing Si 3 N 4 powder, a sintering aid, a binder (binder) and the like together with a solvent.

用いるSi粉末に関し、特に制限はないが、絶縁体層の熱伝導率を考慮すると、酸素量が3.0重量%以下のα−Si粉末を用いることが好ましい。より好ましくは酸素量が2.0重量%未満であり、さらに好ましくは1.5重量%未満である。 Relates Si 3 N 4 powder to be used is not particularly limited, considering the thermal conductivity of the insulating layer, it is preferable that the oxygen content employed 3.0 wt% or less of α-Si 3 N 4 powder. More preferably, the amount of oxygen is less than 2.0% by weight, and still more preferably less than 1.5% by weight.

また、用いるSi粉末は、粒子径が小さいものが揃っているほうが好ましく、平均粒子径は2μm 未満であるものが好ましい。より好ましくは1μm 未満である。さらに好ましくは0.8μm 未満である。特に1μm 未満の粒子を70体積%以上含む粉末が最適である。また、Si原料粉末は結晶系がαタイプを用いるのが好ましいが、βタイプの粉末が50体積%以下ならば使用することが可能である。また、陽イオン不純物は3,000ppm 未満であることが好ましい。より好ましくは1,500ppm 、さらに好ましくは900ppm 未満である。陽イオン不純物を多量に含有すると、焼結体が高い熱伝導率を持たなくなるという欠点が生じる。酸素以外の陰イオン不純物は、2,000ppm 未満であることが好ましい。より好ましくは1,000ppm 、さらに好ましくは500ppm未満である。酸素以外の陰イオン不純物も多量に含有すると、焼結体が高い熱伝導率を持たなくなるという欠点が生じる。また、焼結体中の酸素量も少なければ少ないほど熱伝導率が高くなるので好ましい。 The Si 3 N 4 powder to be used preferably has a small particle diameter, and the average particle diameter is preferably less than 2 μm. More preferably, it is less than 1 μm. More preferably, it is less than 0.8 μm. In particular, a powder containing 70% by volume or more of particles of less than 1 μm is optimal. Further, the Si 3 N 4 raw material powder preferably uses the α type crystal system, but can be used if the β type powder is 50% by volume or less. Also, the cation impurity is preferably less than 3,000 ppm. More preferably, it is 1,500 ppm, More preferably, it is less than 900 ppm. When a large amount of cationic impurities is contained, there is a disadvantage that the sintered body does not have high thermal conductivity. Anionic impurities other than oxygen are preferably less than 2,000 ppm. More preferably, it is 1,000 ppm, More preferably, it is less than 500 ppm. When a large amount of anionic impurities other than oxygen is contained, the sintered body does not have a high thermal conductivity. Further, the smaller the amount of oxygen in the sintered body, the higher the thermal conductivity, which is preferable.

次に、添加する焼結助剤は、ScやYなどの希土類元素およびアルカリ土類元素の中から少なくとも一種を単体および/または化合物の形で添加すれば良い。例えば、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Be、Mg、Ca、Sr、Baがいずれも使用できる。これらY、Ce、La、Sc、Be、Mgなどの希土類元素およびアルカリ土類元素は、Siセラミックスの緻密化に寄与すると共に、Si粉中の酸素を粒界の副構成相にトラップし、高熱伝導化に大きく貢献する。特に好ましい元素は、このような効果の大きいY、Ce、La、Yb、Sc、Be、Mg元素である。 Next, as the sintering aid to be added, at least one kind of rare earth elements such as Sc and Y and alkaline earth elements may be added in the form of a simple substance and / or a compound. For example, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Be, Mg, Ca, Sr, and Ba can be used. These rare earth elements and alkaline earth elements such as Y, Ce, La, Sc, Be, and Mg contribute to densification of the Si 3 N 4 ceramics, and oxygen in the Si 3 N 4 powder is a substructure of the grain boundary. It traps in the phase and greatly contributes to high thermal conductivity. Particularly preferable elements are Y, Ce, La, Yb, Sc, Be, and Mg elements having such a large effect.

これら元素を含有する化合物の形態としては、酸化物の形態が特に好ましく、焼結条件下で酸化物となる化合物も用いてもよい。つまり、炭酸塩、硝酸塩、シュウ酸塩、硫酸塩、水酸化物なども使用することが可能である。このような焼結助剤は、酸化物はもとより、ハロゲン化物、酸ハロゲン化物、アセチリド化合物、炭化物、水素化物、窒化物、硼化物、ケイ化物、硫化物等の形で添加される。これら希土類元素およびアルカリ土類元素には、原料粉末中に含まれる酸素量との兼ね合いで最適量を決定すべきではあるが、酸化物換算で0.1〜10重量%であり、好ましくは1〜8重量%であることが望ましい。また、希土類元素およびアルカリ土類元素を含む化合物を両方添加するか、両類元素を含有する複合化合物を添加すると低温で焼結することが可能となり、焼結開始温度を最大で200℃低下することができる。   As a form of the compound containing these elements, an oxide form is particularly preferable, and a compound that becomes an oxide under sintering conditions may also be used. That is, carbonates, nitrates, oxalates, sulfates, hydroxides, and the like can also be used. Such sintering aids are added in the form of oxides, halides, acid halides, acetylide compounds, carbides, hydrides, nitrides, borides, silicides, sulfides and the like. For these rare earth elements and alkaline earth elements, the optimum amount should be determined in consideration of the amount of oxygen contained in the raw material powder, but it is 0.1 to 10% by weight in terms of oxide, preferably 1 Desirably, it is ˜8% by weight. Further, when both a compound containing rare earth elements and alkaline earth elements are added, or a complex compound containing both elements is added, sintering can be performed at a low temperature, and the sintering start temperature is reduced by 200 ° C. at the maximum. be able to.

また、焼結の補助添加物として、Si元素を含有する化合物を添加すると焼結性が向上することがあり、必要ならば添加する。具体的な一例としては、酸素量が少ないSi原料粉末を用いた場合、焼結性向上のためにSiO を添加すると容易に緻密な焼結体を得ることができる。また、Al元素を含む化合物を添加すると、粒界成分が結晶化し強度の高いSi焼結体が得られる。AlNを添加しても同様の効果が得られる。 Moreover, when a compound containing Si element is added as an auxiliary additive for sintering, the sinterability may be improved. If necessary, it is added. As a specific example, when a Si 3 N 4 raw material powder having a small amount of oxygen is used, a dense sintered body can be easily obtained by adding SiO 2 for improving the sinterability. Further, when a compound containing Al element is added, a grain boundary component is crystallized, and a high strength Si 3 N 4 sintered body is obtained. The same effect can be obtained even when AlN is added.

更に、回路基板は用途に応じて、着色、つまり遮光性が求められる。この場合には、周期律表のIVa、Va、VIa、VII a、VIII族元素単体或いは化合物を添加すれば近紫外域から赤外域までの遮光が可能となる。添加量は、元素換算で0.03〜5重量%添加すれば良い。より好ましくは0.1〜3重量%、さらに好ましくは、0.2〜1重量%添加すれば良い。   Furthermore, the circuit board is required to be colored, that is, light-shielding, depending on the application. In this case, light can be shielded from the near-ultraviolet region to the infrared region by adding group IVa, Va, VIa, VIIa, or Group VIII element alone or a compound in the periodic table. The addition amount may be 0.03 to 5% by weight in terms of element. More preferably, it may be added in an amount of 0.1 to 3% by weight, and more preferably 0.2 to 1% by weight.

これら焼結助剤等の添加物は、予め原料粉末に添加すれば良い。ただし、添加物の種類によっては、含浸等の方法で後に添加しても良い。   These additives such as sintering aids may be added to the raw material powder in advance. However, depending on the type of additive, it may be added later by a method such as impregnation.

次に、用いる結合剤は、1,400℃以下の温度で分解する有機高分子体が好ましい。
具体的には、ポリメチルメタクリレート、ポリビニルブチラール、ポリアクリル酸エステル、ポリビニルアルコール、セルロースアセテートブチレート、セルロース等の酸素含有有機高分子体が一種または二種、あるいは三種以上混合したものを用いることができる。
バインダの種類や量ならびに溶剤量等の選択はSi原料粉末の特性や、作製したいシートの厚み等で随意選択する。また、脱バインダは、N、Ar、H、等の非酸化性雰囲気中で行えばよい。さらに、脱バインダ後のカーボンを少なくしたい場合にはHOを含有させてもよい。以上のようなSi粉末、焼結助剤や結合剤等を含有するグリーンシートを焼結すると絶縁層が形成されるが、好ましい焼結条件については後述する。
Next, the binder used is preferably an organic polymer that decomposes at a temperature of 1,400 ° C. or lower.
Specifically, it is possible to use one or two or a mixture of three or more oxygen-containing organic polymers such as polymethyl methacrylate, polyvinyl butyral, polyacrylic acid ester, polyvinyl alcohol, cellulose acetate butyrate, and cellulose. it can.
Selection of the type and amount of the binder and the amount of the solvent is arbitrarily selected depending on the characteristics of the Si 3 N 4 raw material powder, the thickness of the sheet to be manufactured, and the like. The binder removal may be performed in a non-oxidizing atmosphere such as N 2 , Ar, H 2 or the like. Furthermore, H 2 O may be included when it is desired to reduce the carbon after the binder removal. When a green sheet containing the above Si 3 N 4 powder, a sintering aid, a binder or the like is sintered, an insulating layer is formed. Preferred sintering conditions will be described later.

次に、本発明に係る回路基板中の導体層について説明する。   Next, the conductor layer in the circuit board according to the present invention will be described.

この導体層中の導電体は特に限定されるものではなく、Siセラミックスの焼結温度に耐え得るものであればよい。好ましくは、周期律表のIVa、Va、VIa族元素単体或いは化合物を含む。導電体の種類として、さらに好ましくはMo、W、Ti、Zr、Nb、Taの単体の金属や、これら元素を含む化合物を使用すると良い。さらに好ましくはMo、W、Ti、Zrである。また、周期律表のIVa、Va、VIa族元素のうち異種元素を混合してもよいし、単体金属と化合物の両者を使用してもよい。さらには、微量の低融点貴金属元素(Au、Ag、Cu、Pt、Pd等)を含有してもよい。 The conductor in the conductor layer is not particularly limited as long as it can withstand the sintering temperature of the Si 3 N 4 ceramics. Preferably, IVa, Va, VIa group element simple substance of a periodic table, or a compound is included. More preferably, a single metal of Mo, W, Ti, Zr, Nb, and Ta or a compound containing these elements is used as the type of the conductor. More preferred are Mo, W, Ti, and Zr. Further, different elements of IVa, Va and VIa group elements of the periodic table may be mixed, or both a single metal and a compound may be used. Furthermore, you may contain a trace amount of low melting point noble metal elements (Au, Ag, Cu, Pt, Pd etc.).

本発明の導体層中には、更に、アルカリ土類元素および希土類元素から選択される少なくとも1種の元素が含まれる。希土類元素およびアルカリ土類元素としては、例えば、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Be、Mg、Ca、Sr、Baが挙げられる。特に、工業的には、Y、Ce、La、Yb、Sc、Be、Mgが好ましい。また、焼結条件下で酸化物となる化合物も用い得、炭酸塩、硝酸塩、シュウ酸塩、硫酸塩、水酸化物なども使用することが可能である。このような添加物は、酸化物の形態以外にも、ハロゲン化物、酸ハロゲン化物、アセチリド化合物、炭化物、水素化物、窒化物、硼化物、ケイ化物、硫化物等の形態で添加される。   The conductor layer of the present invention further contains at least one element selected from alkaline earth elements and rare earth elements. Examples of rare earth elements and alkaline earth elements include Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Be, Mg, Ca, Sr and Ba are mentioned. In particular, Y, Ce, La, Yb, Sc, Be, and Mg are preferable industrially. In addition, compounds that become oxides under sintering conditions can be used, and carbonates, nitrates, oxalates, sulfates, hydroxides, and the like can also be used. Such additives are added in the form of halides, acid halides, acetylide compounds, carbides, hydrides, nitrides, borides, silicides, sulfides, etc. in addition to oxide forms.

希土類元素およびアルカリ土類元素から選択される元素を含有する化合物の導体層中の含有量は、酸化物換算で0.01〜1.71重量%が好ましい。あまり多いと導体層の導電率が低下し、少ないと導体層の剥離防止、基板の反り防止などの効果を得ることができないからである。   The content of the compound containing an element selected from rare earth elements and alkaline earth elements in the conductor layer is preferably 0.01 to 1.71% by weight in terms of oxide. This is because if the amount is too large, the conductivity of the conductor layer decreases, and if the amount is too small, effects such as prevention of peeling of the conductor layer and prevention of warping of the substrate cannot be obtained.

導体層中に、更に、Siおよび/またはAl元素を含有する単体もしくは化合物を添加すると、無添加時と比較して、相対密度の大きな緻密な導体層が得られ、導体層の剥離防止および接合強度の向上、基板の反り防止などの効果が得られる。このような添加物は、同時燒結時にアルミネート液相やシリケート液相を形成する。また、同時燒結時に絶縁体層中にもアルミネート液相やシリケート液相が生ずる。このように、導体層中にアルミネート液相やシリケート液相が生じることにより、絶縁体層に生じる液相の導体層による吸い上げが防止され、このような吸い上げによる絶縁体層中の組成の不均一を防止し、基板の反りを防止することができる。この添加は、希土類元素およびアルカリ土類元素から選択される元素を含有する化合物との混合の形態でも、これら元素との複合化合物の形態で行ってもよい。この場合、希土類元素およびアルカリ土類元素から選択される元素を含有する化合物の量と、Siおよび/またはAl元素を含有する単体もしくは化合物の混合物(或いはこれらの元素を含有する複合化合物の形態で)の量の合計では、酸化物換算で0.05〜20重量%が好ましい。   When a simple substance or compound containing Si and / or Al element is further added to the conductor layer, a dense conductor layer having a larger relative density than that obtained without addition can be obtained. Effects such as improvement in strength and prevention of warping of the substrate can be obtained. Such additives form an aluminate liquid phase or a silicate liquid phase during simultaneous sintering. In addition, an aluminate liquid phase and a silicate liquid phase are also generated in the insulator layer during simultaneous sintering. As described above, the aluminate liquid phase and the silicate liquid phase are generated in the conductor layer, so that the liquid phase generated in the insulator layer is prevented from being sucked up by the conductor layer. Uniformity can be prevented and warping of the substrate can be prevented. This addition may be performed in the form of a mixture with a compound containing an element selected from rare earth elements and alkaline earth elements, or in the form of a complex compound with these elements. In this case, the amount of the compound containing an element selected from rare earth elements and alkaline earth elements, and a simple substance or a mixture of compounds containing Si and / or Al elements (or in the form of a composite compound containing these elements). ) Is preferably 0.05 to 20% by weight in terms of oxide.

次に、本発明の回路基板の製造方法について説明する。   Next, the manufacturing method of the circuit board of this invention is demonstrated.

まず、同時焼結した後も導電性を維持し得る、具体的には周期律表のIVa、Va、VIa族元素単体或いは化合物の粉末をペースト化し、Siグリーンシート上に所望のパターンで印刷する。この時、グリーンシートにはパンチングマシーンなどを用いてビアホールを形成しておき、予め焼結後導体となる導電ペーストを、圧入やメタルマスクなどを用いて印刷充填などにより充填しておく。このビアホールによりグリーンシートをはさむ上下導体間の電気的接続を行う。 First, it is possible to maintain conductivity even after simultaneous sintering. Specifically, powders of group IVa, Va, and VIa elements or compounds in the periodic table are made into a paste, and a desired pattern is formed on the Si 3 N 4 green sheet. Print with. At this time, via holes are formed in the green sheet using a punching machine or the like, and a conductive paste to be a conductor after sintering is filled in advance by press filling or metal filling using a metal mask or the like. This via hole makes an electrical connection between the upper and lower conductors sandwiching the green sheet.

この導体ペーストには、希土類元素およびアルカリ土類元素の少なくとも一種を含む単体や化合物、さらには必要に応じてSiおよび/またはAl元素を含有する単体や化合物を添加する。   To this conductor paste, a simple substance or a compound containing at least one of a rare earth element and an alkaline earth element, and further a simple substance or a compound containing Si and / or Al elements as necessary are added.

このSi元素やAl元素を、希土類元素等を含有する単体もしくは化合物と共に、混合物の形態で添加する場合には、アルミネートやシリケートを形成するような比率で混合することが好ましい。例えば、Al元素を含む化合物としてアルミナを添加する場合、アルミナの量はアルミネートを形成できるように0.03〜10重量%であることが好ましい。より好ましくは0.05〜5重量%であり、さらに好ましくは0.1〜1重量%である。また、例えば、Si元素を含む化合物としてSiOを添加する場合、SiOの量はシリケートを形成できるように0.03〜10重量%であることが好ましい。より好ましくは0.05〜5重量%であり、さらに好ましくは0.1〜1重量%である。 When this Si element or Al element is added in the form of a mixture together with a simple substance or a compound containing a rare earth element or the like, it is preferable to mix them at a ratio so as to form aluminate or silicate. For example, when alumina is added as a compound containing an Al element, the amount of alumina is preferably 0.03 to 10% by weight so that aluminate can be formed. More preferably, it is 0.05-5 weight%, More preferably, it is 0.1-1 weight%. Further, for example, when adding SiO 2 as a compound containing a Si element, it is preferred that the amount of SiO 2 is 0.03 to 10 wt% so as to form a silicate. More preferably, it is 0.05-5 weight%, More preferably, it is 0.1-1 weight%.

また、導体層中の、希土類元素やアルカリ土類元素から選択される元素は、Siセラミックの焼結助剤と同種のものを用いることが好ましい。異種のものを用いても、絶縁層中と導体層中に、アルミネートやシリケートは生成するが、同種のものを用いると、絶縁層中と導体層中に同一のアルミネートやシリケートが生成し、より組織の不均一化が防止され、前記吸い上げが防止される。したがって、基板の反りがさらに防止されることになる。 Further, the element selected from the rare earth elements and alkaline earth elements in the conductor layer is preferably the same type as the sintering aid for Si 3 N 4 ceramic. Even if different types are used, aluminate and silicate are generated in the insulating layer and in the conductor layer, but if the same type is used, the same aluminate and silicate are generated in the insulating layer and in the conductor layer. , Tissue non-uniformity is prevented and the suction is prevented. Therefore, the warpage of the substrate is further prevented.

なお、導体の体積が大きくなるビアホール部分にのみ上記元素を単体または化合物の形態で添加しても、基板の反りが発生しないことがある。すなわち、基板の大きさや、設計で決めた導体層の配置によっては、少なくとも一部分の導体層に添加すれば反りの少ない回路基板が得られる場合がある。   Note that even when the element is added in the form of a simple substance or a compound only to the via hole portion where the volume of the conductor is increased, the substrate may not be warped. That is, depending on the size of the substrate and the arrangement of the conductor layer determined by design, a circuit substrate with less warping may be obtained if it is added to at least a portion of the conductor layer.

このような成分を含有する導電ペーストを塗布した多層グリーン成形体を脱バインダした後、焼結工程に供する。この焼結工程は特に限定されず公知の窒化ケイ素で行われる焼結方法がそのまま採用される。焼結炉にセットする際のセッターの材質は、グラファイト、BN、AlN等を用いると回路基板の焼結は可能となるが、最も好ましいのはSiでできたセッターであり、これを用いると高温で焼結しても、焼結体の一部で起こりやすい反応(セッターと非焼結物間の反応)が全く起こらず、焼結上りの表面粗さは非常に小さなものとなり良好な回路基板が得られる。表面粗さは、平均表面粗さRaで1.0μm 以下になる。より良好な表面を持つものでは0.5μm 以下、さらに良好な表面を持つものでは0.3μm 以下になる。一般には、常圧下、加圧下または減圧下の非酸化性雰囲気下、例えば窒素雰囲気やアルゴン雰囲気の下で1,500℃〜1,950℃の温度で焼結を実施すればよい。焼結温度を高い温度に設定すると珪化物が一部生成するが、焼結温度を1850℃以下に設定すると、珪化物の生成は少なくなる。より好ましくは1,800℃以下であり、さらに好ましくは1,750℃以下である。焼結に必要な時間は焼結に供される成形体の厚さや焼結温度などの諸条件によって異なるが、一般に、0.5時間〜100時間の範囲から選択をすればよい。これらの条件は実施に先立ち諸条件に応じて適当な範囲を予め決定して実施するのが好ましい。 The multilayer green molded body to which the conductive paste containing such components is applied is debindered and then subjected to a sintering process. This sintering step is not particularly limited, and a known sintering method performed with silicon nitride is employed as it is. The material of the setter when set in the sintering furnace can sinter the circuit board by using graphite, BN, AlN, etc., but the most preferable is a setter made of Si 3 N 4. When used, even when sintered at high temperatures, the reaction that tends to occur in a part of the sintered body (reaction between the setter and non-sintered material) does not occur at all, and the surface roughness after sintering is very small and good. A simple circuit board is obtained. The surface roughness is 1.0 μm or less in terms of average surface roughness Ra. Those having a better surface are 0.5 μm or less, and those having a better surface are 0.3 μm or less. In general, sintering may be performed at a temperature of 1,500 ° C. to 1,950 ° C. in a non-oxidizing atmosphere under normal pressure, under pressure, or under reduced pressure, for example, under a nitrogen atmosphere or an argon atmosphere. When the sintering temperature is set to a high temperature, a portion of silicide is generated, but when the sintering temperature is set to 1850 ° C. or less, the generation of silicide is reduced. More preferably, it is 1,800 degrees C or less, More preferably, it is 1,750 degrees C or less. Although the time required for sintering varies depending on various conditions such as the thickness of the compact to be sintered and the sintering temperature, it is generally selected from the range of 0.5 to 100 hours. It is preferable that these conditions are carried out by determining an appropriate range in advance according to various conditions prior to implementation.

得られるSi回路基板を高熱伝導で緻密、さらには高強度にするためには、特に1,000℃以上の高温部で平均昇温速度を1〜40℃/minの範囲とすることが好ましい。より好ましくは、5〜30℃/min、さらに好ましくは8〜25℃/minの範囲とすることが好ましい。上記焼結により、相対密度が95%以上のSi絶縁層が得られる。より緻密なものとして98%以上、さらには99%以上の絶縁層が得られる。 In order to make the resulting Si 3 N 4 circuit board dense with high heat conduction and further high strength, the average heating rate should be in the range of 1 to 40 ° C./min, particularly at a high temperature part of 1,000 ° C. or higher. Is preferred. More preferably, it is 5-30 degreeC / min, More preferably, it is preferable to set it as the range of 8-25 degreeC / min. By the sintering, a Si 3 N 4 insulating layer having a relative density of 95% or more is obtained. As a denser structure, an insulating layer of 98% or more, further 99% or more can be obtained.

このようにして製造された回路基板は次のような特性を有する。   The circuit board manufactured in this way has the following characteristics.

まず、この本発明の回路基板は、表裏平行度が非常に小さな値となっており、反りやうねりが非常に小さいので、外部端子の数が非常に多い(例えば1,000端子以上の)回路基板でも実装時に半田接続が容易に行うことができる。基板の反りやうねりの有無を表す表裏平行度は、焼結体多層回路基板の対角線10cm当たりを基準にして中央部と周縁部との反りの最大値を測定して求めたが、この値が0.5mm以下の非常に小さな値となる。
大面積の回路基板の場合には、表裏平行度が0.3mm以下の基板を用いれば実装が可能となる。
First, the circuit board of the present invention has a very small value of parallelism between the front and back sides, and the warpage and undulation are very small, so that the number of external terminals is very large (for example, 1,000 terminals or more). Even on a board, solder connection can be easily performed during mounting. The degree of parallelism representing the presence or absence of warpage or undulation of the substrate was obtained by measuring the maximum value of warpage between the central portion and the peripheral portion with respect to 10 cm diagonal of the sintered multilayer circuit board. Very small value of 0.5mm or less.
In the case of a circuit board having a large area, mounting is possible by using a board having a parallelism of 0.3 mm or less.

また、この回路基板の内部抵抗は、表面抵抗および内部抵抗が200μΩcm以下と良好な値であった。また、Siおよび/またはAl元素を含有させて導体層を形成させた場合には、導体の密度が高くなり抵抗率が低い導体が得られると共に、珪化物の生成も同時に押さえられ、低抵抗な導体が形成される。この最適化により、50μΩcm以下、場合によっては20μΩcmの抵抗率を有する回路基板が得られた。なお、珪化物の生成を押さえる方法として、導体層中にAlNをフィーラーとして添加してもよい。   Further, the internal resistance of this circuit board was a good value with a surface resistance and an internal resistance of 200 μΩcm or less. In addition, when the conductor layer is formed by containing Si and / or Al element, a conductor having a high density and a low resistivity can be obtained, and at the same time, the formation of silicide can be suppressed and the resistance can be reduced. A conductor is formed. This optimization resulted in a circuit board having a resistivity of 50 μΩcm or less, and in some cases 20 μΩcm. As a method for suppressing the formation of silicide, AlN may be added as a feeler in the conductor layer.

更に、この回路基板中の絶縁体層と導体層の接合強度は、5 kg/2mm×2mm以上の値となる。5 kg/2mm×2mm未満の値では、外部端子にピンを用いた場合、接合強度としては不足であり、Siと導体間でピンの脱落が生じる。特に、BGA(ボールグリッドアレイパッケージ)の場合に、プリント配線板のような熱膨張率の大きな有機材料にボール間隔が狭ピッチで、表面実装を行うときにはさらに高強度な接合強度が要求される。その時には6 kg/2mm×2mm以上の接合強度を有する、導体層組成を選択すればよい。さらに最適化することで7 kg/2mm×2mm以上の接合強度を有する。 Further, the bonding strength between the insulator layer and the conductor layer in the circuit board is a value of 5 kg / 2 mm × 2 mm or more. When the value is less than 5 kg / 2 mm × 2 mm, when a pin is used for the external terminal, the bonding strength is insufficient, and the pin is dropped between Si 3 N 4 and the conductor. In particular, in the case of BGA (ball grid array package), an organic material having a large thermal expansion coefficient such as a printed wiring board is required to have a higher bonding strength when performing surface mounting with a narrow pitch between balls. At that time, a conductor layer composition having a bonding strength of 6 kg / 2 mm × 2 mm or more may be selected. By further optimizing, it has a bonding strength of 7 kg / 2mm × 2mm or more.

本発明の回路基板を用いた好適な半導体装置を、図2及び図3を参照しながら説明する。この半導体装置は、基板上面12aにECLなどの半導体素子6が搭載され、この半導体素子と電気的に接続された配線パターンを有する多層セラミック回路基板12と、前記配線パターンと電気的に接続されるとともに、多層セラミック回路基板12の基板下面12bに形成された外部端子と、半導体素子6を覆うように、多層セラミック回路基板の基板上面12aに接合された高熱伝導性封止部材13とを備えている。ただし、外部端子と半導体素子が同一の一主面にあっても特に問題なく使用することができる。なお、外部端子は、好ましくは図2に示されるようにリードピン7であり、或いは図3に示されるように半田ボール15(BGAボールグリッドアレイ)でもよい。また、高熱伝導性部材は、100W/mK以上の熱伝導率を有する窒化ケイ素或いは窒化アルミニウム焼結体や、合金を含む金属から構成すると良い。   A suitable semiconductor device using the circuit board of the present invention will be described with reference to FIGS. In this semiconductor device, a semiconductor element 6 such as ECL is mounted on a substrate upper surface 12a, and the multilayer ceramic circuit board 12 having a wiring pattern electrically connected to the semiconductor element is electrically connected to the wiring pattern. In addition, an external terminal formed on the lower surface 12b of the multilayer ceramic circuit board 12 and a high thermal conductive sealing member 13 joined to the upper surface 12a of the multilayer ceramic circuit board so as to cover the semiconductor element 6 are provided. Yes. However, even if the external terminal and the semiconductor element are on the same main surface, they can be used without any particular problem. The external terminals are preferably lead pins 7 as shown in FIG. 2, or solder balls 15 (BGA ball grid array) as shown in FIG. The high thermal conductivity member is preferably composed of a silicon nitride or aluminum nitride sintered body having a thermal conductivity of 100 W / mK or more, or a metal including an alloy.

上記構成に係る半導体装置によれば、半導体素子において発生する熱が、効率良く、放熱フィンなど(フィンを用いない場合もある)に伝達され、優れた放熱性を発揮させることができる。   According to the semiconductor device having the above configuration, heat generated in the semiconductor element is efficiently transmitted to a heat radiating fin or the like (the fin may not be used in some cases), and excellent heat dissipation can be exhibited.

また、半導体装置の構造の上で、外部端子の接合面と対向する窒化ケイ素回路基板の他の主面に半導体素子を搭載した場合には、多ピン化に対応させた上で半導体装置を小形化することができ、高速の半導体装置としてもより好ましい。また、半導体が作動している時と作動停止した時の温度変化が生じた時に、回路基板の絶縁層が窒化ケイ素で構成されているため、外部端子のピンや半田ボール部分に応力がかかる。しかし、強度が高いために、割れなどの不具合は発生しない。さらに、一つの回路基板に多数の半導体を搭載するマルチチップモジュール(MCM)の形で、半導体装置を構成すると、広い面積で外部端子をボードに接合しなければならないが、この場合にも耐熱応力の点で十分使用できるだけの信頼性が得られる。   In addition, when a semiconductor element is mounted on the other main surface of the silicon nitride circuit board facing the bonding surface of the external terminal on the structure of the semiconductor device, the semiconductor device is reduced in size after being adapted to the increase in the number of pins. It is more preferable as a high-speed semiconductor device. Further, when the temperature changes between when the semiconductor is operating and when the semiconductor is stopped, the insulating layer of the circuit board is made of silicon nitride, so that stress is applied to the pins and solder ball portions of the external terminals. However, since the strength is high, defects such as cracks do not occur. Furthermore, when a semiconductor device is configured in the form of a multichip module (MCM) in which a large number of semiconductors are mounted on a single circuit board, external terminals must be bonded to the board over a wide area. In this respect, sufficient reliability can be obtained.

本発明をさらに具体的に説明するために、以下に実施例を挙げて説明するが、本発明はこれらの実施例に限定されるものではない。   In order to describe the present invention more specifically, examples will be described below, but the present invention is not limited to these examples.

以下に本発明の実施例を説明する。
(実施例)
α−Siを95%含有し、他はβ相であり、不純物として酸素を1.4重量%含有し、平均粒径が0.6μm のSi粉末に、焼結助剤として平均粒径0.7μm のYを5重量%、平均粒径が0.8μm の0.25重量%のα−Alを添加し、着色剤としてWOをW金属換算で0.3重量%添加し、Si製ボールを用いて24時間湿式混合を行い原料を調整した。ついで、この原料に有機バインダーを有機溶媒と共に分散し、スラリーを作製した。このスラリーを脱泡した後、ドクタープレード法により、100〜800μm程度の均一なグリーンシートを作製した。次に、このシートを約130mm×130mmの大きさに切断し、各層間の電気回路の接続になるビアホールをパンチングマシーンで100〜300μm φの太さに開けた。
Examples of the present invention will be described below.
(Example)
A sintering aid is added to Si 3 N 4 powder containing 95% α-Si 3 N 4 , the other being β phase, containing 1.4 wt% oxygen as an impurity, and having an average particle size of 0.6 μm. 5% by weight of Y 2 O 3 having an average particle diameter of 0.7 μm and 0.25% by weight of α-Al 2 O 3 having an average particle diameter of 0.8 μm are added, and WO 3 is converted into W metal as a colorant. Was added at 0.3% by weight, and wet mixing was performed using Si 3 N 4 balls for 24 hours to prepare raw materials. Next, an organic binder was dispersed in this raw material together with an organic solvent to prepare a slurry. After the slurry was degassed, a uniform green sheet of about 100 to 800 μm was produced by the doctor blade method. Next, this sheet was cut into a size of about 130 mm × 130 mm, and a via hole for connecting an electric circuit between each layer was opened to a thickness of 100 to 300 μm φ by a punching machine.

一方、平均粒径1.1μm のタングステン97.0重量%と平均粒径0.7μm のYを1.71重量%、平均粒径0.8μm のAlを1.29重量%を有機溶媒と共に混合、分散し、フィラー添加の導体ペーストを作製した。ビアホールの形成されたグリーンシート上に、この無機質フィラー添加のタングステンペーストを圧入機を用いて充填し、さらにスクリーン印刷機を用いて同一面内の回路を印刷した。これら複数枚を加熱プレスすることで積層過程を終えた。これを10mmの大きさにカットし、次にN+H+HO雰囲気中、最高温度900℃で脱バインダを行った後、Siセッターに脱バインダした成形体を配置し、窒素雰囲気10気圧中1,850℃で3時間加圧焼結し、多層セラミック基板を得た。得られた基板の導体部のない部分から円板(直径10mm、厚さ3.5mm)を切り出し、これを試験片としてレーザーフラッシュ法により熱伝導率を測定した。 On the other hand, 97.0% by weight of tungsten having an average particle diameter of 1.1 μm, 1.71% by weight of Y 2 O 3 having an average particle diameter of 0.7 μm, and 1.29% by weight of Al 2 O 3 having an average particle diameter of 0.8 μm. % Was mixed and dispersed together with an organic solvent to prepare a conductor paste with filler added. The green paste on which via holes were formed was filled with this inorganic filler-added tungsten paste using a press-fitting machine, and further a circuit in the same plane was printed using a screen printer. The lamination process was completed by heat-pressing these multiple sheets. This was cut to a size of 10 mm, and then the binder was removed in a N 2 + H 2 + H 2 O atmosphere at a maximum temperature of 900 ° C., and then the molded body that had been removed from the binder was placed on a Si 3 N 4 setter, and nitrogen was removed. A multilayer ceramic substrate was obtained by pressure sintering at 1,850 ° C. for 3 hours in an atmosphere of 10 atmospheres. A disc (diameter 10 mm, thickness 3.5 mm) was cut out from the portion of the obtained substrate without the conductor portion, and the thermal conductivity was measured by a laser flash method using this as a test piece.

また、基板の反りの有無を表す表裏平行度は、焼結体多層基板の対角線を基準にして中央部と周縁部との反りの最大値を測定することにより求めた。   Further, the front / back parallelism indicating the presence / absence of warpage of the substrate was determined by measuring the maximum value of the warpage between the central portion and the peripheral portion with reference to the diagonal line of the sintered multilayer substrate.

次に、導体層の断面積を算出し抵抗値から、導体層の導体抵抗率を求めた。ただし表面の配線に関しては導体層に、金属メッキなどを行わずに測定し、無機質フィラーの添加の効果を見た。さらに、得られた基板の2mmの導体部分にNiメッキをした後、ワイヤーを半田付けし、引っ張り強度試験を行い、Si基板と導体層間の接着強度を測定した。これらの結果を第1表と第2表に示した。 Next, the cross-sectional area of the conductor layer was calculated, and the conductor resistivity of the conductor layer was determined from the resistance value. However, the surface wiring was measured without conducting metal plating on the conductor layer, and the effect of adding an inorganic filler was observed. Furthermore, after Ni plating was performed on a 2 mm conductor portion of the obtained substrate, a wire was soldered, a tensile strength test was performed, and an adhesive strength between the Si 3 N 4 substrate and the conductor layer was measured. These results are shown in Tables 1 and 2.

Si粉末の種類、Si基板の焼結助剤粉末の種類、焼結助剤フィラーの種類、量、導電体および焼結条件を種々に変えて、上記実施例1と同様にして、Si多層セラミック基板を作製し、それぞれについて、同じく熱伝導率、引っ張り強度、表裏平行度および表面抵抗を測定した。結果を第1表と第2表に示した。第2表から明らかなように本発明に係る回路基板では、導体層の密着強度が向上することがわかる。 Similar to Example 1 except that the type of Si 3 N 4 powder, the type of sintering aid powder of the Si 3 N 4 substrate, the type and amount of sintering aid filler, the conductor and the sintering conditions were variously changed. Then, a Si 3 N 4 multilayer ceramic substrate was produced, and the thermal conductivity, tensile strength, front / back parallelism, and surface resistance were measured for each. The results are shown in Tables 1 and 2. As is apparent from Table 2, it can be seen that the adhesion strength of the conductor layer is improved in the circuit board according to the present invention.

例えば、実施例1では引っ張り強度が6.8kg/ 2mm×2mmであるのに対し比較例1では3.5 kg/2mm×2mmと密着強度が不十分であった。
また、本発明における同時焼結体は、表裏焼結体で表した反りが少なく、さらに添加量を含んでいるにも拘らずその比抵抗は無添加のものに比べて何等向上しないことが分かる。
For example, in Example 1, the tensile strength was 6.8 kg / 2 mm × 2 mm, whereas in Comparative Example 1, the adhesion strength was insufficient, 3.5 kg / 2 mm × 2 mm.
In addition, it is understood that the simultaneous sintered body in the present invention has less warpage represented by the front and back sintered bodies, and the specific resistance is not improved at all compared to the additive-free one even though the amount added is included. .

Figure 0004116656
Figure 0004116656

Figure 0004116656
Figure 0004116656

Figure 0004116656
Figure 0004116656

Figure 0004116656
Figure 0004116656

Figure 0004116656
Figure 0004116656

Figure 0004116656
Figure 0004116656

Figure 0004116656
Figure 0004116656

Figure 0004116656
Figure 0004116656

(実施例48)
実施例2と同様な構成の絶縁層と導体層を用い、回路基板を作成した。この回路基板は内部配線層を有する25mm×25mm×2.6mmの窒化ケイ素多層回路基板である。窒化ケイ素多層回路基板の他面側にリードピンを240本Agろうを用いて接合した。この後、半導体素子として消費電力10Wのシリコン素子を窒化ケイ素多層回路基板の上面に接合搭載し、ボンディングワイヤを付設して電気的な接続を完了させた。
さらに、150W/mKの熱伝導率を有する窒化ケイ素焼結体により、放熱部材を兼ねる高熱伝導性封止部材を実施例2の絶縁体部を作製する要領で作成した。そして、この窒化ケイ素多層回路基板の上面にAu−Sn半田により接合し、さらに封止部材上に直径25mmの円形7段構造の放熱フィンを配置して目的とする半導体装置を得た。
この半導体装置の放熱性を評価するために、冷却風速を1.5m/s に設定して△VBE法により熱抵抗を測定したところ、2.7℃/Wと低熱抵抗値であり、放熱性の高い半導体装置が得られることが判明した。
(Example 48)
A circuit board was prepared using an insulating layer and a conductor layer having the same configuration as in Example 2. This circuit board is a 25 mm × 25 mm × 2.6 mm silicon nitride multilayer circuit board having an internal wiring layer. 240 lead pins were joined to the other side of the silicon nitride multilayer circuit board using 240 Ag solder. Thereafter, a silicon element with a power consumption of 10 W was bonded and mounted as a semiconductor element on the upper surface of the silicon nitride multilayer circuit board, and a bonding wire was attached to complete electrical connection.
Furthermore, a high thermal conductive sealing member that also serves as a heat radiating member was prepared by the silicon nitride sintered body having a thermal conductivity of 150 W / mK in the manner of manufacturing the insulator portion of Example 2. Then, the target semiconductor device was obtained by bonding the upper surface of the silicon nitride multilayer circuit board with Au—Sn solder, and disposing a heat radiation fin having a circular seven-stage structure with a diameter of 25 mm on the sealing member.
In order to evaluate the heat dissipation of this semiconductor device, the cooling air speed was set to 1.5 m / s and the thermal resistance was measured by the ΔVBE method. The heat resistance was as low as 2.7 ° C / W. It has been found that a semiconductor device having a high level can be obtained.

(比較例11)
実施例48と同様に行ったが、絶縁層にアルミナを用いた場合、熱抵抗値は、8℃/Wであった。
(Comparative Example 11)
Although it carried out like Example 48, when alumina was used for the insulating layer, the thermal resistance value was 8 ° C./W.

[発明の効果]
以上述べたように、本発明のSiセラミックス回路基板は絶縁体が高熱伝導性を有し、導体層の密着性が強固でかつ焼結過程における基板の変形が少なく、さらに、引っ張り強度は十分に実用可能な特性値を示すなど様々な優れた性質を有するものであり、その工業的価値は極めて大きいものである。
[The invention's effect]
As described above, in the Si 3 N 4 ceramic circuit board of the present invention, the insulator has high thermal conductivity, the adhesion of the conductor layer is strong, the deformation of the board during the sintering process is small, and the tensile strength Has various excellent properties such as exhibiting sufficiently practical characteristic values, and its industrial value is extremely large.

本発明の多層セラミック回路基板を示す部分切欠斜視図である。It is a partial notch perspective view which shows the multilayer ceramic circuit board of this invention. 本発明の多層セラミック回路基板を用いた半導体装置(外部端子がリードピンの場合)を示した図である。It is the figure which showed the semiconductor device (when an external terminal is a lead pin) using the multilayer ceramic circuit board of this invention. 外部端子が半田ボールである半導体装置の部分断面図である。It is a fragmentary sectional view of the semiconductor device whose external terminal is a solder ball.

符号の説明Explanation of symbols

1,12 多層セラミック回路基板
2,14 絶縁層
3 導体層
4 ビアホール
5 放熱フィン
6 半導体素子
7 リードピン
8 ボンディングワイヤ
9 導体層(内部配線層)
9a ビアホール
10 表面配線層
11 配線パターン
12a 基板上面
12b 基板下面
13 高熱伝導性封止部材
13a 凸状外縁部
13b 凹状部
15 半田ボール
A 接合面
DESCRIPTION OF SYMBOLS 1,12 Multilayer ceramic circuit board 2,14 Insulating layer 3 Conductor layer 4 Via hole 5 Radiation fin 6 Semiconductor element 7 Lead pin 8 Bonding wire 9 Conductor layer (internal wiring layer)
9a Via hole 10 Surface wiring layer 11 Wiring pattern 12a Substrate upper surface 12b Substrate lower surface 13 High thermal conductive sealing member 13a Convex outer edge portion 13b Concave portion 15 Solder ball A Bonding surface

Claims (4)

焼結助剤として希土類元素およびアルカリ土類元素からなる群より選択される元素を含有する化合物の少なくとも1種を0.1〜10重量%添加したα−Si グリーンシートを形成させる工程;
周期律表のIVa、VaおよびVIa族に属する元素より選択される1種以上の元素に、希土類元素およびアルカリ土類元素からなる群より選択される1種以上の元素を0.01〜1.71重量%添加して導体ペーストを形成させる工程;
前記α−Si グリーンシート上に前記導電ペーストを印刷する工程
前記α−Si グリーンシート上に前記導電ペーストを1500〜1950℃で同時焼結する工程を行うことにより、抵抗率50μmΩcm以下の導体層を具備する窒化珪素回路基板を得ることを特徴とする回路基板の製造方法。
Forming an α-Si 3 N 4 green sheet to which at least one compound containing 0.1 to 10% by weight of a compound containing an element selected from the group consisting of rare earth elements and alkaline earth elements is added as a sintering aid ;
One or more elements selected from the group consisting of rare earth elements and alkaline earth elements are added to at least one element selected from elements belonging to groups IVa, Va and VIa of the periodic table from 0.01 to 1. Adding 71% by weight to form a conductor paste;
Printing the conductive paste on the α-Si 3 N 4 green sheet ;
A silicon nitride circuit substrate having a conductor layer with a resistivity of 50 μmΩcm or less is obtained by performing a step of simultaneously sintering the conductive paste on the α-Si 3 N 4 green sheet at 1500 to 1950 ° C. method of manufacturing a circuit board.
導体ペーストを形成させる工程において、更にAl元素およびSi元素から選ばれた少なくとも一方の元素を添加する、請求項1記載の回路基板の製造方法。 The method for manufacturing a circuit board according to claim 1, wherein in the step of forming the conductor paste, at least one element selected from an Al element and an Si element is further added. 周期律表のIVa、VaおよびVIa族に属する元素より選択される1種以上の元素がMo、W、Ti、Zr、Nb、Taより選択される1種以上である、請求項1記載の回路基板の製造方法 2. The circuit according to claim 1, wherein the one or more elements selected from elements belonging to groups IVa, Va and VIa of the periodic table are one or more selected from Mo, W, Ti, Zr, Nb and Ta. A method for manufacturing a substrate . 回路基板の反りが、回路基板の対角線10cm当たり0.5mm以下である、請求項1記載の回路基板の製造方法 The method for manufacturing a circuit board according to claim 1, wherein the warping of the circuit board is 0.5 mm or less per 10 cm diagonal of the circuit board .
JP2006257888A 2006-09-22 2006-09-22 High-strength circuit board and manufacturing method thereof Expired - Lifetime JP4116656B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006257888A JP4116656B2 (en) 2006-09-22 2006-09-22 High-strength circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006257888A JP4116656B2 (en) 2006-09-22 2006-09-22 High-strength circuit board and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004190141A Division JP3908755B2 (en) 2004-06-28 2004-06-28 High strength circuit board

Publications (2)

Publication Number Publication Date
JP2006345004A JP2006345004A (en) 2006-12-21
JP4116656B2 true JP4116656B2 (en) 2008-07-09

Family

ID=37641658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006257888A Expired - Lifetime JP4116656B2 (en) 2006-09-22 2006-09-22 High-strength circuit board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4116656B2 (en)

Also Published As

Publication number Publication date
JP2006345004A (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN104704618B (en) The manufacture method of semiconductor device, ceramic circuit board and semiconductor device
JP3629783B2 (en) Circuit board
US11114355B2 (en) Power module and method for manufacturing power module
US8791566B2 (en) Aluminum nitride substrate, aluminum nitride circuit board, semiconductor apparatus, and method for manufacturing aluminum nitride substrate
JP3193305B2 (en) Composite circuit board
JP3618422B2 (en) High strength circuit board and manufacturing method thereof
JP2001015869A (en) Wiring board
KR100261793B1 (en) Circuit board with high strength and high reliability and process for preparing the same
JPH1093244A (en) Multilayer silicon nitride circuit board
JP3908755B2 (en) High strength circuit board
JPH04212441A (en) Ceramic wiring board
JP4116656B2 (en) High-strength circuit board and manufacturing method thereof
JP2011088756A (en) Low temperature-sintering ceramic material, low temperature-sintered ceramic sintered compact and multilayer ceramic substrate
JPH09260544A (en) Ceramic circuit board and manufacture therefor
JP2772274B2 (en) Composite ceramic substrate
JP3678485B2 (en) High strength and high reliability circuit board and manufacturing method thereof
JP2009004515A (en) Ceramic wiring board and manufacturing method of the ceramic wiring board
JP3652192B2 (en) Silicon nitride wiring board
JPS60253295A (en) Method of producing multilayer ceramic board
JPH0738491B2 (en) Method of manufacturing circuit board and circuit board
JP4949945B2 (en) Ceramic wiring board and method for manufacturing ceramic wiring board
JP2003020282A (en) Aluminum nitride sintered compact, production method therefor and its use
JP2014168053A (en) Circuit board and electronic apparatus including the same
JPH10256686A (en) Ceramics circuit board and semiconductor device, and method for ceramics circuit board
JPH03116608A (en) Conductor paste and conductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

EXPY Cancellation because of completion of term