JP4111492B2 - バーチャルトランスおよびこれを用いた楽音信号処理装置 - Google Patents

バーチャルトランスおよびこれを用いた楽音信号処理装置 Download PDF

Info

Publication number
JP4111492B2
JP4111492B2 JP2002245699A JP2002245699A JP4111492B2 JP 4111492 B2 JP4111492 B2 JP 4111492B2 JP 2002245699 A JP2002245699 A JP 2002245699A JP 2002245699 A JP2002245699 A JP 2002245699A JP 4111492 B2 JP4111492 B2 JP 4111492B2
Authority
JP
Japan
Prior art keywords
operational amplifier
resistor
resistance value
virtual
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002245699A
Other languages
English (en)
Other versions
JP2004088358A (ja
Inventor
文夫 三枝
道生 駿河
美裕 鈴木
智春 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korg Inc
Original Assignee
Korg Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korg Inc filed Critical Korg Inc
Priority to JP2002245699A priority Critical patent/JP4111492B2/ja
Publication of JP2004088358A publication Critical patent/JP2004088358A/ja
Application granted granted Critical
Publication of JP4111492B2 publication Critical patent/JP4111492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、インピーダンス変換機能を半導体素子で実現したソリッドステート型のトランスであるバーチャルトランスおよびこれを用いた楽音信号処理装置に関する。
【0002】
【従来の技術】
ギター楽器等からの楽音信号を増幅してこれをスピーカーから出力されるための回路は様々なものが提案されている。例えば特開2000−31754号公報に記載の信号増幅回路によれば、入力信号を真空管で増幅してカレントミラー回路を介してトランスにてインピーダンス変換してスピーカーから楽音を放音するものである。
【0003】
【発明が解決しようとする課題】
しかしながら、従来のトランスにあっては1次側と2次側の巻線比で入力側と出力側のインピーダンス比が定まるものであり、鉄芯等に巻線を巻回して設ける大掛りな構成となっていた。
【0004】
そこで、本発明は、このような従来の課題を解決するためになされたものであり、ソリッドステートでインピンダンス変換可能なバーチャルトランスとこれを用いた楽音信号処理装置とを提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、本発明は、第1の演算増幅器とこの出力側に接続された第1の抵抗(抵抗値r1)と前記第1の演算増幅器の反転入力端子に接続された第1の入力抵抗(抵抗値R1)とからなる第1の直列回路と、
第2の演算増幅器とこの出力側に接続された第2の抵抗(抵抗値r2)と前記第2の演算増幅器の反転入力端子に接続された第2の入力抵抗(抵抗値R3)とからなる第2の直列回路と、を有し、
前記第1の抵抗(抵抗値r1)と前記第2の演算増幅器の反転入力端子とが前記第2の入力抵抗(抵抗値R3)を介して接続されると共に、前記第2の抵抗(抵抗値r2)と前記第2の演算増幅器の反転入力端子とが前記第1の入力抵抗(抵抗値R1)を介して接続されるように構成し、更に、
前記第1の演算増幅器には、
当該第1の演算増幅器の出力側から当該第1の演算増幅器の反転入力側へ負帰還ループを構成するように第1の負帰還抵抗(抵抗値R2)が接続されており、
前記第2の演算増幅器には、
当該第2の演算増幅器の出力側から当該第2の演算増幅器の反転入力側へ負帰還ループを構成するように第2の負帰還抵抗(抵抗値R4)が接続されており、
「R1/R2=R4/R3、r1≪R3、r2≪R1」となるように構成されたことを特徴とするようにした。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
【0009】
(バーチャルトランス70の実施形態)
図1にバーチャルトランス70を含む回路図を示す。バーチャストランス70の前段には不図示の真空管が接続されていて、Vsigなる信号を生成する信号源40とバーチャルトランス70の入力側には真空管内部インピーダンス50(インピーダンス値rp)が介在することになる。一方、バーチャルトランス70の出力側には不図示のスピーカーが接続されており、バーチャルトランス70の出力側と接地点との間にはスピーカーのインピーダンス(インピーダンス値Zsp)が介在している。
【0010】
バーチャルトランス70は、第1の直列回路20と第2の直列回路21とを並列に接続して構成されている。第1の直列回路20は、演算増幅器1とこの演算増幅器1の出力端子に接続された抵抗10(抵抗値r1)とが接続されている。そして、演算増幅器1にはその出力端子と反転入力端子とを負帰還接続する抵抗2(抵抗値R2)が接続されていると共に、その反転端子には抵抗3(抵抗値R1)も接続されている。
【0011】
また、第2の直列回路21は、演算増幅器2とこの演算増幅器2の出力端子に接続された抵抗11(抵抗値r2)とが接続されている。そして、演算増幅器2にはその出力端子と反転入力端子とを負帰還接続する抵抗5(抵抗値R4)が接続されていると共に、その反転端子には抵抗4(抵抗値R3)も接続されている。
【0012】
そして、第1の直列回路20の抵抗3と第2の直列回路21の抵抗11とが接続されると共に、第2の直列回路21の抵抗4と第1の直列回路21の抵抗10とが接続されて、第1の直列回路20および第2の直列回路21が並列接続されている。
【0013】
今、バーチャルトランス70の入力電圧を「V1」、抵抗11に流れ込む電流を「i1」、出力電圧を「Vout」とすると、演算増幅器の基本動作等から以下の式(1)〜(4)が得られる。「R1、R3≫Zsp、rp」とする。
【0014】
「Voltage(at“A”:演算増幅器1の出力点)=−Vin・(R2/R1):(1)」、「Vout=−Vin・(R1/R2)・(Zsp/(r1+Zsp)):(2)」、「Voltage(at“B”:演算増幅器2の出力点)=−Vout・(R4/R3):(3)」、「i1=(Vin−(−Vout・(R4/R3)))/r2:(4)」
となる。
【0015】
したがって、バーチャルトランス70の左側から見た入力インピーダンスをZinとおくと、「Zin=Vin/i1=r2・Vin/(Vin−(−Vout・(R4/R3)))=r2・Vin/(Vin−(Vin・(R1/R2))・(Zsp/(r1+Zsp)・(R4/R3))):(5)」なる式(5)が導かれる。
【0016】
今「R1/R2=R4/R3」の条件があれば、式(5)から「Zin=r2/(1−Zsp/(r1+Zsp))=(r1+Zsp)・r2/r1:(6)」なる式(6)が導かれる。
【0017】
したがって、「Zsp≫r1」が成立するのであれば、「Zin=(r2/r1)・Zsp」となる。このことは、バーチャルトランス70がZinとZsp即ち入力側と出力側のインピーダンス変換機能を有していることになる。
【0018】
このように、演算増幅器1(第1の演算増幅器)とこの出力側に接続された抵抗10(第1の抵抗)とを含む第1の直列回路20と、演算増幅器2(第2の演算増幅器)とこの出力側に接続された抵抗11(第2の抵抗)とを含む第2の直列回路21とを有し、抵抗10(第1の抵抗)と演算増幅器2(第2の演算増幅器)の入力側とを接続すると共に、抵抗11(第2の抵抗)と演算増幅器1(第1の演算増幅器)の入力側とを接続する。そして、演算増幅器1(第1の演算増幅器)は、負帰還抵抗2(抵抗値R2:第1の負帰還抵抗)が接続されていると共にその反転入力端子には抵抗3(抵抗値R1:第1の入力抵抗)が接続され、演算増幅器2(第2の演算増幅器)は、負帰還抵抗5(抵抗値R4:第2の負帰還抵抗)が接続されていると共にその反転入力端子には入力抵抗4(抵抗値R3:第2の入力抵抗)が接続され、「R1/R2=R4/R3、r1≪R3、r2≪R1」となるように設定すれば、インピーダンス変換機能を有するトランスを半導体素子のみで即ちソリッドステート型で構成することが可能になる。
【0019】
(応用例)
図2は、図1で説明したバーチャルトランスを応用した楽音信号処理装置200の構成図である。この楽音信号処理装置200は、楽音信号を入力する入力端子100に接続されたプリアンプ回路110と、パワーアンプ120と、バーチャルトランス130と、スイッチ150と、バーチャルスピーカー140とを備えている。楽音信号としては例えばギターからのものが挙げられる。
【0020】
プリアンプ回路110はA/D111と、DSP112と、D/A113とを有している。入力端子100から供給された楽音信号はA/D111によってアナログデジタル変換され、DSP112はこのデジタル信号に対してイコライズングや歪み付加等を行ってギターアンプの特性をエミュレートするデジタル信号処理を実行する。このような処理が施されたデジタル信号はD/A113でデジタルアナログ変換されてパワーアンプ回路120に供給される。なお、このプリアンプ回路10はアナログ信号回路としてアナログ素子のみで構成することもできる。
【0021】
パワーアンプ回路120は、真空官等で構成され入力信号を増幅てバーチャルトランス130に供給する。バーチャルトランス130は、図1で説明したバーチャルトランス70と同一のものであり、インピーダンス変換機能を有する。バーチャルスピーカ回路140は、図4に示すように周波数に応じてインピーダンスが変化する実際のスピーカーの特性をエミュレートするものである。図3にはバーチャルスピーカー回路140の具体例を示している。抵抗300、301、コイル302、302で構成したフィルター部と、トランス305とを有していて、上記フィルター部等で実際には接続しないスピーカーのインピーダンスの周波数特性を模擬している。なお、スピーカーは不接続であるため実際には音出力されない。
【0022】
バーチャルトランス130とバーチャルスピーカー回路140との間にはスイッチ150が設けられている。スイッチ150が上側で接続すると、バーチャルトランス130とバーチャルスピーカー回路140が接続されるが、スイッチ150が下側で接続されると、バーチャルトランス130とスピーカー端子160とが接続される。このスピーカー端子160には実際のスピーカーを接続することができる。また、バーチャルスピーカー140への信号はバッファ170を介してLINE出力端子171に接続され、これに録音装置が接続可能になっている。なお、バッファ170は録音装置のLINE入力に整合する増幅率および出力オンピーダンスを有するものとなっている。
【0023】
このようにプリアンプ回路110、パワーアンプ回路120、バーチャルトランス130、バーチャルスピーカー回路140が動作を行うと、スピーカーを実際に駆動させている状態を模擬的に作り出すことができる。そして、スピーカー模擬駆動によるインピーダンスの変動はバーチャルトランス130を介して、パワーアンプ回路120に影響を与えるようになるため、よりリアルな楽音エミュレートを実現することが可能になる。
【0024】
以上本発明の実施の形態について説明したが、本発明の要旨を逸脱しない範囲内で上記実施形態に種々の変形や変更を施すことが可能となる。また、バーチャルトランス70の応用例は図2に示した楽音信号処理装置に限られず、各種の装置に適用可能である。
【0025】
【発明の効果】
以上説明してきたように、本発明によれば、ソリッドステートでインピンダンス変換可能なバーチャルトランスとこれを用いた楽音信号処理装置とを提供することができるという効果が得られる。
【図面の簡単な説明】
【図1】バーチャルトランス70を含む回路の構成図である。
【図2】楽音信号処理装置200の構成図である。
【図3】バーチャルスピーカー回路140の回路構成例の説明図である。
【図4】スピーカーの周波数特性の説明図である。
【符号の説明】
1 演算増幅器
2 演算増幅器
2 抵抗
3 抵抗
4 抵抗
5 抵抗
10 抵抗
11 抵抗
70 バーチャルトラン
110 プリアンプ回路
120 パワーアンプ
130 バーチャルトランス
140 バーチャルスピーカー
150 スイッチ
200 楽音信号処理装置

Claims (1)

  1. 第1の演算増幅器とこの出力側に接続された第1の抵抗(抵抗値r1)と前記第1の演算増幅器の反転入力端子に接続された第1の入力抵抗(抵抗値R1)とからなる第1の直列回路と、
    第2の演算増幅器とこの出力側に接続された第2の抵抗(抵抗値r2)と前記第2の演算増幅器の反転入力端子に接続された第2の入力抵抗(抵抗値R3)とからなる第2の直列回路と、を有し、
    前記第1の抵抗(抵抗値r1)と前記第2の演算増幅器の反転入力端子とが前記第2の入力抵抗(抵抗値R3)を介して接続されると共に、前記第2の抵抗(抵抗値r2)と前記第2の演算増幅器の反転入力端子とが前記第1の入力抵抗(抵抗値R1)を介して接続されるように構成し、更に、
    前記第1の演算増幅器には、
    当該第1の演算増幅器の出力側から当該第1の演算増幅器の反転入力側へ負帰還ループを構成するように第1の負帰還抵抗(抵抗値R2)が接続されており、
    前記第2の演算増幅器には、
    当該第2の演算増幅器の出力側から当該第2の演算増幅器の反転入力側へ負帰還ループを構成するように第2の負帰還抵抗(抵抗値R4)が接続されており、
    「R1/R2=R4/R3、r1≪R3、r2≪R1」となるように構成されたことを特徴とするバーチャルトランス。
JP2002245699A 2002-08-26 2002-08-26 バーチャルトランスおよびこれを用いた楽音信号処理装置 Expired - Fee Related JP4111492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002245699A JP4111492B2 (ja) 2002-08-26 2002-08-26 バーチャルトランスおよびこれを用いた楽音信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002245699A JP4111492B2 (ja) 2002-08-26 2002-08-26 バーチャルトランスおよびこれを用いた楽音信号処理装置

Publications (2)

Publication Number Publication Date
JP2004088358A JP2004088358A (ja) 2004-03-18
JP4111492B2 true JP4111492B2 (ja) 2008-07-02

Family

ID=32053814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002245699A Expired - Fee Related JP4111492B2 (ja) 2002-08-26 2002-08-26 バーチャルトランスおよびこれを用いた楽音信号処理装置

Country Status (1)

Country Link
JP (1) JP4111492B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642277U (ja) * 1992-11-18 1994-06-03 新光実業株式会社 下敷き
CN101945542B (zh) * 2010-09-01 2012-05-23 福州瑞华印制线路板有限公司 一种铜焊盘断路或残缺修补方法及其修补结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4808441B2 (ja) * 2005-06-09 2011-11-02 キヤノン株式会社 ブロックポリマー化合物、ポリマー含有組成物、液体付与方法および液体付与装置
JP5049292B2 (ja) 2006-11-20 2012-10-17 パナソニック株式会社 信号処理装置及び信号処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642277U (ja) * 1992-11-18 1994-06-03 新光実業株式会社 下敷き
CN101945542B (zh) * 2010-09-01 2012-05-23 福州瑞华印制线路板有限公司 一种铜焊盘断路或残缺修补方法及其修补结构

Also Published As

Publication number Publication date
JP2004088358A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
Self Audio power amplifier design
JP2834167B2 (ja) 真空管増幅器相当の半導体装置
US20090245541A1 (en) Audio Power Amplifier with Feedback-Shifting Technology
JP2005532538A5 (ja)
US4287389A (en) High-fidelity speaker system
US5467400A (en) Solid state audio amplifier emulating a tube audio amplifier
US6350943B1 (en) Electric instrument amplifier
JP4111492B2 (ja) バーチャルトランスおよびこれを用いた楽音信号処理装置
Pakarinen et al. Wave digital modeling of the output chain of a vacuum-tube amplifier
JP5049292B2 (ja) 信号処理装置及び信号処理方法
US20160286301A1 (en) Loudspeaker assembly with suppression of magnetic flux modulation distortion
US20090080677A1 (en) Stringed instrument with simulator preamplifier
TWI707537B (zh) D類放大器電路及音訊放大方法
KR101121265B1 (ko) 증폭기 장치 및 증폭 방법
WO2023171499A1 (ja) 電力増幅装置
JP3539856B2 (ja) 真空管アンプの出力信号変換装置
JP4454189B2 (ja) 一端子エフェクタ
Oliveira et al. Review of digital emulation of vacuum-tube audio amplifiers and recent advances in related virtual analog models
KR101215636B1 (ko) 오디오 앰프 장치
RU1771082C (ru) Устройство управлени электромеханическим преобразователем
JP2017175415A (ja) 電流検出装置
JP5975801B2 (ja) ヘッドホン
Munroe Real Time Loudspeaker Control
Reddy et al. A High Gain Medium Power Audio Amplifier Circuit
GB2069786A (en) Signal transfer system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

R150 Certificate of patent or registration of utility model

Ref document number: 4111492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees