JP4110719B2 - 光導波路素子の製造方法 - Google Patents

光導波路素子の製造方法 Download PDF

Info

Publication number
JP4110719B2
JP4110719B2 JP2000259385A JP2000259385A JP4110719B2 JP 4110719 B2 JP4110719 B2 JP 4110719B2 JP 2000259385 A JP2000259385 A JP 2000259385A JP 2000259385 A JP2000259385 A JP 2000259385A JP 4110719 B2 JP4110719 B2 JP 4110719B2
Authority
JP
Japan
Prior art keywords
mark
manufacturing
waveguide core
core
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000259385A
Other languages
English (en)
Other versions
JP2002071988A (ja
Inventor
克也 大友
晴保 駒野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000259385A priority Critical patent/JP4110719B2/ja
Publication of JP2002071988A publication Critical patent/JP2002071988A/ja
Application granted granted Critical
Publication of JP4110719B2 publication Critical patent/JP4110719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光導波路素子の製造方法に関する。
【0002】
【従来の技術】
図5(a)〜(c)は従来の光導波路素子の製造方法を示す工程図である。
【0003】
この製造方法は、基板1上にコア膜2を形成し(図5(a))、フォトリソグラフィ及びエッチングにより導波路コア2aを形成し(図5(b))、基板1及び導波路コア2aの上にクラッド層3を形成するものである(図5(c))。
【0004】
しかし、クラッド層3は基板1上に一様に形成されるので、クラッド層3の表面には導波路コア2aの厚さ分の段差4が生じてしまう。このため、電極や配線等のパターンをクラッド層3の上に形成すると断線してしまい形成することができない。
【0005】
そこで、このような段差の問題を解決するため平坦化処理が行われていた。
【0006】
図6(a)〜(f)は従来の平坦化処理の工程図である。
【0007】
基板1上にコア膜2を形成し(図6(a))、フォトリソグラフィ及びエッチングで導波路コア2aを形成する(図6(b))。基板1及び導波路コア2aの上に第一のクラッド層3を形成し(図6(c))、段差4がなくなるまで平坦化処理を行う(図6(d)、(e))。段差4の有無は平坦化処理後段差を計測することによって判定する。
【0008】
平坦化処理後、導波路コア2a及び第一のクラッド層3の上に第二のクラッド層5を形成することによって、表面に凹凸が無いクラッド層5を形成し(図6 (f))、このクラッド層5の上に電極や配線等のパターンを形成していた。
【0009】
【発明が解決しようとする課題】
しかしながら、従来技術では、基板表面の平坦化処理の終了を検知するために、段差の測定を行って段差の有無を調べなければならないので、作業効率が悪いという問題があった。
【0010】
そこで、本発明の目的は、上記課題を解決し、基板表面の段差の測定を行うことなく平坦化処理の終了を検知できる光導波路素子の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するために本発明の光導波路素子の製造方法は、基板上に導波路コアを形成し、導波路コアをクラッド層で被覆する光導波路素子の製造方法において、基板上に導波路コアと同じ厚さを有する平坦化処理終了検知用のマークとを形成し、マークの上に不透明材料を被覆し、マーク及び導波路コアを他の層で被覆した後で平坦化処理を施し、不透明材料が除去されてマークが露出した時点を平坦化処理の終了と判定するものである。
【0012】
本発明の光導波路素子の製造方法は、基板上にコア膜を形成し、コア膜にエッチングを施して導波路コアを形成し、導波路コアをクラッド層で被覆する光導波路素子の製造方法において、コア膜をエッチングする際に導波路コアと共に平坦化処理終了検知用のマークを形成し、マークの上に不透明材料を被覆し、導波路コア及びマークを第一のクラッド層で覆った後、平坦化処理を施し、不透明材料が除去されてマークが露出した時点平坦化処理を終了し、マーク、導波路コア及び第一のクラッド層を第二のクラッド層で覆うものである。
【0013】
上記構成に加え本発明の光導波路素子の製造方法は、マークを導波路コアの近傍に形成するのが好ましい。
【0014】
本発明によれば、不透明材料膜で覆われた平坦化処理終了検知用のマークの上面の不透明材料膜が平坦化処理の際に除去されて透明になるのを目視確認するだけで平坦化処理の終点を検知できるので、段差がなくなり、したがって段差の測定を行う必要がない。また、平坦化処理終了検知用のマークを導波路コアの近傍に形成することにより、平坦化処理終了検知の精度が向上する。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【0016】
図1(a)〜(h)は本発明の光導波路素子の製造方法の一実施の形態を示す工程図である。なお、上述した従来例と同様の部材には共通の符号を用いた。
【0017】
基板1上にコア膜2を形成し(図1(a))、フォトリソグラフィ及びエッチングにより導波路コア2a及び平坦化処理終了検知用のマーク2bを形成する (図1(b))。
【0018】
基板1、導波路コア2a及びマーク2bの上に不透明材料膜6を形成し(図1(c))、フォトリソグラフィ及びエッチングによりマーク2b上に不透明材料膜6bが残るように除去する(図1(d))。基板1、導波路コア2a及びマーク2bの不透明材料膜6bを覆うように第一のクラッド層3を形成し(図1(e))、マーク2bの上面が露出して透明になるまで平坦化処理を施す(図1(f)、(g))。平坦化処理終了後、導波路コア2a及び第一のクラッド層3の上に第二のクラッド層5を形成することにより段差4の無い光導波路素子が得られる (図1(h))。
【0019】
図2(a)は図1(e)あるいは(f)に示した平坦化処理終了検知用のマーク近傍の側面断面図であり、図2(b)は図2(a)の平面図である。図3(a)は図1(g)に示した平坦化処理終了検知用のマーク近傍の側面断面図であり、図3(b)は図3(a)の平面図である。
【0020】
図2(a)、(b)は光導波路素子の平坦化処理終了前の状態を示しており、マーク2bを覆う不透明材料膜6bが残っているため不透明である。
【0021】
図3(a)、(b)は光導波路素子の平坦化処理終了後の状態を示しており、マーク2bの上面の不透明材料膜6bが除去されているので、コア膜2で形成されているマーク2bが露出され、透明である。
【0022】
このようにマーク部分が不透明から透明に変わった時点を平坦化処理の終了と目視で判定することができる。
【0023】
図4(a)は本発明の光導波路素子の製造方法に用いられる平坦化処理終了検知用のマークの配置例を示す平面図であり、図4(b)は図4(a)の領域Aの拡大断面図である。
【0024】
平坦化処理終了検知用のマークが基板上の導波路コアの近傍に形成されている。このため、平坦化処理終了検知の精度が向上する。
【0025】
以上において、不透明な平坦化処理終了検知用のマークが透明になるのを目視確認するだけで、平坦化処理の終了を検知することができるので、段差の測定を行わなくても容易に平坦化処理の終了を検知することができる。
【0026】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【0027】
基板表面の段差の測定を行うことなく平坦化処理の終了を検知できる光導波路素子の製造方法の提供を実現することができる。
【図面の簡単な説明】
【図1】(a)〜(h)は本発明の光導波路素子の製造方法の一実施の形態を示す工程図である。
【図2】(a)は図1(e)あるいは(f)に示した平坦化処理終了検知用のマーク近傍の側面断面図であり、(b)は(a)の平面図である。
【図3】(a)は図1(g)に示した平坦化処理終了検知用のマーク近傍の側面断面図であり、(b)は(a)の平面図である。
【図4】(a)は本発明の光導波路素子の製造方法に用いられる平坦化処理終了検知用のマークの配置例を示す平面図であり、(b)は(a)の領域Aの拡大断面図である。
【図5】(a)〜(c)は従来の光導波路素子の製造方法を示す工程図である。
【図6】(a)〜(f)は従来の平坦化処理の工程図である。
【符号の説明】
1 基板
2 コア膜
2a 導波路コア
2b 平坦化処理終了検知用のマーク(マーク)
3 第一のクラッド層
4 段差
5 第二のクラッド層
6、6b 不透明材料膜

Claims (3)

  1. 基板上に導波路コアを形成し、該導波路コアをクラッド層で被覆する光導波路素子の製造方法において、上記基板上に上記導波路コアと同じ厚さを有する平坦化処理終了検知用のマークとを形成し、該マークの上に不透明材料を被覆し、上記マーク及び上記導波路コアを他の層で被覆した後で平坦化処理を施し、上記不透明材料が除去されて上記マークが露出した時点を平坦化処理の終了と判定することを特徴とする光導波路素子の製造方法。
  2. 基板上にコア膜を形成し、該コア膜にエッチングを施して導波路コアを形成し、該導波路コアをクラッド層で被覆する光導波路素子の製造方法において、上記コア膜をエッチングする際に導波路コアと共に平坦化処理終了検知用のマークを形成し、該マークの上に不透明材料を被覆し、上記導波路コア及び上記マークを第一のクラッド層で覆った後、平坦化処理を施し、上記不透明材料が除去されて上記マークが露出した時点平坦化処理を終了し、上記マーク、上記導波路コア及び第一のクラッド層を第二のクラッド層で覆うことを特徴とする光導波路素子の製造方法。
  3. 上記マークを上記導波路コアの近傍に形成する請求項1または2に記載の光導波路素子の製造方法。
JP2000259385A 2000-08-24 2000-08-24 光導波路素子の製造方法 Expired - Fee Related JP4110719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000259385A JP4110719B2 (ja) 2000-08-24 2000-08-24 光導波路素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000259385A JP4110719B2 (ja) 2000-08-24 2000-08-24 光導波路素子の製造方法

Publications (2)

Publication Number Publication Date
JP2002071988A JP2002071988A (ja) 2002-03-12
JP4110719B2 true JP4110719B2 (ja) 2008-07-02

Family

ID=18747571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000259385A Expired - Fee Related JP4110719B2 (ja) 2000-08-24 2000-08-24 光導波路素子の製造方法

Country Status (1)

Country Link
JP (1) JP4110719B2 (ja)

Also Published As

Publication number Publication date
JP2002071988A (ja) 2002-03-12

Similar Documents

Publication Publication Date Title
JP3393862B2 (ja) 位置合わせマークを形成するための方法
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
JP2754609B2 (ja) 半導体装置の製造方法
JP4110719B2 (ja) 光導波路素子の製造方法
US20020074308A1 (en) High precision alignment of optical waveguide features
JP3615430B2 (ja) 認識マーク
US20020102812A1 (en) Method for improving alignment precision in forming color filter array
JP7207676B1 (ja) Gsr素子の製造方法
JP4096680B2 (ja) 多層プリント配線板の製造方法
JPH09246159A (ja) 位置合せ用マークを用いた半導体装置の製法
JP3638781B2 (ja) 多層プリント配線板
JPH0770453B2 (ja) 半導体装置の製造方法
JPS6030118B2 (ja) 混成薄膜集積回路のパタ−ン形成方法
WO2024085098A1 (ja) Gsr素子の製造方法
CN109920907B (zh) 压电传感器、触控显示装置及制造方法
JPH01152722A (ja) 半導体装置
JPH09328325A (ja) 石英基板及びそれを用いた石英系ガラス導波路型光部品の製造方法
JPH11317340A (ja) 重ね合わせ精度測定用マーク及びそれを用いた測定方法
JPH03142820A (ja) 半導体装置の製造方法
JPS5812337B2 (ja) ビサイパタ−ンノ トウメイマクノケイセイホウホウホウ
JPS6218029A (ja) 半導体装置
JPH10162316A (ja) 薄膜磁気ヘッドの製造方法およびウェハ
JPH01149435A (ja) 半導体装置の製造方法
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
JPH09304916A (ja) アライメントマーク及び/又は合わせずれ測定マークの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees