JP4108907B2

JP4108907B2 - Plasma display panel

Info

Publication number: JP4108907B2
Application number: JP2000229082A
Authority: JP
Inventors: 均志谷口; 公男雨宮; 信彦三枝
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 2000-06-01
Filing date: 2000-07-28
Publication date: 2008-06-25
Anticipated expiration: 2020-07-28
Also published as: JP2002056779A

Description

【０００１】
【発明の属する技術分野】
この発明は、マトリクス表示方式のプラズマディスプレイパネルに関する。
【０００２】
【発明が解決しようとする課題】
近年、大型でかつ薄型のカラー画面表示装置として、マトリクス表示方式のプラズマディスプレイパネル（以下、ＰＤＰという）が注目を集めている。
このようなマトリクス表示方式のディスプレイパネルとしては、ＡＣ型のＰＤＰが知られている。
【０００３】
このＡＣ型のＰＤＰは、前面基板の内面にそれぞれ一表示ラインを構成するように形成された複数の行電極対と、前面基板と放電空間を介して対向する背面基板の内面に形成されて行電極対と直交する方向に配列された複数の列電極とを備えており、行電極対と列電極との各交差点において、互いにマトリクス状に配列された放電セルが形成される構造になっている。
【０００４】
そして、これらの行電極対と列電極が放電空間に対して誘電体層によって被覆され、また、背面基盤の内面の列電極上に蛍光体層が形成されている。
【０００５】
このようなＰＤＰにおいて中間調を表示させるための方法として、従来、１フィールドの表示期間をＮビットの表示データの各ビット桁の重み付けに対応した回数だけ発光するＮ個のサブフィールドに分割する、いわゆる、サブフイールド法が知られている。
【０００６】
このサブフイールド法において、各サブフィールドは、図１２に示されるように、それぞれ、一斉リセット期間Ｒｃとアドレス期間Ｗｃ，維持放電期間Ｉｃによって構成されている。
【０００７】
先ず、一斉リセット期間Ｒｃでは、互いに対をなす行電極Ｘ_1-nとＹ_1-n間にリセットパルスＲＰｘ，ＲＰｙが一斉に印加されることによって、全ての放電セルにおいて一斉に放電が行われ、これによって、一旦、各放電セル内に所定量の壁電荷が形成される。
【０００８】
次のアドレス期間Ｗｃでは、行電極対の一方の行電極Ｙ_1-nに、順次、走査パルスＳＰが印加されるとともに、列電極Ｄ_1-mに、各表示ライン毎に表示データに対応した表示データパルスＤＰ_1-nが印加されて、選択放電（選択消去放電）が生起される。
【０００９】
このとき、各放電セルは、表示データに対応して、消去放電が発生せずに壁電荷が形成されたままの発光セルと、消去放電が発生して壁電荷が消滅した非発光セルとに分けられる。
【００１０】
次の維持発光期間Ｉｃでは、互いに対をなす行電極Ｘ_1-nとＹ_1-n間に維持パルスＩＰｘ，ＩＰｙが各サブフィールドの重み付けに対応した数だけ印加され、これによって、壁電荷が残留したままの発光セルのみが、印加される維持パルスＩＰｘ，ＩＰｙの数に対応した数だけ維持放電を繰り返す。
【００１１】
そして、前面基板と背面基板の間の放電空間内には、キセノンＸｅを５体積パーセントだけ含むＮｅ−Ｘｅガスが封入されており、維持放電によってキセノンＸｅから波長１４７ｎｍの真空紫外線が放射される。
【００１２】
ＰＤＰにおける画像表示は、この真空紫外線により背面基板上に形成された蛍光体層が励起されて可視光が発生されることによって行われる。
【００１３】
ここで、上記のようなＰＤＰは、サブフイールド法の一斉リセット期間Ｒｃにおけるリセット放電によって全ての放電セルの放電空間内にプライミング粒子（荷電粒子）が形成されるが、このプライミング粒子は時間の経過とともに減少してゆくために、一斉リセットが動作された後、次の選択動作が行われる（走査パルスＳＰが印加される）までの時間間隔が長くなってしまう表示ライン（例えば、最終走査ラインとなるｎ行目の表示ライン）ほどプライミング粒子が少なくなってしまう。
【００１４】
このため、このようなプライミング粒子が少ない放電セルにおいては、放電遅れ時間が増大したり、また、放電遅れ時間のばらつきが増大したりするために、アドレス期間Ｗｃにおける選択放電動作が不安定になって誤放電が生じ易くなり、このために、表示される画像の品質が悪化するという問題がある。
【００１５】
この発明は、上記のような従来のプラズマディスプレイパネルにおける問題点を解決するために為されたものである。
すなわち、この発明は、誤放電を防止して表示する画像の品質を向上させることができるプラズマディスプレイパネルを提供することを目的としている。
【００１６】
【課題を解決するための手段】
第１の発明によるプラズマディスプレイパネルは、上記目的を達成するために、放電空間を挟んで前面基板と背面基板が対向され、前面基板に行方向に延び列方向に並設されてそれぞれ表示ラインを形成する複数の行電極対が設けられているとともにこの前面基板の放電空間に面する側に保護誘電体層が形成されており、背面基板に列方向に延び行方向に並設されて行電極対と交差する部分の放電空間にそれぞれ単位発光領域を構成する複数の列電極が設けられているとともにこの背面基板の放電空間に面する側に蛍光体層が形成されているプラズマディスプレイパネルにおいて、
前記前面基板と背面基板の間の前記各単位発光領域に面する位置に、プライミング粒子を放出するプライミング粒子放出手段が配置され、
このプライミング粒子放出手段が、保護誘電体層を形成する誘電体よりも２次電子放出係数が高い材料と、所要の波長を有する紫外線によって励起されて紫外線を０．１ｍｓｅｃ以上放射し続ける残光特性を有する紫外域発光蛍光体、または、所要の波長を有する紫外線によって励起されて可視光を０．１ｍｓｅｃ以上放射し続ける残光特性を有する可視域発光蛍光体を含んでいる、
ことを特徴とするプラズマディスプレイパネル。
【００１７】
この第１の発明によるプラズマディスプレイパネルは、一斉リセット期間に、互いに対をなす行電極間にリセットパルスが一斉に印加されることによって全ての単位発光領域において一斉に放電が行われて、各単位発光領域内に所定量の壁電荷が形成される。
【００１８】
次のアドレス期間に、行電極対の一方の行電極に順次走査パルスが印加されるとともに、列電極に各表示ライン毎に表示データに対応した表示データパルスが印加されて、選択放電が生起される。
【００１９】
このとき、各放電セルは、表示データに対応して、消去放電が発生せずに壁電荷が形成されたままの発光セルと、消去放電が発生して壁電荷が消滅した非発光セルとに分けられる。
【００２０】
次の維持発光期間に、互いに対をなす行電極間に維持パルスが印加されて壁電荷が残留したままの発光セルのみが維持放電を行うことにより、画像の形成が行われる。
【００２１】
そして、このプライミング粒子放出手段から２次電子や励起粒子，イオンなどのプライミング粒子が単位発光領域の放電空間内に放出される。
【００２２】
したがって、保護誘電体層を構成する誘電体の２次電子放出係数が低い場合であっても、プライミング粒子放出手段が設けられていることによって、放電空間内に放出されるプライミング粒子の量が増加されて、アドレス期間においても十分なプライミング粒子量が確保される。
【００２３】
以上のように上記第１の発明によれば、プライミング粒子放出手段によって、アドレス期間において十分なプライミング粒子量が確保されるので、一斉リセット期間が終了した後、次のアドレス期間において走査パルスが印加されるまでの時間間隔が長くなってしまう表示ラインにおいても、放電遅れ時間が増大するのを抑制することが出来、さらに、放電遅れ時間にばらつきが生じるのを抑制することが出来るので、走査パルスや表示データパルスのパルス幅が狭くなっても、アドレス期間における選択放電動作が不安定になって誤放電が発生するのを防止して、高品質な画像の形成を行うことが出来るようになる。
そして、プライミング粒子放出手段が０．１ｍｓｅｃ以上の残光特性を有する紫外域発光蛍光体または可視域発光蛍光体を含んでいることによって、この紫外域発光蛍光体または可視域発光蛍光体から紫外線または可視光線が放射し続けられるので、一斉リセット期間の終了後、次のアドレス期間中、この紫外線または可視光線によって保護誘電体層および２次電子放出層から２次電子が放出されてプライミング粒子が再生成され、これによって、各単位発光領域におけるプライミング粒子量の減少が抑制されるので、放電遅れ時間が増大するのがさらに抑制されるとともに放電遅れ時間にばらつきが生じるのがさらに抑制される。
【００２４】
第２の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、前記保護誘電体層を形成する誘電体よりも２次電子放出係数が高い材料によって２次電子放出層が形成されていることを特徴としている。
【００２５】
この第２の発明によるプラズマディスプレイパネルによれば、画像形成時のリセット放電の際に、各単位発光領域の蛍光体層から放射される可視光線によって、２次電子放出層を形成する２次電子放出係数の高い（仕事関数が低い）材料が励起されて、この２次電子放出層から２次電子が単位発光領域の放電空間内に放出されるので、保護誘電体層を構成する誘電体の２次電子放出係数が低い場合であっても、２次電子放出層が設けられていることによって、放電空間内に放出される２次電子の量が増加されて、アドレス期間においても十分なプライミング粒子量が確保される。
【００２６】
第３の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第２の発明の構成に加えて、前記保護誘電体層を形成する誘電体よりも２次電子放出係数が高い材料が前記蛍光体層に含有されることによって、前記２次電子放出層が蛍光体層と一体的に形成されていることを特徴としており、これによって、画像形成時のリセット放電の際に、各単位発光領域の蛍光体層において、この蛍光体層を形成する蛍光材料から放射される可視光線によってこの蛍光体層に含有される２次電子放出係数が高い材料が励起されて２次電子が単位発光領域の放電空間内に放出されて、アドレス期間においても十分なプライミング粒子量が確保される。
【００２７】
第４の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第２の発明の構成に加えて、前記前面基板と背面基板との間に配置された隔壁によって放電空間が単位発光領域ごとに仕切られ、前記２次電子放出層が隔壁の側壁面に形成されていることを特徴としており、これによって、隔壁の側壁面に形成された２次電子放出層から、この２次電子放出層が隔壁によって仕切られた列方向または行方向において隣接する単位発光領域の放電空間内に２次電子が放出されて、この単位発光領域内に十分なプライミング粒子量が確保される。
【００２８】
第５の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第２の発明の構成に加えて、前記前面基板と背面基板との間に配置された隔壁によって放電空間が単位発光領域ごとに仕切られ、隔壁に保護誘電体層を形成する誘電体よりも２次電子放出係数が高い材料が含有されることによって、前記２次電子放出層が隔壁と一体的に形成されていることを特徴としており、これによって、隔壁と一体に形成された２次電子放出層から、この２次電子放出層が隔壁によって仕切られた列方向または行方向において隣接する単位発光領域の放電空間内に２次電子が放出されて、この単位発光領域内に十分なプライミング粒子量が確保される。
【００２９】
第６の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第２の発明の構成に加えて、前記２次電子放出層が前記前面基板と蛍光体層との間に配置されていることを特徴としており、この前面基板と蛍光体層との間に位置する２次電子放出層から、それぞれの単位発光領域内に２次電子が放出される。
【００３０】
第７の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第２の発明の構成に加えて、前記背面基板と蛍光体層の間に列電極を被覆する誘電体層が形成され、この誘電体層に前記保護誘電体層を形成する誘電体よりも２次電子放出係数が高い材料が含有されることによって、前記２次電子放出層が誘電体層と一体的に形成されていることを特徴としており、これによって、誘電体層と一体に形成された２次電子放出層からそれぞれの単位発光領域の放電空間内に２次電子が放出される。
【００３１】
第８の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第２の発明の構成に加えて、前記紫外域発光蛍光体または可視域発光蛍光体によって、紫外域発光層または可視域発光層が形成されていることを特徴としている。
【００３２】
この第８の発明によるプラズマディスプレイパネルによれば、画像形成時のリセット放電の際に、放電空間に封入された放電ガスから放射される紫外線により紫外域発光層または可視域発光層が励起されて、紫外線または可視光線が放射される。
【００３４】
第９の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第８の発明の構成に加えて、前記保護誘電体層を形成する誘電体よりも２次電子放出係数が高い材料が前記紫外域発光層または可視域発光層に含有されることによって、前記２次電子放出層が紫外域発光層または可視域発光層と一体的に形成されていることを特徴としており、これによって、紫外域発光層または可視域発光層と一体に形成された２次電子放出層からそれぞれの単位発光領域の放電空間内に２次電子が放出される。
【００３５】
第１０の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第８の発明の構成に加えて、前記紫外域発光蛍光体または可視域発光蛍光体が前記蛍光体層に含有されることによって、前記紫外域発光層または可視域発光層が蛍光体層と一体的に形成されていることを特徴としており、これによって、蛍光体層と一体的に形成された紫外域発光層または可視域発光層からそれぞれの単位発光領域の放電空間内に、この紫外域発光層を形成する紫外域発光蛍光体または可視域発光層を形成する可視域発光蛍光体が有する残光特性によって、紫外線または可視光線が放射し続けられる。
【００３６】
第１１の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第８の発明の構成に加えて、前記保護誘電体層を形成する誘電体よりも２次電子放出係数が高い材料および紫外域発光蛍光体または可視域発光蛍光体が前記蛍光体層に含有されることによって、前記２次電子放出層および紫外域発光層または可視域発光層が蛍光体層と一体的に形成されていることを特徴としており、これによって、画像形成時のリセット放電の際に、各単位発光領域の蛍光体層において、この蛍光体層を形成する蛍光材料から放射される可視光線によってこの蛍光体層に含有される２次電子放出係数が高い材料が励起されて２次電子が単位発光領域の放電空間内に放出されるとともに、この蛍光体層と一体的に形成された紫外域発光層または可視域発光層から、この紫外域発光層を形成する紫外域発光蛍光体または可視域発光層を形成する可視域発光蛍光体が有する残光特性によって紫外線または可視域光線が放射し続けられることによって、蛍光体層と一体的に形成された２次電子放出層から２次電子がアドレス期間中放出され続ける。
【００３８】
第１２の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、前記プライミング粒子放出手段が、前記行電極対と対向する位置において行方向に延びるように形成されて、列方向において隣接する単位発光領域の放電空間に臨まされていることを特徴としており、これによって、プライミング粒子放出手段からこのプライミング粒子放出手段が列方向において隣接する単位発光領域の放電空間内にプライミング粒子が放出されるので、この単位発光領域内に十分なプライミング粒子量が確保される。
【００３９】
第１３の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、前記プライミング粒子放出手段が、行方向において隣接する単位発光領域の間の位置に列方向に延びるように形成されて、行方向において隣接する単位発光領域の放電空間に臨まされていることを特徴としており、これによって、プライミング粒子放出手段からこのプライミング粒子放出手段が行方向において隣接する単位発光領域の放電空間内にプライミング粒子が放出されるので、この単位発光領域内に十分なプライミング粒子量が確保される。
【００４０】
第１４の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、行方向に延びる横壁部と列方向に延びる縦壁部とからなり前記前面基板と背面基板との間に配置された隔壁によって放電空間が単位発光領域ごとに仕切られ、前記プライミング粒子放出手段が前面基板と隔壁の横壁部との間に形成されていることを特徴としており、これによって、プライミング粒子放出手段からこのプライミング粒子放出手段が列方向において隣接する隔壁によって仕切られた単位発光領域の放電空間内にプライミング粒子が放出されるので、この単位発光領域内に十分なプライミング粒子量が確保される。
【００４１】
第１５の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、行方向に延びる横壁部と列方向に延びる縦壁部とからなり前記前面基板と背面基板との間に配置された隔壁によって放電空間が単位発光領域ごとに仕切られ、前記プライミング粒子放出手段が前面基板と隔壁の縦壁部との間に形成されていることを特徴としており、これによって、プライミング粒子放出手段からこのプライミング粒子放出手段が行方向において隣接する隔壁によって仕切られた単位発光領域の放電空間内にプライミング粒子が放出されるので、この単位発光領域内に十分なプライミング粒子量が確保される。
【００４２】
第１６の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第１の発明の構成に加えて、前記前面基板と背面基板との間に配置された列方向に延びる帯状の隔壁によって行方向において隣接する単位発光領域が仕切られており、前記プライミング粒子放出手段が行電極の本体部と対向する位置において行方向に延びるように形成されていることを特徴としており、これによって、プライミング粒子放出手段からこのプライミング粒子放出手段が列方向において隣接する単位発光領域の放電空間内にプライミング粒子が放出されるので、この単位発光領域内に十分なプライミング粒子量が確保される。
【００４３】
第１７の発明によるプラズマディスプレイパネルは、前記目的を達成するために、第８の発明の構成に加えて、前記前面基板の行方向または列方向において隣接する単位発光領域の間の非発光領域に対向する部分であって前記紫外域発光層または可視域発光層に対して背面基板と反対側位置に光吸収層が形成されていることを特徴としており、これによって、前面基板を通して入射してくる外光が画像の非表示域において反射されるのを防止して、表示画面のコントラストを向上させることができる。
【００４４】
【発明の実施の形態】
以下、この発明の最も好適と思われる実施の形態について、図面を参照しながら詳細に説明を行う。
【００４５】
図１ないし６は、この発明によるプラズマディスプレイパネル（以下、ＰＤＰという）の実施形態の第１の例を示すものであって、図１はこの第１の例におけるＰＤＰを模式的に表す平面図であり、図２は図１のＶ１−Ｖ１線における断面図、図３は図１のＶ２−Ｖ２線における断面図、図４は図１のＷ１−Ｗ１線における断面図、図５は図１のＷ２−Ｗ２線における断面図、図６は図１のＷ３−Ｗ３線における断面図である。
【００４６】
この図１ないし６に示されるＰＤＰは、表示面である前面ガラス基板１０の背面に、複数の行電極対（Ｘ，Ｙ）が、前面ガラス基板１０の行方向（図１の左右方向）に延びるように平行に配列されている。
【００４７】
行電極Ｘは、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｘａと、前面ガラス基板１０の行方向に延びて透明電極Ｘａの狭小の基端部に接続された金属膜からなるバス電極Ｘｂによって構成されている。
【００４８】
行電極Ｙも同様に、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｙａと、前面ガラス基板１０の行方向に延びて透明電極Ｙａの狭小の基端部に接続された金属膜からなるバス電極Ｙｂによって構成されている。
【００４９】
この行電極ＸとＹは、前面ガラス基板１０の列方向（図１の上下方向）に交互に配列されており、バス電極ＸｂとＹｂに沿って並列されたそれぞれの透明電極ＸａとＹａが、互いに対となる相手の行電極側に延びて、透明電極ＸａとＹａの幅広部の頂辺が、それぞれ所要の幅の放電ギャップｇを介して互いに対向されている。
【００５０】
バス電極Ｘｂ，Ｙｂは、それぞれ表示面側の黒色導電層Ｘｂ’，Ｙｂ’と背面側の主導電層Ｘｂ”，Ｙｂ”の二層構造に形成されている。
【００５１】
前面ガラス基板１０の背面には、列方向において隣接する行電極対（Ｘ，Ｙ）のそれぞれの互いに背中合わせになったバス電極ＸｂとＹｂの間に、このバス電極Ｘｂ，Ｙｂに沿って行方向に延びる黒色の光吸収層（遮光層）３０が形成されており、さらに、隔壁３５の縦壁３５ａに対向する部分に、光吸収層（遮光層）３１が形成されている。
【００５２】
前面ガラス基板１０の背面には、さらに、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１１が形成されており、この誘電体層１１の背面には、互いに隣接する行電極対（Ｘ，Ｙ）の隣り合うバス電極ＸｂおよびＹｂと対向する位置および隣り合うバス電極Ｘｂとバス電極Ｙｂの間の領域と対向する位置に、誘電体層１１の背面側に突出する嵩上げ誘電体層１１Ａが、バス電極Ｘｂ，Ｙｂと平行に延びるように形成されている。
【００５３】
そして、この誘電体層１１と嵩上げ誘電体層１１Ａの背面側には、ＭｇＯからなる保護層１２が形成されている。
【００５４】
一方、前面ガラス基板１０と平行に配置された背面ガラス基板１３の表示側の面上には、列電極Ｄが、各行電極対（Ｘ，Ｙ）の互いに対となった透明電極ＸａおよびＹａに対向する位置において行電極対（Ｘ，Ｙ）と直交する方向（列方向）に延びるように、互いに所定の間隔を開けて平行に配列されている。
【００５５】
背面ガラス基板１３の表示側の面上には、さらに、列電極Ｄを被覆する白色の誘電体層１４が形成され、この誘電体層１４上に、隔壁３５が形成されている。
【００５６】
隔壁３５は、互いに平行に配列された各列電極Ｄの間の位置において列方向に延びる縦壁３５ａと、嵩上げ誘電体層１１Ａに対向する位置において行方向に延びる横壁３５ｂとによって梯子状に形成されている。
【００５７】
そして、この梯子状の隔壁３５によって、前面ガラス基板１０と背面ガラス基板１３の間の空間が、各行電極対（Ｘ，Ｙ）において対となった透明電極ＸａとＹａに対向する部分毎に区画されて、それぞれ方形の放電空間Ｓが形成されている。
【００５８】
隔壁３５の縦壁３５ａの表示側の面は保護層１２に当接されておらず（図３および４参照）、その間に隙間ｒが形成されており、また、横壁３５ｂの表示側の面も、保護層１２の嵩上げ誘電体層１１Ａを被覆している部分に直接当接されていない（図２，３および５参照）。
【００５９】
放電空間Ｓに面する隔壁３５の縦壁３５ａおよび横壁３５ｂの側面と誘電体層１４の表面には、これらの五つの面を全て覆うように蛍光体層１６が、それぞれ順に形成されている。
【００６０】
この蛍光体層１６の色は、各放電空間Ｓ毎にＲ，Ｇ，Ｂの色が行方向に順に並ぶように設定されている（図４参照）。
そして、放電空間Ｓ内には、キセノンＸｅを含む放電ガスが封入されている。
【００６１】
この放電空間Ｓを区画する梯子状の各隔壁３５の横壁３５ｂは、表示ライン間の光吸収層３０と重なる位置に設けられた隙間ＳＬによって、列方向において隣接する他の隔壁３５の横壁３５ｂと離間されている。
【００６２】
すなわち、それぞれ梯子状に形成された隔壁３５は、表示ライン（行）Ｌ方向に沿って延び、表示ラインＬに沿って延びる隙間ＳＬを介して互いに平行になるように列方向に配列されている。
【００６３】
各横壁３５ｂの幅は、それぞれ縦壁３５ａの幅と略同一になるように設定されている。
【００６４】
このＰＤＰには、さらに、図２および３，６に示されるように、保護層１２の背面側で各隔壁３５の横壁３５ｂの表示側の面と対向する部分に、誘電体層１１および嵩上げ誘電体層１１Ａを被覆する保護層１２を形成するＭｇＯよりも２次電子放出係数が高い（仕事関数が低い）材料を含む２次電子放出層１７が形成されており、この２次電子放出層１７が放電空間Ｓ内に臨まされた状態で横壁３５ｂの表示側の面に当接されることによって、各放電空間Ｓと隙間ＳＬとの間が遮蔽されている。
【００６５】
なお、この２次電子放出層１７は、隔壁３５の横壁３５ｂの表示側の面上に形成するようにしても良い。
【００６６】
この２次電子放出層１７が設けられているのは、以下の理由による。
すなわち、ＭｇＯによって形成された保護層１２は、誘電体層１１および嵩上げ誘電体層１１Ａをイオン衝撃から保護する機能と、放電によって放電空間Ｓ内に２次電子を放出することによりプライミング粒子を生成する機能を果たすものであるが、ＭｇＯは、仕事関数（２次電子を放出するために必要な放電電圧）が約４．２ｅＶと比較的高く、２次電子を放出し難いために、ＭｇＯよりも２次電子放出係数が高い（仕事関数が低い）材料によって形成された２次電子放出層１７を設けることによって、放電空間Ｓ内への２次電子の放出量を増加させるようにしたものである。
【００６７】
この２次電子放出層１７を形成する２次電子放出係数が高く絶縁性を有する材料としては、アルカリ金属の酸化物（例えば、Ｃｓ₂Ｏ）やアルカリ土類金属の酸化物（例えば、ＣａＯ，ＳｒＯ、ＢａＯ），弗化物（ＣａＦ₂、ＭｇＦ₂）などが挙げられる。
【００６８】
なお、これらの材料は、２次電子放出係数はＭｇＯよりも大きいがイオン衝撃に対してはＭｇＯよりも強度が小さいために、誘電体層１１の保護という点では劣っているので、保護層１２とは別個に設けるのが好ましい。
【００６９】
また、結晶欠陥や不純物などによって結晶内に不純物順位を導入して２次電子放出係数を高めた材料により、２次電子放出層１７を形成するようにしても良い。
【００７０】
例えば、ＭｇＯｘのように組成比を１：１から変えることによって結晶欠陥を導入して２次電子放出係数を高めた材料により、２次電子放出層１７を形成することが出来る。
【００７１】
上記のＰＤＰは、行電極対（Ｘ，Ｙ）がそれぞれマトリクス表示画面の１表示ライン（行）Ｌを構成し、また、梯子状の隔壁３５によって区画された放電空間Ｓが、それぞれ一つの放電セルＣを画定している。
【００７２】
このＰＤＰにおける画像表示は、図１２において説明したのと同様に、サブフイールド法によって行われる。
【００７３】
すなわち、一斉リセットの後、アドレス操作によって、各放電セルＣにおいて行電極対（Ｘ，Ｙ）と列電極Ｄとの間で選択的に放電が行われ、全表示ラインＬに発光セル（誘電体層１１に壁電荷が形成された放電セルＣ）と非発光セル（誘電体層１１に壁電荷が形成されなかった放電セルＣ）とが、表示する画像に対応して、パネル上に分布される。
【００７４】
このアドレス操作の後、全表示ラインＬにおいて一斉に、行電極対（Ｘ，Ｙ）に対して交互に放電維持パルスが、各サブフィールドの重み付けに対応した数だけ印加され、この放電維持パルスが印加される毎に各発光セルにおいて面放電が生起されて紫外線が発生され、この紫外線によって放電空間Ｓ内のＲ，Ｇ，Ｂの各蛍光体層１６がそれぞれ励起されて発光することにより、表示画面が形成される。
【００７５】
以上のようにしてＰＤＰにおける画像の形成が行われるが、この画像形成時のリセット放電の際に、各放電セルＣのＲ，Ｇ，Ｂの蛍光体層１６から放射される可視光によって、２次電子放出層１７を形成する２次電子放出係数が高い（仕事関数が低い）材料が励起されて、この２次電子放出層１７から２次電子が放電セルＣ内に放出される。
【００７６】
このとき、赤色Ｒ（（Ｙ、Ｇｄ）ＢＯ₃：Ｅｕ）および緑色Ｇ（Ｚｎ₂ＳｉＯ₄：Ｍｎ）の蛍光体層１６は、それぞれリセット放電によって、数ｍｓｅｃ以上の間可視光を放出し統けるために、この可視光によって１サブフィールドのアドレス期間Ｗｃ（図１２参照）の間、２次電子放出層１７から２次電子が放出され、さらにこの２次電子によってプライミング粒子が再生成されるので、放電セルＣにおけるプライミング粒子量の減少が抑制される。
【００７７】
従って、このプライミング粒子量の減少の抑制によって、アドレス期間Ｗｃにおける放電遅れ時間の増大が抑制されるとともに、放電遅れ時間のばらつきの増大も抑制されるので、走査パルスＳＰ（図１２参照）および表示データパルスのパルス幅を狭くしてもアドレス期間Ｗｃにおける選択放電動作が不安定になって誤放電が発生するのが防止され、これによって、高品質な画像の形成を行うことが出来るようになるとともに、アドレス期間を短縮できるようになる。
【００７８】
図７の（Ａ）は、上記ＰＤＰにおける放電遅れ時間と放電発光のばらつきをオシログラフによって測定した結果を示すグラフであって、Ｆが放電発光を示し、Ｔｌが放電遅れ時間を、また、Ｆｕが放電発光のばらつきをそれぞれ示している。
【００７９】
この図７の（Ａ）のグラフを、２次電子放出層１７が設けられていない場合の放電遅れ時間Ｔｌ’と放電発光のばらつきＦｕ’を示す（Ｂ）のグラフと比較すると、放電遅れ時間および放電発光のばらつきがともに減少していることが分かる。
【００８０】
上記図１〜６の例においては、２次電子放出層１７が保護層１２の背面側の面と隔壁３５の横壁３５ｂの表示側の面との間にのみ配置されているが、図８に示されるように、２次電子放出層１７’を、隔壁３５の縦壁３５ａの表示側の面上に形成したり、また、この縦壁３５ａに対向する保護層１２の背面側に形成して、縦壁３５ａと保護層１２との間の各放電セルＣの放電空間内に臨まされる位置に配置するようにしても良い。
【００８１】
これによって、放電セルＣの放電空間に接している２次電子放出層１７’の面積が増加して２次電子の放出量が増加され、１サブフィールドのアドレス期間Ｗｃにおけるプライミング粒子量が十分に確保される。
【００８２】
なお、上記の例において、２次電子放出係数が高い（仕事関数が低い）材料を蛍光体層１６に含有させて、蛍光体層１６に２次電子放出層を兼ねさせるようにしても良い。
【００８３】
また、２次電子放出層を隔壁３５の内壁面（蛍光体層１６と隔壁３５の側壁面との間）に塗布形成するか、２次電子放出係数が高い材料を隔壁３５に含有させるようにしてもよい。
【００８４】
また、２次電子放出層を前面ガラス基板１０側の保護層１２上の行電極Ｘ，Ｙと対向しない部分に塗布形成するようにしても良い。
【００８５】
さらにまた、２次電子放出層を背面ガラス基板１３側の誘電体層１４上（誘電体層１４と蛍光体層１６の間）に塗布形成するか、２次電子放出係数が高い材料を誘電体層１４に含有させるようにしても良い。
【００８６】
上記各例のＰＤＰにおいて、２次電子放出係数が高い材料を励起する励起光を放射することにより保護層１２および２次電子放出層１７、または、２次電子放出係数が高い材料が含有された蛍光体層１６から放出される２次電子を増加させるための発光層を、各放電セルＣの放電空間内に臨まされるように形成してもよい。
このような発光層には、紫外域発光層と可視域発光層とがある。
【００８７】
紫外域発光層は、放電によって放電空間Ｓ内に封入された放電ガスに含まれるキセノンＸｅから放射される波長１４７ｎｍの真空紫外線に励起されることにより、０．１ｍｓｅｃ以上、好ましくは、１ｍｓｅｃ以上（すなわち、アドレス期間Ｗｃの時間長程度）の紫外線を放射し続けるような残光特性を有する紫外域発光蛍光体によって形成されている。
【００８８】
このような残光特性を有する紫外域発光蛍光体としては、例えば、ＢａＳｉ₂Ｏ₅：Ｐｂ²⁺（発光波長：３５０ｎｍ）やＳｒＢ₄Ｏ₇Ｆ：Ｅｕ²⁺（発光波長：３６０ｎｍ），（Ｂａ，Ｍｇ，Ｚｎ）₃Ｓｉ₂Ｏ₇：Ｐｂ² ^十（発光波長：２９５ｎｍ），ＹＦ₃：Ｇｄ，Ｐｒなどが挙げられる。
【００８９】
また、可視域発光層は、放電によってキセノンＸｅから放射される波長１４７ｎｍの真空紫外光に励起されて０．１ｍｓｅｃ以上、好ましくは、１ｍｓｅｃ以上（すなわち、アドレス期間Ｗｃの時間長程度）の紫外線を放射し続けるような残光特性を有する可視域発光蛍光体によって形成されている。
【００９０】
このような残光特性を有する可視域発光蛍光体としては、赤色Ｒ（（Ｙ、Ｇｄ）ＢＯ₃：Ｅｕ）や緑色Ｇ（Ｚｎ₂ＳｉＯ₄：Ｍｎ）の蛍光体材料などが挙げられる。
【００９１】
これら紫外域発光層および可視域発光層は、放電ガス中のキセノンＸｅから放電によって放射される波長１４７ｎｍの真空紫外線によって励起されて、紫外線を放射する。
【００９２】
この紫外域発光層または可視域発光層から放射される紫外線は、保護層（ＭｇＯ層）１２および２次電子放出層１７、または、２次電子放出係数が高い材料が含有された蛍光体層１６から２次電子を放出させて、１サブフィールドにおけるアドレス期間Ｗｃ（図１２参照）の間、プライミング粒子を放電セルＣの放電空間内に再生成し続けるため、各発光セルにおけるプライミング粒子量の減少が抑制される。
【００９３】
したがって、この紫外域発光層または可視域発光層から放射される紫外線によって２次電子の放出量が増加して、発光セルにおけるプライミング粒子量の減少がさらに抑制されるので、アドレス期間Ｗｃにおける放電遅れ時間の増大や放電遅れ時間のばらつきの発生がさらに抑制される。
【００９４】
この紫外域発光層および可視域発光層は、２次電子放出層１７とは別に、前面ガラス基板１０と隔壁３５との間の間隙内で放電空間に臨まされる部分に設けることが出来るが、２次電子放出係数の高い（仕事関数が低い）材料を紫外域発光層または可視域発光層に含有させることによって、２次電子放出層１７と紫外域発光層または可視域発光層を一体化させるようにしても良い。
【００９５】
また、紫外域発光蛍光体または可視域発光蛍光体を２次電子放出係数の高い（仕事関数が低い）材料とともに蛍光体層１６に含有させるようにしても良い。
【００９６】
なお、上記ＰＤＰは、列方向において互いに隣接している隔壁３５の横壁３５ｂが行方向に延びる隙間ＳＬによって互いに離間されているとともに、この横壁３５ｂの幅がそれぞれ縦壁３５ａの幅と略同一になるように設定されていることによって、隔壁３５の焼成時に、前面ガラス基板１０や背面ガラス基板１３に反りが発生したり、また、隔壁３５の破損などによる放電セル形状の変形が生じる虞がない。
【００９７】
さらに、上記ＰＤＰは、前面ガラス基板１０の背面の放電空間Ｓに対向する部分以外の部分が、光吸収層３０，３１および二層構造に形成されたバス電極Ｘｂ，Ｙｂの黒色導電層Ｘｂ’，Ｙｂ’によってカバーされていることにより、前面ガラス基板１０を通して入射してくる外光が反射されるのを防止して、表示画面のコントラストを向上させることができる。
【００９８】
なお、この例において、光吸収層３０と３１のうち何れか一方のみを形成するようにしてもよい。
また、前面ガラス基板１０の背面に、対向する放電空間Ｓ内の蛍光体層１６の色（Ｒ，Ｇ，Ｂ）に対応する色のカラーフィルタ層（図示せず）を、各放電セルＣ毎に形成することも出来る。
【００９９】
この場合、光吸収層３０，３１は、各放電空間Ｓに対向するように島状に形成されたカラーフィルタ層の間隙またはこの間隙に対応する位置に形成される。
【０１００】
図９ないし１１は、この発明によるＰＤＰの実施形態の第２の例を示すものであって、図９はこの第２の例におけるＰＤＰを模式的に表す平面図であり、図１０は図９のＶ３−Ｖ３線における断面図、図１１は図９のＷ４−Ｗ４線における断面図である。
【０１０１】
この図９ないし１１に示されるＰＤＰは、上記第１の例の隔壁が縦壁と横壁よによって放電セルの四方を囲んで区画する構成になっていたのに対し、この例におけるＰＤＰは、前面ガラス基板１０と背面ガラス基板１３との間の放電空間Ｓが、列方向に延びるストライプ状の隔壁４５によって区画されるものである。
【０１０２】
このＰＤＰの他の構成は、行電極Ｘ１，Ｙ１の透明電極Ｘ１ａ，Ｙ１ａの形状および誘電体層１１に嵩上げ誘電体層が形成されていない他は、第１の例のＰＤＰと同様であり、行電極Ｘ１，Ｙ１のバス電極Ｘ１ｂ，Ｙ１ｂが、それぞれ、表示面側の黒色導電層Ｘ１ｂ’，Ｙ１ｂ’と背面側の主導電層Ｘ１ｂ”，Ｙ１ｂ”の二層構造に形成されているとともに、前面ガラス基板１０の背面に、列方向において隣接する行電極対（Ｘ１，Ｙ１）のそれぞれの互いに背中合わせになったバス電極Ｘ１ｂとＹ１ｂの間に、このバス電極Ｘ１ｂ，Ｙ１ｂに沿って行方向に延びる黒色の光吸収層（遮光層）３０が形成されている。
【０１０３】
そして、誘電体層１１の背面側の互いに背中合わせになったバス電極Ｘ１ｂとＹ１ｂおよびこのバス電極Ｘ１ｂとＹ１ｂの間に形成された光吸収層３０に対向する部分に、２次電子放出層２７が、行方向に沿って延びるとともに放電空間Ｓ’に臨まされるように形成されている。
【０１０４】
この例においても、第１の例の場合と同様に、画像形成時のリセット放電の際に、各放電セルの蛍光体層１６’から放射される可視光によって、２次電子放出層２７を形成する２次電子放出係数の高い（仕事関数が低い）材料が励起されて、この２次電子放出層２７から２次電子が各放電セルの放電空間Ｓ’内に放出される。
【０１０５】
このようにして保護層１２’から放出される２次電子に加えて２次電子放出層２７からも２次電子が放出されることによって、放電空間Ｓ’内におけるプライミング粒子の量が十分に確保され、これによって、アドレス期間における放電遅れ時間の増大や放電遅れ時間のばらつきの発生がさらに抑制される。
【０１０６】
この例において、２次電子放出層は、ストライプ状の隔壁４５の表示側の面の放電空間Ｓ’に接する部分に設けられるようにしても良い。
また、この例においても、前記第１の例の場合と同様に、紫外域発光層または可視域発光層を形成するようにしても良い。
【０１０７】
なお、この例におけるＰＤＰは、列方向においては、各放電セルＣ’を区画する隔壁が存在しないが、行電極Ｘ１，Ｙ１のそれぞれの透明電極Ｘ１ａ，Ｙ１ａがバス電極Ｘ１ｂ，Ｙ１ｂから列方向に突出して互いに対向するように形成されているので、列方向において隣接する放電セルＣ’間における放電の干渉が抑制される。
【図面の簡単な説明】
【図１】この発明の第１の例を模式的に表す平面図である。
【図２】図１のＶ１−Ｖ１線における断面図である。
【図３】図１のＶ２−Ｖ２線における断面図である。
【図４】図１のＷ１−Ｗ１線における断面図である。
【図５】図１のＷ２−Ｗ２線における断面図である。
【図６】図１のＷ３−Ｗ３線における断面図である。
【図７】同例において、放電遅れ時間と放電遅れ時間のばらつきとを示すグラフである。
【図８】２次電子放出層の他の例を示す平面図である。
【図９】この発明の第２の例を模式的に表す平面図である。
【図１０】図９のＶ３−Ｖ３線における断面図である。
【図１１】図９のＷ４−Ｗ４線における断面図である。
【図１２】プラズマディスプレイパネルにおけるサブフィールド法を示すタイムチャートである。
【符号の説明】
１０ …前面ガラス基板（前面基板）
１１ …誘電体層
１１Ａ …嵩上げ誘電体層
１２ …保護層（保護誘電体層）
１３ …背面ガラス基板（背面基板）
１４ …誘電体層
１６ …蛍光体層
１７，１７’，２７…２次電子放出層
３０ …光吸収層
３１ …光吸収層
３５ …隔壁
３５ａ …縦壁（縦壁部）
３５ｂ …横壁（横壁部）
４５ …隔壁
Ｘ，Ｘ１ …行電極
Ｙ，Ｙ１ …行電極
Ｘａ，Ｘ１ａ …透明電極
Ｙａ，Ｙ１ａ …透明電極
Ｘｂ，Ｘ１ｂ …バス電極（本体部）
Ｙｂ，Ｙ１ｂ …バス電極（本体部）
Ｘｂ’，Ｙｂ’ …黒色層（光吸収層）
Ｘｂ”，Ｙｂ” …白色層（光反射層）
Ｄ …列電極
Ｓ，Ｓ’ …放電空間
ＳＬ …隙間
Ｃ，Ｃ’ …放電セル（単位発光領域）
Ｌ …表示ライン
ｇ …ギャップ
ｒ …隙間
Ｔｌ …放電遅れ時間
Ｆ …放電発光
Ｆｕ …放電発光のばらつき[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a matrix display type plasma display panel.
[0002]
[Problems to be solved by the invention]
In recent years, as a large and thin color screen display device, a matrix display type plasma display panel (hereinafter referred to as PDP) has attracted attention.
As such a matrix display type display panel, an AC type PDP is known.
[0003]
This AC type PDP is formed on the inner surface of the rear substrate facing the front substrate through a plurality of row electrode pairs formed so as to constitute one display line on the inner surface of the front substrate. A plurality of column electrodes arranged in a direction perpendicular to the electrode pairs, and discharge cells arranged in a matrix at each intersection of the row electrode pairs and the column electrodes. .
[0004]
These row electrode pairs and column electrodes are covered with a dielectric layer with respect to the discharge space, and a phosphor layer is formed on the column electrodes on the inner surface of the back substrate.
[0005]
As a method for displaying halftones in such a PDP, conventionally, a display period of one field is divided into N subfields that emit light a number of times corresponding to the weighting of each bit digit of N-bit display data. A so-called subfield method is known.
[0006]
In this subfield method, each subfield includes a simultaneous reset period Rc, an address period Wc, and a sustain discharge period Ic, as shown in FIG.
[0007]
First, in the simultaneous reset period Rc, the row electrodes X that are paired with each other_1-nAnd Y_1-nBy simultaneously applying the reset pulses RPx and RPy in the meantime, discharge is simultaneously performed in all the discharge cells, whereby a predetermined amount of wall charges are once formed in each discharge cell.
[0008]
In the next address period Wc, one row electrode Y of the row electrode pair_1-nAre sequentially applied with the scan pulse SP and the column electrode D._1-mDisplay data pulse DP corresponding to the display data for each display line_1-nIs applied to cause a selective discharge (selective erasing discharge).
[0009]
At this time, each discharge cell corresponds to display data into a light emitting cell in which wall charges are formed without generation of erasing discharge and a non-light emitting cell in which wall charges are extinguished due to generation of erasing discharge. Divided.
[0010]
In the next sustain light emission period Ic, the pair of row electrodes X_1-nAnd Y_1-nIn the meantime, sustain pulses IPx and IPy are applied in a number corresponding to the weighting of each subfield, so that only light emitting cells in which wall charges remain are a number corresponding to the number of sustain pulses IPx and IPy applied. Only repeat the sustain discharge.
[0011]
And in the discharge space between the front substrate and the back substrate, Ne—Xe gas containing 5% by volume of xenon Xe is sealed, and vacuum ultraviolet rays having a wavelength of 147 nm are emitted from the xenon Xe by the sustain discharge.
[0012]
The image display in the PDP is performed by generating visible light by exciting the phosphor layer formed on the back substrate by the vacuum ultraviolet rays.
[0013]
Here, in the PDP as described above, priming particles (charged particles) are formed in the discharge spaces of all the discharge cells by the reset discharge in the simultaneous reset period Rc of the subfield method. In order to decrease, the display line (for example, the last scan line and the last scan line) whose time interval until the next selection operation (the scan pulse SP is applied) becomes longer after the simultaneous reset operation is performed. Priming particles are reduced as the display line of the nth line).
[0014]
For this reason, in such a discharge cell with a small number of priming particles, the discharge delay time increases and the variation in the discharge delay time increases, so that the selective discharge operation in the address period Wc becomes unstable. As a result, erroneous discharge tends to occur, which causes a problem that the quality of the displayed image is deteriorated.
[0015]
The present invention has been made to solve the problems in the conventional plasma display panel as described above.
That is, an object of the present invention is to provide a plasma display panel capable of improving the quality of an image to be displayed while preventing erroneous discharge.
[0016]
[Means for Solving the Problems]
  In order to achieve the above object, a plasma display panel according to a first aspect of the present invention has a front substrate and a rear substrate facing each other with a discharge space therebetween, and extends in the row direction on the front substrate in parallel in the column direction. A plurality of row electrode pairs to be formed are provided, and a protective dielectric layer is formed on the side of the front substrate facing the discharge space. The row electrodes extend in the column direction on the rear substrate and are arranged in parallel in the row direction. In the plasma display panel in which a plurality of column electrodes each constituting a unit light emitting region are provided in the discharge space of the portion intersecting with the pair and a phosphor layer is formed on the side facing the discharge space of the back substrate,
  Priming particle emitting means for emitting priming particles is disposed at a position facing each unit light emitting region between the front substrate and the rear substrate.,
  This priming particle emitting means is a material having a higher secondary electron emission coefficient than the dielectric forming the protective dielectric layer, and an afterglow characteristic that continues to emit ultraviolet light for 0.1 msec or more when excited by ultraviolet light having a required wavelength. Or a visible light emitting phosphor having afterglow characteristics that are excited by ultraviolet light having a required wavelength and continue to emit visible light for 0.1 msec or longer.
  A plasma display panel characterized by that.
[0017]
In the plasma display panel according to the first aspect of the present invention, in the simultaneous reset period, a reset pulse is applied simultaneously between the paired row electrodes, so that discharge is performed simultaneously in all the unit light emitting regions, and each unit light emitting region is discharged. A predetermined amount of wall charges is formed in the light emitting region.
[0018]
In the next address period, a scan pulse is sequentially applied to one row electrode of the pair of row electrodes, and a display data pulse corresponding to display data is applied to each column line to generate a selective discharge. The
[0019]
At this time, each discharge cell corresponds to display data into a light emitting cell in which wall charges are formed without generation of erasing discharge and a non-light emitting cell in which wall charges are extinguished due to generation of erasing discharge. Divided.
[0020]
In the next sustain light emission period, a sustain pulse is applied between the pair of row electrodes, and only the light emitting cells in which the wall charges remain are subjected to the sustain discharge, thereby forming an image.
[0021]
Then, priming particles such as secondary electrons, excited particles, and ions are emitted from the priming particle emitting means into the discharge space of the unit light emitting region.
[0022]
Therefore, even when the secondary electron emission coefficient of the dielectric constituting the protective dielectric layer is low, the amount of priming particles emitted into the discharge space is increased by providing the priming particle emitting means. Thus, a sufficient amount of priming particles is ensured even in the address period.
[0023]
  As described above, according to the first invention, since the priming particle emitting means secures a sufficient amount of priming particles in the address period, the scan pulse is applied in the next address period after the simultaneous reset period ends. Even in a display line in which the time interval until the discharge is increased, it is possible to suppress an increase in the discharge delay time, and further, it is possible to suppress a variation in the discharge delay time. Even if the pulse width of the display data pulse is narrow, the selective discharge operation in the address period becomes unstable and erroneous discharge can be prevented, and a high quality image can be formed. .
  The priming particle emitting means includes an ultraviolet light emitting phosphor or a visible light emitting phosphor having an afterglow characteristic of 0.1 msec or more, so that the ultraviolet light emitting phosphor or the visible light emitting phosphor is irradiated with ultraviolet rays or Since visible light continues to be radiated, secondary electrons are emitted from the protective dielectric layer and the secondary electron emission layer by this ultraviolet ray or visible light during the next address period after the simultaneous reset period, and the priming particles are regenerated. Thus, since the decrease in the amount of priming particles in each unit light emitting region is suppressed, the increase in the discharge delay time is further suppressed, and the variation in the discharge delay time is further suppressed.
[0024]
  In order to achieve the above object, a plasma display panel according to a second aspect of the invention is made of a material having a secondary electron emission coefficient higher than that of the dielectric forming the protective dielectric layer, in addition to the structure of the first aspect of the invention. Secondary electron emission layerFormedIt is characterized by being.
[0025]
According to the plasma display panel of the second invention, the secondary electrons are formed by the visible light emitted from the phosphor layer in each unit light emitting region during the reset discharge during the image formation. Since a material having a high emission coefficient (low work function) is excited and secondary electrons are emitted from the secondary electron emission layer into the discharge space of the unit light emitting region, the dielectric material constituting the protective dielectric layer Even when the secondary electron emission coefficient is low, the provision of the secondary electron emission layer increases the amount of secondary electrons emitted into the discharge space, so that sufficient priming can be performed even in the address period. The amount of particles is secured.
[0026]
In order to achieve the above object, a plasma display panel according to a third aspect of the invention is made of a material having a secondary electron emission coefficient higher than that of the dielectric forming the protective dielectric layer, in addition to the structure of the second aspect of the invention. By being contained in the phosphor layer, the secondary electron emission layer is formed integrally with the phosphor layer, whereby each unit light emission at the time of reset discharge at the time of image formation In the phosphor layer in the region, a material having a high secondary electron emission coefficient contained in the phosphor layer is excited by visible light emitted from the phosphor material forming the phosphor layer, so that the secondary electrons are emitted from the unit light emitting region. Is discharged into the discharge space, and a sufficient amount of priming particles is secured even in the address period.
[0027]
In order to achieve the above object, a plasma display panel according to a fourth aspect of the present invention has a discharge space for each unit light emitting region by barrier ribs arranged between the front substrate and the rear substrate in addition to the configuration of the second invention. And the secondary electron emission layer is formed on the side wall surface of the partition wall, whereby the secondary electron emission layer is formed from the secondary electron emission layer formed on the side wall surface of the partition wall. Secondary electrons are emitted into the discharge space of the unit light emitting region adjacent in the column direction or the row direction partitioned by the barrier ribs, and a sufficient amount of priming particles is secured in the unit light emitting region.
[0028]
In order to achieve the above object, a plasma display panel according to a fifth aspect of the present invention, in addition to the structure of the second aspect, has a discharge space for each unit light-emitting region by a partition disposed between the front substrate and the rear substrate. The secondary electron emission layer is formed integrally with the barrier ribs by containing a material having a secondary electron emission coefficient higher than that of the dielectric forming the protective dielectric layer in the barrier ribs. Thus, from the secondary electron emission layer formed integrally with the barrier rib, the secondary electron emission layer is separated into the discharge space of the unit light emitting region adjacent in the column direction or the row direction partitioned by the barrier rib. Secondary electrons are emitted, and a sufficient amount of priming particles is secured in the unit light emitting region.
[0029]
In order to achieve the above object, a plasma display panel according to a sixth invention has the secondary electron emission layer disposed between the front substrate and the phosphor layer in addition to the structure of the second invention. From the secondary electron emission layer located between the front substrate and the phosphor layer, secondary electrons are emitted into each unit light emitting region.
[0030]
In order to achieve the above object, a plasma display panel according to a seventh aspect of the invention includes a dielectric layer covering column electrodes between the rear substrate and the phosphor layer, in addition to the structure of the second invention, The secondary electron emission layer is formed integrally with the dielectric layer by including a material having a higher secondary electron emission coefficient than the dielectric forming the protective dielectric layer in the dielectric layer. Accordingly, secondary electrons are emitted from the secondary electron emission layer formed integrally with the dielectric layer into the discharge space of each unit light emitting region.
[0031]
  In order to achieve the above object, a plasma display panel according to an eighth invention provides2In addition to the configuration of the invention,An ultraviolet light emitting layer or a visible light emitting layer is formed of an ultraviolet light emitting phosphor or a visible light emitting phosphor.It is characterized by that.
[0032]
According to the plasma display panel of the eighth aspect of the invention, during the reset discharge at the time of image formation, the ultraviolet light emitting layer or the visible light emitting layer is excited by ultraviolet rays emitted from the discharge gas sealed in the discharge space. UV or visible light is emitted.
[0034]
In order to achieve the above object, a plasma display panel according to a ninth invention is made of a material having a higher secondary electron emission coefficient than the dielectric forming the protective dielectric layer, in addition to the structure of the eighth invention. By being contained in the ultraviolet light emitting layer or the visible light emitting layer, the secondary electron emission layer is formed integrally with the ultraviolet light emitting layer or the visible light emitting layer. Secondary electrons are emitted into the discharge space of each unit light emitting region from the secondary electron emitting layer formed integrally with the light emitting layer or the visible light emitting layer.
[0035]
  In order to achieve the above object, a plasma display panel according to a tenth aspect of the invention includes the ultraviolet light emitting phosphor in addition to the structure of the eighth aspect of the invention.Or visible light emitting phosphorIs contained in the phosphor layer, whereby the ultraviolet light emitting layerOr visible light emitting layerIs formed integrally with the phosphor layer, whereby an ultraviolet light emitting layer formed integrally with the phosphor layerOr visible light emitting layerThe ultraviolet light emitting phosphor that forms this ultraviolet light emitting layer in the discharge space of each unit light emitting region fromOr a visible light emitting phosphor that forms a visible light emitting layerUV persistence due to afterglow characteristicsOr visible lightContinue to radiate.
[0036]
  In order to achieve the above object, a plasma display panel according to an eleventh invention includes a material having a secondary electron emission coefficient higher than that of the dielectric forming the protective dielectric layer and an ultraviolet ray in addition to the structure of the eighth invention. Area-emitting phosphorOr visible light emitting phosphorIs contained in the phosphor layer, whereby the secondary electron emission layer and the ultraviolet light emitting layerOr visible light emitting layerIs formed integrally with the phosphor layer, whereby the phosphor material that forms this phosphor layer in the phosphor layer of each unit light emitting region at the time of reset discharge during image formation. The material having a high secondary electron emission coefficient contained in the phosphor layer is excited by visible light emitted from the phosphor layer, and secondary electrons are emitted into the discharge space of the unit light emitting region, and are integrated with the phosphor layer. Formed ultraviolet light emitting layerOr visible light emitting layerThe ultraviolet light emitting phosphor that forms this ultraviolet light emitting layerOr a visible light emitting phosphor that forms a visible light emitting layerUV afterglow characteristicsOr visible lightAs a result, the secondary electrons are continuously emitted from the secondary electron emission layer formed integrally with the phosphor layer during the address period.
[0038]
  First12In order to achieve the above object, the plasma display panel according to the present invention is formed such that, in addition to the configuration of the first invention, the priming particle emitting means extends in the row direction at a position facing the row electrode pair. The priming particle emitting means is exposed to the discharge space of the unit light emitting area adjacent in the column direction from the priming particle emitting means. Since the priming particles are released, a sufficient amount of priming particles is ensured in the unit light emitting region.
[0039]
  First13In order to achieve the above object, in the plasma display panel according to the present invention, in addition to the structure of the first invention, the priming particle emitting means extends in the column direction at a position between adjacent unit light emitting regions in the row direction. The unit light-emitting region is formed so as to face the discharge space of the unit light-emitting region adjacent in the row direction, so that the priming particle emitting unit is adjacent to the unit light-emitting region in the row direction. Since the priming particles are discharged into the discharge space, a sufficient amount of priming particles is ensured in the unit light emitting region.
[0040]
  First14In order to achieve the above object, the plasma display panel according to the present invention comprises a horizontal wall portion extending in the row direction and a vertical wall portion extending in the column direction, in addition to the configuration of the first invention. A discharge space is partitioned for each unit light emitting region by a barrier rib disposed between the front substrate and the barrier rib.sideThe priming particles are formed in the discharge space of the unit light emitting region in which the priming particle emitting means is partitioned from the priming particle emitting means by the partition walls adjacent in the column direction. Is released, a sufficient amount of priming particles is ensured in the unit light emitting region.
[0041]
  First15In order to achieve the above object, the plasma display panel according to the present invention comprises a horizontal wall portion extending in the row direction and a vertical wall portion extending in the column direction, in addition to the configuration of the first invention. The discharge space is partitioned for each unit light emitting region by the barrier ribs arranged between, and the priming particle emitting means is formed between the front substrate and the vertical wall portion of the barrier ribs. Since the priming particles are emitted from the priming particle emitting means into the discharge space of the unit light emitting area partitioned by the partition walls adjacent in the row direction, a sufficient amount of priming particles is secured in the unit light emitting area. Is done.
[0042]
  First16In order to achieve the above object, a plasma display panel according to the present invention includes, in addition to the configuration of the first invention, a strip-shaped partition wall arranged in the column direction and disposed between the front substrate and the rear substrate.lineUnit light-emitting regions adjacent to each other in a direction are partitioned, and the priming particle emitting means is formed to extend in the row direction at a position facing the main body of the row electrode. Since the priming particles are emitted from the emitting means into the discharge space of the unit light emitting area adjacent to the priming particle emitting means in the column direction, a sufficient amount of priming particles is secured in the unit light emitting area.
[0043]
  First17In order to achieve the above object, the plasma display panel according to the present invention, in addition to the configuration according to the eighth invention, faces a non-light emitting region between adjacent unit light emitting regions in the row direction or the column direction of the front substrate. A light absorption layer is formed at a position opposite to the rear substrate with respect to the ultraviolet light emitting layer or the visible light emitting layer, thereby allowing external light incident through the front substrate. Can be prevented from being reflected in the non-display area of the image, and the contrast of the display screen can be improved.
[0044]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments that are considered to be most suitable for the present invention will be described in detail below with reference to the drawings.
[0045]
1 to 6 show a first example of an embodiment of a plasma display panel (hereinafter referred to as a PDP) according to the present invention. FIG. 1 is a plan view schematically showing the PDP in the first example. 2 is a cross-sectional view taken along line V1-V1 in FIG. 1, FIG. 3 is a cross-sectional view taken along line V2-V2 in FIG. 1, FIG. 4 is a cross-sectional view taken along line W1-W1 in FIG. FIG. 6 is a sectional view taken along line W3-W3 in FIG.
[0046]
The PDP shown in FIGS. 1 to 6 has a plurality of row electrode pairs (X, Y) in the row direction of the front glass substrate 10 (left and right direction in FIG. 1) on the back surface of the front glass substrate 10 which is a display surface. They are arranged in parallel so as to extend.
[0047]
The row electrode X includes a transparent electrode Xa made of a transparent conductive film such as ITO formed in a T shape, and a metal film extending in the row direction of the front glass substrate 10 and connected to a narrow base end portion of the transparent electrode Xa. It is comprised by the bus electrode Xb which consists of.
[0048]
Similarly, the row electrode Y is connected to the transparent electrode Ya made of a transparent conductive film such as ITO formed in a T-shape and the narrow base end portion of the transparent electrode Ya extending in the row direction of the front glass substrate 10. The bus electrode Yb is made of a metal film.
[0049]
The row electrodes X and Y are alternately arranged in the column direction (vertical direction in FIG. 1) of the front glass substrate 10, and the transparent electrodes Xa and Ya arranged in parallel along the bus electrodes Xb and Yb are respectively Extending to the paired row electrode side, the tops of the wide portions of the transparent electrodes Xa and Ya are opposed to each other via a discharge gap g having a required width.
[0050]
The bus electrodes Xb and Yb are each formed in a two-layer structure of black conductive layers Xb ′ and Yb ′ on the display surface side and main conductive layers Xb ″ and Yb ″ on the back surface side.
[0051]
On the back surface of the front glass substrate 10, a row direction along the bus electrodes Xb and Yb is provided between the bus electrodes Xb and Yb of the row electrode pairs (X, Y) adjacent to each other in the column direction. A black light absorption layer (light-shielding layer) 30 extending in the direction is formed, and a light absorption layer (light-shielding layer) 31 is formed in a portion facing the vertical wall 35 a of the partition wall 35.
[0052]
A dielectric layer 11 is further formed on the back surface of the front glass substrate 10 so as to cover the row electrode pair (X, Y). The row electrode pairs adjacent to each other are formed on the back surface of the dielectric layer 11. A raised dielectric that protrudes on the back side of the dielectric layer 11 at a position facing the adjacent bus electrodes Xb and Yb of (X, Y) and a position facing the area between the adjacent bus electrodes Xb and Yb. The layer 11A is formed to extend in parallel with the bus electrodes Xb and Yb.
[0053]
A protective layer 12 made of MgO is formed on the back side of the dielectric layer 11 and the raised dielectric layer 11A.
[0054]
On the other hand, on the display side surface of the rear glass substrate 13 arranged in parallel with the front glass substrate 10, the column electrode D is connected to the transparent electrodes Xa and Ya that are paired with each other in each row electrode pair (X, Y). They are arranged in parallel at predetermined intervals so as to extend in a direction (column direction) orthogonal to the row electrode pair (X, Y) at the opposing positions.
[0055]
A white dielectric layer 14 that covers the column electrodes D is further formed on the display side surface of the rear glass substrate 13, and partition walls 35 are formed on the dielectric layer 14.
[0056]
The partition wall 35 is formed in a ladder shape by a vertical wall 35a extending in the column direction at a position between the column electrodes D arranged in parallel with each other and a horizontal wall 35b extending in the row direction at a position facing the raised dielectric layer 11A. Has been.
[0057]
And by this ladder-shaped partition wall 35, the space between the front glass substrate 10 and the rear glass substrate 13 is divided for each portion facing the transparent electrodes Xa and Ya paired in each row electrode pair (X, Y). Thus, a rectangular discharge space S is formed.
[0058]
The display side surface of the vertical wall 35a of the partition wall 35 is not in contact with the protective layer 12 (see FIGS. 3 and 4), a gap r is formed between them, and the display side surface of the horizontal wall 35b is also formed. The protective layer 12 is not in direct contact with the portion covering the raised dielectric layer 11A (see FIGS. 2, 3 and 5).
[0059]
On the side surfaces of the vertical and horizontal walls 35a and 35b of the partition wall 35 facing the discharge space S and the surface of the dielectric layer 14, the phosphor layers 16 are formed in order so as to cover all five surfaces.
[0060]
The color of the phosphor layer 16 is set so that the colors of R, G, and B are arranged in order in the row direction for each discharge space S (see FIG. 4).
In the discharge space S, a discharge gas containing xenon Xe is enclosed.
[0061]
The horizontal wall 35b of each of the ladder-shaped barrier ribs 35 partitioning the discharge space S is separated from the horizontal wall 35b of another barrier rib 35 adjacent in the column direction by a gap SL provided at a position overlapping the light absorption layer 30 between the display lines. It is separated.
[0062]
That is, each of the partition walls 35 formed in a ladder shape extends in the display line (row) L direction and is arranged in the column direction so as to be parallel to each other through a gap SL extending along the display line L. .
[0063]
The width of each horizontal wall 35b is set to be substantially the same as the width of the vertical wall 35a.
[0064]
2 and 3 and 6, the PDP further includes a dielectric layer 11 and a raised dielectric on the back side of the protective layer 12 facing the display side surface of the horizontal wall 35 b of each partition wall 35. A secondary electron emission layer 17 containing a material having a higher secondary electron emission coefficient (lower work function) than MgO forming the protective layer 12 covering the body layer 11A is formed. Is in contact with the display-side surface of the horizontal wall 35b in a state where it faces the discharge space S, the space between each discharge space S and the gap SL is shielded.
[0065]
The secondary electron emission layer 17 may be formed on the display side surface of the horizontal wall 35 b of the partition wall 35.
[0066]
The secondary electron emission layer 17 is provided for the following reason.
That is, the protective layer 12 made of MgO generates priming particles by protecting the dielectric layer 11 and the raised dielectric layer 11A from ion bombardment and discharging secondary electrons into the discharge space S by discharge. Although MgO has a relatively high work function (discharge voltage necessary for emitting secondary electrons) of about 4.2 eV, it is more difficult to emit secondary electrons than MgO. The secondary electron emission layer 17 formed of a material having a high secondary electron emission coefficient (low work function) is provided to increase the amount of secondary electrons emitted into the discharge space S. is there.
[0067]
As a material having a high secondary electron emission coefficient and an insulating property for forming the secondary electron emission layer 17, an alkali metal oxide (for example, Cs₂O), alkaline earth metal oxides (for example, CaO, SrO, BaO), fluorides (CaF)₂, MgF₂) And the like.
[0068]
These materials have a secondary electron emission coefficient larger than that of MgO, but are weaker than that of MgO against ion bombardment. Therefore, these materials are inferior in terms of protection of the dielectric layer 11. It is preferable to provide them separately.
[0069]
Alternatively, the secondary electron emission layer 17 may be formed of a material in which the impurity order is introduced into the crystal due to crystal defects or impurities to increase the secondary electron emission coefficient.
[0070]
For example, the secondary electron emission layer 17 can be formed of a material in which crystal defects are introduced and the secondary electron emission coefficient is increased by changing the composition ratio from 1: 1, such as MgOx.
[0071]
In the above PDP, each row electrode pair (X, Y) constitutes one display line (row) L of the matrix display screen, and each discharge space S partitioned by the ladder-shaped partition walls 35 has one discharge. Cell C is defined.
[0072]
The image display in this PDP is performed by the subfield method as described in FIG.
[0073]
That is, after simultaneous reset, by discharge, each discharge cell C is selectively discharged between the row electrode pair (X, Y) and the column electrode D, and light emitting cells (dielectric materials) are displayed on all display lines L. Discharge cells C in which wall charges are formed on layer 11) and non-light emitting cells (discharge cells C in which wall charges are not formed on dielectric layer 11) are distributed on the panel corresponding to the image to be displayed. The
[0074]
After this address operation, all the display lines L are simultaneously applied to the row electrode pairs (X, Y) alternately with the number of sustaining pulses corresponding to the weights of the subfields. A surface discharge is generated in each light emitting cell each time it is applied, and ultraviolet rays are generated. The ultraviolet, R, G, and B phosphor layers 16 in the discharge space S are excited by the ultraviolet rays to emit light. A screen is formed.
[0075]
As described above, an image is formed on the PDP. In the reset discharge at the time of image formation, the visible light emitted from the phosphor layers 16 of the R, G, and B of each discharge cell C is 2 A material having a high secondary electron emission coefficient (low work function) forming the secondary electron emission layer 17 is excited, and secondary electrons are emitted from the secondary electron emission layer 17 into the discharge cell C.
[0076]
At this time, red R ((Y, Gd) BO_Three: Eu) and green G (Zn₂SiO_Four: Mn) phosphor layers 16 each emit a visible light for several milliseconds or more by reset discharge, and this visible light causes 2 sub-address periods Wc (see FIG. 12) to be 2 Since secondary electrons are emitted from the secondary electron emission layer 17 and priming particles are regenerated by the secondary electrons, a decrease in the amount of priming particles in the discharge cell C is suppressed.
[0077]
Therefore, by suppressing the decrease in the amount of priming particles, an increase in the discharge delay time in the address period Wc is suppressed and an increase in the variation in the discharge delay time is also suppressed. Therefore, the scan pulse SP (see FIG. 12) and display are suppressed. Even when the pulse width of the data pulse is narrowed, the selective discharge operation in the address period Wc becomes unstable and the occurrence of erroneous discharge is prevented, thereby making it possible to form a high-quality image. At the same time, the address period can be shortened.
[0078]
FIG. 7A is a graph showing the results of measuring the discharge delay time and the variation in discharge light emission in the PDP using an oscillograph, where F indicates discharge light emission, Tl indicates the discharge delay time, and Fu. Shows variations in discharge emission.
[0079]
When the graph of FIG. 7A is compared with the graph of FIG. 7B showing the discharge delay time Tl ′ and the discharge emission variation Fu ′ when the secondary electron emission layer 17 is not provided, the discharge delay time is compared. It can also be seen that both the variation in discharge emission is reduced.
[0080]
1 to 6, the secondary electron emission layer 17 is disposed only between the back side surface of the protective layer 12 and the display side surface of the horizontal wall 35 b of the partition wall 35. As shown, the secondary electron emission layer 17 ′ is formed on the display side surface of the vertical wall 35a of the partition wall 35, or is formed on the back side of the protective layer 12 facing the vertical wall 35a. Alternatively, it may be arranged at a position facing the discharge space of each discharge cell C between the vertical wall 35a and the protective layer 12.
[0081]
As a result, the area of the secondary electron emission layer 17 ′ in contact with the discharge space of the discharge cell C is increased, the amount of secondary electron emission is increased, and the amount of priming particles in the address period Wc of one subfield is sufficiently increased. Secured.
[0082]
In the above example, a material having a high secondary electron emission coefficient (low work function) may be included in the phosphor layer 16 so that the phosphor layer 16 also serves as the secondary electron emission layer.
[0083]
Further, a secondary electron emission layer is formed by coating on the inner wall surface of the partition wall 35 (between the phosphor layer 16 and the side wall surface of the partition wall 35), or a material having a high secondary electron emission coefficient is included in the partition wall 35. May be.
[0084]
Alternatively, the secondary electron emission layer may be applied and formed on a portion of the protective layer 12 on the front glass substrate 10 side that does not face the row electrodes X and Y.
[0085]
Furthermore, a secondary electron emission layer is formed on the dielectric layer 14 on the back glass substrate 13 side (between the dielectric layer 14 and the phosphor layer 16), or a material having a high secondary electron emission coefficient is used as the dielectric. It may be contained in the layer 14.
[0086]
In the PDP of each of the above examples, the protective layer 12 and the secondary electron emission layer 17 or a material having a high secondary electron emission coefficient was contained by emitting excitation light that excites a material having a high secondary electron emission coefficient. A light emitting layer for increasing secondary electrons emitted from the phosphor layer 16 may be formed so as to face the discharge space of each discharge cell C.
Such a light emitting layer includes an ultraviolet light emitting layer and a visible light emitting layer.
[0087]
The ultraviolet light emitting layer is excited by vacuum ultraviolet light having a wavelength of 147 nm emitted from xenon Xe contained in the discharge gas sealed in the discharge space S by discharge, so that it is 0.1 msec or more, preferably 1 msec or more ( That is, it is formed of an ultraviolet light emitting phosphor having afterglow characteristics that continue to radiate ultraviolet rays of the address period Wc).
[0088]
As an ultraviolet light emitting phosphor having such afterglow characteristics, for example, BaSi₂O_Five: Pb²⁺(Emission wavelength: 350 nm) and SrB_FourO₇F: Eu²⁺(Emission wavelength: 360 nm), (Ba, Mg, Zn)_ThreeSi₂O₇: Pb² ^Ten(Emission wavelength: 295 nm), YF_Three: Gd, Pr and the like.
[0089]
The visible light emitting layer is excited by vacuum ultraviolet light having a wavelength of 147 nm emitted from xenon Xe by discharge, and emits ultraviolet light of 0.1 msec or more, preferably 1 msec or more (that is, the time length of the address period Wc). It is formed of a visible light emitting phosphor having afterglow characteristics that continue to radiate.
[0090]
Examples of visible light emitting phosphors having such afterglow characteristics include red R ((Y, Gd) BO._Three: Eu) or green G (Zn₂SiO_Four: Mn) and the like.
[0091]
These ultraviolet light emitting layer and visible light emitting layer are excited by vacuum ultraviolet light having a wavelength of 147 nm emitted from the xenon Xe in the discharge gas by discharge, and emit ultraviolet light.
[0092]
The ultraviolet rays emitted from the ultraviolet light emitting layer or visible light emitting layer are the protective layer (MgO layer) 12 and the secondary electron emission layer 17 or the phosphor layer 16 containing a material having a high secondary electron emission coefficient. Secondary electrons are emitted and the priming particles continue to be regenerated in the discharge space of the discharge cell C during the address period Wc (see FIG. 12) in one subfield, so that the amount of priming particles in each light emitting cell is reduced. Is suppressed.
[0093]
Accordingly, the amount of secondary electrons emitted is increased by the ultraviolet rays emitted from the ultraviolet light emitting layer or visible light emitting layer, and the decrease in the amount of priming particles in the light emitting cell is further suppressed, so that the discharge delay in the address period Wc is suppressed. The increase in time and the occurrence of variations in discharge delay time are further suppressed.
[0094]
The ultraviolet light emitting layer and the visible light emitting layer can be provided in a portion facing the discharge space in the gap between the front glass substrate 10 and the partition wall 35 separately from the secondary electron emitting layer 17. By incorporating a material having a high secondary electron emission coefficient (low work function) in the ultraviolet light emitting layer or visible light emitting layer, the secondary electron emitting layer 17 and the ultraviolet light emitting layer or visible light emitting layer are integrated. You may do it.
[0095]
Further, the ultraviolet light emitting phosphor or the visible light emitting phosphor may be contained in the phosphor layer 16 together with a material having a high secondary electron emission coefficient (low work function).
[0096]
In the PDP, the horizontal walls 35b of the partition walls 35 adjacent to each other in the column direction are separated from each other by a gap SL extending in the row direction, and the width of the horizontal wall 35b is substantially the same as the width of the vertical wall 35a. Thus, there is no possibility that the front glass substrate 10 and the rear glass substrate 13 are warped during the firing of the barrier ribs 35 and that the shape of the discharge cell is not deformed due to the damage of the barrier ribs 35 or the like. .
[0097]
Further, in the PDP, the portions other than the portion facing the discharge space S on the back surface of the front glass substrate 10 are the light absorbing layers 30 and 31 and the black conductive layer Xb ′ of the bus electrodes Xb and Yb formed in a two-layer structure. , Yb ′ can prevent external light incident through the front glass substrate 10 from being reflected and improve the contrast of the display screen.
[0098]
In this example, only one of the light absorption layers 30 and 31 may be formed.
Further, a color filter layer (not shown) of a color corresponding to the color (R, G, B) of the phosphor layer 16 in the opposing discharge space S is provided on the back surface of the front glass substrate 10 for each discharge cell C. It can also be formed.
[0099]
In this case, the light absorption layers 30 and 31 are formed in gaps between the color filter layers formed in an island shape so as to face the respective discharge spaces S or at positions corresponding to the gaps.
[0100]
9 to 11 show a second example of the embodiment of the PDP according to the present invention. FIG. 9 is a plan view schematically showing the PDP in the second example, and FIG. FIG. 11 is a cross-sectional view taken along line W3-W3 in FIG.
[0101]
The PDP shown in FIGS. 9 to 11 has a structure in which the partition walls of the first example are divided by the vertical and horizontal walls to surround the four sides of the discharge cell. The discharge space S between the glass substrate 10 and the back glass substrate 13 is partitioned by striped barrier ribs 45 extending in the column direction.
[0102]
Other configurations of this PDP are the same as those of the PDP of the first example, except that the transparent electrodes X1a and Y1a of the row electrodes X1 and Y1 and the dielectric layer 11 are not formed with a raised dielectric layer, The bus electrodes X1b, Y1b of the row electrodes X1, Y1 are respectively formed in a two-layer structure of black conductive layers X1b ′, Y1b ′ on the display surface side and main conductive layers X1b ″, Y1b ″ on the back surface side, Between the bus electrodes X1b and Y1b of the row electrode pairs (X1, Y1) adjacent to each other in the column direction on the back surface of the front glass substrate 10, along the bus electrodes X1b and Y1b in the row direction. An extending black light absorbing layer (light shielding layer) 30 is formed.
[0103]
Then, the secondary electron emission layer 27 is formed on the back side of the dielectric layer 11 facing the light absorption layer 30 formed between the bus electrodes X1b and Y1b and the bus electrodes X1b and Y1b. , Extending along the row direction and facing the discharge space S ′.
[0104]
Also in this example, as in the case of the first example, the secondary electron emission layer 27 is formed by visible light emitted from the phosphor layer 16 ′ of each discharge cell at the time of reset discharge at the time of image formation. The material having a high secondary electron emission coefficient (low work function) is excited, and secondary electrons are emitted from the secondary electron emission layer 27 into the discharge space S ′ of each discharge cell.
[0105]
In this way, secondary electrons are emitted from the secondary electron emission layer 27 in addition to the secondary electrons emitted from the protective layer 12 ′, so that the amount of priming particles in the discharge space S ′ is sufficiently secured. As a result, the increase in the discharge delay time in the address period and the occurrence of variations in the discharge delay time are further suppressed.
[0106]
In this example, the secondary electron emission layer may be provided in a portion in contact with the discharge space S ′ on the display side surface of the striped barrier rib 45.
Also in this example, as in the case of the first example, an ultraviolet light emitting layer or a visible light emitting layer may be formed.
[0107]
In the PDP in this example, there is no partition partitioning each discharge cell C ′ in the column direction, but the transparent electrodes X1a and Y1a of the row electrodes X1 and Y1 are arranged in the column direction from the bus electrodes X1b and Y1b. Since they are formed so as to protrude and face each other, interference of discharge between the discharge cells C ′ adjacent in the column direction is suppressed.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing a first example of the present invention.
2 is a cross-sectional view taken along line V1-V1 of FIG.
3 is a cross-sectional view taken along line V2-V2 of FIG.
4 is a cross-sectional view taken along line W1-W1 of FIG.
5 is a cross-sectional view taken along line W2-W2 of FIG.
6 is a cross-sectional view taken along line W3-W3 of FIG.
FIG. 7 is a graph showing discharge delay time and variation in discharge delay time in the same example.
FIG. 8 is a plan view showing another example of a secondary electron emission layer.
FIG. 9 is a plan view schematically showing a second example of the present invention.
10 is a cross-sectional view taken along line V3-V3 of FIG.
11 is a cross-sectional view taken along line W4-W4 of FIG.
FIG. 12 is a time chart showing a subfield method in a plasma display panel.
[Explanation of symbols]
10 ... Front glass substrate (front substrate)
11 ... Dielectric layer
11A: Raised dielectric layer
12 ... Protective layer (protective dielectric layer)
13 ... Back glass substrate (back substrate)
14 ... Dielectric layer
16 ... phosphor layer
17, 17 ', 27 ... Secondary electron emission layer
30 ... Light absorption layer
31 ... Light absorption layer
35 ... Bulkhead
35a ... vertical wall (vertical wall)
35b ... Horizontal wall (horizontal wall)
45: Bulkhead
X, X1 ... row electrode
Y, Y1 ... row electrode
Xa, X1a ... Transparent electrode
Ya, Y1a ... Transparent electrode
Xb, X1b ... bus electrode (main part)
Yb, Y1b ... bus electrode (main part)
Xb ', Yb' ... black layer (light absorption layer)
Xb ", Yb" ... White layer (light reflection layer)
D: Column electrode
S, S '... discharge space
SL… Gap
C, C ′... Discharge cell (unit emission region)
L: Display line
g ... Gap
r ... gap
Tl ... discharge delay time
F: Discharge light emission
Fu ... Dispersion of discharge light emission

Claims

A front substrate and a rear substrate are opposed to each other with a discharge space interposed therebetween, and a plurality of row electrode pairs that extend in the row direction and are arranged in the column direction on the front substrate to form display lines are provided. A protective dielectric layer is formed on the side facing the space, and a plurality of unit light-emitting regions are formed in the discharge space of the portion extending in the column direction on the back substrate in parallel with the row electrode and intersecting the row electrode pairs. In the plasma display panel in which the column electrode is provided and the phosphor layer is formed on the side facing the discharge space of the rear substrate,
Priming particle emitting means for emitting priming particles is disposed at a position facing each unit light emitting region between the front substrate and the rear substrate ,
This priming particle emitting means is a material having a higher secondary electron emission coefficient than the dielectric forming the protective dielectric layer, and an afterglow characteristic that continues to emit ultraviolet light for 0.1 msec or more when excited by ultraviolet light having a required wavelength. Or a visible light emitting phosphor having afterglow characteristics that are excited by ultraviolet light having a required wavelength and continue to emit visible light for 0.1 msec or longer.
A plasma display panel characterized by that.

The plasma display panel according to claim 1, wherein the secondary electron emission layer is formed of a material having a secondary electron emission coefficient higher than that of the dielectric forming the protective dielectric layer.

The secondary electron emission layer is formed integrally with the phosphor layer by containing a material having a higher secondary electron emission coefficient than the dielectric forming the protective dielectric layer in the phosphor layer. The plasma display panel according to claim 2.

3. The plasma display according to claim 2, wherein a discharge space is partitioned for each unit light emitting region by a partition disposed between the front substrate and the back substrate, and the secondary electron emission layer is formed on a sidewall surface of the partition. panel.

A discharge space is partitioned for each unit light emitting region by a barrier rib disposed between the front substrate and the rear substrate, and the barrier rib contains a material having a higher secondary electron emission coefficient than a dielectric that forms a protective dielectric layer on the barrier rib. The plasma display panel according to claim 2, wherein the secondary electron emission layer is integrally formed with the barrier ribs.

The plasma display panel according to claim 2, wherein the secondary electron emission layer is disposed between the front substrate and the phosphor layer.

A dielectric layer covering column electrodes is formed between the back substrate and the phosphor layer, and the dielectric layer contains a material having a secondary electron emission coefficient higher than that of the dielectric forming the protective dielectric layer. The plasma display panel according to claim 2, wherein the secondary electron emission layer is integrally formed with the dielectric layer.

The plasma display panel according to claim 2 , wherein an ultraviolet light emitting layer or a visible light emitting layer is formed of the ultraviolet light emitting phosphor or the visible light emitting phosphor .

A material having a higher secondary electron emission coefficient than the dielectric forming the protective dielectric layer is contained in the ultraviolet light emitting layer or the visible light emitting layer, so that the secondary electron emitting layer is an ultraviolet light emitting layer or The plasma display panel according to claim 8, wherein the plasma display panel is formed integrally with the visible light emitting layer.

9. The ultraviolet light emitting layer or visible light emitting phosphor is contained in the phosphor layer, whereby the ultraviolet light emitting layer or the visible light emitting layer is integrally formed with the phosphor layer. The plasma display panel as described.

The secondary electron emission layer includes a material having a higher secondary electron emission coefficient than the dielectric forming the protective dielectric layer and an ultraviolet light emitting phosphor or a visible light emitting phosphor contained in the phosphor layer. The plasma display panel according to claim 8, wherein the ultraviolet light emitting layer or the visible light emitting layer is formed integrally with the phosphor layer.

2. The plasma display according to claim 1, wherein the priming particle emitting means is formed to extend in the row direction at a position facing the row electrode pair, and faces a discharge space of a unit light emitting region adjacent in the column direction. panel.

The priming particle emitting means is formed so as to extend in the column direction at a position between adjacent unit light emitting regions in the row direction, and faces the discharge space of the unit light emitting region adjacent in the row direction. The plasma display panel as described.

A discharge space is partitioned for each unit light emitting region by a partition wall formed by a horizontal wall portion extending in a row direction and a vertical wall portion extending in a column direction, and disposed between the front substrate and the rear substrate. the plasma display panel according to claim 1 which is formed between the lateral wall portion of the substrate and the partition wall.

A discharge space is partitioned for each unit light emitting region by a partition wall formed of a horizontal wall portion extending in a row direction and a vertical wall portion extending in a column direction, and disposed between the front substrate and the rear substrate. The plasma display panel according to claim 1, wherein the plasma display panel is formed between the substrate and the vertical wall portion of the partition wall.

A unit light emitting region adjacent in the row direction is partitioned by a strip-shaped partition wall arranged between the front substrate and the back substrate and extending in the column direction, and the priming particle emitting means faces the main body of the row electrode. The plasma display panel according to claim 1, wherein the plasma display panel is formed to extend in a row direction.

Light absorption at a position opposite to the non-light emitting region between adjacent unit light emitting regions in the row direction or the column direction of the front substrate and opposite to the rear substrate with respect to the ultraviolet light emitting layer or the visible light emitting layer The plasma display panel according to claim 8, wherein a layer is formed.