JP4107787B2 - Plasma display panel and manufacturing method thereof - Google Patents
Plasma display panel and manufacturing method thereof Download PDFInfo
- Publication number
- JP4107787B2 JP4107787B2 JP2000174259A JP2000174259A JP4107787B2 JP 4107787 B2 JP4107787 B2 JP 4107787B2 JP 2000174259 A JP2000174259 A JP 2000174259A JP 2000174259 A JP2000174259 A JP 2000174259A JP 4107787 B2 JP4107787 B2 JP 4107787B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductive
- layer electrode
- paste
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はプラズマディスプレイパネル(以下、PDP、と称す)及びその製造方法に係わり、特に、FPC(フレキシブルプリント基板)上の電極とACF(異方性導電フィルム)を介して接続するために、中央の表示領域からガラス基板の周辺部分に引き出された接続電極及びその製造方法に関する。
【0002】
【従来の技術】
従来からPDPの接続電極として抵抗の低いAgが主に用いられている。しかしこの構造は、高電界下ではマイグレーションを起こしやすい材料であり、それを防止する事が課題の一つであった。
【0003】
そこで特開平11−297218号公報では、金属電極の下に幅の広い透明電極を設ける技術が開示されている。
【0004】
以下図4を参照して同公報の電極構造を製造する方法を説明する。まず、基板洗浄を行ったガラス基板41を用意し(図4(A))、透明導電成膜42を形成し(図4(B))、その上にフォトレジスト43を塗布して乾燥させる(図4(C))。
【0005】
乾燥後に、第1のガラスマスク44を用い、露光光45を照射し(図4(D))、現像して、レジストのパターニングを行う。ポストベーク後に、レジストパターンをマスクにして透明導電成膜42を選択的にエッチングして、レジストパターンを剥離することで、下層電極である透明導電膜46を透明導電成膜42から形成する(図4(E))。
【0006】
次に、下層電極である透明導電膜46上に銀膜47を形成し、その上にフォトレジスト48を塗布して乾燥させ、第2のガラスマスク49を用い、露光光51を照射し(図4(F))、現像して、レジストのパターニングを行う。
【0007】
ポストベーク後に、レジストパターンをマスクにして銀膜47を選択的にエッチングして、レジストパターンを剥離することで、下層電極46上に下層電極よりも幅が狭い上層電極である銀電極52を銀膜47から形成する(図4(G))。このようにしてPDP側の電極端子部が形成される。
【0008】
一方、モジュールと組み立てるFPCはまず、ACFを仮圧着し、それをPDP側電極端子部とあわせて本圧着することで、PDP側の上層電極である銀電極52とFPC上の電極とが電気的に接続される。
【0009】
【発明が解決しようとする課題】
しかしながら図4に示すような従来技術では、下層電極に対して、上層電極の位置あわせが必要になり、信頼性の高い構造を維持するための位置合わせ精度に律速され、高精細化には向かないという問題点を有する。
【0010】
したがって本発明の目的は、高精度で上記PDPを製造することができるPDPの製造方法を提供することである。
【0011】
本発明の他の目的は、マイグレーションを十分に抑制することが可能なPDPを提供することである。
【0012】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、端子接続部が、下層電極と上層電極との積層構成からなると共に、前記下層電極が前記上層電極よりも広幅に形成されているプラズマディスプレイパネルに係り、前記上層電極が、第1の導電性・ネガ型感光性膜から形成される一方、前記下層電極が、第2の導電性・ネガ型感光性膜から形成され、かつ、該第2の導電性・ネガ型感光性膜が、前記第1の導電性・ネガ型感光性膜よりも感光性に優れていることを特徴としている。
【0013】
ここで、前記第1の導電性・ネガ型感光性膜には第1の導電性粉末が含有され、かつ、前記第2の導電性・ネガ型感光性膜には第2の導電性粉末が含有されていることが好ましい。この場合、前記第1の導電性粉末はAg若しくはCu又はこの両者の粉末であり、前記第2の導電性粉末はRuO2 、MoO2 、PdO3 、Mo、W、Ti、Au、Zn、Ni、Ag−Pt、Ag−Pdのそれぞれの粉末のうち、1種類もしくは複数種類の粉末であることが好ましい。
【0014】
また、前記端子接続部が上層電極はFPC上の電極とACFを介して接続する電極であることができる。
【0015】
また、請求項5記載の発明は、下層電極と上層電極との積層からなる積層電極を有するプラズマディスプレイパネルの製造方法に係り、前記積層電極を形成するにあたり、導電性・ネガ型感光性を有する上層電極形成用のペーストと、同じく導電性・ネガ型感光性を有し、かつ、該上層電極形成用のペーストよりも感光性に優れる下層電極形成用のペーストとを、前記下層電極形成用のペーストが下となり、前記上層電極形成用のペーストが上となるように、基板上に塗布積層した後、1回のPR工程により、幅広の前記下層電極と幅狭の前記上層電極との段状積層構成からなる前記積層電極を完成させることを特徴としている。
【0016】
ここで、前記上層電極形成用のペーストには第1の導電性粉末が含有され、前記下層電極形成用のペーストには第2の導電性粉末が含有されているのが好ましい。
この場合、前記第1の導電性粉末はAg若しくはCu又はこの両者の粉末であり、前記第2の導電性粉末はRuO2 、MoO2 、PdO3 、Mo、W、Ti、Au、Zn、Ni、Ag−Pt、Ag−Pdのそれぞれの粉末のうち、1種類もしくは複数種類の粉末であることが好ましい。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明を説明する。図1は本発明の実施の形態を工程順に示した断面図である。
【0018】
まず図1(A)において、基板洗浄を行ったガラス基板11を用意する。
【0019】
次に図1(B)において、基板11上にネガ型導電性・感光性下層ペースト12及びネガ型導電性・感光性上層ペースト13を積層塗布して乾燥させる。ここで、ネガ型導電性・感光性下層ペースト12はネガ型導電性・感光性上層ペースト13よりも強い感光性を有している。
【0020】
次に図1(C)において、積層ペースト上方にガラスマスク14を設置し、露光光15を照射する。ネガ型導電性・感光性下層ペースト12は強い感光性を有しているからマスク14の遮光パターン下方向に大きく回り込む。すなわち、ネガ型導電性・感光性下層ペースト12は、ネガ型導電性・感光性上層ペースト13よりもしみ出しが大きくなる。
【0021】
次に図1(D)において、現像、乾燥させる。図1(C)の工程において、ネガ型導電性・感光性下層ペースト12がネガ型導電性・感光性上層ペースト13よりも大きく感光されるから、上層電極17と上層電極17よりも幅が広い下層電極16と有した段状の積層電極がネガ型導電性・感光性上層ペースト13とネガ型導電性・感光性下層ペースト12から形成される。
【0022】
このようにしてPDP側の電極端子部が、(C),(D)による1回のPR工程により形成される。すなわち、一括して両ペーストがパターニングされる。
【0023】
上部電極17の厚さは3〜10μm、幅W1は80〜90μmである。下部電極16の厚さは3〜10μm、幅W2は90〜100μmであり、上部電極よりも片側で約5μmずつ突出している。
【0024】
次に図1(E)において、ACFを仮圧着したモジュールと組み立てるFPCをACF23を介してPDP側電極端子部とあわせて本圧着することで、PDP側の上層電極17とFPC21上の金メッキされた銅電極22とが電気的に接続される。
【0025】
ここで、上層電極17を形成するネガ型導電性・感光性上層ペースト13の作製、組成について例示する。
【0026】
γ−ブチロラクトンおよびポリマバインダーを混合し均等に溶解させる。そこに、アミノアセトフェノンを加えて均等に溶解させる。それを400メッシュのフィルターで濾過して有機ビヒクルを作製する。
【0027】
ここでポリマバインダーとして、70%のメタクリル酸、30%のメチルメタアクリルレートを使用する。
【0028】
また、導電性粉末に対する安定化剤として1,2,3−ベンゾトリアゾールを酢酸メチルに溶解し、これに導電性粉末を加え、12時間浸漬した後、20〜25℃でドラフト内で乾燥して溶媒を蒸発させてトリアゾール処理を行うことにより、安定化剤に囲まれた(安定化処理をされた)導電性粉末を作製する。
【0029】
ここでは導電性粉末として電気抵抗が低い単体金属のAg粉末もしくはCu粉末を用いる。あるいは両者を混合して用いることもできる。
【0030】
これらの導電性粉末の特徴として平均粒径が0.5〜4μm、タップ強度が3〜6g/cm2 、形状は球形であり、球形率が90%以上、非面積が0.3〜2.5m2 /gである。
【0031】
また、ガラスフリットを用意する。このガラスフリットは、39モル%の酸化ジルコニウム、24モル%の酸化ホウ素、21モル%の二酸化ケイ素、10モル%の酸化リチウム、3モル%のアルミナ、3モル%のその他の酸化物から成っている。
【0032】
そして、上記有機ビヒクルに上記安定化処理をされた導電性粉末、光反応化合物としてトリメチロール・プロパン・トリアクリラート、CuOおよび上記ガラスフリットを所定の組成になるように添加し、3本ロールを用い、混合・分散させて上層電極形成用の上層ペースト13を作製する。
【0033】
この上層電極形成用の上層ペースト13の組成は、導電性粉末が70wt%、ポリマバインダーが5wt%、光反応化合物が5wt%、ガラスフリットが2wt%、光集合開始剤が1wt%、安定化剤が1wt%、シンナーが16wt%である。
【0034】
次に、下層電極16を形成するネガ型導電性・感光性下層ペースト12の作製、組成について例示する。
【0035】
γ−ブチロラクトンおよびポリマバインダーを混合し均等に溶解させる。そこに、アミノアセトフェノンを加えて均等に溶解させる。それを400メッシュのフィルターで濾過して有機ビヒクルを作製する。
【0036】
ここでポリマバインダーとして、70%のメタクリル酸、30%のメチルメタアクリルレートを使用する。
【0037】
また、導電性粉末に対する安定化剤として1,2,3−ベンゾトリアゾールを酢酸メチルに溶解し、これに導電性粉末を加え、12時間浸漬した後、20〜25℃でドラフト内で乾燥して溶媒を蒸発させてトリアゾール処理を行うことにより、安定化剤に囲まれた(安定化処理をされた)導電性粉末を作製する。
【0038】
ここでは導電性粉末としてマイグレーション耐性に強い、導電性酸化物のRuO2 、MoO2 、PdO3 、単体金属のMo、W、Ti、Au、Zn、Ni、複合金属のAg−Pt、Ag−Pdのそれぞれの粉末のうち、1種類もしくは複数種類の粉末を用いる。
【0039】
これらの導電性粉末の特徴として平均粒径が0.5〜4μm、タップ強度が3〜6g/cm2 、形状は球形であり、球形率が90%以上、非面積が0.3〜2.5m2 /gである。
【0040】
また、ガラスフリットを用意する。このガラスフリットは、39モル%の酸化ジルコニウム、24モル%の酸化ホウ素、21モル%の二酸化ケイ素、10モル%の酸化リチウム、3モル%のアルミナ、3モル%のその他の酸化物から成っている。
【0041】
そして、上記有機ビヒクルに上記安定化処理をされた導電性粉末、光反応化合物としてトリメチロール・プロパン・トリアクリラート、CuOおよび上記ガラスフリットを所定の組成になるように添加し、3本ロールを用い、混合・分散させて下層電極形成用の上層ペースト12を作製する。
【0042】
この下層電極形成用のペースト12の組成は、導電性粉末が70wt%、ポリマバインダーが5wt%、光反応化合物が15wt%、ガラスフリットが2wt%、光集合開始剤が2wt%、安定化剤が1wt%、シンナーが5wt%である。
【0043】
上層電極形成用の上層ペースト13と下層電極形成用の下層ペースト12との第1の相違は、上層電極形成用の上層ペースト13では電気抵抗を低減するために、導電性粉末としてAg、Cuを用いているのに対して、下層電極形成用の下層ペースト12ではマイグレーション耐性を高めるために、導電性粉末としてRuO2 、MoO2 、PdO3 、Mo、W、Ti、Au、Zn、Ni、Ag−Pt、Ag−Pdを用いていることである。
【0044】
上層電極形成用の上層ペースト13と下層電極形成用の下層ペースト12との第2の相違は、幅の広い下層電極上に幅が狭い上層電極が設けられる電極構造を1回のPR工程により形成するために、上層電極形成用のネガ型レジスト作用の上層ペースト13の光反応化合物が5wt%、光集合開始剤が1wt%であるのに対して、下層電極形成用のネガ型レジスト作用の下層ペースト12では光反応化合物を15wt%、光集合開始剤を2wt%と多くして、これにより、下層ペースト12への露光光の回り込みを大きくしたことである。
【0045】
図2は実施の形態のPDP30を示す平面図であり、中央の表示領域31を取り囲んだ周辺の接続端子形成領域32に図1による積層電極が形成される。
【0046】
図3はPDP30の接続端子形成領域32を拡大して、本発明の実施の形態の積層電極16,17にFPC21上の電極22を接続した状態を示した平面図であり、同図のA−A部の断面が図1(E)に相当する。
【0047】
【発明の効果】
以上説明したように本発明によれば、1回のPR工程により、すなわち一括でパターニングすることにより、上層電極と上層電極よりも幅が広い下層電極とによる積層構造電極が形成される。したがって、下層電極に対して上層電極の位置あわせが不必要になり絶縁信頼性の高い電極構造を精度良く作製することが出来、かつ製造工数を低減することができる。
【0048】
また、上層電極が電気抵抗が低い導電性粉末を含有し、下層電極がマイグレーションに強い導電性粉末を含有することができる。したがって、電気抵抗が低減し、かつマイグレーション耐性を高めた電極構造を有するPDPを得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を製造工程順に示した断面図である。
【図2】図1を適用するPDPを示した平面図である。
【図3】本発明の実施の形態の積層電極にFPCの電極を接続した状態を示した平面図である。
【図4】従来技術を製造工程順に示した断面図である。
【符号の説明】
11 ガラス基板
12 ネガ型導電性・感光性下層ペースト
13 ネガ型導電性・感光性上層ペースト
14 ガラスマスク
15 露光光
16 下層電極
17 上層電極
21 FPC
22 銅電極
23 ACF
30 PDP
31 表示領域
32 接続端子形成領域
41 ガラス基板
42 透明導電成膜
43 フォトレジスト
44 第1のガラスマスク
45 露光光
46 透明導電膜(下層電極)
47 銀膜
48 フォトレジスト
49 第2のガラスマスク
51 露光光
52 銀電極(上層電極)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma display panel (hereinafter referred to as “PDP”) and a method for manufacturing the same, and in particular, in order to connect an electrode on an FPC (flexible printed circuit board) via an ACF (anisotropic conductive film). The present invention relates to a connection electrode drawn from the display area to the peripheral portion of the glass substrate and a method for manufacturing the connection electrode.
[0002]
[Prior art]
Conventionally, Ag having a low resistance has been mainly used as a connection electrode of a PDP. However, this structure is a material that tends to cause migration under a high electric field, and preventing it was one of the problems.
[0003]
Japanese Patent Application Laid-Open No. 11-297218 discloses a technique of providing a wide transparent electrode under a metal electrode.
[0004]
Hereinafter, a method of manufacturing the electrode structure of the publication will be described with reference to FIG. First, a
[0005]
After drying, the first glass mask 44 is used to irradiate the exposure light 45 (FIG. 4D), develop, and pattern the resist. After the post-baking, the transparent
[0006]
Next, a
[0007]
After the post-baking, the
[0008]
On the other hand, the FPC to be assembled with the module is first temporarily crimped with the ACF and finally crimped together with the PDP side electrode terminal portion, so that the
[0009]
[Problems to be solved by the invention]
However, the prior art as shown in FIG. 4 requires the alignment of the upper layer electrode with respect to the lower layer electrode, and is limited by the alignment accuracy for maintaining a highly reliable structure. There is a problem of not.
[0010]
Therefore, the objective of this invention is providing the manufacturing method of PDP which can manufacture the said PDP with high precision.
[0011]
Another object of the present invention is to provide a PDP capable of sufficiently suppressing migration.
[0012]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to
[0013]
Here, the the first conductive-negative photosensitive film is contained in the first conductive powder, and the the second conductive-negative photosensitive layer and the second conductive powder It is preferably contained. In this case, the first conductive powder is Ag or Cu or a powder of both, and the second conductive powder is RuO 2 , MoO 2 , PdO 3 , Mo, W, Ti, Au, Zn, Ni. , Ag-Pt, and Ag-Pd, one or a plurality of types of powders are preferable.
[0014]
In addition, the upper electrode of the terminal connection portion may be an electrode connected to an electrode on the FPC via an ACF.
[0015]
The invention described in claim 5 relates to a method of manufacturing a plasma display panel having a laminated electrode composed of a laminate of a lower layer electrode and an upper layer electrode, and has conductivity and negative photosensitivity in forming the laminated electrode. The paste for forming the upper layer electrode and the paste for forming the lower layer electrode having the same conductivity and negative photosensitivity and superior in photosensitivity than the paste for forming the upper layer electrode are used for forming the lower layer electrode. After applying and laminating on the substrate such that the paste is on the bottom and the paste for forming the upper layer electrode is on the top, the step shape of the wide lower electrode and the narrow upper layer electrode is performed by one PR process. The laminated electrode having a laminated structure is completed .
[0016]
Here, said paste for the upper electrode formation is contained in the first conductive powder, preferably in the paste for the lower electrode forming are contained in the second conductive powder.
In this case, the first conductive powder is Ag or Cu or a powder of both, and the second conductive powder is RuO 2 , MoO 2 , PdO 3 , Mo, W, Ti, Au, Zn, Ni. , Ag-Pt, and Ag-Pd, one or a plurality of types of powders are preferable.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing an embodiment of the present invention in the order of steps.
[0018]
First, in FIG. 1A, a glass substrate 11 subjected to substrate cleaning is prepared.
[0019]
Next, in FIG. 1 (B), a negative conductive / photosensitive
[0020]
Next, in FIG. 1C, a glass mask 14 is placed above the laminated paste and irradiated with exposure light 15. Since the negative conductive / photosensitive
[0021]
Next, in FIG. 1D, development and drying are performed. In the process of FIG. 1C, the negative conductive / photosensitive
[0022]
In this way, the electrode terminal portion on the PDP side is formed by one PR process according to (C) and (D). That is, both pastes are patterned at once.
[0023]
The
[0024]
Next, in FIG. 1 (E), the FPC to be assembled with the module on which the ACF is temporarily pressure-bonded is finally pressure-bonded together with the PDP side electrode terminal portion via the
[0025]
Here, the preparation and composition of the negative conductive / photosensitive
[0026]
Gamma-butyrolactone and polymer binder are mixed and dissolved evenly. There, aminoacetophenone is added and dissolved evenly. It is filtered through a 400 mesh filter to produce an organic vehicle.
[0027]
Here, 70% methacrylic acid and 30% methyl methacrylate are used as the polymer binder.
[0028]
Moreover, 1,2,3-benzotriazole is dissolved in methyl acetate as a stabilizer for the conductive powder, and the conductive powder is added thereto, immersed for 12 hours, and then dried in a draft at 20 to 25 ° C. By conducting a triazole treatment by evaporating the solvent, a conductive powder surrounded by a stabilizer (stabilized) is produced.
[0029]
Here, a single metal Ag powder or Cu powder having low electric resistance is used as the conductive powder. Or both can be mixed and used.
[0030]
These conductive powders are characterized by an average particle size of 0.5-4 μm, a tap strength of 3-6 g / cm 2 , a spherical shape, a sphericity of 90% or more, and a non-area of 0.3-2. 5 m 2 / g.
[0031]
A glass frit is also prepared. This glass frit consists of 39 mol% zirconium oxide, 24 mol% boron oxide, 21 mol% silicon dioxide, 10 mol% lithium oxide, 3 mol% alumina, 3 mol% other oxides. Yes.
[0032]
Then, the above-mentioned stabilization treatment conductive powder, trimethylol / propane / triacrylate, CuO and the glass frit as a photoreactive compound are added to the organic vehicle so as to have a predetermined composition, and three rolls are added. The
[0033]
The composition of the
[0034]
Next, the preparation and composition of the negative conductive / photosensitive
[0035]
Gamma-butyrolactone and polymer binder are mixed and dissolved evenly. There, aminoacetophenone is added and dissolved evenly. It is filtered through a 400 mesh filter to produce an organic vehicle.
[0036]
Here, 70% methacrylic acid and 30% methyl methacrylate are used as the polymer binder.
[0037]
Moreover, 1,2,3-benzotriazole is dissolved in methyl acetate as a stabilizer for the conductive powder, and the conductive powder is added thereto, immersed for 12 hours, and then dried in a draft at 20 to 25 ° C. By conducting a triazole treatment by evaporating the solvent, a conductive powder surrounded by a stabilizer (stabilized) is produced.
[0038]
Here, conductive oxides such as RuO 2 , MoO 2 , PdO 3 , single metals Mo, W, Ti, Au, Zn, Ni, composite metals Ag—Pt, Ag—Pd, which have strong migration resistance as conductive powders. Of these powders, one kind or plural kinds of powders are used.
[0039]
These conductive powders are characterized by an average particle size of 0.5-4 μm, a tap strength of 3-6 g / cm 2 , a spherical shape, a sphericity of 90% or more, and a non-area of 0.3-2. 5 m 2 / g.
[0040]
A glass frit is also prepared. This glass frit consists of 39 mol% zirconium oxide, 24 mol% boron oxide, 21 mol% silicon dioxide, 10 mol% lithium oxide, 3 mol% alumina, 3 mol% other oxides. Yes.
[0041]
Then, the above-mentioned stabilization treatment conductive powder, trimethylol / propane / triacrylate, CuO and the glass frit as a photoreactive compound are added to the organic vehicle so as to have a predetermined composition, and three rolls are added. The
[0042]
The composition of the
[0043]
The first difference between the
[0044]
The second difference between the
[0045]
FIG. 2 is a plan view showing the PDP 30 according to the embodiment, in which the laminated electrodes shown in FIG. 1 are formed in the peripheral connection
[0046]
FIG. 3 is a plan view showing a state in which the connection
[0047]
【The invention's effect】
As described above, according to the present invention, a stacked structure electrode is formed by the upper layer electrode and the lower layer electrode wider than the upper layer electrode by one PR process, that is, by patterning all at once. Therefore, alignment of the upper layer electrode with respect to the lower layer electrode is unnecessary, and an electrode structure with high insulation reliability can be manufactured with high accuracy, and the number of manufacturing steps can be reduced.
[0048]
Further, the upper layer electrode can contain a conductive powder having a low electrical resistance, and the lower layer electrode can contain a conductive powder resistant to migration. Therefore, it is possible to obtain a PDP having an electrode structure with reduced electrical resistance and increased migration resistance.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of the present invention in the order of manufacturing steps.
FIG. 2 is a plan view showing a PDP to which FIG. 1 is applied.
FIG. 3 is a plan view showing a state in which an FPC electrode is connected to the laminated electrode according to the embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a conventional technique in the order of manufacturing steps.
[Explanation of symbols]
11
22
30 PDP
31
47
Claims (7)
前記上層電極が、第1の導電性・ネガ型感光性膜から形成される一方、前記下層電極が、第2の導電性・ネガ型感光性膜から形成され、かつ、該第2の導電性・ネガ型感光性膜が、前記第1の導電性・ネガ型感光性膜よりも感光性に優れていることを特徴とするプラズマディスプレイパネル。The terminal connection portion is a plasma display panel having a laminated configuration of a lower layer electrode and an upper layer electrode, wherein the lower layer electrode is formed wider than the upper layer electrode ,
The upper electrode is formed from a first conductive / negative photosensitive film, while the lower electrode is formed from a second conductive / negative photosensitive film , and the second conductive A plasma display panel characterized in that the negative photosensitive film has higher photosensitivity than the first conductive / negative photosensitive film .
前記積層電極を形成するにあたり、
導電性・ネガ型感光性を有する上層電極形成用のペーストと、同じく導電性・ネガ型感光性を有し、かつ、該上層電極形成用のペーストよりも感光性に優れる下層電極形成用のペーストとを、
前記下層電極形成用のペーストが下となり、前記上層電極形成用のペーストが上となるように、基板上に塗布積層した後、
1回のPR工程により、幅広の前記下層電極と幅狭の前記上層電極との段状積層構成からなる前記積層電極を完成させることを特徴とするプラズマディスプレイパネルの製造方法。 A method for producing a plasma display panel having a laminated electrode comprising a laminate of a lower layer electrode and an upper layer electrode,
In forming the laminated electrode,
Paste for forming upper layer electrode having conductivity / negative type photosensitivity, and paste for forming lower layer electrode having same conductivity / negative type photosensitivity and superior in photosensitivity than paste for forming upper layer electrode And
After applying and laminating on the substrate so that the paste for forming the lower layer electrode is below and the paste for forming the upper layer electrode is on top,
A method of manufacturing a plasma display panel, comprising: completing a laminated electrode having a stepped laminated structure of a wide lower layer electrode and a narrow upper layer electrode by one PR process .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174259A JP4107787B2 (en) | 2000-06-09 | 2000-06-09 | Plasma display panel and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174259A JP4107787B2 (en) | 2000-06-09 | 2000-06-09 | Plasma display panel and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001351535A JP2001351535A (en) | 2001-12-21 |
JP4107787B2 true JP4107787B2 (en) | 2008-06-25 |
Family
ID=18676335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000174259A Expired - Fee Related JP4107787B2 (en) | 2000-06-09 | 2000-06-09 | Plasma display panel and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4107787B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100512992B1 (en) * | 2003-07-09 | 2005-09-05 | 엘지전자 주식회사 | Connection structure of plasma display panel and structure method thereof |
KR101241138B1 (en) | 2006-06-20 | 2013-03-18 | 엘지디스플레이 주식회사 | Organic Thin Film Transistor Liquid Crystal Display Device and the method for fabricating thereof |
JP6011006B2 (en) * | 2012-04-27 | 2016-10-19 | ブラザー工業株式会社 | Droplet ejector |
-
2000
- 2000-06-09 JP JP2000174259A patent/JP4107787B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001351535A (en) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI284013B (en) | An improved method to embed thick film components | |
JP4107787B2 (en) | Plasma display panel and manufacturing method thereof | |
JP3236782B2 (en) | Ceramic substrate, method of manufacturing the same, and divided circuit board | |
JP5177027B2 (en) | Electrode pad manufacturing method, circuit wiring body including electrode pad and manufacturing method thereof, solder joint structure using the electrode pad, and method thereof | |
JP4356269B2 (en) | Manufacturing method of laminated electronic component and laminated electronic component | |
JP3231987B2 (en) | Method for manufacturing multilayer ceramic circuit board | |
JP2004179181A (en) | Method of manufacturing composite sheet and laminated component | |
JP3651925B2 (en) | Manufacturing method of multilayer capacitor substrate | |
JP4360608B2 (en) | Composite sheet manufacturing method and laminated part manufacturing method | |
JPH07176444A (en) | Manufacture for laminated inductor | |
JP3659288B2 (en) | Electronic components | |
JP2005216999A (en) | Multilayer wiring board, high frequency module and portable terminal apparatus | |
JP2000164457A (en) | Manufacture of electronic parts | |
JP3559310B2 (en) | Manufacturing method of multilayer ceramic circuit board | |
JP3522097B2 (en) | Stacked stripline resonator | |
JP4855595B2 (en) | Method for manufacturing glass substrate for plasma display panel | |
JP2000323806A (en) | Ceramic circuit board with bump and manufacture thereof | |
JP3393676B2 (en) | Method for manufacturing multilayer ceramic circuit board | |
JP2003151351A (en) | Conductive paste and method of manufacturing ceramic circuit board | |
JP2002313226A (en) | Electrode forming method of thin display device and electrode material | |
JPH08213755A (en) | Multilayer ceramic circuit board with built-in capacitor and production thereof | |
JP2004111803A (en) | Ceramic wiring board, component-mounted wiring board using it, and their manufacturing methods | |
JPH07326515A (en) | Multilayer coil board | |
JP2000022305A (en) | Manufacture of chip mounting wiring board | |
JP2004006924A (en) | Multilayer coil substrate and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040902 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041019 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20041222 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050418 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |