JP4106979B2

JP4106979B2 - Electronic equipment

Info

Publication number: JP4106979B2
Application number: JP2002184103A
Authority: JP
Inventors: 毅裕関; 將勝中井; 哲正目黒
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-06-25
Filing date: 2002-06-25
Publication date: 2008-06-25
Anticipated expiration: 2022-06-25
Also published as: JP2004032875A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電圧から規定の電圧を生成し、負荷回路に対してその動作電流に対応した電流を供給するスイッチングレギュレータを有する電子装置に係り、主にバッテリー駆動される携帯用電子装置の電源供給技術に利用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年、携帯機器に搭載されるＬＳＩは、動作クロック周波数や電源電圧をＬＳＩの処理内容に応じて動的に変化させる技術が採用されてきている。
これはＬＳＩの消費電力Ｐｃが「Ｐｃ＝ＣＶ２ｆ」（Ｃは充放電される容量、Ｖは電源電圧、ｆは動作クロック周波数）で表され、電源電圧Ｖと周波数ｆを低減することにより、その消費電力を大きく低減できるためである。
【０００３】
しかしながら、ＬＳＩに駆動電力を供給するスイッチングレギュレータから見ると、ＬＳＩのクロック周波数や電源電圧が動的に変化するということは、供給すべき負荷電流が大きく変動することを意味する。
一般的なスイッチングレギュレータの制御方式としてＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）方式がある。ＰＷＭ方式を採用したスイッチングレギュレータは、出力電流が比較的大きい領域では変換効率が高く、出力リップルが小さいという特徴をもっている。
【０００４】
しかし、出力電流が小さい領域では、スイッチングトランジスタを駆動する際に発生するスイッチング損失が、負荷で消費される電力と比較して大きくなり、変換効率が著しく低下する。
つまり、上述の負荷電流が大きく変動するＬＳＩに駆動電力を供給する際には、ＬＳＩ側がクロック周波数や電源電圧の低減で消費電力を削減しても、スイッチングレギュレータの損失が大きくなり、ＬＳＩの低消費電力化の効果を相殺してしまう恐れがある。
【０００５】
このようなＰＷＭ方式の軽負荷時の変換効率低下を抑制するための技術として、ＰＦＭ（ＰｕｌｓｅＦｒｅｑｕｅｎｃｙＭｏｄｕｌａｔｉｏｎ）制御方式がある。
ＰＦＭ方式は、負荷電流に応じてスイッチング周波数を変更する方式であり、負荷電流が小さい領域ではスイッチング周波数が低くなる。したがって軽負荷時のスイッチング損失による変換効率の劣化を抑制することができる。
【０００６】
一般に、広い負荷電流範囲で高い変換効率を維持するためには、負荷電流が大きい領域ではＰＷＭ方式を使用し、負荷電流が小さい領域ではＰＦＭ方式に切り替える方式が用いられる。
【０００７】
図１３は、ＰＷＭ／ＰＦＭ切り替え方式を採用した同期整流方式の降圧型スイッチングレギュレータを含む電子装置の構成例を示す図である。
【０００８】
この電子装置１は、同期整流方式の降圧型スイッチングレギュレータ２、整流ダイオード３、平滑用インダクタ４、平滑用キャパシタ５、負荷回路（ＬＳＩ）６、および出力電圧をフィードバックするための分割抵抗７，８を有している。
そして、スイッチングレギュレータ２は、ｐチャネル（Ｐｃｈ）スイッチングトランジスタスイッチ２１、ｎチャネル（Ｎｃｈ）スイッチングトランジスタ２２、基準電圧源２３、ＰＦＭ制御切替電圧源２４、エラーアンプ２５、コンパレータ２６〜２８、発振器２９、スイッチングレギュレータ制御回路３０、Ｐｃｈスイッチングトランジスタ駆動用のドライバ回路３１、およびＮｃｈスイッチングトランジスタ駆動用のドライバ回路３２を有し、これらの構成要素が一つのチップに集積化されている。
【０００９】
また、図１４（Ａ）は重負荷時のインダクタ電流ＩＬの電流波形、図１４（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図１４（Ｃ）はＮｃｈスイッチングトランジスタ２２のゲート駆動電圧波形、および図１４（Ｄ）はＰｃｈスイッチングトランジスタ２１のゲート駆動電圧波形をそれぞれ示している。さらに、図１５（Ａ）は軽負荷時のインダクタ電流ＩＬの電流波形、図１５（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図１５（Ｃ）Ｎｃｈスイッチングトランジスタ２２のゲート駆動電圧波形、および図１５（Ｄ）はＰｃｈスイッチングトランジスタ２１のゲート駆動電圧波形をそれぞれ示している。
【００１０】
このような構成を有する電子装置１において、図１４（Ａ）〜（Ｄ）に示すように、重負荷時にはスイッチングレギュレータ２は電流連続モードで動作している。
これに対して、負荷電流が小さくなると、図１５（Ａ），（Ｃ）に示すように、Ｎｃｈスイッチングトランジスタ２２のオン期間中にインダクタ４に流れるインダクタ電流ＩＬが負になり、インダクタ電流ＩＬの逆流が発生する。
通常この逆流は、インダクタ電流ＩＬがゼロとなった時点でＮｃｈスイッチングトランジスタ２２をオフにすることにより防いでいる。このようなスイッチングサイクル中にインダクタ電流ＩＬがゼロとなる動作モードを電流不連続モードと呼ぶが、電流不連続モードでは負荷電流が減少していくと、出力電圧Ｖｏｕｔが上昇する。
これにより、エラーアンプ２５の出力電圧（エラー電圧Ｖｅｒｒ）が低下し、エラー電圧Ｖｅｒｒがしきい電圧ＶＰＦＭを越えた時点でスイッチングレギュレータ２の制御方式がＰＷＭ方式からＰＦＭ方式に変更される。つまりＰＦＭ方式への移行には、電流不連続モードでの動作が必要となる。
【００１１】
電流不連続モード動作を実現するためのゼロ電流検出方法としては、Ｎｃｈスイッチングトランジスタ２２にドレイン−ソース間電圧をモニタする方法や、出力ラインにセンス抵抗を挿入して、その電圧降下をモニタする方法が一般的に行われている。
【００１２】
【発明が解決しようとする課題】
しかしながら、Ｎｃｈスイッチングトランジスタ２２のドレイン−ソース間電圧をモニタする方法は、負荷電流が非常に小さい領域では、ドレイン−ソース間電圧も非常に小さくなるために、これを検出するためには高感度のコンパレータ２７が必要になる。
また、出力ラインにセンス抵抗を挿入して、その電圧をモニタする方法では、高感度のコンパレータが必要になる点に加え、センス抵抗での損失も発生する。したがって、いずれの手法を選んでも、回路設計上の困難さや面積の増加、消費電力の増加といったオーバーヘッドが発生する。
【００１３】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、制御方式の切り替えに伴うオーバーヘッドを抑制でき、スイッチングレギュレータを広い負荷電流範囲で高効率に維持可能な電子装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の電子装置は、動作電流に応じた整流方式切替信号を出力する負荷回路と、第１の整流方式と第２の整流方式で動作可能で、負荷電流が大きい場合には上記第１の整流方式で動作し、負荷電流が小さい場合には上記第２の整流方式で動作し、上記第１の整流方式と第２の整流方式を上記負荷回路からの整流方式切替信号に応じて切り替え、当該整流方式切替信号に応じた電圧生成を行うスイッチングレギュレータと、上記スイッチングレギュレータの電圧出力端子に接続された整流ダイオードと、上記スイッチングレギュレータの上記電圧出力端子と上記負荷回路の電源端子との間に接続されたインダクタと、を有し、上記スイッチングレギュレータは、第１端子が電源電圧源に接続され、第２端子が上記電圧出力端子に接続された第１のスイッチングトランジスタと、第１端子が基準電位源に接続され、第２端子が上記電圧出力端子に接続された第２のスイッチングトランジスタと、上記インダクタと上記負荷回路の電源端子の接続部の駆動電圧に応じた電圧と基準電圧とを比較してエラー電圧を出力するエラーアンプであって、上記基準電圧より上記駆動電圧に応じた電圧が、低くなると上記エラー電圧を高くして出力し、高くなると上記エラー電圧を低くして出力するエラーアンプと、上記エラーアンプの出力エラー電圧と制御切り替え電圧とを比較し、比較結果に応じた信号を出力する第１のコンパレータと、上記第１のコンパレータの出力信号が、上記出力エラー電圧が制御電圧切り替え電圧より、高いことを示す場合には所定波形の信号を発振し、低いことを示す場合には発振周波数を上記出力信号に従って低下させて発振する発振器と、上記発振器の出力信号と上記出力エラー電圧を比較し、比較結果に応じた信号を出力する第２のコンパレータと、上記整流方式切替信号に応じた電圧生成を制御する制御回路と、を含み、上記制御回路は、上記整流方式切替信号が第１の整流方式を指示する場合には、上記第２のコンパレータの出力信号に基づいて、出力電圧を上げまたは下げるように、上記第１のスイッチングトランジスタのオン時間と上記第２のスイッチングトランジスタのオン時間の比率を変更するように制御し、上記整流方式切替信号が第２の整流方式を指示する場合には、上記第２のスイッチングトランジスタをオフ状態に保持するように制御し、上記第２のコンパレータの出力信号に基づいて上記第１のスイッチングトランジスタを駆動制御する。
【００１５】
好適には、上記負荷回路は、第１の動作電流を消費する第１の動作モードと、上記第１の動作モードよりも小さい第２の動作電流を消費する第２の動作モードとを有し、上記負荷回路は、第１の動作モード時には、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記第２の動作モード時には、上記スイッチングレギュレータに対して上記第２の整流方式を選択すること指示する上記整流方式切替信号を出力する。
【００１６】
また、好適には、上記負荷回路は、実行する処理内容に応じて動作周波数を変更する機能を有し、上記負荷回路が規定の周波数よりも高い周波数で動作する場合は、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記負荷回路が規定の周波数よりも低い周波数で動作する場合は、上記スイッチングレギュレータに対して上記第２の整流方式を選択することを指示する上記整流方式切替信号を出力する。
【００１７】
また、好適には、上記負荷回路は、実行する処理内容に応じて動作周波数と電源電圧を変更する機能を有し、上記負荷回路が規定の周波数／電源電圧の組み合わせよりも大きい周波数／電源電圧で動作する場合は、上記スイッチングレギュレータに対して上記第１の整流方式を選択することを指示し、上記負荷回路が規定の周波数／電源電圧よりも低い周波数／電源電圧で動作する場合は、上記スイッチングレギュレータに対して上記第２の整流方式を選択することを指示する上記整流方式切替信号を出力し、上記エラーアンプに与える基準電圧を上記変更する電源電圧に応じて変更する機能を有する。
【００１８】
また、上記第１の整流方式は同期整流方式であり、上記第２の整流方式はダイオード整流方式である。
【００１９】
また、上記スイッチングレギュレータは、ＰＷＭ方式とＰＦＭ方式の２つの制御方式で動作可能で、上記第１の整流方式で動作している場合はＰＷＭ方式が選択され、上記第２の整流方式で動作している場合は、負荷電流に応じてＰＷＭ方式とＰＦＭ方式を自動的に切り替えて動作を行う。
【００２０】
また、上記スイッチングレギュレータと上記負荷回路を１つの半導体集積回路上に備えている。
【００２１】
本発明によれば、たとえば負荷回路は、第１の動作モード時には、スイッチングレギュレータに対して第１の整流方式を選択することを指示する整流方式切替信号を出力する。
この場合、スイッチングレギュレータは、第１の整流方式、たとえば同期整流方式で動作し、負荷回路の動作電流に対応した電流を負荷回路に供給する。
一方、第２の動作モード時には、スイッチングレギュレータに対して第２の整流方式を選択することを指示する整流方式切替信号を出力する。
この場合、スイッチングレギュレータは、第２の整流方式、たとえばダイオード整流方式で動作し、負荷回路の動作電流に対応した電流を負荷回路に供給する。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２３】
第１実施形態
図１は、本発明に係る電子装置の第１の実施形態を示す回路図である。
【００２４】
本電子装置４０は、図１に示すように、スイッチングレギュレータ４１、たとえばショットキーダイオードからなる整流ダイオード４２、平滑用インダクタ４３、平滑用キャパシタ４４、負荷回路（ＬＳＩ）４５、および出力電圧をフィードバックするための分割抵抗４６，４７を有している。
【００２５】
スイッチングレギュレータ４１は、Ｐｃｈ（ｐチャネル）スイッチングトランジスタスイッチ４１１、Ｎｃｈ（ｎチャネル）スイッチングトランジスタ４１２、基準電圧源４１３、ＰＦＭ制御切替電圧源４１４、エラーアンプ４１５、コンパレータ４１６，４１７、発振器４１８、スイッチングレギュレータ制御回路４１９、Ｐｃｈスイッチングトランジスタ駆動用のドライバ回路４２０、およびＮｃｈスイッチングトランジスタ駆動用のドライバ回路４２１を有している。
【００２６】
スイッチングレギュレータ４１は、各構成要素が一つのチップに集積化されており、外部の素子や回路等と接続するための端子Ｔ１〜Ｔ６有する。
端子Ｔ１およびＴ６は図示しない電源、たとえば電源電圧Ｖｉｎ（たとえば３．６Ｖ〜４．２Ｖ）のリチウムイオン電池に接続されている。
端子（電圧出力端子）Ｔ２は、整流ダイオード４２のカソードおよび平滑用インダクタ４３の一端に接続されている。
端子Ｔ３は、直列に接続された分割抵抗４６と４７の接続点に接続されている。
端子Ｔ４は、負荷回路４５の整流方式切替信号Ｓ４５の供給ラインに接続されている。
端子Ｔ５は、基準電位（接地電位）Ｖｓｓに接続されている。
平滑用インダクタ４３の他端が平滑用キャパシタ４４の第１電極、負荷回路４５の電源端子、および抵抗４７の一端に接続されている。
そして、平滑用キャパシタ４４の第２電極、抵抗４６の一端が基準電位Ｖｓｓに接続されている。
【００２７】
スイッチングレギュレータ４１において、Ｐｃｈスイッチングトランジスタ（第１のスイッチングトランジスタ）４１１のソース（第１端子）が端子Ｔ１に接続され、ドレイン（第２端子）が端子Ｔ２に接続され、ゲートがドライバ回路４２０の駆動信号Ｓ４２０の供給ラインに接続されている。
Ｎｃｈスイッチングトランジスタ（第２のスイッチングトランジスタ）４１２のソース（第１端子）が基準電位Ｖｓｓに接続され、ドレイン（第２端子）が端子Ｔ２に接続され、ゲートがドライバ回路４２１の駆動信号Ｓ４２１の供給ラインに接続されている。
エラーアンプ４１５の反転入力（−）が端子Ｔ３に接続され、非反転入力（＋）が基準電圧源４１３に接続され、出力がコンパレータ（第１のコンパレータ）４１６の反転入力（−）およびコンパレータ（第２のコンパレータ）４１７の反転入力（−）に接続されている。
コンパレータ４１６の非反転入力（＋）がＰＦＭ制御切替電圧源４１４に接続され、出力が発振器４１８に供給される。
【００２８】
スイッチングレギュレータ４１は、スタンバイモード時にコンパレータ４１６において、ＰＦＭ制御切替電圧源４１４によるＰＦＭ制御切替電圧Ｖ PFM よりエラー電圧Ｖｅｒｒが低くなると、ＰＷＭ方式からＰＦＭ方式に自動的に切り替え、ＰＦＭ制御切替電圧Ｖ PFM よりエラー電圧Ｖｅｒｒが高くなると、ＰＦＭ方式からＰＷＭ方式に自動的に切り替える。
【００２９】
発振器４１８はコンパレータ４１６の出力信号Ｓ４１６に応じて三角波である信号Ｓ４１８を出力する。
コンパレータ４１７の非反転入力（＋）が発振器４１８の発振信号Ｓ４１８の供給ラインに接続されている。コンパレータ４１７は、発振信号Ｓ４１８とエラーアンプ４１５によるエラー電圧Ｖｅｒｒとを比較し、比較結果に応じた信号Ｓ４１７を制御回路４１９に出力する。
【００３０】
制御回路４１９は、端子Ｔ４を介して入力される負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて第１の整流方式である同期整流方式で駆動する第２の整流方式であるダイオード整流方式で駆動するかを判断し、判断した整流方式に従って、制御信号ＣＴＬ１，ＣＴＬ２をドライバ回路４２０，４２１に出力して、Ｐｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２の駆動制御を行う。
【００３１】
具体的には、制御回路４１９は、同期整流方式で駆動すると判断した場合には、コンパレータ４１７の出力信号Ｓ４１７に応じてＰｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２のオンの期間とＯＦＦの期間とのデューティを制御するＰＷＭ制御を行うように制御信号ＣＴＬ１，ＣＴＬ２をドライバ回路４２０，４２１に出力する。
この場合、スイッチングレギュレータ４１は電流連続モードでの動作となる。
【００３２】
一方、制御回路４１９は、ダイオード整流方式で駆動すると判断した場合には、Ｎｃｈスイッチングトランジスタ４１２をオフ状態に保持するように、制御信号ＣＴＬ２をドライバ回路４２１に出力し、Ｐｃｈスイッチングトランジスタ４１１と外付けの整流ダイオード４２により動作するように制御信号ＣＴＬ１をドライバ回路４２０に出力する。
【００３３】
負荷回路４５は、スイッチングレギュレータ４１から出力された電圧ＶLXがインダクタ４３、およびキャパシタ４５により平滑化された、たとえば１．５Ｖ〜３．３Ｖ程度の駆動電圧Ｖｏｕｔが電源端子に供給される。
本第１の実施形態に係る負荷回路（ＬＳＩ）４５は、動作状態である第１の動作モードとしてのアクティブモードと、非動作状態である第２の動作モードとしてのスタンバイ（Ｓｔａｎｄｂｙ）モードの２つの動作モードを有する。
【００３４】
アクティブモードにおいては、ＬＳＩが消費する電流が大きいため、スイッチングレギュレータ４１をＰＷＭ制御でかつ同期整流方式で動作させる必要がある。負荷回路４１は、アクティブモード時には、スイッチングレギュレータ４１がＰＷＭ制御でかつ同期整流方式で動作するように指示する整流方式切替信号Ｓ４５をスイッチングレギュレータ４１の制御回路４１９に出力する。
一方、負荷回路４５は、スタンバイモードにおいては、スイッチングレギュレータ４１がダイオード整流方式で動作するように指示する整流方式切替信号Ｓ４５をスイッチングレギュレータ４１の制御回路４１９に出力する。
【００３５】
なお、負荷回路４５が出力する整流方式切替信号Ｓ４５は、１ビットのデータでも良いし、複数ビットのデータでも良い。複数ビットのデータの場合は、パラレルデータとしてスイッチングレギュレータ４１に送信しても良いし、信号線数を減らすためにシリアルデータに変換して送信しても良い。
【００３６】
次に、上記構成による動作を図２（Ａ）〜（Ｄ）および図３（Ａ）〜（Ｄ）に関連付けて説明する。
【００３７】
図２（Ａ）〜（Ｄ）は、アクティブモード時の動作電流および動作電圧波形を示す図であって、図２（Ａ）はインダクタ電流ＩＬの電流波形、図２（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図２（Ｃ）はＮｃｈスイッチングトランジスタ４１２のゲート駆動電圧波形、および図２（Ｄ）はＰｃｈスイッチングトランジスタ４１１のゲート駆動電圧波形をそれぞれ示している。
また、図３（Ａ）〜（Ｄ）はスタンバイモード時の動作電流および動作電圧波形を示す図であって、図３（Ａ）はインダクタ電流ＩＬの電流波形、図３（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、図３（Ｃ）Ｎｃｈスイッチングトランジスタ４１２のゲート駆動電圧波形、および図３（Ｄ）はＰｃｈスイッチングトランジスタ４１１のゲート駆動電圧波形をそれぞれ示している。
【００３８】
アクティブモードには、負荷回路４５は消費する電流が大きいため、スイッチングレギュレータ４１がＰＷＭ制御でかつ同期整流方式で動作するように指示する整流方式切替信号Ｓ４５が、負荷回路４５からスイッチングレギュレータ４１の制御回路４１９に出力される。
【００３９】
制御回路４１９においては、端子Ｔ４を介して入力される負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて同期整流方式で駆動すべき旨が判断される。そして、コンパレータ４１７の出力信号Ｓ４１７に応じてＰｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２のオンの期間とＯＦＦの期間とのデューティを制御するＰＷＭ制御を行うように制御信号ＣＴＬ１，ＣＴＬ２が制御回路４１９からドライバ回路４２０，４２１に出力される。
この場合、スイッチングレギュレータ４１は電流連続モードで動作する。
【００４０】
たとえばインダクタ４３に流れるインダクタ電流ＩL がＬＳＩ４５の動作状態の変化により増加すると、インダクタ４３およびキャパシタ４４により平滑化された電圧Ｖｏｕｔが減少する。
この電圧Ｖｏｕｔは分割抵抗４６，４７により分圧されてスイッチングレギュレータ４１の端子Ｔ３を介してエラーアンプ４１５に入力される。
エラーアンプ４１５では、基準電圧より入力電圧が下がることから、出力エラー電圧Ｖｅｒｒは高くなり、コンパレータ４１６および４１７に供給される。
コンパレータ４１６からはＰＦＭ制御切り替え電圧ＶPFM と入力エラー電圧Ｖｅｒｒの比較結果に応じた信号Ｓ４１６が発振器４１８に出力される。
発振器４１８において、コンパレータ４１６の出力信号Ｓ４１６に応じて三角波である信号Ｓ４１８がコンパレータ４１７に出力される。
そして、コンパレータ４１７では、発振信号Ｓ４１８とエラーアンプ４１５によるエラー電圧Ｖｅｒｒとが比較され、比較結果に応じたＰＷＭ信号Ｓ４１７が制御回路４１９に出力される。
このとき、制御回路４１９においては、ＰＷＭ信号Ｓ４１７に基づいて、出力電圧を上げるように、Ｐｃｈスイッチングトランジスタ４１１のオン時間とＮｃｈスイッチングトランジスタ４１２のオン時間の比率を変更するように制御信号ＣＴＬ１，ＣＴＬ２が制御回路４１９からドライバ回路４２０，４２１に出力される。
この制御状態は、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧と等しくなるまで継続される。
【００４１】
これによりＰｃｈスイッチングトランジスタ４１１を通して端子Ｔ２には電荷が供給されることから、出力電圧ＶLX、ひいては電圧Ｖｏｕｔが上昇する。
次に、たとえばインダクタ４３に流れるインダクタ電流ＩL がＬＳＩ４５の動作状態の変化により減少すると、インダクタ４３およびキャパシタ４４により平滑化された電圧Ｖｏｕｔが増加する。すると、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧Ｖref より高くなる。
エラーアンプ４１５では、基準電圧より入力電圧が上がることから、出力エラー電圧Ｖｅｒｒは低くなり、コンパレータ４１６および４１７に供給される。
コンパレータ４１６からはＰＦＭ制御切り替え電圧ＶPFM と入力エラー電圧Ｖｅｒｒの比較結果に応じた信号Ｓ４１６が発振器４１８に出力される。
発振器４１８において、コンパレータ４１６の出力信号Ｓ４１６に応じて三角波である信号Ｓ４１８がコンパレータ４１７に出力される。
そして、コンパレータ４１７では、発振信号Ｓ４１８とエラーアンプ４１５によるエラー電圧Ｖｅｒｒとが比較され、比較結果に応じたＰＷＭ信号Ｓ４１７が制御回路４１９に出力される。
このとき、制御回路４１９においては、ＰＷＭ信号Ｓ４１７に基づいて、出力電圧を下げるように、Ｐｃｈスイッチングトランジスタ４１１のオン時間とＮｃｈスイッチングトランジスタ４１２のオン時間の比率を変更するように制御信号ＣＴＬ１，ＣＴＬ２が制御回路４１９からドライバ回路４２０，４２１に出力される。
この制御状態は、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧と等しくなるまで継続される。これによりＰｃｈスイッチングトランジスタ４１１を通して端子Ｔ２には電荷が供給されることから、出力電圧ＶLX、ひいては電圧Ｖｏｕｔが降下する。
【００４２】
ここで、負荷回路４５がアクティブモードからスタンバイモードに切り替わると、スイッチングレギュレータ４１がダイオード整流方式で動作するように指示する整流方式切替信号Ｓ４５が、負荷回路４５からスイッチングレギュレータ４１の制御回路４１９に出力される。
【００４３】
制御回路４１９においては、端子Ｔ４を介して入力される負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて同期整流方式で駆動すべき旨が判断される。そして、Ｎｃｈスイッチングトランジスタ４１２をオフ状態に保持するように、制御回路４１９から制御信号ＣＴＬ２がドライバ回路４２１に出力され、Ｐｃｈスイッチングトランジスタ４１１と外付けの整流ダイオード４２により動作するように制御信号ＣＴＬ１がドライバ回路４２０に出力される。
これにより、負荷回路４５がスタンバイモードにある間は、図３（Ｃ）に示すように、Ｎｃｈスイッチングトランジスタ４１２はオフ状態に保持される。
この状態ではスイッチングレギュレータ４１は、図３（Ａ），（Ｂ），（Ｄ）に示すように、Ｐｃｈスイッチングトランジスタ４１１とショットキーダイオード４２によるダイオード整流で動作する。
【００４４】
スイッチングレギュレータ４１においては、ダイオード整流時には負荷電流が低下するにしたがって出力電圧Ｖｏｕｔが上昇し、その結果エラー電圧Ｖｅｒｒが低下する。コンパレータ４１６において、ＰＦＭ制御切替電圧源４１４によるＰＦＭ制御切替電圧ＶPFM よりエラー電圧Ｖｅｒｒが低くなると、ＰＷＭ方式からＰＦＭ方式に自動的に切り替えられる。ＰＦＭ方式で動作中は、発振器４１８の発振周波数が信号Ｓ４１６にしたがって低下し、Ｐｃｈスイッチングトランジスタ４１１の駆動回数が低減される。発振器４１８の発振周波数は、スイッチングレギュレータ４１のエラーアンプ４１５に供給される電圧Ｖｏｕｔが分圧された電圧が基準電圧と等しくなるまで低減される。
一方、ＰＦＭ制御切替電圧ＶPFM によりエラー電圧Ｖｅｒｒが高くなると、ＰＦＭ方式からＰＷＭ方式に自動的に切り替えられる。
【００４５】
ダイオード整流の場合、ダイオードの順方向電圧降下による損失が発生するため、負荷電流が大きい領域では効率が低下するが、スタンバイ状態にある負荷回路（ＬＳＩ）４５の消費電流は非常に小さいため、ダイオード順方向電圧降下による損失は無視できる範囲となる。
【００４６】
以上説明したように、本第１の実施形態によれば、動作状態であるアクティブモードと、非動作状態であるスタンバイモードの２つの動作モードを有し、アクティブモード時には、スイッチングレギュレータ４１がＰＷＭ制御でかつ同期整流方式で動作するように指示する整流方式切替信号Ｓ４５を出力し、スタンバイモード時には、スイッチングレギュレータ４１がダイオード整流方式で動作するように指示する整流方式切替信号Ｓ４５を出力する負荷回路４４と、負荷回路４５による整流方式切替信号Ｓ４５の指示に応じて同期整流方式で駆動するかダイオード整流方式で駆動するかを判断し、判断した整流方式に従って、制御信号ＣＴＬ１，ＣＴＬ２をドライバ回路４２０，４２１に出力して、Ｐｃｈスイッチングトランジスタ４１１とＮｃｈスイッチングトランジスタ４１２の駆動制御を行う制御回路４１９を含むスイッチングレギュレータ４１とを設けたので、以下の効果を得ることができる。
つまり、従来方式の同期整流で電流不連続モード動作となった場合に必要であったゼロ電流検出が不要となり、高精度のゼロ電流検出コンパレータが不要とできる。
これにより、スイッチングレギュレータ設計の難易度を緩和できる。
また、スイッチングレギュレータの自己消費電力を低減することもできる。軽負荷時の自己消費電力低減は、変換効率向上に大きく貢献する。
【００４７】
第２実施形態
図４は、本発明に係る電子装置の第２の実施形態を示す回路図である。
【００４８】
本第２の実施形態が上述した第１の実施形態と異なる点は、負荷回路（ＬＳＩ）４５Ａが処理内容に応じて動作周波数を変更する機能を有することにある。
【００４９】
ＬＳＩの消費電力Ｐｃは、前述した通り『Ｐｃ＝ＣＶ２ｆ』で表されるため、周波数に比例してＬＳＩの消費電力を低減できる。つまり負荷電流は動作周波数に比例して減少する。
【００５０】
図５は、６段階の周波数設定が可能な場合の動作周波数と負荷電流の関係を示す図である。また、図６は、負荷電流の変化に対するインダクタ電流ＩＬＸの波形を示す図である。
【００５１】
本第２の実施形態では、最大動作周波数ｆｍａｘ時の負荷電流をＩｍａｘとし、インダクタ電流のリップル電流を０．４Ｉｍａｘと仮定している。つまり負荷電流が０．２Ｉｍａｘ以下の場合に、スイッチングレギュレータは電流不連続モードで動作させる必要がある。
図５の対応表によれば、ＬＳＩの動作周波数が０．１２５ｆｍａｘ以下になった場合がこれに対応する。
よってＬＳＩの動作周波数が０．１２５ｆｍａｘ以下になった場合に、スイッチングレギュレータ４１に対して同期整流からダイオード整流に切り替える指示を出せば良いことになる。
実際にはバッテリー電圧である入力電圧Ｖｉｎが変化するために、それに応じてリップル電流も変化する。よって、同期整流からダイオード整流に切り替えるポイントは、これらの条件も考慮して決定する必要がある。
【００５２】
図７は、本第２の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
この負荷回路４５Ａは、周波数制御機構とスイッチングレギュレータの整流方式切り替え機構を備えている。
負荷回路４５Ａは、図７に示すように、ＣＰＵ４５１、クロック発生ブロック４５２、ロジックブロック４５３、およびパワーマネージメント（ＰＭ）ブロック４５４を有する。
そして、パワーマネージメントブロック４５４は、整流切替レジスタ（ＲｅｃｔＲｅｇ）４５４１、周波数レジスタ（ＦｒｑＲｅｇ）４５４２、および判定回路４５４３を有している。
【００５３】
このような構成を有する負荷回路４５Ａにおいて、クロック発生ブロック４５２はＣＰＵ４５１の指示により図５に示す６段階の周波数を切り替える機能を持つ。
ＣＰＵ４５１は処理内容に応じて、最適なクロック周波数をクロック周波数設定信号Ｓ４５１ａによりクロック発生回路４５２に指示する。
クロック発生ブロック４５２において、クロック周波数設定信号Ｓ４５１ａに従ってクロック信号ＣＬＫが発生され、ＣＰＵ４５１、ロジックブロック４５３、およびパワーマネージメントブロック４５４に供給される。
ＣＰＵ４５１によるクロック周波数設定信号Ｓ４５１ａはパワーマネージメントブロック４５４にも供給される。
パワーマネージメント（ＰＭ）ブロック４５４においては、ＣＰＵ４５１から供給されたクロック周波数設定信号Ｓ４５１ａにより指示された周波数が周波数レジスタ４５４２に設定される。
そして、周波数レジスタ４５４２に設定された値Ｆ２とＣＰＵ４５１から供給された設定信号Ｓ４５１ｂに応じた整流切替レジスタ４５４１の内容Ｆ１が判定回路４５４３で比較される。
ここで整流切替レジスタ４５４１の設定値Ｆ１は、スイッチングレギュレータ４１の動作条件を基にあらかじめ決定されており、ＬＳＩのブート時にレジスタに設定する。本第２の実施形態の場合は０．２ｆｍａｘとなる。
【００５４】
判定回路４５４３は、周波数レジスタ４５４２の値Ｆ２と整流切替レジスタ４５４１の設定値Ｆ１を比較し、「Ｆ２＜Ｆ１」の場合に、整流方式切替信号Ｓ４５Ａを活性化してスイッチングレギュレータ４１に整流方式切り替えの指示を送る。
ここで整流方式切替信号Ｓ４５Ａは、１ビットのデータでも良いし、複数ビットのデータでも良い。複数ビットのデータの場合は、パラレルデータとしてスイッチングレギュレータに送信しても良いし、信号線を減らすためにシリアルデータに変換して送信しても良い。
【００５５】
本第２の実施形態においては、スイッチングレギュレータ４１は、整流方式切替信号Ｓ４５Ａが活性化している間はダイオード整流で動作する。
以降のスイッチングレギュレータの動作に関しては、上述した第１の実施形態と同じなので説明を省略する。
【００５６】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００５７】
第３実施形態
図８は、本発明に係る電子装置の第３の実施形態を示す回路図である。
【００５８】
本第３の実施形態が上述した第２の実施形態と異なる点は、負荷回路（ＬＳＩ）４５Ｂが処理内容に応じて動作周波数を変更する機能に加えて、電源電圧を変更する機能を備えていることにある。
【００５９】
処理内容に応じて動作周波数を変更することでそのＬＳＩが動作可能な電源電圧が変化する。したがって、動作周波数に見合った電源電圧を供給することによって、周波数のみを変更した場合に比較して、ＬＳＩの消費電力を大幅に低減できる。
【００６０】
図８におけるスイッチングレギュレータ４１Ｂは、基準電圧源の代わりのディジタル／アナログコンバータ（ＤＡＣ）４２２を有している。
ＤＡＣ４２２の入力が端子Ｔ７に接続され、端子Ｔ７が負荷回路（ＬＳＩ）４５Ｂの電源電圧設定信号Ｓ４５Ｂの供給ラインに接続され、ＤＡＣ４２２のアナログ出力がエラーアンプ４１５の非反転入力（＋）に供給される。
【００６１】
図９は、６段階の周波数／電源電圧の組み合わせ設定が可能な場合の動作周波数と負荷電流の関係を示す図である。
本第３の実施形態では、最大動作周波数ｆｍａｘ時にＬＳＩが動作可能な電源電圧をＶｍａｘとし、また各動作周波数に対してＬＳＩが動作可能な電源電圧値が規定されている。また最大負荷電流をＩｍａｘ、最大リップル電流を０．４Ｉｍａｘと仮定している。
【００６２】
図９の対応表によれば、ＬＳＩの動作周波数が０．２５ｆｍａｘ以下になった場合に、スイッチングレギュレータに対して同期整流からダイオード整流に切り替える指示を出せば良いことになる。
実際には本第３の実施形態の場合、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが共に変化するため、それに応じてリップル電流も変化し、同期整流からダイオード整流に切り替えるポイントも変化する。よって、同期整流からダイオード整流に切り替えるポイントは、これらの条件も考慮して決定する必要がある。
【００６３】
図１０は、本第３の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
この負荷回路４５Ｂは、周波数／電源電圧制御機構とスイッチングレギュレータの整流方式切り替え機構を備えている。
図１０の負荷回路４５Ｂが図７の負荷回路４５Ａと異なる点は、パワーマネージメントブロック４５４Ｂにおいて、整流切替レジスタ（ＲｅｃｔＲｅｇ）４５４１、周波数レジスタ（ＦｒｑＲｅｇ）４５４２、および判定回路４５４３Ｂに加えて、電源電圧設定レジスタ（ＶｏｌｔＲｅｇ）４５４４を備えている点にある。
【００６４】
このような構成を有する負荷回路４５Ｂにおいて、クロック発生ブロック４５２はＣＰＵ４５１の指示により図５に示す６段階の周波数を切り替える機能を持つ。
ＣＰＵ４５１は処理内容に応じて、最適なクロック周波数をクロック周波数設定信号Ｓ４５１ａによりクロック発生回路４５２に指示する。
クロック発生ブロック４５２において、クロック周波数設定信号Ｓ４５１ａに従ってクロック信号ＣＬＫが発生され、ＣＰＵ４５１、ロジックブロック４５３、およびパワーマネージメントブロック４５４Ｂに供給される。
ＣＰＵ４５１によるクロック周波数設定信号Ｓ４５１ａはパワーマネージメントブロック４５４Ｂにも供給される。
パワーマネージメント（ＰＭ）ブロック４５４Ｂにおいては、ＣＰＵ４５１から供給されたクロック周波数設定信号Ｓ４５１ａにより指示された周波数が周波数レジスタ４５４２に設定される。
パワーマネージメントブロック４５４Ｂにおいては、そのクロック周波数に対応した電源電圧が電源電圧設定レジスタ（ＶｏｌｔＲｅｇ）４５４４より判定回路４５４３Ｂに読み出され、電源電圧設定信号Ｓ４５Ｂによりスイッチングレギュレータ４１Ｂに対して供給すべき電源電圧が指示される。
これと並行して、パワーマネージメントブロック４５４Ｂにおいては、周波数レジスタ４５４２に設定された値Ｆ２とＣＰＵ４５１から供給された設定信号Ｓ４５１ｂに応じた整流切替レジスタ４５４１の内容Ｆ１が判定回路４５４３Ｂで比較される。
ここで整流切替レジスタ４５４１の設定値Ｆ１は、スイッチングレギュレータ４１の動作条件を基にあらかじめ決定されており、ＬＳＩのブート時にレジスタに設定する。本第２の実施形態の場合は０．２ｆｍａｘとなる。
【００６５】
なお、ここでは整流切替レジスタ（ＲｅｃｔＲｅｇ）４５４１と比較する対象として周波数レジスタ（ＦｒｑＲｅｇ）４５４２を選択しているが、これに限定されるわけではなく、電圧設定レジスタ（ＶｏｌｔＲｅｇ）４５４４でも良いし、周波数レジスタ（ＦｒｑＲｅｇ）４５４２と電圧設定レジスタ（ＶｏｌｔＲｅｇ）４５４４の両方でも良い。
以降の動作は第１および第２の実施形態と同じなので、説明を省略する。
【００６６】
本第３の実施形態によれば、上述した第１および第２の実施形態の効果と同様の効果を得ることができる。
【００６７】
第４実施形態
図１１は、本発明に係る電子装置の第４の実施形態を示す回路図である。
【００６８】
本第４の実施形態は、上述した第２の実施形態におけるスイッチングレギュレータ４１ＡをＬＳＩ（負荷回路）４５Ｃにオンチップ化した場合の形態である。本第４の実施形態によれば、スイッチングレギュレータ４１ＡをＬＳＩ４５Ｃと混載することで、スイッチングレギュレータ４１Ａに係る実装面積を削減することができ、低コスト化が可能となる。
【００６９】
また、近年のＬＳＩでは、内部回路用電源電圧と入出力回路用電源電圧が異なる場合が多い。このような場合に、入力電圧ＶｉｎとしてＬＳＩの入出力回路用電源電圧を使用し、スイッチングレギュレータの出力電圧Ｖｏｕｔを内部回路用電源電圧として供給することで、単一電源のＬＳＩとして提供することができる。これによりシステム設計者の設計負担を軽減することが可能となる。
【００７０】
第５実施形態
図１２は、本発明に係る電子装置の第５の実施形態を示す回路図である。
【００７１】
本第４の実施形態は、上述した第３の実施形態におけるスイッチングレギュレータ４１ＢをＬＳＩ（負荷回路）４５Ｄにオンチップ化した場合の形態である。本第４の実施形態によれば、スイッチングレギュレータ４１ＢをＬＳＩ４５Ｄと混載することで、スイッチングレギュレータ４１Ｂに係る実装面積を削減することができ、低コスト化が可能となる。
【００７２】
このように、本第５の実施形態によれば、上述した第４の実施形態の効果と同様の効果を得ることができる。
【００７３】
【発明の効果】
本発明によれば、同期整流型スイッチングレギュレータの逆電流防止用検出回路を削除することができるため、スイッチングレギュレータ設計の難易度を緩和できる。
さらに、高感度なゼロ電流検出コンパレータが不要なるため、その消費電力を削減でき、スイッチングレギュレータの自己消費電力を低減できる。これにより軽負荷時の変換効率改善が期待できる。
【００７４】
また、本発明によれば、スイッチングレギュレータを負荷となる負荷回路にオンチップ化することで、実装面積の低減による低コスト化が期待できる。
さらに、負荷回路とスイッチングレギュレータ間の通信に伴う消費電力を低減できる。
【図面の簡単な説明】
【図１】本発明に係る電子装置の第１の実施形態を示す回路図である。
【図２】（Ａ）〜（Ｄ）は、アクティブモード時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）はＮｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【図３】（Ａ）〜（Ｄ）はスタンバイモード時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）Ｎｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【図４】本発明に係る電子装置の第２の実施形態を示す回路図である。
【図５】第２の実施形態におけるＬＳＩの動作周波数と負荷電流およびそれぞれに対応したスイッチングレギュレータの整流方式を示す図である。
【図６】第２の実施形態における負荷電流変動時のインダクタ電流波形を示す図である。
【図７】第２の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
【図８】本発明に係る電子装置の第３の実施形態を示す要部ブロック図である。
【図９】第３の実施形態におけるＬＳＩの動作周波数と電源電圧、負荷電流およびそれぞれに対応したスイッチングレギュレータの整流方式を示す図である。
【図１０】第３の実施形態に係る負荷回路（ＬＳＩ）の具体的な構成例を示す図である。
【図１１】本発明に係る電子装置の第４の実施形態を示す要部ブロック図である。
【図１２】本発明に係る電子装置の第５の実施形態を示す要部ブロック図である。
【図１３】ＰＷＭ／ＰＦＭ制御切り替え機構を備えたスイッチングレギュレータの構成を示すブロック図である。
【図１４】一般的なスイッチングレギュレータの重負荷時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）はＮｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【図１５】一般的なスイッチングレギュレータの軽負荷時の動作電流および動作電圧波形を示す図であって、（Ａ）はインダクタ電流ＩＬの電流波形、（Ｂ）はスイッチングトランジスタ出力ＶＬＸの電圧波形、（Ｃ）Ｎｃｈスイッチングトランジスタのゲート駆動電圧波形、および（Ｄ）はＰｃｈスイッチングトランジスタのゲート駆動電圧波形をそれぞれ示す図である。
【符号の説明】
４０，４０Ａ〜４０Ｄ…電子装置、４１，４１Ａ，４１Ｂ…スイッチングレギュレータ４１、４２…整流ダイオード、４３…平滑用インダクタ、４４…平滑用キャパシタ、４５…負荷回路（ＬＳＩ）、４６，４７…分割抵抗、４１１…Ｐｃｈ（ｐチャネル）スイッチングトランジスタスイッチ、４１２…Ｎｃｈ（ｎチャネル）スイッチングトランジスタ、４１３…基準電圧源、４１４…ＰＦＭ制御切り替え電圧源、４１５…エラーアンプ、４１６，４１７…コンパレータ４１８…発振器、４１９…スイッチングレギュレータ制御回路、４２０…Ｐｃｈスイッチングトランジスタ駆動用のドライバ回路、４２１…Ｎｃｈスイッチングトランジスタ駆動用のドライバ回路、４２２…ディジタル／アナログコンバータ（ＤＡＣ）、４５１…ＣＰＵ、４５２…クロック発生ブロック、４５３…ロジックブロック、４５４，４５４Ｂ…パワーマネージメント（ＰＭ）ブロック、４５４１…整流切替レジスタ（ＲｅｃｔＲｅｇ）、４５４２…周波数レジスタ（ＦｒｑＲｅｇ）、４５４３，４５４３Ｂ…判定回路、４５４４…電源電圧設定レジスタ（ＶｏｌｔＲｅｇ）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic device having a switching regulator that generates a specified voltage from an input voltage and supplies a current corresponding to the operating current to a load circuit, and is mainly used for a battery-powered portable electronic device. It is related to effective technology for use in supply technology.
[0002]
[Prior art]
2. Description of the Related Art In recent years, LSIs mounted on portable devices have adopted techniques that dynamically change the operating clock frequency and power supply voltage according to the processing content of the LSI.
This is expressed by LSI power consumption Pc of “Pc = CV2f” (C is a charge / discharge capacity, V is a power supply voltage, and f is an operating clock frequency). By reducing power supply voltage V and frequency f, This is because power consumption can be greatly reduced.
[0003]
However, when viewed from a switching regulator that supplies driving power to the LSI, the dynamic change of the clock frequency and power supply voltage of the LSI means that the load current to be supplied fluctuates greatly.
As a general switching regulator control method, there is a PWM (Pulse Width Modulation) method. A switching regulator that employs a PWM method is characterized by high conversion efficiency and low output ripple in a region where the output current is relatively large.
[0004]
However, in a region where the output current is small, the switching loss that occurs when driving the switching transistor is larger than the power consumed by the load, and the conversion efficiency is significantly reduced.
In other words, when driving power is supplied to an LSI in which the load current fluctuates greatly, even if the LSI side reduces power consumption by reducing the clock frequency and the power supply voltage, the loss of the switching regulator increases and the LSI is reduced. There is a risk of offsetting the effect of power consumption.
[0005]
There is a PFM (Pulse Frequency Modulation) control system as a technique for suppressing such a conversion efficiency decrease at light load of the PWM system.
The PFM method is a method in which the switching frequency is changed according to the load current, and the switching frequency is lowered in a region where the load current is small. Therefore, it is possible to suppress deterioration in conversion efficiency due to switching loss at light load.
[0006]
In general, in order to maintain high conversion efficiency in a wide load current range, a PWM method is used in a region where the load current is large, and a method of switching to a PFM method is used in a region where the load current is small.
[0007]
FIG. 13 is a diagram illustrating a configuration example of an electronic device including a synchronous rectification step-down switching regulator employing a PWM / PFM switching method.
[0008]
  This electronic device 1 includes a synchronous rectification step-down switching regulator 2, a rectifier diode 3, a smoothing inductor 4, a smoothing capacitor 5, a load circuit (LSI) 6, and split resistors 7 and 8 for feeding back an output voltage. have.
  The switching regulator 2 includes a p-channel (Pch) switching transistor switch 21, an n-channel (Nch) switching transistor 22, a reference voltage source 23, a PFM control switching voltage source 24, an error amplifier 25, comparators 26 to 28, an oscillator 29, It has a switching regulator control circuit 30, a driver circuit 31 for driving a Pch switching transistor, and a driver circuit 32 for driving an Nch switching transistor.Integrated on chipHas been.
[0009]
14A shows the current waveform of the inductor current IL under heavy load, FIG. 14B shows the voltage waveform of the switching transistor output VLX, FIG. 14C shows the gate drive voltage waveform of the Nch switching transistor 22, and FIG. 14D shows the gate drive voltage waveform of the Pch switching transistor 21. 15A shows the current waveform of the inductor current IL at a light load, FIG. 15B shows the voltage waveform of the switching transistor output VLX, FIG. 15C shows the gate drive voltage waveform of the Nch switching transistor 22, and FIG. 15D shows the gate drive voltage waveform of the Pch switching transistor 21, respectively.
[0010]
In the electronic device 1 having such a configuration, as shown in FIGS. 14A to 14D, the switching regulator 2 operates in the continuous current mode at the time of heavy load.
On the other hand, when the load current is reduced, as shown in FIGS. 15A and 15C, the inductor current IL flowing through the inductor 4 during the ON period of the Nch switching transistor 22 becomes negative, and the inductor current IL Backflow occurs.
Normally, this reverse flow is prevented by turning off the Nch switching transistor 22 when the inductor current IL becomes zero. An operation mode in which the inductor current IL is zero during such a switching cycle is called a current discontinuous mode. In the current discontinuous mode, the output voltage Vout increases as the load current decreases.
As a result, the output voltage (error voltage Verr) of the error amplifier 25 decreases, and the control method of the switching regulator 2 is changed from the PWM method to the PFM method when the error voltage Verr exceeds the threshold voltage VPFM. That is, the operation in the current discontinuous mode is necessary for the shift to the PFM method.
[0011]
As a zero current detection method for realizing the current discontinuous mode operation, a method of monitoring the drain-source voltage in the Nch switching transistor 22, or a method of monitoring the voltage drop by inserting a sense resistor in the output line Is generally done.
[0012]
[Problems to be solved by the invention]
However, the method of monitoring the drain-source voltage of the Nch switching transistor 22 has a high sensitivity for detecting this because the drain-source voltage is very small in the region where the load current is very small. The comparator 27 is required.
Further, in the method of inserting a sense resistor in the output line and monitoring the voltage, a loss in the sense resistor occurs in addition to the need for a highly sensitive comparator. Therefore, regardless of which method is selected, overheads such as difficulty in circuit design, an increase in area, and an increase in power consumption occur.
[0013]
The present invention has been made in view of such circumstances, and an object thereof is to provide an electronic device that can suppress overhead associated with switching of a control method and can maintain a switching regulator with high efficiency in a wide load current range. It is in.
[0014]
[Means for Solving the Problems]
  In order to achieve the above object, an electronic device according to the present invention includes a load circuit that outputs a rectification method switching signal according to an operating current;It can operate with the first rectification method and the second rectification method, operates with the first rectification method when the load current is large, operates with the second rectification method when the load current is small, A switching regulator that switches between the first rectification method and the second rectification method according to a rectification method switching signal from the load circuit, and that generates a voltage according to the rectification method switching signal, and a voltage output terminal of the switching regulator A rectifier diode connected to the switching regulator, and an inductor connected between the voltage output terminal of the switching regulator and a power supply terminal of the load circuit, wherein the switching regulator has a first terminal as a power supply voltage source. A first switching transistor having a second terminal connected to the voltage output terminal, a first terminal connected to a reference potential source, and a second terminal connected to the voltage output terminal; A second switching transistor connected to the voltage output terminal; and an error amplifier that outputs an error voltage by comparing a reference voltage with a voltage corresponding to a drive voltage of a connection portion between the inductor and the power supply terminal of the load circuit. When the voltage corresponding to the drive voltage is lower than the reference voltage, the error voltage is increased and output, and when the voltage is higher, the error amplifier is output with the error voltage lowered, and the output error voltage of the error amplifier. And the control switching voltage, the first comparator that outputs a signal according to the comparison result, and the output signal of the first comparator indicates that the output error voltage is higher than the control voltage switching voltage Oscillates a signal having a predetermined waveform, and when it indicates low, the oscillator oscillates by reducing the oscillation frequency according to the output signal, and the above A second comparator that compares the output signal of the vibrator with the output error voltage and outputs a signal according to the comparison result, and a control circuit that controls voltage generation according to the rectification method switching signal, and When the rectification method switching signal indicates the first rectification method, the control circuit is configured to increase or decrease the output voltage based on the output signal of the second comparator. When the ratio of the on-time and the on-time of the second switching transistor is controlled to be changed, and the rectifying method switching signal indicates the second rectifying method, the second switching transistor is turned off. And control to drive the first switching transistor based on the output signal of the second comparator..
[0015]
Preferably, the load circuit has a first operation mode that consumes a first operation current, and a second operation mode that consumes a second operation current smaller than the first operation mode. In the first operation mode, the load circuit instructs the switching regulator to select the first rectification method, and in the second operation mode, the load circuit supplies the second to the switching regulator. The rectification method switching signal for instructing selection of the rectification method is output.
[0016]
Preferably, the load circuit has a function of changing an operating frequency according to the processing content to be executed. When the load circuit operates at a frequency higher than a specified frequency, the load circuit And instructing the switching regulator to select the second rectification method when the load circuit operates at a frequency lower than a specified frequency. The rectification method switching signal is output.
[0017]
  Preferably, the load circuit has a function of changing an operating frequency and a power supply voltage in accordance with processing contents to be executed, and the load circuit has a frequency / power supply voltage larger than a specified frequency / power supply voltage combination. If the load circuit operates at a frequency / power supply voltage lower than a specified frequency / power supply voltage, the switching regulator is instructed to select the first rectification method. Outputs the rectification method switching signal to instruct the switching regulator to select the second rectification method.And a function of changing the reference voltage applied to the error amplifier according to the power supply voltage to be changed..
[0018]
The first rectification method is a synchronous rectification method, and the second rectification method is a diode rectification method.
[0019]
The switching regulator can be operated by two control methods, a PWM method and a PFM method. When operating by the first rectification method, the PWM method is selected, and the switching regulator operates by the second rectification method. If so, the operation is performed by automatically switching between the PWM method and the PFM method according to the load current.
[0020]
The switching regulator and the load circuit are provided on one semiconductor integrated circuit.
[0021]
According to the present invention, for example, the load circuit outputs a rectification method switching signal instructing the switching regulator to select the first rectification method in the first operation mode.
In this case, the switching regulator operates in a first rectification method, for example, a synchronous rectification method, and supplies a current corresponding to the operation current of the load circuit to the load circuit.
On the other hand, in the second operation mode, a rectification method switching signal for instructing the switching regulator to select the second rectification method is output.
In this case, the switching regulator operates in a second rectification method, for example, a diode rectification method, and supplies a current corresponding to the operating current of the load circuit to the load circuit.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0023]
First embodiment
FIG. 1 is a circuit diagram showing a first embodiment of an electronic device according to the present invention.
[0024]
  As shown in FIG. 1, the electronic device 40 includes a switching regulator 41, for example, a rectifier diode 42 made of a Schottky diode, a smoothing inductor 43, and a smoothing capacitor.44, Load circuit (LSI)45And split resistors for feedback of output voltage46, 47have.
[0025]
The switching regulator 41 includes a Pch (p channel) switching transistor switch 411, an Nch (n channel) switching transistor 412, a reference voltage source 413, a PFM control switching voltage source 414, an error amplifier 415, comparators 416 and 417, an oscillator 418, and a switching regulator. It has a control circuit 419, a driver circuit 420 for driving a Pch switching transistor, and a driver circuit 421 for driving an Nch switching transistor.
[0026]
  The switching regulator 41 has one component.Integrated on chipAnd have terminals T1 to T6 for connection to external elements, circuits, and the like.
  Terminals T1 and T6 are connected to a power source (not shown), for example, a lithium ion battery having a power source voltage Vin (for example, 3.6 V to 4.2 V).
  Terminal(Voltage output terminal)T <b> 2 is connected to the cathode of the rectifier diode 42 and one end of the smoothing inductor 43.
  Terminal T3 is a divided resistor connected in series46 and 47Connected to the connection point.
  The terminal T4 is connected to the supply line of the rectification method switching signal S45 of the load circuit 45.
  The terminal T5 is connected to a reference potential (ground potential) Vss.
  The other end of the smoothing inductor 43 is the smoothing capacitor.44Are connected to the power supply terminal of the load circuit 45 and one end of the resistor 47.
  The second electrode of the smoothing capacitor 44 and one end of the resistor 46 are connected to the reference potential Vss.
[0027]
  In the switching regulator 41, a Pch switching transistor (First switching transistor)411 sources(First terminal)Is connected to the terminal T1, and the drain(Second terminal)Is connected to the terminal T2, and the gate is connected to the supply line of the drive signal S420 of the driver circuit 420.
  Nch switching transistor (Second switching transistor)412 sources(First terminal)Is connected to the reference potential Vss and the drain(Second terminal)Is connected to the terminal T2, and the gate is connected to the supply line of the drive signal S421 of the driver circuit 421.
  The inverting input (−) of the error amplifier 415 is connected to the terminal T3, the non-inverting input (+) is connected to the reference voltage source 413, and the output is a comparator.(First comparator)416 inverting input (-) and comparator(Second comparator)417 is connected to the inverting input (-).
  The non-inverting input (+) of the comparator 416 is connected to the PFM control switching voltage source 414, and the output is supplied to the oscillator 418.
[0028]
  The switching regulator 41 switches the PFM control by the PFM control switching voltage source 414 in the comparator 416 in the standby mode.Voltage V PFM ThanWhen the error voltage Verr becomes low, the PWM method is automatically switched to the PFM method, and the PFM control switching powerPressure V PFM ThanWhen the error voltage Verr increases, the PFM method is automatically switched to the PWM method.
[0029]
The oscillator 418 outputs a signal S418 that is a triangular wave in response to the output signal S416 of the comparator 416.
The non-inverting input (+) of the comparator 417 is connected to the supply line of the oscillation signal S418 of the oscillator 418. The comparator 417 compares the oscillation signal S418 with the error voltage Verr from the error amplifier 415, and outputs a signal S417 corresponding to the comparison result to the control circuit 419.
[0030]
The control circuit 419 is a diode rectification method that is a second rectification method that is driven by a synchronous rectification method that is the first rectification method in response to an instruction of the rectification method switching signal S45 by the load circuit 45 that is input via the terminal T4. In accordance with the determined rectification method, the control signals CTL1 and CTL2 are output to the driver circuits 420 and 421 to perform drive control of the Pch switching transistor 411 and the Nch switching transistor 412.
[0031]
Specifically, when the control circuit 419 determines that the driving is performed by the synchronous rectification method, the ON period and the OFF period of the Pch switching transistor 411 and the Nch switching transistor 412 are determined according to the output signal S417 of the comparator 417. Control signals CTL1 and CTL2 are output to the driver circuits 420 and 421 so as to perform PWM control for controlling the duty.
In this case, the switching regulator 41 operates in the continuous current mode.
[0032]
On the other hand, when the control circuit 419 determines to drive the diode rectification method, the control circuit 419 outputs the control signal CTL2 to the driver circuit 421 so as to keep the Nch switching transistor 412 in the OFF state, and is externally connected to the Pch switching transistor 411. The control signal CTL1 is output to the driver circuit 420 so as to be operated by the rectifier diode 42.
[0033]
  In the load circuit 45, a voltage VLX output from the switching regulator 41 is smoothed by the inductor 43 and the capacitor 45, and a drive voltage Vout of about 1.5 V to 3.3 V, for example, is supplied to the power supply terminal.
  Load circuit (LSI) according to the first embodiment45Has two operation modes: an active mode as a first operation mode which is an operation state and a standby mode as a second operation mode which is a non-operation state.
[0034]
In the active mode, since the current consumed by the LSI is large, it is necessary to operate the switching regulator 41 by the PWM control and the synchronous rectification method. In the active mode, the load circuit 41 outputs a rectification method switching signal S45 that instructs the switching regulator 41 to operate in the PWM control and the synchronous rectification method to the control circuit 419 of the switching regulator 41.
On the other hand, in the standby mode, the load circuit 45 outputs to the control circuit 419 of the switching regulator 41 a rectification method switching signal S45 that instructs the switching regulator 41 to operate in the diode rectification method.
[0035]
The rectification method switching signal S45 output from the load circuit 45 may be 1-bit data or multi-bit data. In the case of multi-bit data, it may be transmitted as parallel data to the switching regulator 41, or may be converted into serial data and transmitted in order to reduce the number of signal lines.
[0036]
Next, the operation of the above configuration will be described with reference to FIGS. 2 (A) to 2 (D) and FIGS. 3 (A) to 3 (D).
[0037]
FIGS. 2A to 2D are diagrams showing operating current and operating voltage waveforms in the active mode, where FIG. 2A shows the current waveform of the inductor current IL, and FIG. 2B shows the switching transistor output. 2C shows the voltage waveform of VLX, FIG. 2C shows the gate drive voltage waveform of the Nch switching transistor 412, and FIG. 2D shows the gate drive voltage waveform of the Pch switching transistor 411.
3A to 3D are diagrams showing operating current and operating voltage waveforms in the standby mode, in which FIG. 3A shows the current waveform of the inductor current IL, and FIG. 3B shows the switching transistor. FIG. 3C shows the voltage waveform of the output VLX, FIG. 3C shows the gate drive voltage waveform of the Nch switching transistor 412, and FIG. 3D shows the gate drive voltage waveform of the Pch switching transistor 411.
[0038]
In the active mode, since the load circuit 45 consumes a large amount of current, the rectification method switching signal S45 that instructs the switching regulator 41 to operate in the PWM control and the synchronous rectification method is controlled from the load circuit 45 to the switching regulator 41. It is output to the circuit 419.
[0039]
In the control circuit 419, it is determined that the driving should be performed in the synchronous rectification method in accordance with the instruction of the rectification method switching signal S45 by the load circuit 45 input via the terminal T4. Then, the control signals CTL1 and CTL2 are sent from the control circuit 419 so as to perform PWM control for controlling the duty between the ON period and the OFF period of the Pch switching transistor 411 and the Nch switching transistor 412 according to the output signal S417 of the comparator 417. It is output to the driver circuits 420 and 421.
In this case, the switching regulator 41 operates in a continuous current mode.
[0040]
For example, when the inductor current IL flowing through the inductor 43 increases due to a change in the operating state of the LSI 45, the voltage Vout smoothed by the inductor 43 and the capacitor 44 decreases.
This voltage Vout is divided by the dividing resistors 46 and 47 and input to the error amplifier 415 via the terminal T3 of the switching regulator 41.
In the error amplifier 415, since the input voltage is lower than the reference voltage, the output error voltage Verr becomes higher and is supplied to the comparators 416 and 417.
The comparator 416 outputs a signal S416 corresponding to the comparison result between the PFM control switching voltage VPFM and the input error voltage Verr to the oscillator 418.
In the oscillator 418, a signal S 418 that is a triangular wave is output to the comparator 417 in response to the output signal S 416 of the comparator 416.
The comparator 417 compares the oscillation signal S418 with the error voltage Verr from the error amplifier 415, and outputs a PWM signal S417 according to the comparison result to the control circuit 419.
At this time, in the control circuit 419, based on the PWM signal S417, the control signals CTL1, CTL2 are changed so as to change the ratio of the on time of the Pch switching transistor 411 and the on time of the Nch switching transistor 412 so as to increase the output voltage. Is output from the control circuit 419 to the driver circuits 420 and 421.
This control state is continued until the voltage obtained by dividing the voltage Vout supplied to the error amplifier 415 of the switching regulator 41 becomes equal to the reference voltage.
[0041]
As a result, electric charges are supplied to the terminal T2 through the Pch switching transistor 411, so that the output voltage VLX, and hence the voltage Vout, rises.
Next, for example, when the inductor current IL flowing through the inductor 43 decreases due to a change in the operating state of the LSI 45, the voltage Vout smoothed by the inductor 43 and the capacitor 44 increases. Then, the voltage obtained by dividing the voltage Vout supplied to the error amplifier 415 of the switching regulator 41 becomes higher than the reference voltage Vref.
In the error amplifier 415, since the input voltage rises from the reference voltage, the output error voltage Verr becomes low and is supplied to the comparators 416 and 417.
The comparator 416 outputs a signal S416 corresponding to the comparison result between the PFM control switching voltage VPFM and the input error voltage Verr to the oscillator 418.
In the oscillator 418, a signal S 418 that is a triangular wave is output to the comparator 417 in response to the output signal S 416 of the comparator 416.
The comparator 417 compares the oscillation signal S418 with the error voltage Verr from the error amplifier 415, and outputs a PWM signal S417 according to the comparison result to the control circuit 419.
At this time, in the control circuit 419, based on the PWM signal S417, the control signals CTL1, CTL2 are changed so as to change the ratio of the on time of the Pch switching transistor 411 and the on time of the Nch switching transistor 412 so as to lower the output voltage. Is output from the control circuit 419 to the driver circuits 420 and 421.
This control state is continued until the voltage obtained by dividing the voltage Vout supplied to the error amplifier 415 of the switching regulator 41 becomes equal to the reference voltage. As a result, electric charge is supplied to the terminal T2 through the Pch switching transistor 411, so that the output voltage VLX, and hence the voltage Vout, drops.
[0042]
Here, when the load circuit 45 is switched from the active mode to the standby mode, the rectification method switching signal S45 instructing the switching regulator 41 to operate in the diode rectification method is output from the load circuit 45 to the control circuit 419 of the switching regulator 41. Is done.
[0043]
In the control circuit 419, it is determined that the driving should be performed in the synchronous rectification method in accordance with the instruction of the rectification method switching signal S45 by the load circuit 45 input via the terminal T4. Then, the control signal CTL2 is output from the control circuit 419 to the driver circuit 421 so as to keep the Nch switching transistor 412 in the OFF state, and the control signal CTL1 is operated by the Pch switching transistor 411 and the external rectifier diode 42. It is output to the driver circuit 420.
As a result, while the load circuit 45 is in the standby mode, the Nch switching transistor 412 is held in the OFF state as shown in FIG.
In this state, the switching regulator 41 operates by diode rectification by the Pch switching transistor 411 and the Schottky diode 42 as shown in FIGS. 3 (A), (B), and (D).
[0044]
In the switching regulator 41, the output voltage Vout increases as the load current decreases during diode rectification, and as a result, the error voltage Verr decreases. In the comparator 416, when the error voltage Verr becomes lower than the PFM control switching voltage VPFM by the PFM control switching voltage source 414, the PWM system is automatically switched to the PFM system. During operation in the PFM method, the oscillation frequency of the oscillator 418 decreases according to the signal S416, and the number of times of driving the Pch switching transistor 411 is reduced. The oscillation frequency of the oscillator 418 is reduced until the voltage obtained by dividing the voltage Vout supplied to the error amplifier 415 of the switching regulator 41 becomes equal to the reference voltage.
On the other hand, when the error voltage Verr is increased by the PFM control switching voltage VPFM, the PFM method is automatically switched to the PWM method.
[0045]
In the case of diode rectification, a loss due to a forward voltage drop of the diode is generated, and thus the efficiency is lowered in a region where the load current is large. However, the consumption current of the load circuit (LSI) 45 in the standby state is very small. The loss due to the forward voltage drop is negligible.
[0046]
As described above, according to the first embodiment, there are two operation modes, that is, an active mode that is an operation state and a standby mode that is a non-operation state. In the active mode, the switching regulator 41 performs PWM control. The load circuit 44 outputs a rectification method switching signal S45 instructing to operate in the synchronous rectification method and outputs a rectification method switching signal S45 instructing the switching regulator 41 to operate in the diode rectification method in the standby mode. In response to the instruction of the rectification method switching signal S45 from the load circuit 45, it is determined whether to drive in the synchronous rectification method or the diode rectification method, and the control signals CTL1 and CTL2 are sent to the driver circuit 420, in accordance with the determined rectification method. 421 to output the Pch switching transistor 411 Since there is provided a switching regulator 41 that includes a control circuit 419 for controlling the driving of the Nch switching transistor 412, it is possible to obtain the following effects.
That is, the zero current detection that is necessary when the current type synchronous rectification is used in the current discontinuous mode operation is not required, and a highly accurate zero current detection comparator is unnecessary.
Thereby, the difficulty of switching regulator design can be eased.
In addition, the self-power consumption of the switching regulator can be reduced. Reduction of self-power consumption at light load greatly contributes to improvement of conversion efficiency.
[0047]
Second embodiment
FIG. 4 is a circuit diagram showing a second embodiment of the electronic device according to the present invention.
[0048]
The second embodiment is different from the first embodiment described above in that the load circuit (LSI) 45A has a function of changing the operating frequency according to the processing content.
[0049]
Since the power consumption Pc of the LSI is expressed by “Pc = CV2f” as described above, the power consumption of the LSI can be reduced in proportion to the frequency. That is, the load current decreases in proportion to the operating frequency.
[0050]
FIG. 5 is a diagram showing the relationship between the operating frequency and the load current when the frequency setting in six steps is possible. FIG. 6 is a diagram showing a waveform of the inductor current ILX with respect to a change in load current.
[0051]
In the second embodiment, it is assumed that the load current at the maximum operating frequency fmax is Imax, and the ripple current of the inductor current is 0.4Imax. That is, when the load current is 0.2 Imax or less, the switching regulator needs to be operated in the current discontinuous mode.
According to the correspondence table of FIG. 5, this corresponds to the case where the operating frequency of the LSI is 0.125 fmax or less.
Therefore, when the operating frequency of the LSI becomes 0.125 fmax or less, an instruction to switch from synchronous rectification to diode rectification should be issued to the switching regulator 41.
Actually, since the input voltage Vin as the battery voltage changes, the ripple current also changes accordingly. Therefore, the point for switching from synchronous rectification to diode rectification needs to be determined in consideration of these conditions.
[0052]
FIG. 7 is a diagram illustrating a specific configuration example of the load circuit (LSI) according to the second embodiment.
The load circuit 45A includes a frequency control mechanism and a switching regulator rectifier switching mechanism.
The load circuit 45A includes a CPU 451, a clock generation block 452, a logic block 453, and a power management (PM) block 454, as shown in FIG.
The power management block 454 includes a rectification switching register (Rect Reg) 4541, a frequency register (Frq Reg) 4542, and a determination circuit 4543.
[0053]
  In the load circuit 45A having such a configuration, the clock generation block 452 has a function of switching the six-stage frequencies shown in FIG.
  The CPU 451 instructs the clock generation circuit 452 with the optimum clock frequency by the clock frequency setting signal S451a according to the processing content.
  In the clock generation block 452, a clock signal CLK is generated according to the clock frequency setting signal S451a and supplied to the CPU 451, the logic block 453, and the power management block 454.
  The clock frequency setting signal S451a from the CPU 451 is also supplied to the power management block 454.
  In the power management (PM) block 454, the frequency designated by the clock frequency setting signal S451a supplied from the CPU 451 is set in the frequency register 4542.
  The determination circuit 4543 compares the value F2 set in the frequency register 4542 with the content F1 of the rectification switching register 4541 corresponding to the setting signal S451b supplied from the CPU 451.
  Here, the set value F1 of the rectification switching register 4541 is determined in advance based on the operating conditions of the switching regulator 41, and is set in the register when the LSI is booted. Second implementationIn case of formIs 0.2 fmax.
[0054]
The determination circuit 4543 compares the value F2 of the frequency register 4542 and the set value F1 of the rectification switching register 4541. Send instructions.
Here, the rectification method switching signal S45A may be 1-bit data or multi-bit data. In the case of multi-bit data, it may be transmitted as parallel data to the switching regulator, or may be converted into serial data and transmitted in order to reduce signal lines.
[0055]
In the second embodiment, the switching regulator 41 operates by diode rectification while the rectification method switching signal S45A is activated.
Since the subsequent operation of the switching regulator is the same as that of the first embodiment described above, description thereof is omitted.
[0056]
According to the second embodiment, the same effect as that of the first embodiment described above can be obtained.
[0057]
Third embodiment
FIG. 8 is a circuit diagram showing a third embodiment of the electronic device according to the present invention.
[0058]
The third embodiment differs from the second embodiment described above in that the load circuit (LSI) 45B has a function of changing the power supply voltage in addition to the function of changing the operating frequency according to the processing content. There is to be.
[0059]
By changing the operating frequency according to the processing content, the power supply voltage at which the LSI can operate changes. Therefore, by supplying a power supply voltage corresponding to the operating frequency, the power consumption of the LSI can be greatly reduced as compared with the case where only the frequency is changed.
[0060]
A switching regulator 41B in FIG. 8 has a digital / analog converter (DAC) 422 instead of a reference voltage source.
The input of the DAC 422 is connected to the terminal T7, the terminal T7 is connected to the supply line of the power supply voltage setting signal S45B of the load circuit (LSI) 45B, and the analog output of the DAC 422 is supplied to the non-inverting input (+) of the error amplifier 415. The
[0061]
FIG. 9 is a diagram showing the relationship between the operating frequency and the load current when the combination of frequency / power supply voltage can be set in six steps.
In the third embodiment, the power supply voltage at which the LSI can operate at the maximum operating frequency fmax is defined as Vmax, and the power supply voltage value at which the LSI can operate at each operating frequency is defined. It is also assumed that the maximum load current is Imax and the maximum ripple current is 0.4Imax.
[0062]
According to the correspondence table of FIG. 9, when the operating frequency of the LSI becomes 0.25 fmax or less, an instruction to switch from synchronous rectification to diode rectification should be issued to the switching regulator.
Actually, in the case of the third embodiment, since both the input voltage Vin and the output voltage Vout change, the ripple current also changes accordingly, and the point for switching from synchronous rectification to diode rectification also changes. Therefore, the point for switching from synchronous rectification to diode rectification needs to be determined in consideration of these conditions.
[0063]
FIG. 10 is a diagram illustrating a specific configuration example of the load circuit (LSI) according to the third embodiment.
The load circuit 45B includes a frequency / power supply voltage control mechanism and a switching regulator rectification method switching mechanism.
The load circuit 45B in FIG. 10 differs from the load circuit 45A in FIG. 7 in that, in the power management block 454B, in addition to the rectification switching register (Rect Reg) 4541, the frequency register (Frq Reg) 4542, and the determination circuit 4543B, A voltage setting register (Volt Reg) 4544 is provided.
[0064]
  In the load circuit 45B having such a configuration, the clock generation block 452 has a function of switching the six-stage frequencies shown in FIG.
  The CPU 451 instructs the clock generation circuit 452 using the clock frequency setting signal S451a in accordance with the processing content.
  In the clock generation block 452, a clock signal CLK is generated in accordance with the clock frequency setting signal S451a and supplied to the CPU 451, the logic block 453, and the power management block 454B.
  The clock frequency setting signal S451a from the CPU 451 is also supplied to the power management block 454B.
  In the power management (PM) block 454B, the frequency designated by the clock frequency setting signal S451a supplied from the CPU 451 is set in the frequency register 4542.
  In the power management block 454B, the power supply voltage corresponding to the clock frequency is read from the power supply voltage setting register (Volt Reg) 4544 to the determination circuit 4543B, and the power to be supplied to the switching regulator 41B by the power supply voltage setting signal S45B. A voltage is indicated.
  In parallel with this, in the power management block 454B, the value F2 set in the frequency register 4542 and the content F1 of the rectification switching register 4541 corresponding to the setting signal S451b supplied from the CPU 451 are compared by the determination circuit 4543B.
  Here, the set value F1 of the rectification switching register 4541 is determined in advance based on the operating conditions of the switching regulator 41, and is set in the register when the LSI is booted. Second implementationIn case of formIs 0.2 fmax.
[0065]
Here, the frequency register (Frq Reg) 4542 is selected as an object to be compared with the rectification switching register (Rect Reg) 4541. However, the present invention is not limited to this, and a voltage setting register (Volt Reg) 4544 may be used. Both the frequency register (Frq Reg) 4542 and the voltage setting register (Volt Reg) 4544 may be used.
Subsequent operations are the same as those in the first and second embodiments, and a description thereof will be omitted.
[0066]
According to the third embodiment, the same effects as those of the first and second embodiments described above can be obtained.
[0067]
Fourth embodiment
FIG. 11 is a circuit diagram showing a fourth embodiment of the electronic device according to the present invention.
[0068]
In the fourth embodiment, the switching regulator 41A in the second embodiment described above is formed on-chip in an LSI (load circuit) 45C. According to the fourth embodiment, by mounting the switching regulator 41A together with the LSI 45C, the mounting area related to the switching regulator 41A can be reduced, and the cost can be reduced.
[0069]
In recent LSIs, the internal circuit power supply voltage and the input / output circuit power supply voltage are often different. In such a case, the input / output circuit power supply voltage of the LSI is used as the input voltage Vin, and the output voltage Vout of the switching regulator is supplied as the internal circuit power supply voltage, thereby providing a single power supply LSI. it can. This can reduce the design burden on the system designer.
[0070]
Fifth embodiment
FIG. 12 is a circuit diagram showing a fifth embodiment of the electronic device according to the present invention.
[0071]
In the fourth embodiment, the switching regulator 41B in the third embodiment described above is formed on-chip in an LSI (load circuit) 45D. According to the fourth embodiment, by mounting the switching regulator 41B together with the LSI 45D, the mounting area related to the switching regulator 41B can be reduced, and the cost can be reduced.
[0072]
Thus, according to the fifth embodiment, the same effect as that of the fourth embodiment described above can be obtained.
[0073]
【The invention's effect】
According to the present invention, since the detection circuit for preventing reverse current of the synchronous rectification switching regulator can be eliminated, the difficulty of designing the switching regulator can be reduced.
Furthermore, since a highly sensitive zero current detection comparator is not required, the power consumption can be reduced and the self-power consumption of the switching regulator can be reduced. This can be expected to improve conversion efficiency at light loads.
[0074]
In addition, according to the present invention, the switching regulator is on-chip in a load circuit serving as a load, so that a reduction in cost due to a reduction in mounting area can be expected.
Furthermore, power consumption associated with communication between the load circuit and the switching regulator can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of an electronic apparatus according to the invention.
FIGS. 2A to 2D are diagrams showing operating current and operating voltage waveforms in an active mode, where FIG. 2A shows a current waveform of an inductor current IL, and FIG. 2B shows a switching transistor output VLX; (C) is a figure which shows the gate drive voltage waveform of an Nch switching transistor, and (D) is a figure which respectively shows the gate drive voltage waveform of a Pch switching transistor.
FIGS. 3A to 3D are diagrams showing operating currents and operating voltage waveforms in a standby mode, where FIG. 3A is a current waveform of inductor current IL, and FIG. 3B is a voltage of switching transistor output VLX; (C) A gate drive voltage waveform of an Nch switching transistor, and (D) are diagrams showing a gate drive voltage waveform of a Pch switching transistor, respectively.
FIG. 4 is a circuit diagram showing a second embodiment of the electronic device according to the present invention.
FIG. 5 is a diagram illustrating an operating frequency and load current of an LSI according to a second embodiment and a rectification method of a switching regulator corresponding to each of the operating frequency and the load current.
FIG. 6 is a diagram showing an inductor current waveform when a load current fluctuates in the second embodiment.
FIG. 7 is a diagram illustrating a specific configuration example of a load circuit (LSI) according to a second embodiment.
FIG. 8 is a principal block diagram showing a third embodiment of the electronic device according to the present invention.
FIG. 9 is a diagram illustrating an LSI operating frequency, a power supply voltage, a load current, and a switching regulator rectification method corresponding to each in the third embodiment.
FIG. 10 is a diagram illustrating a specific configuration example of a load circuit (LSI) according to a third embodiment.
FIG. 11 is a principal block diagram showing a fourth embodiment of the electronic apparatus according to the present invention.
FIG. 12 is a principal block diagram showing a fifth embodiment of an electronic device according to the present invention.
FIG. 13 is a block diagram showing a configuration of a switching regulator provided with a PWM / PFM control switching mechanism.
14A and 14B are diagrams showing an operating current and an operating voltage waveform at a heavy load of a general switching regulator, where FIG. 14A is a current waveform of an inductor current IL, FIG. 14B is a voltage waveform of a switching transistor output VLX, (C) is a figure which shows the gate drive voltage waveform of an Nch switching transistor, and (D) is a figure which respectively shows the gate drive voltage waveform of a Pch switching transistor.
15A and 15B are diagrams showing an operating current and an operating voltage waveform at a light load of a general switching regulator, where FIG. 15A is a current waveform of an inductor current IL, FIG. 15B is a voltage waveform of a switching transistor output VLX, (C) The gate drive voltage waveform of the Nch switching transistor, and (D) are diagrams showing the gate drive voltage waveform of the Pch switching transistor, respectively.
[Explanation of symbols]
  40, 40A to 40D ... electronic device, 41, 41A, 41B ... switching regulator 41, 42 ... rectifier diode, 43 ... smoothing inductor, 44 ... smoothing capacitor, 45 ... load circuit (LSI), 46,47 ...Dividing resistor, 411 ... Pch(P channel) switching transistor switch, 412... Nch (n channel) switching transistor, 413... Reference voltage source, 414... PFM control switching voltage source, 415... Error amplifier, 416, 417. Control circuit, 420 ... driver circuit for driving Pch switching transistor, 421 ... driver circuit for driving Nch switching transistor, 422 ... digital / analog converter (DAC), 451 ... CPU, 452 ... clock generation block, 453 ... logic block, 454, 454B ... Power management (PM) block, 4541 ... Rectification switching register (Rect Reg), 4542 ... Frequency register (Frq Reg), 4543, 45 43B: determination circuit, 4544: power supply voltage setting register (Volt Reg).

Claims

A load circuit that outputs a rectification switching signal according to the operating current;
It can operate with the first rectification method and the second rectification method, operates with the first rectification method when the load current is large, operates with the second rectification method when the load current is small, A switching regulator that switches between the first rectification method and the second rectification method according to a rectification method switching signal from the load circuit, and that generates a voltage according to the rectification method switching signal;
A rectifier diode connected to the voltage output terminal of the switching regulator;
An inductor connected between the voltage output terminal of the switching regulator and a power supply terminal of the load circuit;
The switching regulator is
A first switching transistor having a first terminal connected to a power supply voltage source and a second terminal connected to the voltage output terminal;
A second switching transistor having a first terminal connected to a reference potential source and a second terminal connected to the voltage output terminal;
An error amplifier that outputs an error voltage by comparing a voltage corresponding to a drive voltage of a connection portion between the inductor and the power supply terminal of the load circuit and a reference voltage, and a voltage corresponding to the drive voltage is output from the reference voltage. An error amplifier that increases the error voltage when it is low and outputs the error voltage;
A first comparator that compares the output error voltage of the error amplifier with a control switching voltage and outputs a signal according to the comparison result;
When the output signal of the first comparator indicates that the output error voltage is higher than the control voltage switching voltage, a signal having a predetermined waveform is oscillated. When the output signal indicates that the output error voltage is lower, the oscillation frequency is set according to the output signal. An oscillator that oscillates with lowering,
A second comparator that compares the output signal of the oscillator and the output error voltage and outputs a signal according to the comparison result;
A control circuit that controls voltage generation according to the rectification method switching signal,
The control circuit is
When the rectification method switching signal indicates the first rectification method, the on-time of the first switching transistor and the above-described time are set so as to increase or decrease the output voltage based on the output signal of the second comparator. Control to change the on-time ratio of the second switching transistor;
When the rectification method switching signal indicates the second rectification method, the second switching transistor is controlled to be held in an off state, and the first comparator is controlled based on the output signal of the second comparator. An electronic device that drives and controls a switching transistor .

The load circuit has a first operation mode that consumes a first operation current, and a second operation mode that consumes a second operation current smaller than the first operation mode,
In the first operation mode, the load circuit instructs the switching regulator to select the first rectification method, and in the second operation mode, the load circuit performs the second operation on the switching regulator. The electronic device according to claim 1, wherein the rectification method switching signal instructing to select a rectification method is output.

The electronic device according to claim 1, wherein the first rectification method is a synchronous rectification method, and the second rectification method is a diode rectification method.

The electronic device according to claim 2, wherein the first rectification method is a synchronous rectification method, and the second rectification method is a diode rectification method.

The switching regulator can be operated by two control methods, a PWM method and a PFM method. When operating by the first rectification method, the PWM method is selected, and the switching regulator is operated by the second rectification method. 5. The electronic device according to claim 4, wherein the operation is performed by automatically switching between the PWM method and the PFM method according to the load current.

The electronic device according to claim 5, wherein the switching regulator and the load circuit are provided on one semiconductor integrated circuit.

The load circuit has a function of changing an operating frequency according to the processing content to be executed. When the load circuit operates at a frequency higher than a specified frequency, the first rectification is performed with respect to the switching regulator. When the load circuit operates at a frequency lower than a prescribed frequency, the rectification method switching signal is instructed to select the second rectification method for the switching regulator. The electronic device according to claim 1.

The electronic device according to claim 7, wherein the first rectification method is a synchronous rectification method, and the second rectification method is a diode rectification method.

The switching regulator can be operated by two control methods, a PWM method and a PFM method. When operating by the first rectification method, the PWM method is selected, and the switching regulator is operated by the second rectification method. The electronic device according to claim 8, wherein the operation is performed by automatically switching between the PWM method and the PFM method according to the load current.

The electronic device according to claim 9, wherein the switching regulator and the load circuit are provided on one semiconductor integrated circuit.

The load circuit has a function of changing the operating frequency and the power supply voltage according to the processing content to be executed, and when the load circuit operates at a frequency / power supply voltage larger than a specified frequency / power supply voltage combination, When the switching regulator is instructed to select the first rectification method and the load circuit operates at a frequency / power supply voltage lower than a specified frequency / power supply voltage, the switching regulator Outputting the rectification method switching signal instructing to select the second rectification method ;
The electronic device according to claim 1, wherein the electronic device has a function of changing a reference voltage applied to the error amplifier according to the power supply voltage to be changed .

The electronic device according to claim 11, wherein the first rectification method is a synchronous rectification method, and the second rectification method is a diode rectification method.

The switching regulator can be operated by two control methods, a PWM method and a PFM method. When operating by the first rectification method, the PWM method is selected, and the switching regulator is operated by the second rectification method. The electronic device according to claim 12, wherein the operation is performed by automatically switching between the PWM method and the PFM method according to the load current.

The electronic device according to claim 13, wherein the switching regulator and the load circuit are provided on one semiconductor integrated circuit.