JP4104106B2

JP4104106B2 - Ferroelectric film, ferroelectric film manufacturing method, ferroelectric capacitor, ferroelectric capacitor manufacturing method, and ferroelectric memory device

Info

Publication number: JP4104106B2
Application number: JP2001101611A
Authority: JP
Inventors: 達也下田; 尚男西川; 昌宏古沢; 栄治名取; 洋興三谷; 貴志大久保
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2008-06-18
Anticipated expiration: 2021-03-30
Also published as: JP2002299580A

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリ装置に関する。
【０００２】
【背景技術】
現在、ＩＣメモリとして強誘電体メモリ装置が提案されている。強誘電体メモリ装置は、強誘電体膜を有し、この強誘電体膜を１対の電極で挟んで構成されており、自発分極によりデータを保持するものである。この強誘電体膜は、一般に、ＰＺＴに代表されるペロブスカイト結晶構造を有する無機系の酸化物強誘電体物質からなる。
【０００３】
しかし、酸化物強誘電体の形成には、通常、高温における酸素雰囲気下での熱処理が必要となる。このため、以下のような問題が発生する。１）電極材料として、プラチナやイリジウムなどの貴金属を用いなければならないため、材料コストが増大する。２）アルミニウムやタングステンなどを配線材料とするＬＳＩプロセスとの適合性が悪い。
【０００４】
また、酸化物強誘電体物質は、微細加工する際のドライエッチングで一般的に用いられるエッチングガスとの反応性が乏しい。このため、酸化物強誘電体は、微細な加工が困難である。
【０００５】
そこで、現在、強誘電体物質として、ポリフッ化ビニリデン系の有機強誘電体材料が提案されている。しかし、ポリフッ化ビニリデン系の有機強誘電体材料は、駆動電圧が高く、応答速度が遅いという問題を有する。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、酸化物強誘電体材料やポリフッ化ビニリデン系の有機強誘電体材料でないものからなる、新規の強誘電体膜およびその製造方法を提供することにある。
【０００７】
本発明の他の目的は、上記本発明に係る強誘電体膜を有する強誘電体キャパシタおよびその製造方法を提供することにある。
【０００８】
本発明の他の目的は、上記本発明に係る強誘電体キャパシタを有する強誘電体メモリ装置を提供することにある。
【０００９】
【課題を解決するための手段】
（強誘電体膜）
本発明の強誘電体膜は、ドナーを含む膜と、アクセプターを含む膜とを有する。
【００１０】
ここで、「ドナー」とは、アクセプターに電子を与えやすい物質をいう。つまり、「アクセプター」とは、ドナーから電子を受け取りやすい物質をいう。
【００１１】
本発明の強誘電体膜が強誘電性を示す理由は、後に詳述する。
【００１２】
本発明の強誘電体膜は、少なくとも次のいずれかの態様をとることができる。
【００１３】
（１）ドナーを含む膜と、アクセプターを含む膜とは、互いに接触して形成されている態様である。
【００１４】
（２）前記ドナーから前記アクセプターに電子が移動するとともに、正の電荷が、前記ドナーを含む膜から前記アクセプターを含む膜へ移動する態様である。
【００１５】
（３）前記ドナーは、フルバレン骨格を有するドナー、メタロセン骨格を有するドナーおよびドナー性金属錯体の群から選択される少なくとも１種である態様である。
【００１６】
（４）前記アクセプターは、キノン骨格を有するアクセプター、フラーレン系化合物およびアクセプター性金属錯体の群から選択される少なくとも１種である態様である。
【００１７】
（５）前記ドナーを含む膜は、ドナーが高分子中に分散されて構成されている態様である。
【００１８】
（６）前記アクセプターを含む膜は、アクセプターが高分子中に分散されて構成されている態様である。
【００１９】
（７）前記高分子は、ポリメチルメタクリレート、ポリカーボネート、ポリアルボネート、ポリジアリルフタレート、ポリチオフェン、ポリカルバゾールおよびこれらの誘導体のうち少なくとも１種である態様である。
【００２０】
（８）前記ドナーを含む膜と、前記アクセプターを含む膜とが積層された態様である。
【００２１】
（９）前記強誘電体膜は、ドナーを含む膜を複数有し、かつ、アクセプターを含む膜を複数有し、
前記アクセプターを含む膜と、前記ドナーを含む膜とは、交互に積層されている態様である。
【００２２】
（強誘電体膜の製造方法）
本発明の強誘電体膜の製造方法は、ドナーを含む膜を形成する工程、および
アクセプターを含む膜を形成する工程を含む。
【００２３】
本発明の製造方法は、少なくとも次のいずれかの態様をとることができる。
【００２４】
（１）前記ドナーを含む膜と、前記アクセプターを含む膜とは、互いに接触して形成される態様である。
【００２５】
（２）前記ドナーから前記アクセプターに電子が移動するとともに、正の電荷が、前記ドナーを含む膜から前記アクセプターを含む膜へ移動する態様である。
【００２６】
（３）前記ドナーを含む膜および前記アクセプターを含む膜の少なくとも一方は、蒸着法により形成される態様である。
【００２７】
（４）前記ドナーを含む膜および前記アクセプターを含む膜の少なくとも一方は、スピンコート法により形成される態様である。
【００２８】
（５）前記ドナーを含む膜および前記アクセプターを含む膜の少なくとも一方は、インクジェット法により形成される態様である。
【００２９】
（６）前記ドナーは、本発明の強誘電体膜において示したものと同様の態様である。
【００３０】
（７）前記アクセプターは、本発明の示したものと同様の態様である。
【００３１】
（８）前記ドナーを含む膜は、ドナーが高分子中に分散されて構成されている態様である。
【００３２】
（９）前記ドナーを含む膜と、前記アクセプターを含む膜とは積層されて形成される態様である。
【００３３】
（１０）前記強誘電体膜は、ドナーを含む膜を複数有し、かつ、アクセプターを含む膜を複数有し、
前記ドナーを含む膜と、前記アクセプターを含む膜とは、交互に積層される態様である。
【００３４】
（１１）前記アクセプターを含む膜は、アクセプターが高分子中に分散されて構成されている態様である。
【００３５】
（１２）前記高分子は、本発明の示したものと同様の態様である。
【００３６】
（強誘電体キャパシタ）
本発明の強誘電体キャパシタは、請求項１〜８のいずれかに記載の強誘電体膜と、第１電極と、第２電極とを含み、
前記強誘電体膜は、少なくとも、前記第１電極と前記第２電極との間において、設けられている。
【００３７】
本発明の強誘電体キャパシタは、次のいずれかの態様をとることができる。
【００３８】
（１）前記強誘電体キャパシタは、前記第１電極、前記強誘電体膜および前記第２電極が、順次積層されて構成されている態様である。前記ドナーを含む膜と、前記アクセプターを含む膜とが積層された態様である。また、前記強誘電体膜は、ドナーを含む膜を複数有し、かつ、アクセプターを含む膜を複数有し、前記アクセプターを含む膜と、前記ドナーを含む膜とは、交互に積層されている態様であってもよい。
【００３９】
（２）前記強誘電体キャパシタは、前記第１電極、前記強誘電体膜および前記第２電極が、基体の表面方向に沿って順次並んで構成されている態様である。また、前記強誘電体キャパシタは、ドナーを含む膜およびアクセプターを含む膜が、基体の表面方向に沿って順次並んで構成されている態様であってもよい。
【００４０】
（強誘電体キャパシタの製造方法）
本発明の第１の強誘電体キャパシタの製造方法は、請求項１１〜２３のいずれかに記載の強誘電体膜の製造方法を含む。
【００４１】
（強誘電体メモリ装置）
本発明の第１の強誘電体メモリ装置は、請求項２４〜２９のいずれかに記載の強誘電体キャパシタを含む。
【００４２】
本発明の第２の強誘電体メモリ装置は、トランジスタ形成領域を構成する基体を含み、該基体上に所定パターンで配置された請求項２４〜２９のいずれかに記載の強誘電体キャパシタを有する。
【００４３】
本発明の第３の強誘電体メモリ装置は、半導体基板上に形成されたゲート絶縁層に、請求項２４〜２７のいずれかに記載の強誘電体キャパシタが接続されている。
【００４４】
本発明の第４の強誘電体メモリ装置は、請求項２４〜２７のいずれかに記載の強誘電体キャパシタからなるメモリセルがマトリクス状に配列され、
前記強誘電体キャパシタは、第１信号電極と、該第１信号電極と交差する方向に配列された第２信号電極と、少なくとも前記第１信号電極と前記第２信号電極との交差領域に配置された強誘電体膜と、を含む。
【００４５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００４６】
［第１の実施の形態］
以下、本発明に係る強誘電体膜を有する強誘電体キャパシタを説明する。図１は、第１の実施の形態に係る強誘電体キャパシタを模式的に示す断面図である。
【００４７】
強誘電体キャパシタＣ１００は、基体１００の上に形成されている。強誘電体キャパシタＣ１００は、下部電極（第１電極）２０、強誘電体膜３０および上部電極（第２電極）２２が順次積層されて、構成されている。強誘電体膜３０は、ドナーを含む膜３２と、アクセプターを含む膜３４とが順次積層されて構成されている。図１に示された例では、ドナーを含む膜３２の上に、アクセプターを含む膜３４が形成されているが、これに限定されず、アクセプターを含む膜の上に、ドナーを含む膜を形成してもよい。
【００４８】
ドナーを含む膜３２は、ドナーを高分子中に分散させた材料からなってもよいし、または、ドナーのみから構成されることもできる。ドナーとしては、たとえば、フルバレン骨格を有するドナー、メタロセン骨格を有するドナー、ドナー性金属錯体を挙げることができる。
【００４９】
フルバレン骨格を有するドナーとしては、たとえば、下記一般式（１）で表される化合物を挙げることができる。
【００５０】
【化１】

【００５１】
式中、Ｒ₁、Ｒ₂、Ｒ₃およびＲ₄は、Ｈ、アルキル基、−ＳＨまたは−ＳＲｍを表し、Ｘは、ＳまたはＳｅを表す。ここで、Ｒｍは、アルキル基を表す。
【００５２】
フルバレン骨格を有するドナーの具体例としては、１）Ｒ₁、Ｒ₂、Ｒ₃およびＲ₄がＨであり、ＸがＳである、テトラチアフルバレン（ＴＴＦ）、２）Ｒ₁、Ｒ₂、Ｒ₃およびＲ₄がＣＨ₃であり、ＸがＳｅである、テトラメチルテトラセレナフルバレン（ＴＭＴＳＦ）、３）下記式（２）で表される化合物のビスエチレンジチオテトラフルバレン（ＢＥＤＴ−ＴＴＦ）を挙げることができる。
【００５３】
【化２】

【００５４】
メタロセン骨格を有するドナーとしては、たとえば、下記一般式（３）で表される化合物を挙げることができる。
【００５５】
【化３】

【００５６】
式（３）中、Ｒは、たとえばＨまたはＣＨ₃を表し、ＭはたとえばＦｅ、Ｃｏ、Ｎｉ、Ｍｎ、Ｃｒ、ＲｕまたはＳｍを表す。なお、各Ｒは、相互に同じであっても、異なっていてもよい。
【００５７】
ドナー性金属錯体としては、たとえば、下記一般式（４）で表される化合物を挙げることができる。
【００５８】
【化４】

【００５９】
式中、Ｍは、たとえばＦｅ、Ｃｏ、Ｎｉ、Ｍｎ、Ｃｒ、ＲｕまたはＳｍを表す。
【００６０】
一般式（４）において、錯体の配位子は、Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子と、Ｒ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子およびＲ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（５）で表される化合物を挙げることができる。
【００６１】
【化５】

【００６２】
または、一般式（４）において、錯体の配位子は、Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子と、Ｒ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子およびＲ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（６）で表される化合物を挙げることができる。
【００６３】
【化６】

【００６４】
アクセプターを含む膜は、アクセプターを高分子中に分散させた材料からなってもよいし、または、アクセプターのみから構成されることもできる。アクセプターとしては、たとえば、キノン骨格を有するアクセプター、フラーレン系化合物、アクセプター性金属錯体を挙げることができる。
【００６５】
キノン骨格を有するアクセプターとしては、たとえば、下記一般式（７）により表される化合物を挙げることができる。
【００６６】
【化７】

【００６７】
一般式（７）において、ＲはたとえばＨ、Ｆ、ＣｌまたはＢｒを表し、ＸはたとえばＯ、Ｎ（ＣＮ）またはＣ（ＣＮ）₂を表す。
【００６８】
キノン骨格を有するアクセプターとしては、より具体的には、１）ＲがＨであり、ＸがＣ（ＣＮ）₂である、テトラシアノキノンジメタン（ＴＣＮＱ）、２）ＲがＣｌであり、ＸがＯである、クロラニルを挙げることができる。
【００６９】
フラーレン系化合物としては、たとえば、Ｃ₆₀、Ｃ₇₀、Ｃ₈₂、Ｃ₉₀、カーボンナノチューブを挙げることができる。
【００７０】
アクセプター性金属錯体としては、たとえば、下記一般式（８）により表される化合物を挙げることができる。
【００７１】
【化８】

【００７２】
式中、Ｍは、たとえばＦｅ、Ｃｏ、Ｎｉ、Ｍｎ、Ｃｒ、ＲｕまたはＳｍを表す。
【００７３】
一般式（８）において、錯体の配位子は、Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子と、Ｒ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子およびＲ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（９）で表される化合物を挙げることができる。
【００７４】
【化９】

【００７５】
または、一般式（８）において、錯体の配位子は、Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子と、Ｒ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子およびＲ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（１０）で表される化合物を挙げることができる。
【００７６】
【化１０】

【００７７】
（強誘電性を示す原理）
以下に、ドナーを含む膜３２と、アクセプターを含む膜３４との積層膜が、強誘電性を示す理由を説明する。
【００７８】
図１６（Ａ）に示すように、第１電極２０と第２電極２２との間において電圧を印加することにより、ドナーを含む膜３２とアクセプターを含む膜３４との界面において、ドナーからアクセプターに電子が移動し、分極する。その結果、ドナーを含む膜３２とアクセプターを含む膜３４との積層膜は、強誘電性を示すこととなる。なお、この積層膜が強誘電性を示すことは、後述する実験例からも明らかである。
【００７９】
また、図１６（Ｂ）に示すように、ドナーを含む膜３２とアクセプターを含む膜３４との界面において、ドナーからアクセプターに電子が移動する際に、同時に、正に帯電した物質（たとえばプロトン）を移動させることが好ましい。この場合、アクセプターを含む膜３４において電荷が中和され、電子が移動して分極した結果生じた負電荷同士のクーロン反発を抑えることができ、分極を確実にすることができる。すなわち、分極前の初期状態に戻るのを確実に抑えることができる。その結果、確実に、ドナーを含む膜とアクセプターを含む膜との積層膜は、強誘電性を示すこととなる。
【００８０】
（作用効果）
以下、本実施の形態の作用効果を説明する。
【００８１】
（１）本実施の形態によれば、強誘電体膜３０が、酸化物強誘電体物質から構成されていない。したがって、強誘電体膜３０の微細加工が容易である。
【００８２】
（２）強誘電体膜が酸化物強誘電体物質からなる場合には、電極の材料が制限され、しかも適用できる電極の材料が高価であった。しかし、本実施の形態の強誘電体膜によれば、安価で微細加工し易い電極・配線材料（たとえばアルミニウム）を、第１および第２電極２０，２２の材料として適用することができる。
【００８３】
（３）本実施の形態に係る強誘電体キャパシタによれば、強誘電体膜がポリフッ化ビニリデンからなる場合に比べて、低電圧駆動が可能である。
【００８４】
（変形例）
強誘電体キャパシタＣ１００は、次の変形が可能である。
【００８５】
（１）図２に示すように、第１の電極２０と第２の電極２２とが、基体１００の表面上に形成され、第１電極２２と第２電極２２との間において、強誘電体膜３０が形成されていてもよい。すなわち、第１電極２０、強誘電体膜３０および第２電極２２が、基体１００の表面方向に、順次並んで形成してもよい。この場合、強誘電体膜３０は、ドナーを含む膜３２およびアクセプターを含む膜３４が、基体１００の表面方向に、順次並んで形成することができる。
【００８６】
（２）強誘電体膜３０は、図３に示すように、ドナーを含む膜３２とアクセプターを含む膜３４とが交互に積層されて構成されていてもよい。
【００８７】
［第２の実施の形態］
以下、本発明の強誘電体膜を有する強誘電体キャパシタの製造方法について説明する。図４は、第２の実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【００８８】
まず、図４（ａ）に示すように、基体１００の上に、第１電極２０を形成する。第１電極２０の形成方法は、特に限定されず、例えば気相法、液相法などを用いることができる。気相法としては、スパッタリング、真空蒸着、ＭＯＣＶＤなどを用いることができる。また、液相法としては、電解メッキ、無電解メッキなどを適用できる。第１の電極の材質は、特に限定されず、たとえばＡｌ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｉｒ，ＩｒＯｘ，Ｐｔ，Ｒｕ，ＲｕＯｘ，ＳｒＲｕＯｘ，ＬａＳｒＣｏＯｘである。第１電極の厚さは、たとえば１０〜４００ｎｍである。
【００８９】
次に、第１電極２０の上に、強誘電体膜３０を形成する。具体的には、強誘電体膜３０は、次のようにして形成することができる。
【００９０】
まず、第１電極２０の上に、ドナーを含む膜３２を形成する。ドナーを含む膜３２は、たとえば、スピンコート法、蒸着法により形成されることができる。スピンコート法により、ドナーを含む膜３２を形成する場合には、溶媒に溶かされた高分子にドナーを分散させたものをスピンコートすることにより、ドナーを含む膜３２を形成することができる。この高分子としては、ポリメチルメタクリレート（poly(methylmethacrelate)）、ポリカーボネート（polycarbonate）、ポリアルボネート（poly(arbonate)）、ポリジアリルフタレート（poly(diallylphthalate)）、ポリチオフェン（poly(thiophene)）、ポリカルバゾール（poly(carbazole)）、およびこれらの誘導体を挙げることができる。ドナーを含む膜の厚さは、たとえば１０〜１０００ｎｍ、好ましくは５０〜２００ｎｍである。
【００９１】
次に、ドナーを含む膜３２の上に、アクセプターを含む膜３４を形成する。こうして、ドナーを含む膜３２とアクセプターを含む膜３４とからなる強誘電体膜３０が形成される。アクセプターを含む膜３４は、たとえばスピンコート法、蒸着法により形成されることができる。スピンコート法により、アクセプターを含む膜３４を形成する場合には、溶媒に溶かされた高分子にアクセプターを分散させたものをスピンコートすることにより、アクセプターを含む膜を形成することができる。この高分子としては、ドナーを含む膜３２において説明したものを適用することができる。アクセプターを含む膜３４の厚さは、たとえば１０〜１０００ｎｍ、好ましくは５０〜２００ｎｍである。
【００９２】
次に、アクセプターを含む膜３４の上に、第２電極２２を形成する。第２電極２２の形成方法および材質は、第１電極２０と同様のものをとることができる。第２電極２２の厚さは、たとえば１０〜４００ｎｍである。
【００９３】
次に、図４（ｂ）に示すように、第２電極２２の上に、所定のパターンを有するレジスト層Ｒ１を形成する。次に、図４（ｃ）に示すように、レジスト層Ｒ１をマスクとして、第２電極２２、強誘電体膜３０および第１電極２０をエッチングして、強誘電体キャパシタＣ１００が形成される。このエッチングは、公知の方法を用いることができ、たとえば、ドライエッチング、ウエットエッチングである。ドライエッチングは、エッチングによる寸法変動が小さいという点で好ましい。その後、レジスト層Ｒ１を除去する。
【００９４】
（変形例）
実施の形態に係る強誘電体メモリの製造方法は、次の変形が可能である。
【００９５】
（１）図５に示すように、第１電極２０の上に、インクジェット法により、インクジェットヘッド５００からドナー材料３２ａを供給して、所定のパターンでドナーを含む膜３２を形成することができる。
【００９６】
また、アクセプターを含む膜３４も同様にして形成することができる。
【００９７】
（２）次のようにして、所定のパターンを有するドナーを含む膜３２を形成することができる。図６に示すように、ドナーおよび感光剤を含む材料からなる膜３２ｂを全面に形成する。次に、その膜の所定領域を露光し、露光した部分３２ｃを変質させる。次に、その変質した部分３２ｃをリンスにより選択的に除去し、所定のパターンを有するドナーを含む膜３２を形成することができる。
【００９８】
上記の場合、露光した部分のみをリンスにより選択的に除去する態様であったが、これとは逆に、露光しなかった部分のみをリンスにより選択的に除去して、露光した部分を残す態様であってもよい。
【００９９】
また、アクセプターを含む膜３４も同様にして、パターニングすることができる。
【０１００】
［第３の実施の形態］
本発明の強誘電体メモリ装置は、上記強誘電体キャパシタＣ１００を含んで形成され、以下に示す各種の態様を取りうる。
【０１０１】
（第１の強誘電体メモリ装置）
図７は、第１の強誘電体メモリ装置１０００を模式的に示す断面図である。この強誘電メモリ装置１０００は、強誘電体メモリ装置の制御を行うトランジスタ形成領域を有する。このトランジスタ形成領域が第１の実施の形態で述べた基体１００に相当する。
【０１０２】
基体１００は、半導体基板１０にトランジスタ１２を有する。トランジスタ１２は、公知の構成を適用でき、薄膜トランジスタ（ＴＦＴ）、あるいはＭＯＳＦＥＴを用いることができる。図示の例ではＭＯＳＦＥＴを用いており、トランジスタ１２は、ドレインおよびソース１４、１６と、ゲート電極１８とを有する。ドレインおよびソースの一方１４には電極１５が形成され、ドレインおよびソースの他方１６にはプラグ電極２６が形成されている。プラグ電極２６は、必要に応じてバリア層を介して強誘電体キャパシタＣ１００の第１電極２０に接続されている。そして、各メモリセルは、ＬＯＣＯＳあるいはトレンチアイソレーションなどの素子分離領域１７によって分離されている。トランジスタ１２などが形成された半導体基板１０上には、酸化シリコンなどの絶縁物からなる層間絶縁膜１９が形成されている。
【０１０３】
以上の構成において、強誘電体キャパシタＣ１００より下の構造体が基体１００であるトランジスタ形成領域を構成している。このトランジスタ形成領域は、具体的には、半導体基板１０に形成されたトランジスタ１２、電極１５，２６、層間絶縁層１９などを有する構造体からなる。このような基体１００上に、第１電極２０、本発明に係る強誘電体膜３０および第２電極２２が積層された強誘電体キャパシタＣ１００が形成されている。強誘電体膜３０は、図７の例では、ドナーを含む膜３２およびアクセプターを含む膜３４が順次積層されて構成されている。
【０１０４】
この強誘電体メモリ装置１０００は、ＤＲＡＭセルと同様に、蓄積容量に情報としての電荷をため込む構造を有する。すなわち、メモリセルは、図８および図９に示すように、トランジスタと強誘電体キャパシタにより構成される。
【０１０５】
図８は、メモリセルが１つのトランジスタ１２と１つの強誘電体キャパシタＣ１００とを有する、いわゆる１Ｔ１Ｃセル方式を示す。このメモリセルは、ワード線ＷＬとビット線ＢＬとの交点に位置し、強誘電体キャパシタＣ１００の一端は、ビット線ＢＬとの接続をオン・オフするトランジスタ１２を介してビット線に接続される。また、強誘電体キャパシタＣ１００の他端は、プレート線ＰＬと接続されている。そして、トランジスタ１２のゲートはワード線ＷＬに接続されている。ビット線ＢＬは、信号電荷を増幅するセンスアンプ２００に接続されている。
【０１０６】
以下に、１Ｔ１Ｃセルにおける動作の例を簡単に説明する。
【０１０７】
読み出し動作においては、ビット線ＢＬを０Ｖに固定した後、ワード線ＷＬに電圧を印加し、トランジスタ１２をオンする。その後、プレート線ＰＬを０Ｖから電源電圧Ｖ_CC程度まで印加することにより、強誘電体キャパシタＣ１００に記憶した情報に対応した分極電荷量がビット線ＢＬに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプ２００で増幅することにより、記憶情報をＶ_CCまたは０Ｖの２つの情報として読み出すことができる。
【０１０８】
書き込み動作においては、ワード線ＷＬに電圧を印加し、トランジスタ１２をオン状態にした後、ビット線ＢＬ−プレート線ＰＬ間に電圧を印加し、強誘電体キャパシタＣ１００の分極状態を変更し決定する。
【０１０９】
図９は、２つのトランジスタ１２と２つの強誘電体キャパシタＣ１００とを有する、いわゆる２Ｔ２Ｃセルを示す図である。この２Ｔ２Ｃセルは、前述した１Ｔ１Ｃセルを２個組み合わせて、相補型の情報を保持する構造を有する。すなわち、２Ｔ２Ｃセルでは、センスアンプ２００への２つの差動入力として、相補型にデータを書き込んだ２つのメモリセルから相補信号を入力し、データを検出する。このため、２Ｔ２Ｃセル内の２つの強誘電体キャパシタＣ１００，Ｃ１００は同じ回数の書き込みが行われるため、強誘電体キャパシタＣ１００の強誘電体膜の劣化状態が等しくなり、安定な動作が可能となる。
【０１１０】
（第２の強誘電体メモリ装置）
図１０および図１１は、ＭＩＳトランジスタ型メモリセルを有する強誘電体メモリ装置２０００を示す。この強誘電体メモリ装置２０００は、ゲート絶縁層１３に強誘電体キャパシタＣ１００を直接接続する構造を有する。具体的には、半導体基板１０にソースおよびドレイン１４，１６が形成され、さらに、ゲート絶縁層１３上には、フローティングゲート電極（第１電極）２０、本発明に係る強誘電体膜３０およびゲート電極（第２電極）２２が積層された強誘電体キャパシタＣ１００が接続されている。強誘電体膜３０は、図１０の例においては、ドナーを含む膜３２およびアクセプターを含む膜３４が積層されて構成されている。この強誘電体メモリ装置２０００においては、半導体基板１０、ソース，ドレイン１４，１６およびゲート絶縁層１３が、第１の実施の形態で述べた基体１００に相当する。
【０１１１】
また、この強誘電体メモリ装置２０００は、図１１に示すように、ワード線ＷＬは各セルのゲート電極２２に接続され、ドレインはビット線ＢＬに接続されている。この強誘電体メモリ装置においては、データの書き込み動作は、選択するセルのワード線ＷＬとウェル（ソース）間に電界を印加することによって行われる。また、読み出し動作は、選択セルに対応するワード線ＷＬを選択し、選択セルのビット線ＢＬに接続したセンスアンプ２００によって各トランジスタを流れる電流量を検出することで行われる。
【０１１２】
（第３の強誘電体メモリ装置）
図１２は、第３の強誘電体メモリ装置を模式的に示す図であり、図１３は、メモリセルアレイの一部を拡大して示す平面図であり、図１４は、図１２のＡ−Ａ線に沿った断面図である。平面図において、（）内の数字は最上層より下の層を示す。
【０１１３】
この例の強誘電体メモリ装置３０００は、図１２に示すように、メモリセル１２０が単純マトリクス状に配列されたメモリセルアレイ１００Ａと、メモリセル（強誘電体キャパシタＣ１００）１２０に対して選択的に情報の書き込みもしくは読み出しを行うための各種回路、例えば、第１信号電極（第１電極）２０を選択的に制御するための第１駆動回路１５０と、第２信号電極（第２電極）２２を選択的に制御するための第２駆動回路１５２と、センスアンプなどの信号検出回路（図示せず）とを含む。
【０１１４】
メモリセルアレイ１００Ａは、行選択のための第１信号電極（ワード線）２０と、列選択のための第２信号電極（ビット線）２２とが直交するように配列されている。すなわち、Ｘ方向に沿って第１信号電極２０が所定ピッチで配列され、Ｘ方向と直交するＹ方向に沿って第２信号電極２２が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第１信号電極がビット線、第２信号電極がワード線でもよい。
【０１１５】
本実施の形態に係るメモリセルアレイ１００Ａは、図１３および図１４に示すように、絶縁性の基体１００上に、第１信号電極２０、本発明に係る強誘電体膜３０および第２信号電極２２が積層され、第１信号電極２０，強誘電体層３０および第２信号電極２２によって強誘電体キャパシタ１２０が構成される。すなわち、第１信号電極２０と第２信号電極２２との交差領域において、それぞれ強誘電体キャパシタ１２０からなるメモリセルが構成されている。強誘電体膜３０は、図１４の例においては、ドナーを含む膜３２およびアクセプターを含む膜３４が順次積層されて構成されている。
【０１１６】
また、強誘電体膜３０と第２信号電極２２とからなる積層体の相互には、基体１００および第１信号電極２０の露出面を覆うように、誘電体層３８が形成されている。この誘電体層３８は、強誘電体膜３０に比べて小さい誘電率を有することが望ましい。このように強誘電体膜３０および第２信号電極２２からなる積層体の相互間に、強誘電体膜３０より誘電率の小さい誘電体層３８を介在させることにより、第１，第２信号電極２０，２２の浮遊容量を小さくすることができる。その結果、強誘電体メモリ装置３０００における書き込みおよび読み出しの動作をより高速に行うことが可能となる。
【０１１７】
次に、強誘電体メモリ装置３０００における書き込み，読み出し動作の一例について述べる。
【０１１８】
まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「Ｖ₀」が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。さらにこのとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【０１１９】
書き込み動作においては、‘１’の書き込みの場合は、選択セルのキャパシタに「−Ｖ₀」の電圧が印加される。‘０’の書き込みの場合は、選択セルのキャパシタに、該選択セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。
【０１２０】
以上、蓄積容量型、ＭＩＳトランジスタ型および単純マトリクス型の強誘電体メモリ装置の例について述べたが、本発明の強誘電体メモリ装置はこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。要するに、本発明の強誘電体メモリ装置は、少なくとも第１電極と強誘電体膜とが積層された構造を有するものに適用できる。
【０１２１】
［実験例］
ドナーを含む膜と、アクセプターを含む膜との積層膜が、強誘電体膜として機能することができるかどうか調べた。
【０１２２】
試験体（キャパシタ）は、次の構成とした。ガラス基板の上に、下部電極として透明電極（ＩＴＯ：インジウム−スズ酸化物）を形成した。下部電極の上にドナーを含む膜を形成し、ドナーを含む膜の上にアクセプターを含む膜を形成した。アクセプターを含む膜の上に、上部電極を形成した。
【０１２３】
ドナーを含む膜は、ドナーを高分子に分散した材料から構成した。ドナーはジメチルフェナジンとし、高分子はポリビスフェノールカーボネートとした。なお、ドナーを含む膜は、ジメチルフェナジンおよびポリビスフェノールカーボネートをクロロホルムに溶かしたものを、スピンコートして形成された。アクセプターは、フラーレンとした。
【０１２４】
アクセプターを含む膜は、フラーレンを真空蒸着して形成された。上部電極は金からなり、蒸着法により形成した。
【０１２５】
図１５に、この試験体（キャパシタ）の分極と、電圧との関係を表すグラフを示す。図１５に示すように、電圧の上げ下げに対して、ヒステリシスループが観測された。このことは、ドナーを含む膜と、アクセプターを含む膜との積層膜が、強誘電性を示すことを示す。すなわち、このキャパシタが強誘電体メモリとして応用できることを示している。
【０１２６】
本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。
【図面の簡単な説明】
【図１】第１の実施の形態に係る強誘電体キャパシタを模式的に示す断面図である。
【図２】第１の実施の形態に係る強誘電体キャパシタの変形例を模式的に示す断面図である。
【図３】第１の実施の形態に係る強誘電体キャパシタの変形例を模式的に示す断面図である。
【図４】第２の実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図５】第２の実施の形態に係る強誘電体キャパシタの製造工程の変形例を模式的に示す断面図である。
【図６】第２の実施の形態に係る強誘電体キャパシタの製造工程の変形例を模式的に示す断面図である。
【図７】本発明にかかる強誘電体メモリ装置が適用された蓄積容量型の強誘電体メモリ装置を模式的に示す断面図である。
【図８】図７に示す強誘電体メモリ装置を適用した１Ｔ１Ｃ方式のメモリセルを示す図である。
【図９】図７に示す強誘電体メモリ装置を適用した２Ｔ２Ｃ方式のメモリセルを示す図である。
【図１０】本発明にかかる強誘電体メモリ装置が適用されたＭＩＳトランジスタ型の強誘電体メモリ装置を模式的に示す断面図である。
【図１１】図１０に示す強誘電体メモリ装置を適用したメモリセルを示す図である。
【図１２】本発明にかかる強誘電体メモリ装置が適用された、メモリセルが単純マトリクス状に配列された強誘電体メモリ装置を模式的に示す図である。
【図１３】図１２に示す強誘電体メモリ装置のメモリセルアレイを示す平面図である。
【図１４】図１３のＡ−Ａ線に沿った部分を模式的に示す断面図である。
【図１５】試験体（キャパシタ）の分極と、電圧との関係を表すグラフを示す。
【図１６】ドナーを含む膜とアクセプターを含む膜との積層膜において、強誘電性が示される原理を説明するための模式図である。
【符号の説明】
１０半導体基板
１２トランジスタ
１４，１６ソース／ドレイン
１７素子分離領域
１９層間絶縁膜
２０第１電極（下部電極，フローティングゲート電極，第１信号電極）
２２第２電極（上部電極，ゲート電極，第２信号電極）
３０強誘電体膜
３２ドナーを含む膜
３４アクセプターを含む膜
１００基体
１００Ａメモリセルアレイ
１２０メモリセル（強誘電体キャパシタ）
Ｃ１００強誘電体キャパシタ
１０００，２０００，３０００強誘電体メモリ装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ferroelectric film, a method for manufacturing a ferroelectric film, a ferroelectric capacitor, a method for manufacturing a ferroelectric capacitor, and a ferroelectric memory device.
[0002]
[Background]
At present, a ferroelectric memory device has been proposed as an IC memory. A ferroelectric memory device has a ferroelectric film, and is formed by sandwiching the ferroelectric film between a pair of electrodes, and holds data by spontaneous polarization. This ferroelectric film is generally made of an inorganic oxide ferroelectric substance having a perovskite crystal structure typified by PZT.
[0003]
However, formation of an oxide ferroelectric usually requires heat treatment in an oxygen atmosphere at a high temperature. For this reason, the following problems occur. 1) Since noble metals such as platinum and iridium must be used as the electrode material, the material cost increases. 2) Poor compatibility with LSI processes using aluminum or tungsten as a wiring material.
[0004]
In addition, the oxide ferroelectric material is poor in reactivity with an etching gas generally used in dry etching for fine processing. For this reason, fine processing is difficult for the oxide ferroelectric.
[0005]
Therefore, an organic ferroelectric material based on polyvinylidene fluoride has been proposed as a ferroelectric substance. However, the polyvinylidene fluoride organic ferroelectric material has a problem that the drive voltage is high and the response speed is slow.
[0006]
[Problems to be solved by the invention]
An object of the present invention is to provide a novel ferroelectric film made of an oxide ferroelectric material or a polyvinylidene fluoride-based organic ferroelectric material and a method for producing the same.
[0007]
Another object of the present invention is to provide a ferroelectric capacitor having a ferroelectric film according to the present invention and a method for manufacturing the same.
[0008]
Another object of the present invention is to provide a ferroelectric memory device having the ferroelectric capacitor according to the present invention.
[0009]
[Means for Solving the Problems]
(Ferroelectric film)
The ferroelectric film of the present invention has a film containing a donor and a film containing an acceptor.
[0010]
Here, “donor” refers to a substance that easily gives electrons to an acceptor. That is, an “acceptor” refers to a substance that easily receives electrons from a donor.
[0011]
The reason why the ferroelectric film of the present invention exhibits ferroelectricity will be described in detail later.
[0012]
The ferroelectric film of the present invention can take at least one of the following aspects.
[0013]
(1) A film containing a donor and a film containing an acceptor are formed in contact with each other.
[0014]
(2) In this aspect, electrons move from the donor to the acceptor, and positive charges move from the donor-containing film to the acceptor-containing film.
[0015]
(3) The said donor is an aspect which is at least 1 sort (s) selected from the group of the donor which has a fulvalene skeleton, the donor which has a metallocene skeleton, and a donor metal complex.
[0016]
(4) The said acceptor is an aspect which is at least 1 sort (s) selected from the group of the acceptor which has a quinone skeleton, a fullerene type compound, and an acceptor metal complex.
[0017]
(5) The film containing the donor is an embodiment in which the donor is dispersed in a polymer.
[0018]
(6) The film containing the acceptor is an aspect in which the acceptor is dispersed in a polymer.
[0019]
(7) In the aspect, the polymer is at least one of polymethyl methacrylate, polycarbonate, polyalbonate, polydiallyl phthalate, polythiophene, polycarbazole, and derivatives thereof.
[0020]
(8) A mode in which a film containing the donor and a film containing the acceptor are stacked.
[0021]
(9) The ferroelectric film has a plurality of films containing a donor and a plurality of films containing an acceptor,
The film including the acceptor and the film including the donor are alternately stacked.
[0022]
(Manufacturing method of ferroelectric film)
The method for producing a ferroelectric film of the present invention includes a step of forming a film containing a donor and a step of forming a film containing an acceptor.
[0023]
The production method of the present invention can take at least one of the following aspects.
[0024]
(1) The film containing the donor and the film containing the acceptor are formed in contact with each other.
[0025]
(2) In this aspect, electrons move from the donor to the acceptor, and positive charges move from the donor-containing film to the acceptor-containing film.
[0026]
(3) At least one of the film containing the donor and the film containing the acceptor is an embodiment formed by a vapor deposition method.
[0027]
(4) At least one of the film including the donor and the film including the acceptor is formed by a spin coating method.
[0028]
(5) At least one of the film containing the donor and the film containing the acceptor is an embodiment formed by an inkjet method.
[0029]
(6) The donor is in the same mode as that shown in the ferroelectric film of the present invention.
[0030]
(7) The acceptor is in the same mode as shown in the present invention.
[0031]
(8) The film containing a donor is an embodiment in which a donor is dispersed in a polymer.
[0032]
(9) The film including the donor and the film including the acceptor are stacked.
[0033]
(10) The ferroelectric film has a plurality of films containing a donor and a plurality of films containing an acceptor,
The film including the donor and the film including the acceptor are alternately stacked.
[0034]
(11) The film containing the acceptor is an aspect in which the acceptor is dispersed in a polymer.
[0035]
(12) The polymer is in the same mode as shown in the present invention.
[0036]
(Ferroelectric capacitor)
A ferroelectric capacitor of the present invention includes the ferroelectric film according to any one of claims 1 to 8, a first electrode, and a second electrode,
The ferroelectric film is provided at least between the first electrode and the second electrode.
[0037]
The ferroelectric capacitor of the present invention can take one of the following modes.
[0038]
(1) The ferroelectric capacitor is an aspect in which the first electrode, the ferroelectric film, and the second electrode are sequentially stacked. In this embodiment, a film containing the donor and a film containing the acceptor are stacked. The ferroelectric film includes a plurality of films including a donor and includes a plurality of films including an acceptor, and the films including the acceptor and the films including the donor are alternately stacked. An aspect may be sufficient.
[0039]
(2) The ferroelectric capacitor is an aspect in which the first electrode, the ferroelectric film, and the second electrode are sequentially arranged along the surface direction of the substrate. The ferroelectric capacitor may be configured such that a film containing a donor and a film containing an acceptor are sequentially arranged along the surface direction of the substrate.
[0040]
(Manufacturing method of ferroelectric capacitor)
The manufacturing method of the 1st ferroelectric capacitor of this invention includes the manufacturing method of the ferroelectric film in any one of Claims 11-23.
[0041]
(Ferroelectric memory device)
A first ferroelectric memory device according to the present invention includes the ferroelectric capacitor according to any one of claims 24 to 29.
[0042]
30. A second ferroelectric memory device according to the present invention includes a substrate constituting a transistor formation region, and has the ferroelectric capacitor according to claim 24 arranged in a predetermined pattern on the substrate. .
[0043]
In a third ferroelectric memory device of the present invention, the ferroelectric capacitor according to any one of claims 24 to 27 is connected to a gate insulating layer formed on a semiconductor substrate.
[0044]
According to a fourth ferroelectric memory device of the present invention, memory cells comprising the ferroelectric capacitors according to any one of claims 24 to 27 are arranged in a matrix.
The ferroelectric capacitor is arranged in a first signal electrode, a second signal electrode arranged in a direction intersecting the first signal electrode, and at least an intersecting region of the first signal electrode and the second signal electrode. A ferroelectric film.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0046]
[First Embodiment]
Hereinafter, a ferroelectric capacitor having a ferroelectric film according to the present invention will be described. FIG. 1 is a cross-sectional view schematically showing a ferroelectric capacitor according to the first embodiment.
[0047]
The ferroelectric capacitor C100 is formed on the substrate 100. The ferroelectric capacitor C100 is configured by sequentially laminating a lower electrode (first electrode) 20, a ferroelectric film 30, and an upper electrode (second electrode) 22. The ferroelectric film 30 is configured by sequentially laminating a film 32 containing a donor and a film 34 containing an acceptor. In the example shown in FIG. 1, the film 34 including the acceptor is formed on the film 32 including the donor. However, the present invention is not limited to this, and the film including the donor is formed on the film including the acceptor. May be.
[0048]
The film 32 containing the donor may be made of a material in which the donor is dispersed in the polymer, or may be made of only the donor. Examples of the donor include a donor having a fulvalene skeleton, a donor having a metallocene skeleton, and a donor metal complex.
[0049]
As a donor which has a fulvalene skeleton, the compound represented by following General formula (1) can be mentioned, for example.
[0050]
[Chemical 1]

[0051]
In the formula, R ₁ , R ₂ , R ₃ and R ₄ represent H, an alkyl group, —SH or —SRm, and X represents S or Se. Here, Rm represents an alkyl group.
[0052]
Specific examples of donors having a fulvalene skeleton include 1) tetrathiafulvalene (TTF) in which R ₁ , R ₂ , R ₃ and R ₄ are H and X is S, 2) R ₁ , R ₂ , R ₃ and R ₄ are CH _3, X is Se, tetramethyltetrathiafulvalene Serena full Valentin (TMTSF), 3) bisethylenedithio tetrafluoropropoxy Bullen of a compound represented by the following formula (2) (BEDT-TTF ).
[0053]
[Chemical formula 2]

[0054]
Examples of the donor having a metallocene skeleton include compounds represented by the following general formula (3).
[0055]
[Chemical 3]

[0056]
In formula (3), R represents, for example, H or CH ₃ , and M represents, for example, Fe, Co, Ni, Mn, Cr, Ru, or Sm. Each R may be the same as or different from each other.
[0057]
Examples of the donor metal complex include compounds represented by the following general formula (4).
[0058]
[Formula 4]

[0059]
In the formula, M represents, for example, Fe, Co, Ni, Mn, Cr, Ru, or Sm.
[0060]
In the general formula (4), the ligand of the complex is a tridentate ligand that occupies the coordination positions of R ₁ , R _2, and R ₄ , and 3 that occupies the coordination positions of R ₃ , R _5, and R _6. Can be a bidentate ligand. The tridentate ligand that occupies the coordination positions of R ₁ , R _2, and R ₄ and the tridentate ligand that occupies the coordination positions of R ₃ , R _5, and R ₆ are represented by, for example, the following formula (5). Can be mentioned.
[0061]
[Chemical formula 5]

[0062]
Alternatively, in the general formula (4), the ligand of the complex includes a tridentate ligand that occupies the coordination positions of R ₁ , R _4, and R ₅ , and the coordination positions of R ₂ , R _3, and R _6. It can be an occupied tridentate ligand. The tridentate ligand occupying the coordination positions of R ₁ , R ₄ and R ₅ and the tridentate ligand occupying the coordination positions of R ₂ , R ₃ and R ₆ are represented by, for example, the following formula (6). Can be mentioned.
[0063]
[Chemical 6]

[0064]
The film containing the acceptor may be made of a material in which the acceptor is dispersed in the polymer, or may be composed only of the acceptor. Examples of the acceptor include an acceptor having a quinone skeleton, a fullerene compound, and an acceptor metal complex.
[0065]
As an acceptor which has a quinone skeleton, the compound represented by following General formula (7) can be mentioned, for example.
[0066]
[Chemical 7]

[0067]
In the general formula (7), R represents, for example, H, F, Cl or Br, and X represents, for example, O, N (CN) or C (CN) ₂ .
[0068]
More specifically, as an acceptor having a quinone skeleton, 1) tetracyanoquinone dimethane (TCNQ) in which R is H and X is C (CN) ₂ , 2) R is Cl, and X Mention may be made of chloranil, wherein is O.
[0069]
Examples of fullerene compounds include C ₆₀ , C ₇₀ , C ₈₂ , C ₉₀ , and carbon nanotubes.
[0070]
As an acceptor metal complex, the compound represented by following General formula (8) can be mentioned, for example.
[0071]
[Chemical 8]

[0072]
In the formula, M represents, for example, Fe, Co, Ni, Mn, Cr, Ru, or Sm.
[0073]
In the general formula (8), the ligand of the complex is a tridentate ligand that occupies the coordination positions of R ₁ , R _2, and R ₄ , and 3 that occupies the coordination positions of R ₃ , R _5, and R _6. Can be a bidentate ligand. The tridentate ligand occupying the coordination positions of R ₁ , R ₂ and R ₄ and the tridentate ligand occupying the coordination positions of R ₃ , R ₅ and R ₆ are represented by, for example, the following formula (9). Can be mentioned.
[0074]
[Chemical 9]

[0075]
Alternatively, in the general formula (8), the ligand of the complex is a tridentate ligand that occupies the coordination positions of R ₁ , R _4, and R ₅ , and the coordination positions of R ₂ , R _3, and R _6. It can be an occupied tridentate ligand. The tridentate ligand occupying the coordination positions of R ₁ , R ₄ and R ₅ and the tridentate ligand occupying the coordination positions of R ₂ , R ₃ and R ₆ are represented by, for example, the following formula (10). Can be mentioned.
[0076]
[Chemical Formula 10]

[0077]
(Principle showing ferroelectricity)
The reason why the laminated film of the film 32 containing a donor and the film 34 containing an acceptor exhibits ferroelectricity will be described below.
[0078]
As shown in FIG. 16A, by applying a voltage between the first electrode 20 and the second electrode 22, the donor is changed to the acceptor at the interface between the donor-containing film 32 and the acceptor-containing film 34. Electrons move and polarize. As a result, the laminated film of the film 32 containing a donor and the film 34 containing an acceptor exhibits ferroelectricity. In addition, it is clear also from the experimental example mentioned later that this laminated film shows ferroelectricity.
[0079]
In addition, as shown in FIG. 16B, when electrons move from the donor to the acceptor at the interface between the donor-containing film 32 and the acceptor-containing film 34, simultaneously, a positively charged substance (for example, proton) Is preferably moved. In this case, charges are neutralized in the film 34 including the acceptor, and Coulomb repulsion between negative charges generated as a result of electrons moving and being polarized can be suppressed, and polarization can be ensured. That is, it is possible to reliably suppress the return to the initial state before polarization. As a result, the laminated film of the film including the donor and the film including the acceptor surely exhibits ferroelectricity.
[0080]
(Function and effect)
Hereinafter, the operational effects of the present embodiment will be described.
[0081]
(1) According to the present embodiment, the ferroelectric film 30 is not composed of an oxide ferroelectric material. Therefore, fine processing of the ferroelectric film 30 is easy.
[0082]
(2) When the ferroelectric film is made of an oxide ferroelectric substance, the electrode material is limited, and the applicable electrode material is expensive. However, according to the ferroelectric film of the present embodiment, an electrode / wiring material (for example, aluminum) that is inexpensive and easy to finely process can be applied as the material of the first and

second electrodes

20 and 22.
[0083]
(3) The ferroelectric capacitor according to the present embodiment can be driven at a lower voltage than the case where the ferroelectric film is made of polyvinylidene fluoride.
[0084]
(Modification)
The ferroelectric capacitor C100 can be modified as follows.
[0085]
(1) As shown in FIG. 2, the first electrode 20 and the second electrode 22 are formed on the surface of the base body 100, and the ferroelectric is between the first electrode 22 and the second electrode 22. A film 30 may be formed. That is, the first electrode 20, the ferroelectric film 30 and the second electrode 22 may be formed side by side in the surface direction of the substrate 100. In this case, the ferroelectric film 30 can be formed such that a film 32 containing a donor and a film 34 containing an acceptor are sequentially arranged in the surface direction of the substrate 100.
[0086]
(2) As shown in FIG. 3, the ferroelectric film 30 may be configured by alternately laminating films 32 containing donors and films 34 containing acceptors.
[0087]
[Second Embodiment]
A method for manufacturing a ferroelectric capacitor having a ferroelectric film according to the present invention will be described below. FIG. 4 is a cross-sectional view schematically showing the manufacturing process of the ferroelectric capacitor according to the second embodiment.
[0088]
First, as shown in FIG. 4A, the first electrode 20 is formed on the substrate 100. The formation method of the 1st electrode 20 is not specifically limited, For example, a vapor phase method, a liquid phase method, etc. can be used. As the vapor phase method, sputtering, vacuum deposition, MOCVD, or the like can be used. As the liquid phase method, electrolytic plating, electroless plating, or the like can be applied. The material of the first electrode is not particularly limited, and examples thereof include Al, Ni, W, Au, Ag, Cu, Ir, IrOx, Pt, Ru, RuOx, SrRuOx, and LaSrCoOx. The thickness of the first electrode is, for example, 10 to 400 nm.
[0089]
Next, a ferroelectric film 30 is formed on the first electrode 20. Specifically, the ferroelectric film 30 can be formed as follows.
[0090]
First, a film 32 containing a donor is formed on the first electrode 20. The film 32 including a donor can be formed by, for example, a spin coating method or a vapor deposition method. When the film 32 including a donor is formed by a spin coating method, the film 32 including a donor can be formed by spin-coating a polymer in which a donor is dispersed in a polymer dissolved in a solvent. This polymer includes poly (methylmethacrelate), polycarbonate, poly (arbonate), polydiallyl phthalate, poly (thiophene), poly Mention may be made of carbazole (poly (carbazole)) and their derivatives. The thickness of the film including the donor is, for example, 10 to 1000 nm, preferably 50 to 200 nm.
[0091]
Next, a film 34 including an acceptor is formed on the film 32 including a donor. Thus, the ferroelectric film 30 including the film 32 including the donor and the film 34 including the acceptor is formed. The film 34 including the acceptor can be formed by, for example, a spin coating method or a vapor deposition method. When the film 34 containing an acceptor is formed by spin coating, the film containing the acceptor can be formed by spin-coating a polymer in which an acceptor is dispersed in a solvent. As this polymer, those described in the film 32 including a donor can be applied. The thickness of the film 34 including the acceptor is, for example, 10 to 1000 nm, preferably 50 to 200 nm.
[0092]
Next, the second electrode 22 is formed on the film 34 including the acceptor. The formation method and material of the second electrode 22 can be the same as those of the first electrode 20. The thickness of the second electrode 22 is, for example, 10 to 400 nm.
[0093]
Next, as illustrated in FIG. 4B, a resist layer R <b> 1 having a predetermined pattern is formed on the second electrode 22. Next, as shown in FIG. 4C, the second electrode 22, the ferroelectric film 30, and the first electrode 20 are etched using the resist layer R1 as a mask to form a ferroelectric capacitor C100. For this etching, a known method can be used, for example, dry etching or wet etching. Dry etching is preferable in that the dimensional variation due to etching is small. Thereafter, the resist layer R1 is removed.
[0094]
(Modification)
The manufacturing method of the ferroelectric memory according to the embodiment can be modified as follows.
[0095]
(1) As shown in FIG. 5, the donor material 32a is supplied from the inkjet head 500 on the first electrode 20 by the inkjet method, and the film 32 including the donor can be formed in a predetermined pattern.
[0096]
Further, the film 34 including an acceptor can be formed in a similar manner.
[0097]
(2) The film 32 including a donor having a predetermined pattern can be formed as follows. As shown in FIG. 6, a film 32b made of a material containing a donor and a photosensitizer is formed on the entire surface. Next, a predetermined region of the film is exposed, and the exposed portion 32c is altered. Next, the altered portion 32c is selectively removed by rinsing, and a film 32 containing a donor having a predetermined pattern can be formed.
[0098]
In the above case, only the exposed portion was selectively removed by rinsing. Conversely, only the unexposed portion was selectively removed by rinsing to leave the exposed portion. It may be.
[0099]
Further, the film 34 including the acceptor can be similarly patterned.
[0100]
[Third Embodiment]
The ferroelectric memory device of the present invention is formed including the ferroelectric capacitor C100, and can take various modes shown below.
[0101]
(First ferroelectric memory device)
FIG. 7 is a cross-sectional view schematically showing the first ferroelectric memory device 1000. As shown in FIG. This ferroelectric memory device 1000 has a transistor formation region for controlling the ferroelectric memory device. This transistor formation region corresponds to the substrate 100 described in the first embodiment.
[0102]
The base body 100 includes a transistor 12 on a semiconductor substrate 10. A known structure can be applied to the transistor 12, and a thin film transistor (TFT) or a MOSFET can be used. In the illustrated example, a MOSFET is used, and the transistor 12 has drains and

sources

14 and 16 and a gate electrode 18. An electrode 15 is formed on one of the drain and source 14, and a plug electrode 26 is formed on the other 16 of the drain and source. The plug electrode 26 is connected to the first electrode 20 of the ferroelectric capacitor C100 through a barrier layer as necessary. Each memory cell is isolated by an element isolation region 17 such as LOCOS or trench isolation. An interlayer insulating film 19 made of an insulator such as silicon oxide is formed on the semiconductor substrate 10 on which the transistor 12 and the like are formed.
[0103]
In the above configuration, the structure below the ferroelectric capacitor C100 constitutes the transistor formation region which is the base body 100. Specifically, the transistor formation region is formed of a structure including the transistor 12, the

electrodes

15 and 26, the interlayer insulating layer 19, and the like formed on the semiconductor substrate 10. A ferroelectric capacitor C100 in which the first electrode 20, the ferroelectric film 30 according to the present invention, and the second electrode 22 are laminated is formed on the base body 100. In the example of FIG. 7, the ferroelectric film 30 is configured by sequentially laminating a film 32 including a donor and a film 34 including an acceptor.
[0104]
This ferroelectric memory device 1000 has a structure in which charges as information are stored in a storage capacitor, similarly to a DRAM cell. That is, the memory cell includes a transistor and a ferroelectric capacitor as shown in FIGS.
[0105]
FIG. 8 shows a so-called 1T1C cell system in which the memory cell has one transistor 12 and one ferroelectric capacitor C100. This memory cell is located at the intersection of the word line WL and the bit line BL, and one end of the ferroelectric capacitor C100 is connected to the bit line via the transistor 12 that turns on / off the connection to the bit line BL. . The other end of the ferroelectric capacitor C100 is connected to the plate line PL. The gate of the transistor 12 is connected to the word line WL. The bit line BL is connected to a sense amplifier 200 that amplifies signal charges.
[0106]
An example of the operation in the 1T1C cell will be briefly described below.
[0107]
In the read operation, after the bit line BL is fixed to 0V, a voltage is applied to the word line WL to turn on the transistor 12. Thereafter, by applying the plate line PL from 0 V to about the power supply voltage V _CC , the polarization charge amount corresponding to the information stored in the ferroelectric capacitor C100 is transmitted to the bit line BL. By amplifying the minute potential change caused by the polarization charge amount by the differential sense amplifier 200, the stored information can be read out as two pieces of information of V _CC or 0V.
[0108]
In the write operation, a voltage is applied to the word line WL to turn on the transistor 12, and then a voltage is applied between the bit line BL and the plate line PL to change and determine the polarization state of the ferroelectric capacitor C100. .
[0109]
FIG. 9 shows a so-called 2T2C cell having two transistors 12 and two ferroelectric capacitors C100. The 2T2C cell has a structure for holding complementary information by combining two 1T1C cells described above. That is, in the 2T2C cell, as two differential inputs to the sense amplifier 200, complementary signals are input from two memory cells in which data is written in a complementary manner, and data is detected. Therefore, the two ferroelectric capacitors C100 and C100 in the 2T2C cell are written the same number of times, so that the deterioration state of the ferroelectric film of the ferroelectric capacitor C100 becomes equal, and stable operation is possible. .
[0110]
(Second ferroelectric memory device)
10 and 11 show a ferroelectric memory device 2000 having MIS transistor type memory cells. This ferroelectric memory device 2000 has a structure in which a ferroelectric capacitor C100 is directly connected to the gate insulating layer 13. Specifically, the source and drains 14 and 16 are formed in the semiconductor substrate 10, and the floating gate electrode (first electrode) 20, the ferroelectric film 30 and the gate according to the present invention are formed on the gate insulating layer 13. A ferroelectric capacitor C100 on which an electrode (second electrode) 22 is stacked is connected. In the example of FIG. 10, the ferroelectric film 30 is formed by laminating a film 32 including a donor and a film 34 including an acceptor. In this ferroelectric memory device 2000, the semiconductor substrate 10, the sources, drains 14 and 16, and the gate insulating layer 13 correspond to the base body 100 described in the first embodiment.
[0111]
In the ferroelectric memory device 2000, as shown in FIG. 11, the word line WL is connected to the gate electrode 22 of each cell, and the drain is connected to the bit line BL. In this ferroelectric memory device, a data write operation is performed by applying an electric field between a word line WL and a well (source) of a selected cell. The read operation is performed by selecting the word line WL corresponding to the selected cell and detecting the amount of current flowing through each transistor by the sense amplifier 200 connected to the bit line BL of the selected cell.
[0112]
(Third ferroelectric memory device)
12 is a diagram schematically showing a third ferroelectric memory device, FIG. 13 is a plan view showing a part of the memory cell array in an enlarged manner, and FIG. 14 is an AA diagram in FIG. It is sectional drawing along a line. In the plan view, numbers in parentheses indicate layers below the top layer.
[0113]
As shown in FIG. 12, the ferroelectric memory device 3000 of this example is selective to the memory cell array 100A in which the memory cells 120 are arranged in a simple matrix and the memory cell (ferroelectric capacitor C100) 120. Various circuits for writing or reading information, for example, a first drive circuit 150 for selectively controlling the first signal electrode (first electrode) 20 and a second signal electrode (second electrode) 22 are provided. A second drive circuit 152 for selective control and a signal detection circuit (not shown) such as a sense amplifier are included.
[0114]
In the memory cell array 100A, a first signal electrode (word line) 20 for selecting a row and a second signal electrode (bit line) 22 for selecting a column are arranged orthogonally. That is, the first signal electrodes 20 are arranged at a predetermined pitch along the X direction, and the second signal electrodes 22 are arranged at a predetermined pitch along the Y direction orthogonal to the X direction. The signal electrode may be the reverse of the above, and the first signal electrode may be a bit line and the second signal electrode may be a word line.
[0115]
As shown in FIGS. 13 and 14, the memory cell array 100A according to the present embodiment has a first signal electrode 20, a ferroelectric film 30 according to the present invention, and a second signal electrode 22 on an insulating substrate 100. Are stacked, and the first signal electrode 20, the ferroelectric layer 30 and the second signal electrode 22 constitute a ferroelectric capacitor 120. That is, a memory cell composed of the ferroelectric capacitor 120 is formed in the intersecting region between the first signal electrode 20 and the second signal electrode 22. In the example of FIG. 14, the ferroelectric film 30 is configured by sequentially laminating a film 32 including a donor and a film 34 including an acceptor.
[0116]
In addition, a dielectric layer 38 is formed so as to cover the exposed surfaces of the base body 100 and the first signal electrode 20 between the stacked bodies formed of the ferroelectric film 30 and the second signal electrode 22. The dielectric layer 38 preferably has a dielectric constant smaller than that of the ferroelectric film 30. Thus, by interposing the dielectric layer 38 having a dielectric constant smaller than that of the ferroelectric film 30 between the laminated bodies composed of the ferroelectric film 30 and the second signal electrode 22, the first and second signal electrodes are provided. The

stray capacitances

20 and 22 can be reduced. As a result, the writing and reading operations in the ferroelectric memory device 3000 can be performed at higher speed.
[0117]
Next, an example of write and read operations in the ferroelectric memory device 3000 will be described.
[0118]
First, in the read operation, the read voltage “V ₀ ” is applied to the capacitor of the selected cell. This also serves as a write operation of “0” at the same time. At this time, the current flowing through the selected bit line or the potential when the bit line is set to high impedance is read by the sense amplifier. Further, at this time, a predetermined voltage is applied to the capacitor of the non-selected cell in order to prevent crosstalk during reading.
[0119]
In the write operation, when “1” is written, a voltage of “−V ₀ ” is applied to the capacitor of the selected cell. In the case of writing “0”, a voltage that does not reverse the polarization of the selected cell is applied to the capacitor of the selected cell, and the “0” state written during the read operation is held. At this time, a predetermined voltage is applied to the capacitor of the non-selected cell in order to prevent crosstalk during writing.
[0120]
The examples of the storage capacitor type, MIS transistor type, and simple matrix type ferroelectric memory devices have been described above. However, the ferroelectric memory device of the present invention is not limited to these, and can be applied to other types of memory transistors. it can. In short, the ferroelectric memory device of the present invention can be applied to one having a structure in which at least a first electrode and a ferroelectric film are laminated.
[0121]
[Experimental example]
It was investigated whether a laminated film of a film containing a donor and a film containing an acceptor can function as a ferroelectric film.
[0122]
The test body (capacitor) was configured as follows. On the glass substrate, a transparent electrode (ITO: indium-tin oxide) was formed as a lower electrode. A film containing a donor was formed on the lower electrode, and a film containing an acceptor was formed on the film containing the donor. An upper electrode was formed on the film containing the acceptor.
[0123]
The film containing the donor was composed of a material in which the donor was dispersed in a polymer. The donor was dimethylphenazine and the polymer was polybisphenol carbonate. The film containing the donor was formed by spin-coating dimethylphenazine and polybisphenol carbonate dissolved in chloroform. The acceptor was fullerene.
[0124]
The film containing the acceptor was formed by vacuum evaporation of fullerene. The upper electrode was made of gold and formed by vapor deposition.
[0125]
FIG. 15 is a graph showing the relationship between the polarization of the test body (capacitor) and the voltage. As shown in FIG. 15, a hysteresis loop was observed as the voltage was raised or lowered. This indicates that a laminated film of a film containing a donor and a film containing an acceptor exhibits ferroelectricity. That is, this indicates that this capacitor can be applied as a ferroelectric memory.
[0126]
The present invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the present invention.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a ferroelectric capacitor according to a first embodiment.
FIG. 2 is a cross-sectional view schematically showing a modification of the ferroelectric capacitor according to the first embodiment.
FIG. 3 is a cross-sectional view schematically showing a modification of the ferroelectric capacitor according to the first embodiment.
FIG. 4 is a cross-sectional view schematically showing a manufacturing process of a ferroelectric capacitor according to a second embodiment.
FIG. 5 is a cross-sectional view schematically showing a modification of the manufacturing process of the ferroelectric capacitor according to the second embodiment.
FIG. 6 is a cross-sectional view schematically showing a modified example of the manufacturing process of the ferroelectric capacitor according to the second embodiment.
7 is a cross-sectional view schematically showing a storage capacitor type ferroelectric memory device to which the ferroelectric memory device according to the present invention is applied; FIG.
8 is a diagram showing a 1T1C type memory cell to which the ferroelectric memory device shown in FIG. 7 is applied. FIG.
9 is a diagram showing a 2T2C type memory cell to which the ferroelectric memory device shown in FIG. 7 is applied.
FIG. 10 is a cross-sectional view schematically showing a MIS transistor type ferroelectric memory device to which the ferroelectric memory device according to the present invention is applied.
11 is a diagram showing a memory cell to which the ferroelectric memory device shown in FIG. 10 is applied.
FIG. 12 is a diagram schematically showing a ferroelectric memory device in which memory cells are arranged in a simple matrix, to which the ferroelectric memory device according to the present invention is applied.
13 is a plan view showing a memory cell array of the ferroelectric memory device shown in FIG. 12; FIG.
14 is a cross-sectional view schematically showing a portion along line AA in FIG.
FIG. 15 is a graph showing the relationship between the polarization of a specimen (capacitor) and the voltage.
FIG. 16 is a schematic diagram for explaining the principle that ferroelectricity is exhibited in a laminated film of a film including a donor and a film including an acceptor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 12

Transistor

14, 16 Source / drain 17 Element isolation region 19 Interlayer insulating film 20 1st electrode (lower electrode, floating gate electrode, 1st signal electrode)
22 Second electrode (upper electrode, gate electrode, second signal electrode)
30 Ferroelectric film 32 Film including donor 34 Film including acceptor 100 Base 100A Memory cell array 120 Memory cell (ferroelectric capacitor)
C100

Ferroelectric capacitor

1000, 2000, 3000 Ferroelectric memory device

Claims

It consists of a structure in which a film containing a donor and a film containing an acceptor are in contact with each other,
The film containing the donor is configured by dispersing the donor in a polymer,
The film containing the acceptor is a ferroelectric film formed by dispersing the acceptor in a polymer.

A film containing a donor and a film containing an acceptor are stacked,
The film containing the donor is configured by dispersing the donor in a polymer,
The film containing the acceptor is a ferroelectric film formed by dispersing the acceptor in a polymer.

In claim 1 or 2,
A ferroelectric film in which electrons move from the donor to the acceptor and positive charges move from the donor-containing film to the acceptor-containing film.

In any one of Claims 1-3,
The ferroelectric film, wherein the donor is at least one selected from the group consisting of a donor having a fulvalene skeleton, a donor having a metallocene skeleton, and a donor metal complex.

In any one of Claims 1-4,
The ferroelectric film, wherein the acceptor is at least one selected from the group consisting of an acceptor having a quinone skeleton, a fullerene compound, and an acceptor metal complex.

In any one of Claims 1-5,
The ferroelectric film, wherein the polymer is at least one of polymethyl methacrylate, polycarbonate, polyalbonate, polydiallyl phthalate, polythiophene, polycarbazole, and derivatives thereof.

In any one of Claims 2-6,
The ferroelectric film has a plurality of films containing the donor and a plurality of films containing the acceptor,
The film including the acceptor and the film including the donor are ferroelectric films that are alternately stacked.

Forming a film containing a donor, and forming a film containing an acceptor,
The film containing the donor is configured by dispersing the donor in a polymer,
The film containing the acceptor is configured by dispersing the acceptor in a polymer,
The film containing the donor and the film containing the acceptor are in contact with each other so that electrons move from the donor to the acceptor and positive charges move from the film containing the donor to the film containing the acceptor. A method of manufacturing a ferroelectric film having a structure formed as described above.

Forming a film containing a donor, and forming a film containing an acceptor,
The film containing the donor is configured by dispersing the donor in a polymer,
The film containing the acceptor is configured by dispersing the acceptor in a polymer.
A method of manufacturing a ferroelectric film formed by laminating a film containing the donor and a film containing the acceptor.

In either of claims 8 or 9 ,
At least one of the film | membrane containing the said donor and the film | membrane containing the said acceptor is a manufacturing method of the ferroelectric film formed by a spin coat method.

In either of claims 8 or 9 ,
At least one of the film | membrane containing the said donor and the film | membrane containing the said acceptor is a manufacturing method of the ferroelectric film formed by the inkjet method.

In any of the claims 8-10,
The method for producing a ferroelectric film, wherein the donor is at least one selected from the group consisting of a donor having a fulvalene skeleton, a donor having a metallocene skeleton, and a donor metal complex.

In any of the claims 8-12,
The method for producing a ferroelectric film, wherein the acceptor is at least one selected from the group consisting of an acceptor having a quinone skeleton, a fullerene compound, and an acceptor metal complex.

In any of the claims 9-13,
The ferroelectric film has a plurality of films containing the donor and a plurality of films containing the acceptor,
The method of manufacturing a ferroelectric film, wherein the film including the donor and the film including the acceptor are alternately stacked.

In any one of claims 8-14,
The method for producing a ferroelectric film, wherein the polymer is at least one of polymethyl methacrylate, polycarbonate, polyalbonate, polydiallyl phthalate, polythiophene, polycarbazole, and derivatives thereof.

Including the ferroelectric film according to claim 1, a first electrode, and a second electrode;
The ferroelectric capacitor, wherein the ferroelectric film is provided at least between the first electrode and the second electrode.

In claim 16 ,
The ferroelectric capacitor is a ferroelectric capacitor in which the first electrode, the ferroelectric film, and the second electrode are sequentially stacked.

In claim 17 ,
A ferroelectric capacitor in which a film containing the donor and a film containing the acceptor are stacked.

In claim 18 ,
The ferroelectric film has a plurality of films containing the donor and a plurality of films containing the acceptor,
The ferroelectric capacitor, wherein the film including the acceptor and the film including the donor are alternately stacked.

In claim 16 ,
The ferroelectric capacitor is a ferroelectric capacitor in which the first electrode, the ferroelectric film, and the second electrode are sequentially arranged along the surface direction of a substrate.

In claim 20 ,
The ferroelectric capacitor is a ferroelectric capacitor in which a film containing the donor and a film containing the acceptor are sequentially arranged along the surface direction of the substrate.

Comprising a method for manufacturing a ferroelectric film according to any one of claims 8 to 15, The method of manufacturing a ferroelectric capacitor.

A ferroelectric memory device comprising the ferroelectric capacitor according to any one of claims 16 to 21 .

22. A storage capacitor type ferroelectric memory device including a base body constituting a transistor forming region and having the ferroelectric capacitor according to claim 16 arranged in a predetermined pattern on the base body.

20. A MIS transistor type ferroelectric memory device, wherein the ferroelectric capacitor according to any one of claims 16 to 19 is connected to a gate insulating layer formed on a semiconductor substrate.

Memory cells comprising the ferroelectric capacitors according to any one of claims 16 to 19 are arranged in a matrix,
The ferroelectric capacitor is arranged in a first signal electrode, a second signal electrode arranged in a direction intersecting the first signal electrode, and at least an intersecting region of the first signal electrode and the second signal electrode. And a ferroelectric memory device.