JP4096015B2 - Signal line drive circuit - Google Patents
Signal line drive circuit Download PDFInfo
- Publication number
- JP4096015B2 JP4096015B2 JP2006233978A JP2006233978A JP4096015B2 JP 4096015 B2 JP4096015 B2 JP 4096015B2 JP 2006233978 A JP2006233978 A JP 2006233978A JP 2006233978 A JP2006233978 A JP 2006233978A JP 4096015 B2 JP4096015 B2 JP 4096015B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- selector
- register
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
本発明は、表示データに応じた階調電圧を生成し、液晶パネルへ出力する液晶駆動装置及びその液晶駆動装置を備えた液晶表示装置に係り、特に、ガンマ特性の調整が可能な液晶駆動装置及びその液晶駆動装置を備えた液晶表示装置に関する。 The present invention relates to a liquid crystal driving device that generates a gradation voltage according to display data and outputs it to a liquid crystal panel, and a liquid crystal display device including the liquid crystal driving device, and more particularly, a liquid crystal driving device capable of adjusting gamma characteristics. And a liquid crystal display device including the liquid crystal driving device.
まず液晶パネルに表示データを高画質で表示させるためには液晶パネル個々の特性に応じて所望のガンマ特性を調整する必要がある。従来技術においてもこのガンマ特性を調整可能な液晶表示装置が開示されている。 First, in order to display display data with high image quality on a liquid crystal panel, it is necessary to adjust a desired gamma characteristic according to the characteristic of each liquid crystal panel. The prior art also discloses a liquid crystal display device capable of adjusting this gamma characteristic.
まず一般的なガンマ特性について、図１を用いて説明する。図１において（ａ）は、液晶パネルのモードがノーマリーブラックモードである場合の印加電圧−輝度特性を示したものであり、低い印加電圧では低輝度、高い印加電圧では高輝度となる。特徴としては、低い印加電圧領域と高い印加電圧領域では印加電圧に対する輝度変化が鈍い（飽和）状態となることが挙げられる。 First, general gamma characteristics will be described with reference to FIG. FIG. 1A shows the applied voltage-luminance characteristics when the mode of the liquid crystal panel is a normally black mode. The luminance is low at a low applied voltage and high at a high applied voltage. A feature is that the luminance change with respect to the applied voltage becomes dull (saturated) in the low applied voltage region and the high applied voltage region.
また上記ノーマリーブラックモードの液晶パネルの他にもノーマリーホワイトモードの液晶パネルがあるが、以下ノーマリーブラックモードの液晶パネルを対象とし、説明を行う。尚、本発明では上記液晶パネルのモードに関係なく実施できる。 In addition to the normally black mode liquid crystal panel, there is a normally white mode liquid crystal panel. The following description will be made with reference to a normally black mode liquid crystal panel. The present invention can be carried out regardless of the mode of the liquid crystal panel.
次に図１（ｂ）は階調番号−輝度特性を示したものである。通常、この特性をガンマ特性と称されている。ここで、図１（ｂ）の１０１は階調番号の増加に対し、輝度がリニアに上昇する特性を示しており、この特性をγ＝１．０の特性と呼ぶ。ここでこのγ値は、下記（１）式の関係式により成り立つ。
Next, FIG. 1B shows the gradation number-luminance characteristics. Usually, this characteristic is called a gamma characteristic. Here,
（階調番号）γ＝輝度［ｃｄ／ｍ２］・・・（１）
上記（１）式より、図１（ｂ）の１０２、１０３はそれぞれγ＝２．２、γ＝３．０の特性を示したものである。ここで従来、液晶パネルに表示データを表示させた場合、その表示画像が人の目で最も高画質であると感じる特性は、一般に上記１０２のγ＝２．２の時である。
(Tone number) γ = luminance [cd / m 2 ] (1)
From the above equation (1),
ここで液晶表示装置では、階調番号毎に印加電圧を調整することで、上記ガンマ特性の調整を行っている。図１（ｃ）は上記した階調番号−印加電圧の関係図であり、階調数を６４階調とした場合である。ここで図１で示した印加電圧−輝度特性は液晶パネル個々において異なり、例とし、上記γ＝２．２に印加電圧を合わせた場合、液晶パネル個々でその印加電圧の調整値は異なってくる。図１（ｃ）の１０４は上記γ＝２．２とした場合の階調番号−印加電圧の関係図である。１０５、１０６はそれぞれ１０４と異なった液晶パネルにおいて、γ＝２．２とした場合の階調番号−印加電圧の関係図である。このように液晶表示装置内にはこの印加電圧（以下、階調電圧と称す。）を液晶パネル個々の特性に合わせて所望のガンマ特性に調整できるような階調電圧生成回路が必要となる。
In the liquid crystal display device, the gamma characteristic is adjusted by adjusting the applied voltage for each gradation number. FIG. 1C is a relational diagram of the gradation number-applied voltage described above, in which the number of gradations is 64 gradations. Here, the applied voltage-luminance characteristics shown in FIG. 1 are different for each liquid crystal panel. For example, when the applied voltage is adjusted to γ = 2.2, the adjustment value of the applied voltage differs for each liquid crystal panel. . 104 in FIG. 1C is a relationship diagram of gradation number-applied voltage when γ = 2.2.
次に、上述したガンマ特性の調整が可能な液晶表示装置の一例として、特許文献１がある。
Next, as an example of a liquid crystal display device capable of adjusting the above-described gamma characteristics, there is
以下、図１７を用いて、特許文献１の動作について簡単に説明する。
Hereinafter, the operation of
図１７において、３０２は階調電圧生成回路であり、この階調電圧生成回路はガンマ調整用制御レジスタ３０１、また１７０１〜１７０９の可変抵抗によって構成されるラダー抵抗３０７、アンプ回路３１４、出力部ラダー抵抗３１５で構成されている。また３０３は階調電圧生成回路３０２で生成された階調電圧から表示データに応じた階調電圧をデコードするデコード回路である。ここで階調電圧生成回路３０２は、表示データに含まれた抵抗値設定データをガンマ補正用制御レジスタ３０１で検出し、その検出した抵抗値設定データにより、ラダー抵抗３０７の可変抵抗１７０１〜１７０９の抵抗値を設定する。ここでこのラダー抵抗３０７は、外部から供給される基準電圧３１６とＧＮＤ間を先のガンマ補正用制御レジスタ３０１で抵抗値設定された可変抵抗１７０１〜１７０９により抵抗分割し、６４階調電圧のうち１０点の階調電圧を生成する。このラダー抵抗３０７で生成された１０点の階調電圧は、後段のアンプ回路３１４でバッファリングされ、出力部ラダー抵抗３１５で先の１０点の階調電圧をさらに抵抗分割し、所望の６４階調電圧を生成する。次にこの６４階調電圧を３０３のデコード回路で表示データに合った階調電圧を選択する。
In FIG. 17,
以上のように特許文献１は、液晶表示装置内に階調電圧生成回路３０２を具備し、この階調電圧生成回路３０２内部のラダー抵抗３０７を構成する９個の可変抵抗１７０１〜１７０９の抵抗値をガンマ補正用制御レジスタ３０１で設定することで、その抵抗分割比を変えることにより、ラダー抵抗３０７の基準電圧３１６とＧＮＤ間から生成される各階調電圧を変化させ、液晶パネル個々の特性における所望のガンマ特性に応じて各階調電圧を調整するものであった。
上記特許文献１では、６４階調電圧のうち図１（ｃ）に示す１０７、１０８といった階調番号の両端の電圧を固定としており、それぞれＧＮＤ又は外部から供給される基準電圧３１６としていた。この場合、ＧＮＤ固定としている階調電圧は調整不可能であり、また基準電圧３１６固定としている階調電圧は、その調整を行う場合、階調電圧生成部３０２の外部に別調整回路が必要となり、部品数増となる。ここで図１（ｃ）の１０４、１０５、１０６の関係といったように、液晶パネルの特性の相違により、階調番号の両端の電圧を調整しなければならないケースは生じ、上記従来技術ではこれらのケースについては考慮されていなかった。
In
上記問題を解決する手段として、特許文献２で記載されているアンプ回路３１４にオフセット調整（階調電圧の振幅電圧は一定とし、その特性をｙ軸方向にシフトさせる）機能を持たせ、階調番号の両端の電圧を調整する手段もあるが、この場合、アンプ回路３１４内部にオフセット調整回路が必要となり、そのため回路規模は大となり、コストも高くなる。
As a means for solving the above problem, the
また前記特許文献２では、ラダー抵抗３０７内に９個の可変抵抗１７０１〜１７０９を具備し、その全ての可変抵抗の抵抗値を、ガンマ補正用制御レジスタ３０１で設定し、所望のガンマ特性に調整する構成である。この構成の場合、１つの可変抵抗値を調整すると、全体の抵抗分割比が変化し、これに伴い、全ての階調電圧が変化する。従って、図１（ｃ）１０４〜１０６のような個々の特性に完全に一致するように階調電圧を調整するには多くの時間を要する。
Further, in
本発明の目的は、高画質を実現する液晶駆動装置及び液晶表示装置を提供することにある。 An object of the present invention is to provide a liquid crystal driving device and a liquid crystal display device that realize high image quality.
上記課題であった液晶パネルの特性の相違に合わせ、階調番号の両端の電圧を調整可能とするため、本発明では、ラダー抵抗の両端部（外部から供給される基準電圧及びＧＮＤ間）にそれぞれ可変抵抗を設置し、その可変抵抗で抵抗分割された電圧から図１（ｃ）の１０７、１０８といった階調番号の両端の電圧を生成するようなラダー抵抗構成とした。また、上記可変抵抗の抵抗値をレジスタ（振幅調整レジスタと呼ぶ。）で設定可能とし、従来技術において、アンプ回路で行っていたオフセット調整についても、このラダー抵抗で調整可能とした。
According to the present invention, the voltage at both ends of the gradation number can be adjusted in accordance with the difference in the characteristics of the liquid crystal panel. In the present invention, both ends of the ladder resistor (between the reference voltage supplied from the outside and GND) are provided. A variable resistance is provided for each, and a ladder resistance configuration in which voltages at both ends of the
ここで、本発明では上述に限らず、この他の階調電圧においてもレジスタ設定で階調電圧を調整できるラダー抵抗構成とした。その各調整内容について、図２を用いて説明する。図２（ａ）は、振幅調整レジスタにより、ラダー抵抗の両端部の可変抵抗値を設定した各場合の階調番号−階調電圧特性について示している。ここで２０１は、階調電圧の低い側の電圧値は変化させずに、高い側の電圧値を変化させ、階調電圧の振幅電圧を調整した場合であり、２０２は階調電圧の高い側の電圧値は変化させずに、低い側の電圧値を変化させ、階調電圧の振幅電圧を調整した場合の特性図である。２０１、２０２は上記ラダー抵抗の両端部の可変抵抗値を振幅調整レジスタで片側（基準電圧側又はＧＮＤ側）だけを設定した場合である。また２０３は上記ラダー抵抗の両端部の可変抵抗値を振幅調整レジスタで同時に設定した場合の特性図である。この場合、従来技術においてアンプ回路で行っていたオフセット調整と同様の作用が得られる。
Here, the present invention is not limited to the above, and a ladder resistor configuration is employed in which the grayscale voltage can be adjusted by register setting for other grayscale voltages. The contents of each adjustment will be described with reference to FIG. FIG. 2A shows the gradation number-gradation voltage characteristics in each case where the variable resistance values at both ends of the ladder resistor are set by the amplitude adjustment register. Here, 201 is a case where the voltage value on the lower side of the gradation voltage is not changed but the voltage value on the higher side is changed to adjust the amplitude voltage of the gradation voltage, and 202 is the higher side of the gradation voltage. FIG. 6 is a characteristic diagram when the amplitude value of the gradation voltage is adjusted by changing the voltage value on the lower side without changing the voltage value of.
次に図２（ｂ）の２０４は、階調番号−階調電圧特性の階調番号の中間（中間調）部の傾き特性を調整した場合の特性図である。この調整は傾き調整レジスタにより、ラダー抵抗内の傾き特性を決める階調電圧２０５、２０６を生成する可変抵抗の抵抗値を設定可能とすることで調整することができる。
Next,
以上、振幅調整レジスタ及び傾き調整レジスタで図１（ｃ）の１０４〜１０６といった各液晶パネルの特性に合わせた階調電圧を大まかに設定できる。これにより、各液晶パネルの特性に応じた所望のガンマ特性の調整が容易にでき、調整時間を短縮できる。
As described above, the gradation voltage according to the characteristics of the
次に図２（ｃ）の２０７は、各階調電圧を微調整した場合の階調番号−階調電圧特性図である。この微調整は、上記可変抵抗で抵抗分割された各階調電圧間に、さらに抵抗分割を行うための抵抗分割回路を設値し、その抵抗分割により生成された各電圧値の中から所望の階調電圧を微調整レジスタの設定値により選択できる構成とすることにより、微調整可能とする。この構成により、上記課題であった１つの可変抵抗値を変化させた場合においても、この可変抵抗により抵抗分割された各階調電圧間をさらに細かく抵抗分割し、その中から所望の電圧値を選択することで、他階調電圧をあまり変化させず、所望の階調電圧のみ調整可能となる。また上記のように各階調電圧の微調整を可能とすることで、ガンマ特性の調整をより精度の高いものとし、高画質化が望める。
Next,
以上、ガンマ特性の調整において、振幅レジスタ、傾きレジスタの各設定で、液晶パネル個々の特性に応じた階調電圧の振幅電圧、及び中間調部の傾き特性といった大まか階調電圧を調整できるラダー抵抗構成とすることで、ガンマ特性の調整を容易とし、調整時間を短縮できるものとした。また微調整レジスタを具備することで、上記振幅レジスタ、傾きレジスタにて調整された階調電圧に対し、さらに微調整を行える構成とすることで、調整精度を高め、高画質化が望めるものとし、また調整範囲の自由度が増し、汎用性のあるものとした。 As described above, in the adjustment of the gamma characteristic, the ladder resistor that can roughly adjust the gradation voltage such as the gradation voltage of the gradation voltage according to the individual characteristics of the liquid crystal panel and the inclination characteristic of the halftone portion by setting each of the amplitude register and the inclination register. By adopting the configuration, the gamma characteristic can be easily adjusted and the adjustment time can be shortened. In addition, by providing a fine adjustment register, it is possible to improve the adjustment accuracy and improve the image quality by making it possible to make fine adjustments to the gradation voltage adjusted by the amplitude register and inclination register. In addition, the degree of freedom of the adjustment range has been increased, and it has become versatile.
本発明によれば、表示装置のガンマ特性の調整精度が向上され、これにより、画質を向上するという効果を奏する。 According to the present invention, the adjustment accuracy of the gamma characteristic of the display device is improved, thereby producing an effect of improving the image quality.
以下、本発明の実施形態を説明する。 Embodiments of the present invention will be described below.
本発明の第１の実施形態による液晶表示装置の構成について、図３から図１０を用いて説明する。 The configuration of the liquid crystal display device according to the first embodiment of the present invention will be described with reference to FIGS.
図３は本発明の階調電圧生成回路の構成図である。３０１はガンマ特性を調整するための設定値を保持する制御レジスタ、３０２は階調電圧生成回路、３０３は表示データに合わせた階調電圧をデコードするデコード回路である。ここで制御レジスタ３０１は上記振幅調整レジスタ３０４、傾き調整レジスタ３０５、微調整レジスタ３０６を含んだ構成である。
FIG. 3 is a block diagram of the gradation voltage generation circuit of the present invention.
また階調電圧生成回路３０２は、外部から供給される基準電圧３１６とＧＮＤ間から各階調電圧を生成するラダー抵抗３０７、このラダー抵抗３０７を構成する可変抵抗３２１〜３２４、及びその可変抵抗にて抵抗分割された電圧をさらに抵抗分割するための抵抗分割回路３２６〜３３１、この抵抗分割回路３２６〜３３１で生成された階調電圧を微調整レジスタ３０６の設定値により選択するセレクタ回路３０８〜３１３、その各セレクタ回路の出力電圧をバッファリングするアンプ回路３１４及び、そのアンプ回路３１４出力電圧を所望の階調数分（ここでは例とし、６４階調電圧）の階調電圧に抵抗分割する出力部ラダー抵抗３１５により構成される。
The gradation
ここでラダー抵抗３０７の下側に設置されている下側可変抵抗３２１は、振幅調整レジスタ３０４の下側可変抵抗設定値３１７により、その抵抗値を設定できる構成とし、ラダー抵抗３０７の上側に設置されている上側可変抵抗３２２は、振幅調整レジスタ３０４の上側可変抵抗設定値３１８により、その抵抗値を設定できる構成とする。この両可変抵抗３２１，３２２により抵抗分割された電圧を階調番号の両端の階調電圧とし、階調電圧の振幅調整を振幅調整レジスタ３０４で設定できる構成とする。
Here, the lower
またラダー抵抗３０７の中間部下段に設置されている中間部下側可変抵抗３２３は、傾き調整レジスタ３０５の中間部下側可変抵抗設定値３１９により、その抵抗値を設定できる構成とし、ラダー抵抗３０７中間部上側に設置されている中間部上側可変抵抗３２４は、傾き調整レジスタ３０５の中間部上側可変抵抗設定値３２０により、その抵抗値を設定できる構成とする。この両可変抵抗３２３，３２４により抵抗分割された電圧を中間調部の傾き特性を決めている階調番号の階調電圧とし、階調電圧の傾き特性を傾き調整レジスタ３０５で設定できる構成とする。
Further, the intermediate lower
上述のようなラダー抵抗構成とし、振幅調整レジスタ３０４、傾き調整レジスタ３０５により、ラダー抵抗内の可変抵抗値を設定することで抵抗分割比を変化させ、階調電圧の振幅電圧、及び中間調部の傾き特性を調整可能とする（詳細作用については後に記述）。
The ladder resistor configuration as described above is used, and the resistance division ratio is changed by setting a variable resistance value in the ladder resistor by the
また、振幅調整レジスタ３０４、傾き調整レジスタ３０５でそれぞれ設定された可変抵抗値により生成された階調電圧間を、抵抗分割回路３２６〜３３１によりさらに細かく抵抗分割し、階調電圧を微調整するための微調整用階調電圧を生成する。次に、この微調整用階調電圧を各セレクタ回路３０８〜３１３で、微調整レジスタ３０６の設定値３２５により、所望の階調電圧を選択する。この構成により、各階調電圧を微調整可能とし、ガンマ特性の調整精度を高め、調整の自由度も向上する（詳細作用は後に記述）。
Further, in order to finely adjust the gradation voltage by further finely dividing the resistance between the gradation voltages generated by the variable resistance values respectively set by the
ここで、上述より生成される各階調電圧は後段のアンプ回路３１４でバッファリングされ、所望の６４階調の電圧を生成するため、出力部ラダー抵抗３１５で、その各階調電圧間を電圧関係がリニアとなるよう抵抗分割し、６４階調分の階調電圧を生成する。これにより階調電圧生成回路３０２で生成された６４階調の階調電圧は、デコード回路３０３で、表示データに合わせた階調電圧をデコードし、液晶パネルへの印加電圧となる。
Here, each gradation voltage generated from the above is buffered by the
以上のような回路構成により、ガンマ特性の調整において、振幅レジスタ３０４、傾きレジスタ３０５の設定で、階調電圧の振幅電圧、及び中間調部の傾き特性といった大まかな階調電圧を調整可能なラダー抵抗を含み、そのラダー抵抗にて生成された階調電圧間から微調整レジスタ３０６の設定でさらに各階調電圧の微調整を行える構成とすることで、ガンマ特性の調整を容易かつ、調整時間を短縮でき、調整の精度及び自由度を向上させることで高画質化かつ、汎用性が望める階調電圧生成回路を小回路規模、低コストで実現した。
With the circuit configuration as described above, in the adjustment of the gamma characteristic, a ladder that can adjust rough gradation voltages such as the amplitude voltage of the gradation voltage and the inclination characteristic of the halftone portion by setting the
次に、本実施形態で使用した図３の可変抵抗３２１〜３２４について、レジスタ設定値と可変抵抗の動作について、図４を用いて説明する。図４において、４０１は上記可変抵抗３２１〜３２４の内部構成を示したものである。ここでは、レジスタ（上記振幅調整レジスタ３０４、及び傾き調整レジスタ３０５）の設定値が１減少するごとに抵抗値が４Ｒ（Ｒ：単位抵抗値）増加するといった場合の可変抵抗の構成例である。ここで、４０２のようにレジスタ設定値が“１１１”［ＢＩＮ］という設定値であった場合、可変抵抗４０１内部の抵抗端に設置されたスイッチ４０３〜４０５はスイッチＯＮとなり、可変抵抗４０１内部は短絡状態となる。よってこの時の可変抵抗４０１のトータル抵抗値は０Ｒとなる。尚ここで、各スイッチ４０３〜４０５はレジスタのｂｉｔ毎に制御され、スイッチ４０３はレジスタ設定値の［２］ｂｉｔ目、スイッチ４０４はレジスタ設定値の［１］ｂｉｔ目、スイッチ４０５はレジスタ設定値の［０］ｂｉｔ目で、それぞれスイッチＯＮ、又はＯＦＦの制御をする。次に４０６のようにレジスタ設定値が“０００”［ＢＩＮ］という設定値であった場合、可変抵抗４０１内部の抵抗端に設置されたスイッチ４０３〜４０５はスイッチＯＦＦとなり、可変抵抗４０１のトータル抵抗値は内部抵抗値の総和となる、トータル抵抗値は２８Ｒとなる。ここで上記構成におけるレジスタ設定値と可変抵抗値との関係は４０７に示した関係となる。
Next, with respect to the
尚、上記で示したレジスタ設定値と可変抵抗値との関係は一設定例であり、レジスタ設定値の各ｂｉｔを反転させた場合、上記レジスタ設定値と可変抵抗値との関係は逆になり、レジスタ設定値が増加すれば可変抵抗の抵抗値も増加するという関係となる。このようにレジスタ設定値と可変抵抗値との関係を逆にした場合でも構わない。またレジスタ設定値における可変抵抗値の変化割合を、１設定値毎に４Ｒとしているがこの値を小さくしたり、大きくしたりしても構わない。ここで、このレジスタ設定毎の抵抗値変化割合を小さくした場合、精度は向上するが調整範囲は狭くなり、逆に大きくした場合、調整範囲は広くなるが調整精度は悪化する。また、上記で使用した単位抵抗Ｒは数十ｋΩで構成することが望ましい（消費電流を少なくできる）。また上記レジスタ設定ｂｉｔ数は３ｂｉｔとしているがこの設定ｂｉｔ数を増加しても構わない。この場合、可変抵抗値の調整範囲は広くなるが回路規模は増加する。 The relationship between the register setting value and the variable resistance value shown above is an example of setting, and when each bit of the register setting value is inverted, the relationship between the register setting value and the variable resistance value is reversed. As the register setting value increases, the resistance value of the variable resistor also increases. In this way, the relationship between the register setting value and the variable resistance value may be reversed. Further, the change rate of the variable resistance value in the register set value is 4R for each set value, but this value may be reduced or increased. Here, when the resistance value change rate for each register setting is reduced, the accuracy is improved, but the adjustment range is narrowed. Conversely, when the resistance value is increased, the adjustment range is widened but the adjustment accuracy is deteriorated. Further, it is desirable that the unit resistor R used above is composed of several tens of kΩ (current consumption can be reduced). The number of register setting bits is 3 bits, but the number of setting bits may be increased. In this case, the adjustment range of the variable resistance value becomes wide, but the circuit scale increases.
以上の構成により、レジスタ設定で可変抵抗の抵抗値を変化させることが可能である。 With the above configuration, the resistance value of the variable resistor can be changed by register setting.
次に図３の振幅調整レジスタ３０４とラダー抵抗３０７内の可変抵抗３２１、３２２によるガンマ特性の調整作用について、図５を用いて説明する。
Next, the gamma characteristic adjustment operation by the
図５（ａ）は、図３のラダー抵抗３０７の下側可変抵抗３２１を振幅調整レジスタ３０４で設定した場合の調整作用を示したものである。５０１は振幅調整レジスタ３０４がデフォルト設定とした場合の階調番号−階調電圧特性である。ここで、５０２のように階調電圧の高い側の電圧値は変化させずに、低い側の電圧値を変化させ、階調電圧の振幅電圧を小さく調整したい場合、振幅調整レジスタ３０４の設定を下側可変抵抗３２１の抵抗値が大となるように設定すれば良い。また５０３のように階調電圧の高い側の電圧値は変化させずに、低い側の電圧値を変化させ、階調電圧の振幅電圧を大きく調整したい場合、振幅調整レジスタ３０４の設定を下側可変抵抗３２１の抵抗値が小となるように設定すれば良い。
FIG. 5A shows the adjustment operation when the lower
このように振幅調整レジスタ３０４の設定で下側可変抵抗３２１の抵抗値を変化させることにより、階調電圧の高い側の電圧値は変化させずに、低い側の電圧値を変化させ、階調電圧の振幅電圧を調整することが可能である。
By changing the resistance value of the lower
次に同図５の（ｂ）は、図３のラダー抵抗３０７の上側可変抵抗３２２を振幅調整レジスタ３０４で設定した場合の調整作用を示したものである。５０１は上記同様、振幅調整レジスタ３０４がデフォルト設定とした場合の階調番号−階調電圧特性である。ここで、５０４のように階調電圧の低い側の電圧値は変化させずに、高い側の電圧値を変化させ、階調電圧の振幅電圧を小さく調整したい場合、振幅調整レジスタ３０４の設定を上側可変抵抗３２２の抵抗値が大となるように設定すれば良い。また５０５のように階調電圧の低い側の電圧値は変化させずに、高い側の電圧値を変化させ、階調電圧の振幅電圧を大きく調整したい場合、振幅調整レジスタ３０４の設定を上側可変抵抗３２２の抵抗値が小となるように設定すれば良い。
Next, FIG. 5B shows the adjusting action when the upper
このように振幅調整レジスタ３０４の設定で上側可変抵抗３２２の抵抗値を変化させることにより、階調電圧の低い側の電圧値は変化させずに、高い側の電圧値を変化させ、階調電圧の振幅電圧を調整することが可能である。
Thus, by changing the resistance value of the upper
次に同図５の（ｃ）は、上述した下側可変抵抗３２１、上側可変抵抗３２２を振幅調整レジスタ３０４で同時に設定した場合の調整作用を示したものである。５０１は上記同様、振幅調整レジスタ３０４がデフォルト設定とした場合の階調番号−階調電圧特性である。ここで、５０６のように階調番号−階調電圧特性、振幅電圧は５０１同様とし、上下の階調電圧値を高くしたい場合、振幅調整レジスタ３０４の設定を下側可変抵抗３２１の抵抗値を大、上側可変抵抗３２２の抵抗値を小に設定すれば良い。また５０７のように階調番号−階調電圧特性、振幅電圧は５０１同様とし、上下の階調電圧値を低くしたい場合、振幅調整レジスタ３０４の設定を下側可変抵抗３２１の抵抗値を小、上側可変抵抗３２２の抵抗値を大に設定すれば良い。
Next, FIG. 5C shows the adjustment operation when the lower
このように振幅調整レジスタ３０４の設定で下側及び上側可変抵抗３２１、３２２を同時に設定した場合、振幅調整レジスタ３０４のデフォルト設定とした場合の階調番号−階調電圧特性にオフセット調整した特性となる。
In this way, when the lower and upper
以上のことにより、図３の振幅調整レジスタ３０４により、液晶パネル個々の特性に合わせた階調電圧の振幅電圧を調整できる。 As described above, the amplitude voltage of the gradation voltage can be adjusted according to the characteristics of each liquid crystal panel by the amplitude adjustment register 304 of FIG.
次に図３の傾き調整レジスタ３０５とラダー抵抗３０７内の可変抵抗３２３、３２４によるガンマ特性の調整作用について、図６を用いて説明する。
Next, the gamma characteristic adjustment operation by the
図６（ａ）は、図３のラダー抵抗３０７の中間部下側可変抵抗３２３を傾き調整レジスタ３０５で設定した場合の調整作用を示したものである。６０１は傾き調整レジスタ３０５がデフォルト設定とした場合の階調番号−階調電圧特性である。ここで、６０２のように階調電圧の高い側の傾き特性は変化させずに、階調電圧の低い側の電圧値を変化させ、階調電圧の中間調部の傾きが小になるように調整したい場合、傾き調整レジスタ３０５の設定を中間部下側可変抵抗３２３の抵抗値が大となるように設定すれば良い。
FIG. 6A shows an adjusting operation when the lower
また６０３のように階調電圧の高い側の傾き特性は変化させずに、階調電圧の低い側の電圧値を変化させ、階調電圧の中間調部の傾きが大になるように調整したい場合、傾き調整レジスタ３０５の設定を中間部下側可変抵抗３２３の抵抗値が小となるように設定すれば良い。
In addition, as in 603, without changing the slope characteristic on the higher gradation voltage side, the voltage value on the lower gradation voltage side is changed, and adjustment is made so that the slope of the halftone portion of the gradation voltage becomes large. In this case, the
このように傾き調整レジスタ３０５の設定で中間部下側可変抵抗３２３の抵抗値を変化させることにより、階調電圧の高い側の傾き特性は変化させずに、階調電圧の低い側の電圧値を変化させ、階調電圧の中間調部の傾きを調整することが可能である。
In this way, by changing the resistance value of the intermediate lower
次に同図６の（ｂ）は、図３のラダー抵抗３０７の中間部上側可変抵抗３２４を傾き調整レジスタ３０５で設定した場合の調整作用を示したものである。６０１は上記同様、傾き調整レジスタ３０５がデフォルト設定とした場合の階調番号−階調電圧特性である。ここで、６０４のように階調電圧の低い側の傾き特性は変化させずに、階調電圧の高い側の電圧値を変化させ、階調電圧の中間調部の傾きが小になるように調整したい場合、傾き調整レジスタ３０５の設定を中間部上側可変抵抗３２４の抵抗値が大となるように設定すれば良い。また６０５のように階調電圧の低い側の傾き特性は変化させずに、階調電圧の高い側の電圧値を変化させ、階調電圧の中間調部の傾きが大になるように調整したい場合、傾き調整レジスタ３０５の設定を中間部上側可変抵抗３２４の抵抗値が小となるように設定すれば良い。
Next, FIG. 6B shows an adjustment operation when the middle upper variable resistor 324 of the
このように傾き調整レジスタ３０５の設定で中間部上側可変抵抗３２４の抵抗値を変化させることにより、階調電圧の高い側の電圧値を変化させ、階調電圧の中間調部の傾きを調整することが可能である。
In this way, by changing the resistance value of the intermediate upper variable resistor 324 according to the setting of the
次に同図６の（ｃ）は、上述した中間部下側可変抵抗３２３、中間部上側可変抵抗３２４を傾き調整レジスタ３０５で同時に設定した場合の調整作用を示したものである。６０１は上記同様、傾き調整レジスタ３０５がデフォルト設定とした場合の階調番号−階調電圧特性である。ここで、６０６のように傾き特性は６０１同様とし、この傾き特性を決める階調電圧６０８の階調電圧値を高くしたい場合、傾き調整レジスタ３０５の設定を中間部下側可変抵抗３２３の抵抗値を大、中間部上側可変抵抗３２４の抵抗値を小に設定すれば良い。また６０７のように傾き特性は６０１同様とし、この傾き特性を決める階調電圧６０８の階調電圧値を低くしたい場合、傾き調整レジスタ３０５の設定を中間部下側可変抵抗３２３の抵抗値を小、中間部上側可変抵抗３２４の抵抗値を大に設定すれば良い。
Next, FIG. 6C shows the adjustment operation when the above-described intermediate lower
このように傾き調整レジスタ３０５の設定で中間部下側及び中間部上側可変抵抗３２３、３２４を同時に設定した場合、傾き調整レジスタ３０５のデフォルト設定とした場合の階調番号−階調電圧特性の傾き特性は同様とし、この傾き特性を決める階調電圧６０８の階調電圧値を調整した特性となる。
As described above, when the intermediate lower and upper
以上のことにより、図３の傾き調整レジスタ３０５により、液晶パネル個々の特性に合わせた階調電圧の振幅電圧は変えず、中間調部の傾き特性のみを調整できる。
As described above, the
次に本実施形態で使用した図３のセレクタ回路３０８〜３１３について、微調整レジスタ３０６の設定値とセレクタ回路３０８〜３１３との関係を図７を用いて説明する。
Next, regarding the
図７において、７０１は上記セレクタ回路３０８〜３１３の内部構成を示したものである。ここで７０２は、図３のラダー抵抗３０７内の抵抗分割回路３２６〜３３１の内部構成を示したものであり、ここでは例として、抵抗値１Ｒで抵抗分割し、８つの微調整用階調電圧Ａ〜Ｈを生成する場合の構成を示している。セレクタ回路７０１は、この抵抗分割回路７０２で生成された各微調整用階調電圧Ａ〜Ｈのうち１階調電圧を微調整レジスタ３０６の設定値７０３により、選択する。
In FIG. 7, reference numeral 701 denotes an internal configuration of the
上記セレクタ回路７０１は２ｔｏ１（２入力１出力）セレクタ回路で構成されており、レジスタ設定値７０３の［０］ｂｉｔ目で１段目のセレクタ回路群７０４の出力を選択し、［１］ｂｉｔ目で２段目のセレクタ回路群７０５の出力を選択し、［２］ｂｉｔ目で３段目のセレクタ回路７０６の出力を選択する。
The selector circuit 701 is composed of a 2to1 (2-input 1-output) selector circuit, selects the output of the first-stage
ここでレジスタ設定値７０３が“０００”［ＢＩＮ］と設定した場合、セレクタ回路７０１は抵抗分割回路７０２で分圧された微調整用階調電圧Ａを出力する。次にレジスタ設定値７０３が“１１１”［ＢＩＮ］と設定した場合、セレクタ回路７０１は抵抗分割回路７０２で分圧された微調整用階調電圧Ｈを出力する。このようにセレクタ回路７０１は、微調整レジスタ３０６のレジスタ設定値７０３が１増加するごとに、抵抗分割回路７０２で分圧された微調整用階調電圧をＡからＨへと順々に選択する。このレジスタ設定値７０３とセレクタ回路７０１で選択される微調整用階調電圧Ａ〜Ｈとの関係を７０７に示す。
When the register set
尚、上記で示したレジスタ設定値とセレクタ回路との関係は一設定例であり、レジスタ設定値の各ｂｉｔを反転させた場合、上記レジスタ設定値とセレクタ回路との関係は逆になり、レジスタ設定値が増加すればセレクタ回路は微調整用階調電圧ＨからＡへと順々に選択する。このようにレジスタ設定値と可変抵抗値との関係を逆にした場合でも構わない。 The relationship between the register setting value and the selector circuit described above is an example of setting. When each bit of the register setting value is inverted, the relationship between the register setting value and the selector circuit is reversed. When the set value increases, the selector circuit sequentially selects from the fine adjustment gradation voltage H to A. In this way, the relationship between the register setting value and the variable resistance value may be reversed.
また、上記セレクタ回路はレジスタ設定ｂｉｔ数は３ｂｉｔとし、８つの微調整用階調電圧から１階調電圧を選択するものであるが、この設定ｂｉｔ数を増加して、選択できる階調数を増やしても構わない。この場合、階調電圧の微調整範囲は広くなるが回路規模は増加する。また抵抗分割回路内部の抵抗値を１Ｒとしているがこの値を小さくしたり、大きくしたりしても構わない。この抵抗分割回路内部の抵抗値を小さくした場合、微調整範囲は狭くなるが調整精度は向上する。また抵抗分割回路内部の抵抗値を大きくした場合、微調整範囲は広くなるが調整精度は悪化する。また、図４の可変抵抗構成と同様、単位抵抗Ｒは数十ｋΩで構成することが望ましい（消費電流を少なくできる）。 The selector circuit sets the number of register setting bits to 3 bits and selects one gradation voltage from eight fine adjustment gradation voltages. By increasing the number of setting bits, the number of gradations that can be selected is increased. You can increase it. In this case, the fine adjustment range of the gradation voltage is widened, but the circuit scale is increased. Further, although the resistance value inside the resistance dividing circuit is 1R, this value may be reduced or increased. When the resistance value in the resistance dividing circuit is reduced, the fine adjustment range is narrowed but the adjustment accuracy is improved. Further, when the resistance value inside the resistance dividing circuit is increased, the fine adjustment range is widened, but the adjustment accuracy is deteriorated. Further, like the variable resistance configuration of FIG. 4, it is desirable that the unit resistance R be configured with several tens of kΩ (current consumption can be reduced).
次に図３の微調整レジスタ３０６とセレクタ回路３０８〜３１３によるガンマ特性の調整作用について、図８を用いて説明する。
Next, the gamma characteristic adjustment operation by the
図８において、８０１は微調整レジスタ３０６がデフォルト設定とした場合の階調番号−階調電圧特性である。また８０２は微調整レジスタ３０６の設定値をセレクタ回路３０８〜３１３で選択される電圧値が最大となるよう設定した場合の特性図である。８０３は微調整レジスタ３０６の設定値をセレクタ回路３０８〜３１３で選択される電圧値が最小となるよう設定した場合の特性図である。よって、上記８０２と８０３の間の電圧が微調整レジスタ３０６で設定できる微調整可能な階調電圧範囲である。ここで８０４〜８０９はセレクタ回路３０８〜３１３の出力（微調整可能な階調電圧）を示しておりそれぞれ、上記８０２と８０３の間の階調電圧範囲内で微調整可能である。
In FIG. 8,
以上のように図３の微調整レジスタ３０６の設定により、ラダー抵抗３０７内の抵抗分割回路３２６〜３３１で生成された各微調整用階調電圧から１階調電圧を選択し、微調整可能とする。これにより、液晶パネル個々の特性に合わせた階調電圧の微調整可能とし、調整精度を向上することで高画質化が望める。
As described above, by setting the
上述で説明した振幅、傾き、微調整の３種類の調整レジスタを用いて、ガンマ特性を調整できる階調電圧生成回路を信号線駆動回路内に組み込んだ場合の液晶表示装置システム構成例を図９に示す。ここで図中の９００は本発明の液晶表示装置であり、９０１は液晶パネルであり、９０２は液晶パネル９０１の信号線に表示データに対応した階調電圧を出力する図３の階調電圧生成回路３０２を含んだ信号線駆動回路であり、９０３は液晶パネル９０１の走査ラインを走査する走査線駆動回路であり、９０４は上記信号線駆動回路９０２、走査線駆動回路９０３の動作電源を供給するシステム電源生成回路である。ここで、このシステム電源生成回路９０４から信号線駆動回路９０２に供給される電源電圧９０５内に図３の基準電圧３１６が含まれる。次に、９０６は液晶パネル９０１に画像を表示させるための各種制御及び各種処理を行うＭＰＵ（マイクロプロセッサユニット）であり、信号線駆動回路９０２は、このＭＰＵ９０６との表示データ並びに制御レジスタのデータのやりとりを行うシステムインターフェース９０７、システムインターフェース９０７より出力される表示データ９０８を一時保存しておくための表示メモリ９０９、及び図３で示した制御レジスタ３０１、階調電圧生成回路３０２、デコード回路３０３で構成される。尚、制御レジスタ３０１内部は図３でも示した振幅調整レジスタ３０４、傾き調整レジスタ３０５、微調整レジスタ３０６を含む。
FIG. 9 shows an example of the configuration of a liquid crystal display device system when a gradation voltage generation circuit capable of adjusting gamma characteristics using the three types of adjustment registers of amplitude, inclination, and fine adjustment described above is incorporated in a signal line driver circuit. Shown in Here, 900 in the figure is the liquid crystal display device of the present invention, 901 is the liquid crystal panel, 902 is the gradation voltage generation of FIG. 3 that outputs the gradation voltage corresponding to the display data to the signal line of the
上記ＭＰＵ９０６は、例えば汎用ＭＰＵである６８系１６ｂｉｔのバスインタフェースに準拠しており、チップ選択を示すＣＳ（ｃｈｉｐ Ｓｅｌｅｃｔ）信号、制御レジスタ３０１のアドレスを指定するのかデータを指定するのかを選択するＲＳ（Ｒｅｇｉｓｔｅｒ Ｓｅｌｅｃｔ）信号、処理動作の起動を指示するＥ（Ｅｎａｂｌｅ）信号、データの書込みまたは読出しを選択するＲ/Ｗ（Ｒｅａｄ／Ｗｒｉｔｅ）信号、制御レジスタ３０１のアドレスまたはデータの実際の設定値である１６ｂｉｔのＤａｔａ信号で構成される。これらの制御信号により、制御レジスタ３０１の各アドレスに対し、振幅調整レジスタ３０４、傾き調整レジスタ３０５、微調整レジスタ３０６のレジスタ設定値が割振られ、制御レジスタ３０１のレジスタ内に設定データを各割り当てられたアドレスごと書き込み、又は読み出し動作を行う。
The
次に図１０を用いてこのＭＰＵ９０６と信号線駆動回路９０２内部のインターフェース９０７間における各制御信号の動作について説明する。 まず、ＣＳ信号を“ロー”とし、制御レジスタ３０１をアクセス可能状態とする。ＲＳ信号を“ロー”時にはアドレス指定期間を意味し、ＲＳ信号“ハイ”時にはデータ指定期間を意味する。ここで制御レジスタ３０１への書き込み動作を行う場合、Ｒ／Ｗ信号を“ロー”とし、先のアドレス指定期間にＤａｔａ信号に所定のアドレス値を設定し、データ指定期間にそのアドレスのレジスタに書き込むデータ（上述での振幅調整レジスタ３０４、傾き調整レジスタ３０５、微調整レジスタ３０６のレジスタ設定値等々）を設定する。その設定後Ｅ信号を一定期間“ハイ”にすることで制御レジスタ３０１にデータを書き込む。
Next, the operation of each control signal between the
また制御レジスタ３０１に設定されたデータを読み出す際には、上記と同様にＣＳ、ＲＳ信号を設定し、Ｒ／Ｗ信号を“ハイ”とし、アドレス期間に所定のアドレスを設定し、上記同様、設定後Ｅ信号を一定期間“ハイ”とすることで、データ指定期間にレジスタ内に書き込まれたデータが読み出される。
Further, when reading the data set in the
以上、制御レジスタ３０１のレジスタ内の各割り当てられたアドレスに振幅調整レジスタ３０４、傾き調整レジスタ３０５、微調整レジスタ３０６のレジスタ設定値を書き込み動作を行うことで、上述したガンマ特性の調整において、上記各レジスタによる階調電圧の振幅電圧調整、中間調部の傾き特性調整、微調整が可能となり、ガンマ特性の調整が容易となり、また液晶パネル個々の特性に合わせた階調電圧を設定可能とする。
As described above, in the adjustment of the gamma characteristic described above, the register setting values of the
次に、本発明の第２の実施形態による液晶表示装置の構成について説明する。 Next, the configuration of the liquid crystal display device according to the second embodiment of the present invention will be described.
まず、一般的に液晶パネルに階調電圧を印加する場合には、ある一定周期の交流信号（以下Ｍと称す。）で階調電圧を反転させて、液晶パネルを交流化駆動しなければならない。 First, in general, when a gradation voltage is applied to a liquid crystal panel, it is necessary to invert the gradation voltage with an AC signal (hereinafter referred to as M) having a certain period to drive the liquid crystal panel in an alternating current. .
ここで液晶パネルの階調番号−階調電圧特性も、上記Ｍの極性ごとで異なり、そのＭの極性ごとに、所望のガンマ特性に調整しなければならないケースがある。ここで図１１に液晶パネルの交流化における階調番号−階調電圧特性の変化について示す。１１０１は、正極性（Ｍの極性がＭ＝０）時の階調番号−階調電圧特性である。ここで液晶パネルがノーマリーブラックモードの場合、階調番号が大きくなるにつれ、階調電圧は高くなるという特性を示している。１１０２は、負極性（Ｍの極性がＭ＝１）時の階調番号−階調電圧特性である。ここで階調番号が大きくなるにつれ、階調電圧は低くなるという特性を示している。ここで１１０１と１１０２は、センタライン１１０３を軸とし対称の関係となっている。このように正極性、あるいは負極性の階調番号−階調電圧特性が対称の関係であれば、前記した第１の実施形態による図３の階調電圧生成回路構成において、６４階調電圧の出力関係を反転（６４階調目の階調電圧を１階調目の階調電圧とし、１階調目の階調電圧を６４階調目の階調電圧と階調電圧と階調番号の関係を反転）すれば、正／負両極性においてガンマ特性の調整を行う必要は無い。しかし、液晶パネルによっては１１０４のような正／負極性で異なった階調番号−階調電圧特性となるケースがある。この場合、図３の第１の実施形態による階調電圧生成回路構成では、所望のガンマ特性に調整するため、正／負極性の特性に応じ随時レジスタ設定を行わなければならない。そこで上記問題を解決するため、本第２の実施形態では、第１の実施形態同様の作用があるラダー抵抗を正極性用、負極性用に独立して具備し、ガンマ特性の調整を正／負両極性で行える構成とした。
Here, the gradation number-gradation voltage characteristics of the liquid crystal panel are also different for each of the M polarities, and there are cases where the desired gamma characteristics must be adjusted for each of the M polarities. Here, FIG. 11 shows changes in gradation number-gradation voltage characteristics when the liquid crystal panel is switched to AC.
本発明の第２の実施形態による液晶表示装置の構成について図１２を用いて説明する。 The configuration of the liquid crystal display device according to the second embodiment of the present invention will be described with reference to FIG.
図１２は、前記第１の実施形態における図３の階調電圧生成回路３０２の内部構成のみを変更したものである。尚、制御レジスタ３０１やデコード回路３０３の構成及び動作については第１の実施形態と同様である。ここで図１２の階調電圧生成回路３０２は、第１の実施形態における図３のラダー抵抗３０７を正極性用ラダー抵抗１２０２、及び負極性用ラダー抵抗１２０３と正／負極性毎に独立して２本具備した構成としている。
FIG. 12 is a diagram in which only the internal configuration of the gradation
尚、この正／負極性用ラダー抵抗１２０２、１２０３は、第１の実施形態同様の作用を振幅調整レジスタ３０４、傾き調整レジスタ３０５のレジスタ設定により行える構成とする。
The positive / negative
ここで、この正／負両極性用ラダー抵抗１２０２、１２０３は、上記調整レジスタ３０４、３０５の設定値を共用し、その設定値により第１の実施形態同様に階調電圧の振幅電圧の調整、及び特性傾きの調整を正／負極性毎に行える構成とする。ここで、正極性用ラダー抵抗１２０２内部の抵抗値設定と負極性用ラダー抵抗１２０３内部抵抗値設定は上記調整レジスタ３０４、３０５の同設定で正極性、負極性で異なった階調電圧調整が行えるように異なった抵抗値設定とする。
Here, the positive / negative
また上記のように正／負極性用ラダー抵抗１２０２、１２０３を２本具備することにより、図３におけるセレクタ回路３０８〜３１３も正極性用セレクタ回路１２０４と負極性用セレクタ回路１２０５の２種類必要となる。ここで、正／負両極性用セレクタ回路１２０４、１２０５は、第１の実施形態である図３のセレクタ回路３０８〜３１３と同構成とし、微調整レジスタ３０６設定により、第１の実施形態と同作用の微調整を可能とする。
Further, by providing two positive /
上記のような構成とし、Ｍ信号にて選択する極性セレクタ回路１２０１、１２０６により、正／負極性用ラダー抵抗１２０２、１２０３及び正／負極性用セレクタ回路１２０４、１２０５出力をＭの極性により選択する。尚、上記極性セレクタ１２０１、１２０６はＭ＝０時には正極性用ラダー抵抗１２０２、及び正極性用セレクタ回路１２０４出力を選択し、Ｍ＝１時には負極性用ラダー抵抗１２０３、及び負極性用セレクタ回路１２０５出力を選択する。
With the configuration as described above, the
以上のような階調電圧生成回路構成とし、第１の実施形態における図９同様の液晶表示装置システムに組み込むことで、正／負両極性のガンマ特性を独立して調整できる液晶表示装置を実現した。尚、各調整レジスタ３０４〜３０６の設定値は、第１の実施形態と同様に図１０の制御信号により、制御レジスタ３０１内のアドレスにそれぞれ割り当て、各レジスタ設定値の書き込み動作を行うこととする。
A gray-scale voltage generation circuit configuration as described above is incorporated into the liquid crystal display device system similar to that of FIG. 9 in the first embodiment, thereby realizing a liquid crystal display device that can independently adjust positive / negative gamma characteristics. did. Note that the setting values of the respective adjustment registers 304 to 306 are assigned to the addresses in the
次に第３の実施形態による階調電圧生成回路構成を図１３に示す。ここで本実施形態は、上述第２の実施形態で２本構成としていたラダー抵抗を１本構成とし、第１の実施形態における振幅、傾き、微調整レジスタといった各調整レジスタを正／負極性独立させ具備し、正／負両極性のガンマ特性を独立して調整できるようにしたものである。ここで図１３は図３の第１の実施形態である階調電圧生成回路において、制御レジスタ３０１の内部構成のみを変更したものである。よって階調生成回路３０２やデコード回路３０３などの構成及び動作については前述第１の実施形態と同様である。ここで図１３の制御レジスタ３０１の内部について、１３０１は正極性用振幅調整レジスタ、１３０２は負極性用振幅調整レジスタ、１３０３は正極性用傾き調整レジスタ、１３０４は負極性用傾き調整レジスタ、１３０５は正極性用微調整レジスタ、１３０６は負極性用微調整レジスタであり、それぞれ正／負両極性で独立して設定できるものとする。これら調整レジスタ１３０１〜１３０６はＭ信号により選択するセレクタ回路１３０７〜１３０９により、正／負極性に応じたレジスタ１３０１〜１３０６の設定値を選択する。ここでこのセレクタ回路１３０７〜１３０９は、Ｍ＝０時には正極性用レジスタ１３０１、１３０３、１３０５の設定値を選択し、Ｍ＝１時には負極性用レジスタ１３０２、１３０４、１３０６の設定値をそれぞれ選択する。ここで正／負極性用振幅調整レジスタ１３０１、１３０２は図５で示した第１の実施形態による振幅調整レジスタと同等の作用が得られ、正／負極性用傾き調整レジスタ１３０３、１３０４は図６で示した傾き調整レジスタと同等の作用が得られ、正／負極性用微調整レジスタ１３０５、１３０６は図８で示した微調整レジスタと同等の作用が得られる。
Next, FIG. 13 shows a grayscale voltage generation circuit configuration according to the third embodiment. Here, in this embodiment, the ladder resistor, which has been configured in two in the second embodiment, is configured as one, and each adjustment register such as the amplitude, inclination, and fine adjustment register in the first embodiment is independent of positive / negative polarity. The gamma characteristics of both positive and negative polarities can be adjusted independently. Here, FIG. 13 shows only the internal configuration of the
よって上述した正／負極性用調整レジスタ１３０１〜１３０６により、正／負極性において、第１の実施形態と同様作用が得られることにより、液晶パネル個々の特性に合った階調電圧、及びガンマ特性の調整を、正／負両極性とも独立に調整できる構成とした。 Therefore, the positive / negative polarity adjustment registers 1301 to 1306 described above provide the same operation as that of the first embodiment in the positive / negative polarity, so that the gradation voltage and the gamma characteristic suitable for the individual characteristics of the liquid crystal panel are obtained. In this configuration, both positive and negative polarities can be adjusted independently.
以上のような制御レジスタ３０１構成を図１４の液晶表示装置システムに組み込むことで、第２の実施形態よりも小回路規模で正／負両極性のガンマ特性を独立して調整できる液晶表示装置を実現した。尚、正／負極性用調整レジスタ１３０１〜１３０６の設定値は、図１０と同様の制御信号により、制御レジスタ３０１内のアドレスに正／負極性用調整レジスタ１３０１〜１３０６をそれぞれ割り当て、各レジスタ設定値の書き込み動作を行うこととする。
By incorporating the configuration of the control register 301 as described above into the liquid crystal display device system of FIG. 14, a liquid crystal display device capable of independently adjusting the positive / negative bipolar gamma characteristics with a smaller circuit scale than the second embodiment. It was realized. The set values of the positive / negative polarity adjustment registers 1301 to 1306 are assigned to the addresses in the
次に、本発明の第４の実施形態による液晶表示装置の構成について説明する。 Next, the configuration of the liquid crystal display device according to the fourth embodiment of the present invention will be described.
液晶パネルはその使用用途によって、バックライトを当てて画像を表示させる場合があり、この場合このバックライトＯＮ、又はＯＦＦにより液晶パネルの階調番号−階調電圧特性が変化するケースもあり、ガンマ特性の調整も行う必要がある。本実施形態では、上述のようなバックライトＯＮ／ＯＦＦ時におけるガンマ特性の調整方法について、図１５を用いて説明する。 A liquid crystal panel may display an image with a backlight depending on its usage. In this case, the gradation number-gradation voltage characteristics of the liquid crystal panel may change depending on whether the backlight is turned on or off. It is also necessary to adjust the characteristics. In the present embodiment, a gamma characteristic adjustment method at the time of backlight ON / OFF as described above will be described with reference to FIG.
図１５は図９の第１の実施形態における液晶表示装置システム構成図において、ＭＰＵ９０６及び信号線駆動回路９０２内の制御レジスタ３０１内部を変更したものであり、他ブロックの構成、及び動作については第１の実施形態同様である。但し、液晶パネル９０１は上述のバックライト回路を含むものとする。ここで、ＭＰＵ９０６内部には上記バックライトＯＮ／ＯＦＦを判別するバックライトＯＮ／ＯＦＦ判別手段１４０１を設け、制御レジスタ３０１には、前記第１の実施形態と同様の作用を持つ、振幅調整レジスタ３０４、傾き調整レジスタ３０５、微調整レジスタ３０５を含んだバックライトＯＮ時のレジスタ１４０２と上記同レジスタを含む、バックライトＯＦＦ時レジスタ１４０３とを独立して具備する。ここで先のバックライトＯＮ／ＯＦＦ判別手段１４０１から出力されるバックライトＯＮあるいはバックライトＯＦＦ状態を示す判別信号１４０４により、上記バックライトＯＮ時レジスタ１４０２とバックライトＯＦＦ時レジスタ１４０３の設定値をセレクタ回路１４０５で選択し、このセレクタ回路１４０５で選択されたレジスタ設定値を第１の実施形態と同構成である階調電圧生成回路３０２内で使用する。
FIG. 15 is a configuration diagram of the liquid crystal display device system according to the first embodiment shown in FIG. 9 in which the
以上のように制御レジスタ３０１内に第１の実施形態と同様の作用を持つ振幅、傾き、微調整レジスタをバックライトＯＮ時、及びバックライトＯＦＦ時用に２種類具備する構成とすることにより、バックライトＯＮ／ＯＦＦによる液晶パネル個々の特性におけるガンマ特性の調整についても、個別に調整でき、高画質化が望める液晶表示装置を実現した。尚、バックライトＯＮ時のレジスタ１４０２、及びバックライトＯＦＦ時レジスタ１４０３の設定値は、第１の実施形態と同様に図１０の制御信号により、制御レジスタ３０１内のアドレスにそれぞれ割り当て、各レジスタ設定値の書き込み動作を行うこととする。
As described above, the
次に、本発明の第５の実施形態による液晶表示装置の構成について説明する。 Next, the configuration of the liquid crystal display device according to the fifth embodiment of the present invention will be described.
本実施形態は、液晶パネルの表示色である赤、緑、青（以下Ｒ、Ｇ、Ｂと称す。）ごとにガンマ特性を個別に調整できるようにしたものであり、その構成について図１６を用いて説明する。 In this embodiment, the gamma characteristic can be individually adjusted for each of red, green, and blue (hereinafter referred to as R, G, and B) that are display colors of the liquid crystal panel. It explains using.
図１６は第４の実施形態の図１５同様、図９の第１の実施形態における液晶表示装置システム構成図において、制御レジスタ３０１の内部構成のみを変更したものであり、他ブロックの構成、及び動作については第１の実施形態同様である。ここで上記Ｒ、Ｇ、Ｂのガンマ特性を個別に調整するため、制御レジスタ３０１内に、Ｒ用調整レジスタ１６０１、Ｇ用調整レジスタ１６０２、Ｂ用調整レジスタ１６０３を独立して具備する構成とした。ここで上記調整レジスタ１６０１〜１６０２はいずれも、第１実施形態と同様の作用が得られる振幅調整レジスタ３０４、傾き調整レジスタ３０５、微調整レジスタ３０６を含む。
FIG. 16 is similar to FIG. 15 of the fourth embodiment, in which only the internal configuration of the
以上のように、制御レジスタ３０１内に第１の実施形態と同様の作用を持つ振幅、傾き、微調整レジスタを含む、Ｒ用、Ｇ用、Ｂ用調整レジスタ１６０１〜１６０３といった液晶パネルの表示色毎に独立してレジスタ具備する構成とすることにより、液晶パネルの表示色Ｒ、Ｇ、Ｂ各色のガンマ特性を個別で調整可能とし、より高画質化が望める液晶表示装置を実現した。尚、Ｒ用、Ｇ用、Ｂ用調整レジスタ１６０１〜１６０３の設定値は、第１の実施形態と同様に図１０の制御信号により、制御レジスタ３０１内のアドレスにそれぞれ割り当て、各レジスタ設定値の書き込み動作を行うこととする。
As described above, the display colors of the liquid crystal panels such as the R, G, and B adjustment registers 1601 to 1603 including the amplitude, inclination, and fine adjustment registers having the same operations as those in the first embodiment are included in the
本発明は以上に示した実施形態に限定されるものでは無く、種々の変更が可能である。例えば、上述では、液晶パネルのモードをノーマリーブラックモードを前提として説明を行ったが、本発明は上記液晶パネルのモードに関係なく実施できる。また階調数を６４階調を前提として説明を行ったが、本発明は他階調数に関係なく実施可能である。 The present invention is not limited to the embodiments described above, and various modifications can be made. For example, in the above description, the mode of the liquid crystal panel has been described on the assumption of the normally black mode, but the present invention can be implemented regardless of the mode of the liquid crystal panel. Although the description has been made on the assumption that the number of gradations is 64 gradations, the present invention can be implemented regardless of the number of other gradations.
上記本発明の第１〜第５の実施形態によれば、ガンマ特性の調整において、振幅調整レジスタ、傾き調整レジスタを具備し、そのレジスタ設定により、液晶パネル個々の特性に応じた階調電圧の振幅電圧、及び中間調部の傾き特性といった大まか階調電圧を調整可能なラダー抵抗構成を具備することで、ガンマ特性の調整を容易とし、調整時間を短縮できる。また上記各調整をラダー抵抗で行えることすることで小回路規模、かつ、低コストの効果がある。 According to the first to fifth embodiments of the present invention, the adjustment of the gamma characteristic includes the amplitude adjustment register and the inclination adjustment register, and the gradation voltage corresponding to the individual characteristics of the liquid crystal panel is set by the register setting. By providing a ladder resistor configuration capable of roughly adjusting the gradation voltage such as the amplitude voltage and the gradient characteristic of the halftone part, the gamma characteristic can be easily adjusted and the adjustment time can be shortened. In addition, since each of the above adjustments can be performed with a ladder resistor, there is a small circuit scale and low cost effect.
また、振幅レジスタ、傾きレジスタに加え、微調整レジスタを具備することで、上記レジスタにて調整された階調電圧に対し、さらに微調整を行える構成とすることにより、調整精度を高め、高画質化が望める効果がある。 In addition to the amplitude register and the inclination register, a fine adjustment register is provided so that the gradation voltage adjusted by the register can be further finely adjusted, thereby improving adjustment accuracy and high image quality. There is an effect that can be expected.
また、上記本発明の第１〜第５の実施形態によれば、液晶パネル個々の特性に合わせたガンマ特性の調整が可能になるので、汎用性のある回路構成が構築できる効果がある。 Further, according to the first to fifth embodiments of the present invention, the gamma characteristic can be adjusted in accordance with the characteristics of each liquid crystal panel, so that there is an effect that a versatile circuit configuration can be constructed.
３０１…制御レジスタ、３０２…階調電圧生成回路、３０３…デコード回路、３０４…振幅調整レジスタ、３０５…傾き調整レジスタ、３０６…微調整レジスタ、３０７…ラダー抵抗、３０８〜３１３…セレクタ回路、３１４…アンプ回路、３１５…出力部ラダー抵抗、３１６…基準電圧、３１７…下側可変抵抗設定値、３１８…上側可変抵抗設定値、３１９…中間部下側可変抵抗設定値、３２０…中間部上側可変抵抗設定値、３２１…下側可変抵抗、３２２…上側可変抵抗、３２３…中間部下側可変抵抗、３２４…中間部上側可変抵抗、３２５…微調整レジスタ設定値、３２６〜３３１…抵抗分割回路。
DESCRIPTION OF
Claims (19)
第１抵抗と、第１抵抗分割回路と、第２抵抗と、複数の第２抵抗分割回路と、第３抵抗と、第３抵抗分割回路と、第４抵抗とが第１レベルの電圧と第２レベルの電圧の間に直列に結合された第１ラダー抵抗と、The first resistor, the first resistor divider circuit, the second resistor, the plurality of second resistor divider circuits, the third resistor, the third resistor divider circuit, and the fourth resistor are connected to the first level voltage and the first resistor. A first ladder resistor coupled in series between two levels of voltage;
前記第１抵抗分割回路から引き出された複数の線から１つの線を選択するための第１セレクタ回路と、A first selector circuit for selecting one line from a plurality of lines drawn from the first resistance divider circuit;
前記複数の第２抵抗分割回路の各々から引き出された複数の線から１つの線を各々選択するための複数の第２セレクタ回路と、A plurality of second selector circuits for selecting one line from a plurality of lines drawn from each of the plurality of second resistance divider circuits;
前記複数の第３抵抗分割回路から引き出された複数の線から１つの線を選択するための第３セレクタ回路と、A third selector circuit for selecting one line from a plurality of lines drawn from the plurality of third resistance divider circuits;
前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路からの出力を所定の部分に受けるようにされ、前記第１抵抗と第１抵抗分割回路と間の電圧に従う第３レベルの電圧と前記第３抵抗分割回路と前記第４抵抗と間の電圧に従う第４レベルの電圧との間に結合された複数の抵抗を有する第２ラダー抵抗と、A third level according to a voltage between the first resistor and the first resistor dividing circuit, wherein the outputs from the first selector circuit, the plurality of second selector circuits, and the third selector circuit are received by a predetermined portion. And a second ladder resistor having a plurality of resistors coupled between a voltage of the second resistor and a fourth level voltage according to a voltage between the third resistor divider circuit and the fourth resistor;
前記第２ラダー抵抗から出力されたＮ個のレベル（Ｎは３以上）の電圧に基づいて、前記表示データに対応する前記階調電圧を出力する回路と、A circuit that outputs the gradation voltage corresponding to the display data based on N levels (N is 3 or more) of voltages output from the second ladder resistor;
前記外部装置から受信された前記第１抵抗及び前記第４抵抗の抵抗値を設定可能な第１レジスタと、A first register capable of setting resistance values of the first resistor and the fourth resistor received from the external device;
前記外部装置から受信された前記第２抵抗及び前記第３抵抗の抵抗値を設定可能な第２レジスタと、A second register capable of setting resistance values of the second resistor and the third resistor received from the external device;
前記外部装置から受信された前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を設定可能な第３レジスタと、A third register capable of setting a selection position by the first selector circuit, the plurality of second selector circuits, and the third selector circuit received from the external device;
を備えることを特徴とする信号線駆動回路。A signal line driver circuit comprising:
前記第１レジスタは、正極性における前記第１抵抗及び前記第４抵抗の抵抗値と、負極性における前記第１抵抗及び前記第４抵抗の抵抗値とを、独立に設定可能で、
前記第２レジスタは、正極性における前記第２抵抗及び前記第３抵抗の抵抗値と、負極性における前記第２抵抗及び前記第３抵抗の抵抗値とを、独立に設定可能で、
前記第３レジスタは、正極性における前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置と、負極性における前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置とを、独立に設定可能であることを特徴とする信号線駆動回路。 The signal line driving circuit according to claim 1,
Said first register includes a resistance value of said first resistor and said fourth resistor in the positive polarity, the resistance value of said first resistor and said fourth resistor in the negative polarity, can be set independently,
It said second register, and the resistance value of the second resistor and the third resistor in the positive polarity, the resistance value of the second resistor and the third resistor in the negative polarity, can be set independently,
The third register includes a selection position by the first selector circuit in the positive polarity , the plurality of second selector circuits and the third selector circuit, the first selector circuit in the negative polarity , the plurality of second selector circuits, and The signal line driving circuit, wherein the selection position by the third selector circuit can be set independently.
前記正／負極性は、交流化信号に従って変化することを特徴とする信号線駆動回路。 In the signal line drive circuit according to claim 2,
The signal line driving circuit according to claim 1, wherein the positive / negative polarity changes according to an alternating signal.
前記表示データ、前記第１抵抗の抵抗値、前記第４抵抗の抵抗値、前記第２抵抗の抵抗値、前記第３抵抗の抵抗値、および前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を、前記外部装置から受信するためのインターフェースを備えることを特徴とする信号線駆動回路。 The signal line driving circuit according to claim 1,
The display data, the resistance value of the first resistor, the resistance value of the fourth resistor, the resistance value of the second resistor, the resistance value of the third resistor, the first selector circuit, and the plurality of second selector circuits And a signal line driving circuit comprising an interface for receiving the selected position by the third selector circuit from the external device.
前記インターフェースは、前記第１抵抗及び第４抵抗の各抵抗値のために割り当てられた前記第１レジスタの各アドレスを前記外部装置から受信し、
前記第１レジスタの各アドレスに連続して、前記第１抵抗及び第４抵抗の各抵抗値を前記外部装置から受信し、
前記インターフェースは、前記第２抵抗及び前記第３抵抗の抵抗値のために割り当てられた前記第２レジスタのアドレスを前記外部装置から受信し、前記第２レジスタのアドレスに連続して、前記第２抵抗及び前記第３抵抗の抵抗値を前記外部装置から受信し、
前記インターフェースは、前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置のために割り当てられた前記第３レジスタのアドレスを前記外部装置から受信し、前記第３レジスタのアドレスに連続して、前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を前記外部装置から受信することを特徴とする信号線駆動回路。 The signal line driving circuit according to claim 4, wherein
The interface receives each address of the first register assigned for each resistance value of the first resistor and the fourth resistor from the external device,
In succession to each address of the first register, each resistance value of the first resistor and the fourth resistor is received from the external device,
The interface, the address of the second register allocated for the second resistor and the resistance value of the third resistor is received from the external device, in succession to the address of the second register, the second A resistance and a resistance value of the third resistor are received from the external device;
The interface receives an address of the third register assigned for a selection position by the first selector circuit, the plurality of second selector circuits, and the third selector circuit from the external device, and the third register The signal line drive circuit receives a selection position by the first selector circuit, the plurality of second selector circuits, and the third selector circuit from the external device in succession to the address.
前記第１レジスタは、前記第１レジスタの各アドレスに従って、前記第１抵抗及び前記第４抵抗の各抵抗値を設定し、
前記第２レジスタは、前記第２レジスタのアドレスに従って、前記第３抵抗の抵抗値を設定し、
前記第３レジスタは、前記第３レジスタのアドレスに従って、前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を設定することを特徴とする信号線駆動回路。 In the signal line drive circuit according to claim 5,
The first register sets each resistance value of the first resistor and the fourth resistor according to each address of the first register,
The second register sets a resistance value of the third resistor according to an address of the second register,
The signal line driving circuit , wherein the third register sets a selection position by the first selector circuit, the plurality of second selector circuits, and the third selector circuit in accordance with an address of the third register.
前記Ｎは、６４であることを特徴とする信号線駆動回路。 The signal line driving circuit according to claim 1,
The signal line driving circuit according to claim 1, wherein N is 64.
前記第１抵抗分割回路、前記複数の第２抵抗分割回路、前記第３抵抗分割回路は、ラダー抵抗により構成され、
前記第１、第２、第３及び第４抵抗は、可変抵抗により構成されることを特徴とする信号線駆動回路。 The signal line driving circuit according to claim 1,
The first resistor divider circuit, the plurality of second resistor divider circuits, and the third resistor divider circuit are configured by ladder resistors,
The signal line driving circuit , wherein the first, second, third and fourth resistors are constituted by variable resistors.
前記第１レジスタは、前記第１抵抗及び前記第４抵抗の抵抗値を、赤、緑、青の各色独立に前記外部装置から設定可能で、
前記第２レジスタは、前記第２抵抗及び前記第３抵抗の抵抗値を、赤、緑、青の各色独立に前記外部装置から設定可能で、
前記第３レジスタは、前記セレクタ回路による選択位置を、赤、緑、青の各色独立に前記外部装置から設定可能であることを特徴とする信号線駆動回路。 The signal line driving circuit according to claim 1,
The first register can set the resistance values of the first resistor and the fourth resistor from the external device independently for each color of red, green, and blue,
The second register can set the resistance values of the second resistor and the third resistor from the external device independently for each color of red, green, and blue,
The signal line driving circuit , wherein the third register can set the selection position by the selector circuit from the external device independently for each color of red, green, and blue.
第１抵抗と、第１抵抗分割回路と、第２抵抗と、複数の第２抵抗分割回路と、第３抵抗と、第３抵抗分割回路とが第１レベルの電圧と第２レベルの電圧の間に直列に結合された第１ラダー抵抗と、The first resistor, the first resistor divider circuit, the second resistor, the plurality of second resistor divider circuits, the third resistor, and the third resistor divider circuit have a first level voltage and a second level voltage. A first ladder resistor coupled in series therebetween,
前記第１抵抗分割回路から引き出された複数の線から１つの線を選択するための第１セレクタ回路と、A first selector circuit for selecting one line from a plurality of lines drawn from the first resistance divider circuit;
前記複数の第２抵抗分割回路の各々から引き出された複数の線から１つの線を各々選択するための複数の第２セレクタ回路と、A plurality of second selector circuits for selecting one line from a plurality of lines drawn from each of the plurality of second resistance divider circuits;
前記複数の第３抵抗分割回路から引き出された複数の線から１つの線を選択するための第３セレクタ回路と、A third selector circuit for selecting one line from a plurality of lines drawn from the plurality of third resistance divider circuits;
前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路からの出力を所定の部分に受けるようにされ、前記第１抵抗と第１抵抗分割回路と間の電圧に従う第３レベルの電圧と前記第２レベルの電圧に従う第４レベルの電圧との間に結合された複数の抵抗を有する第２ラダー抵抗と、A third level according to a voltage between the first resistor and the first resistor dividing circuit, wherein the outputs from the first selector circuit, the plurality of second selector circuits, and the third selector circuit are received by a predetermined portion. A second ladder resistor having a plurality of resistors coupled between a second voltage and a fourth level voltage according to the second level voltage;
前記第２ラダー抵抗から出力されたＮ個のレベル（Ｎは３以上）の電圧に基づいて、前記表示データに対応する前記階調電圧を出力する回路と、A circuit that outputs the gradation voltage corresponding to the display data based on N levels (N is 3 or more) of voltages output from the second ladder resistor;
前記外部装置から受信された前記第１抵抗の抵抗値を設定可能な第１レジスタと、A first register capable of setting a resistance value of the first resistor received from the external device;
前記外部装置から受信された前記第２抵抗及び前記第３抵抗の抵抗値を設定可能な第２レジスタと、A second register capable of setting resistance values of the second resistor and the third resistor received from the external device;
前記外部装置から受信された前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を設定可能な第３レジスタと、A third register capable of setting a selection position by the first selector circuit, the plurality of second selector circuits, and the third selector circuit received from the external device;
を備えることを特徴とする信号線駆動回路。 A signal line driver circuit comprising:
前記第１レジスタは、正極性における前記第１抵抗の抵抗値と、負極性における前記第１抵抗の抵抗値とを、独立に設定可能で、The first resistor can independently set a resistance value of the first resistor in positive polarity and a resistance value of the first resistor in negative polarity,
前記第２レジスタは、正極性における前記第２抵抗及び前記第３抵抗の抵抗値と、負極性における前記第２抵抗及び前記第３抵抗の抵抗値とを、独立に設定可能で、The second resistor can independently set a resistance value of the second resistor and the third resistor in positive polarity and a resistance value of the second resistor and the third resistor in negative polarity,
前記第３レジスタは、正極性における前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置と、負極性における前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置とを、独立に設定可能であることを特徴とする信号線駆動回路。The third register includes a selection position by the first selector circuit in the positive polarity, the plurality of second selector circuits and the third selector circuit, the first selector circuit in the negative polarity, the plurality of second selector circuits, and The signal line driving circuit, wherein the selection position by the third selector circuit can be set independently.
前記正／負極性は、交流化信号に従って変化することを特徴とする信号線駆動回路。The signal line driving circuit according to claim 1, wherein the positive / negative polarity changes according to an alternating signal.
前記表示データ、前記第１抵抗の抵抗値、前記第２抵抗の抵抗値、前記第３抵抗の抵抗値、および前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を、前記外部装置から受信するためのインターフェースを備えることを特徴とする信号線駆動回路。The display data, the resistance value of the first resistor, the resistance value of the second resistor, the resistance value of the third resistor, and the selection by the first selector circuit, the plurality of second selector circuits, and the third selector circuit A signal line driver circuit comprising an interface for receiving a position from the external device.
前記第１抵抗分割回路、前記複数の第２抵抗分割回路、前記第３抵抗分割回路は、ラダー抵抗により構成され、The first resistor divider circuit, the plurality of second resistor divider circuits, and the third resistor divider circuit are configured by ladder resistors,
前記第１、第２及び第３抵抗は、可変抵抗により構成されることを特徴とする信号線駆動回路。The signal line driving circuit, wherein the first, second and third resistors are constituted by variable resistors.
第１抵抗分割回路と、第１抵抗と、複数の第２抵抗分割回路と、第２抵抗と、第３抵抗分割回路と、第３抵抗とが第１レベルの電圧と第２レベルの電圧の間に直列に結合された第１ラダー抵抗と、A first resistance divider circuit, a first resistor, a plurality of second resistor divider circuits, a second resistor, a third resistor divider circuit, and a third resistor are provided with a first level voltage and a second level voltage. A first ladder resistor coupled in series therebetween,
前記第１抵抗分割回路から引き出された複数の線から１つの線を選択するための第１セレクタ回路と、A first selector circuit for selecting one line from a plurality of lines drawn from the first resistance divider circuit;
前記複数の第２抵抗分割回路の各々から引き出された複数の線から１つの線を各々選択するための複数の第２セレクタ回路と、A plurality of second selector circuits for selecting one line from a plurality of lines drawn from each of the plurality of second resistance divider circuits;
前記複数の第３抵抗分割回路から引き出された複数の線から１つの線を選択するための第３セレクタ回路と、A third selector circuit for selecting one line from a plurality of lines drawn from the plurality of third resistance divider circuits;
前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路からの出力を所定の部分に受けるようにされ、前記第１レベルの電圧に従う第３レベルの電圧と前記第３抵抗分割回路と前記第３抵抗と間の電圧に従う第４レベルの電圧との間に結合された複数の抵抗を有する第２ラダー抵抗と、A predetermined portion receives outputs from the first selector circuit, the plurality of second selector circuits, and the third selector circuit, and a third level voltage and the third resistance division according to the first level voltage A second ladder resistor having a plurality of resistors coupled between a circuit and a fourth level voltage according to a voltage between the third resistor;
前記第２ラダー抵抗から出力されたＮ個のレベル（Ｎは３以上）の電圧に基づいて、前記表示データに対応する前記階調電圧を出力する回路と、A circuit that outputs the gradation voltage corresponding to the display data based on N levels (N is 3 or more) of voltages output from the second ladder resistor;
前記外部装置から受信された前記第３抵抗の抵抗値を設定可能な第１レジスタと、A first register capable of setting a resistance value of the third resistor received from the external device;
前記外部装置から受信された前記第１抵抗及び前記第２抵抗の抵抗値を設定可能な第２レジスタと、A second register capable of setting resistance values of the first resistor and the second resistor received from the external device;
前記外部装置から受信された前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を設定可能な第３レジスタと、A third register capable of setting a selection position by the first selector circuit, the plurality of second selector circuits, and the third selector circuit received from the external device;
を備えることを特徴とする信号線駆動回路。A signal line driver circuit comprising:
前記第１レジスタは、正極性における前記第３抵抗の抵抗値と、負極性における前記第３抵抗の抵抗値とを、独立に設定可能で、The first resistor can independently set a resistance value of the third resistor in the positive polarity and a resistance value of the third resistance in the negative polarity,
前記第２レジスタは、正極性における前記第１抵抗及び前記第２抵抗の抵抗値と、負極性における前記第１抵抗及び前記第２の抵抗の抵抗値とを、独立に設定可能で、The second resistor can independently set a resistance value of the first resistor and the second resistor in a positive polarity and a resistance value of the first resistor and the second resistor in a negative polarity,
前記第３レジスタは、正極性における前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置と、負極性における前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置とを、独立に設定可能であることを特徴とする信号線駆動回路。The third register includes a selection position by the first selector circuit in the positive polarity, the plurality of second selector circuits and the third selector circuit, the first selector circuit in the negative polarity, the plurality of second selector circuits, and The signal line driving circuit, wherein the selection position by the third selector circuit can be set independently.
前記正／負極性は、交流化信号に従って変化することを特徴とする信号線駆動回路。The signal line driving circuit according to claim 1, wherein the positive / negative polarity changes according to an alternating signal.
前記表示データ、前記第１抵抗の抵抗値、前記第２抵抗の抵抗値、前記第３抵抗の抵抗値、および前記第１セレクタ回路、前記複数の第２セレクタ回路及び前記第３セレクタ回路による選択位置を、前記外部装置から受信するためのインターフェースを備えることを特徴とする信号線駆動回路。The display data, the resistance value of the first resistor, the resistance value of the second resistor, the resistance value of the third resistor, and the selection by the first selector circuit, the plurality of second selector circuits, and the third selector circuit A signal line driver circuit comprising an interface for receiving a position from the external device.
前記第１抵抗分割回路、前記複数の第２抵抗分割回路、前記第３抵抗分割回路は、ラダー抵抗により構成され、The first resistor divider circuit, the plurality of second resistor divider circuits, and the third resistor divider circuit are configured by ladder resistors,
前記第１、第２及び第３抵抗は、可変抵抗により構成されることを特徴とする信号線駆動回路。The signal line driving circuit, wherein the first, second and third resistors are constituted by variable resistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006233978A JP4096015B2 (en) | 2006-08-30 | 2006-08-30 | Signal line drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006233978A JP4096015B2 (en) | 2006-08-30 | 2006-08-30 | Signal line drive circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004212464A Division JP4364742B2 (en) | 2004-07-21 | 2004-07-21 | Display drive device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007298939A Division JP4457143B2 (en) | 2007-11-19 | 2007-11-19 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007241235A JP2007241235A (en) | 2007-09-20 |
| JP4096015B2 true JP4096015B2 (en) | 2008-06-04 |
Family
ID=38586791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006233978A Expired - Lifetime JP4096015B2 (en) | 2006-08-30 | 2006-08-30 | Signal line drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096015B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157169A (en) * | 2007-12-27 | 2009-07-16 | Casio Comput Co Ltd | Display |
| KR101082202B1 (en) * | 2009-08-27 | 2011-11-09 | 삼성모바일디스플레이주식회사 | data driver and Organic Light Emitting Display having the same |
| CN112086047A (en) * | 2020-08-18 | 2020-12-15 | 中科泓泰电子有限公司 | Low-power liquid crystal screen Gamma high-impedance measurement method |
-
2006
- 2006-08-30 JP JP2006233978A patent/JP4096015B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007241235A (en) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621967B1 (en) | Driving circuit for display | |
| JP4738867B2 (en) | Display device drive device | |
| US8957840B2 (en) | Liquid crystal display device for compensating a pixel data in accordance with areas of a liquid crystal display panel and sub-frames, and driving method thereof | |
| US7924252B2 (en) | Display driver | |
| JP2001166751A (en) | Reference voltage generation circuit for displaying gray scale and liquid crystal display device using the same | |
| JP2007094411A (en) | Liquid crystal display apparatus | |
| US7133018B2 (en) | Super twist nematic liquid crystal display driver for reducing power consumption | |
| JP4986536B2 (en) | Liquid crystal display device and video signal correction method | |
| JP4096015B2 (en) | Signal line drive circuit | |
| JP2005049418A (en) | Liquid crystal display device and optimum gradation voltage setting device | |
| JP4457143B2 (en) | Display device | |
| JP4364742B2 (en) | Display drive device | |
| JP2009008958A (en) | Liquid crystal display drive circuit | |
| JPH08136897A (en) | Liquid crystal display device and voltage control device for liquid crystal display | |
| JP2008250222A (en) | Liquid crystal drive and liquid crystal display device | |
| JPH11183870A (en) | Driving circuit for liquid crystal panel and display device | |
| JP2008107652A (en) | Drive unit having gamma correction function | |
| JPH07168158A (en) | Active matrix type liquid crystal display device | |
| KR20070072990A (en) | Driving apparatus and method of display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4096015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |