JP2009008958A - Liquid crystal display drive circuit - Google Patents

Liquid crystal display drive circuit Download PDF

Info

Publication number
JP2009008958A
JP2009008958A JP2007171340A JP2007171340A JP2009008958A JP 2009008958 A JP2009008958 A JP 2009008958A JP 2007171340 A JP2007171340 A JP 2007171340A JP 2007171340 A JP2007171340 A JP 2007171340A JP 2009008958 A JP2009008958 A JP 2009008958A
Authority
JP
Japan
Prior art keywords
voltage
register
circuit
value
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007171340A
Other languages
Japanese (ja)
Inventor
Yukinobu Notomi
志信 納富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007171340A priority Critical patent/JP2009008958A/en
Publication of JP2009008958A publication Critical patent/JP2009008958A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display drive circuit, capable of attaining simplification and reduction in power consumption of the circuit while allowing a wide gamma adjustment range. <P>SOLUTION: A gray scale voltage to be input to a decode circuit which selects and transmits the gray scale voltage according to display data to a liquid crystal display panel is formed in a voltage-dividing resistance circuit. A predetermined voltage adjusted to a predetermined value is transferred to a tap of the partial pressure resistant circuit so that the gray scale to the gradation voltage at an intermediate part of gamma characteristics including a pole part of a substantially S-shaped curve can be adjusted. The circuit includes a differential circuit part inputting the predetermined voltage and a plurality of output circuit parts having output terminals connected to a plurality of taps. An output signal of the differential circuit part is transmitted to an input of one output circuit part corresponding to the tap selected in conformation to the predetermined value through a first switch, the output signal is transmitted to a feedback input of the differential circuit part with a second switch being in ON state to form a voltage follower structure, and the predetermined voltage is transmitted to the predetermined tap. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、階調を示す表示データに応じた階調電圧を複数の画素が配列されたTFT液晶表示パネルへ出力する液晶表示駆動回路に関し、特にガンマ特性調整を可能とする液晶表示駆動回路に適用して有効な技術に関する。   The present invention relates to a liquid crystal display driving circuit that outputs a gradation voltage corresponding to display data indicating gradation to a TFT liquid crystal display panel in which a plurality of pixels are arranged, and more particularly to a liquid crystal display driving circuit capable of adjusting gamma characteristics. It is related to effective technology.

本願出願人においては、先にガンマ特性の調整手段を駆動回路内部に有する表示装置用駆動装置を特開2006−146134号公報において提案している。階調電圧により表示輝度を制御するアクティブマトリクス型の液晶表示装置においては、正確な色再現を行うため、階調データに対する表示輝度の特性、いわゆるガンマ(γ)特性の調整が必要である。この表示装置用駆動装置では、図12に示すように、基準電圧107を抵抗111〜116で分割することによって、複数の階調に対応する複数の階調電圧が生成される。前記複数の階調電圧は、基本的にはデコーダ回路106により表示データに応じた階調電圧を選択される。そして、階調と階調電圧又は表示パネルにおける輝度との関係を定めたガンマ特性の振幅を調整するために、基準電圧の分割点又は分割比を調整するための振幅調整レジスタ103が設けられる。ガンマ特性の端部を固定してガンマ特性の中間部分の傾きを調整するために、基準電圧の分割点又は分割比を調整するための傾き調整レジスタ104が設けられる。ガンマ特性の中間部分を階調ごとに微調整するために、基準電圧の分割点又は分割比を調整するための微調整レジスタ105が設けられる。ガンマ特性の端部近傍の中間部分における階調電圧に対する階調を調整するために、基準電圧の分割点又は分割比を調整するためのタップ調整レジスタ101が設けられる。ガンマ特性の端部近傍の中間部分における複数の階調間での階調電圧の比率を調整するために、基準電圧の分割点又は分割比を調整するための分圧比調整レジスタ102が設けられる。
特開2002−366112号公報
The applicant of the present application has previously proposed a drive device for a display device having gamma characteristic adjusting means inside a drive circuit in Japanese Patent Laid-Open No. 2006-146134. In an active matrix liquid crystal display device in which display luminance is controlled by gradation voltage, in order to perform accurate color reproduction, it is necessary to adjust display luminance characteristics with respect to gradation data, so-called gamma (γ) characteristics. In this display device drive device, as shown in FIG. 12, by dividing the reference voltage 107 by resistors 111 to 116, a plurality of gradation voltages corresponding to a plurality of gradations are generated. The plurality of gradation voltages are basically selected by the decoder circuit 106 according to display data. An amplitude adjustment register 103 for adjusting the division point or division ratio of the reference voltage is provided to adjust the amplitude of the gamma characteristic that defines the relationship between the gradation and the gradation voltage or the luminance in the display panel. In order to fix the end of the gamma characteristic and adjust the slope of the middle part of the gamma characteristic, a slope adjustment register 104 for adjusting the division point or division ratio of the reference voltage is provided. In order to finely adjust the intermediate portion of the gamma characteristic for each gradation, a fine adjustment register 105 for adjusting the division point or division ratio of the reference voltage is provided. In order to adjust the gradation with respect to the gradation voltage in the intermediate portion near the end of the gamma characteristic, a tap adjustment register 101 for adjusting the division point or division ratio of the reference voltage is provided. In order to adjust the ratio of gradation voltages between a plurality of gradations in an intermediate portion near the end of the gamma characteristic, a voltage division ratio adjustment register 102 for adjusting the division point or division ratio of the reference voltage is provided.
JP 2002-366112 A

前記特許文献1に示された表示装置用駆動装置では、上記タップ調整レジスタ101によりスイッチ制御されるタップセレクタ(TAPSEL)161,162を構成するスイッチ素子が、階調電圧の伝達経路に直列に挿入されことになる。このようなスイッチ素子が挿入されると、図13の等価回路図に示したように、アンプ回路141に設けられた階調電圧Vnを受けるボルテージフォロワ回路A2の出力電圧は、上記タップセレクタ161のオン抵抗R1、出力階調電圧を形成する抵抗153に相当する抵抗R2及びデコード回路106を構成するスイッチ素子のオン抵抗R3を通して、液晶表示パネルに伝えられて、走査線選択動作によってオン状態にされたTFTトランジスタQSを通し画素を構成する容量CPXに書き込まれる。   In the display device driving device disclosed in Patent Document 1, the switch elements constituting tap selectors (TAPSEL) 161 and 162 that are switch-controlled by the tap adjustment register 101 are inserted in series in the gradation voltage transmission path. Will be. When such a switch element is inserted, as shown in the equivalent circuit diagram of FIG. 13, the output voltage of the voltage follower circuit A 2 that receives the gradation voltage Vn provided in the amplifier circuit 141 is supplied to the tap selector 161. The signal is transmitted to the liquid crystal display panel through the on-resistance R1, the resistor R2 corresponding to the resistor 153 that forms the output gradation voltage, and the on-resistance R3 of the switch element constituting the decoding circuit 106, and is turned on by the scanning line selection operation. The data is written into the capacitor CPX constituting the pixel through the TFT transistor QS.

上記階調電圧Vnは、決められた一定の時間内に画素を構成する容量CPXに書き込まれなければならない。この時間は、例えば携帯電話用液晶表示パネルを含むような比較的小型の液晶表示パネルでは、フレーム周波数が60Hz程度に決められていることから、大画面や高精細の液晶表示パネルでは画素数(走査線数)が多くなるために上記時間が短くなり、図13に示したように途中にバッファアンプBAを設けることが必要になる。上記タップセレクタ161,162は、ガンマ補正部に対応した2箇所にそれぞれが4個ずつ全体で8個のスイッチで構成されるから、最小では8個のバッファアンプBAを追加すればよい。しかし、バッファアンプBAを設けない他の階調電圧とのバランスが悪くなる。実際には、デコード回路の入力側にバッファアンプBAを設けることとなり、64階調表示を行うなら64個ものバッファアンプBAが設けられるために回路規模及び消費電流が増大するという問題の生じることが判明した。   The gradation voltage Vn must be written into the capacitor CPX constituting the pixel within a predetermined time. For example, in a relatively small liquid crystal display panel including a liquid crystal display panel for a mobile phone, the frame frequency is determined to be about 60 Hz. Since the number of scanning lines) increases, the time is shortened, and it is necessary to provide a buffer amplifier BA in the middle as shown in FIG. The tap selectors 161 and 162 are each composed of a total of 8 switches, 4 each in 2 locations corresponding to the gamma correction unit, and therefore it is sufficient to add 8 buffer amplifiers BA at the minimum. However, the balance with other gradation voltages not provided with the buffer amplifier BA becomes worse. Actually, the buffer amplifier BA is provided on the input side of the decoding circuit. If 64 gradation display is performed, 64 buffer amplifiers BA are provided, which may cause a problem that the circuit scale and current consumption increase. found.

本発明の目的は、広いガンマ調整範囲を可能にしつつ、回路の簡素化及び低消費電力化を実現した液晶表示駆動回路を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   An object of the present invention is to provide a liquid crystal display driving circuit that realizes simplification of the circuit and low power consumption while enabling a wide gamma adjustment range. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される実施例の1つは、下記の通りである。複数の階調電圧から液晶表示パネルに伝えられる前記表示データに応じた階調電圧を選択するデコード回路を有する。前記デコード回路に入力される階調電圧は分圧抵抗回路で形成される。電圧伝達回路は、所定値で調整された所定電圧を前記分圧抵抗回路のタップに伝えて、略S字曲線の極点部分を含む前記ガンマ特性の中間部分における階調電圧に対する階調を調整可能とする。この電圧伝達回路として、前記所定電圧を入力とする差動回路部と、複数のタップに出力端子が接続された複数の出力回路部とを設ける。前記複数の出力回路部の入力端子と前記差動回路部の出力端子とは複数の第1スイッチで接続する。前記出力回路部の出力端子と前記差動回路部の帰還入力端子とは複数の第2スイッチで接続する。前記所定値に対応して選択されるタップに対応した1つの第1スイッチと第2スイッチをオン状態にして、差動回路部と1つの出力回路部でボルテージフォロワ構成として、上記所定電圧を所定のタップに伝える。   One embodiment disclosed in the present application is as follows. A decoding circuit that selects a gradation voltage corresponding to the display data transmitted from the plurality of gradation voltages to the liquid crystal display panel; The gradation voltage input to the decoding circuit is formed by a voltage dividing resistor circuit. The voltage transmission circuit transmits a predetermined voltage adjusted by a predetermined value to the tap of the voltage dividing resistor circuit, and can adjust the gradation with respect to the gradation voltage in the intermediate portion of the gamma characteristic including the extreme point portion of the substantially S-shaped curve. And As this voltage transmission circuit, there are provided a differential circuit section that receives the predetermined voltage and a plurality of output circuit sections having output terminals connected to a plurality of taps. The input terminals of the plurality of output circuit units and the output terminals of the differential circuit unit are connected by a plurality of first switches. The output terminal of the output circuit unit and the feedback input terminal of the differential circuit unit are connected by a plurality of second switches. One of the first switch and the second switch corresponding to the tap selected corresponding to the predetermined value is turned on, and the differential circuit unit and the one output circuit unit are configured as a voltage follower configuration. Tell the tap.

ガンマ調整のためのタップを選択するスイッチの抵抗成分が階調電圧伝達経路に含まれないために、液晶表示パネルに伝えられる前記表示データに応じた階調電圧を選択するデコード回路の前段のバッファアンプが不要となる。   Since the resistance component of the switch that selects the tap for gamma adjustment is not included in the gradation voltage transmission path, the buffer in the preceding stage of the decoding circuit that selects the gradation voltage corresponding to the display data transmitted to the liquid crystal display panel An amplifier is unnecessary.

以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。以下の実施例においては、本発明の液晶表示駆動回路による表示装置の一例として、ノーマリ・ブラック方式で画像を表示する液晶表示パネルを例として説明するが、その画素構造を変更することにより、ノーマリ・ホワイト方式で画像を表示する液晶表示装置にも適用可能であることは言うまでもない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted. In the following embodiments, a liquid crystal display panel that displays an image by a normally black method will be described as an example of a display device using the liquid crystal display driving circuit of the present invention. However, by changing the pixel structure, Needless to say, the present invention can also be applied to a liquid crystal display device that displays an image in a white system.

図3には、この発明に係る液晶表示駆動回路の一実施例のブロック図が示されている。同図の各回路素子は、公知の半導体集積回路の製造技術によって1個の半導体基板上において形成される。この実施例の液晶表示駆動回路路は、基準電圧107を分割することによって複数の階調に対応する複数の階調電圧を生成するための階調電圧生成回路100を有する。ガンマ特性の端部近傍の中間部分における階調電圧に対する階調を調整するために、基準電圧107の分割点又は分割比を調整するための値を設定するためのタップ調整レジスタ101が設けられる。ガンマ特性の端部近傍の中間部分における複数の階調間での階調電圧の比率を調整するために、基準電圧107の分割点又は分割比を調整するための値を設定するための分圧比調整レジスタ102が設けられる。ガンマ特性の振幅を調整するために、基準電圧107の分割点又は分割比を調整するための値を設定するための振幅調整レジスタ103が設けられる。ガンマ特性の端部を固定してガンマ特性の中間部分の傾きを調整するために、基準電圧107の分割点又は分割比を調整するための値を設定するための傾き調整レジスタ104が設けられる。ガンマ特性の中間部分を階調ごとに微調整するために、基準電圧107の分割点又は分割比を調整するための値を設定するための微調整レジスタ105が設けられる。複数の階調電圧から表示データに応じた階調電圧を選択するためのデコード回路106が設けられる。   FIG. 3 is a block diagram showing an embodiment of the liquid crystal display driving circuit according to the present invention. Each circuit element in the figure is formed on one semiconductor substrate by a known semiconductor integrated circuit manufacturing technique. The liquid crystal display driving circuit path of this embodiment has a gradation voltage generation circuit 100 for generating a plurality of gradation voltages corresponding to a plurality of gradations by dividing the reference voltage 107. In order to adjust the gradation with respect to the gradation voltage in the intermediate portion near the end of the gamma characteristic, a tap adjustment register 101 for setting a value for adjusting the division point or division ratio of the reference voltage 107 is provided. A voltage dividing ratio for setting a division point or a value for adjusting the division ratio of the reference voltage 107 in order to adjust the ratio of gradation voltages between a plurality of gradations in an intermediate portion near the end of the gamma characteristic An adjustment register 102 is provided. In order to adjust the amplitude of the gamma characteristic, an amplitude adjustment register 103 for setting a value for adjusting the division point or the division ratio of the reference voltage 107 is provided. In order to adjust the slope of the intermediate portion of the gamma characteristic while fixing the end of the gamma characteristic, a slope adjustment register 104 for setting a value for adjusting the division point or division ratio of the reference voltage 107 is provided. In order to finely adjust the intermediate portion of the gamma characteristic for each gradation, a fine adjustment register 105 for setting a value for adjusting the division point or division ratio of the reference voltage 107 is provided. A decoding circuit 106 is provided for selecting a gradation voltage corresponding to display data from a plurality of gradation voltages.

階調電圧生成回路100は、以下の各回路により構成される。基準電圧107の接続端とグランド(GND)108の接続端との間に接続された抵抗111〜116から構成される第1のラダー抵抗が設けられる。第1のラダー抵抗よりも基準電圧107の接続端側又はグランド108の接続端側に第1のラダー抵抗と直列に接続された可変抵抗121,122と、第1のラダー抵抗の中間部分に第1のラダー抵抗と直列に接続された可変抵抗123,124が設けられる。第1のラダー抵抗からの出力を選択するためのセレクタ(SEL)131〜136が設けられる。セレクタ131〜136に対応しこのセレクタの出力側に接続されたアンプから構成されるアンプ回路141が設けられる。デコード回路106の複数の入力の間に接続された抵抗151〜155から構成される第2のラダー抵抗が設けられる。デコード回路106の入力を選択してアンプ回路141からの出力を入力に接続するタップセレクタ(TAPSEL)161,162が設けられる。第2のラダー抵抗とデコード回路106の入力の間に第2のラダー抵抗と直列に接続された可変抵抗171,172が設けられる。デコード回路106は、階調電圧生成回路100で生成された階調電圧から表示データに応じた階調電圧をデコードする回路である。   The gradation voltage generation circuit 100 includes the following circuits. A first ladder resistor composed of resistors 111 to 116 connected between the connection end of the reference voltage 107 and the connection end of the ground (GND) 108 is provided. The variable resistors 121 and 122 connected in series with the first ladder resistor on the connection end side of the reference voltage 107 or the connection end side of the ground 108 with respect to the first ladder resistor, and the first resistor at the intermediate portion of the first ladder resistor. There are provided variable resistors 123 and 124 connected in series with one ladder resistor. Selectors (SEL) 131 to 136 for selecting an output from the first ladder resistor are provided. Corresponding to the selectors 131 to 136, an amplifier circuit 141 composed of an amplifier connected to the output side of this selector is provided. A second ladder resistor composed of resistors 151 to 155 connected between a plurality of inputs of the decode circuit 106 is provided. Tap selectors (TAPSEL) 161 and 162 for selecting the input of the decoding circuit 106 and connecting the output from the amplifier circuit 141 to the input are provided. Variable resistors 171 and 172 connected in series with the second ladder resistor are provided between the second ladder resistor and the input of the decoding circuit 106. The decoding circuit 106 is a circuit that decodes a gradation voltage corresponding to display data from the gradation voltage generated by the gradation voltage generation circuit 100.

この階調電圧生成回路100の外部には、タップ調整レジスタ101、分圧比調整レジスタ102、振幅調整レジスタ103、傾き調整レジスタ104、微調整レジスタ105が設けられる。本実施において、タップ調整レジスタ101と分圧比調整レジスタ102は、階調電圧生成回路100のそれぞれのタップセレクタ161,162と、可変抵抗171,172の調整を行うための設定値を格納するものである。振幅調整レジスタ103は、可変抵抗121,122の抵抗値を調整するレジスタ値を格納するものである。傾き調整レジスタ104は、可変抵抗123,124の抵抗値を調整するレジスタ値を格納するものである。微調整レジスタ105は、抵抗111〜116を抵抗分割した時の電圧レベルを選択するセレクタ131〜136を調整するレジスタ値を格納するものである。   A tap adjustment register 101, a voltage division ratio adjustment register 102, an amplitude adjustment register 103, a slope adjustment register 104, and a fine adjustment register 105 are provided outside the gradation voltage generation circuit 100. In this embodiment, the tap adjustment register 101 and the voltage division ratio adjustment register 102 store setting values for adjusting the tap selectors 161 and 162 and the variable resistors 171 and 172 of the gradation voltage generation circuit 100, respectively. is there. The amplitude adjustment register 103 stores a register value for adjusting the resistance values of the variable resistors 121 and 122. The inclination adjustment register 104 stores a register value for adjusting the resistance values of the variable resistors 123 and 124. The fine adjustment register 105 stores a register value for adjusting the selectors 131 to 136 for selecting a voltage level when the resistors 111 to 116 are divided.

本実施例における階調電圧生成部100の動作は、以下の通りである。外部より入力された基準電圧107は、グランド(GND)108との間で、抵抗111〜116から構成される第1のラダー抵抗により抵抗分割され、所望の階調電圧を可変抵抗121〜124、セレクタ131〜136の設定により生成される。本実施では、前述した構成により、8つの電圧レベルV1〜V8を生成する。以下、この生成された電圧レベルを高電圧側から参照電圧V1〜V8とする。ここで、参照電圧V1〜V8は、振幅調整、傾き調整、微調整機能によって制御できる。参照電圧V1〜V8のうち、参照電圧V1とV8(タップ電圧181,188)は、デコード回路106へそのまま出力される。   The operation of the gradation voltage generator 100 in the present embodiment is as follows. The reference voltage 107 input from the outside is resistance-divided by a first ladder resistor composed of resistors 111 to 116 with respect to the ground (GND) 108, and a desired gradation voltage is changed to variable resistors 121 to 124, It is generated by the setting of selectors 131-136. In the present embodiment, eight voltage levels V1 to V8 are generated by the configuration described above. Hereinafter, the generated voltage level is referred to as reference voltages V1 to V8 from the high voltage side. Here, the reference voltages V1 to V8 can be controlled by amplitude adjustment, inclination adjustment, and fine adjustment functions. Among the reference voltages V1 to V8, the reference voltages V1 and V8 (tap voltages 181 and 188) are output to the decoding circuit 106 as they are.

参照電圧V2〜V7は、アンプ回路141のボルテージフォロワ動作を行うアンプA1〜A6によりバッファリングされる。以下、アンプ回路141のアンプA1〜A6によりバッファリングされた参照電圧V2〜V7をそれぞれタップ電圧182〜187と呼ぶ。タップ電圧182〜187は、抵抗151〜155から構成される第2のラダー抵抗で抵抗分割する。このうち、タップ電圧183、タップ電圧186は、タップ調整レジスタ101の設定値に対応してタップセレクタ161,162が選択されて、第2のラダー抵抗へのタップ先を変更できるように構成されている。   The reference voltages V2 to V7 are buffered by the amplifiers A1 to A6 that perform the voltage follower operation of the amplifier circuit 141. Hereinafter, the reference voltages V2 to V7 buffered by the amplifiers A1 to A6 of the amplifier circuit 141 are referred to as tap voltages 182 to 187, respectively. The tap voltages 182 to 187 are divided by a second ladder resistor composed of resistors 151 to 155. Among these, the tap voltage 183 and the tap voltage 186 are configured such that the tap selectors 161 and 162 are selected corresponding to the set value of the tap adjustment register 101 and the tap destination to the second ladder resistor can be changed. Yes.

前記特許文献1では、図12で示されたタップセレクタ161(162)の内部構成は、タップ電圧183(186)が第2のラダー抵抗内の接続先191,192,193,194(195,196,197,198)に出力されるように結線されており、その間には、2段で構成されたセレクトスイッチが存在する。まず、1段目のセレクトスイッチ1では、タップ電圧183(186)を接続先191若しくは192(195若しくは196)に結線する第1データ線か、接続先193若しくは194(197若しくは198)に結線する第2データ線かを選択する。   In Patent Document 1, the internal configuration of the tap selector 161 (162) shown in FIG. 12 is that the tap voltage 183 (186) is a connection destination 191, 192, 193, 194 (195, 196) in the second ladder resistor. , 197, 198), and there is a select switch composed of two stages between them. First, in the first-stage select switch 1, the tap voltage 183 (186) is connected to the first data line for connecting to the connection destination 191 or 192 (195 or 196), or to the connection destination 193 or 194 (197 or 198). Select the second data line.

次に、2段目のセレクトスイッチ2は、1段目のセレクトスイッチ1からの第1データ線を接続先191(195)に結線するデータ線か、接続先192(196)に結線するデータ線かを選択する。もう1つの2段目のセレクトスイッチ3は、セレクトスイッチ1からの第2データ線を接続先193(197)に結線するデータ線か、接続先194(198)に結線するデータ線かを選択する。   Next, the second-stage select switch 2 connects the first data line from the first-stage select switch 1 to the connection destination 191 (195) or the data line connected to the connection destination 192 (196). Select. The other second-stage select switch 3 selects whether the second data line from the select switch 1 is connected to the connection destination 193 (197) or the data line connected to the connection destination 194 (198). .

上記セレクトスイッチ1〜3は、2to1セレクタで構成されており、レジスタ設定値の[0]ビット目で、一段目のセレクトスイッチ1の出力を選択し、[1]ビット目で、2段目のセレクトスイッチ2,3の出力を選択する。   The select switches 1 to 3 are composed of 2to1 selectors, and the output of the first-stage select switch 1 is selected at the [0] bit of the register setting value, and the second-stage at the [1] bit. Select the output of select switches 2 and 3.

タップ調整レジスタ101のレジスタ値を“00”[BIN]と設定した場合、タップセレクタ161(162)は、接続先191(195)を選択するように設定されており、またタップ調整レジスタ101のレジスタ値を“11”[BIN]と設定した場合、タップセレクタ161(162)は、接続先194(198)を選択するように設定されている。このように、前記特許文献1では、2つのスイッチのオン抵抗が直列形態に接続されることになるため、前記のように大画面や高精細の液晶表示パネルではデコード回路106の入力側にバッファアンプが必要になる。   When the register value of the tap adjustment register 101 is set to “00” [BIN], the tap selector 161 (162) is set to select the connection destination 191 (195). When the value is set to “11” [BIN], the tap selector 161 (162) is set to select the connection destination 194 (198). As described above, since the on-resistances of the two switches are connected in series in Patent Document 1, a buffer is provided on the input side of the decode circuit 106 in the large-screen or high-definition liquid crystal display panel as described above. An amplifier is required.

この実施例では、かかる問題を解決するために、アンプA2(A5)の帰還経路にタップセレクタ161(162)が挿入されるような回路構成として、前記スイッチのオン抵抗が電圧伝達経路に挿入されないように工夫されている。   In this embodiment, in order to solve such a problem, the on-resistance of the switch is not inserted into the voltage transmission path as a circuit configuration in which the tap selector 161 (162) is inserted into the feedback path of the amplifier A2 (A5). It has been devised.

図1には、この発明に係る電圧伝達回路の一実施例の回路図が示されている。この実施例の電圧伝達回路は、前記図3のアンプA2(A5)とタップセレクタ161(162)に相当するものである。   FIG. 1 shows a circuit diagram of an embodiment of a voltage transmission circuit according to the present invention. The voltage transmission circuit of this embodiment corresponds to the amplifier A2 (A5) and the tap selector 161 (162) shown in FIG.

この実施例の電圧伝達回路は、1つの差動回路部と、4つの出力回路部から構成される。差動回路部は、NチャネルMOSFETQ1とQ2が差動形態にされる。MOSFETQ1のゲートは、入力端子とされて前記タップ電圧183(186)に相当する入力電圧VINが供給される。MOSFETQ1とQ2の共通ソースと回路の接地電位AVSS(GND)との間には、電流源として定電圧BIASがゲートに供給されたNチャネルMOSFETQ3が設けられる。上記MOSFETQ1とQ2のドレインと、電源電圧AVDDとの間には、アクティブ負荷回路としての電流ミラー形態にされたPチャネルMOSFETQ4、Q5が設けられる。   The voltage transmission circuit of this embodiment is composed of one differential circuit unit and four output circuit units. In the differential circuit section, N-channel MOSFETs Q1 and Q2 are made differential. The gate of the MOSFET Q1 serves as an input terminal and is supplied with an input voltage VIN corresponding to the tap voltage 183 (186). Between the common source of MOSFETs Q1 and Q2 and the circuit ground potential AVSS (GND), an N-channel MOSFET Q3 having a constant voltage BIAS supplied to the gate as a current source is provided. Between the drains of the MOSFETs Q1 and Q2 and the power supply voltage AVDD, P-channel MOSFETs Q4 and Q5 in the form of a current mirror as an active load circuit are provided.

出力回路部は、出力タップVOUT1〜VOUT4に対応した4つの出力回路により構成される。4つの出力回路は、Pチャネル増幅MOSFETQ10、Q12、Q14及びQ16と、Nチャネル負荷MOSFETQ11、Q13、Q15及びQ17によりそれぞれ構成される。上記差動回路部の反転出力であるMOSFETQ1とQ4のドレインノードは、スイッチS1を介して出力タップVOUT1に対応した出力回路を構成するPチャネルMOSFETQ10のゲートに伝えられる。また、Nチャネル負荷MOSFETQ11のゲートには、スイッチS3を介して上記定電圧BIASが伝えられる。そして、スイッチS2を介して出力タップVOUT1の出力電圧が上記差動回路の帰還端子であるMOSFETQ2のゲートに伝えられる。   The output circuit unit includes four output circuits corresponding to the output taps VOUT1 to VOUT4. The four output circuits are constituted by P-channel amplification MOSFETs Q10, Q12, Q14 and Q16 and N-channel load MOSFETs Q11, Q13, Q15 and Q17, respectively. The drain nodes of the MOSFETs Q1 and Q4, which are the inverted outputs of the differential circuit section, are transmitted to the gate of the P-channel MOSFET Q10 constituting the output circuit corresponding to the output tap VOUT1 via the switch S1. The constant voltage BIAS is transmitted to the gate of the N-channel load MOSFET Q11 via the switch S3. Then, the output voltage of the output tap VOUT1 is transmitted to the gate of the MOSFET Q2, which is the feedback terminal of the differential circuit, via the switch S2.

他の残り3つの出力回路Q12とQ13、Q14とQ15及びQ16とQ17に対応して、前記スイッチS1〜S3と同様にスイッチS4〜S6、S7〜S9及びS10〜S12がそれぞれ設けられる。同図においては、出力タップVOUT1に上記入力電圧VINを伝えるようスイッチS1〜S3がオン状態にされ、他のスイッチS4〜S12はオフ状態にされている。この実施例では、上記差動回路と、上記出力タップVOUT1に対応した出力回路(Q10とQ11)が動作状態となり、ボルテージフォロワ回路が構成される。このとき、ボルテージフォロワ回路の帰還経路にスイッチS2が含まれ、出力回路(Q10とQ11)の出力ノードは、上記出力タップVOUT1に直結される。これにより、上記出力タップVOUT1には、ボルテージフォロワ回路の低出力インピーダンスで上記入力電圧VINが伝えられ、前記図3の第2のラダー抵抗153の接続先191(195)の電圧が、前記タップ電圧183(186)に設定される。   Corresponding to the remaining three output circuits Q12 and Q13, Q14 and Q15, and Q16 and Q17, switches S4 to S6, S7 to S9, and S10 to S12 are provided in the same manner as the switches S1 to S3. In the figure, the switches S1 to S3 are turned on to transmit the input voltage VIN to the output tap VOUT1, and the other switches S4 to S12 are turned off. In this embodiment, the differential circuit and the output circuits (Q10 and Q11) corresponding to the output tap VOUT1 are activated, and a voltage follower circuit is configured. At this time, the switch S2 is included in the feedback path of the voltage follower circuit, and the output nodes of the output circuits (Q10 and Q11) are directly connected to the output tap VOUT1. Thereby, the input voltage VIN is transmitted to the output tap VOUT1 with the low output impedance of the voltage follower circuit, and the voltage at the connection destination 191 (195) of the second ladder resistor 153 in FIG. 183 (186).

上記残り3つの出力回路は、スイッチS4〜S6、S7〜S9及びS10〜S12のオフ状態により出力ハイインピーダンスとなっており、それぞれの出力タップVOUT2〜VOUT4の電圧は、前記図3の第2のラダー抵抗153の分圧動作に従ったラダー抵抗153の接続先192〜194(196〜198)の電圧とされる。   The remaining three output circuits are in an output high impedance state due to the off states of the switches S4 to S6, S7 to S9, and S10 to S12. The voltages of the output taps VOUT2 to VOUT4 are the same as those shown in FIG. The voltage of the connection destinations 192 to 194 (196 to 198) of the ladder resistor 153 according to the voltage dividing operation of the ladder resistor 153 is set.

図2には、この発明に係る電圧伝達回路の他の一実施例の回路図が示されている。この実施例の電圧伝達回路は、前記図1のPチャネルMOSFETとNチャネルMOSFETとが逆に構成される。つまり、差動回路部は、MOSFETQ1とQ2及びQ3がPチャネルMOSFETとされ、MOSFETQ4とQ5がNチャネルMOSFETとされる。出力回路部は、増幅MOSFETQ10、Q12、Q14及びQ16がNチャネルMOSFETで構成され、負荷MOSFETQ11、Q13、Q15及びQ17がPチャネルMOSFETで構成される。このようにPチャネルMOSFETとNチャネルMOSFETとを入れ替えても前記図1と同様な動作を行うようにすることができる。   FIG. 2 is a circuit diagram showing another embodiment of the voltage transmission circuit according to the present invention. In the voltage transmission circuit of this embodiment, the P-channel MOSFET and the N-channel MOSFET shown in FIG. That is, in the differential circuit section, MOSFETs Q1, Q2, and Q3 are P-channel MOSFETs, and MOSFETs Q4 and Q5 are N-channel MOSFETs. In the output circuit section, amplification MOSFETs Q10, Q12, Q14, and Q16 are configured by N-channel MOSFETs, and load MOSFETs Q11, Q13, Q15, and Q17 are configured by P-channel MOSFETs. Thus, even if the P-channel MOSFET and the N-channel MOSFET are interchanged, the same operation as in FIG. 1 can be performed.

図4には、前記図1(図2)の電圧伝達回路の等価回路図が示されている。この実施例において、前記図13と同様に上記タップセレクタ161のオン抵抗R1、出力階調電圧を形成する抵抗153に相当する抵抗R2及びデコード回路106を構成するスイッチ素子のオン抵抗R3としている。上記スイッチS2に相当する抵抗R1は、アンプA2(A5)の帰還経路に含まれることになり、ラダー抵抗153に対応した抵抗R2にはアンプA2の出力電圧を直接に伝えることができる。なお、スイッチS1の抵抗成分は、上記アンプA2の差動回路部と出力回路部とを接続する信号伝達経路に含まれるので、ボルテージフォロワ回路の出力インピーダンスに影響を及ぼさない。これにより、アンプA2(A5)を通した階調電圧が出力階調電圧を形成する抵抗153に相当する抵抗R2及びデコード回路106を構成するスイッチ素子のオン抵抗R3を通して、液晶表示パネルに伝えられて、走査線選択動作によってオン状態にされたTFTトランジスタQSを通し画素を構成する容量CPXに書き込まれることになる。   FIG. 4 shows an equivalent circuit diagram of the voltage transmission circuit of FIG. 1 (FIG. 2). In this embodiment, the on-resistance R1 of the tap selector 161, the resistor R2 corresponding to the resistor 153 that forms the output gradation voltage, and the on-resistance R3 of the switch element constituting the decoding circuit 106 are used, as in FIG. The resistor R1 corresponding to the switch S2 is included in the feedback path of the amplifier A2 (A5), and the output voltage of the amplifier A2 can be directly transmitted to the resistor R2 corresponding to the ladder resistor 153. The resistance component of the switch S1 is included in the signal transmission path that connects the differential circuit section and the output circuit section of the amplifier A2, and therefore does not affect the output impedance of the voltage follower circuit. As a result, the grayscale voltage passed through the amplifier A2 (A5) is transmitted to the liquid crystal display panel through the resistor R2 corresponding to the resistor 153 that forms the output grayscale voltage and the on-resistance R3 of the switch element constituting the decode circuit 106. Thus, the data is written into the capacitor CPX constituting the pixel through the TFT transistor QS turned on by the scanning line selection operation.

タップセレクタ161,162は、本実施例においては、4つの選択先から選ばれているが、選択先を増減することは可能である。また、本実施例では、タップ先を連続する階調番号の中から選択しているが、例えば一つ飛びの階調番号の中から選択するといったように、必要に応じて選択先を任意に変更しても構わない。   The tap selectors 161 and 162 are selected from four selection destinations in this embodiment, but the selection destinations can be increased or decreased. In this embodiment, the tap destination is selected from consecutive gradation numbers. However, the selection destination can be arbitrarily selected as necessary, for example, by selecting from one skipped gradation number. You can change it.

さらに、第2のラダー抵抗とタップ電圧182の間と、第2のラダー抵抗とタップ電圧187の間には、可変抵抗171,172が存在している。可変抵抗171,172の抵抗値は、分圧比調整レジスタ102の設定により変更できる構成となっている。   Furthermore, variable resistors 171 and 172 exist between the second ladder resistor and the tap voltage 182 and between the second ladder resistor and the tap voltage 187. The resistance values of the variable resistors 171 and 172 can be changed by setting the voltage dividing ratio adjustment register 102.

可変抵抗171の値を変化させることで、タップ電圧182と、タップ電圧183をタップセレクタ161により選択した接続先との間の抵抗分圧比を変化させることができ、可変抵抗172の値を変化させることで、タップ電圧186と、タップ電圧187をタップセレクタ162で選択した接続先との間の抵抗分圧比を変化させることができる。   By changing the value of the variable resistor 171, the resistance voltage dividing ratio between the tap voltage 182 and the connection destination of the tap voltage 183 selected by the tap selector 161 can be changed, and the value of the variable resistor 172 is changed. Thus, the resistance voltage division ratio between the tap voltage 186 and the connection destination where the tap voltage 187 is selected by the tap selector 162 can be changed.

以上の様にして、8つのタップ電圧181〜188を第2のラダー抵抗により抵抗分割し、必要とされる階調分の階調電圧を生成することができる(本実施例では、例として64階調を生成する)。この時、タップ電圧181〜188に対し、さらにタップセレクタ161,162、及び可変抵抗171,172の設定により、ガンマ特性のいわゆる肩曲線を詳細に変更することができる。   As described above, the eight tap voltages 181 to 188 can be resistance-divided by the second ladder resistor to generate gradation voltages corresponding to the necessary gradations (in this embodiment, as an example, 64 Tones). At this time, the so-called shoulder curve of the gamma characteristic can be changed in detail for the tap voltages 181 to 188 by further setting the tap selectors 161 and 162 and the variable resistors 171 and 172.

図5(a)は、階調番号−階調電圧特性を示す特性図である。図5(a)において、201は各種レジスタ設定をデフォルト設定にした場合の階調番号―階調電圧を示す特性図である。前述したタップ電圧181〜188は、特性図上の202〜209に対応している。   FIG. 5A is a characteristic diagram showing gradation number-gradation voltage characteristics. In FIG. 5A, 201 is a characteristic diagram showing the gradation number-gradation voltage when various register settings are set to default settings. The tap voltages 181 to 188 described above correspond to 202 to 209 on the characteristic diagram.

図3の階調電圧生成部100において、タップ電圧183の選択先を接続先191となるように、タップセレクタ161及びタップ調整レジスタ101を設定した場合、図5(a)における201の特性は、グラフ上の点204が210に移動するように変化する。また、タップ電圧183の選択先を接続先194となるように、タップセレクタ161及びタップ調整レジスタ101を設定した場合、図5(a)における201の特性は、特性図上の点204が211に移動するように変化する。   3, when the tap selector 161 and the tap adjustment register 101 are set so that the selection destination of the tap voltage 183 is the connection destination 191 in the gradation voltage generation unit 100 in FIG. 3, the characteristic 201 in FIG. The point 204 on the graph changes to move to 210. Further, when the tap selector 161 and the tap adjustment register 101 are set so that the selection destination of the tap voltage 183 is the connection destination 194, the characteristic of 201 in FIG. Change to move.

同様に、図3の階調電圧生成部100において、タップ電圧186の選択先を接続先195となるようにタップセレクタ162及びタップ調整レジスタ101を設定した場合、図5(a)における201の特性は、特性図上の点207が212に移動するように変化する。また、タップ電圧186の選択先を接続先198となるようにタップセレクタ162及びタップ調整レジスタ101を設定した場合、図5(a)における201の特性は、特性図上の点207が213に移動するように変化する。   Similarly, when the tap selector 162 and the tap adjustment register 101 are set so that the selection destination of the tap voltage 186 is the connection destination 195 in the gradation voltage generation unit 100 of FIG. 3, the characteristic 201 in FIG. Changes so that the point 207 on the characteristic diagram moves to 212. Further, when the tap selector 162 and the tap adjustment register 101 are set so that the selection destination of the tap voltage 186 is the connection destination 198, the point 207 on the characteristic diagram moves to 213 in the characteristic 201 in FIG. To change.

以上のようにタップ調整機能では、階調番号―階調電圧特性上の点204,207を水平方向に変更させることが可能である。その結果、ガンマ特性のS字カーブの曲率を、浅くにも深くにも設定することが可能である。   As described above, with the tap adjustment function, the points 204 and 207 on the gradation number-gradation voltage characteristics can be changed in the horizontal direction. As a result, it is possible to set the curvature of the S-curve of the gamma characteristic to be shallow or deep.

特許文献1の先行技術(特開平2002−366112号公報)では、ガンマ特性のS字カーブにおける肩部分の調整は、微調整機能によって行なわれていた。この微調整機能では、階調番号―階調電圧特性のグラフ上の点202〜209を個別に垂直方向に調整可能である。この場合、特にガンマ特性のS字カーブのいわゆる肩部分を調整する場合、グラフの203,204,205(206,207,208)を垂直方向に調整する事で、S字カーブの曲率を、浅く若しくは深くすることが可能である。   In the prior art of Japanese Patent Laid-Open No. 2002-366112, adjustment of the shoulder portion in the gamma characteristic S-curve was performed by a fine adjustment function. With this fine adjustment function, the points 202 to 209 on the gradation number-gradation voltage characteristic graph can be individually adjusted in the vertical direction. In this case, particularly when adjusting the so-called shoulder portion of the S-curve of the gamma characteristic, the curvature of the S-curve is made shallower by adjusting 203, 204, 205 (206, 207, 208) of the graph in the vertical direction. Or it can be deeper.

しかし、上記先行技術(特開平2002−366112号公報)の場合、ガンマ特性のS字カーブの肩部分は、垂直方向の調整といった1次元的な調整しかできないのに対し、本実施例においてはタップ調整機能による水平方向の調整を加えることで、2次元的な調整を実現可能となる。その結果、従来の調整機能に比べ、更に広範囲な調整を実現可能となる。   However, in the case of the above prior art (Japanese Patent Laid-Open No. 2002-366112), the shoulder portion of the S-shaped curve of the gamma characteristic can only be adjusted one-dimensionally such as vertical adjustment, but in the present embodiment, it is a tap. Two-dimensional adjustment can be realized by adding horizontal adjustment using the adjustment function. As a result, it is possible to realize a wider range of adjustment than the conventional adjustment function.

仮に前記先行技術である微調整機能の機能を拡大した場合(タップ電圧の設定できる電圧範囲を拡大した場合、またはセレクタの設定をより詳細にした場合)、特性図上の点202〜209の設定範囲を広げることが可能だが、特性図上の垂直方向の設定でしかない為、タップ調整と同様の機能を持たせることは不可能である。これに対して、この実施例のタップ調整機能においては、ガンマ特性のいわゆるS字曲線のカーブの大きさを変更することができる。   If the function of the fine adjustment function as the prior art is expanded (when the voltage range in which the tap voltage can be set is expanded, or when the selector is set in more detail), the settings of the points 202 to 209 on the characteristic diagram Although it is possible to widen the range, it is impossible to have the same function as tap adjustment because it is only set in the vertical direction on the characteristic diagram. On the other hand, in the tap adjustment function of this embodiment, the size of the so-called S-shaped curve of the gamma characteristic can be changed.

図5(b)により、分圧比調整機能の効果の一例を説明する。図5(b)は、階調番号−階調電圧特性を示す特性図である。図5(b)において、図5(a)の201の特性と特性図上の点202〜209は同様であるため、記載は省略している。   An example of the effect of the voltage division ratio adjustment function will be described with reference to FIG. FIG. 5B is a characteristic diagram showing a gradation number-gradation voltage characteristic. In FIG. 5B, since the characteristic 201 in FIG. 5A and the points 202 to 209 on the characteristic diagram are the same, the description is omitted.

図3の階調電圧生成部100において、可変抵抗171の抵抗値を小さくなるように分圧比調整レジスタ102を設定した場合、図5(b)の特性201は、特性図上の点203−204間の分圧比が、221の分圧比になるように変化する。また、可変抵抗171の抵抗値を大きくなるように分圧比調整レジスタ102を設定した場合、図5(b)の特性201は、特性図上の点203−204間の分圧比が、222の分圧比になるように変化する。   When the voltage division ratio adjustment register 102 is set so that the resistance value of the variable resistor 171 is reduced in the gradation voltage generation unit 100 in FIG. 3, the characteristic 201 in FIG. 5B is a point 203-204 in the characteristic diagram. The partial pressure ratio between them changes so as to be a partial pressure ratio of 221. Further, when the voltage division ratio adjustment register 102 is set so that the resistance value of the variable resistor 171 is increased, the characteristic 201 in FIG. 5B is obtained by dividing the voltage division ratio between points 203 and 204 on the characteristic diagram by 222. It changes to become pressure ratio.

図3の階調電圧生成部100において、可変抵抗172の抵抗値を小さくなるように分圧比調整レジスタ102を設定した場合、図5(b)の特性201は、特性図上の点207−208間の分圧比が、223の分圧比になるように変化する。また、可変抵抗172の抵抗値を大きくなるように分圧比調整レジスタ102を設定した場合、図5(b)の特性201は、特性図上の点207−208間の分圧比が、224の分圧比になるように変化する。以上のように、分圧比調整機能では、可変抵抗171,172を調整する事で、特性図上の点203―204間、207−208間の抵抗分割比を変更し、特性図上の点203―204間、207−208間の各階調番号の電圧設定が変更可能となる。   When the voltage division ratio adjustment register 102 is set so that the resistance value of the variable resistor 172 is reduced in the gradation voltage generation unit 100 of FIG. 3, the characteristic 201 of FIG. The partial pressure ratio between them changes so as to be a partial pressure ratio of 223. Further, when the voltage division ratio adjustment register 102 is set so that the resistance value of the variable resistor 172 is increased, the characteristic 201 in FIG. 5B shows that the voltage division ratio between points 207 to 208 on the characteristic diagram is 224. It changes to become pressure ratio. As described above, in the voltage dividing ratio adjustment function, by adjusting the variable resistors 171, 172, the resistance division ratio between the points 203-204 and 207-208 on the characteristic diagram is changed, and the point 203 on the characteristic diagram is displayed. The voltage setting of each gradation number between -204 and 207-208 can be changed.

前記先行技術(特開平2002−366112号公報)においては、タップ電圧間の階調電圧値は、タップ電圧値によって決定される構成となっており、タップ電圧間をつなぐラダー抵抗の抵抗分割比は固定であった。その為、203―204間(207−208間)の階調電圧値を上に持ち上げる場合、点203,204(点207,208)を上に持ち上げる必要がある。仮に点204(207)を上に持ち上げるとすると、ガンマ特性のS字カーブの肩部分が上に持ち上がってしまう。同様に、203―204間(207−208間)の階調電圧値を下げる場合、点203,204(点207,208)を下げる必要がある。仮に点204(207)を下げるとすると、ガンマ特性のS字カーブの肩部分が下がってしまう。本実施例の分圧比調整機能では、ガンマ特性のS字カーブを変更することなく、基準電圧付近やグランド付近の電圧設定を広範囲に設定できるようになる。   In the prior art (Japanese Patent Laid-Open No. 2002-366112), the gradation voltage value between tap voltages is determined by the tap voltage value, and the resistance division ratio of the ladder resistor that connects the tap voltages is It was fixed. Therefore, when the gradation voltage value between 203 and 204 (between 207 and 208) is lifted up, the points 203 and 204 (points 207 and 208) need to be lifted up. If the point 204 (207) is lifted up, the shoulder portion of the gamma characteristic S-shaped curve will be lifted up. Similarly, when lowering the gradation voltage value between 203 and 204 (between 207 and 208), it is necessary to lower points 203 and 204 (points 207 and 208). If the point 204 (207) is lowered, the shoulder portion of the S curve of the gamma characteristic is lowered. In the voltage division ratio adjustment function of this embodiment, voltage settings near the reference voltage and near the ground can be set over a wide range without changing the S-shaped curve of the gamma characteristic.

仮に先行技術(特開平2002−366112号公報)における微調整機能を拡張した場合においても、やはりガンマ特性のS字カーブの肩部分は、上記理由により、変形されてしまうので、微調整機能の拡張により分圧比調整と同様の機能を持たせることは不可能である。以上のように、分圧比調整機能により、基準電圧付近やグランド付近の電圧設定を広範囲に設定することができる。   Even if the fine adjustment function in the prior art (Japanese Patent Application Laid-Open No. 2002-366112) is extended, the shoulder portion of the gamma characteristic S-curve is also deformed for the above reason, so that the fine adjustment function is expanded. Therefore, it is impossible to provide the same function as the partial pressure ratio adjustment. As described above, the voltage setting near the reference voltage and the ground can be set in a wide range by the voltage division ratio adjustment function.

前述では、タップ調整機能と分圧比調整機能の効果を述べたが、これら2つの機能は、図5(c)〜(e)で示すような前記先行技術の振幅調整、傾き調整、微調整機能で得られる効果も、組み合わせることが可能である。階調電圧生成部の可変抵抗121,122は、振幅調整レジスタ103に含まれた抵抗値設定データを参照し抵抗値を変化させる事で、階調番号の両端の電圧値を調整する。この振幅調整機能の結果から得られる階調番号−階調電圧特性は、図5(c)に示すように、特性201のデフォルト設定に対して、特性231は、可変抵抗121の抵抗値を大きく設定し、可変抵抗122の抵抗値を小さく設定した場合を示している。また、特性232は、可変抵抗121の抵抗値を小さく設定し、可変抵抗122の抵抗値を大きく設定した場合を示している。以上により、階調電圧の振幅電圧を調整することが可能である。   In the foregoing, the effects of the tap adjustment function and the voltage division ratio adjustment function have been described. These two functions are the amplitude adjustment, inclination adjustment, and fine adjustment functions of the prior art as shown in FIGS. 5 (c) to 5 (e). It is also possible to combine the effects obtained in. The variable resistors 121 and 122 of the gradation voltage generator adjust the voltage value at both ends of the gradation number by referring to the resistance value setting data included in the amplitude adjustment register 103 and changing the resistance value. As shown in FIG. 5C, the gradation number-gradation voltage characteristic obtained from the result of the amplitude adjustment function is such that the characteristic 231 increases the resistance value of the variable resistor 121 with respect to the default setting of the characteristic 201. In this example, the resistance value of the variable resistor 122 is set small. A characteristic 232 indicates a case where the resistance value of the variable resistor 121 is set small and the resistance value of the variable resistor 122 is set large. As described above, the amplitude voltage of the gradation voltage can be adjusted.

階調電圧生成部100の可変抵抗123,124は、傾き調整レジスタ104に含まれた抵抗値設定データを参照し抵抗値を変化させる事で、階調電圧の中間部の傾き特性を調整する。この傾き調整機能の結果から得られる階調番号−階調電圧特性は、図5(d)に示すように、特性201のデフォルト設定に対して、特性241は、可変抵抗123の抵抗値を小さく設定し、可変抵抗124の抵抗値を大きく設定した場合を示している。特性242は、可変抵抗123の抵抗値を大きく設定し、可変抵抗124の抵抗値を小さく設定した場合を示している。以上のようにして、階調電圧の中間調部を調整することが可能となる。   The variable resistors 123 and 124 of the gradation voltage generation unit 100 adjust the inclination characteristics of the intermediate part of the gradation voltage by referring to the resistance value setting data included in the inclination adjustment register 104 and changing the resistance value. As shown in FIG. 5D, the gradation number-gradation voltage characteristic obtained from the result of the tilt adjustment function is such that the characteristic 241 has a smaller resistance value of the variable resistor 123 than the default setting of the characteristic 201. In this example, the resistance value of the variable resistor 124 is set large. A characteristic 242 indicates a case where the resistance value of the variable resistor 123 is set large and the resistance value of the variable resistor 124 is set small. As described above, the halftone portion of the gradation voltage can be adjusted.

階調電圧生成部100のセレクタ131〜136は、抵抗111〜116で抵抗分割された電圧値の中から、微調整レジスタ105の設定値を参照し所望の階調電圧を選択することで微調整を行う。この微調整機能の結果から得られる階調番号−階調電圧特性は、図5(e)に示すように、グラフ201のデフォルト設定に対して、特性251は、セレクタ131〜136の選択電圧のうち基準電圧に近い値を選択した場合を示している。また、特性252は、セレクタ131〜136の選択電圧のうちGNDに近い値を選択した場合を示している。以上により、階調電圧の微調整を行うことが可能となる。   The selectors 131 to 136 of the gradation voltage generation unit 100 perform fine adjustment by selecting a desired gradation voltage with reference to the setting value of the fine adjustment register 105 from the voltage values divided by the resistors 111 to 116. I do. As shown in FIG. 5E, the gradation number-gradation voltage characteristic obtained from the result of this fine adjustment function is the characteristic 251 of the selection voltage of the selectors 131 to 136 with respect to the default setting of the graph 201. Of these, the case where a value close to the reference voltage is selected is shown. A characteristic 252 indicates a case where a value close to GND is selected from the selection voltages of the selectors 131 to 136. As described above, the gradation voltage can be finely adjusted.

以上、これらの機能を組み合わせることで、従来のガンマ特性調整機能に加え、さらにガンマ特性を示すS字曲線において、いわゆる肩の部分の調整範囲をより広げることが可能な機能を実現し、より多様な液晶パネルにおいて、正確な色再現性を実現することができる。一般に、階調番号−階調電圧特性において、基準電圧とグランドに近い、いわゆるS字カーブの肩の部分においては、使用する液晶表示パネルによってその最適カーブが異なる。このため、多種多様な液晶表示パネルに対応するためには、広範囲の調整しろが必要であり、本願の階調電圧生成部100では、このような要求対処することができる。   As described above, by combining these functions, in addition to the conventional gamma characteristic adjustment function, a function that can further expand the adjustment range of the so-called shoulder portion in the S-curve indicating the gamma characteristic is realized. In a liquid crystal panel, accurate color reproducibility can be realized. In general, in the gradation number-gradation voltage characteristics, the optimum curve differs depending on the liquid crystal display panel used at the shoulder portion of the so-called S-shaped curve close to the reference voltage and the ground. For this reason, a wide range of adjustment is necessary to support a wide variety of liquid crystal display panels, and the grayscale voltage generation unit 100 of the present application can cope with such a requirement.

図6に、この発明に係る階調電圧生成部を搭載した液晶表示装置の一実施例の全体ブロック図が示されている。本実施例における液晶表示装置300は、液晶パネル301、液晶パネル301の信号線に表示データに対応した階調電圧を出力する図3の階調電圧生成部を搭載した信号線駆動回路302、液晶パネル301の走査線に走査信号を印加するための走査線駆動回路303、信号線駆動回路302と走査線駆動回路303に動作用電源を供給する電源回路304から構成される。電源回路304から信号線駆動回路302に供給される電源電圧には、図3で示した基準電圧も含まれる。この液晶表示装置300には、液晶パネル301に画像を表示させるための各種処理を行うMPU(マイクロプロセッサユニット)305が接続されている。   FIG. 6 shows an overall block diagram of an embodiment of a liquid crystal display device equipped with a gradation voltage generator according to the present invention. The liquid crystal display device 300 in this embodiment includes a liquid crystal panel 301, a signal line driver circuit 302 equipped with a gradation voltage generation unit in FIG. 3 that outputs gradation voltages corresponding to display data to signal lines of the liquid crystal panel 301, liquid crystal A scanning line driving circuit 303 for applying a scanning signal to the scanning lines of the panel 301, a signal line driving circuit 302, and a power supply circuit 304 for supplying operation power to the scanning line driving circuit 303. The power supply voltage supplied from the power supply circuit 304 to the signal line driver circuit 302 includes the reference voltage shown in FIG. Connected to the liquid crystal display device 300 is an MPU (microprocessor unit) 305 that performs various processes for displaying an image on the liquid crystal panel 301.

信号線駆動回路302は、このMPU305との間で表示データ及び制御用データのやり取りを行うためのシステムインターフェース306と、システムインターフェース306より出力された表示データを格納するための表示データメモリ307と、図3で示したタップ調整レジスタ101、分圧比調整レジスタ102、振幅調整レジスタ103、傾き調整レジスタ104、微調整レジスタ105の各種レジスタからなる制御レジスタ308、階調電圧生成回路100、及びデコード回路106を含んだ構成となる。   The signal line driving circuit 302 includes a system interface 306 for exchanging display data and control data with the MPU 305, a display data memory 307 for storing display data output from the system interface 306, The control register 308 including the various registers of the tap adjustment register 101, the voltage division ratio adjustment register 102, the amplitude adjustment register 103, the inclination adjustment register 104, and the fine adjustment register 105, the gradation voltage generation circuit 100, and the decode circuit 106 shown in FIG. It becomes the composition including.

システムインターフェース306は、MPU305が出力する表示データ及びインストラクションを受け、制御レジスタ308へ出力する動作を行う。動作の詳細は、例えば68系16bitのバスインターフェースに準拠しており、チップ選択を示すCS(Chip Select)信号、制御レジスタ308のアドレスを指定するのかデータを指定するのかを選択するRS(Register Select)信号、処理動作の起動を指示するE(Enable)信号、データの書き込み又は読み出しを選択するWR(Write Read)信号、制御レジスタ308のアドレス又はデータの設定値であるDATA信号で構成される。   The system interface 306 receives display data and instructions output from the MPU 305 and outputs them to the control register 308. Details of the operation are based on, for example, a 68-system 16-bit bus interface, and a CS (Chip Select) signal indicating chip selection and an RS (Register Select) for selecting whether to specify the address of the control register 308 or data. ) Signal, an E (Enable) signal for instructing the start of processing operation, a WR (Write Read) signal for selecting writing or reading of data, and a DATA signal which is an address or data set value of the control register 308.

上記インストラクションとは、信号線駆動回路302、走査線駆動回路303、電源回路304の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータを含む。また、本発明の特徴である、振幅調整、傾き調整、微調整、タップ調整、及び分圧比調整に関する情報も含む。そして、制御レジスタ308は、インストラクションのデータを格納し、これを各駆動回路のブロックへ出力する。   The instructions are information for determining internal operations of the signal line driving circuit 302, the scanning line driving circuit 303, and the power supply circuit 304, and include various parameters such as a frame frequency, the number of driving lines, and a driving voltage. In addition, information regarding amplitude adjustment, inclination adjustment, fine adjustment, tap adjustment, and voltage division ratio adjustment, which are features of the present invention, is also included. The control register 308 stores instruction data and outputs the instruction data to the blocks of the driving circuits.

制御レジスタ308の各レジスタの設定値は、外部から独立に容易に変更可能となり、ガンマ特性の各調整を容易とし、ガンマ特性調整機能に加え、さらにガンマ特性を示すS字曲線において、いわゆる肩の部分の調整範囲をより広げることが可能な機能を実現し、さらに多様な液晶パネルにおいて、正確な色再現性を実現することができる。   The set value of each register of the control register 308 can be easily changed independently from the outside, facilitating each adjustment of the gamma characteristic, and in addition to the gamma characteristic adjustment function, an S-shaped curve indicating the gamma characteristic further has a so-called shoulder shape. A function capable of further expanding the adjustment range of the part is realized, and accurate color reproducibility can be realized in various liquid crystal panels.

本実施例では、説明を簡単にするため、液晶の駆動等で必要な極性反転駆動に関する概念を省いたが、コモン反転、列毎反転、ドット反転といった各種方式へも容易に適用可能である。なお、コモン反転駆動への対応については、後述する実施形態において詳しく説明する。表示データのビット数を6としたが、これに限られる訳ではない。   In this embodiment, in order to simplify the explanation, the concept relating to polarity inversion driving necessary for driving liquid crystal or the like is omitted, but it can be easily applied to various methods such as common inversion, column-by-column inversion, and dot inversion. The correspondence to the common inversion drive will be described in detail in an embodiment described later. Although the number of bits of the display data is six, it is not limited to this.

本実施例では、説明を簡単にするために、カラーの概念を省いたが、カラー表示の実現は、例えば1画素の表示データをR(赤)、G(緑)、B(青)で構成し、表示部にいわゆる縦ストライプ構造を適用することで、容易に実現可能である。このR(赤)、G(緑)、B(青)への対応については、後述する実施形態において詳しく説明する。   In this embodiment, the concept of color is omitted for the sake of simplicity of description, but the color display is realized by, for example, displaying display data for one pixel in R (red), G (green), and B (blue). However, this can be easily realized by applying a so-called vertical stripe structure to the display portion. The correspondence to R (red), G (green), and B (blue) will be described in detail in an embodiment described later.

本実施例では、ガンマ特性の調整に関する各種の情報をレジスタに記憶させることを前提に説明したが、これに限られる訳ではなく、例えば端子設定としても良い。   In the present embodiment, the description has been made on the assumption that various types of information relating to the adjustment of the gamma characteristic are stored in the register. However, the present invention is not limited to this, and for example, terminal setting may be used.

図7には、この発明に係る液晶表示駆動回路の他の一実施例のブロック図が示されている。液晶表示パネルでは、映像表示の画質劣化を防ぐ為に、ある一定期間毎に印加電圧の極性を反転させる交流化駆動が必要である。この場合、印加電圧極性の切り替えは、交流信号(以下M信号と呼ぶ)によって行われ、例えばM信号は1走査期間毎にロウ状態とハイ状態が反転する。ここで、液晶表示パネルによっては、階調番号−階調電圧の特性が正極性(例えばM=ロウ状態)、負極性(例えばM=ハイ状態)によって異なる場合があるので、極生毎に所望のガンマ特性調整を行うことが必要となる。   FIG. 7 is a block diagram showing another embodiment of the liquid crystal display driving circuit according to the present invention. In the liquid crystal display panel, in order to prevent the image quality deterioration of the video display, it is necessary to perform AC driving that inverts the polarity of the applied voltage every certain period. In this case, switching of the applied voltage polarity is performed by an AC signal (hereinafter referred to as an M signal). For example, the low state and the high state of the M signal are inverted every scanning period. Here, depending on the liquid crystal display panel, the characteristics of gradation number-gradation voltage may differ depending on the positive polarity (for example, M = low state) and the negative polarity (for example, M = high state). It is necessary to adjust the gamma characteristic.

前記図3に示した階調電圧生成回路100の構成で、極性毎に階調電圧の設定を変更する為には、液晶表示装置におけるレジスタ設定を、正極性用と負極性用と二つ格納し、それをM信号に同期させ、階調電圧生成部に入力するレジスタ値を切り替える事で、正極性、負極性の階調電圧を生成することができる。しかしこの場合、階調電圧が切り替わってから収束するまでの設定時間が、第1および第2のラダー抵抗の値に依存し、これらの抵抗値があまりに大きいと、ある一定期間内に(例えば1H期間内)に収束できない場合がある。これを改善するには、ラダー抵抗の値を小さくすれば良いが、定常電流が増大する副作用が生じる課題がある。   In the configuration of the gradation voltage generation circuit 100 shown in FIG. 3, in order to change the setting of the gradation voltage for each polarity, two register settings for the positive polarity and the negative polarity are stored in the liquid crystal display device. Then, by synchronizing it with the M signal and switching the register value input to the gradation voltage generation unit, positive and negative gradation voltages can be generated. However, in this case, the set time from when the grayscale voltage is switched to when it converges depends on the values of the first and second ladder resistors, and if these resistance values are too large, within a certain period (for example, 1H May not be able to converge within the period. In order to improve this, the value of the ladder resistance may be reduced, but there is a problem that a side effect of increasing the steady current occurs.

この実施例は、この課題を改善するため、ガンマ特性調整機能を有する液晶表示駆動回路において、振幅調整機能、傾き調整機能、微調整機能、タップ調整機能、分圧比調整機能を兼ね備えており、また前記図3で示した第1のラダー抵抗を2系統備えており、特に交流化駆動時において正極性用、負極性用の第1のラダー抵抗を予め設定しておき、極性の切り替わりで2系統存在する第1のラダー抵抗を切り替える事で、正極性と負極性の階調電圧設定切替時間の高速化を図るものである。   In order to solve this problem, this embodiment has an amplitude adjustment function, a tilt adjustment function, a fine adjustment function, a tap adjustment function, and a voltage division ratio adjustment function in a liquid crystal display drive circuit having a gamma characteristic adjustment function. The first ladder resistor shown in FIG. 3 is provided with two systems, and in particular, the first ladder resistor for positive polarity and negative polarity is set in advance during AC driving, and two systems are switched by switching the polarity. By switching the existing first ladder resistor, the positive and negative gradation voltage setting switching time can be increased.

本実施例の液晶表示駆動回路における階調電圧生成部100は、前記図3における階調電圧生成部100で示した第1のラダー抵抗をAラダー抵抗401とBラダー抵抗402の2系統構成した。さらに、Aラダー抵抗401とBラダー抵抗402に対し、それぞれ正極性用と負極性用の所望のガンマ特性設定(振幅調整、傾き調整、微調整)を行う為の独立のAラダー設定レジスタ411、Bラダー設定レジスタ412を設け、さらにまたAラダー抵抗401とBラダー抵抗402から生成されるタップ電圧のうち、どちらかを選択するセレクタ421〜428を追加として構成されている。上記以外の、アンプ回路141、タップセレクタ161,162、可変抵抗171,172、第2のラダー抵抗に関しては、前記図3(図1,図2)と同じ構成となっている。   The gradation voltage generation unit 100 in the liquid crystal display driving circuit of this embodiment has two systems of the first ladder resistor shown by the gradation voltage generation unit 100 in FIG. 3, that is, an A ladder resistor 401 and a B ladder resistor 402. . Further, independent A ladder setting register 411 for performing desired gamma characteristic setting (amplitude adjustment, inclination adjustment, fine adjustment) for positive polarity and negative polarity for A ladder resistor 401 and B ladder resistor 402, respectively. A B ladder setting register 412 is provided, and selectors 421 to 428 for selecting one of tap voltages generated from the A ladder resistor 401 and the B ladder resistor 402 are additionally provided. Other than the above, the amplifier circuit 141, the tap selectors 161 and 162, the variable resistors 171 and 172, and the second ladder resistor have the same configuration as in FIG. 3 (FIGS. 1 and 2).

2系統のAラダー抵抗401とBラダー抵抗402に対応して、前記図3に示した、抵抗111〜116から構成される第1のラダー抵抗、可変抵抗121〜124、セレクタ131〜136をそれぞれ2系統有し、この2系統のセレクタ131〜136からの出力を、追加したセレクタ421〜428で選択してアンプ回路141に出力するように構成されている。   Corresponding to the two systems of A ladder resistor 401 and B ladder resistor 402, the first ladder resistor composed of resistors 111 to 116, variable resistors 121 to 124, and selectors 131 to 136 shown in FIG. There are two systems, and the outputs from the two systems of selectors 131 to 136 are selected by the added selectors 421 to 428 and output to the amplifier circuit 141.

前記図3の実施例で説明した第1のラダー抵抗と同様にして、Aラダー抵抗401とBラダー抵抗402においてもタップ電圧が生成される。ここで、Aラダー抵抗401では、正極性用レジスタ設定となっているものとし、Bラダー抵抗402では、負極性用レジスタ設定となっているものとする。Aラダー抵抗401とBラダー抵抗402のそれぞれのガンマ特性調整(振幅調整、傾き調整、微調整)に関しては、前記図3の実施例と同様に行うことができる。   A tap voltage is also generated in the A ladder resistor 401 and the B ladder resistor 402 in the same manner as the first ladder resistor described in the embodiment of FIG. Here, it is assumed that the A ladder resistor 401 has a positive polarity register setting, and the B ladder resistor 402 has a negative polarity register setting. Each gamma characteristic adjustment (amplitude adjustment, inclination adjustment, fine adjustment) of the A ladder resistor 401 and the B ladder resistor 402 can be performed in the same manner as in the embodiment of FIG.

A,Bラダー抵抗401,402によってそれぞれ生成されたタップ電圧は、セレクタ421〜428に入力され、上記M信号をラダー切替信号431として切り替える。例えばM信号がロウ状態の場合、セレクタ421〜428に入力されたタップ電圧のうち、全て正極性設定のタップ電圧(Aラダー抵抗401から出力されたタップ電圧)を選択する。逆に、M信号がハイ状態の場合、セレクタ421〜428に入力されたタップ電圧のうち、全て負極性設定のタップ電圧(Bラダー抵抗402から出力されたタップ電圧)を選択する。その後の動作(タップ電圧生成後から階調電圧生成まで)に関しては、前記図3の実施例と同様である。   The tap voltages generated by the A and B ladder resistors 401 and 402 are input to the selectors 421 to 428, and the M signal is switched as a ladder switching signal 431. For example, when the M signal is in the low state, among the tap voltages input to the selectors 421 to 428, all the positive polarity setting tap voltages (the tap voltage output from the A ladder resistor 401) are selected. On the other hand, when the M signal is in the high state, the tap voltages set to the negative polarity (the tap voltage output from the B ladder resistor 402) are selected from the tap voltages input to the selectors 421 to 428. The subsequent operation (from the generation of the tap voltage to the generation of the gradation voltage) is the same as in the embodiment of FIG.

以上の様にして、2系統のAラダー抵抗401とBラダー抵抗402による第1のラダー抵抗により、正極性用、負極性用のタップ電圧を予め生成しておく事で、極性の切り替わりに対して高速に、必要とされる階調分の階調電圧を生成することができる。   As described above, by generating the tap voltage for positive polarity and negative polarity in advance by the first ladder resistance of the two systems of A ladder resistance 401 and B ladder resistance 402, the polarity switching can be prevented. Therefore, it is possible to generate gradation voltages corresponding to necessary gradations at high speed.

本実施例においても、前記図3の実施例における図5(a)〜(e)で示すような振幅調整、傾き調整、微調整、タップ調整、分圧比調整機能での効果も得ることが可能であり、これらの機能を組み合わせることで、正極性と負極性の両方で、従来のガンマ特性調整機能とガンマ特性を示すS字曲線のいわゆる肩部分の調整範囲をさらに広げることが可能な機能を実現し、多種多様な液晶表示パネルにおいて正確な色再現性を実現することができる。   Also in this embodiment, it is possible to obtain the effects of the amplitude adjustment, inclination adjustment, fine adjustment, tap adjustment, and voltage division ratio adjustment functions as shown in FIGS. 5A to 5E in the embodiment of FIG. By combining these functions, it is possible to further expand the so-called shoulder adjustment range of the S-shaped curve indicating the conventional gamma characteristic adjustment function and the gamma characteristic in both the positive polarity and the negative polarity. It is possible to achieve accurate color reproducibility in a wide variety of liquid crystal display panels.

図8には、図7の階調電圧生成部を搭載した液晶表示装置の一実施例の全体ブロック図が示されている。本実施例における液晶表示装置300は、前記図6の実施例に対し、制御レジスタ308と階調電圧生成回路100のみを変更した構成となる。階調電圧生成回路100は、図7で説明した電圧生成回路100である。   FIG. 8 shows an overall block diagram of an embodiment of a liquid crystal display device on which the gradation voltage generation unit of FIG. 7 is mounted. The liquid crystal display device 300 in this embodiment has a configuration in which only the control register 308 and the gradation voltage generation circuit 100 are changed from the embodiment of FIG. The gradation voltage generation circuit 100 is the voltage generation circuit 100 described with reference to FIG.

制御レジスタ308は、正極性用の振幅調整レジスタ、傾き調整レジスタ、微調整レジスタを含む正極性用制御レジスタ501と、負極性用の振幅調整レジスタ、傾き調整レジスタ、微調整レジスタを含む負極性用制御レジスタ502と、正極性用のタップ調整レジスタ、分圧比調整レジスタを含む正極性用制御レジスタ503と、負極性用のタップ調整レジスタ、分圧比調整レジスタを含む負極性用制御レジスタ504とで構成される。   The control register 308 includes a positive polarity control register 501 including a positive polarity amplitude adjustment register, a tilt adjustment register, and a fine adjustment register, and a negative polarity amplitude adjustment register, a tilt adjustment register, and a fine adjustment register. The control register 502 includes a positive polarity control register 503 including a positive polarity tap adjustment register and a voltage division ratio adjustment register, and a negative polarity control register 504 including a negative polarity tap adjustment register and a voltage division ratio adjustment register. Is done.

制御レジスタ308から階調電圧生成回路100へは、上記正極性用制御レジスタ501からのAラダー設定レジスタ値と上記負極性用制御レジスタ502からのBラダー設定レジスタ値が入力される。また、上記正極性用制御レジスタ503と上記負極性用制御レジスタ504は、セレクタ505において、上記M信号によって切り替わる。本実施例においては、M信号がロウ状態の場合、正極性用レジスタ設定値(制御レジスタ503)を選択することとする。逆に、M信号がハイ状態の場合、負極性用レジスタ設定値(制御レジスタ504)を選択することとする。   The A ladder setting register value from the positive polarity control register 501 and the B ladder setting register value from the negative polarity control register 502 are input from the control register 308 to the gradation voltage generation circuit 100. The positive control register 503 and the negative control register 504 are switched by the M signal in the selector 505. In this embodiment, when the M signal is in a low state, the positive register setting value (control register 503) is selected. Conversely, when the M signal is in the high state, the negative register setting value (control register 504) is selected.

図8において、上記制御レジスタ308から階調電圧生成回路100の各レジスタへ入力されるレジスタ設定値のタイミングの一例を図9に示したタイミングチャートにより説明する。図9は、一例として1ライン毎極性反転駆動時の制御レジスタの動作を示している。1ライン毎極性反転駆動時では、出力データを1水平周期毎に正極性、負極性を切り替えている。そのため、1水平周期毎に、正極性用制御レジスタ501のレジスタ設定値が入力されるAラダー抵抗401と、負極性用制御レジスタ502のレジスタ設定値が入力されるBラダー抵抗402とを交互に使用するように、ラダー切替信号431を1水平周期毎に変化させる必要がある。   In FIG. 8, an example of the timing of the register setting value input from the control register 308 to each register of the gradation voltage generation circuit 100 will be described with reference to the timing chart shown in FIG. FIG. 9 shows an operation of the control register at the time of polarity inversion driving for each line as an example. At the time of polarity inversion driving for each line, the output data is switched between positive polarity and negative polarity every horizontal cycle. Therefore, the A ladder resistor 401 to which the register setting value of the positive polarity control register 501 is input and the B ladder resistor 402 to which the register setting value of the negative polarity control register 502 is input alternately every horizontal cycle. In order to use it, it is necessary to change the ladder switching signal 431 every horizontal period.

この実施例では、ラダー切替信号431がハイ状態のとき、Aラダー抵抗401を選択し、ラダー切替信号431がロウ状態のとき、Bラダー抵抗402を選択するように設定してある。また、本実施例においては、ラダー切替信号431とM信号のタイミングが同じであるので、M信号をラダー切替信号として使用しても構わない。   In this embodiment, the A ladder resistor 401 is selected when the ladder switching signal 431 is in the high state, and the B ladder resistor 402 is selected when the ladder switching signal 431 is in the low state. In this embodiment, since the timing of the ladder switching signal 431 and the M signal is the same, the M signal may be used as the ladder switching signal.

タップ調整レジスタ、分圧比調整レジスタに関しては、制御レジスタ308から階調電圧生成回路100の各レジスタへ入力されるレジスタ設定値が1水平周期毎に、正極性用制御レジスタ503のレジスタ設定値、負極性用制御レジスタ504のレジスタ設定値を切り替える必要がある。これは、上記した様に、M信号を用いて切り替えることで実現可能となる。   As for the tap adjustment register and the voltage division ratio adjustment register, the register setting value input from the control register 308 to each register of the gradation voltage generation circuit 100 is the register setting value of the positive polarity control register 503 and the negative polarity every horizontal cycle. It is necessary to switch the register setting value of the sex control register 504. As described above, this can be realized by switching using the M signal.

以上述べた本実施例に係る液晶表示装置300によれば、正極性、負極性のガンマ特性調整を予め2系統用意し、交流化を指示するM信号に応じてこれらを切り替えることにより、正極性と負極性に対応した階調電圧の切り替えを高速化することが実現可能となった。また、上記液晶表示装置300には、振幅調整、傾き調整、微調整、タップ調整、分圧比調整といった各種設定レジスタも構成されているので、外部から独立に容易に変更可能となり、ガンマ特性の各調整を容易とし、従来のガンマ特性調整機能に加え、さらにガンマ特性を示すS字曲線において、いわゆる肩の部分の調整範囲をより広げることが可能な機能を実現し、さらに多様な液晶パネルにおいて、正確な色再現性を実現することができる。   According to the liquid crystal display device 300 according to the present embodiment described above, two systems of positive and negative gamma characteristic adjustments are prepared in advance, and these are switched in accordance with the M signal instructing AC conversion. It has become possible to speed up the switching of the gradation voltage corresponding to the negative polarity. The liquid crystal display device 300 is also configured with various setting registers such as amplitude adjustment, tilt adjustment, fine adjustment, tap adjustment, and voltage division ratio adjustment. In addition to the conventional gamma characteristic adjustment function, in addition to the conventional gamma characteristic adjustment function, the S-shaped curve showing the gamma characteristic realizes a function that can further expand the adjustment range of the so-called shoulder part. Accurate color reproducibility can be realized.

図10には、この発明に係る液晶表示駆動回路の更に他の一実施例のブロック図が示されている。カラー液晶表示装置の駆動方法として、R(赤)、G(緑)、B(青)の各色に対応した階調電圧を、信号線駆動回路が1走査期間内に時分割で出力し、これを液晶パネル側の内蔵回路がデ・マルチプレクスする方式がある。本実施例は、上記した駆動方式において、R、G、Bの各色のガンマ特性を個別に調整し、より高画質化を図ることを目的とする。   FIG. 10 is a block diagram showing still another embodiment of the liquid crystal display driving circuit according to the present invention. As a driving method of the color liquid crystal display device, the signal line driving circuit outputs gradation voltages corresponding to the respective colors of R (red), G (green), and B (blue) in a time division manner within one scanning period. There is a method in which the built-in circuit on the LCD panel side demultiplexes. The object of the present embodiment is to improve the image quality by individually adjusting the gamma characteristics of each of the R, G, and B colors in the above-described driving method.

この実現にあたっては、図7に示した回路構成を応用する。具体的には、本実施例は、ガンマ特性調整機能を有する液晶表示装置において、振幅調整機能、傾き調整機能、微調整機能、タップ調整機能、分圧比調整機能を兼ね備えており、また前記図7に示した2系統の第1のラダー抵抗を備えており、1走査期間毎に正極性と負極性が切り換わり、また1走査期間の中で、R、G、Bのガンマ特性設定が切り換わるものとする。そして、正極性と負極性のガンマ特性設定切替、及びR、G、Bデータ毎のガンマ特性設定の切替は、2系統の第1のラダー抵抗を交互に使用することで実現する。   In realizing this, the circuit configuration shown in FIG. 7 is applied. Specifically, the present embodiment is a liquid crystal display device having a gamma characteristic adjustment function, which has an amplitude adjustment function, a tilt adjustment function, a fine adjustment function, a tap adjustment function, and a voltage division ratio adjustment function. The first ladder resistance of the two systems shown in FIG. 2 is provided, and the positive polarity and the negative polarity are switched every scanning period, and the R, G, and B gamma characteristic settings are switched during one scanning period. Shall. Then, switching between positive and negative gamma characteristic settings and switching of gamma characteristic settings for each of R, G, and B data is realized by alternately using two systems of first ladder resistors.

図10において、液晶パネル301は、R/G/B画素の信号線と信号線駆動回路302から入力される信号線との間に、切替スイッチ751を設けている。この時、信号線駆動回路302から液晶パネル301へ入力される信号線データは、R/G/Bデータを1水平期間内において時分割で入力している。そして、信号線切替信号752によって、液晶パネル301と信号線駆動回路302から入力される信号線の入力先を切替スイッチ751において切り替えることとする。   In FIG. 10, the liquid crystal panel 301 is provided with a changeover switch 751 between the signal line of the R / G / B pixel and the signal line input from the signal line driver circuit 302. At this time, the signal line data input from the signal line driver circuit 302 to the liquid crystal panel 301 is input R / G / B data in a time division manner within one horizontal period. Then, a signal line switching signal 752 is used to switch the input destination of the signal line input from the liquid crystal panel 301 and the signal line driving circuit 302 by the changeover switch 751.

制御レジスタ308は、振幅調整、傾き調整、微調整に係るレジスタを含む負極性R、G、Bデータ用の負極R用制御レジスタ701、負極G用制御レジスタ703、負極B用制御レジスタ705、および正極性R、G、Bデータ用の正極R用制御レジスタ702、正極G用制御レジスタ704、正極B用制御レジスタ706を備える。また、タップ調整、分圧比に係るレジスタを含む負極性R、G、Bデータ用の負極R用制御レジスタ707、負極G用制御レジスタ709、負極B用制御レジスタ711と、正極性R、G、Bデータ用の正極R用制御レジスタ708、正極G用制御レジスタ710、正極B用制御レジスタ712を持つ。   The control register 308 includes a negative polarity R control register 701 for negative polarity R, G, and B data, a negative polarity G control register 703, a negative polarity B control register 705, and registers for amplitude adjustment, inclination adjustment, and fine adjustment. A positive R control register 702 for positive R, G, and B data, a positive G control register 704, and a positive B control register 706 are provided. In addition, a negative polarity R control register 707, a negative polarity G control register 709, a negative polarity B control register 711 for negative polarity R, G, B data including a register relating to tap adjustment and a voltage dividing ratio, and positive polarity R, G, It has a positive R control register 708 for B data, a positive G control register 710, and a positive B control register 712.

上記負極R用制御レジスタ701と正極R用制御レジスタ702のレジスタ値は、レジスタ切替タイミング生成回路721からの出力される2to1切替信号722に従い、セレクタ731を用いて切り替える。その他の制御レジスタも同様であり、正極性と負極性用のレジスタを2to1切替信号722に従い、セレクタ732〜736を用いて切り替える。ここで、セレクタ731〜733と734〜736の切り替わりタイミングは異なっており、このタイミングについては、詳しくは図11において説明する。   The register values of the negative R control register 701 and the positive R control register 702 are switched using a selector 731 in accordance with a 2to1 switching signal 722 output from the register switching timing generation circuit 721. The same applies to other control registers, and the positive and negative registers are switched using selectors 732 to 736 according to the 2to1 switching signal 722. Here, the switching timings of the selectors 731 to 733 are different from those of the selectors 734 to 736. This timing will be described in detail with reference to FIG.

セレクタ731〜733において選択されたレジスタ設定値は、セレクタ741に入力され、レジスタ切替タイミング生成回路721から出力される3to1切替信号723に従い、3つのレジスタ値のうち1つを選択し、Aラダー設定レジスタ値として階調電圧生成回路100に入力される。   The register setting value selected by the selectors 731 to 733 is input to the selector 741, and one of the three register values is selected according to the 3to1 switching signal 723 output from the register switching timing generation circuit 721, and the A ladder setting is set. It is input to the gradation voltage generation circuit 100 as a register value.

同様に、セレクタ731〜733において選択されたレジスタ設定値は、セレクタ742に入力され、レジスタ切替タイミング生成回路721から出力される3to1切替信号723に従い、3つのレジスタ値のうち1つを選択し、Bラダー設定レジスタ値として階調電圧生成回路100に入力される。   Similarly, the register setting value selected by the selectors 731 to 733 is input to the selector 742 and selects one of the three register values according to the 3to1 switching signal 723 output from the register switching timing generation circuit 721. The value is input to the gradation voltage generation circuit 100 as a B ladder setting register value.

セレクタ734〜736において選択されたレジスタ設定値は、セレクタ734に入力され、レジスタ切替タイミング生成回路721からの出力される3to1切替信号723によって、3つのレジスタ値のうち1つを選択し、タップ調整レジスタ値、及び分圧比調整レジスタ値として、階調電圧生成回路100に入力される。   The register setting value selected by the selectors 734 to 736 is input to the selector 734, and one of the three register values is selected by the 3to1 switching signal 723 output from the register switching timing generation circuit 721, and tap adjustment is performed. The grayscale voltage generation circuit 100 inputs the register value and the voltage division ratio adjustment register value.

以上の3つのセレクタ741、742、743において、レジスタ値を切り替えるタイミングは、それぞれ独立したタイミングとなっている。レジスタ値切り替わりタイミングに関しては、詳しくは図11において説明する。   In the above three selectors 741, 742, and 743, the timing for switching register values is independent. The register value switching timing will be described in detail with reference to FIG.

図10において、上記制御レジスタ308から階調電圧生成回路100の各レジスタへ入力されるレジスタ設定値のタイミングを図11に示したタイミングチャートを用いて説明する。図11において、1ライン毎極性反転駆動であり、またRGB時分割にデータ転送を行っている。そのため、1水平周期内のRGB時分割毎にAラダー抵抗401と、Bラダー抵抗402を切り替えている。この時、例えば信号線駆動回路302からの出力データが正極Gデータで、選択ラダー抵抗がBラダー抵抗402である場合(図11の801の期間)、Bラダー抵抗402のレジスタ設定は、ガンマ特性設定期間802において行う必要がある。上記のタイミングで設定することにより、Bラダー抵抗402を使用するタイミング801では、すでにBラダー抵抗402における階調電圧生成がすでに固定した状態になる。このことから、図7,8の実施例と同様、切替時の収束時間に問題が生じることはない。また、Aラダー抵抗401に関しても同様なタイミングでレジスタ設定を行うことで、同様な効果が得られる。   In FIG. 10, the timing of the register setting values input from the control register 308 to each register of the gradation voltage generation circuit 100 will be described with reference to the timing chart shown in FIG. In FIG. 11, polarity inversion drive is performed for each line, and data transfer is performed in RGB time division. Therefore, the A ladder resistor 401 and the B ladder resistor 402 are switched every RGB time division within one horizontal cycle. At this time, for example, when the output data from the signal line driving circuit 302 is positive G data and the selected ladder resistor is the B ladder resistor 402 (period 801 in FIG. 11), the register setting of the B ladder resistor 402 is a gamma characteristic. It is necessary to perform in the setting period 802. By setting at the above timing, the grayscale voltage generation in the B ladder resistor 402 is already fixed at the timing 801 when the B ladder resistor 402 is used. Therefore, as in the embodiments of FIGS. 7 and 8, there is no problem in the convergence time at the time of switching. Further, the same effect can be obtained by setting the register for the A ladder resistor 401 at the same timing.

タップ調整レジスタ、分圧比調整レジスタに関しては、RGBの出力データと同期して、制御レジスタも変化される。例えば正極Rデータが、信号線駆動回路302から出力されるタイミングでは、タップ調整レジスタ値及び分圧比調整レジスタ値も正極Rデータのレジスタ値に設定されている。   Regarding the tap adjustment register and the voltage division ratio adjustment register, the control register is also changed in synchronization with the RGB output data. For example, at the timing when the positive electrode R data is output from the signal line driving circuit 302, the tap adjustment register value and the voltage division ratio adjustment register value are also set to the register value of the positive electrode R data.

以上述べた本実施例によれば、正極性、負極性のガンマ特性調整、及びR,G,Bデータ毎のガンマ特性調整を個別に調整可能である。また、2系統の第1のラダー抵抗を、ガンマ特性設定切替時(正極性、負極性切り替え時、及びRGB切替時)に、交互で使用する事で、階調電圧生成を高速設定することが実現可能となる。また、上記液晶表示装置300には、振幅調整、傾き調整、微調整、タップ調整、分圧比調整といった各種設定レジスタも構成されているので、外部から独立に容易に変更可能となり、ガンマ特性の各調整を容易とし、従来のガンマ特性調整機能に加え、さらにガンマ特性を示すS字曲線において、いわゆる肩の部分の調整範囲をより広げることが可能な機能を実現し、さらに多様な液晶表示パネルにおいて、正確な色再現性を実現することができる。   According to the present embodiment described above, positive and negative gamma characteristic adjustment and gamma characteristic adjustment for each R, G, B data can be individually adjusted. In addition, it is possible to set gradation voltage generation at a high speed by alternately using the first ladder resistors of the two systems at the time of switching the gamma characteristic setting (at the time of switching the positive polarity, the negative polarity, and at the time of RGB switching). It becomes feasible. The liquid crystal display device 300 is also configured with various setting registers such as amplitude adjustment, tilt adjustment, fine adjustment, tap adjustment, and voltage division ratio adjustment. In addition to the conventional gamma characteristic adjustment function, in addition to the conventional gamma characteristic adjustment function, the S-shaped curve showing the gamma characteristic realizes a function that can expand the adjustment range of the so-called shoulder part, and in various liquid crystal display panels Accurate color reproducibility can be realized.

この結果、前記各実施例によれば、ガンマ特性において、前記先行技術のような振幅調整、傾き調整、微調整に加え、タップ調整、分圧調整といった5種類のガンマ特性調整機能を持つ事で、多様な液晶パネルにおいてガンマ特性を最適且つ容易に調整可能とし、高画質且つ汎用性を実現することが可能となる。   As a result, according to each of the embodiments, the gamma characteristic has five types of gamma characteristic adjustment functions such as tap adjustment and partial pressure adjustment in addition to amplitude adjustment, inclination adjustment, and fine adjustment as in the prior art. Therefore, the gamma characteristic can be adjusted optimally and easily in various liquid crystal panels, and high image quality and versatility can be realized.

前記図1、図2に示されたスイッチS1〜S12は、Metal−Oxide Field−Effect Transistor(以下、MOSFETと呼ぶ)で組まれたセレクトスイッチで構成される。   The switches S1 to S12 shown in FIG. 1 and FIG. 2 are constituted by a select switch formed by a Metal-Oxide Field-Effect Transistor (hereinafter referred to as a MOSFET).

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記図1、図2の出力回路部は、CMOSインバータ回路で反転増幅回路を構成し、電源電圧AVDD,AVSSとの間にスイッチMOSFETを設けて出力ハイインピーダンスを含む3状態出力機能を持つものとしてもよい。この場合、差動回路部の出力信号は、定常的に上記CMOSインバータ回路の入力端子に接続される。上記電源電圧AVDD,AVSSとの間に設けられたスイッチMOSFETは、前記スイッチS1、S3の役割を持たせることができる。この発明は、前記ガンマ特性調整された抵抗分圧回路で形成された階調電圧を、デコード回路に入力して液晶表示パネルに伝えられる階調電圧を形成する液晶表示駆動回路に広く利用できる。   The invention made by the inventor has been specifically described based on the embodiments. However, the present invention is not limited to the embodiments, and various modifications can be made without departing from the scope of the invention. Not too long. For example, the output circuit section of FIGS. 1 and 2 has a three-state output function including an output high impedance by forming an inverting amplifier circuit with a CMOS inverter circuit and providing a switch MOSFET between the power supply voltages AVDD and AVSS. It may be a thing. In this case, the output signal of the differential circuit section is constantly connected to the input terminal of the CMOS inverter circuit. The switch MOSFET provided between the power supply voltages AVDD and AVSS can serve as the switches S1 and S3. The present invention can be widely applied to a liquid crystal display driving circuit that forms a gradation voltage that is transmitted to a liquid crystal display panel by inputting a gradation voltage formed by the resistance voltage dividing circuit having the gamma characteristic adjusted to a decoding circuit.

この発明に係る電圧伝達回路の一実施例の回路図である。1 is a circuit diagram of an embodiment of a voltage transmission circuit according to the present invention. FIG. この発明に係る電圧伝達回路の他の一実施例の回路図である。It is a circuit diagram of another embodiment of the voltage transmission circuit according to the present invention. この発明に係る液晶表示駆動回路の一実施例のブロック図である。It is a block diagram of one Example of the liquid crystal display drive circuit based on this invention. 図4には、図1(図2)の電圧伝達回路を用いた等価回路図である。FIG. 4 is an equivalent circuit diagram using the voltage transmission circuit of FIG. 1 (FIG. 2). この発明に係るガンマ特性調整の説明図である。It is explanatory drawing of the gamma characteristic adjustment which concerns on this invention. 図3に示した階調電圧生成部を搭載した液晶表示装置の一実施例の全体ブロック図である。FIG. 4 is an overall block diagram of an embodiment of a liquid crystal display device on which the grayscale voltage generator shown in FIG. 3 is mounted. この発明に係る液晶表示駆動回路の他の一実施例のブロック図である。It is a block diagram of other one Example of the liquid crystal display drive circuit based on this invention. 図7に示した階調電圧生成部を搭載した液晶表示装置の一実施例の全体ブロック図である。FIG. 8 is an overall block diagram of an embodiment of a liquid crystal display device on which the gradation voltage generation unit illustrated in FIG. 7 is mounted. 図8のレジスタ設定値のタイミングの一例を示すタイミングチャートである。FIG. 9 is a timing chart illustrating an example of timing of register setting values in FIG. 8. FIG. この発明に係る液晶表示駆動回路の更に他の一実施例のブロック図である。It is a block diagram of further another embodiment of the liquid crystal display drive circuit according to the present invention. 図10のレジスタ設定値のタイミングの一例を示すタイミングチャートである。11 is a timing chart illustrating an example of timing of register setting values in FIG. 10. 従来の表示装置用駆動装置の一例を示すブロック図である。It is a block diagram which shows an example of the conventional drive device for display apparatuses. 図12における階調電圧伝達経路の等価回路図である。FIG. 13 is an equivalent circuit diagram of the gradation voltage transmission path in FIG. 12.

符号の説明Explanation of symbols

Q1〜Q17…MOSFET、S1〜A12…スイッチ、
100…階調電圧生成回路、101…タップ調整レジスタ、102…分圧比調整レジスタ、103…振幅調整レジスタ、104…傾き調整レジスタ、105…微調整レジスタ、106…デコード回路、107…基準電圧、108…グランド、111〜116…抵抗、121〜124…可変抵抗、131〜136…セレクタ、141…アンプ回路、151〜155…抵抗、161,162…タップセレクタ、171,172…可変抵抗、181〜188…タップ電圧、191〜198…接続先、300…液晶表示装置、301…液晶パネル、302…信号線駆動回路、303…走査線駆動回路、304…電源回路、305…MPU、306…システムインターフェース、307…表示データメモリ、308…制御レジスタ、401…Aラダー抵抗、402…Bラダー抵抗、411…Aラダー設定レジスタ、412…Bラダー設定レジスタ、421〜428…セレクタ、431…ラダー切替信号、501…正極性用制御レジスタ、502…負極性用制御レジスタ、503…正極性用制御レジスタ、504…負極性用制御レジスタ、505…セレクタ、701…負極R用制御レジスタ、702…正極R用制御レジスタ、703…負極G用制御レジスタ、704…正極G用制御レジスタ、705…負極B用制御レジスタ、706…正極B用制御レジスタ、707…負極R用制御レジスタ、708…正極R用制御レジスタ、709…負極G用制御レジスタ、710…正極G用制御レジスタ、711…負極B用制御レジスタ、712…正極B用制御レジスタ、721…レジスタ切替タイミング生成回路、722…2to1切替信号、723…3to1切替信号、731〜736…セレクタ、741〜743…セレクタ、751…切替スイッチ、752…信号線切替信号、900…階調電圧生成回路、901…カーブ調整レジスタ、902,903…可変抵抗群、904,905…抵抗、906,907…可変抵抗群、908〜927…可変抵抗、928〜933…セレクタ、934…アンプ回路、935…第2のラダー抵抗、1001〜1011…特性曲線。
Q1-Q17 ... MOSFET, S1-A12 ... switch,
DESCRIPTION OF SYMBOLS 100 ... Grayscale voltage generation circuit, 101 ... Tap adjustment register, 102 ... Voltage division ratio adjustment register, 103 ... Amplitude adjustment register, 104 ... Inclination adjustment register, 105 ... Fine adjustment register, 106 ... Decode circuit, 107 ... Reference voltage, 108 ... ground, 111-116 ... resistor, 121-124 ... variable resistor, 131-136 ... selector, 141 ... amplifier circuit, 151-155 ... resistor, 161,162 ... tap selector, 171,172 ... variable resistor, 181-188 DESCRIPTION OF SYMBOLS ... Tap voltage, 191-198 ... Connection destination, 300 ... Liquid crystal display device, 301 ... Liquid crystal panel, 302 ... Signal line drive circuit, 303 ... Scanning line drive circuit, 304 ... Power supply circuit, 305 ... MPU, 306 ... System interface, 307: Display data memory, 308: Control register, 401: A ladder resistor 402, B ladder resistance, 411 ... A ladder setting register, 412 ... B ladder setting register, 421-428 ... selector, 431 ... ladder switching signal, 501 ... positive polarity control register, 502 ... negative polarity control register, 503 ... Positive polarity control register, 504 ... Negative polarity control register, 505 ... Selector, 701 ... Negative polarity R control register, 702 ... Positive polarity R control register, 703 ... Negative polarity G control register, 704 ... Positive polarity G control register 705 ... Negative electrode B control register, 706 ... Positive electrode B control register, 707 ... Negative electrode R control register, 708 ... Positive electrode R control register, 709 ... Negative electrode G control register, 710 ... Positive electrode G control register, 711 ... Negative B control register, 712 ... Positive B control register, 721 ... Register switching timing generation Circuit, 722... 2 to 1 switching signal, 723... 3 to 1 switching signal, 731 to 736... Selector, 741 to 743... Selector, 751. Registers 902, 903... Variable resistor group, 904, 905... Resistor, 906, 907... Variable resistor group, 908 to 927... Variable resistor, 928 to 933. 1001-1011 ... Characteristic curve.

Claims (10)

基準電圧を分割して複数の階調に対応する複数の階調電圧を生成する階調電圧生成回路と、
前記複数の階調電圧から液晶表示パネルに伝えられる前記表示データに応じた階調電圧を選択するデコード回路とを有し、
前記階調電圧生成回路は、
前記基準電圧の分割点又は分割比を調整して前記階調と前記階調電圧又は前記液晶表示パネルにおける輝度との関係を定めた略S字曲線のガンマ特性の振幅を調整する第1の値を設定する第1のレジスタと、
前記基準電圧の分割点又は分割比を調整して前記ガンマ特性の中間部分の傾きを調整する第2の値を設定する第2のレジスタと、
前記基準電圧の分割点又は分割比を調整して前記ガンマ特性の中間部分を階調ごとに微調整する第3の値を設定する第3のレジスタと、
前記第1の値及び第2の値で調整されたガンマ特性の振幅に対応した電圧が両端に伝えられ、前記デコード回路に入力される階調電圧を形成する分圧抵抗回路と、
前記基準電圧の分割点又は分割比を調整して前記ガンマ特性の端部近傍の中間部分における前記分圧抵抗回路で形成される階調電圧に対する階調を調整する第4の値を設定する第4のレジスタと、
前記第3の値で調整された所定電圧を前記第4のレジスタに設定された第4の値により選択された前記分圧抵抗回路のタップに伝えて、前記略S字曲線の極点部分を含む前記ガンマ特性の中間部分における階調電圧に対する階調を調整可能とする電圧伝達回路とを有し、
前記電圧伝達回路は、
前記所定電圧を入力とする差動回路部と、
複数のタップに出力端子が接続された複数の出力回路部と、
前記複数の出力回路部の入力端子と前記差動回路部の出力端子とを接続する複数の第1スイッチと、
前記出力回路部の出力端子と前記差動回路部の帰還入力端子とを接続する複数の第2スイッチとを有し、
前記第4の値に対応して選択されるタップに対応した1つの第1スイッチと第2スイッチをオン状態にして、差動回路部と1つの出力回路部でボルテージフォロワ構成とする液晶表示駆動回路。
A gradation voltage generation circuit that divides the reference voltage to generate a plurality of gradation voltages corresponding to a plurality of gradations;
A decoding circuit that selects a gradation voltage corresponding to the display data transmitted from the plurality of gradation voltages to the liquid crystal display panel;
The gradation voltage generation circuit includes:
A first value for adjusting the amplitude of the gamma characteristic of the substantially S-curve that defines the relationship between the gradation and the gradation voltage or the luminance in the liquid crystal display panel by adjusting the division point or division ratio of the reference voltage. A first register for setting
A second register that sets a second value that adjusts a slope of an intermediate portion of the gamma characteristic by adjusting a division point or a division ratio of the reference voltage;
A third register that sets a third value for adjusting a division point or a division ratio of the reference voltage and finely adjusting an intermediate portion of the gamma characteristic for each gradation;
A voltage dividing resistor circuit that transmits a voltage corresponding to the amplitude of the gamma characteristic adjusted by the first value and the second value to both ends and forms a gradation voltage input to the decoding circuit;
A fourth value for adjusting a gradation with respect to a gradation voltage formed by the voltage dividing resistor circuit in an intermediate portion near the end of the gamma characteristic by adjusting a dividing point or a dividing ratio of the reference voltage is set. 4 registers,
The predetermined voltage adjusted by the third value is transmitted to the tap of the voltage dividing resistor circuit selected by the fourth value set in the fourth register, and includes the extreme point portion of the substantially S-shaped curve. A voltage transmission circuit capable of adjusting a gradation with respect to a gradation voltage in an intermediate portion of the gamma characteristic,
The voltage transmission circuit is
A differential circuit section that receives the predetermined voltage;
A plurality of output circuit units having output terminals connected to a plurality of taps;
A plurality of first switches that connect input terminals of the plurality of output circuit units and output terminals of the differential circuit unit;
A plurality of second switches for connecting the output terminal of the output circuit section and the feedback input terminal of the differential circuit section;
The liquid crystal display driving in which one first switch and second switch corresponding to the tap selected corresponding to the fourth value is turned on, and the differential circuit unit and the one output circuit unit are configured as a voltage follower. circuit.
請求項1において、
前記基準電圧の分割点又は分割比を調整して前記ガンマ特性の端部近傍の中間部分における複数の階調間での階調電圧の比率を調整する第5の値を設定する第5のレジスタを更に備え、
前記第5の値は、前記分圧抵抗回路の両端に伝えられる電圧を調整する液晶表示駆動回路。
In claim 1,
A fifth register that sets a fifth value for adjusting a ratio of gradation voltages between a plurality of gradations in an intermediate portion near the end of the gamma characteristic by adjusting a division point or a division ratio of the reference voltage Further comprising
The fifth value is a liquid crystal display driving circuit that adjusts a voltage transmitted to both ends of the voltage dividing resistor circuit.
請求項2において、
前記第1乃至第5のレジスタの値は、外部から独立に設定可能であることを特徴とする液晶表示駆動回路。
In claim 2,
A liquid crystal display driving circuit, wherein the values of the first to fifth registers can be set independently from the outside.
請求項3において、
前記差動回路部は、
差動形態にされた第1導電型の第1及び第2MOSFETと、
第1及び第2MOSFETの共通ソースと第1動作電圧との間に設けられ、定電流動作を行う第1導電型の第3MOSFETと、
前記第1及び第2MOSFETのドレインと第2動作電圧との間に設けられた第2導電型の第4及び第5MOSFETからなる負荷回路とを有し、
前記第1MOSFETのゲートが入力端子とされて前記所定電圧が供給され、
前記第2MOSFETのゲートが帰還端子とされ、
前記出力回路部は、
前記差動回路部の出力信号が前記第1スイッチを介してゲートに供給される第2導電型の出力MOSFETと、
前記出力MOSFETと前記第1動作電圧との間に設けられ、第1導電型の負荷MOSFETと、
複数の第3スイッチとを有し、
前記出力MOSFETと負荷MOSFETの接続点が出力端子とされ、
前記出力端子と前記第2MOSFETのゲートとの間に前記第2スイッチが設けられ、
前記負荷MOSFETは、前記第4の値により選択されるタップに対応した前記第3スイッチがオンして定電圧が伝えられて定電流動作を行う液晶表示駆動回路。
In claim 3,
The differential circuit section is
First and second MOSFETs of a first conductivity type in differential form;
A third MOSFET of a first conductivity type provided between a common source of the first and second MOSFETs and a first operating voltage and performing a constant current operation;
A load circuit comprising fourth and fifth MOSFETs of the second conductivity type provided between the drains of the first and second MOSFETs and a second operating voltage;
The gate of the first MOSFET is used as an input terminal to supply the predetermined voltage,
The gate of the second MOSFET is a feedback terminal,
The output circuit section is
An output MOSFET of a second conductivity type in which an output signal of the differential circuit section is supplied to the gate via the first switch;
A load MOSFET of a first conductivity type provided between the output MOSFET and the first operating voltage;
A plurality of third switches;
The connection point between the output MOSFET and the load MOSFET is an output terminal,
The second switch is provided between the output terminal and the gate of the second MOSFET;
The load MOSFET is a liquid crystal display driving circuit in which the third switch corresponding to the tap selected by the fourth value is turned on and a constant voltage is transmitted to perform a constant current operation.
請求項4において、
前記階調電圧生成回路は、
第1の基準電圧の接続端と第2の基準電圧の接続端との間に接続されたラダー抵抗と、
前記ラダー抵抗よりも前記第1の基準電圧の接続端側又は前記第2の基準電圧の接続端側に前記ラダー抵抗と直列に接続された第1の可変抵抗と、
前記第1のラダー抵抗の中間部分に前記第1のラダー抵抗と直列に接続された第2の可変抵抗と、
前記ラダー抵抗からの出力を選択するための第1のセレクタを有し、
と、
前記第1の可変抵抗の抵抗値は、前記第1のレジスタ内の前記第1の値に基づいて変化可能であり、
前記第2の可変抵抗の抵抗値は、前記第2のレジスタ内の前記第2の値に基づいて変化可能であり、
前記第1のセレクタは、前記第3のレジスタ内の前記第3の値に基づいて前記第1のラダー抵抗からの出力を選択可能である液晶表示駆動回路。
In claim 4,
The gradation voltage generation circuit includes:
A ladder resistor connected between the connection end of the first reference voltage and the connection end of the second reference voltage;
A first variable resistor connected in series with the ladder resistor on the connection end side of the first reference voltage or the connection end side of the second reference voltage with respect to the ladder resistor;
A second variable resistor connected in series with the first ladder resistor at an intermediate portion of the first ladder resistor;
A first selector for selecting an output from the ladder resistor;
When,
The resistance value of the first variable resistor is changeable based on the first value in the first register,
The resistance value of the second variable resistor can be changed based on the second value in the second register;
The liquid crystal display driving circuit, wherein the first selector can select an output from the first ladder resistor based on the third value in the third register.
請求項5において、
前記第1のセレクタの出力側に接続されたボルテージフォロワ構成のアンプを更に有し、
前記電圧伝達回路は、前記アンプを兼ねる液晶表示駆動回路。
In claim 5,
An amplifier having a voltage follower configuration connected to the output side of the first selector;
The voltage transmission circuit is a liquid crystal display driving circuit also serving as the amplifier.
請求項6において、
前記分圧抵抗回路と直列に接続された第3の可変抵抗とを備え、
前記第3の可変抵抗の抵抗値は、前記第5のレジスタ内の前記第5の値に基づいて変化可能であることを特徴とする液晶表示駆動回路。
In claim 6,
A third variable resistor connected in series with the voltage dividing resistor circuit;
The liquid crystal display driving circuit, wherein the resistance value of the third variable resistor can be changed based on the fifth value in the fifth register.
請求項7において、
前記階調電圧生成回路は、
前記第1のラダー抵抗と、前記第1の可変抵抗と、前記第2の可変抵抗と、前記第1のセレクタとをそれぞれ2系統有し、
前記2系統の前記第1のセレクタからの出力を選択して前記アンプに出力するための第3のセレクタを備え、
前記2系統の前記第1の可変抵抗の抵抗値は、前記第1のレジスタ内の前記第1の値と前記第1のレジスタと同じ機能を持つ第6のレジスタ内の第6の値に基づいて変化可能であり、
前記2系統の前記第2の可変抵抗の抵抗値は、前記第2のレジスタ内の前記第2の値と前記第2のレジスタと同じ機能を持つ第7のレジスタ内の第7の値に基づいて変化可能であり、
前記2系統の前記第1のセレクタは、前記第3のレジスタ内の前記第3の値と前記第3のレジスタと同じ機能を持つ第8のレジスタ内の第8の値に基づいて前記第1のラダー抵抗からの出力を選択可能であり、
前記第3のセレクタは、第1の切替信号に基づいて前記第1のセレクタからの出力を選択可能であり、
前記2系統を一定の期間毎に交互に使用し、一方が使用されている期間内に、他方では次回の使用期間に応じた設定に切り替わる期間とする液晶表示駆動回路。
In claim 7,
The gradation voltage generation circuit includes:
The first ladder resistor, the first variable resistor, the second variable resistor, and the first selector each have two systems,
A third selector for selecting an output from the first selector of the two systems and outputting it to the amplifier;
The resistance values of the first variable resistors of the two systems are based on the first value in the first register and the sixth value in the sixth register having the same function as the first register. Changeable,
The resistance values of the second variable resistors of the two systems are based on the second value in the second register and the seventh value in the seventh register having the same function as the second register. Changeable,
The first selectors of the two systems are based on the third value in the third register and the eighth value in an eighth register having the same function as the third register. The output from the ladder resistor can be selected,
The third selector can select an output from the first selector based on a first switching signal,
A liquid crystal display driving circuit in which the two systems are alternately used at fixed intervals, and one is used during a period in which one is used and the other is switched to a setting corresponding to the next use period.
請求項8において、
前記2系統の交互に使用する期間は、液晶表示パネルの極性反転駆動における正極性と負極性とに対応した各期間である液晶表示駆動回路。
In claim 8,
The period in which the two systems are alternately used is a liquid crystal display driving circuit which is each period corresponding to the positive polarity and the negative polarity in the polarity inversion driving of the liquid crystal display panel.
請求項9において、
前記2系統の一定の期間は、カラー液晶表示装置の駆動におけるR・G・Bの各色に対応した3分割の期間であり、
前記階調電圧生成回路は、前記2系統の前記第1のセレクタからの出力を選択するための前記第3のセレクタと、前記第3のセレクタからの3分割の出力を選択して前記アンプに出力するための第4のセレクタとを備え、
前記2系統・3分割の前記第1の可変抵抗の抵抗値は、前記第1のレジスタ内の前記第1の値と前記第6のレジスタ内の前記第6の値と前記第1のレジスタと同じ機能を持つ第9〜12のレジスタ内の第9〜12の値に基づいて変化可能であり、
前記2系統・3分割の前記第2の可変抵抗の抵抗値は、前記第2のレジスタ内の前記第2の値と前記第7のレジスタ内の前記第7の値と前記第2のレジスタと同じ機能を持つ第13〜16のレジスタ内の第13〜16の値に基づいて変化可能であり、
前記2系統・3分割の前記第1のセレクタは、前記第3のレジスタ内の前記第3の値と前記第8のレジスタ内の前記第8の値と前記第3のレジスタと同じ機能を持つ第17〜20のレジスタ内の第17〜20の値に基づいて前記第1のラダー抵抗からの出力を選択可能であり、
前記第3のセレクタは、前記第1の切替信号に基づいて前記第1のセレクタからの出力を選択可能であり、
前記第4のセレクタは、第2の切替信号に基づいて前記第3のセレクタからの出力を選択可能である液晶表示駆動回路。
In claim 9,
The predetermined period of the two systems is a period of three divisions corresponding to each color of R, G, and B in driving the color liquid crystal display device,
The gradation voltage generation circuit selects the third selector for selecting the outputs from the first selectors of the two systems and the three-divided output from the third selector to the amplifier. A fourth selector for outputting,
The resistance values of the first variable resistors of the two systems and the three divisions are the first value in the first register, the sixth value in the sixth register, and the first register. Changeable based on the ninth to twelfth values in the ninth to twelfth registers having the same function,
The resistance values of the second variable resistors of the two systems and the three divisions are the second value in the second register, the seventh value in the seventh register, and the second register. Can change based on the thirteenth to sixteenth values in the thirteenth to sixteenth registers having the same function,
The first selector of the two systems / three divisions has the same function as the third value in the third register, the eighth value in the eighth register, and the third register. The output from the first ladder resistor can be selected based on the 17th to 20th values in the 17th to 20th registers,
The third selector can select an output from the first selector based on the first switching signal,
The liquid crystal display driving circuit, wherein the fourth selector can select an output from the third selector based on a second switching signal.
JP2007171340A 2007-06-29 2007-06-29 Liquid crystal display drive circuit Pending JP2009008958A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007171340A JP2009008958A (en) 2007-06-29 2007-06-29 Liquid crystal display drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007171340A JP2009008958A (en) 2007-06-29 2007-06-29 Liquid crystal display drive circuit

Publications (1)

Publication Number Publication Date
JP2009008958A true JP2009008958A (en) 2009-01-15

Family

ID=40324078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007171340A Pending JP2009008958A (en) 2007-06-29 2007-06-29 Liquid crystal display drive circuit

Country Status (1)

Country Link
JP (1) JP2009008958A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011045009A (en) * 2009-08-24 2011-03-03 Sony Corp Image display, image display method and image processing apparatus
CN101930715B (en) * 2009-06-18 2013-11-20 群康科技(深圳)有限公司 Gray-insertion drive circuit and method thereof
CN109584818A (en) * 2018-12-12 2019-04-05 武汉华星光电半导体显示技术有限公司 Gamma bleeder circuit, voltage adjusting method and liquid crystal display device
CN110164387A (en) * 2018-07-03 2019-08-23 上海视涯信息科技有限公司 Gamma voltage generation circuit, driving circuit and its display device
US11107434B2 (en) 2018-03-21 2021-08-31 Samsung Electronics Co., Ltd. Gamma adjustment circuit and display driver circuit using the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930715B (en) * 2009-06-18 2013-11-20 群康科技(深圳)有限公司 Gray-insertion drive circuit and method thereof
JP2011045009A (en) * 2009-08-24 2011-03-03 Sony Corp Image display, image display method and image processing apparatus
US11107434B2 (en) 2018-03-21 2021-08-31 Samsung Electronics Co., Ltd. Gamma adjustment circuit and display driver circuit using the same
CN110164387A (en) * 2018-07-03 2019-08-23 上海视涯信息科技有限公司 Gamma voltage generation circuit, driving circuit and its display device
CN110164387B (en) * 2018-07-03 2024-02-27 合肥视涯技术有限公司 Gamma voltage generating circuit, driving circuit and display device thereof
CN109584818A (en) * 2018-12-12 2019-04-05 武汉华星光电半导体显示技术有限公司 Gamma bleeder circuit, voltage adjusting method and liquid crystal display device
WO2020118855A1 (en) * 2018-12-12 2020-06-18 武汉华星光电半导体显示技术有限公司 Gamma voltage-dividing circuit, voltage adjusting method and liquid crystal display device
CN109584818B (en) * 2018-12-12 2020-07-10 武汉华星光电半导体显示技术有限公司 Gamma voltage division circuit, voltage regulation method and liquid crystal display device
US10978014B2 (en) 2018-12-12 2021-04-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gamma voltage divider circuit, voltage adjusting method, and liquid crystal display device

Similar Documents

Publication Publication Date Title
JP4738867B2 (en) Display device drive device
KR100630654B1 (en) Display device, driver circuit therefor and method of driving same
KR100915234B1 (en) Driving apparatus of liquid crystal display for varying limits selecting gray voltages and method thereof
KR100621966B1 (en) Driving circuit for display
US8581824B2 (en) Hybrid digital to analog converter, source driver, and liquid crystal display device
US6700560B2 (en) Liquid crystal display device
JP2007310234A (en) Data line driving circuit, display device and data line driving method
JP2003208132A (en) Liquid crystal driving circuit
JP2005269110A (en) Gamma correction circuit, display panel, and display apparatus provided with them
JP2008122960A (en) Display device and drive apparatus thereof
JP2006106574A (en) Gamma correcting circuit, display driver, electrooptical device, and electronic equipment
JP2006171761A (en) Display device and driving method thereof
US7508363B2 (en) Data driver circuit for display device and drive method thereof
CN106847197B (en) Circuit device, electro-optical device, and electronic apparatus
CN107808646B (en) Display driver, electro-optical device, electronic apparatus, and method of controlling display driver
JP2009008958A (en) Liquid crystal display drive circuit
JP2006023379A (en) Display apparatus and driving method thereof
JP2007156474A (en) Liquid crystal display and modifying method of image signal thereof
JP2007052427A (en) Liquid crystal display apparatus and method of correcting video signal
JP5098619B2 (en) Display driving device and display device including the same
US10902766B1 (en) Apparatus for performing brightness enhancement in display module
JP2007086153A (en) Driving circuit, electrooptical device, and electronic equipment
JP4096015B2 (en) Signal line drive circuit
US8803774B2 (en) Liquid crystal display and processing method thereof
JP4457143B2 (en) Display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511