JP4092902B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4092902B2 JP4092902B2 JP2001332901A JP2001332901A JP4092902B2 JP 4092902 B2 JP4092902 B2 JP 4092902B2 JP 2001332901 A JP2001332901 A JP 2001332901A JP 2001332901 A JP2001332901 A JP 2001332901A JP 4092902 B2 JP4092902 B2 JP 4092902B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- organic insulating
- etching
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に、層間絶縁膜を含むダマシン配線構造とその製造方法に関する。
【0002】
【従来の技術】
近年の超LSIデバイスでは、数mm角のチップに数百万個以上の素子を集積する必要があるため、素子を微細化、多層化することが不可欠である。そして、デバイス動作速度の高速化のため、配線抵抗および層間容量の低減が重要な課題となる。特にロジック系のデバイスでは、配線抵抗低減のため銅(Cu)を配線材料に用い、配線間の寄生容量を低減するためにシリコン酸化膜よりも比誘電率(約3.9)が小さくなる低誘電率膜を用いることが必要である。
【0003】
上記Cu配線は、低抵抗かつ高信頼性のため、次世代配線材料としてもっとも注目されているものである。しかし、Cuは従来のアルミ材料と異なり、ドライエッチングによる加工が難しいため、化学機械研磨(CMP:Chemical Mechanical Polishing)法を用いた埋め込み配線(ダマシン配線)技術が行われている。このCuの埋め込み配線技術では、絶縁層間膜中に配線溝あるいは接続孔(ビア)を形成し、その後Cuをスパッタやめっき技術により埋め込み、CMPにより余剰のCuを除去し、所望の配線やビアプラグを得ている。
【0004】
これまで製品に使用されてきた従来の技術(以下、第1の従来例と記す)を図19を参照して説明する。図19はダマシン配線の製造工程順の断面図である。図19(a)に示すように、半導体基板(図示せず)上の層間絶縁膜201上に第1シリコン窒化膜202、低誘電率膜203、第2シリコン窒化膜204、シリコン酸化膜205が化学気相成長(CVD)法等で積層して堆積される。そしてフォトリソグラフィー技術でレジストマスク206が形成され、これをエッチングマスクにしたドライエッチング技術でもってシリコン酸化膜205がエッチングされるパターニングされる。
【0005】
次に、図19(b)に示すように、レジストマスク206が除去され、上記パターニングされたシリコン酸化膜205をハードマスクにして、反応性イオンエッチング(RIE)でもって第2シリコン窒化膜204、低誘電率膜203、第1シリコン窒化膜202がドライエッチングされる。このようにして配線溝207が形成される。上記のドライエッチング工程では、シリコン窒化膜のエッチング速度/シリコン酸化膜のエッチング速度の比、および、低誘電率膜のエッチング速度/シリコン酸化膜のエッチング速度の比、すなわちエッチングの選択比を大きくするような反応ガスの選択が重要である。
【0006】
次に、図19(c)に示すように、全面にバリア膜208が窒化タンタル(TaN)等で形成され、上記配線溝を埋め込むようにメッキ法等でCu膜209が形成される。
【0007】
次に、CMP法で上記Cu膜209およびバリア膜208の不要部分が研磨除去される。ここで、シリコン酸化膜205は研磨ストッパーとして機能する。このようにして、図19(d)に示すようにダマシン配線210が形成されることになる。しかし、このようにしてできあがる配線構造では、後述するように配線間の寄生容量が増加する。
【0008】
そこで、特開2000−294633号公報では、配線溝底のエッチングストッパー層やハードマスクとして有機絶縁膜を用いる構造を提案している。上記公報に記載の技術(以下、第2の従来例と記す)について図20を参照して説明する。図20はデュアルダマシン配線構造の断面図である。
【0009】
図20に示すように、下部層間膜311には下部配線312が形成されている。そして、第1絶縁膜313、第1有機絶縁膜314、第2絶縁膜315、第2有機絶縁膜316が積層して形成されている。ここで、第1絶縁膜313、第2絶縁膜315はキセロゲル膜であると規定されている。
【0010】
そして、接続孔および配線溝の側壁にバリアメタル317が形成され、接続孔および配線溝内を充填するCu配線318が形成されてデュアルダマシン配線319が形成される。
【0011】
【発明が解決しようとする課題】
上述したように、第1の従来例では、ダマシン配線の厚さ言いかえれば配線溝の深さを規定するため、層間絶縁膜を低誘電率膜とシリコン窒化膜とを積層して形成する。そして、シリコン窒化膜をエッチングストッパーとして用いることでダマシン配線の厚さを規定する。また、埋め込まれるCuはレジストマスク除去のためのアッシングに用いられる酸素プラズマに弱く、容易に酸化するため、ハードマスクで加工する場合が多く、この場合でも配線材料とは異なる種類の膜、例えばシリコン窒化膜などの使用が必要になる。
【0012】
このように第1の従来例の配線技術では、シリコン窒化膜が多用される。しかし、シリコン窒化膜は比誘電率が7程度であり、比誘電率3以下の低誘電率膜を層間絶縁膜に使っても、実効的な誘電率が増大するため、配線間の寄生容量の低減が難しくなる。
【0013】
そして、第2の従来例の配線構造の特徴の1つは、図20で説明したように、ダマシン配線すなわち配線溝が第1有機絶縁膜314上に形成されることである。しかし、図21(a)に示すように、第1絶縁膜313と第1有機絶縁膜314に形成する接続孔320の深さが、第2絶縁膜315と第2有機絶縁膜316に形成する配線溝321の深さに比べて薄い場合、接続孔320底の下部配線312表面がドライエッチングのプラズマ322に長時間曝されることになる。ここで、下部配線312がCuで構成されると、Cuの腐食、劣化の面で大きな問題となる。
【0014】
また、図21(b)のように、露光時に接続孔320と下層配線312間で目合わせずれが生じた場合、接続孔形成のための第1絶縁膜313のオーバーエッチング時に下部層間膜311に突き抜け部323が発生する。そこで、配線構造の形成において、上記露光の目合わせずれを考慮しておくことが必要不可欠となる。この対策として、上記公報では露光時の目合わせずれに対する具体的な記載はないが、接続部での下層配線幅を接続孔の口径よりも大きくする必要が生じる。しかし、このため配線ピッチが大きくなってしまうことは必然であり、配線ピッチの増大がチップサイズを増大させることになる。理想的には、チップ内の最小ピッチ配線において、接続孔の口径とダマシン配線の幅とがほぼ同等となり、接続孔の口径と配線溝の寸法とが同一になることが望ましい。
【0015】
以上に述べた観点から、下部配線312上面にもエッチングストッパー膜が必要で、かつそのエッチングストッパー膜自体も低誘電率であり、さらにCu拡散防止能を有していることが必要となる。しかし、上記公報においては、露光の目合わせずれ対策として下地配線312上のエッチングストッパー膜を形成することは考慮されていない。
【0016】
本発明の主目的は、積層する低誘電率の層間絶縁膜を形成できるようにすると共に、層間絶縁膜のエッチング選択性を向上させて、微細で高精度な(デュアル)ダマシン配線を容易に形成できるようにすることにある。そして、本発明の他の目的は、ダマシン配線の接続孔の底部のエッチングストッパー膜に有機絶縁膜を用い、接続孔底のエッチングストッパー膜と配線溝底のエッチングストッパー膜を同時にエッチング除去できるようにしてCu配線上の損傷の少ない製造方法を提供することにある。
【0017】
【課題を解決するための手段】
上記の課題を解決するための手段は、下記のように表現される。その表現中に現れる技術的事項には、括弧()つきで、符号等が添記されている。その符号等は、本発明の複数の実施の形態(実施例)のうちの、少なくとも1つの実施の形態(実施例)を構成する技術的事項、特に、その実施の形態(実施例)に対応する図面に表現されている技術的事項に付せられている符号等に一致している。このような符号は、請求項記載の技術的事項と実施の形態(実施例)の技術的事項との対応・橋渡しを明確にしている。そして、この対応・橋渡しは、請求項記載の技術的事項が実施の形態(実施例)の技術的事項に限定されて解釈されることを意味しない。
【0021】
そして、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第1の有機絶縁膜(BCB膜4)、第1の絶縁膜(ALCAPTM膜5)、第2の有機絶縁膜(BCB膜6)、第2の絶縁膜(ALCAPTM膜7)、第3の有機絶縁膜(BCB膜8)をこの順に積層して形成した後に前記第3の有機絶縁膜上に無機膜(シリコン酸化膜10)を設ける工程と、前記無機膜上に形成した配線溝パターンを有するレジストマスク(第1レジストマスク11)を用いたドライエッチングにより、前記第2の有機絶縁膜をエッチングストッパーとして前記無機膜と第3の有機絶縁膜と第2の絶縁膜とをエッチングし配線溝(12,12a)を形成する工程と、前記レジストマスクを除去後、接続孔パターンを有するレジストマスク(第2レジストマスク13)をを用いたエッチングにより、前記第1の有機絶縁膜をエッチングストッパーとして前記第2の有機絶縁膜と第1の絶縁膜とをエッチングし配線溝(12)に連結する接続孔(14)を形成する工程と、前記接続孔パターンを有するレジストマスクを除去後、前記配線溝(12,12a)底の第2の有機絶縁膜と前記接続孔(14)底の第1の有機絶縁膜とを同時にエッチングする工程とを含む。
【0022】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第1の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、第3の有機絶縁膜をこの順に積層して形成した後に前記第3の有機絶縁膜上に無機膜を設ける工程と、前記無機膜上に形成した接続孔パターンを有するレジストマスク(第3レジストマスク20)を用いたドライエッチングにより、少なくとも前記無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜とをエッチングし接続孔(開孔21)を形成する工程と、前記レジストマスクを除去後、配線溝パターンを有するレジストマスク(第4レジストマスク22)を用いたエッチングにより、前記第1の有機絶縁膜と第2の有機絶縁膜をエッチングストッパーとして前記第1の絶縁膜と第2の絶縁膜とを同時にエッチングし前記接続孔(開孔21)を前記第1の有機絶縁膜表面まで延在させると共に配線溝(12,12a)を形成する工程と、前記配線溝パターンを有するレジストマスクを除去後、前記配線溝(12,12a)底の第2の有機絶縁膜(BCB膜6)と前記接続孔(14)底の第1の有機絶縁膜(BCB膜4)を同時にエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。
【0023】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第1の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、第3の有機絶縁膜をこの順に積層して形成した後に前記第3の有機絶縁膜上に無機膜を設ける工程と、前記無機膜上に形成した接続孔パターンを有するレジストマスク(第2レジストマスク20)を用いたエッチングにより、前記第1の有機絶縁膜をエッチングストッパーとして前記無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜と第1の絶縁膜とをエッチングし接続孔(14)を形成する工程と、前記レジストマスクを除去後、反射防止膜(ARC膜23、埋込ARC膜24)を全面に塗布する工程と、配線溝パターンを有するレジストマスク(第5レジストマスク25)を用いたエッチングにより、前記第2の有機絶縁膜をエッチングストッパーとして前記第2の絶縁膜をエッチングし配線溝(12,12a)を形成する工程と、前記配線溝パターンを有するレジストマスクと前記反射防止膜を除去後、前記配線溝(12,12a)底の第2の有機絶縁膜と前記接続孔(14)底の第1の有機絶縁膜を同時にエッチングする工程とを含む。
【0024】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第1の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、第3の有機絶縁膜をこの順に積層して形成した後に前記第3の有機絶縁膜上に無機膜を設ける工程と、前記無機膜上に形成した配線溝パターンを有するレジストマスク(第1レジストマスク11)を用いたエッチングにより、前記第3の有機絶縁膜をエッチングストッパーとして前記無機膜をエッチングする工程と、前記レジストマスクを除去後、接続孔パターンを有するレジストマスク(第6レジストマスク27)を用いたエッチングにより、前記第3の有機絶縁膜(BCB膜8)と第2の絶縁膜と第2の有機絶縁膜と第1の絶縁膜の一部とを順次エッチングし接続孔(開孔21)を形成する工程と、前記接続孔パターンを有するレジストマスクを除去後、前記無機膜(シリコン酸化膜10)をマスクとして前記第3の有機絶縁膜をエッチングし、前記第1の有機絶縁膜と第2の有機絶縁膜をエッチングストッパーとして前記第1の絶縁膜と第2の絶縁膜とを同時にエッチングし、前記接続孔を前記第1の有機絶縁膜の表面まで延在させると共に配線溝(12,12a)を形成する工程と、前記配線溝(12,12a)底の第2の有機絶縁膜と前記接続孔(14)底の第1の有機絶縁膜とを同時にエッチングする工程と、を含む。
【0025】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第1の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、第3の有機絶縁膜をこの順に積層して形成した後に前記第3の有機絶縁膜上に第1の無機膜(シリコン酸化膜10)および第2の無機膜(シリコン窒化膜28)とをこの順に積層して設ける工程と、前記第2の無機膜上に形成した配線溝パターンを有するレジストマスク(第1レジストマスク11)を用いたエッチングにより、前記第1の無機膜をエッチングストッパーとして前記第2の無機膜をエッチングする工程と、前記レジストマスクを除去後、接続孔パターンを有するレジストマスク(第6レジストマスク27)を用いたエッチングにより、前記第1の無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜と第1の絶縁膜の一部とを順次エッチングし接続孔(開孔21)を形成する工程と、前記接続孔パターンを有するレジストマスクを除去後、前記第2の無機膜をマスクとして前記第1の無機マスクと前記第3の有機絶縁膜をエッチングした後、前記第1の有機絶縁膜と第2の有機絶縁膜をエッチングストッパーとして前記第1の絶縁膜と第2の絶縁膜とを同時にエッチングし、前記接続孔を前記第1の有機絶縁膜の表面まで延在させると共に配線溝(12,12a)を形成する工程と、前記配線溝(12,12a)底の第2の有機絶縁膜と前記接続孔(14)底の第1の有機絶縁膜を同時にエッチングする工程とを含む。
【0026】
上述した第1、第2、第3の有機絶縁膜のうち、少なくとも1つが有機高分子を主骨格としたSi含有の有機薄膜である。そして、前記有機高分子がベンゼン環を含有する構造である。あるいは、前記有機高分子を主骨格としたSi含有の有機薄膜は、ジビニルシロキサンベンゾシクロブテンが重合された重合体で構成される。
【0027】
そして、上述した第1、第2の絶縁膜のうち少なくとも1つがSi−O結合構造を主骨格とした水素含有の絶縁膜である。そして、前記Si−O結合構造を主骨格とした水素含有の絶縁膜はポーラス構造である。あるいは、前記Si−O結合構造を主骨格とした水素含有の絶縁膜が有機成分を含有する。あるいは、前記Si−O結合構造を主骨格とした有機成分を含有する水素含有の絶縁膜は有機シルセスクオザンである。
【0028】
そして、本発明の半導体装置の製造方法では、前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1の有機絶縁膜を同時にエッチングする前に、酸素とフロロカーボンガスを含む混合ガスプラズマを用いてシリコン窒化膜からなる無機膜だけをエッチバックする。そして、ダマシン配線のためメタルのCMPの際に最表面の無機膜を除去する。
【0029】
あるいは、本発明の半導体装置の製造方法では、前記配線および接続孔のエッチング形成後、溝配線用のメタルの成膜前にヘリウムプラズマ中あるいはその他の不活性ガスをプラズマ励起したプラズマ中での処理を行う。
【0031】
そして、本発明の半導体装置の製造方法では、アルゴンと酸素とフロロカーボンガスを含む混合ガスプラズマを用いて前記絶縁膜を前記有機絶縁膜に対して高い選択比でエッチングする。あるいは、前記有機絶縁膜のプラズマエッチングに際し、少なくとも窒素、水素、フロロカーボンを含む混合ガスを用いて、前記有機絶縁膜を前記絶縁膜に対して高い選択比でエッチングする。
【0032】
すなわち、アルゴンと酸素とフロロカーボンガスを含む混合ガスのプラズマを用い前記有機絶縁膜をエッチングマスクあるいはエッチングストッパー層として前記絶縁膜を選択的にエッチングする。そして、窒素と水素の混合ガスにフロロカーボンガスを添加しプラズマ励起して前記有機絶縁膜を選択的にエッチングする。ここで、前記フロロカーボンガスは、CF4 、CHF3 、CH2 F2 、C4 F8 、C5 F8 、 あるいは、これらの混合ガスである。
【0033】
このようにすることで、ダマシン配線構造を形成する層間絶縁膜の誘電率は容易に低減できるようになる。そして、上記配線のピッチは大幅に小さくなり、微細で高密度の多層配線が高精度に形成できるようになる。
【0034】
また、ダマシン配線と接続孔の底部のエッチングストッパーに有機絶縁膜を用い、接続孔底のエッチングストッパー膜と配線溝底のエッチングストッパー膜を同時にエッチング除去できるようになりCu配線表面の損傷は皆無になる。また、(デュアル)ダマシン配線を多層化しても、層間絶縁膜の反りあるいはクラックの発生は大幅に低減する。このようにして高品質の多層配線が形成できるようになる。
【0035】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による実施の形態を説明する。図1は本発明を適用した多層配線構造の断面図である。図1に示す配線構造は、2層のデュアルダマシン配線になっており、同じ構造を有する下層配線部1と上層配線部2とが積層して形成される場合を示している。以下、上層配線部2を詳細に説明する。なお、下層配線部1には下層デュアルダマシン配線3、下層ダマシン配線3aが設けられている。
【0036】
図1に示すように、下層配線部1上に接続孔のエッチングストッパーとして機能するBCB膜4が形成されている。これが第1の有機絶縁膜である。そして、第1の絶縁膜であるALCAPTM膜5、配線溝のエッチストッパーとして機能し第2の有機絶縁膜であるBCB膜6、第2の絶縁膜であるALCAPTM膜7、第3の有機絶縁膜であるBCB膜8から成る積層構造の低誘電率絶縁膜から構成される。
【0037】
かかる積層構造の低誘電率絶縁膜に対して、配線溝は、上記第3の有機絶縁膜であるBCB膜8と第2の絶縁膜であるALCAPTM膜7と第2の有機絶縁膜であるBCB膜6に形成される。そして、この配線溝の底から、第1の絶縁膜であるとALCAPTM膜5と第1の有機絶縁膜であるBCB膜4とを貫く接続孔が形成される。図1の配線構造は上記のことを特徴としている。そして、上記配線溝および接続孔にメタルが埋め込まれて、上層デュアルダマシン配線9と上層ダマシン配線9aが形成される。ここで、配線溝の幅寸法と接続孔の口径寸法は同一となっている。そして、上層デュアルダマシン配線9の幅寸法と上記下層デュアルダマシン配線3の幅寸法も同じである。
【0038】
上述したように、低誘電率の絶縁膜であるところの第1、第2の絶縁膜を第1、第2および第3の有機絶縁膜で挟みこむことで、配線の実効誘電率を上昇させることなく、加工寸法精度の高い多層のCu配線が可能となる。また、上記BCB膜のような有機絶縁膜は、Cu拡散防止能が非常に高く、配線構造下部の基板上の半導体素子をCu配線からのCu汚染から完全に保護する。
【0039】
ここで、上記有機絶縁膜は、BCB膜(ジビニルシロキサンベンゾシクロブテン重合体で形成された有機膜)のように有機高分子を主骨格としたシリコン含有の有機膜であり、上記絶縁膜はALCAPTM(旭化成株式会社の化学物質の商品名)膜のようにSi−O結合構造を主骨格とした水素あるいは有機成分含有の絶縁膜である。なお、接続孔のエッチングストッパーとして機能する第1の有機絶縁膜はかならずしも単層膜である必要はなく、有機成分とシリカ成分との混合比が段階的に異なる複層膜であってもかまわない。
【0040】
有機高分子を主骨格としたシリコン含有の有機薄膜は、スピン塗付法及びプラズマ重合法のいずれの成膜方法で形成することも可能である。スピン塗付法が使用される場合、まず、出発原料であるモノマーが基板にスピン塗付される。更に、基板をアニールすることにより、モノマーが熱重合され、有機高分子を主骨格としたシリコン含有の有機薄膜が形成される。また、プラズマ重合法が使用される場合、出発原料であるモノマーが気化されて、モノマー蒸気が生成される。そのモノマー蒸気が不活性ガス中に導入され、更に重合されて、有機高分子を主骨格としたシリコン含有の有機薄膜が形成される。このような有機絶縁膜として使用できるものには、BCB膜の他にポリアリルエーテル−Si結合の有機絶縁膜があることを確認している。この他に、有機高分子を主骨格としたシリコン含有の有機薄膜としては、一般に有機シロキサン、または、芳香族および/あるいは炭化水素鎖を含む有機シロキサンで構成されるものであれば使用できる材料が存在する。
【0041】
Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜は主にスピン塗布法で形成される。ここで、この絶縁膜が半導体装置を構成する層間絶縁膜として使用される場合、その比誘電率はシリコン酸化膜よりも低いことが好ましい。このようなSi−O構造を主骨格とした水素あるいは有機含有の絶縁膜としては、上述したように全芳香族有機化合物で構成されているALCAPTMが使用され得る。更に、上記のALCAPTM膜の他に、シルセスキオキサン類の絶縁膜、あるいは、Si−H結合、Si−CH3 結合、Si−F結合のうち少なくとも1つの結合を含むシリカ膜で形成してもよい。なお、これらの絶縁膜は多孔性を有していてもよい。ここで、シルセスキオキサン類の絶縁膜は、Si−Oベースの誘電体膜であり、そのような絶縁膜としては、MSQ膜の他にシルセスキオキサン類であるハイドロゲンシルセスキオキサン(Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン(Methylated Hydrogen Silsesquioxane)あるいはフルオリネーテッドシルセスキオキサン(Furuorinated Silsesquioxane)のような低誘電率膜がある。
【0042】
次に、上記BCB膜の具体的な製法について説明する。上述したように、BCB膜はプラズマ重合法により形成される。1999 Symposium on VLSI Technologypp.45-46に記述があるように、以下のようなプロセスで形成可能である。図18は、BCB膜を形成するプラズマ重合装置100を示す。プラズマ重合装置100は、原料タンク101、液体流量制御器102、気化器103、気体流量制御器104、真空反応室105、ポンプ106、及びRF電源107を含む。
【0043】
原料タンク101は、ジビニルシロキサンベンゾシクロブテンモノマー111を気化器103に供給する。原料タンク101には、ジビニルシロキサンベンゾシクロブテンモノマー111が入っている。ジビニルシロキサンベンゾシクロブテンモノマー111は、室温で液体である。原料タンク101には、加圧Heガス112が供給されている。ジビニルシロキサンベンゾシクロブテンモノマー111は、加圧Heガス112により加圧され、液体流量制御器102を介して気化器103に送られる。
【0044】
気化器103は、ジビニルシロキサンベンゾシクロブテンモノマー111を気化して気化モノマー114を生成し、真空反応室105に供給する。気化器103には、気体流量制御器104を介して、Heキャリアガス113が供給されている。ジビニルシロキサンベンゾシクロブテンモノマー111とHeキャリアガス113とは混合され、気化器103に含まれる気化室(図示されない)に送られる。気化室は、1.3×10Pa程度に減圧され、更に、200℃程度に加熱されている。気化室に送られたジビニルシロキサンベンゾシクロブテンモノマー111は、瞬時に気化され、気化モノマー114が生成される。ジビニルシロキサンベンゾシクロブテンモノマー111の気化能は、0.1〜0.5g/min程度である。気化された気化モノマー114は真空反応室105に送られる。
【0045】
真空反応室105では、気化モノマー114が重合され、BCB膜116が基板115に形成される。真空反応室105は、ポンプ106によって減圧される。真空反応室105には、基板ヒータ105aとシャワーヘッド105bとが設けられている。基板ヒータ105aには、低周波電源(図示されない)が接続され、430kHzの低周波電圧が供給される。シャワーヘッド105bには、RF電源107が接続され、13.56MHzの高周波電圧が供給される。
【0046】
基板ヒータ105aに430kHzの低周波電圧が、シャワーヘッド105bに13.56MHzの高周波電圧が供給されると、基板ヒータ105aとシャワーヘッド105bとの間に、Heプラズマ117が発生する。Heプラズマ117の中に、気化モノマー114が導入されると、ジビニルシロキサンベンゾシクロブテンが有するシクロ基の開環反応とビニル基の重合反応とが進行し、ジビニルシロキサンベンゾシクロブテン重合体からなるBCB膜116が基板115に形成される。
【0047】
このような成膜方法により、耐熱性が400℃以上、比誘電率kが2.4〜2.7であるBCB膜116が、実際に得られる。このBCB膜は20%程度のシリカ成分を含むが、このような有機成分とシリカ成分あるいはシリコン成分とからなる複合膜も有機絶縁膜としてもよい。さらには、該有機成分と該シリカ成分あるいはシリコン成分の一部が窒化された複合膜も有機絶縁膜としてもよい。
【0048】
一方、Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜を形成するALCAPTMは、Advanced Metallization Conference(AMC)2000,pp.171に記述されているような過程で形成される。
【0049】
先ず、aliphaticポリマー(スペーサー)と溶媒を混ぜたシリカゾルを作成する。シリコンウエハ上に室温で混合液をスピンオン塗布する。その後120℃〜200℃で溶媒を除去しながら、ゾルのgelation反応を起こす。さらに400℃まで加熱することによりスペーサーを除去する。このようなプロセスを経て、ALCAPTM膜が形成される。ALCAPTM膜の膜厚はスピンスピードとスピンコーティングプロセスによって決定される。最終的な誘電率は1.6〜2.7程度となる。
【0050】
次に、本発明の特徴の1つとなる、低誘電率となる絶縁膜と有機絶縁膜のドライエッチングの方法について図2および図3を参照して説明する。以下では、有機高分子を主骨格としたシリコン含有の有機薄膜として、上述した方法で形成されたBCB膜が使用され、Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜として、ALCAPTM(旭化成株式会社製)で形成されたALCAPTM膜が使用される場合の、有機高分子を主骨格としたシリコン含有の有機薄膜とSi−O構造を主骨格とした水素あるいは有機含有の絶縁膜のエッチング方法及びエッチング特性について説明する。
【0051】
図2は、上述したBCB膜とALCAPTM膜およびプラズマCVDによって生成されたシリコン窒化(SiN)膜をそれぞれドライエッチングしたときのエッチング速度を示す。但し、エッチング条件は、以下の通りである。フロロカーボンガスであるCH2 F2 ガスの流量は20sccm、Arガスの流量は300sccm、O2 ガスの流量を3sccmから10sccmまで変えた。また、使用されているエッチング装置は、平行平板電極型のエッチング装置であり、電極間距離は、35(mm)である。また、上部電極への供給電力は、700(W)、下部電極への供給電力は、100(W)、エッチング圧力は、2.6(Pa)である。
【0052】
図2に示されているように、ALCAPTM膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスをエッチングガスとしてエッチングすると、エッチングが進行する。一方、BCB膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスプラズマをエッチングガスとしてエッチングしようとしても、O2 流量が5sccm以下ではエッチングがほとんど進行しない。更には、SiN膜はALCAPTM膜と同様にエッチングは可能である。
【0053】
このように、BCB膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスで発生されたプラズマに対して耐エッチング性を有する。またBCB膜がSiN膜の直下にある場合には、上記条件によるSiN膜のエッチバックが可能となる。
【0054】
さらに別のエッチング条件においても、ALCAPTM膜のエッチング速度/BCB膜のエッチング速度の比すなわちエッチングの選択比を高くすることができる。以下に上述のBCB膜とALCAPTM膜をそれぞれエッチングしたときのエッチング速度を示す。
【0055】
ALCAPTM膜:約1.2μm/min、BCB膜:約29nm/minであり、この場合のエッチング選択比は40以上になる。但し、エッチング条件は以下の通りである。フロロカーボンガスはC5 F8 ガスでその流量は13sccm、Arガスの流量は400sccm、O2 ガスの流量は18sccmである。また、使用されているエッチング装置は、平行平板電極型のエッチング装置であり、電極間距離は、30(mm)である。また、上部電極への供給電力は、1800(W)、下部電極への供給電力は、1500(W)、エッチング圧力は、2.6(Pa)である。この場合においても、BCB膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスで発生されたプラズマに対して耐エッチング性を有し、十分な選択比が確保される。
【0056】
一方でBCB膜のエッチング時には、少なくとも窒素/水素/フロロカーボンを含む混合ガスプラズマを用いる。図3は、BCB膜およびALCAPTM膜のエッチング速度のCH2 F2 ガス流量依存性を示す。このエッチングで特徴となるところは、N2 ガスとH2 ガスの混合ガスを用いることである。
【0057】
エッチング条件は以下の通りである。N2 ガスの流量は200sccm、H2 ガスの流量は330sccmである。また、使用されているエッチング装置は、平行平板電極型のエッチング装置であり、電極間距離は、45(mm)である。また、上部電極への供給電力は、1800(W)、下部電極への供給電力は、150(W)、エッチング圧力は、13(Pa)である。但し、ALCAP膜のエッチング時には、下部電極への供給電力は0(W)とした。
【0058】
図3によると、CH2 F2 ガス流量の増加と共にBCB膜エッチング速度が増加し、エッチング可能となる。一方で、下部電極供給電力を0としたALCAPTM膜のエッチング速度はほぼ0である。このように、図3に示すエッチングでは、図2の場合とは逆に、BCB膜のエッチング速度/ALCAPTM膜のエッチング速度の比を増大させることが可能になる。
【0059】
このようなエッチングであると、ALCAPTMが側壁にあってもほとんどダメージを受けずに下層のBCB膜をエッチング加工することが可能となる。また、上記ガス系を用いてCu配線上のBCB膜をエッチングしてもCu配線の腐食が進行しないことが確認された。
【0060】
以上から上記窒素/水素/フロロカーボンを含む混合ガスプラズマをBCB膜のエッチングに用いることは、ALCAPTM膜の側壁保護の面からも、Cu腐食の面からも適当であることがわかる。また、このエッチングでは基板の温度を零度以下にするとよい。このようにすると、上記の側壁保護は更に促進されるようになる。
【0061】
上記の図2、図3ではBCB膜とALCAPTM膜の場合について示している。図2,図3に示したエッチングガスの選択効果はこれに限定されるものではなく、一般に、有機高分子を主骨格としたシリコン含有の有機薄膜のエッチング速度/Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜のエッチング速度の比は、エッチング装置には余り依存しないため、図2あるいは図3で説明したのと同じエッチングガスの選択により、大きくしたり小さくしたりすることが容易である。なお、上記のエッチングに使用するフロロカーボンとしては、上記の他に、CF4 、CHF3 、C4 F8 等を用いても同様の効果が生じる。
【0062】
上述したように、本発明による実施の形態では、有機高分子を主骨格としたシリコン含有の有機薄膜をエッチングマスクあるいはエッチングストッパーとして用い、Si−Oを主骨格とした水素あるいは有機含有の絶縁膜を低誘電率膜として用いる例を示しているが、同様のプロセスによって同様な層間絶縁膜の構造を得ることができれば、上記のような膜に限定されず、他のいかなる低誘電率膜も代替に利用することは可能である。
【0063】
以上に説明されているように、本実施の形態の半導体装置は、Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜を主たる配線層間膜とし、有機高分子を主骨格としたシリコン含有の有機薄膜をエッチングマスクあるいはエッチングストッパー層に用いる構造を有する。
【0064】
また、本実施の形態の半導体装置の製造方法は、Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜と、有機高分子を主骨格としたシリコン含有の有機薄膜とを積層する工程と、有機高分子を主骨格としたシリコン含有の有機薄膜をエッチングマスクあるいはエッチングストッパー層に用い、Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜を選択的にエッチングする工程とを含む。あるいは、上記Si−O構造を主骨格とした水素あるいは有機含有の絶縁膜をエッチングさせないで、有機高分子を主骨格としたシリコン含有の有機薄膜を選択的にエッチングする工程を含む。また、半導体装置の製造方法は、有機高分子を主骨格としたシリコン含有の有機薄膜を接続孔底のエッチングストッパーとして用い、配線溝底と接続孔底のエッチングストッパー膜を同時にエッチングする実施形態で使用され得る。
【0065】
以下、使用形態が実施例により更に詳細に説明される。
【0066】
【実施例】
[実施例1]
図4乃至図7は、実施例1に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。ここで、図1に示したものと同様のものは同一符号で示される。
【0067】
先ず、図4(a)に示されているように、下部配線部1の上面にBCB膜4が形成される。このBCB膜4は後述されるようにALCAPTM膜5をエッチングする際のエッチングストッパーとして機能する。更に、BCB膜4の上面に、ALCAPTM膜5が形成される。更に、ALCAPTM膜5の上面に、別のBCB膜6が形成される。このBCB膜6は後述するようにALCAPTM膜7をエッチングする際のエッチングストッパーとして機能する。そして、BCB膜6の上面に、ALCAPTM膜7が形成される。更に、ALCAPTM膜7の上面に、別のBCB膜8と、シリコン酸化膜10とが、順次に形成される。後述されるように、BCB膜8とシリコン酸化膜10とは、ALCAPTM膜7、BCB膜6、ALCAPTM膜5をエッチングする際のハードマスクになる。
【0068】
続いて、図4(b)に示されるように、公知のフォトリソグラフィー技術で配線溝パターンの第1レジストマスク11が形成され、これをエッチングマスクとして、シリコン酸化膜10、BCB膜8、ALCAPTM膜7が、順次にエッチングされ、図4(c)に示すように配線溝12,12aが形成される。
【0069】
上記のBCB膜8のエッチングにおいては、図3で説明したようなエッチングガスを用いる。すなわち、窒素/水素/フロロカーボンの混合ガスプラズマを用いる。
【0070】
また、シリコン酸化膜10およびALCAPTM膜7のエッチングにおいては、図2で説明したようなエッチングガスを用いる。すなわち、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスをエッチングガスである。このようなエッチングガスであると、BCB6のエッチングは進行しない。すなわち、エッチングストッパーとして機能する。ここで、タイムモジュレーションプラズマを使用してもよい。タイムモジュレーションプラズマを用いることによってALCAPTM膜7の側壁に保護膜層が厚く形成され、ボーイングの無い良好な配線溝の形状がえられる。
【0071】
続いて図5(a)に示されているように、窒素/水素プラズマによって上記第1レジストマスク11が剥離される。特願2001−047358号に示されているように、BCB膜のようなシリコン含有の有機膜は窒素/水素によっておかされないので、層間膜の腐食無しにアッシングすることが可能である。
【0072】
続いて、図5(b)に示されているように、再度フォトリソグラフィー技術で第2レジストマスク13が形成される。ここで、第2レジストマスク13は、配線溝12上に接続孔パターンを有する。
【0073】
続いて、図5(c)に示されているように、第2レジストマスク13をエッチングマスクにして、上記接続孔パターン下のBCB膜6、ALCAPTM膜5が順次ドライエッチングされ、接続孔14が形成される。ここで、BCB膜6のエッチングにおいては、図3で示したように、窒素/水素/フロロカーボンの混合ガスプラズマを用いる。この混合ガスプラズマを用いると側壁のALCAPTM膜7を損傷させるおそれが少なく、接続孔の側壁のサイドエッチング発生はほとんど無い。ここで、ドライエッチング時の基板の温度を零度以下の低温にすると、エッチング時に側壁保護がなされて、接続孔の側壁のサイドエッチングとそれに伴うボーイング発生は皆無になる。
【0074】
また、ALCAPTM膜5のエッチングは図2で示したような条件で行う。この際も上述したように、ドライエッチングにおいてタイムモジュレーションプラズマを使用してもよい。タイムモジュレーションプラズマを用いることによって側壁保護膜層が厚く形成され、良好な形状がえられる。
【0075】
次に、窒素/水素プラズマによって第2レジストマスク13が剥離される。この場合も、上述したように、シリコン含有の有機膜は窒素/水素によっておかされないので、層間膜の腐食無しにアッシングすることが可能である。ただし、下層のALCAPTM膜5をオーバーエッチングする間にレジストを消失させることができれば、窒素/水素アッシングを行う必要はない。
【0076】
このようにして、図6(a)に示されているように、配線溝12,12aがALCAPTM膜7に形成され、接続孔14がALCAPTM膜5に形成される。ここで、BCB膜6,4はALCAPTM膜のエッチングストッパーとして機能し、配線溝の深さは高精度に制御される。更には、配線溝12の寸法と接続孔14の口径寸法は同一になるように容易に制御される。
【0077】
続いて、図6(b)に示されているように、パターニングされたシリコン酸化膜10をハードマスクにして、接続孔14底のBCB膜4と配線溝12,12a底のBCB膜6を、図3で説明したように窒素/水素/フロロカーボンの混合ガスプラズマを用いて同時にエッチングする。
【0078】
この混合ガスプラズマを用いると、BCB膜4の下層デュアルダマシン配線3のCu配線を酸化させるおそれが無い。そして、上述したようにALCAPTM膜5,7の側壁を損傷させるおそれが少ない。このように接続孔14底に配線溝12,12a底と同様の膜を設けることでCu損傷の少ないエッチングを行うことが可能となる。また、接続孔14と下層デュアルダマシン配線3とが目合わせずれてしまった場合に、第2の従来例で示したような、接続孔14エッチング時の下層配線への突き抜けが抑制でき高精度なエッチング加工が可能となる。
【0079】
次に、図6(c)に示されるように、全面にHeプラズマ15を照射する。これは、接続孔14、配線溝12,12aおよびシリコン酸化膜とCu配線との密着性を高くし、CMP研磨に耐えうるようにするためである。
【0080】
続いて、図7(a)に示されているように、全面にバリア膜16とCu膜17が形成される。ここで、バリア膜16は窒化タンタル(TaN)である。そして、図7(b)に示されているように、バリア膜16とCu膜17はCMP法で不要部分が研磨除去され、バリアメタル18とCu配線19とから成る上層デュアルダマシン配線9が形成される。この時、CMP法にてシリコン酸化膜/BCB膜の高選択ポリッシングを行うことで、最表層のシリコン酸化膜はほぼ完全に除去された状態になる。このようにして、図1で説明した配線構造ができあがことになる。ここで、上記BCB膜8は、CMP工程で研磨ストッパーとしても機能する。
【0081】
このようにハードマスクとして用いたシリコン酸化膜を除去することにより、配線間層間膜が誘電率3以下の材料によって構成されるため、更なる配線間容量の低下が見込める。
【0082】
実施例1の半導体の製造方法では、エッチングストッパーとしてBCB膜、層間絶縁膜の大部分を占める領域にALCAPTM膜を用いた例を示したが、同様の特性を示す膜であれば、これらの膜に限定されない。さらに実施例1のハードマスクとして、シリコン酸化膜を用いた例を示したが、同様のプロセスを行うことのできる膜であれば、これらの膜、ならびに組み合わせ、さらには層数に限定されない。即ち、シリコン窒化膜やSiC、SiCN、SiONなどを用いたり、2層や3層以上の無機膜を使用してもよい。
【0083】
上述したように、実施例1の半導体装置の製造方法では、配線溝低と接続孔底にエッチングストッパーとなるBCB膜を設け、配線溝底と接続孔底のBCB膜を同時にエッチングしているため、Cu配線の損傷が少なく、微細で高精度のダマシン配線の形成が可能になる。
【0084】
[実施例2]
図8、図9は、実施例2に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。以下、実施例1と同様のものは同一符号で示す。
【0085】
先ず、図8(a)に示されているように、図4(a)で説明したのと同様に下部配線部1の上面にBCB膜4、ALCAPTM膜5、BCB膜6、ALCAPTM膜7、BCB膜8およびシリコン酸化膜10が、順次に積層して形成される。
【0086】
続いて、図8(b)に示すようにフォトリソグラフィー技術を用いて接続孔パターンを有する第3レジストマスク20が形成され、上述したシリコン酸化膜10、BCB膜8、ALCAPTM膜7、BCB膜6、ALCAPTM膜5が、実施例1と同様にして、それぞれ順次にエッチングされる。このようにして、図8(c)に示されているように、ALCAPTM膜5の途中まででエッチング停止された開孔21が形成される。
【0087】
この際、ALCAPTM膜5,7のドライエッチングにタイムモジュレーションプラズマを使用してもよい。タイムモジュレーションプラズマを用いることによって上述したように側壁保護膜層が厚く形成され、良好な形状がえられる。また、BCB膜エッチングにおいては、窒素/水素/フロロカーボンの混合ガスプラズマを用いる。この混合ガスプラズマを用いると、下層や側壁のALCAPTM膜5,7を損傷させるおそれが少ない。
【0088】
続いて、図9(a)に示されているように、第3レジストマスク20は上述した窒素/水素プラズマによって剥離され開孔21のみとなる。但し、ALCAPTM膜5をエッチングするまでにレジストを消失させることができれば、窒素/水素アッシングを行う必要はない。
【0089】
続いて、図9(b)に示されているように、開孔21が露出した配線溝パターンを有する第4レジストマスク22が形成される。そして、図9(c)に示されているように、第4レジストマスク22をエッチングマスクにしてシリコン酸化膜、BCB膜、ALCAPTM膜が上述したのと同様にして順次エッチングされ、配線溝12,12aが形成される。更に、開孔21のALCAPTM膜5も配線溝12aのALCAPTM膜7のエッチング中にエッチングされ、接続孔14が形成される。ここで、配線溝12,12a底のBCB膜6と接続孔14底のBCB膜4で上記ドライエッチングが停止する。この際、ALCAPTM膜5,7のエッチングにタイムモジュレーションプラズマを使用してもよい。このALCAPTM膜5,7のエッチングでは、図2で説明したようなエッチングガスが使用される。
【0090】
以後の工程は、第1実施例の図6、図7で説明したのと同様にして、上層デュアルダマシン配線、上層ダマシン配線が形成される。
【0091】
実施例2の半導体装置の製造方法においても、第1実施例の場合と同様に、接続孔底にエッチングストッパーとなるBCB膜を設け、接続孔底と配線溝底のBCB膜を同時にエッチングしているため、Cuの損傷が少なく、精度の高いプロセスを行うことが可能になる。
【0092】
[実施例3]
図10、図11は、実施例3に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。ここで、上記の実施例と同様のものは同一符号で示す。なお、以降、明記しない場合は、シリコン酸化膜、BCB膜あるいはALCAPTM膜のエッチングは、上記実施例1,2で説明したのと同じである。
【0093】
先ず、図10(a)に示されているように、図4(a)で説明したのと同様にして下部配線部1の上面にBCB膜4、ALCAPTM膜5、BCB膜6、ALCAPTM膜7、BCB膜8およびシリコン酸化膜10が、順次に積層して形成される。
【0094】
続いて、図10(b)に示すようにフォトリソグラフィー技術を用いてシリコン酸化膜10上に接続孔パターンを有する第3レジストマスク20が形成され、図10(c)に示すように、第3レジストマスク20をエッチングマスクにしてBCB膜4表面に達する接続孔14がエッチングで形成される。そして、上述したように第3レジストマスク20をアッシングで除去する。このようにして図11(a)に示す構造になる。
【0095】
続いて、図11(b)に示されているように、シリコン酸化膜10の上面に、反射防止膜であるARC膜23ならびに配線溝パターンを有する第5レジストマスク25が形成される。ここで、接続孔内には埋込ARC膜24が形成され接続孔底のBCB膜4を保護する役割を果たす。
【0096】
続いて、図11(c)に示されているように、第5レジストマスク25および埋込ARC膜24をエッチングマスクにし、図2で説明したドライエッチングで、BCB膜6をエッチングストッパーとし、上述したシリコン酸化膜10、BCB膜8、ALCAPTM膜7が順次エッチングされ、配線溝12,12aが形成される。接続孔底のBCB膜4は埋込ARC24によりエッチングプラズマから保護される。
【0097】
以後の工程は、上記第5レジストマスク25および(埋込)ARC膜24,23が上記のアッシング方法で除去される。そして、第1実施例の図6、図7で説明したのと同様にして、上層デュアルダマシン配線、上層ダマシン配線が形成される。この場合も、従来例1,2に説明したのと同様の効果が生じる。
【0098】
[実施例4]
図12、図13は、実施例4に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。以下、上記実施例と同様のものは同一符号で示す。なお、以降、明記しない場合は、シリコン酸化膜、BCB膜あるいはALCAPTM膜のエッチングは、上記実施例1,2で説明したのと同じである。
【0099】
先ず図12(a)に示されているように、図4(a)で説明したのと同様にして下部配線部1の上面にBCB膜4、ALCAPTM膜5、BCB膜6、ALCAPTM膜7、BCB膜8およびシリコン酸化膜10が、順次に積層して形成される。
【0100】
続いて、図12(b)に示されているように、配線溝パターンを有する第1レジストマスク11が形成され、これをエッチングマスクにしたドライエッチングで、図12(c)に示されているように、シリコン酸化膜10がエッチングされ、上記配線溝パターンが転写されて開口26が形成される。更に、N2 /H2 プラズマによりレジストマスク11がアッシング除去される。この際、BCB膜が露出しているが、上述したようにBCB膜は、N2 /H2 プラズマに対して耐エッチング性を有しエッチングされることはない。
【0101】
続いて、図13(a)に示されているように、接続孔パターンを有する第6レジストマスク27が形成され、第6レジストマスク27をマスクとして、BCB膜8がエッチングされる。そして、その下部のALCAPTM膜、BCB膜、ALCAPTM膜が、順次にエッチングされて図13(b)に示すように、開孔21が形成される。
【0102】
そして、図13(c)に示されているように、図3で説明したように、ALCAPTM膜5、ALCAPTM膜7のエッチングは抑制され、BCB膜8が選択的にエッチングされ開口26aが形成される。このようにして、BCB膜8、ALCAPTM膜7、BCB膜6、およびALCAPTM膜5の中間深さの領域に開孔21が形成される。この段階では、開孔21はBCB膜4表面には達しない。
【0103】
続いて、ALCAPTM膜7と残りのALCAPTM膜5とが酸素とフロロカーボンの混合ガスプラズマでエッチングされ、図6(a)で示した構造になる。この際、接続孔14底部に現われるBCB膜4および配線溝12,12a底のBCB膜6はエッチングストッパーとして作用する。以後の工程は、図6および図7に基づいて説明した通りである。この場合も、従来例1,2,3に説明したのと同様の効果が生じる。
【0104】
[実施例5]
図14乃至図16は、実施例5に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。この場合も上記の実施例と同様のものは同一符号で示す。なお、以降、明記しない場合は、シリコン酸化膜、BCB膜あるいはALCAPTM膜のエッチングは、上記実施例1,2で説明したのと同じである。
【0105】
先ず、図14(a)に示されているように、図4(a)で説明したのと同様にして下部配線部1の上面にBCB膜4、ALCAPTM膜5、BCB膜6、ALCAPTM膜7、BCB膜8、シリコン酸化膜10およびシリコン窒化膜28が、順次に積層して形成される。
【0106】
続いて、図14(b)に示されているように、シリコン窒化膜28の上面に配線溝パターンを有する第1レジストマスク11が形成される。そして、第1レジストマスク11をエッチングマスクとして、シリコン窒化膜28がエッチングされ、図14(c)に示すように、シリコン窒化膜28に配線溝パターンが転写され開口29が形成される。そして、酸素プラズマにより第1レジストマスク11がアッシング除去される。
【0107】
続いて、図15(a)に示されているように、接続孔パターンを有する第6レジストマスク27が形成され、図15(b)に示すように開孔21が形成される。そして、シリコン窒化膜28をエッチングのマスクにしてシリコン酸化膜10とBCB膜8とがドライエッチングされる。このようにして、図15(c)に示すような開孔21と開口29aが形成される。
【0108】
続いて、図16(a)に示されているように、上述したようにパターニングされたシリコン窒化膜とシリコン酸化膜とをハードマスクとして、ALCAPTM膜7とALCAPTM膜5が酸素とフロロカーボンの混合ガスプラズマでエッチングされ、配線溝12,12aと接続孔14とが形成される。その際、配線溝12,12aの底部に現われるBCB膜6および接続孔14底のBCB膜4はエッチングストッパーとして作用する。
【0109】
更に、図2で示したようなフロロカーボン/酸素の混合ガスを用いて、図16(b)に示すようにシリコン窒化膜(SiN)を選択的にエッチングしシリコン酸化膜10を露出させる。フロロカーボン/酸素の混合ガスの条件を適当にすることで、BCB膜6やBCB膜4を損傷すること無く、シリコン窒化膜をエッチバックすることが可能である。ここで、CMPの補強用にシリコン窒化膜を一部残しておいてもよい。
【0110】
その後、図3で説明したような窒素/水素/フロロカーボンの混合ガスプラズマを用いて、BCB膜4,6を選択的に同時にエッチングする。このようにして、配線溝12,12aと接続孔14が形成される。この混合ガスプラズマを用いると、BCB膜4の下層のCuを酸化させるおそれが無い。また側壁のALCAPTM膜5およびALCAPTM膜7を損傷させるおそれが少ない。
【0111】
以後の工程は、図7に基づいて説明した通りである。なお、上記シリコン窒化膜の残存する一部およびシリコン酸化膜はCMPで研磨除去してもよい。この場合も、従来例1,2,3,4に説明したのと同様の効果が生じる。
【0112】
実施例5の半導体の製造方法では、下層にシリコン酸化膜、上層にシリコン窒化膜を用いた2層の無機膜を用いた例を示したが、同様のプロセスを行うことのできる膜であれば、これらの膜、ならびに組み合わせ、さらには層数に限定されない。即ち、下層にシリコン窒化膜、上層にシリコン酸化膜を用いてもよいし、SiCやSiCN、SiONなどを用いたり、単層や3層以上の無機膜を使用してもよい。
【0113】
[実施例6]
前述したような実施例でもって、シリコン基板31に素子分離絶縁膜32で分離され、コンタクトプラグ33の形成された層間絶縁膜34で被覆されたMOSFET35上に、ダマシン構造のCu多層配線が形成される実施例を図17を参照して説明する。以下に、その構造的な特徴を示す。
【0114】
MOSFET35上のシリコン酸化膜で成る層間絶縁膜34の表面はCMP法により平坦化されている。ここで、層間絶縁膜34の膜厚は700nm程度である。この層間絶縁膜34にはMOSFET35の拡散層およびゲート電極に至る0.1μmφのコンタクトホールが形成され、このコンタクトホールに、Ta(10nm)/TaN(10nm)のバリアメタルで囲まれたCu材料のコンタクトプラグ33が形成されている。
【0115】
上記層間絶縁膜34上に配線溝のエッチングストッパーである第2の有機絶縁膜37として30nm厚のDVS(ジビニルシロキサン)−BCB膜が形成されている。そして、第2の有機絶縁膜37上には300nm厚のポーラス有機シリカ膜で第2の絶縁膜38が形成され、その上部に第3の有機絶縁膜39として30nm厚のDVS−BCB膜が形成されている。
【0116】
第1層ダマシン配線41は、上記DVS−BCB膜/ポーラス有機シリカ膜/DVS−BCB膜からなる積層絶縁膜を貫く配線溝にTa(10nm)/TaN(10nm)のバリアメタルで覆われたCu配線が埋め込まれた構造となっている。そして、第1層ダマシン配線41は、コンタクトプラグ33に接続され、第1層ダマシン配線41上には、接続孔のエッチングストッパー膜として30nm厚のDVS−BCB膜から成る第1の有機絶縁膜40が形成されている。
【0117】
更に、400nm厚のポーラス有機シリカ膜で第1の絶縁膜36が形成され、配線溝エッチングストッパー膜として30nm厚のDVS−BCB膜で第2の有機絶縁膜37aが形成されている。そして、第2の有機絶縁膜37a上には300nm厚のポーラス有機シリカ膜から成る第2の絶縁膜38aと、第3の有機絶縁膜39aとして30nm厚のDVS−BCB膜が形成されている。
【0118】
この積層構造絶縁膜に対して、上述したようにDVS−BCB膜/ポーラス有機シリカ膜/DVS−BCB膜を貫く配線溝にバリアメタルとCu配線の埋め込まれた第2層ダマシン配線43が形成されている。なお、配線溝は必ずしも第2の有機絶縁膜37aをつらぬいている必要はなく、配線溝底部が第2の有機絶縁膜37a内に存在してもよい。第2層ダマシン配線43の底部より、第1の絶縁膜36と第1の有機絶縁膜40を貫く第1ビアプラグ42が形成されており、第1層ダマシン配線41に接続されている。
【0119】
第2層ダマシン配線43上には、ビアエッチングストッパー膜として30nm厚のDVS−BCB膜から成る第1の有機絶縁膜40aが形成されている。さらに、400nm厚のポーラス有機シリカ膜で第1の絶縁膜36aが形成され、配線溝エッチングストッパー膜としての30nm厚のDVS−BCB膜から成る第2の有機絶縁膜37bが形成されている。
【0120】
そして、第2の有機絶縁膜37b上には300nm厚のポーラス有機シリカ膜から成る第2の絶縁膜38bが形成される。そして、第2の絶縁膜38b上に30nm厚のDVS−BCB膜から成る第3の有機絶縁膜39bが形成されている。そして、第1、2層ダマシン配線と同様に、DVS−BCB膜/ポーラス有機シリカ膜/DVS−BCB膜を貫く配線溝に第3層ダマシン配線45が形成されている。この第3層ダマシン配線45の底部より、第1の絶縁膜36aと第1の有機絶縁膜40aを貫く第2ビアプラグ44が形成されており、第2層ダマシン配線43に接続されている。この第3層ダマシン配線45上にはカバー膜として第1の有機絶縁膜40bが形成されている。
【0121】
実施例6のようにデュアルダマシン配線を多層化しても、層間絶縁膜の反りあるいはクラックの発生は生じない。これは、積層する有機絶縁膜あるいは絶縁膜の熱膨張係数が小さくなるからである。このようにして高品質の多層配線が形成できるようになる。
【0122】
また、Cu配線幅の寸法とビアプラグの寸法とはほぼ全層にわたって同一にできる。このために、配線のピッチが小さくでき、微細で高密度の多層配線が容易に形成できるようになる。
【0123】
上記の実施の形態では、有機絶縁膜をBCB膜単層としたが、炭素/シリコン比の異なる有機絶縁膜の積層膜であるDVS−BCB/SiCNであってもよい。また、DVS−BCB膜に窒素をプラズマ添加したDVS−BCBN膜であってもよい。この場合の窒素の含有量は1〜10%程度である。
【0124】
上記の実施例では、無機膜をハードマスクとしてエッチングマスクに使用する場合について説明しているが、BCB膜のような有機高分子を主骨格としたSi含有の有機絶縁膜をエッチングマスクにしてもよいことに言及しておく。
【0125】
また、上記の実施例ではデュアルダマシン配線の形成について説明したが、ダマシン配線のみを形成する場合でも同様に本発明は適用でき、同様の効果が生じることに言及しておく。この場合にも、BCB膜のような有機高分子を主骨格としたSi含有の有機絶縁膜をエッチングマスクあるいはエッチングストッパーとして、ALCAPTM膜のようなSi−O結合構造を主骨格とした水素あるいは有機成分含有の絶縁膜を選択的にエッチングする。あるいは、逆に、発明の実施の形態で説明したようなエッチングガス選択により、ALCAPTM膜のようなSi−O結合構造を主骨格とした水素あるいは有機成分含有の絶縁膜をエッチングしないで、BCB膜のような有機高分子を主骨格としたSi含有の有機絶縁膜を選択的にエッチングする。
【0126】
本発明は上記の実施の形態(あるいは実施例)に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【0127】
【発明の効果】
上述したように、本発明により、ダマシン配線構造を形成する層間絶縁膜の誘電率は大幅に低減でき、上記配線のピッチは大幅に小さくなり、微細で高密度の多層配線が高精度に形成できるようになる。
【0128】
また、ダマシン配線と接続孔の底部のエッチングストッパーに有機絶縁膜を用い、接続孔底のエッチングストッパー膜と配線溝底のエッチングストッパー膜を同時にエッチング除去できるようになりCu配線表面の損傷は皆無になる。また、(デュアル)ダマシン配線を多層化しても、層間絶縁膜の反りあるいはクラックの発生は大幅に低減する。このようにして高品質の多層配線が形成できるようになる。
【0129】
そして、多層配線での寄生容量に起因した電力消費が抑制され、半導体装置の高性能化あるいは低消費電力化が促進される。
【図面の簡単な説明】
【図1】本発明を説明するための多層配線構造の断面図である。
【図2】本発明を説明するための層間絶縁膜のエッチング特性を示すグラフである。
【図3】本発明を説明するための層間絶縁膜の別のエッチング特性を示すグラフである。
【図4】本発明の実施例1を説明するための多層配線構造の製造工程順の断面図である。
【図5】上記工程の続きを示す製造工程順の断面図である。
【図6】上記工程の続きを示す製造工程順の断面図である。
【図7】上記工程の続きを示す製造工程順の断面図である。
【図8】本発明の実施例2を説明するための多層配線構造の製造工程順の断面図である。
【図9】上記工程の続きを示す製造工程順の断面図である。
【図10】本発明の実施例3を説明するための多層配線構造の製造工程順の断面図である。
【図11】上記工程の続きを示す製造工程順の断面図である。
【図12】本発明の実施例4を説明するための多層配線構造の製造工程順の断面図である。
【図13】上記工程の続きを示す製造工程順の断面図である。
【図14】本発明の実施例5を説明するための多層配線構造の製造工程順の断面図である。
【図15】上記工程の続きを示す製造工程順の断面図である。
【図16】上記工程の続きを示す製造工程順の断面図である。
【図17】本発明の実施例6を説明するための多層配線構造の断面図である。
【図18】BCB膜を堆積させる成膜装置である。
【図19】第1の従来例を示すためのダマシン配線構造の製造工程順の断面図である。
【図20】第2の従来例を示すデュアルダマシン配線構造の断面図である。
【図21】第2の従来例の課題を説明するためのデュアルダマシン配線構造の断面図である。
【符号の説明】
1 下層配線部
2 上層配線部
3 下層デュアルダマシン配線
4,6,8 BCB膜
5,7 ALCAPTM
9,9a 上層デュアルダマシン配線
10 シリコン酸化膜
11 第1レジストマスク
12,12a 配線溝
13 第2レジストマスク
14 接続孔
15 Heプラズマ
16 バリア膜
17 Cu膜
18 バリアメタル
19 Cu配線
20 第3レジストマスク
21 開孔
22 第4レジストマスク
23 ARC膜
24 埋込ARC膜
25 第5レジストマスク
26,26a,29,29a 開口
27 第6レジストマスク
28 シリコン窒化膜
31 シリコン基板
32 素子分離絶縁膜
33 コンタクトプラグ
34 層間絶縁膜
35 MOSFET
36,36a 第1の絶縁膜
37,37a,37b 第2の有機絶縁膜
38,38a,38b 第2の絶縁膜
39,39a,39b 第3の有機絶縁膜
40,40a,40b 第1の有機絶縁膜
41 第1層ダマシン配線
42 第1ビアプラグ
43 第2層ダマシン配線
44 第2ビアプラグ
45 第3層ダマシン配線
46 バリアメタル
47 Cu配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a damascene wiring structure including an interlayer insulating film and a manufacturing method thereof.
[0002]
[Prior art]
In recent VLSI devices, since it is necessary to integrate several million elements or more on a chip of several mm square, it is indispensable to miniaturize and multilayer the elements. In order to increase the device operation speed, it is important to reduce the wiring resistance and the interlayer capacitance. Particularly in logic devices, copper (Cu) is used as a wiring material to reduce wiring resistance, and the relative dielectric constant (about 3.9) is lower than that of a silicon oxide film to reduce parasitic capacitance between wirings. It is necessary to use a dielectric constant film.
[0003]
The Cu wiring is most noticed as a next-generation wiring material because of its low resistance and high reliability. However, unlike conventional aluminum materials, Cu is difficult to process by dry etching, and therefore, embedded wiring (damascene wiring) technology using a chemical mechanical polishing (CMP) method is performed. In this Cu embedded wiring technology, a wiring groove or connection hole (via) is formed in an insulating interlayer film, Cu is then embedded by sputtering or plating technology, excess Cu is removed by CMP, and a desired wiring or via plug is formed. It has gained.
[0004]
A conventional technique (hereinafter referred to as a first conventional example) that has been used for products so far will be described with reference to FIG. FIG. 19 is a cross-sectional view in the order of the manufacturing process of damascene wiring. As shown in FIG. 19A, a first
[0005]
Next, as shown in FIG. 19B, the
[0006]
Next, as shown in FIG. 19C, a
[0007]
Next, unnecessary portions of the
[0008]
Japanese Patent Application Laid-Open No. 2000-294633 proposes a structure using an organic insulating film as an etching stopper layer and hard mask at the bottom of the wiring trench. The technique described in the above publication (hereinafter referred to as a second conventional example) will be described with reference to FIG. FIG. 20 is a sectional view of a dual damascene wiring structure.
[0009]
As shown in FIG. 20, a
[0010]
Then, a
[0011]
[Problems to be solved by the invention]
As described above, in the first conventional example, in order to define the thickness of the damascene wiring, in other words, the depth of the wiring groove, the interlayer insulating film is formed by laminating the low dielectric constant film and the silicon nitride film. The thickness of the damascene wiring is defined by using the silicon nitride film as an etching stopper. In addition, the embedded Cu is vulnerable to oxygen plasma used for ashing for removing the resist mask and is easily oxidized, so it is often processed with a hard mask. Even in this case, a different type of film from the wiring material, for example, silicon It is necessary to use a nitride film.
[0012]
Thus, the silicon nitride film is frequently used in the wiring technique of the first conventional example. However, a silicon nitride film has a relative dielectric constant of about 7, and even if a low dielectric constant film having a relative dielectric constant of 3 or less is used as an interlayer insulating film, the effective dielectric constant increases. Reduction becomes difficult.
[0013]
One feature of the wiring structure of the second conventional example is that a damascene wiring, that is, a wiring groove is formed on the first organic
[0014]
Further, as shown in FIG. 21B, when misalignment occurs between the
[0015]
From the viewpoint described above, an etching stopper film is also required on the upper surface of the
[0016]
The main object of the present invention is to enable the formation of a low dielectric constant interlayer insulating film to be laminated and improve the etching selectivity of the interlayer insulating film to easily form a fine and highly accurate (dual) damascene wiring. There is to be able to do it. Another object of the present invention is to use an organic insulating film for the etching stopper film at the bottom of the connection hole of the damascene wiring so that the etching stopper film at the bottom of the connection hole and the etching stopper film at the bottom of the wiring groove can be simultaneously etched away. Another object of the present invention is to provide a manufacturing method with less damage on the Cu wiring.
[0017]
[Means for Solving the Problems]
Means for solving the above problems are expressed as follows. Technical matters appearing in the expression are appended with symbols and the like in parentheses (). The reference numerals and the like correspond to technical matters constituting at least one embodiment (example) of a plurality of embodiments (examples) of the present invention, in particular, the embodiment (example). This corresponds to the reference numerals attached to the technical matters expressed in the drawings. Such a code clarifies the correspondence and bridging between the technical matters described in the claims and the technical matters of the embodiments (examples). This correspondence / bridging does not mean that the technical matters described in the claims are interpreted as being limited to the technical matters of the embodiments (examples).
[0021]
In the method for manufacturing a semiconductor device of the present invention, the first organic insulating film (BCB film 4) and the first insulating film (ALCAP) are formed on the substrate on which the semiconductor element is formed.TMFilm 5), second organic insulating film (BCB film 6), second insulating film (ALCAP)TMForming a film 7) and a third organic insulating film (BCB film 8) in this order and then providing an inorganic film (silicon oxide film 10) on the third organic insulating film; By dry etching using a resist mask (first resist mask 11) having a wiring groove pattern formed on the substrate, the inorganic film, the third organic insulating film, and the second insulating film are used with the second organic insulating film as an etching stopper. Etching the film to form wiring grooves (12, 12a), and removing the resist mask, and then etching using a resist mask having a connection hole pattern (second resist mask 13). Etching the second organic insulating film and the first insulating film using the organic insulating film as an etching stopper to form a connection hole (14) connected to the wiring groove (12). And, after removing the resist mask having the connection hole pattern, simultaneously etching the second organic insulating film at the bottom of the wiring groove (12, 12a) and the first organic insulating film at the bottom of the connection hole (14). Including.
[0022]
Alternatively, in the method for manufacturing a semiconductor device according to the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. A step of providing an inorganic film on the third organic insulating film after forming the organic insulating films in this order, and a resist mask (third resist mask 20) having a connection hole pattern formed on the inorganic film. Etching at least the inorganic film, the third organic insulating film, the second insulating film, and the second organic insulating film by dry etching used to form a connection hole (opening 21); and the resist mask And removing the first insulating film and the first insulating film using the first organic insulating film and the second organic insulating film as etching stoppers by etching using a resist mask having a wiring groove pattern (fourth resist mask 22). Etching the two insulating films simultaneously to extend the connection hole (opening hole 21) to the surface of the first organic insulating film and forming a wiring groove (12, 12a), and the wiring groove pattern After removing the resist mask, the second organic insulating film (BCB film 6) at the bottom of the wiring groove (12, 12a) and the first organic insulating film (BCB film 4) at the bottom of the connection hole (14) are simultaneously etched. A method for manufacturing a semiconductor device.
[0023]
Alternatively, in the method for manufacturing a semiconductor device of the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. A step of providing an inorganic film on the third organic insulating film after the organic insulating films are stacked in this order, and a resist mask (second resist mask 20) having a connection hole pattern formed on the inorganic film. Etching used to etch and connect the inorganic film, the third organic insulating film, the second insulating film, the second organic insulating film, and the first insulating film using the first organic insulating film as an etching stopper A step of forming a hole (14), a step of applying an antireflection film (
[0024]
Alternatively, in the method for manufacturing a semiconductor device of the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. A step of providing an inorganic film on the third organic insulating film after the organic insulating films are stacked in this order; and a resist mask (first resist mask 11) having a wiring groove pattern formed on the inorganic film. Etching using the third organic insulating film as an etching stopper by the etching used, and etching using a resist mask having a connection hole pattern (sixth resist mask 27) after removing the resist mask Thus, the third organic insulating film (BCB film 8), the second insulating film, the second organic insulating film, and a part of the first insulating film are sequentially etched to form a connection hole (opening 21). And removing the resist mask having the connection hole pattern, etching the third organic insulating film using the inorganic film (silicon oxide film 10) as a mask, and the first organic insulating film and the second organic insulating film Using the organic insulating film as an etching stopper, the first insulating film and the second insulating film are simultaneously etched to extend the connection hole to the surface of the first organic insulating film and to form a wiring groove (12, 12a). And a step of simultaneously etching the second organic insulating film at the bottom of the wiring groove (12, 12a) and the first organic insulating film at the bottom of the connection hole (14).
[0025]
Alternatively, in the method for manufacturing a semiconductor device of the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. After the organic insulating films are stacked in this order, a first inorganic film (silicon oxide film 10) and a second inorganic film (silicon nitride film 28) are stacked in this order on the third organic insulating film. And the second inorganic film using the first inorganic film as an etching stopper by etching using a resist mask (first resist mask 11) having a wiring groove pattern formed on the second inorganic film. Etching the film, and after removing the resist mask and etching using a resist mask having a connection hole pattern (sixth resist mask 27), the first inorganic film and the third organic insulating film Etching the second insulating film, the second organic insulating film, and a part of the first insulating film to form a connection hole (opening 21), and removing the resist mask having the connection hole pattern; After the first inorganic mask and the third organic insulating film are etched using the second inorganic film as a mask, the first organic insulating film and the second organic insulating film are used as etching stoppers to etch the first inorganic mask and the third organic insulating film. Etching the insulating film and the second insulating film simultaneously to extend the connection hole to the surface of the first organic insulating film and forming a wiring groove (12, 12a); and the wiring groove (12 , 12a) simultaneously etching the second organic insulating film at the bottom and the first organic insulating film at the bottom of the connection hole (14).
[0026]
Of the first, second, and third organic insulating films described above, at least one is a Si-containing organic thin film having an organic polymer as a main skeleton. The organic polymer has a structure containing a benzene ring. Alternatively, the Si-containing organic thin film having the organic polymer as a main skeleton is composed of a polymer obtained by polymerizing divinylsiloxane benzocyclobutene.
[0027]
At least one of the first and second insulating films described above is a hydrogen-containing insulating film having a Si—O bond structure as a main skeleton. The hydrogen-containing insulating film having the Si—O bond structure as a main skeleton has a porous structure. Alternatively, the hydrogen-containing insulating film having the Si—O bond structure as a main skeleton contains an organic component. Alternatively, the hydrogen-containing insulating film containing an organic component having the Si—O bond structure as a main skeleton is an organic silsesquioxane.
[0028]
In the method of manufacturing a semiconductor device according to the present invention, before the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connection hole are etched simultaneously, the mixed gas containing oxygen and fluorocarbon gas is used. Only the inorganic film made of the silicon nitride film is etched back using plasma. Then, the outermost inorganic film is removed during metal CMP for damascene wiring.
[0029]
Alternatively, in the method of manufacturing a semiconductor device of the present invention, after the etching of the wiring and the connection hole, and before the formation of the metal for the trench wiring, the treatment in helium plasma or plasma in which other inert gas is plasma-excited I do.
[0031]
In the method for manufacturing a semiconductor device of the present invention, the insulating film is etched with a high selectivity with respect to the organic insulating film by using a mixed gas plasma containing argon, oxygen, and fluorocarbon gas. Alternatively, at the time of plasma etching of the organic insulating film, the organic insulating film is etched with a high selectivity with respect to the insulating film using a mixed gas containing at least nitrogen, hydrogen, and fluorocarbon.
[0032]
That is, the insulating film is selectively etched using plasma of a mixed gas containing argon, oxygen, and fluorocarbon gas, using the organic insulating film as an etching mask or an etching stopper layer. Then, a fluorocarbon gas is added to a mixed gas of nitrogen and hydrogen, and plasma excitation is performed to selectively etch the organic insulating film. Here, the fluorocarbon gas is CF.Four , CHFThree , CH2 F2 , CFour F8 , CFive F8 Or a mixed gas of these.
[0033]
By doing so, the dielectric constant of the interlayer insulating film forming the damascene wiring structure can be easily reduced. The pitch of the wiring is greatly reduced, and fine and high-density multilayer wiring can be formed with high accuracy.
[0034]
In addition, an organic insulating film is used for the etching stopper at the bottom of the damascene wiring and the connection hole, so that the etching stopper film at the bottom of the connection hole and the etching stopper film at the bottom of the wiring groove can be etched away at the same time, and the Cu wiring surface is not damaged Become. Further, even if the (dual) damascene wiring is multi-layered, warpage or cracking of the interlayer insulating film is greatly reduced. In this way, high-quality multilayer wiring can be formed.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a sectional view of a multilayer wiring structure to which the present invention is applied. The wiring structure shown in FIG. 1 is a two-layer dual damascene wiring, and shows a case where a lower
[0036]
As shown in FIG. 1, a
[0037]
With respect to the low dielectric constant insulating film having such a laminated structure, the wiring trench has a
[0038]
As described above, the effective dielectric constant of the wiring is increased by sandwiching the first and second insulating films, which are low dielectric constant insulating films, between the first, second and third organic insulating films. Therefore, multilayer Cu wiring with high processing dimensional accuracy is possible. Further, the organic insulating film such as the BCB film has a very high Cu diffusion preventing ability, and completely protects the semiconductor element on the substrate under the wiring structure from Cu contamination from the Cu wiring.
[0039]
Here, the organic insulating film is a silicon-containing organic film having an organic polymer as a main skeleton like a BCB film (an organic film formed of a divinylsiloxane benzocyclobutene polymer), and the insulating film is an ALCAP.TM(Product name of chemical substance of Asahi Kasei Co., Ltd.) It is an insulating film containing hydrogen or an organic component having a Si—O bond structure as a main skeleton like a film. Note that the first organic insulating film functioning as an etching stopper for the connection hole is not necessarily a single layer film, and may be a multilayer film in which the mixing ratio of the organic component and the silica component is stepwise different. .
[0040]
A silicon-containing organic thin film having an organic polymer as a main skeleton can be formed by any film forming method such as a spin coating method or a plasma polymerization method. When the spin coating method is used, first, the starting monomer is spin coated on the substrate. Further, by annealing the substrate, the monomer is thermally polymerized to form a silicon-containing organic thin film having an organic polymer as a main skeleton. When the plasma polymerization method is used, the monomer as a starting material is vaporized to generate monomer vapor. The monomer vapor is introduced into an inert gas and further polymerized to form a silicon-containing organic thin film having an organic polymer as a main skeleton. As such an organic insulating film, it has been confirmed that there is an organic insulating film of polyallyl ether-Si bond in addition to the BCB film. In addition to this, as a silicon-containing organic thin film having an organic polymer as a main skeleton, materials that can be used as long as they are generally composed of organic siloxanes or organic siloxanes containing aromatic and / or hydrocarbon chains are usable. Exists.
[0041]
A hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton is mainly formed by a spin coating method. Here, when this insulating film is used as an interlayer insulating film constituting a semiconductor device, the relative dielectric constant is preferably lower than that of the silicon oxide film. As described above, the hydrogen- or organic-containing insulating film having the Si—O structure as the main skeleton includes an ALCAP composed of a wholly aromatic organic compound as described above.TMCan be used. In addition, the above ALCAPTMIn addition to films, insulating films of silsesquioxanes, Si—H bonds, Si—CHThree You may form with the silica film containing at least 1 coupling | bonding among a coupling | bonding and Si-F coupling | bonding. Note that these insulating films may be porous. Here, the insulating film of silsesquioxane is a Si-O based dielectric film, and as such an insulating film, in addition to the MSQ film, hydrogen silsesquioxane (silsesquioxane) ( There are low dielectric constant films such as Hydrogen Silsesquioxane, Methylated Hydrogen Silsesquioxane or Furorinated Silsesquioxane.
[0042]
Next, a specific method for producing the BCB film will be described. As described above, the BCB film is formed by a plasma polymerization method. As described in 1999 Symposium on VLSI Technology pp. 45-46, it can be formed by the following process. FIG. 18 shows a
[0043]
The
[0044]
The
[0045]
In the vacuum reaction chamber 105, the vaporized monomer 114 is polymerized and a BCB film 116 is formed on the substrate 115. The vacuum reaction chamber 105 is depressurized by the
[0046]
When a low frequency voltage of 430 kHz is supplied to the substrate heater 105a and a high frequency voltage of 13.56 MHz is supplied to the
[0047]
By such a film forming method, the BCB film 116 having a heat resistance of 400 ° C. or more and a relative dielectric constant k of 2.4 to 2.7 is actually obtained. Although this BCB film contains about 20% of a silica component, a composite film composed of such an organic component and a silica component or a silicon component may be used as an organic insulating film. Furthermore, a composite film obtained by nitriding a part of the organic component and the silica component or silicon component may be used as the organic insulating film.
[0048]
On the other hand, ALCAP for forming a hydrogen or organic-containing insulating film having a Si—O structure as a main skeletonTMAdvanced Metallization Conference (AMC) 2000, pp. 171 is formed in the process described in FIG.
[0049]
First, a silica sol is prepared by mixing an aliphatic polymer (spacer) and a solvent. A mixed solution is spin-on coated on a silicon wafer at room temperature. Then, while removing the solvent at 120 ° C. to 200 ° C., the sol gelation reaction occurs. Further, the spacer is removed by heating to 400 ° C. Through this process, ALCAPTMA film is formed. ALCAPTMThe film thickness is determined by the spin speed and spin coating process. The final dielectric constant is about 1.6 to 2.7.
[0050]
Next, a dry etching method for an insulating film and an organic insulating film having a low dielectric constant, which is one of the features of the present invention, will be described with reference to FIGS. In the following, a BCB film formed by the above-described method is used as a silicon-containing organic thin film having an organic polymer as a main skeleton, and an ALCAP is used as a hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton.TMALCAP formed by Asahi Kasei CorporationTMAn etching method and etching characteristics of a silicon-containing organic thin film having an organic polymer as a main skeleton and a hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton when a film is used will be described.
[0051]
FIG. 2 shows the above-described BCB film and ALCAP.TMThe etching rate when each of the film and the silicon nitride (SiN) film generated by plasma CVD is dry-etched is shown. However, the etching conditions are as follows. CH which is fluorocarbon gas2 F2 The gas flow rate is 20 sccm, the Ar gas flow rate is 300 sccm, O2 The gas flow rate was varied from 3 sccm to 10 sccm. Moreover, the etching apparatus used is a parallel plate electrode type etching apparatus, and the distance between electrodes is 35 (mm). The power supplied to the upper electrode is 700 (W), the power supplied to the lower electrode is 100 (W), and the etching pressure is 2.6 (Pa).
[0052]
As shown in FIG. 2, ALCAPTMWhen the film is etched using a mixed gas containing oxygen, a fluorocarbon gas, and argon as an etching gas, the etching proceeds. On the other hand, the BCB film can be etched using a mixed gas plasma containing oxygen, a fluorocarbon gas and argon as an etching gas.2 Etching hardly progresses at a flow rate of 5 sccm or less. Furthermore, the SiN film is ALCAP.TMEtching is possible as well as the film.
[0053]
As described above, the BCB film has etching resistance to plasma generated by a mixed gas containing oxygen, a fluorocarbon gas, and argon. When the BCB film is directly under the SiN film, the SiN film can be etched back under the above conditions.
[0054]
Even in other etching conditions, ALCAPTMThe ratio of the etching rate of the film / the etching rate of the BCB film, that is, the etching selectivity can be increased. The following BCB film and ALCAPTMThe etching rate when each film is etched is shown.
[0055]
ALCAPTMThe film is about 1.2 μm / min, and the BCB film is about 29 nm / min. In this case, the etching selectivity is 40 or more. However, the etching conditions are as follows. Fluorocarbon gas is CFive F8 The gas flow rate is 13 sccm, Ar gas flow rate is 400 sccm, O2 The gas flow rate is 18 sccm. Moreover, the etching apparatus used is a parallel plate electrode type etching apparatus, and the distance between electrodes is 30 (mm). The power supplied to the upper electrode is 1800 (W), the power supplied to the lower electrode is 1500 (W), and the etching pressure is 2.6 (Pa). Even in this case, the BCB film has etching resistance against plasma generated by a mixed gas containing oxygen, a fluorocarbon gas, and argon, and a sufficient selection ratio is secured.
[0056]
On the other hand, mixed gas plasma containing at least nitrogen / hydrogen / fluorocarbon is used for etching the BCB film. Figure 3 shows BCB film and ALCAPTMCH of film etching rate2 F2 The gas flow dependency is shown. The feature of this etching is N2 Gas and H2 A gas mixture is used.
[0057]
Etching conditions are as follows. N2 Gas flow rate is 200sccm, H2 The gas flow rate is 330 sccm. Moreover, the etching apparatus used is a parallel plate electrode type etching apparatus, and the distance between electrodes is 45 (mm). The power supplied to the upper electrode is 1800 (W), the power supplied to the lower electrode is 150 (W), and the etching pressure is 13 (Pa). However, the power supplied to the lower electrode was 0 (W) during the etching of the ALCAP film.
[0058]
According to FIG. 3, CH2 F2 As the gas flow rate increases, the BCB film etching rate increases and etching becomes possible. On the other hand, ALCAP with lower electrode power supply set to 0TMThe etching rate of the film is almost zero. As described above, in the etching shown in FIG. 3, in contrast to the case of FIG. 2, the etching rate of the BCB film / ALCAP.TMIt becomes possible to increase the ratio of the etching rates of the films.
[0059]
With such etching, ALCAPTMEven if the film is on the side wall, the underlying BCB film can be etched with little damage. It was also confirmed that even if the BCB film on the Cu wiring was etched using the gas system, the corrosion of the Cu wiring did not proceed.
[0060]
From the above, the use of the mixed gas plasma containing nitrogen / hydrogen / fluorocarbon for etching the BCB filmTMIt can be seen that the film is suitable both from the viewpoint of protecting the side wall of the film and from the aspect of Cu corrosion. In this etching, the temperature of the substrate is preferably set to zero degrees or less. In this way, the above sidewall protection is further promoted.
[0061]
2 and 3 above, BCB film and ALCAPTMThe case of a membrane is shown. The selection effect of the etching gas shown in FIG. 2 and FIG. 3 is not limited to this. In general, the etching rate of a silicon-containing organic thin film having an organic polymer as the main skeleton / the Si—O structure is the main skeleton. The ratio of the etching rates of the hydrogen-containing or organic-containing insulating film does not depend much on the etching apparatus, and can be increased or decreased by selecting the same etching gas as described in FIG. 2 or FIG. Easy. In addition to the above, the fluorocarbon used in the above etching is CF.Four , CHFThree , CFour F8 The same effect can be obtained by using the above.
[0062]
As described above, in the embodiment according to the present invention, a silicon-containing organic thin film having an organic polymer as a main skeleton is used as an etching mask or an etching stopper, and a hydrogen or organic-containing insulating film having Si-O as a main skeleton is used. However, it is not limited to the above film as long as a similar interlayer insulating film structure can be obtained by the same process, and any other low dielectric constant film can be substituted. It is possible to use it.
[0063]
As described above, the semiconductor device according to the present embodiment has a silicon or silicon-containing main skeleton made of an organic-containing insulating film made mainly of hydrogen or an organic-containing insulating film made of Si-O. It has a structure in which the contained organic thin film is used for an etching mask or an etching stopper layer.
[0064]
In addition, the method for manufacturing a semiconductor device of this embodiment includes a step of laminating a hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton and a silicon-containing organic thin film having an organic polymer as a main skeleton. And a step of selectively etching a hydrogen- or organic-containing insulating film having a Si-O structure as a main skeleton using a silicon-containing organic thin film having an organic polymer as a main skeleton as an etching mask or an etching stopper layer. Including. Alternatively, the method includes a step of selectively etching a silicon-containing organic thin film having an organic polymer as a main skeleton without etching a hydrogen or organic-containing insulating film having the Si—O structure as a main skeleton. The method for manufacturing a semiconductor device is an embodiment in which a silicon-containing organic thin film having an organic polymer as a main skeleton is used as an etching stopper at the bottom of a connection hole, and the wiring stopper bottom and the etching stopper film at the bottom of the connection hole are simultaneously etched. Can be used.
[0065]
Hereinafter, the usage pattern will be described in more detail by way of examples.
[0066]
【Example】
[Example 1]
4 to 7 are cross-sectional views illustrating the structure of the semiconductor device and the method for manufacturing the semiconductor device according to the first embodiment. Here, the same components as those shown in FIG.
[0067]
First, as shown in FIG. 4A, the
[0068]
Subsequently, as shown in FIG. 4B, a first resist
[0069]
In the etching of the
[0070]
Further, the
[0071]
Subsequently, as shown in FIG. 5A, the first resist
[0072]
Subsequently, as shown in FIG. 5B, the second resist mask 13 is formed again by the photolithography technique. Here, the second resist mask 13 has a connection hole pattern on the
[0073]
Subsequently, as shown in FIG. 5C, using the second resist mask 13 as an etching mask, the
[0074]
Also, ALCAPTMEtching of the
[0075]
Next, the second resist mask 13 is peeled off by nitrogen / hydrogen plasma. Also in this case, as described above, since the silicon-containing organic film is not affected by nitrogen / hydrogen, ashing can be performed without corrosion of the interlayer film. However, the lower layer ALCAPTMNitrogen / hydrogen ashing is not necessary if the resist can be eliminated during overetching of the
[0076]
In this way, as shown in FIG. 6A, the
[0077]
Subsequently, as shown in FIG. 6B, using the patterned
[0078]
When this mixed gas plasma is used, there is no possibility that the Cu wiring of the lower dual damascene wiring 3 of the
[0079]
Next, as shown in FIG. 6C, the entire surface is irradiated with
[0080]
Subsequently, as shown in FIG. 7A, a
[0081]
By removing the silicon oxide film used as the hard mask in this way, the inter-wiring interlayer film is made of a material having a dielectric constant of 3 or less, so that further reduction of the inter-wiring capacitance can be expected.
[0082]
In the semiconductor manufacturing method of the first embodiment, the ALCB is formed in the region occupying most of the BCB film and the interlayer insulating film as an etching stopper.TMAlthough examples using films have been shown, the present invention is not limited to these films as long as they have similar characteristics. Further, although an example using a silicon oxide film has been shown as the hard mask of the first embodiment, the film, the combination, and the number of layers are not limited as long as the same process can be performed. That is, a silicon nitride film, SiC, SiCN, SiON or the like may be used, or an inorganic film having two layers or three or more layers may be used.
[0083]
As described above, in the method of manufacturing the semiconductor device according to the first embodiment, the BCB film serving as an etching stopper is provided on the wiring groove low and the connection hole bottom, and the wiring groove bottom and the BCB film on the connection hole bottom are etched simultaneously. Therefore, it is possible to form a fine and highly accurate damascene wiring with little damage to the Cu wiring.
[0084]
[Example 2]
8 and 9 are cross-sectional views illustrating the structure of the semiconductor device and the method for manufacturing the semiconductor device according to the second embodiment. Hereinafter, the same reference numerals are used for the same components as in the first embodiment.
[0085]
First, as shown in FIG. 8A, the
[0086]
Subsequently, as shown in FIG. 8B, a third resist
[0087]
At this time, ALCAPTMTime modulation plasma may be used for dry etching of the
[0088]
Subsequently, as shown in FIG. 9A, the third resist
[0089]
Subsequently, as shown in FIG. 9B, a fourth resist
[0090]
In the subsequent steps, the upper dual damascene wiring and the upper damascene wiring are formed in the same manner as described in FIGS. 6 and 7 of the first embodiment.
[0091]
Also in the method of manufacturing the semiconductor device of Example 2, as in the case of the first example, a BCB film serving as an etching stopper is provided at the bottom of the connection hole, and the BCB film at the bottom of the connection hole and the wiring groove is etched simultaneously. Therefore, Cu is less damaged and a highly accurate process can be performed.
[0092]
[Example 3]
10 and 11 are cross-sectional views illustrating the structure of the semiconductor device and the method of manufacturing the semiconductor device according to the third embodiment. Here, components similar to those in the above-described embodiment are denoted by the same reference numerals. Hereinafter, unless otherwise specified, silicon oxide film, BCB film or ALCAPTMThe etching of the film is the same as described in the first and second embodiments.
[0093]
First, as shown in FIG. 10A, the
[0094]
Subsequently, a third resist
[0095]
Subsequently, as shown in FIG. 11B, an
[0096]
Subsequently, as shown in FIG. 11C, the fifth resist
[0097]
In the subsequent steps, the fifth resist
[0098]
[Example 4]
12 and 13 are cross-sectional views illustrating the structure of the semiconductor device and the method of manufacturing the semiconductor device according to the fourth embodiment. In the following, the same components as those in the above embodiment are indicated by the same symbols. Hereinafter, unless otherwise specified, silicon oxide film, BCB film or ALCAPTMThe etching of the film is the same as described in the first and second embodiments.
[0099]
First, as shown in FIG. 12A, the
[0100]
Subsequently, as shown in FIG. 12B, a first resist
[0101]
Subsequently, as shown in FIG. 13A, a sixth resist mask 27 having a connection hole pattern is formed, and the
[0102]
And as shown in FIG. 13 (c), as explained in FIG.TMMembrane 5, ALCAPTMThe etching of the film 7 is suppressed, and the
[0103]
Next, ALCAPTMMembrane 7 and remaining ALCAPTMThe
[0104]
[Example 5]
14 to 16 are cross-sectional views illustrating the structure of the semiconductor device and the method of manufacturing the semiconductor device according to the fifth embodiment. Also in this case, the same symbols are used for the same components as in the above embodiment. Hereinafter, unless otherwise specified, silicon oxide film, BCB film or ALCAPTMThe etching of the film is the same as described in the first and second embodiments.
[0105]
First, as shown in FIG. 14A, the
[0106]
Subsequently, as shown in FIG. 14B, the first resist
[0107]
Subsequently, a sixth resist mask 27 having a connection hole pattern is formed as shown in FIG. 15A, and an
[0108]
Subsequently, as shown in FIG. 16A, the ALCAP using the silicon nitride film and the silicon oxide film patterned as described above as a hard mask is used.TMMembrane 7 and ALCAPTMThe
[0109]
Further, using a fluorocarbon / oxygen mixed gas as shown in FIG. 2, the silicon nitride film (SiN) is selectively etched to expose the
[0110]
Thereafter, the
[0111]
The subsequent steps are as described with reference to FIG. The remaining part of the silicon nitride film and the silicon oxide film may be polished and removed by CMP. In this case, the same effect as described in the conventional examples 1, 2, 3, and 4 is produced.
[0112]
In the semiconductor manufacturing method of the fifth embodiment, an example in which a two-layer inorganic film using a silicon oxide film as a lower layer and a silicon nitride film as an upper layer is used. However, any film that can perform the same process is used. , These films, as well as combinations, and further, the number of layers is not limited. That is, a silicon nitride film may be used for the lower layer, a silicon oxide film may be used for the upper layer, SiC, SiCN, SiON, or the like, or a single layer or three or more layers of inorganic films may be used.
[0113]
[Example 6]
In the embodiment as described above, a damascene Cu multilayer wiring is formed on the
[0114]
The surface of the
[0115]
On the
[0116]
The first
[0117]
Further, a first insulating
[0118]
As described above, the second
[0119]
On the second
[0120]
Then, a second
[0121]
Even if the dual damascene wiring is multi-layered as in the sixth embodiment, the warp or the crack of the interlayer insulating film does not occur. This is because the thermal expansion coefficient of the organic insulating film or insulating film to be laminated becomes small. In this way, high-quality multilayer wiring can be formed.
[0122]
Also, the Cu wiring width dimension and the via plug dimension can be made the same over almost all layers. For this reason, the pitch of the wiring can be reduced, and a fine and high-density multilayer wiring can be easily formed.
[0123]
In the above embodiment, the organic insulating film is a single BCB film, but it may be DVS-BCB / SiCN which is a laminated film of organic insulating films having different carbon / silicon ratios. Alternatively, a DVS-BCBN film in which nitrogen is added to a DVS-BCB film may be used. In this case, the nitrogen content is about 1 to 10%.
[0124]
In the above embodiment, the case where an inorganic film is used as an etching mask as a hard mask has been described. However, an Si-containing organic insulating film having an organic polymer as a main skeleton such as a BCB film is used as an etching mask. Let me mention good things.
[0125]
In the above embodiment, the formation of the dual damascene wiring is described. However, it should be noted that the present invention can be similarly applied to the case where only the damascene wiring is formed, and the same effect is produced. Also in this case, an ALCAP using an Si-containing organic insulating film having an organic polymer as a main skeleton such as a BCB film as an etching mask or an etching stopper is used.TMAn insulating film containing hydrogen or an organic component having a Si—O bond structure as a main skeleton like a film is selectively etched. Or, conversely, by selecting an etching gas as described in the embodiment of the invention, ALCAPTMA silicon-containing organic insulating film having an organic polymer as a main skeleton such as a BCB film is selectively etched without etching a hydrogen or organic component-containing insulating film having a Si-O bond structure as a main skeleton. Etch.
[0126]
The present invention is not limited to the above-described embodiments (or examples), and the embodiments can be appropriately changed within the scope of the technical idea of the present invention.
[0127]
【The invention's effect】
As described above, according to the present invention, the dielectric constant of the interlayer insulating film forming the damascene wiring structure can be greatly reduced, the pitch of the wiring can be greatly reduced, and fine and high-density multilayer wiring can be formed with high accuracy. It becomes like this.
[0128]
In addition, an organic insulating film is used for the etching stopper at the bottom of the damascene wiring and the connection hole, so that the etching stopper film at the bottom of the connection hole and the etching stopper film at the bottom of the wiring groove can be etched away at the same time, and the Cu wiring surface is not damaged Become. Further, even if the (dual) damascene wiring is multi-layered, warpage or cracking of the interlayer insulating film is greatly reduced. In this way, high-quality multilayer wiring can be formed.
[0129]
In addition, power consumption due to parasitic capacitance in the multilayer wiring is suppressed, and high performance or low power consumption of the semiconductor device is promoted.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a multilayer wiring structure for explaining the present invention.
FIG. 2 is a graph showing etching characteristics of an interlayer insulating film for explaining the present invention.
FIG. 3 is a graph showing another etching characteristic of an interlayer insulating film for explaining the present invention.
4 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining a first embodiment of the present invention; FIG.
FIG. 5 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 6 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 7 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
8 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining a second embodiment of the present invention. FIG.
FIG. 9 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
10 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining Example 3 of the invention. FIG.
FIG. 11 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
12 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining Example 4 of the invention. FIG.
FIG. 13 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
14 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for illustrating Example 5 of the invention. FIG.
FIG. 15 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 16 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 17 is a cross-sectional view of a multilayer wiring structure for explaining Example 6 of the present invention.
FIG. 18 is a film forming apparatus for depositing a BCB film.
FIG. 19 is a cross-sectional view of a damascene wiring structure in order of manufacturing steps for illustrating a first conventional example.
FIG. 20 is a sectional view of a dual damascene wiring structure showing a second conventional example.
FIG. 21 is a cross-sectional view of a dual damascene wiring structure for explaining a problem of the second conventional example.
[Explanation of symbols]
1 Lower layer wiring section
2 Upper layer wiring section
3 Lower layer dual damascene wiring
4,6,8 BCB film
5,7 ALCAPTM
9,9a Upper layer dual damascene wiring
10 Silicon oxide film
11 First resist mask
12, 12a Wiring groove
13 Second resist mask
14 Connection hole
15 He plasma
16 Barrier film
17 Cu film
18 Barrier metal
19 Cu wiring
20 Third resist mask
21 Opening
22 4th resist mask
23 ARC membrane
24 Embedded ARC film
25 Fifth resist mask
26, 26a, 29, 29a Opening
27 Sixth resist mask
28 Silicon nitride film
31 Silicon substrate
32 element isolation insulating film
33 Contact plug
34 Interlayer insulation film
35 MOSFET
36, 36a First insulating film
37, 37a, 37b Second organic insulating film
38, 38a, 38b Second insulating film
39, 39a, 39b Third organic insulating film
40, 40a, 40b First organic insulating film
41 First layer damascene wiring
42 First via plug
43 Second layer damascene wiring
44 Second via plug
45 3rd layer damascene wiring
46 barrier metal
47 Cu wiring
Claims (18)
前記無機膜上に形成した配線溝パターンを有するレジストマスクを用いたエッチングにより、前記第2の有機絶縁膜をエッチングストッパーとして前記無機膜と第3の有機絶縁膜と第2の絶縁膜とをエッチングし配線溝を形成する工程と、
前記レジストマスクを除去後、接続孔パターンを有するレジストマスクを用いたエッチングにより、前記第1の有機絶縁膜をエッチングストッパーとして前記第2の有機絶縁膜と第1の絶縁膜とをエッチングし前記配線溝に連結する接続孔を形成する工程と、
前記接続孔パターンを有するレジストマスクを除去後、前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1の有機絶縁膜とを同時にエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
Etching the inorganic film, the third organic insulating film, and the second insulating film by etching using a resist mask having a wiring groove pattern formed on the inorganic film, using the second organic insulating film as an etching stopper. Forming a wiring groove;
After removing the resist mask, the second organic insulating film and the first insulating film are etched using the first organic insulating film as an etching stopper by etching using a resist mask having a connection hole pattern. Forming a connection hole connected to the groove;
And etching the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connecting hole after removing the resist mask having the connecting hole pattern. A method for manufacturing a semiconductor device.
前記無機膜上に形成した接続孔パターンを有するレジストマスクを用いたエッチングにより、少なくとも前記無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜とをエッチングし接続孔を形成する工程と、
前記レジストマスクを除去後、配線溝パターンを有するレジストマスクを用いたエッチングにより、前記第1の有機絶縁膜と第2の有機絶縁膜をエッチングストッパーとして前記第1の絶縁膜と第2の絶縁膜とを同時にエッチングし前記接続孔を前記第1の有機絶縁膜の表面まで延在させると共に配線溝を形成する工程
と、
前記配線溝パターンを有するレジストマスクを除去後、前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1の有機絶縁膜を同時にエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
By etching using a resist mask having a connection hole pattern formed on the inorganic film, at least the inorganic film, the third organic insulating film, the second insulating film, and the second organic insulating film are etched to form connection holes. Forming a step;
After removing the resist mask, the first insulating film and the second insulating film are etched using the first organic insulating film and the second organic insulating film as etching stoppers by etching using a resist mask having a wiring groove pattern. And simultaneously extending the connection hole to the surface of the first organic insulating film and forming a wiring groove;
And a step of simultaneously etching the second organic insulating film at the bottom of the wiring groove and the first organic insulating film at the bottom of the connection hole after removing the resist mask having the wiring groove pattern. Device manufacturing method.
前記無機膜上に形成した接続孔パターンを有するレジストマスクを用いたエッチングにより、前記第1の有機絶縁膜をエッチングストッパーとして前記無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜と第1の絶縁膜とをエッチングし接続孔を形成する工程と、
前記レジストマスクを除去後、反射防止膜を全面に塗布する工程と、
配線溝パターンを有するレジストマスクを用いたエッチングにより、前記第2の有機絶縁膜をエッチングストッパーとして前記第2の絶縁膜をエッチングし配線溝を形成する工程と、
前記配線溝パターンを有するレジストマスクおよび反射防止膜を除去後、前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1の有機絶縁膜を同時にエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
Etching using a resist mask having a connection hole pattern formed on the inorganic film, using the first organic insulating film as an etching stopper, the inorganic film, the third organic insulating film, the second insulating film, and the second Etching the organic insulating film and the first insulating film to form a connection hole;
After removing the resist mask, applying an antireflection film to the entire surface;
Etching the second insulating film using the second organic insulating film as an etching stopper by etching using a resist mask having a wiring groove pattern to form a wiring groove;
Etching the second organic insulating film at the bottom of the wiring groove and the first organic insulating film at the bottom of the connection hole after removing the resist mask having the wiring groove pattern and the antireflection film. A method of manufacturing a semiconductor device.
前記無機膜上に形成した配線溝パターンを有するレジストマスクを用いたエッチングにより、前記第3の有機絶縁膜をエッチングストッパーとして前記無機膜をエッチングする工程と、
前記レジストマスクを除去後、接続孔パターンを有するレジストマスクを用いたエッチングにより、前記第3の有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜と第1の絶縁膜の一部とを順次エッチングし接続孔を形成する工程と、
前記接続孔パターンを有するレジストマスクを除去後、前記無機膜をマスクとして前記第3の有機絶縁膜をエッチングし、前記第1の有機絶縁膜と第2の有機絶縁膜をエッチングストッパーとして前記第1の絶縁膜と第2の絶縁膜とを同時にエッチングし、前記接続孔を前記第1の有機絶縁膜の表面まで延在させると共に配線溝を形成する工程と、
前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1の有機絶縁膜とを同時にエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
Etching the inorganic film using the third organic insulating film as an etching stopper by etching using a resist mask having a wiring groove pattern formed on the inorganic film;
After removing the resist mask, the third organic insulating film, the second insulating film, the second organic insulating film, and a part of the first insulating film are etched by using a resist mask having a connection hole pattern. Sequentially etching to form a connection hole,
After removing the resist mask having the connection hole pattern, the third organic insulating film is etched using the inorganic film as a mask, and the first organic insulating film and the second organic insulating film are used as etching stoppers to etch the first organic insulating film. Simultaneously etching the insulating film and the second insulating film, extending the connection hole to the surface of the first organic insulating film and forming a wiring groove;
And a step of simultaneously etching the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connection hole.
前記第2の無機膜上に形成した配線溝パターンを有するレジストマスクを用いたエッチングにより、前記第1の無機膜をエッチングストッパーとして前記第2の無機膜をエッチングする工程と、
前記レジストマスクを除去後、接続孔パターンを有するレジストマスクを用いたエッチングにより、前記第1の無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜と第1の絶縁膜の一部とを順次エッチングし接続孔を形成する工程と、
前記接続孔パターンを有するレジストマスクを除去後、前記第2の無機膜をマスクとして前記第1の無機マスクと前記第3の有機絶縁膜をエッチングした後、前記第1の有機絶縁膜と第2の有機絶縁膜をエッチングストッパーとして前記第1の絶縁膜と第2の絶縁膜とを同時にエッチングし、前記接続孔を前記第1の有機絶縁膜の表面まで延在させると共に配線溝を形成する工程と、
前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1の有機絶縁膜を同時にエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed A step of providing a first inorganic film and a second inorganic film in this order on the third organic insulating film;
Etching the second inorganic film using the first inorganic film as an etching stopper by etching using a resist mask having a wiring groove pattern formed on the second inorganic film;
After removing the resist mask, the first inorganic film, the third organic insulating film, the second insulating film, the second organic insulating film, and the first are etched by using a resist mask having a connection hole pattern. A step of sequentially etching a part of the insulating film to form a connection hole;
After removing the resist mask having the connection hole pattern, the first inorganic mask and the third organic insulating film are etched using the second inorganic film as a mask, and then the first organic insulating film and the second organic insulating film are etched. Etching the first insulating film and the second insulating film at the same time using the organic insulating film as an etching stopper, extending the connection hole to the surface of the first organic insulating film and forming a wiring groove When,
And a step of simultaneously etching the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connection hole.
体の製造方法。 14, 15 or claim 16 semiconductor method of manufacturing according plasma treatment before forming the metal groove wiring which is characterized in that helium plasma.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332901A JP4092902B2 (en) | 2001-10-30 | 2001-10-30 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332901A JP4092902B2 (en) | 2001-10-30 | 2001-10-30 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133411A JP2003133411A (en) | 2003-05-09 |
JP4092902B2 true JP4092902B2 (en) | 2008-05-28 |
Family
ID=19148257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001332901A Expired - Fee Related JP4092902B2 (en) | 2001-10-30 | 2001-10-30 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4092902B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342873A (en) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | Semiconductor device and its manufacturing method |
JPWO2005013356A1 (en) | 2003-07-18 | 2007-09-27 | 日本電気株式会社 | Semiconductor device having trench wiring and method of manufacturing semiconductor device |
KR20080027759A (en) | 2005-07-07 | 2008-03-28 | 마쯔시다덴기산교 가부시키가이샤 | Multilayer wiring structure and method for forming same |
JP5119609B2 (en) * | 2006-05-25 | 2013-01-16 | 東京エレクトロン株式会社 | Film forming method, film forming apparatus, storage medium, and semiconductor device |
JPWO2007142172A1 (en) * | 2006-06-09 | 2009-10-22 | 日本電気株式会社 | Multilayer wiring manufacturing method, multilayer wiring structure and multilayer wiring manufacturing apparatus |
KR101446226B1 (en) * | 2006-11-27 | 2014-10-01 | 엘지디스플레이 주식회사 | Flexible display device and manufacturing method thereof |
JP2009289869A (en) * | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor substrate and semiconductor substrate |
JP2010153894A (en) * | 2010-02-19 | 2010-07-08 | Tokyo Electron Ltd | Method of manufacturing semiconductor device |
-
2001
- 2001-10-30 JP JP2001332901A patent/JP4092902B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133411A (en) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
KR100810788B1 (en) | Method of etching dual damascene structure | |
US6737747B2 (en) | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof | |
US6777325B2 (en) | Semiconductor manufacturing method for low-k insulating film | |
JP3353743B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI528454B (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20080166870A1 (en) | Fabrication of Interconnect Structures | |
US20030119307A1 (en) | Method of forming a dual damascene structure | |
US20030203652A1 (en) | Method for forming a carbon doped oxide low-k insulating layer | |
US6207554B1 (en) | Gap filling process in integrated circuits using low dielectric constant materials | |
JP2003197738A (en) | Mask layer and double damascene interconnecting structure of semiconductor device | |
KR20020068958A (en) | Method of Manufacturing a Semiconductor Device and the Semiconductor Device | |
JP2001223269A (en) | Semiconductor device and manufacturing method therefor | |
US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
KR101354126B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4092902B2 (en) | Manufacturing method of semiconductor device | |
US6774031B2 (en) | Method of forming dual-damascene structure | |
JP2004055781A (en) | Method for manufacturing semiconductor device | |
JP2004289155A (en) | Barc etching containing selective etching chemicals and high polymeric gas for control of cd | |
JP2003303880A (en) | Wiring structure using insulating film structure between laminated layers and manufacturing method therefor | |
JP2005050954A (en) | Semiconductor device and manufacturing method therefor | |
JP2007157959A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP2004128050A (en) | Semiconductor device and its manufacturing method | |
US20060166491A1 (en) | Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process | |
JP2002343858A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |