JP4092902B2

JP4092902B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4092902B2
Application number: JP2001332901A
Authority: JP
Inventors: 浩人大竹; 政幸廣井; 宗弘多田; 恵充原田; 喜宏林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-10-30
Filing date: 2001-10-30
Publication date: 2008-05-28
Anticipated expiration: 2021-10-30
Also published as: JP2003133411A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に、層間絶縁膜を含むダマシン配線構造とその製造方法に関する。
【０００２】
【従来の技術】
近年の超ＬＳＩデバイスでは、数ｍｍ角のチップに数百万個以上の素子を集積する必要があるため、素子を微細化、多層化することが不可欠である。そして、デバイス動作速度の高速化のため、配線抵抗および層間容量の低減が重要な課題となる。特にロジック系のデバイスでは、配線抵抗低減のため銅（Ｃｕ）を配線材料に用い、配線間の寄生容量を低減するためにシリコン酸化膜よりも比誘電率（約３．９）が小さくなる低誘電率膜を用いることが必要である。
【０００３】
上記Ｃｕ配線は、低抵抗かつ高信頼性のため、次世代配線材料としてもっとも注目されているものである。しかし、Ｃｕは従来のアルミ材料と異なり、ドライエッチングによる加工が難しいため、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing)法を用いた埋め込み配線（ダマシン配線）技術が行われている。このＣｕの埋め込み配線技術では、絶縁層間膜中に配線溝あるいは接続孔（ビア）を形成し、その後Ｃｕをスパッタやめっき技術により埋め込み、ＣＭＰにより余剰のＣｕを除去し、所望の配線やビアプラグを得ている。
【０００４】
これまで製品に使用されてきた従来の技術（以下、第１の従来例と記す）を図１９を参照して説明する。図１９はダマシン配線の製造工程順の断面図である。図１９（ａ）に示すように、半導体基板（図示せず）上の層間絶縁膜２０１上に第１シリコン窒化膜２０２、低誘電率膜２０３、第２シリコン窒化膜２０４、シリコン酸化膜２０５が化学気相成長（ＣＶＤ）法等で積層して堆積される。そしてフォトリソグラフィー技術でレジストマスク２０６が形成され、これをエッチングマスクにしたドライエッチング技術でもってシリコン酸化膜２０５がエッチングされるパターニングされる。
【０００５】
次に、図１９（ｂ）に示すように、レジストマスク２０６が除去され、上記パターニングされたシリコン酸化膜２０５をハードマスクにして、反応性イオンエッチング（ＲＩＥ）でもって第２シリコン窒化膜２０４、低誘電率膜２０３、第１シリコン窒化膜２０２がドライエッチングされる。このようにして配線溝２０７が形成される。上記のドライエッチング工程では、シリコン窒化膜のエッチング速度／シリコン酸化膜のエッチング速度の比、および、低誘電率膜のエッチング速度／シリコン酸化膜のエッチング速度の比、すなわちエッチングの選択比を大きくするような反応ガスの選択が重要である。
【０００６】
次に、図１９（ｃ）に示すように、全面にバリア膜２０８が窒化タンタル（ＴａＮ）等で形成され、上記配線溝を埋め込むようにメッキ法等でＣｕ膜２０９が形成される。
【０００７】
次に、ＣＭＰ法で上記Ｃｕ膜２０９およびバリア膜２０８の不要部分が研磨除去される。ここで、シリコン酸化膜２０５は研磨ストッパーとして機能する。このようにして、図１９（ｄ）に示すようにダマシン配線２１０が形成されることになる。しかし、このようにしてできあがる配線構造では、後述するように配線間の寄生容量が増加する。
【０００８】
そこで、特開２０００−２９４６３３号公報では、配線溝底のエッチングストッパー層やハードマスクとして有機絶縁膜を用いる構造を提案している。上記公報に記載の技術（以下、第２の従来例と記す）について図２０を参照して説明する。図２０はデュアルダマシン配線構造の断面図である。
【０００９】
図２０に示すように、下部層間膜３１１には下部配線３１２が形成されている。そして、第１絶縁膜３１３、第１有機絶縁膜３１４、第２絶縁膜３１５、第２有機絶縁膜３１６が積層して形成されている。ここで、第１絶縁膜３１３、第２絶縁膜３１５はキセロゲル膜であると規定されている。
【００１０】
そして、接続孔および配線溝の側壁にバリアメタル３１７が形成され、接続孔および配線溝内を充填するＣｕ配線３１８が形成されてデュアルダマシン配線３１９が形成される。
【００１１】
【発明が解決しようとする課題】
上述したように、第１の従来例では、ダマシン配線の厚さ言いかえれば配線溝の深さを規定するため、層間絶縁膜を低誘電率膜とシリコン窒化膜とを積層して形成する。そして、シリコン窒化膜をエッチングストッパーとして用いることでダマシン配線の厚さを規定する。また、埋め込まれるＣｕはレジストマスク除去のためのアッシングに用いられる酸素プラズマに弱く、容易に酸化するため、ハードマスクで加工する場合が多く、この場合でも配線材料とは異なる種類の膜、例えばシリコン窒化膜などの使用が必要になる。
【００１２】
このように第１の従来例の配線技術では、シリコン窒化膜が多用される。しかし、シリコン窒化膜は比誘電率が７程度であり、比誘電率３以下の低誘電率膜を層間絶縁膜に使っても、実効的な誘電率が増大するため、配線間の寄生容量の低減が難しくなる。
【００１３】
そして、第２の従来例の配線構造の特徴の１つは、図２０で説明したように、ダマシン配線すなわち配線溝が第１有機絶縁膜３１４上に形成されることである。しかし、図２１（ａ）に示すように、第１絶縁膜３１３と第１有機絶縁膜３１４に形成する接続孔３２０の深さが、第２絶縁膜３１５と第２有機絶縁膜３１６に形成する配線溝３２１の深さに比べて薄い場合、接続孔３２０底の下部配線３１２表面がドライエッチングのプラズマ３２２に長時間曝されることになる。ここで、下部配線３１２がＣｕで構成されると、Ｃｕの腐食、劣化の面で大きな問題となる。
【００１４】
また、図２１（ｂ）のように、露光時に接続孔３２０と下層配線３１２間で目合わせずれが生じた場合、接続孔形成のための第１絶縁膜３１３のオーバーエッチング時に下部層間膜３１１に突き抜け部３２３が発生する。そこで、配線構造の形成において、上記露光の目合わせずれを考慮しておくことが必要不可欠となる。この対策として、上記公報では露光時の目合わせずれに対する具体的な記載はないが、接続部での下層配線幅を接続孔の口径よりも大きくする必要が生じる。しかし、このため配線ピッチが大きくなってしまうことは必然であり、配線ピッチの増大がチップサイズを増大させることになる。理想的には、チップ内の最小ピッチ配線において、接続孔の口径とダマシン配線の幅とがほぼ同等となり、接続孔の口径と配線溝の寸法とが同一になることが望ましい。
【００１５】
以上に述べた観点から、下部配線３１２上面にもエッチングストッパー膜が必要で、かつそのエッチングストッパー膜自体も低誘電率であり、さらにＣｕ拡散防止能を有していることが必要となる。しかし、上記公報においては、露光の目合わせずれ対策として下地配線３１２上のエッチングストッパー膜を形成することは考慮されていない。
【００１６】
本発明の主目的は、積層する低誘電率の層間絶縁膜を形成できるようにすると共に、層間絶縁膜のエッチング選択性を向上させて、微細で高精度な（デュアル）ダマシン配線を容易に形成できるようにすることにある。そして、本発明の他の目的は、ダマシン配線の接続孔の底部のエッチングストッパー膜に有機絶縁膜を用い、接続孔底のエッチングストッパー膜と配線溝底のエッチングストッパー膜を同時にエッチング除去できるようにしてＣｕ配線上の損傷の少ない製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題を解決するための手段は、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、符号等が添記されている。その符号等は、本発明の複数の実施の形態（実施例）のうちの、少なくとも１つの実施の形態（実施例）を構成する技術的事項、特に、その実施の形態（実施例）に対応する図面に表現されている技術的事項に付せられている符号等に一致している。このような符号は、請求項記載の技術的事項と実施の形態（実施例）の技術的事項との対応・橋渡しを明確にしている。そして、この対応・橋渡しは、請求項記載の技術的事項が実施の形態（実施例）の技術的事項に限定されて解釈されることを意味しない。
【００２１】
そして、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第１の有機絶縁膜（ＢＣＢ膜４）、第１の絶縁膜（ＡＬＣＡＰ^TM膜５）、第２の有機絶縁膜（ＢＣＢ膜６）、第２の絶縁膜（ＡＬＣＡＰ^TM膜７）、第３の有機絶縁膜（ＢＣＢ膜８）をこの順に積層して形成した後に前記第３の有機絶縁膜上に無機膜（シリコン酸化膜１０）を設ける工程と、前記無機膜上に形成した配線溝パターンを有するレジストマスク（第１レジストマスク１１）を用いたドライエッチングにより、前記第２の有機絶縁膜をエッチングストッパーとして前記無機膜と第３の有機絶縁膜と第２の絶縁膜とをエッチングし配線溝（１２，１２ａ）を形成する工程と、前記レジストマスクを除去後、接続孔パターンを有するレジストマスク（第２レジストマスク１３）をを用いたエッチングにより、前記第１の有機絶縁膜をエッチングストッパーとして前記第２の有機絶縁膜と第１の絶縁膜とをエッチングし配線溝（１２）に連結する接続孔（１４）を形成する工程と、前記接続孔パターンを有するレジストマスクを除去後、前記配線溝（１２，１２ａ）底の第２の有機絶縁膜と前記接続孔（１４）底の第１の有機絶縁膜とを同時にエッチングする工程とを含む。
【００２２】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、第３の有機絶縁膜をこの順に積層して形成した後に前記第３の有機絶縁膜上に無機膜を設ける工程と、前記無機膜上に形成した接続孔パターンを有するレジストマスク（第３レジストマスク２０）を用いたドライエッチングにより、少なくとも前記無機膜と第３の有機絶縁膜と第２の絶縁膜と第２の有機絶縁膜とをエッチングし接続孔（開孔２１）を形成する工程と、前記レジストマスクを除去後、配線溝パターンを有するレジストマスク（第４レジストマスク２２）を用いたエッチングにより、前記第１の有機絶縁膜と第２の有機絶縁膜をエッチングストッパーとして前記第１の絶縁膜と第２の絶縁膜とを同時にエッチングし前記接続孔（開孔２１）を前記第１の有機絶縁膜表面まで延在させると共に配線溝（１２，１２ａ）を形成する工程と、前記配線溝パターンを有するレジストマスクを除去後、前記配線溝（１２，１２ａ）底の第２の有機絶縁膜（ＢＣＢ膜６）と前記接続孔（１４）底の第１の有機絶縁膜（ＢＣＢ膜４）を同時にエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。
【００２３】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、第３の有機絶縁膜をこの順に積層して形成した後に前記第３の有機絶縁膜上に無機膜を設ける工程と、前記無機膜上に形成した接続孔パターンを有するレジストマスク（第２レジストマスク２０）を用いたエッチングにより、前記第１の有機絶縁膜をエッチングストッパーとして前記無機膜と第３の有機絶縁膜と第２の絶縁膜と第２の有機絶縁膜と第１の絶縁膜とをエッチングし接続孔（１４）を形成する工程と、前記レジストマスクを除去後、反射防止膜（ＡＲＣ膜２３、埋込ＡＲＣ膜２４）を全面に塗布する工程と、配線溝パターンを有するレジストマスク（第５レジストマスク２５）を用いたエッチングにより、前記第２の有機絶縁膜をエッチングストッパーとして前記第２の絶縁膜をエッチングし配線溝（１２，１２ａ）を形成する工程と、前記配線溝パターンを有するレジストマスクと前記反射防止膜を除去後、前記配線溝（１２，１２ａ）底の第２の有機絶縁膜と前記接続孔（１４）底の第１の有機絶縁膜を同時にエッチングする工程とを含む。
【００２４】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、第３の有機絶縁膜をこの順に積層して形成した後に前記第３の有機絶縁膜上に無機膜を設ける工程と、前記無機膜上に形成した配線溝パターンを有するレジストマスク（第１レジストマスク１１）を用いたエッチングにより、前記第３の有機絶縁膜をエッチングストッパーとして前記無機膜をエッチングする工程と、前記レジストマスクを除去後、接続孔パターンを有するレジストマスク（第６レジストマスク２７）を用いたエッチングにより、前記第３の有機絶縁膜（ＢＣＢ膜８）と第２の絶縁膜と第２の有機絶縁膜と第１の絶縁膜の一部とを順次エッチングし接続孔（開孔２１）を形成する工程と、前記接続孔パターンを有するレジストマスクを除去後、前記無機膜（シリコン酸化膜１０）をマスクとして前記第３の有機絶縁膜をエッチングし、前記第１の有機絶縁膜と第２の有機絶縁膜をエッチングストッパーとして前記第１の絶縁膜と第２の絶縁膜とを同時にエッチングし、前記接続孔を前記第１の有機絶縁膜の表面まで延在させると共に配線溝（１２，１２ａ）を形成する工程と、前記配線溝（１２，１２ａ）底の第２の有機絶縁膜と前記接続孔（１４）底の第１の有機絶縁膜とを同時にエッチングする工程と、を含む。
【００２５】
あるいは、本発明の半導体装置の製造方法は、半導体素子が形成された基板上に第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、第３の有機絶縁膜をこの順に積層して形成した後に前記第３の有機絶縁膜上に第１の無機膜（シリコン酸化膜１０）および第２の無機膜（シリコン窒化膜２８）とをこの順に積層して設ける工程と、前記第２の無機膜上に形成した配線溝パターンを有するレジストマスク（第１レジストマスク１１）を用いたエッチングにより、前記第１の無機膜をエッチングストッパーとして前記第２の無機膜をエッチングする工程と、前記レジストマスクを除去後、接続孔パターンを有するレジストマスク（第６レジストマスク２７）を用いたエッチングにより、前記第１の無機膜と第３の有機絶縁膜と第２の絶縁膜と第２の有機絶縁膜と第１の絶縁膜の一部とを順次エッチングし接続孔（開孔２１）を形成する工程と、前記接続孔パターンを有するレジストマスクを除去後、前記第２の無機膜をマスクとして前記第１の無機マスクと前記第３の有機絶縁膜をエッチングした後、前記第１の有機絶縁膜と第２の有機絶縁膜をエッチングストッパーとして前記第１の絶縁膜と第２の絶縁膜とを同時にエッチングし、前記接続孔を前記第１の有機絶縁膜の表面まで延在させると共に配線溝（１２，１２ａ）を形成する工程と、前記配線溝（１２，１２ａ）底の第２の有機絶縁膜と前記接続孔（１４）底の第１の有機絶縁膜を同時にエッチングする工程とを含む。
【００２６】
上述した第１、第２、第３の有機絶縁膜のうち、少なくとも１つが有機高分子を主骨格としたＳｉ含有の有機薄膜である。そして、前記有機高分子がベンゼン環を含有する構造である。あるいは、前記有機高分子を主骨格としたＳｉ含有の有機薄膜は、ジビニルシロキサンベンゾシクロブテンが重合された重合体で構成される。
【００２７】
そして、上述した第１、第２の絶縁膜のうち少なくとも１つがＳｉ−Ｏ結合構造を主骨格とした水素含有の絶縁膜である。そして、前記Ｓｉ−Ｏ結合構造を主骨格とした水素含有の絶縁膜はポーラス構造である。あるいは、前記Ｓｉ−Ｏ結合構造を主骨格とした水素含有の絶縁膜が有機成分を含有する。あるいは、前記Ｓｉ−Ｏ結合構造を主骨格とした有機成分を含有する水素含有の絶縁膜は有機シルセスクオザンである。
【００２８】
そして、本発明の半導体装置の製造方法では、前記配線溝底の第２の有機絶縁膜と前記接続孔底の第１の有機絶縁膜を同時にエッチングする前に、酸素とフロロカーボンガスを含む混合ガスプラズマを用いてシリコン窒化膜からなる無機膜だけをエッチバックする。そして、ダマシン配線のためメタルのＣＭＰの際に最表面の無機膜を除去する。
【００２９】
あるいは、本発明の半導体装置の製造方法では、前記配線および接続孔のエッチング形成後、溝配線用のメタルの成膜前にヘリウムプラズマ中あるいはその他の不活性ガスをプラズマ励起したプラズマ中での処理を行う。
【００３１】
そして、本発明の半導体装置の製造方法では、アルゴンと酸素とフロロカーボンガスを含む混合ガスプラズマを用いて前記絶縁膜を前記有機絶縁膜に対して高い選択比でエッチングする。あるいは、前記有機絶縁膜のプラズマエッチングに際し、少なくとも窒素、水素、フロロカーボンを含む混合ガスを用いて、前記有機絶縁膜を前記絶縁膜に対して高い選択比でエッチングする。
【００３２】
すなわち、アルゴンと酸素とフロロカーボンガスを含む混合ガスのプラズマを用い前記有機絶縁膜をエッチングマスクあるいはエッチングストッパー層として前記絶縁膜を選択的にエッチングする。そして、窒素と水素の混合ガスにフロロカーボンガスを添加しプラズマ励起して前記有機絶縁膜を選択的にエッチングする。ここで、前記フロロカーボンガスは、ＣＦ₄ 、ＣＨＦ₃ 、ＣＨ₂ Ｆ₂ 、Ｃ₄ Ｆ₈ 、Ｃ₅ Ｆ₈ 、あるいは、これらの混合ガスである。
【００３３】
このようにすることで、ダマシン配線構造を形成する層間絶縁膜の誘電率は容易に低減できるようになる。そして、上記配線のピッチは大幅に小さくなり、微細で高密度の多層配線が高精度に形成できるようになる。
【００３４】
また、ダマシン配線と接続孔の底部のエッチングストッパーに有機絶縁膜を用い、接続孔底のエッチングストッパー膜と配線溝底のエッチングストッパー膜を同時にエッチング除去できるようになりＣｕ配線表面の損傷は皆無になる。また、（デュアル）ダマシン配線を多層化しても、層間絶縁膜の反りあるいはクラックの発生は大幅に低減する。このようにして高品質の多層配線が形成できるようになる。
【００３５】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による実施の形態を説明する。図１は本発明を適用した多層配線構造の断面図である。図１に示す配線構造は、２層のデュアルダマシン配線になっており、同じ構造を有する下層配線部１と上層配線部２とが積層して形成される場合を示している。以下、上層配線部２を詳細に説明する。なお、下層配線部１には下層デュアルダマシン配線３、下層ダマシン配線３ａが設けられている。
【００３６】
図１に示すように、下層配線部１上に接続孔のエッチングストッパーとして機能するＢＣＢ膜４が形成されている。これが第１の有機絶縁膜である。そして、第１の絶縁膜であるＡＬＣＡＰ^TM膜５、配線溝のエッチストッパーとして機能し第２の有機絶縁膜であるＢＣＢ膜６、第２の絶縁膜であるＡＬＣＡＰ^TM膜７、第３の有機絶縁膜であるＢＣＢ膜８から成る積層構造の低誘電率絶縁膜から構成される。
【００３７】
かかる積層構造の低誘電率絶縁膜に対して、配線溝は、上記第３の有機絶縁膜であるＢＣＢ膜８と第２の絶縁膜であるＡＬＣＡＰ^TM膜７と第２の有機絶縁膜であるＢＣＢ膜６に形成される。そして、この配線溝の底から、第１の絶縁膜であるとＡＬＣＡＰ^TM膜５と第１の有機絶縁膜であるＢＣＢ膜４とを貫く接続孔が形成される。図１の配線構造は上記のことを特徴としている。そして、上記配線溝および接続孔にメタルが埋め込まれて、上層デュアルダマシン配線９と上層ダマシン配線９ａが形成される。ここで、配線溝の幅寸法と接続孔の口径寸法は同一となっている。そして、上層デュアルダマシン配線９の幅寸法と上記下層デュアルダマシン配線３の幅寸法も同じである。
【００３８】
上述したように、低誘電率の絶縁膜であるところの第１、第２の絶縁膜を第１、第２および第３の有機絶縁膜で挟みこむことで、配線の実効誘電率を上昇させることなく、加工寸法精度の高い多層のＣｕ配線が可能となる。また、上記ＢＣＢ膜のような有機絶縁膜は、Ｃｕ拡散防止能が非常に高く、配線構造下部の基板上の半導体素子をＣｕ配線からのＣｕ汚染から完全に保護する。
【００３９】
ここで、上記有機絶縁膜は、ＢＣＢ膜（ジビニルシロキサンベンゾシクロブテン重合体で形成された有機膜）のように有機高分子を主骨格としたシリコン含有の有機膜であり、上記絶縁膜はＡＬＣＡＰ^TM（旭化成株式会社の化学物質の商品名）膜のようにＳｉ−Ｏ結合構造を主骨格とした水素あるいは有機成分含有の絶縁膜である。なお、接続孔のエッチングストッパーとして機能する第１の有機絶縁膜はかならずしも単層膜である必要はなく、有機成分とシリカ成分との混合比が段階的に異なる複層膜であってもかまわない。
【００４０】
有機高分子を主骨格としたシリコン含有の有機薄膜は、スピン塗付法及びプラズマ重合法のいずれの成膜方法で形成することも可能である。スピン塗付法が使用される場合、まず、出発原料であるモノマーが基板にスピン塗付される。更に、基板をアニールすることにより、モノマーが熱重合され、有機高分子を主骨格としたシリコン含有の有機薄膜が形成される。また、プラズマ重合法が使用される場合、出発原料であるモノマーが気化されて、モノマー蒸気が生成される。そのモノマー蒸気が不活性ガス中に導入され、更に重合されて、有機高分子を主骨格としたシリコン含有の有機薄膜が形成される。このような有機絶縁膜として使用できるものには、ＢＣＢ膜の他にポリアリルエーテル−Ｓｉ結合の有機絶縁膜があることを確認している。この他に、有機高分子を主骨格としたシリコン含有の有機薄膜としては、一般に有機シロキサン、または、芳香族および／あるいは炭化水素鎖を含む有機シロキサンで構成されるものであれば使用できる材料が存在する。
【００４１】
Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜は主にスピン塗布法で形成される。ここで、この絶縁膜が半導体装置を構成する層間絶縁膜として使用される場合、その比誘電率はシリコン酸化膜よりも低いことが好ましい。このようなＳｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜としては、上述したように全芳香族有機化合物で構成されているＡＬＣＡＰ^TMが使用され得る。更に、上記のＡＬＣＡＰ^TM膜の他に、シルセスキオキサン類の絶縁膜、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ₃ 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシリカ膜で形成してもよい。なお、これらの絶縁膜は多孔性を有していてもよい。ここで、シルセスキオキサン類の絶縁膜は、Ｓｉ−Ｏベースの誘電体膜であり、そのような絶縁膜としては、ＭＳＱ膜の他にシルセスキオキサン類であるハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン（Methylated Hydrogen Silsesquioxane）あるいはフルオリネーテッドシルセスキオキサン（Furuorinated Silsesquioxane）のような低誘電率膜がある。
【００４２】
次に、上記ＢＣＢ膜の具体的な製法について説明する。上述したように、ＢＣＢ膜はプラズマ重合法により形成される。1999 Symposium on VLSI Technologypp.45-46に記述があるように、以下のようなプロセスで形成可能である。図１８は、ＢＣＢ膜を形成するプラズマ重合装置１００を示す。プラズマ重合装置１００は、原料タンク１０１、液体流量制御器１０２、気化器１０３、気体流量制御器１０４、真空反応室１０５、ポンプ１０６、及びＲＦ電源１０７を含む。
【００４３】
原料タンク１０１は、ジビニルシロキサンベンゾシクロブテンモノマー１１１を気化器１０３に供給する。原料タンク１０１には、ジビニルシロキサンベンゾシクロブテンモノマー１１１が入っている。ジビニルシロキサンベンゾシクロブテンモノマー１１１は、室温で液体である。原料タンク１０１には、加圧Ｈｅガス１１２が供給されている。ジビニルシロキサンベンゾシクロブテンモノマー１１１は、加圧Ｈｅガス１１２により加圧され、液体流量制御器１０２を介して気化器１０３に送られる。
【００４４】
気化器１０３は、ジビニルシロキサンベンゾシクロブテンモノマー１１１を気化して気化モノマー１１４を生成し、真空反応室１０５に供給する。気化器１０３には、気体流量制御器１０４を介して、Ｈｅキャリアガス１１３が供給されている。ジビニルシロキサンベンゾシクロブテンモノマー１１１とＨｅキャリアガス１１３とは混合され、気化器１０３に含まれる気化室（図示されない）に送られる。気化室は、１．３×１０Ｐａ程度に減圧され、更に、２００℃程度に加熱されている。気化室に送られたジビニルシロキサンベンゾシクロブテンモノマー１１１は、瞬時に気化され、気化モノマー１１４が生成される。ジビニルシロキサンベンゾシクロブテンモノマー１１１の気化能は、０．１〜０．５ｇ／ｍｉｎ程度である。気化された気化モノマー１１４は真空反応室１０５に送られる。
【００４５】
真空反応室１０５では、気化モノマー１１４が重合され、ＢＣＢ膜１１６が基板１１５に形成される。真空反応室１０５は、ポンプ１０６によって減圧される。真空反応室１０５には、基板ヒータ１０５ａとシャワーヘッド１０５ｂとが設けられている。基板ヒータ１０５ａには、低周波電源（図示されない）が接続され、４３０ｋＨｚの低周波電圧が供給される。シャワーヘッド１０５ｂには、ＲＦ電源１０７が接続され、１３．５６ＭＨｚの高周波電圧が供給される。
【００４６】
基板ヒータ１０５ａに４３０ｋＨｚの低周波電圧が、シャワーヘッド１０５ｂに１３．５６ＭＨｚの高周波電圧が供給されると、基板ヒータ１０５ａとシャワーヘッド１０５ｂとの間に、Ｈｅプラズマ１１７が発生する。Ｈｅプラズマ１１７の中に、気化モノマー１１４が導入されると、ジビニルシロキサンベンゾシクロブテンが有するシクロ基の開環反応とビニル基の重合反応とが進行し、ジビニルシロキサンベンゾシクロブテン重合体からなるＢＣＢ膜１１６が基板１１５に形成される。
【００４７】
このような成膜方法により、耐熱性が４００℃以上、比誘電率ｋが２．４〜２．７であるＢＣＢ膜１１６が、実際に得られる。このＢＣＢ膜は２０％程度のシリカ成分を含むが、このような有機成分とシリカ成分あるいはシリコン成分とからなる複合膜も有機絶縁膜としてもよい。さらには、該有機成分と該シリカ成分あるいはシリコン成分の一部が窒化された複合膜も有機絶縁膜としてもよい。
【００４８】
一方、Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜を形成するＡＬＣＡＰ^TMは、Advanced Metallization Conference（ＡＭＣ）２０００，ｐｐ．１７１に記述されているような過程で形成される。
【００４９】
先ず、ａｌｉｐｈａｔｉｃポリマー（スペーサー）と溶媒を混ぜたシリカゾルを作成する。シリコンウエハ上に室温で混合液をスピンオン塗布する。その後１２０℃〜２００℃で溶媒を除去しながら、ゾルのｇｅｌａｔｉｏｎ反応を起こす。さらに４００℃まで加熱することによりスペーサーを除去する。このようなプロセスを経て、ＡＬＣＡＰ^TM膜が形成される。ＡＬＣＡＰ^TM膜の膜厚はスピンスピードとスピンコーティングプロセスによって決定される。最終的な誘電率は１．６〜２．７程度となる。
【００５０】
次に、本発明の特徴の１つとなる、低誘電率となる絶縁膜と有機絶縁膜のドライエッチングの方法について図２および図３を参照して説明する。以下では、有機高分子を主骨格としたシリコン含有の有機薄膜として、上述した方法で形成されたＢＣＢ膜が使用され、Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜として、ＡＬＣＡＰ^TM（旭化成株式会社製）で形成されたＡＬＣＡＰ^TM膜が使用される場合の、有機高分子を主骨格としたシリコン含有の有機薄膜とＳｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜のエッチング方法及びエッチング特性について説明する。
【００５１】
図２は、上述したＢＣＢ膜とＡＬＣＡＰ^TM膜およびプラズマＣＶＤによって生成されたシリコン窒化（ＳｉＮ）膜をそれぞれドライエッチングしたときのエッチング速度を示す。但し、エッチング条件は、以下の通りである。フロロカーボンガスであるＣＨ₂ Ｆ₂ ガスの流量は２０ｓｃｃｍ、Ａｒガスの流量は３００ｓｃｃｍ、Ｏ₂ ガスの流量を３ｓｃｃｍから１０ｓｃｃｍまで変えた。また、使用されているエッチング装置は、平行平板電極型のエッチング装置であり、電極間距離は、３５（ｍｍ）である。また、上部電極への供給電力は、７００（Ｗ）、下部電極への供給電力は、１００（Ｗ）、エッチング圧力は、２．６（Ｐａ）である。
【００５２】
図２に示されているように、ＡＬＣＡＰ^TM膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスをエッチングガスとしてエッチングすると、エッチングが進行する。一方、ＢＣＢ膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスプラズマをエッチングガスとしてエッチングしようとしても、Ｏ₂ 流量が５ｓｃｃｍ以下ではエッチングがほとんど進行しない。更には、ＳｉＮ膜はＡＬＣＡＰ^TM膜と同様にエッチングは可能である。
【００５３】
このように、ＢＣＢ膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスで発生されたプラズマに対して耐エッチング性を有する。またＢＣＢ膜がＳｉＮ膜の直下にある場合には、上記条件によるＳｉＮ膜のエッチバックが可能となる。
【００５４】
さらに別のエッチング条件においても、ＡＬＣＡＰ^TM膜のエッチング速度／ＢＣＢ膜のエッチング速度の比すなわちエッチングの選択比を高くすることができる。以下に上述のＢＣＢ膜とＡＬＣＡＰ^TM膜をそれぞれエッチングしたときのエッチング速度を示す。
【００５５】
ＡＬＣＡＰ^TM膜：約１．２μｍ／ｍｉｎ、ＢＣＢ膜：約２９ｎｍ／ｍｉｎであり、この場合のエッチング選択比は４０以上になる。但し、エッチング条件は以下の通りである。フロロカーボンガスはＣ₅ Ｆ₈ ガスでその流量は１３ｓｃｃｍ、Ａｒガスの流量は４００ｓｃｃｍ、Ｏ₂ ガスの流量は１８ｓｃｃｍである。また、使用されているエッチング装置は、平行平板電極型のエッチング装置であり、電極間距離は、３０（ｍｍ）である。また、上部電極への供給電力は、１８００（Ｗ）、下部電極への供給電力は、１５００（Ｗ）、エッチング圧力は、２．６（Ｐａ）である。この場合においても、ＢＣＢ膜は、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスで発生されたプラズマに対して耐エッチング性を有し、十分な選択比が確保される。
【００５６】
一方でＢＣＢ膜のエッチング時には、少なくとも窒素／水素／フロロカーボンを含む混合ガスプラズマを用いる。図３は、ＢＣＢ膜およびＡＬＣＡＰ^TM膜のエッチング速度のＣＨ₂ Ｆ₂ ガス流量依存性を示す。このエッチングで特徴となるところは、Ｎ₂ ガスとＨ₂ ガスの混合ガスを用いることである。
【００５７】
エッチング条件は以下の通りである。Ｎ₂ ガスの流量は２００ｓｃｃｍ、Ｈ₂ ガスの流量は３３０ｓｃｃｍである。また、使用されているエッチング装置は、平行平板電極型のエッチング装置であり、電極間距離は、４５（ｍｍ）である。また、上部電極への供給電力は、１８００（Ｗ）、下部電極への供給電力は、１５０（Ｗ）、エッチング圧力は、１３（Ｐａ）である。但し、ＡＬＣＡＰ膜のエッチング時には、下部電極への供給電力は０（Ｗ）とした。
【００５８】
図３によると、ＣＨ₂ Ｆ₂ ガス流量の増加と共にＢＣＢ膜エッチング速度が増加し、エッチング可能となる。一方で、下部電極供給電力を０としたＡＬＣＡＰ^TM膜のエッチング速度はほぼ０である。このように、図３に示すエッチングでは、図２の場合とは逆に、ＢＣＢ膜のエッチング速度／ＡＬＣＡＰ^TM膜のエッチング速度の比を増大させることが可能になる。
【００５９】
このようなエッチングであると、ＡＬＣＡＰ^TMが側壁にあってもほとんどダメージを受けずに下層のＢＣＢ膜をエッチング加工することが可能となる。また、上記ガス系を用いてＣｕ配線上のＢＣＢ膜をエッチングしてもＣｕ配線の腐食が進行しないことが確認された。
【００６０】
以上から上記窒素／水素／フロロカーボンを含む混合ガスプラズマをＢＣＢ膜のエッチングに用いることは、ＡＬＣＡＰ^TM膜の側壁保護の面からも、Ｃｕ腐食の面からも適当であることがわかる。また、このエッチングでは基板の温度を零度以下にするとよい。このようにすると、上記の側壁保護は更に促進されるようになる。
【００６１】
上記の図２、図３ではＢＣＢ膜とＡＬＣＡＰ^TM膜の場合について示している。図２，図３に示したエッチングガスの選択効果はこれに限定されるものではなく、一般に、有機高分子を主骨格としたシリコン含有の有機薄膜のエッチング速度／Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜のエッチング速度の比は、エッチング装置には余り依存しないため、図２あるいは図３で説明したのと同じエッチングガスの選択により、大きくしたり小さくしたりすることが容易である。なお、上記のエッチングに使用するフロロカーボンとしては、上記の他に、ＣＦ₄ 、ＣＨＦ₃ 、Ｃ₄ Ｆ₈ 等を用いても同様の効果が生じる。
【００６２】
上述したように、本発明による実施の形態では、有機高分子を主骨格としたシリコン含有の有機薄膜をエッチングマスクあるいはエッチングストッパーとして用い、Ｓｉ−Ｏを主骨格とした水素あるいは有機含有の絶縁膜を低誘電率膜として用いる例を示しているが、同様のプロセスによって同様な層間絶縁膜の構造を得ることができれば、上記のような膜に限定されず、他のいかなる低誘電率膜も代替に利用することは可能である。
【００６３】
以上に説明されているように、本実施の形態の半導体装置は、Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜を主たる配線層間膜とし、有機高分子を主骨格としたシリコン含有の有機薄膜をエッチングマスクあるいはエッチングストッパー層に用いる構造を有する。
【００６４】
また、本実施の形態の半導体装置の製造方法は、Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜と、有機高分子を主骨格としたシリコン含有の有機薄膜とを積層する工程と、有機高分子を主骨格としたシリコン含有の有機薄膜をエッチングマスクあるいはエッチングストッパー層に用い、Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜を選択的にエッチングする工程とを含む。あるいは、上記Ｓｉ−Ｏ構造を主骨格とした水素あるいは有機含有の絶縁膜をエッチングさせないで、有機高分子を主骨格としたシリコン含有の有機薄膜を選択的にエッチングする工程を含む。また、半導体装置の製造方法は、有機高分子を主骨格としたシリコン含有の有機薄膜を接続孔底のエッチングストッパーとして用い、配線溝底と接続孔底のエッチングストッパー膜を同時にエッチングする実施形態で使用され得る。
【００６５】
以下、使用形態が実施例により更に詳細に説明される。
【００６６】
【実施例】
［実施例１］
図４乃至図７は、実施例１に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。ここで、図１に示したものと同様のものは同一符号で示される。
【００６７】
先ず、図４（ａ）に示されているように、下部配線部１の上面にＢＣＢ膜４が形成される。このＢＣＢ膜４は後述されるようにＡＬＣＡＰ^TM膜５をエッチングする際のエッチングストッパーとして機能する。更に、ＢＣＢ膜４の上面に、ＡＬＣＡＰ^TM膜５が形成される。更に、ＡＬＣＡＰ^TM膜５の上面に、別のＢＣＢ膜６が形成される。このＢＣＢ膜６は後述するようにＡＬＣＡＰ^TM膜７をエッチングする際のエッチングストッパーとして機能する。そして、ＢＣＢ膜６の上面に、ＡＬＣＡＰ^TM膜７が形成される。更に、ＡＬＣＡＰ^TM膜７の上面に、別のＢＣＢ膜８と、シリコン酸化膜１０とが、順次に形成される。後述されるように、ＢＣＢ膜８とシリコン酸化膜１０とは、ＡＬＣＡＰ^TM膜７、ＢＣＢ膜６、ＡＬＣＡＰ^TM膜５をエッチングする際のハードマスクになる。
【００６８】
続いて、図４（ｂ）に示されるように、公知のフォトリソグラフィー技術で配線溝パターンの第１レジストマスク１１が形成され、これをエッチングマスクとして、シリコン酸化膜１０、ＢＣＢ膜８、ＡＬＣＡＰ^TM膜７が、順次にエッチングされ、図４（ｃ）に示すように配線溝１２，１２ａが形成される。
【００６９】
上記のＢＣＢ膜８のエッチングにおいては、図３で説明したようなエッチングガスを用いる。すなわち、窒素／水素／フロロカーボンの混合ガスプラズマを用いる。
【００７０】
また、シリコン酸化膜１０およびＡＬＣＡＰ^TM膜７のエッチングにおいては、図２で説明したようなエッチングガスを用いる。すなわち、酸素とフロロカーボンガスおよびアルゴンを含む混合ガスをエッチングガスである。このようなエッチングガスであると、ＢＣＢ６のエッチングは進行しない。すなわち、エッチングストッパーとして機能する。ここで、タイムモジュレーションプラズマを使用してもよい。タイムモジュレーションプラズマを用いることによってＡＬＣＡＰ^TM膜７の側壁に保護膜層が厚く形成され、ボーイングの無い良好な配線溝の形状がえられる。
【００７１】
続いて図５（ａ）に示されているように、窒素／水素プラズマによって上記第１レジストマスク１１が剥離される。特願２００１−０４７３５８号に示されているように、ＢＣＢ膜のようなシリコン含有の有機膜は窒素／水素によっておかされないので、層間膜の腐食無しにアッシングすることが可能である。
【００７２】
続いて、図５（ｂ）に示されているように、再度フォトリソグラフィー技術で第２レジストマスク１３が形成される。ここで、第２レジストマスク１３は、配線溝１２上に接続孔パターンを有する。
【００７３】
続いて、図５（ｃ）に示されているように、第２レジストマスク１３をエッチングマスクにして、上記接続孔パターン下のＢＣＢ膜６、ＡＬＣＡＰ^TM膜５が順次ドライエッチングされ、接続孔１４が形成される。ここで、ＢＣＢ膜６のエッチングにおいては、図３で示したように、窒素／水素／フロロカーボンの混合ガスプラズマを用いる。この混合ガスプラズマを用いると側壁のＡＬＣＡＰ^TM膜７を損傷させるおそれが少なく、接続孔の側壁のサイドエッチング発生はほとんど無い。ここで、ドライエッチング時の基板の温度を零度以下の低温にすると、エッチング時に側壁保護がなされて、接続孔の側壁のサイドエッチングとそれに伴うボーイング発生は皆無になる。
【００７４】
また、ＡＬＣＡＰ^TM膜５のエッチングは図２で示したような条件で行う。この際も上述したように、ドライエッチングにおいてタイムモジュレーションプラズマを使用してもよい。タイムモジュレーションプラズマを用いることによって側壁保護膜層が厚く形成され、良好な形状がえられる。
【００７５】
次に、窒素／水素プラズマによって第２レジストマスク１３が剥離される。この場合も、上述したように、シリコン含有の有機膜は窒素／水素によっておかされないので、層間膜の腐食無しにアッシングすることが可能である。ただし、下層のＡＬＣＡＰ^TM膜５をオーバーエッチングする間にレジストを消失させることができれば、窒素／水素アッシングを行う必要はない。
【００７６】
このようにして、図６（ａ）に示されているように、配線溝１２，１２ａがＡＬＣＡＰ^TM膜７に形成され、接続孔１４がＡＬＣＡＰ^TM膜５に形成される。ここで、ＢＣＢ膜６，４はＡＬＣＡＰ^TM膜のエッチングストッパーとして機能し、配線溝の深さは高精度に制御される。更には、配線溝１２の寸法と接続孔１４の口径寸法は同一になるように容易に制御される。
【００７７】
続いて、図６（ｂ）に示されているように、パターニングされたシリコン酸化膜１０をハードマスクにして、接続孔１４底のＢＣＢ膜４と配線溝１２，１２ａ底のＢＣＢ膜６を、図３で説明したように窒素／水素／フロロカーボンの混合ガスプラズマを用いて同時にエッチングする。
【００７８】
この混合ガスプラズマを用いると、ＢＣＢ膜４の下層デュアルダマシン配線３のＣｕ配線を酸化させるおそれが無い。そして、上述したようにＡＬＣＡＰ^TM膜５，７の側壁を損傷させるおそれが少ない。このように接続孔１４底に配線溝１２，１２ａ底と同様の膜を設けることでＣｕ損傷の少ないエッチングを行うことが可能となる。また、接続孔１４と下層デュアルダマシン配線３とが目合わせずれてしまった場合に、第２の従来例で示したような、接続孔１４エッチング時の下層配線への突き抜けが抑制でき高精度なエッチング加工が可能となる。
【００７９】
次に、図６（ｃ）に示されるように、全面にＨｅプラズマ１５を照射する。これは、接続孔１４、配線溝１２，１２ａおよびシリコン酸化膜とＣｕ配線との密着性を高くし、ＣＭＰ研磨に耐えうるようにするためである。
【００８０】
続いて、図７（ａ）に示されているように、全面にバリア膜１６とＣｕ膜１７が形成される。ここで、バリア膜１６は窒化タンタル（ＴａＮ）である。そして、図７（ｂ）に示されているように、バリア膜１６とＣｕ膜１７はＣＭＰ法で不要部分が研磨除去され、バリアメタル１８とＣｕ配線１９とから成る上層デュアルダマシン配線９が形成される。この時、ＣＭＰ法にてシリコン酸化膜／ＢＣＢ膜の高選択ポリッシングを行うことで、最表層のシリコン酸化膜はほぼ完全に除去された状態になる。このようにして、図１で説明した配線構造ができあがことになる。ここで、上記ＢＣＢ膜８は、ＣＭＰ工程で研磨ストッパーとしても機能する。
【００８１】
このようにハードマスクとして用いたシリコン酸化膜を除去することにより、配線間層間膜が誘電率３以下の材料によって構成されるため、更なる配線間容量の低下が見込める。
【００８２】
実施例１の半導体の製造方法では、エッチングストッパーとしてＢＣＢ膜、層間絶縁膜の大部分を占める領域にＡＬＣＡＰ^TM膜を用いた例を示したが、同様の特性を示す膜であれば、これらの膜に限定されない。さらに実施例１のハードマスクとして、シリコン酸化膜を用いた例を示したが、同様のプロセスを行うことのできる膜であれば、これらの膜、ならびに組み合わせ、さらには層数に限定されない。即ち、シリコン窒化膜やＳｉＣ、ＳｉＣＮ、ＳｉＯＮなどを用いたり、２層や３層以上の無機膜を使用してもよい。
【００８３】
上述したように、実施例１の半導体装置の製造方法では、配線溝低と接続孔底にエッチングストッパーとなるＢＣＢ膜を設け、配線溝底と接続孔底のＢＣＢ膜を同時にエッチングしているため、Ｃｕ配線の損傷が少なく、微細で高精度のダマシン配線の形成が可能になる。
【００８４】
［実施例２］
図８、図９は、実施例２に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。以下、実施例１と同様のものは同一符号で示す。
【００８５】
先ず、図８（ａ）に示されているように、図４（ａ）で説明したのと同様に下部配線部１の上面にＢＣＢ膜４、ＡＬＣＡＰ^TM膜５、ＢＣＢ膜６、ＡＬＣＡＰ^TM膜７、ＢＣＢ膜８およびシリコン酸化膜１０が、順次に積層して形成される。
【００８６】
続いて、図８（ｂ）に示すようにフォトリソグラフィー技術を用いて接続孔パターンを有する第３レジストマスク２０が形成され、上述したシリコン酸化膜１０、ＢＣＢ膜８、ＡＬＣＡＰ^TM膜７、ＢＣＢ膜６、ＡＬＣＡＰ^TM膜５が、実施例１と同様にして、それぞれ順次にエッチングされる。このようにして、図８（ｃ）に示されているように、ＡＬＣＡＰ^TM膜５の途中まででエッチング停止された開孔２１が形成される。
【００８７】
この際、ＡＬＣＡＰ^TM膜５，７のドライエッチングにタイムモジュレーションプラズマを使用してもよい。タイムモジュレーションプラズマを用いることによって上述したように側壁保護膜層が厚く形成され、良好な形状がえられる。また、ＢＣＢ膜エッチングにおいては、窒素／水素／フロロカーボンの混合ガスプラズマを用いる。この混合ガスプラズマを用いると、下層や側壁のＡＬＣＡＰ^TM膜５，７を損傷させるおそれが少ない。
【００８８】
続いて、図９（ａ）に示されているように、第３レジストマスク２０は上述した窒素／水素プラズマによって剥離され開孔２１のみとなる。但し、ＡＬＣＡＰ^TM膜５をエッチングするまでにレジストを消失させることができれば、窒素／水素アッシングを行う必要はない。
【００８９】
続いて、図９（ｂ）に示されているように、開孔２１が露出した配線溝パターンを有する第４レジストマスク２２が形成される。そして、図９（ｃ）に示されているように、第４レジストマスク２２をエッチングマスクにしてシリコン酸化膜、ＢＣＢ膜、ＡＬＣＡＰ^TM膜が上述したのと同様にして順次エッチングされ、配線溝１２，１２ａが形成される。更に、開孔２１のＡＬＣＡＰ^TM膜５も配線溝１２ａのＡＬＣＡＰ^TM膜７のエッチング中にエッチングされ、接続孔１４が形成される。ここで、配線溝１２，１２ａ底のＢＣＢ膜６と接続孔１４底のＢＣＢ膜４で上記ドライエッチングが停止する。この際、ＡＬＣＡＰ^TM膜５，７のエッチングにタイムモジュレーションプラズマを使用してもよい。このＡＬＣＡＰ^TM膜５，７のエッチングでは、図２で説明したようなエッチングガスが使用される。
【００９０】
以後の工程は、第１実施例の図６、図７で説明したのと同様にして、上層デュアルダマシン配線、上層ダマシン配線が形成される。
【００９１】
実施例２の半導体装置の製造方法においても、第１実施例の場合と同様に、接続孔底にエッチングストッパーとなるＢＣＢ膜を設け、接続孔底と配線溝底のＢＣＢ膜を同時にエッチングしているため、Ｃｕの損傷が少なく、精度の高いプロセスを行うことが可能になる。
【００９２】
［実施例３］
図１０、図１１は、実施例３に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。ここで、上記の実施例と同様のものは同一符号で示す。なお、以降、明記しない場合は、シリコン酸化膜、ＢＣＢ膜あるいはＡＬＣＡＰ^TM膜のエッチングは、上記実施例１，２で説明したのと同じである。
【００９３】
先ず、図１０（ａ）に示されているように、図４（ａ）で説明したのと同様にして下部配線部１の上面にＢＣＢ膜４、ＡＬＣＡＰ^TM膜５、ＢＣＢ膜６、ＡＬＣＡＰ^TM膜７、ＢＣＢ膜８およびシリコン酸化膜１０が、順次に積層して形成される。
【００９４】
続いて、図１０（ｂ）に示すようにフォトリソグラフィー技術を用いてシリコン酸化膜１０上に接続孔パターンを有する第３レジストマスク２０が形成され、図１０（ｃ）に示すように、第３レジストマスク２０をエッチングマスクにしてＢＣＢ膜４表面に達する接続孔１４がエッチングで形成される。そして、上述したように第３レジストマスク２０をアッシングで除去する。このようにして図１１（ａ）に示す構造になる。
【００９５】
続いて、図１１（ｂ）に示されているように、シリコン酸化膜１０の上面に、反射防止膜であるＡＲＣ膜２３ならびに配線溝パターンを有する第５レジストマスク２５が形成される。ここで、接続孔内には埋込ＡＲＣ膜２４が形成され接続孔底のＢＣＢ膜４を保護する役割を果たす。
【００９６】
続いて、図１１（ｃ）に示されているように、第５レジストマスク２５および埋込ＡＲＣ膜２４をエッチングマスクにし、図２で説明したドライエッチングで、ＢＣＢ膜６をエッチングストッパーとし、上述したシリコン酸化膜１０、ＢＣＢ膜８、ＡＬＣＡＰ^TM膜７が順次エッチングされ、配線溝１２，１２ａが形成される。接続孔底のＢＣＢ膜４は埋込ＡＲＣ２４によりエッチングプラズマから保護される。
【００９７】
以後の工程は、上記第５レジストマスク２５および（埋込）ＡＲＣ膜２４，２３が上記のアッシング方法で除去される。そして、第１実施例の図６、図７で説明したのと同様にして、上層デュアルダマシン配線、上層ダマシン配線が形成される。この場合も、従来例１，２に説明したのと同様の効果が生じる。
【００９８】
［実施例４］
図１２、図１３は、実施例４に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。以下、上記実施例と同様のものは同一符号で示す。なお、以降、明記しない場合は、シリコン酸化膜、ＢＣＢ膜あるいはＡＬＣＡＰ^TM膜のエッチングは、上記実施例１，２で説明したのと同じである。
【００９９】
先ず図１２（ａ）に示されているように、図４（ａ）で説明したのと同様にして下部配線部１の上面にＢＣＢ膜４、ＡＬＣＡＰ^TM膜５、ＢＣＢ膜６、ＡＬＣＡＰ^TM膜７、ＢＣＢ膜８およびシリコン酸化膜１０が、順次に積層して形成される。
【０１００】
続いて、図１２（ｂ）に示されているように、配線溝パターンを有する第１レジストマスク１１が形成され、これをエッチングマスクにしたドライエッチングで、図１２（ｃ）に示されているように、シリコン酸化膜１０がエッチングされ、上記配線溝パターンが転写されて開口２６が形成される。更に、Ｎ₂ ／Ｈ₂ プラズマによりレジストマスク１１がアッシング除去される。この際、ＢＣＢ膜が露出しているが、上述したようにＢＣＢ膜は、Ｎ₂ ／Ｈ₂ プラズマに対して耐エッチング性を有しエッチングされることはない。
【０１０１】
続いて、図１３（ａ）に示されているように、接続孔パターンを有する第６レジストマスク２７が形成され、第６レジストマスク２７をマスクとして、ＢＣＢ膜８がエッチングされる。そして、その下部のＡＬＣＡＰ^TM膜、ＢＣＢ膜、ＡＬＣＡＰ^TM膜が、順次にエッチングされて図１３（ｂ）に示すように、開孔２１が形成される。
【０１０２】
そして、図１３（ｃ）に示されているように、図３で説明したように、ＡＬＣＡＰ^TM膜５、ＡＬＣＡＰ^TM膜７のエッチングは抑制され、ＢＣＢ膜８が選択的にエッチングされ開口２６ａが形成される。このようにして、ＢＣＢ膜８、ＡＬＣＡＰ^TM膜７、ＢＣＢ膜６、およびＡＬＣＡＰ^TM膜５の中間深さの領域に開孔２１が形成される。この段階では、開孔２１はＢＣＢ膜４表面には達しない。
【０１０３】
続いて、ＡＬＣＡＰ^TM膜７と残りのＡＬＣＡＰ^TM膜５とが酸素とフロロカーボンの混合ガスプラズマでエッチングされ、図６（ａ）で示した構造になる。この際、接続孔１４底部に現われるＢＣＢ膜４および配線溝１２，１２ａ底のＢＣＢ膜６はエッチングストッパーとして作用する。以後の工程は、図６および図７に基づいて説明した通りである。この場合も、従来例１，２，３に説明したのと同様の効果が生じる。
【０１０４】
［実施例５］
図１４乃至図１６は、実施例５に係る半導体装置の構造および半導体装置の製造方法を示す断面図である。この場合も上記の実施例と同様のものは同一符号で示す。なお、以降、明記しない場合は、シリコン酸化膜、ＢＣＢ膜あるいはＡＬＣＡＰ^TM膜のエッチングは、上記実施例１，２で説明したのと同じである。
【０１０５】
先ず、図１４（ａ）に示されているように、図４（ａ）で説明したのと同様にして下部配線部１の上面にＢＣＢ膜４、ＡＬＣＡＰ^TM膜５、ＢＣＢ膜６、ＡＬＣＡＰ^TM膜７、ＢＣＢ膜８、シリコン酸化膜１０およびシリコン窒化膜２８が、順次に積層して形成される。
【０１０６】
続いて、図１４（ｂ）に示されているように、シリコン窒化膜２８の上面に配線溝パターンを有する第１レジストマスク１１が形成される。そして、第１レジストマスク１１をエッチングマスクとして、シリコン窒化膜２８がエッチングされ、図１４（ｃ）に示すように、シリコン窒化膜２８に配線溝パターンが転写され開口２９が形成される。そして、酸素プラズマにより第１レジストマスク１１がアッシング除去される。
【０１０７】
続いて、図１５（ａ）に示されているように、接続孔パターンを有する第６レジストマスク２７が形成され、図１５（ｂ）に示すように開孔２１が形成される。そして、シリコン窒化膜２８をエッチングのマスクにしてシリコン酸化膜１０とＢＣＢ膜８とがドライエッチングされる。このようにして、図１５（ｃ）に示すような開孔２１と開口２９ａが形成される。
【０１０８】
続いて、図１６（ａ）に示されているように、上述したようにパターニングされたシリコン窒化膜とシリコン酸化膜とをハードマスクとして、ＡＬＣＡＰ^TM膜７とＡＬＣＡＰ^TM膜５が酸素とフロロカーボンの混合ガスプラズマでエッチングされ、配線溝１２，１２ａと接続孔１４とが形成される。その際、配線溝１２，１２ａの底部に現われるＢＣＢ膜６および接続孔１４底のＢＣＢ膜４はエッチングストッパーとして作用する。
【０１０９】
更に、図２で示したようなフロロカーボン／酸素の混合ガスを用いて、図１６（ｂ）に示すようにシリコン窒化膜（ＳｉＮ）を選択的にエッチングしシリコン酸化膜１０を露出させる。フロロカーボン／酸素の混合ガスの条件を適当にすることで、ＢＣＢ膜６やＢＣＢ膜４を損傷すること無く、シリコン窒化膜をエッチバックすることが可能である。ここで、ＣＭＰの補強用にシリコン窒化膜を一部残しておいてもよい。
【０１１０】
その後、図３で説明したような窒素／水素／フロロカーボンの混合ガスプラズマを用いて、ＢＣＢ膜４，６を選択的に同時にエッチングする。このようにして、配線溝１２，１２ａと接続孔１４が形成される。この混合ガスプラズマを用いると、ＢＣＢ膜４の下層のＣｕを酸化させるおそれが無い。また側壁のＡＬＣＡＰ^TM膜５およびＡＬＣＡＰ^TM膜７を損傷させるおそれが少ない。
【０１１１】
以後の工程は、図７に基づいて説明した通りである。なお、上記シリコン窒化膜の残存する一部およびシリコン酸化膜はＣＭＰで研磨除去してもよい。この場合も、従来例１，２，３，４に説明したのと同様の効果が生じる。
【０１１２】
実施例５の半導体の製造方法では、下層にシリコン酸化膜、上層にシリコン窒化膜を用いた２層の無機膜を用いた例を示したが、同様のプロセスを行うことのできる膜であれば、これらの膜、ならびに組み合わせ、さらには層数に限定されない。即ち、下層にシリコン窒化膜、上層にシリコン酸化膜を用いてもよいし、ＳｉＣやＳｉＣＮ、ＳｉＯＮなどを用いたり、単層や３層以上の無機膜を使用してもよい。
【０１１３】
［実施例６］
前述したような実施例でもって、シリコン基板３１に素子分離絶縁膜３２で分離され、コンタクトプラグ３３の形成された層間絶縁膜３４で被覆されたＭＯＳＦＥＴ３５上に、ダマシン構造のＣｕ多層配線が形成される実施例を図１７を参照して説明する。以下に、その構造的な特徴を示す。
【０１１４】
ＭＯＳＦＥＴ３５上のシリコン酸化膜で成る層間絶縁膜３４の表面はＣＭＰ法により平坦化されている。ここで、層間絶縁膜３４の膜厚は７００ｎｍ程度である。この層間絶縁膜３４にはＭＯＳＦＥＴ３５の拡散層およびゲート電極に至る０．１μｍφのコンタクトホールが形成され、このコンタクトホールに、Ｔａ（１０ｎｍ）／ＴａＮ（１０ｎｍ）のバリアメタルで囲まれたＣｕ材料のコンタクトプラグ３３が形成されている。
【０１１５】
上記層間絶縁膜３４上に配線溝のエッチングストッパーである第２の有機絶縁膜３７として３０ｎｍ厚のＤＶＳ（ジビニルシロキサン）−ＢＣＢ膜が形成されている。そして、第２の有機絶縁膜３７上には３００ｎｍ厚のポーラス有機シリカ膜で第２の絶縁膜３８が形成され、その上部に第３の有機絶縁膜３９として３０ｎｍ厚のＤＶＳ−ＢＣＢ膜が形成されている。
【０１１６】
第１層ダマシン配線４１は、上記ＤＶＳ−ＢＣＢ膜／ポーラス有機シリカ膜／ＤＶＳ−ＢＣＢ膜からなる積層絶縁膜を貫く配線溝にＴａ（１０ｎｍ）／ＴａＮ（１０ｎｍ）のバリアメタルで覆われたＣｕ配線が埋め込まれた構造となっている。そして、第１層ダマシン配線４１は、コンタクトプラグ３３に接続され、第１層ダマシン配線４１上には、接続孔のエッチングストッパー膜として３０ｎｍ厚のＤＶＳ−ＢＣＢ膜から成る第１の有機絶縁膜４０が形成されている。
【０１１７】
更に、４００ｎｍ厚のポーラス有機シリカ膜で第１の絶縁膜３６が形成され、配線溝エッチングストッパー膜として３０ｎｍ厚のＤＶＳ−ＢＣＢ膜で第２の有機絶縁膜３７ａが形成されている。そして、第２の有機絶縁膜３７ａ上には３００ｎｍ厚のポーラス有機シリカ膜から成る第２の絶縁膜３８ａと、第３の有機絶縁膜３９ａとして３０ｎｍ厚のＤＶＳ−ＢＣＢ膜が形成されている。
【０１１８】
この積層構造絶縁膜に対して、上述したようにＤＶＳ−ＢＣＢ膜／ポーラス有機シリカ膜／ＤＶＳ−ＢＣＢ膜を貫く配線溝にバリアメタルとＣｕ配線の埋め込まれた第２層ダマシン配線４３が形成されている。なお、配線溝は必ずしも第２の有機絶縁膜３７ａをつらぬいている必要はなく、配線溝底部が第２の有機絶縁膜３７ａ内に存在してもよい。第２層ダマシン配線４３の底部より、第１の絶縁膜３６と第１の有機絶縁膜４０を貫く第１ビアプラグ４２が形成されており、第１層ダマシン配線４１に接続されている。
【０１１９】
第２層ダマシン配線４３上には、ビアエッチングストッパー膜として３０ｎｍ厚のＤＶＳ−ＢＣＢ膜から成る第１の有機絶縁膜４０ａが形成されている。さらに、４００ｎｍ厚のポーラス有機シリカ膜で第１の絶縁膜３６ａが形成され、配線溝エッチングストッパー膜としての３０ｎｍ厚のＤＶＳ−ＢＣＢ膜から成る第２の有機絶縁膜３７ｂが形成されている。
【０１２０】
そして、第２の有機絶縁膜３７ｂ上には３００ｎｍ厚のポーラス有機シリカ膜から成る第２の絶縁膜３８ｂが形成される。そして、第２の絶縁膜３８ｂ上に３０ｎｍ厚のＤＶＳ−ＢＣＢ膜から成る第３の有機絶縁膜３９ｂが形成されている。そして、第１、２層ダマシン配線と同様に、ＤＶＳ−ＢＣＢ膜／ポーラス有機シリカ膜／ＤＶＳ−ＢＣＢ膜を貫く配線溝に第３層ダマシン配線４５が形成されている。この第３層ダマシン配線４５の底部より、第１の絶縁膜３６ａと第１の有機絶縁膜４０ａを貫く第２ビアプラグ４４が形成されており、第２層ダマシン配線４３に接続されている。この第３層ダマシン配線４５上にはカバー膜として第１の有機絶縁膜４０ｂが形成されている。
【０１２１】
実施例６のようにデュアルダマシン配線を多層化しても、層間絶縁膜の反りあるいはクラックの発生は生じない。これは、積層する有機絶縁膜あるいは絶縁膜の熱膨張係数が小さくなるからである。このようにして高品質の多層配線が形成できるようになる。
【０１２２】
また、Ｃｕ配線幅の寸法とビアプラグの寸法とはほぼ全層にわたって同一にできる。このために、配線のピッチが小さくでき、微細で高密度の多層配線が容易に形成できるようになる。
【０１２３】
上記の実施の形態では、有機絶縁膜をＢＣＢ膜単層としたが、炭素／シリコン比の異なる有機絶縁膜の積層膜であるＤＶＳ−ＢＣＢ／ＳｉＣＮであってもよい。また、ＤＶＳ−ＢＣＢ膜に窒素をプラズマ添加したＤＶＳ−ＢＣＢＮ膜であってもよい。この場合の窒素の含有量は１〜１０％程度である。
【０１２４】
上記の実施例では、無機膜をハードマスクとしてエッチングマスクに使用する場合について説明しているが、ＢＣＢ膜のような有機高分子を主骨格としたＳｉ含有の有機絶縁膜をエッチングマスクにしてもよいことに言及しておく。
【０１２５】
また、上記の実施例ではデュアルダマシン配線の形成について説明したが、ダマシン配線のみを形成する場合でも同様に本発明は適用でき、同様の効果が生じることに言及しておく。この場合にも、ＢＣＢ膜のような有機高分子を主骨格としたＳｉ含有の有機絶縁膜をエッチングマスクあるいはエッチングストッパーとして、ＡＬＣＡＰ^TM膜のようなＳｉ−Ｏ結合構造を主骨格とした水素あるいは有機成分含有の絶縁膜を選択的にエッチングする。あるいは、逆に、発明の実施の形態で説明したようなエッチングガス選択により、ＡＬＣＡＰ^TM膜のようなＳｉ−Ｏ結合構造を主骨格とした水素あるいは有機成分含有の絶縁膜をエッチングしないで、ＢＣＢ膜のような有機高分子を主骨格としたＳｉ含有の有機絶縁膜を選択的にエッチングする。
【０１２６】
本発明は上記の実施の形態（あるいは実施例）に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【０１２７】
【発明の効果】
上述したように、本発明により、ダマシン配線構造を形成する層間絶縁膜の誘電率は大幅に低減でき、上記配線のピッチは大幅に小さくなり、微細で高密度の多層配線が高精度に形成できるようになる。
【０１２８】
また、ダマシン配線と接続孔の底部のエッチングストッパーに有機絶縁膜を用い、接続孔底のエッチングストッパー膜と配線溝底のエッチングストッパー膜を同時にエッチング除去できるようになりＣｕ配線表面の損傷は皆無になる。また、（デュアル）ダマシン配線を多層化しても、層間絶縁膜の反りあるいはクラックの発生は大幅に低減する。このようにして高品質の多層配線が形成できるようになる。
【０１２９】
そして、多層配線での寄生容量に起因した電力消費が抑制され、半導体装置の高性能化あるいは低消費電力化が促進される。
【図面の簡単な説明】
【図１】本発明を説明するための多層配線構造の断面図である。
【図２】本発明を説明するための層間絶縁膜のエッチング特性を示すグラフである。
【図３】本発明を説明するための層間絶縁膜の別のエッチング特性を示すグラフである。
【図４】本発明の実施例１を説明するための多層配線構造の製造工程順の断面図である。
【図５】上記工程の続きを示す製造工程順の断面図である。
【図６】上記工程の続きを示す製造工程順の断面図である。
【図７】上記工程の続きを示す製造工程順の断面図である。
【図８】本発明の実施例２を説明するための多層配線構造の製造工程順の断面図である。
【図９】上記工程の続きを示す製造工程順の断面図である。
【図１０】本発明の実施例３を説明するための多層配線構造の製造工程順の断面図である。
【図１１】上記工程の続きを示す製造工程順の断面図である。
【図１２】本発明の実施例４を説明するための多層配線構造の製造工程順の断面図である。
【図１３】上記工程の続きを示す製造工程順の断面図である。
【図１４】本発明の実施例５を説明するための多層配線構造の製造工程順の断面図である。
【図１５】上記工程の続きを示す製造工程順の断面図である。
【図１６】上記工程の続きを示す製造工程順の断面図である。
【図１７】本発明の実施例６を説明するための多層配線構造の断面図である。
【図１８】ＢＣＢ膜を堆積させる成膜装置である。
【図１９】第１の従来例を示すためのダマシン配線構造の製造工程順の断面図である。
【図２０】第２の従来例を示すデュアルダマシン配線構造の断面図である。
【図２１】第２の従来例の課題を説明するためのデュアルダマシン配線構造の断面図である。
【符号の説明】
１下層配線部
２上層配線部
３下層デュアルダマシン配線
４，６，８ＢＣＢ膜
５，７ＡＬＣＡＰ^TM
９，９ａ上層デュアルダマシン配線
１０シリコン酸化膜
１１第１レジストマスク
１２，１２ａ配線溝
１３第２レジストマスク
１４接続孔
１５Ｈｅプラズマ
１６バリア膜
１７Ｃｕ膜
１８バリアメタル
１９Ｃｕ配線
２０第３レジストマスク
２１開孔
２２第４レジストマスク
２３ＡＲＣ膜
２４埋込ＡＲＣ膜
２５第５レジストマスク
２６，２６ａ，２９，２９ａ開口
２７第６レジストマスク
２８シリコン窒化膜
３１シリコン基板
３２素子分離絶縁膜
３３コンタクトプラグ
３４層間絶縁膜
３５ＭＯＳＦＥＴ
３６，３６ａ第１の絶縁膜
３７，３７ａ，３７ｂ第２の有機絶縁膜
３８，３８ａ，３８ｂ第２の絶縁膜
３９，３９ａ，３９ｂ第３の有機絶縁膜
４０，４０ａ，４０ｂ第１の有機絶縁膜
４１第１層ダマシン配線
４２第１ビアプラグ
４３第２層ダマシン配線
４４第２ビアプラグ
４５第３層ダマシン配線
４６バリアメタル
４７Ｃｕ配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a damascene wiring structure including an interlayer insulating film and a manufacturing method thereof.
[0002]
[Prior art]
In recent VLSI devices, since it is necessary to integrate several million elements or more on a chip of several mm square, it is indispensable to miniaturize and multilayer the elements. In order to increase the device operation speed, it is important to reduce the wiring resistance and the interlayer capacitance. Particularly in logic devices, copper (Cu) is used as a wiring material to reduce wiring resistance, and the relative dielectric constant (about 3.9) is lower than that of a silicon oxide film to reduce parasitic capacitance between wirings. It is necessary to use a dielectric constant film.
[0003]
The Cu wiring is most noticed as a next-generation wiring material because of its low resistance and high reliability. However, unlike conventional aluminum materials, Cu is difficult to process by dry etching, and therefore, embedded wiring (damascene wiring) technology using a chemical mechanical polishing (CMP) method is performed. In this Cu embedded wiring technology, a wiring groove or connection hole (via) is formed in an insulating interlayer film, Cu is then embedded by sputtering or plating technology, excess Cu is removed by CMP, and a desired wiring or via plug is formed. It has gained.
[0004]
A conventional technique (hereinafter referred to as a first conventional example) that has been used for products so far will be described with reference to FIG. FIG. 19 is a cross-sectional view in the order of the manufacturing process of damascene wiring. As shown in FIG. 19A, a first silicon nitride film 202, a low dielectric constant film 203, a second silicon nitride film 204, and a silicon oxide film 205 are formed on an interlayer insulating film 201 on a semiconductor substrate (not shown). The layers are deposited by chemical vapor deposition (CVD) or the like. Then, a resist mask 206 is formed by a photolithography technique, and patterning is performed by etching the silicon oxide film 205 by a dry etching technique using the resist mask 206 as an etching mask.
[0005]
Next, as shown in FIG. 19B, the resist mask 206 is removed, and the second silicon nitride film 204 is formed by reactive ion etching (RIE) using the patterned silicon oxide film 205 as a hard mask. The low dielectric constant film 203 and the first silicon nitride film 202 are dry etched. In this way, the wiring groove 207 is formed. In the dry etching step, the ratio of the etching rate of the silicon nitride film / the etching rate of the silicon oxide film and the ratio of the etching rate of the low dielectric constant film / the etching rate of the silicon oxide film, that is, the etching selectivity ratio are increased. The selection of such a reaction gas is important.
[0006]
Next, as shown in FIG. 19C, a barrier film 208 is formed on the entire surface with tantalum nitride (TaN) or the like, and a Cu film 209 is formed by plating or the like so as to fill the wiring groove.
[0007]
Next, unnecessary portions of the Cu film 209 and the barrier film 208 are polished and removed by CMP. Here, the silicon oxide film 205 functions as a polishing stopper. In this way, damascene wiring 210 is formed as shown in FIG. However, in the wiring structure thus completed, the parasitic capacitance between the wirings increases as will be described later.
[0008]
Japanese Patent Application Laid-Open No. 2000-294633 proposes a structure using an organic insulating film as an etching stopper layer and hard mask at the bottom of the wiring trench. The technique described in the above publication (hereinafter referred to as a second conventional example) will be described with reference to FIG. FIG. 20 is a sectional view of a dual damascene wiring structure.
[0009]
As shown in FIG. 20, a lower wiring 312 is formed in the lower interlayer film 311. A first insulating film 313, a first organic insulating film 314, a second insulating film 315, and a second organic insulating film 316 are stacked. Here, the first insulating film 313 and the second insulating film 315 are defined as xerogel films.
[0010]
Then, a barrier metal 317 is formed on the side wall of the connection hole and the wiring groove, a Cu wiring 318 filling the connection hole and the wiring groove is formed, and a dual damascene wiring 319 is formed.
[0011]
[Problems to be solved by the invention]
As described above, in the first conventional example, in order to define the thickness of the damascene wiring, in other words, the depth of the wiring groove, the interlayer insulating film is formed by laminating the low dielectric constant film and the silicon nitride film. The thickness of the damascene wiring is defined by using the silicon nitride film as an etching stopper. In addition, the embedded Cu is vulnerable to oxygen plasma used for ashing for removing the resist mask and is easily oxidized, so it is often processed with a hard mask. Even in this case, a different type of film from the wiring material, for example, silicon It is necessary to use a nitride film.
[0012]
Thus, the silicon nitride film is frequently used in the wiring technique of the first conventional example. However, a silicon nitride film has a relative dielectric constant of about 7, and even if a low dielectric constant film having a relative dielectric constant of 3 or less is used as an interlayer insulating film, the effective dielectric constant increases. Reduction becomes difficult.
[0013]
One feature of the wiring structure of the second conventional example is that a damascene wiring, that is, a wiring groove is formed on the first organic insulating film 314 as described with reference to FIG. However, as shown in FIG. 21A, the depth of the connection hole 320 formed in the first insulating film 313 and the first organic insulating film 314 is formed in the second insulating film 315 and the second organic insulating film 316. When the depth is smaller than the depth of the wiring groove 321, the surface of the lower wiring 312 at the bottom of the connection hole 320 is exposed to the dry etching plasma 322 for a long time. Here, when the lower wiring 312 is made of Cu, it becomes a big problem in terms of corrosion and deterioration of Cu.
[0014]
Further, as shown in FIG. 21B, when misalignment occurs between the connection hole 320 and the lower wiring 312 during exposure, the lower interlayer film 311 is formed during overetching of the first insulating film 313 for forming the connection hole. A punch-through portion 323 is generated. Therefore, in the formation of the wiring structure, it is indispensable to consider the misalignment of the exposure. As a countermeasure, the above publication does not specifically describe misalignment at the time of exposure, but it is necessary to make the lower layer wiring width at the connection portion larger than the diameter of the connection hole. However, the wiring pitch is inevitably increased for this reason, and an increase in the wiring pitch increases the chip size. Ideally, in the minimum pitch wiring in the chip, it is desirable that the diameter of the connection hole and the width of the damascene wiring are substantially equal, and the diameter of the connection hole and the dimension of the wiring groove are the same.
[0015]
From the viewpoint described above, an etching stopper film is also required on the upper surface of the lower wiring 312, and the etching stopper film itself needs to have a low dielectric constant and to have a Cu diffusion preventing ability. However, in the above publication, it is not considered to form an etching stopper film on the base wiring 312 as a measure against misalignment of exposure.
[0016]
The main object of the present invention is to enable the formation of a low dielectric constant interlayer insulating film to be laminated and improve the etching selectivity of the interlayer insulating film to easily form a fine and highly accurate (dual) damascene wiring. There is to be able to do it. Another object of the present invention is to use an organic insulating film for the etching stopper film at the bottom of the connection hole of the damascene wiring so that the etching stopper film at the bottom of the connection hole and the etching stopper film at the bottom of the wiring groove can be simultaneously etched away. Another object of the present invention is to provide a manufacturing method with less damage on the Cu wiring.
[0017]
[Means for Solving the Problems]
Means for solving the above problems are expressed as follows. Technical matters appearing in the expression are appended with symbols and the like in parentheses (). The reference numerals and the like correspond to technical matters constituting at least one embodiment (example) of a plurality of embodiments (examples) of the present invention, in particular, the embodiment (example). This corresponds to the reference numerals attached to the technical matters expressed in the drawings. Such a code clarifies the correspondence and bridging between the technical matters described in the claims and the technical matters of the embodiments (examples). This correspondence / bridging does not mean that the technical matters described in the claims are interpreted as being limited to the technical matters of the embodiments (examples).
[0021]
In the method for manufacturing a semiconductor device of the present invention, the first organic insulating film (BCB film 4) and the first insulating film (ALCAP) are formed on the substrate on which the semiconductor element is formed.^TMFilm 5), second organic insulating film (BCB film 6), second insulating film (ALCAP)^TMForming a film 7) and a third organic insulating film (BCB film 8) in this order and then providing an inorganic film (silicon oxide film 10) on the third organic insulating film; By dry etching using a resist mask (first resist mask 11) having a wiring groove pattern formed on the substrate, the inorganic film, the third organic insulating film, and the second insulating film are used with the second organic insulating film as an etching stopper. Etching the film to form wiring grooves (12, 12a), and removing the resist mask, and then etching using a resist mask having a connection hole pattern (second resist mask 13). Etching the second organic insulating film and the first insulating film using the organic insulating film as an etching stopper to form a connection hole (14) connected to the wiring groove (12). And, after removing the resist mask having the connection hole pattern, simultaneously etching the second organic insulating film at the bottom of the wiring groove (12, 12a) and the first organic insulating film at the bottom of the connection hole (14). Including.
[0022]
Alternatively, in the method for manufacturing a semiconductor device according to the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. A step of providing an inorganic film on the third organic insulating film after forming the organic insulating films in this order, and a resist mask (third resist mask 20) having a connection hole pattern formed on the inorganic film. Etching at least the inorganic film, the third organic insulating film, the second insulating film, and the second organic insulating film by dry etching used to form a connection hole (opening 21); and the resist mask And removing the first insulating film and the first insulating film using the first organic insulating film and the second organic insulating film as etching stoppers by etching using a resist mask having a wiring groove pattern (fourth resist mask 22). Etching the two insulating films simultaneously to extend the connection hole (opening hole 21) to the surface of the first organic insulating film and forming a wiring groove (12, 12a), and the wiring groove pattern After removing the resist mask, the second organic insulating film (BCB film 6) at the bottom of the wiring groove (12, 12a) and the first organic insulating film (BCB film 4) at the bottom of the connection hole (14) are simultaneously etched. A method for manufacturing a semiconductor device.
[0023]
Alternatively, in the method for manufacturing a semiconductor device of the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. A step of providing an inorganic film on the third organic insulating film after the organic insulating films are stacked in this order, and a resist mask (second resist mask 20) having a connection hole pattern formed on the inorganic film. Etching used to etch and connect the inorganic film, the third organic insulating film, the second insulating film, the second organic insulating film, and the first insulating film using the first organic insulating film as an etching stopper A step of forming a hole (14), a step of applying an antireflection film (ARC film 23, embedded ARC film 24) over the entire surface after removing the resist mask, and a resist mask (fifth resist) having a wiring groove pattern Mask 25) Etching using the second organic insulating film as an etching stopper to etch the second insulating film to form a wiring groove (12, 12a), a resist mask having the wiring groove pattern, and the antireflection And a step of simultaneously etching the second organic insulating film at the bottom of the wiring trench (12, 12a) and the first organic insulating film at the bottom of the connection hole (14) after removing the film.
[0024]
Alternatively, in the method for manufacturing a semiconductor device of the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. A step of providing an inorganic film on the third organic insulating film after the organic insulating films are stacked in this order; and a resist mask (first resist mask 11) having a wiring groove pattern formed on the inorganic film. Etching using the third organic insulating film as an etching stopper by the etching used, and etching using a resist mask having a connection hole pattern (sixth resist mask 27) after removing the resist mask Thus, the third organic insulating film (BCB film 8), the second insulating film, the second organic insulating film, and a part of the first insulating film are sequentially etched to form a connection hole (opening 21). And removing the resist mask having the connection hole pattern, etching the third organic insulating film using the inorganic film (silicon oxide film 10) as a mask, and the first organic insulating film and the second organic insulating film Using the organic insulating film as an etching stopper, the first insulating film and the second insulating film are simultaneously etched to extend the connection hole to the surface of the first organic insulating film and to form a wiring groove (12, 12a). And a step of simultaneously etching the second organic insulating film at the bottom of the wiring groove (12, 12a) and the first organic insulating film at the bottom of the connection hole (14).
[0025]
Alternatively, in the method for manufacturing a semiconductor device of the present invention, the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third insulating film are formed on the substrate on which the semiconductor element is formed. After the organic insulating films are stacked in this order, a first inorganic film (silicon oxide film 10) and a second inorganic film (silicon nitride film 28) are stacked in this order on the third organic insulating film. And the second inorganic film using the first inorganic film as an etching stopper by etching using a resist mask (first resist mask 11) having a wiring groove pattern formed on the second inorganic film. Etching the film, and after removing the resist mask and etching using a resist mask having a connection hole pattern (sixth resist mask 27), the first inorganic film and the third organic insulating film Etching the second insulating film, the second organic insulating film, and a part of the first insulating film to form a connection hole (opening 21), and removing the resist mask having the connection hole pattern; After the first inorganic mask and the third organic insulating film are etched using the second inorganic film as a mask, the first organic insulating film and the second organic insulating film are used as etching stoppers to etch the first inorganic mask and the third organic insulating film. Etching the insulating film and the second insulating film simultaneously to extend the connection hole to the surface of the first organic insulating film and forming a wiring groove (12, 12a); and the wiring groove (12 , 12a) simultaneously etching the second organic insulating film at the bottom and the first organic insulating film at the bottom of the connection hole (14).
[0026]
Of the first, second, and third organic insulating films described above, at least one is a Si-containing organic thin film having an organic polymer as a main skeleton. The organic polymer has a structure containing a benzene ring. Alternatively, the Si-containing organic thin film having the organic polymer as a main skeleton is composed of a polymer obtained by polymerizing divinylsiloxane benzocyclobutene.
[0027]
At least one of the first and second insulating films described above is a hydrogen-containing insulating film having a Si—O bond structure as a main skeleton. The hydrogen-containing insulating film having the Si—O bond structure as a main skeleton has a porous structure. Alternatively, the hydrogen-containing insulating film having the Si—O bond structure as a main skeleton contains an organic component. Alternatively, the hydrogen-containing insulating film containing an organic component having the Si—O bond structure as a main skeleton is an organic silsesquioxane.
[0028]
In the method of manufacturing a semiconductor device according to the present invention, before the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connection hole are etched simultaneously, the mixed gas containing oxygen and fluorocarbon gas is used. Only the inorganic film made of the silicon nitride film is etched back using plasma. Then, the outermost inorganic film is removed during metal CMP for damascene wiring.
[0029]
Alternatively, in the method of manufacturing a semiconductor device of the present invention, after the etching of the wiring and the connection hole, and before the formation of the metal for the trench wiring, the treatment in helium plasma or plasma in which other inert gas is plasma-excited I do.
[0031]
In the method for manufacturing a semiconductor device of the present invention, the insulating film is etched with a high selectivity with respect to the organic insulating film by using a mixed gas plasma containing argon, oxygen, and fluorocarbon gas. Alternatively, at the time of plasma etching of the organic insulating film, the organic insulating film is etched with a high selectivity with respect to the insulating film using a mixed gas containing at least nitrogen, hydrogen, and fluorocarbon.
[0032]
That is, the insulating film is selectively etched using plasma of a mixed gas containing argon, oxygen, and fluorocarbon gas, using the organic insulating film as an etching mask or an etching stopper layer. Then, a fluorocarbon gas is added to a mixed gas of nitrogen and hydrogen, and plasma excitation is performed to selectively etch the organic insulating film. Here, the fluorocarbon gas is CF._Four , CHF_Three , CH₂ F₂ , C_Four F₈ , C_Five F₈ Or a mixed gas of these.
[0033]
By doing so, the dielectric constant of the interlayer insulating film forming the damascene wiring structure can be easily reduced. The pitch of the wiring is greatly reduced, and fine and high-density multilayer wiring can be formed with high accuracy.
[0034]
In addition, an organic insulating film is used for the etching stopper at the bottom of the damascene wiring and the connection hole, so that the etching stopper film at the bottom of the connection hole and the etching stopper film at the bottom of the wiring groove can be etched away at the same time, and the Cu wiring surface is not damaged Become. Further, even if the (dual) damascene wiring is multi-layered, warpage or cracking of the interlayer insulating film is greatly reduced. In this way, high-quality multilayer wiring can be formed.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a sectional view of a multilayer wiring structure to which the present invention is applied. The wiring structure shown in FIG. 1 is a two-layer dual damascene wiring, and shows a case where a lower layer wiring portion 1 and an upper layer wiring portion 2 having the same structure are stacked. Hereinafter, the upper wiring part 2 will be described in detail. The lower layer wiring portion 1 is provided with a lower layer dual damascene wiring 3 and a lower layer damascene wiring 3a.
[0036]
As shown in FIG. 1, a BCB film 4 that functions as an etching stopper for a connection hole is formed on the lower wiring portion 1. This is the first organic insulating film. And the ALCAP which is the first insulating film^TMThe film 5, the BCB film 6 which functions as an etch stopper for the wiring trench and is the second organic insulating film, and the ALCAP which is the second insulating film^TMThe film 7 is composed of a low dielectric constant insulating film having a laminated structure including a BCB film 8 which is a third organic insulating film.
[0037]
With respect to the low dielectric constant insulating film having such a laminated structure, the wiring trench has a BCB film 8 as the third organic insulating film and an ALCAP as the second insulating film.^TMA film 7 and a BCB film 6 which is a second organic insulating film are formed. Then, from the bottom of the wiring trench, the first insulating film is ALCAP.^TMA connection hole is formed through the film 5 and the BCB film 4 that is the first organic insulating film. The wiring structure of FIG. 1 is characterized by the above. Then, an upper layer dual damascene wiring 9 and an upper layer damascene wiring 9a are formed by embedding metal in the wiring grooves and connection holes. Here, the width dimension of the wiring groove and the aperture dimension of the connection hole are the same. The width dimension of the upper layer dual damascene wiring 9 and the width dimension of the lower layer dual damascene wiring 3 are the same.
[0038]
As described above, the effective dielectric constant of the wiring is increased by sandwiching the first and second insulating films, which are low dielectric constant insulating films, between the first, second and third organic insulating films. Therefore, multilayer Cu wiring with high processing dimensional accuracy is possible. Further, the organic insulating film such as the BCB film has a very high Cu diffusion preventing ability, and completely protects the semiconductor element on the substrate under the wiring structure from Cu contamination from the Cu wiring.
[0039]
Here, the organic insulating film is a silicon-containing organic film having an organic polymer as a main skeleton like a BCB film (an organic film formed of a divinylsiloxane benzocyclobutene polymer), and the insulating film is an ALCAP.^TM(Product name of chemical substance of Asahi Kasei Co., Ltd.) It is an insulating film containing hydrogen or an organic component having a Si—O bond structure as a main skeleton like a film. Note that the first organic insulating film functioning as an etching stopper for the connection hole is not necessarily a single layer film, and may be a multilayer film in which the mixing ratio of the organic component and the silica component is stepwise different. .
[0040]
A silicon-containing organic thin film having an organic polymer as a main skeleton can be formed by any film forming method such as a spin coating method or a plasma polymerization method. When the spin coating method is used, first, the starting monomer is spin coated on the substrate. Further, by annealing the substrate, the monomer is thermally polymerized to form a silicon-containing organic thin film having an organic polymer as a main skeleton. When the plasma polymerization method is used, the monomer as a starting material is vaporized to generate monomer vapor. The monomer vapor is introduced into an inert gas and further polymerized to form a silicon-containing organic thin film having an organic polymer as a main skeleton. As such an organic insulating film, it has been confirmed that there is an organic insulating film of polyallyl ether-Si bond in addition to the BCB film. In addition to this, as a silicon-containing organic thin film having an organic polymer as a main skeleton, materials that can be used as long as they are generally composed of organic siloxanes or organic siloxanes containing aromatic and / or hydrocarbon chains are usable. Exists.
[0041]
A hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton is mainly formed by a spin coating method. Here, when this insulating film is used as an interlayer insulating film constituting a semiconductor device, the relative dielectric constant is preferably lower than that of the silicon oxide film. As described above, the hydrogen- or organic-containing insulating film having the Si—O structure as the main skeleton includes an ALCAP composed of a wholly aromatic organic compound as described above.^TMCan be used. In addition, the above ALCAP^TMIn addition to films, insulating films of silsesquioxanes, Si—H bonds, Si—CH_Three You may form with the silica film containing at least 1 coupling | bonding among a coupling | bonding and Si-F coupling | bonding. Note that these insulating films may be porous. Here, the insulating film of silsesquioxane is a Si-O based dielectric film, and as such an insulating film, in addition to the MSQ film, hydrogen silsesquioxane (silsesquioxane) ( There are low dielectric constant films such as Hydrogen Silsesquioxane, Methylated Hydrogen Silsesquioxane or Furorinated Silsesquioxane.
[0042]
Next, a specific method for producing the BCB film will be described. As described above, the BCB film is formed by a plasma polymerization method. As described in 1999 Symposium on VLSI Technology pp. 45-46, it can be formed by the following process. FIG. 18 shows a plasma polymerization apparatus 100 for forming a BCB film. The plasma polymerization apparatus 100 includes a raw material tank 101, a liquid flow rate controller 102, a vaporizer 103, a gas flow rate controller 104, a vacuum reaction chamber 105, a pump 106, and an RF power source 107.
[0043]
The raw material tank 101 supplies the divinylsiloxane benzocyclobutene monomer 111 to the vaporizer 103. The raw material tank 101 contains divinylsiloxane benzocyclobutene monomer 111. The divinylsiloxane benzocyclobutene monomer 111 is liquid at room temperature. Pressurized He gas 112 is supplied to the raw material tank 101. The divinylsiloxane benzocyclobutene monomer 111 is pressurized by the pressurized He gas 112 and sent to the vaporizer 103 via the liquid flow rate controller 102.
[0044]
The vaporizer 103 vaporizes the divinylsiloxane benzocyclobutene monomer 111 to generate a vaporized monomer 114 and supplies it to the vacuum reaction chamber 105. The He carrier gas 113 is supplied to the vaporizer 103 via the gas flow rate controller 104. The divinylsiloxane benzocyclobutene monomer 111 and the He carrier gas 113 are mixed and sent to a vaporization chamber (not shown) included in the vaporizer 103. The vaporizing chamber is depressurized to about 1.3 × 10 Pa and further heated to about 200 ° C. The divinylsiloxane benzocyclobutene monomer 111 sent to the vaporization chamber is instantaneously vaporized, and the vaporized monomer 114 is generated. The vaporization ability of the divinylsiloxane benzocyclobutene monomer 111 is about 0.1 to 0.5 g / min. The vaporized monomer 114 is sent to the vacuum reaction chamber 105.
[0045]
In the vacuum reaction chamber 105, the vaporized monomer 114 is polymerized and a BCB film 116 is formed on the substrate 115. The vacuum reaction chamber 105 is depressurized by the pump 106. The vacuum reaction chamber 105 is provided with a substrate heater 105a and a shower head 105b. A low frequency power source (not shown) is connected to the substrate heater 105a, and a low frequency voltage of 430 kHz is supplied. The shower head 105b is connected to an RF power source 107 and supplied with a high frequency voltage of 13.56 MHz.
[0046]
When a low frequency voltage of 430 kHz is supplied to the substrate heater 105a and a high frequency voltage of 13.56 MHz is supplied to the shower head 105b, a He plasma 117 is generated between the substrate heater 105a and the shower head 105b. When the vaporized monomer 114 is introduced into the He plasma 117, the ring-opening reaction of the cyclo group of the divinylsiloxane benzocyclobutene and the polymerization reaction of the vinyl group proceed, and the BCB composed of the divinylsiloxane benzocyclobutene polymer. A film 116 is formed on the substrate 115.
[0047]
By such a film forming method, the BCB film 116 having a heat resistance of 400 ° C. or more and a relative dielectric constant k of 2.4 to 2.7 is actually obtained. Although this BCB film contains about 20% of a silica component, a composite film composed of such an organic component and a silica component or a silicon component may be used as an organic insulating film. Furthermore, a composite film obtained by nitriding a part of the organic component and the silica component or silicon component may be used as the organic insulating film.
[0048]
On the other hand, ALCAP for forming a hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton^TMAdvanced Metallization Conference (AMC) 2000, pp. 171 is formed in the process described in FIG.
[0049]
First, a silica sol is prepared by mixing an aliphatic polymer (spacer) and a solvent. A mixed solution is spin-on coated on a silicon wafer at room temperature. Then, while removing the solvent at 120 ° C. to 200 ° C., the sol gelation reaction occurs. Further, the spacer is removed by heating to 400 ° C. Through this process, ALCAP^TMA film is formed. ALCAP^TMThe film thickness is determined by the spin speed and spin coating process. The final dielectric constant is about 1.6 to 2.7.
[0050]
Next, a dry etching method for an insulating film and an organic insulating film having a low dielectric constant, which is one of the features of the present invention, will be described with reference to FIGS. In the following, a BCB film formed by the above-described method is used as a silicon-containing organic thin film having an organic polymer as a main skeleton, and an ALCAP is used as a hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton.^TMALCAP formed by Asahi Kasei Corporation^TMAn etching method and etching characteristics of a silicon-containing organic thin film having an organic polymer as a main skeleton and a hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton when a film is used will be described.
[0051]
FIG. 2 shows the above-described BCB film and ALCAP.^TMThe etching rate when each of the film and the silicon nitride (SiN) film generated by plasma CVD is dry-etched is shown. However, the etching conditions are as follows. CH which is fluorocarbon gas₂ F₂ The gas flow rate is 20 sccm, the Ar gas flow rate is 300 sccm, O₂ The gas flow rate was varied from 3 sccm to 10 sccm. Moreover, the etching apparatus used is a parallel plate electrode type etching apparatus, and the distance between electrodes is 35 (mm). The power supplied to the upper electrode is 700 (W), the power supplied to the lower electrode is 100 (W), and the etching pressure is 2.6 (Pa).
[0052]
As shown in FIG. 2, ALCAP^TMWhen the film is etched using a mixed gas containing oxygen, a fluorocarbon gas, and argon as an etching gas, the etching proceeds. On the other hand, the BCB film can be etched using a mixed gas plasma containing oxygen, a fluorocarbon gas and argon as an etching gas.₂ Etching hardly progresses at a flow rate of 5 sccm or less. Furthermore, the SiN film is ALCAP.^TMEtching is possible as well as the film.
[0053]
As described above, the BCB film has etching resistance to plasma generated by a mixed gas containing oxygen, a fluorocarbon gas, and argon. When the BCB film is directly under the SiN film, the SiN film can be etched back under the above conditions.
[0054]
Even in other etching conditions, ALCAP^TMThe ratio of the etching rate of the film / the etching rate of the BCB film, that is, the etching selectivity can be increased. The following BCB film and ALCAP^TMThe etching rate when each film is etched is shown.
[0055]
ALCAP^TMThe film is about 1.2 μm / min, and the BCB film is about 29 nm / min. In this case, the etching selectivity is 40 or more. However, the etching conditions are as follows. Fluorocarbon gas is C_Five F₈ The gas flow rate is 13 sccm, Ar gas flow rate is 400 sccm, O₂ The gas flow rate is 18 sccm. Moreover, the etching apparatus used is a parallel plate electrode type etching apparatus, and the distance between electrodes is 30 (mm). The power supplied to the upper electrode is 1800 (W), the power supplied to the lower electrode is 1500 (W), and the etching pressure is 2.6 (Pa). Even in this case, the BCB film has etching resistance against plasma generated by a mixed gas containing oxygen, a fluorocarbon gas, and argon, and a sufficient selection ratio is secured.
[0056]
On the other hand, mixed gas plasma containing at least nitrogen / hydrogen / fluorocarbon is used for etching the BCB film. Figure 3 shows BCB film and ALCAP^TMCH of film etching rate₂ F₂ The gas flow dependency is shown. The feature of this etching is N₂ Gas and H₂ A gas mixture is used.
[0057]
Etching conditions are as follows. N₂ Gas flow rate is 200sccm, H₂ The gas flow rate is 330 sccm. Moreover, the etching apparatus used is a parallel plate electrode type etching apparatus, and the distance between electrodes is 45 (mm). The power supplied to the upper electrode is 1800 (W), the power supplied to the lower electrode is 150 (W), and the etching pressure is 13 (Pa). However, the power supplied to the lower electrode was 0 (W) during the etching of the ALCAP film.
[0058]
According to FIG. 3, CH₂ F₂ As the gas flow rate increases, the BCB film etching rate increases and etching becomes possible. On the other hand, ALCAP with lower electrode power supply set to 0^TMThe etching rate of the film is almost zero. As described above, in the etching shown in FIG. 3, in contrast to the case of FIG. 2, the etching rate of the BCB film / ALCAP.^TMIt becomes possible to increase the ratio of the etching rates of the films.
[0059]
With such etching, ALCAP^TMEven if the film is on the side wall, the underlying BCB film can be etched with little damage. It was also confirmed that even if the BCB film on the Cu wiring was etched using the gas system, the corrosion of the Cu wiring did not proceed.
[0060]
From the above, the use of the mixed gas plasma containing nitrogen / hydrogen / fluorocarbon for etching the BCB film^TMIt can be seen that the film is suitable both from the viewpoint of protecting the side wall of the film and from the aspect of Cu corrosion. In this etching, the temperature of the substrate is preferably set to zero degrees or less. In this way, the above sidewall protection is further promoted.
[0061]
2 and 3 above, BCB film and ALCAP^TMThe case of a membrane is shown. The selection effect of the etching gas shown in FIG. 2 and FIG. 3 is not limited to this. In general, the etching rate of a silicon-containing organic thin film having an organic polymer as the main skeleton / the Si—O structure is the main skeleton. The ratio of the etching rates of the hydrogen-containing or organic-containing insulating film does not depend much on the etching apparatus, and can be increased or decreased by selecting the same etching gas as described in FIG. 2 or FIG. Easy. In addition to the above, the fluorocarbon used in the above etching is CF._Four , CHF_Three , C_Four F₈ The same effect can be obtained by using the above.
[0062]
As described above, in the embodiment according to the present invention, a silicon-containing organic thin film having an organic polymer as a main skeleton is used as an etching mask or an etching stopper, and a hydrogen or organic-containing insulating film having Si-O as a main skeleton is used. However, it is not limited to the above film as long as a similar interlayer insulating film structure can be obtained by the same process, and any other low dielectric constant film can be substituted. It is possible to use it.
[0063]
As described above, the semiconductor device according to the present embodiment has a silicon or silicon-containing main skeleton made of an organic-containing insulating film made mainly of hydrogen or an organic-containing insulating film made of Si-O. It has a structure in which the contained organic thin film is used for an etching mask or an etching stopper layer.
[0064]
In addition, the method for manufacturing a semiconductor device of this embodiment includes a step of laminating a hydrogen or organic-containing insulating film having a Si—O structure as a main skeleton and a silicon-containing organic thin film having an organic polymer as a main skeleton. And a step of selectively etching a hydrogen- or organic-containing insulating film having a Si-O structure as a main skeleton using a silicon-containing organic thin film having an organic polymer as a main skeleton as an etching mask or an etching stopper layer. Including. Alternatively, the method includes a step of selectively etching a silicon-containing organic thin film having an organic polymer as a main skeleton without etching a hydrogen or organic-containing insulating film having the Si—O structure as a main skeleton. The method for manufacturing a semiconductor device is an embodiment in which a silicon-containing organic thin film having an organic polymer as a main skeleton is used as an etching stopper at the bottom of a connection hole, and the wiring stopper bottom and the etching stopper film at the bottom of the connection hole are simultaneously etched. Can be used.
[0065]
Hereinafter, the usage pattern will be described in more detail by way of examples.
[0066]
【Example】
[Example 1]
4 to 7 are cross-sectional views illustrating the structure of the semiconductor device and the method for manufacturing the semiconductor device according to the first embodiment. Here, the same components as those shown in FIG.
[0067]
First, as shown in FIG. 4A, the BCB film 4 is formed on the upper surface of the lower wiring portion 1. This BCB film 4 is ALCAP as will be described later.^TMIt functions as an etching stopper when the film 5 is etched. Furthermore, the ALCAP is formed on the upper surface of the BCB film 4.^TMA film 5 is formed. In addition, ALCAP^TMAnother BCB film 6 is formed on the upper surface of the film 5. This BCB film 6 is ALCAP as will be described later.^TMIt functions as an etching stopper when the film 7 is etched. Then, on the upper surface of the BCB film 6, ALCAP^TMA film 7 is formed. In addition, ALCAP^TMAnother BCB film 8 and a silicon oxide film 10 are sequentially formed on the upper surface of the film 7. As will be described later, the BCB film 8 and the silicon oxide film 10 are formed of ALCAP.^TMFilm 7, BCB film 6, ALCAP^TMIt becomes a hard mask when the film 5 is etched.
[0068]
Subsequently, as shown in FIG. 4B, a first resist mask 11 having a wiring trench pattern is formed by a known photolithography technique, and this is used as an etching mask to form the silicon oxide film 10, the BCB film 8, the ALCAP.^TMThe film 7 is sequentially etched to form wiring grooves 12 and 12a as shown in FIG.
[0069]
In the etching of the BCB film 8, the etching gas as described with reference to FIG. 3 is used. That is, a mixed gas plasma of nitrogen / hydrogen / fluorocarbon is used.
[0070]
Further, the silicon oxide film 10 and the ALCAP^TMIn the etching of the film 7, the etching gas as described in FIG. 2 is used. That is, a mixed gas containing oxygen, a fluorocarbon gas, and argon is an etching gas. With such an etching gas, the etching of BCB 6 does not proceed. That is, it functions as an etching stopper. Here, a time modulation plasma may be used. ALCAP by using time-modulated plasma^TMA protective film layer is formed thick on the side wall of the film 7, and a good wiring groove shape without bowing can be obtained.
[0071]
Subsequently, as shown in FIG. 5A, the first resist mask 11 is peeled off by nitrogen / hydrogen plasma. As shown in Japanese Patent Application No. 2001-047358, a silicon-containing organic film such as a BCB film is not affected by nitrogen / hydrogen, so that ashing can be performed without corrosion of the interlayer film.
[0072]
Subsequently, as shown in FIG. 5B, the second resist mask 13 is formed again by the photolithography technique. Here, the second resist mask 13 has a connection hole pattern on the wiring groove 12.
[0073]
Subsequently, as shown in FIG. 5C, using the second resist mask 13 as an etching mask, the BCB film 6 under the connection hole pattern, ALCAP^TMThe film 5 is sequentially dry etched to form the connection hole 14. Here, in the etching of the BCB film 6, as shown in FIG. 3, a mixed gas plasma of nitrogen / hydrogen / fluorocarbon is used. When this mixed gas plasma is used, the side wall ALCAP^TMThere is little possibility of damaging the film 7, and side etching of the side wall of the connection hole hardly occurs. Here, when the temperature of the substrate during dry etching is set to a low temperature of zero degrees or less, the side walls are protected during etching, and side etching of the side walls of the connection holes and the accompanying bowing are eliminated.
[0074]
Also, ALCAP^TMEtching of the film 5 is performed under the conditions shown in FIG. At this time, as described above, time modulation plasma may be used in dry etching. By using the time modulation plasma, the sidewall protective film layer is formed thick and a good shape can be obtained.
[0075]
Next, the second resist mask 13 is peeled off by nitrogen / hydrogen plasma. Also in this case, as described above, since the silicon-containing organic film is not affected by nitrogen / hydrogen, ashing can be performed without corrosion of the interlayer film. However, the lower layer ALCAP^TMNitrogen / hydrogen ashing is not necessary if the resist can be eliminated during overetching of the film 5.
[0076]
In this way, as shown in FIG. 6A, the wiring grooves 12 and 12a are formed in ALCAP.^TMThe connection hole 14 is formed in the film 7 and the ALCAP is formed.^TMFormed on the film 5. Here, the BCB films 6 and 4 are ALCAP^TMIt functions as an etching stopper for the film, and the depth of the wiring groove is controlled with high accuracy. Furthermore, the dimension of the wiring groove 12 and the diameter of the connection hole 14 are easily controlled to be the same.
[0077]
Subsequently, as shown in FIG. 6B, using the patterned silicon oxide film 10 as a hard mask, the BCB film 4 at the bottom of the connection hole 14 and the BCB film 6 at the bottom of the wiring trenches 12 and 12a are As described with reference to FIG. 3, etching is performed simultaneously using a mixed gas plasma of nitrogen / hydrogen / fluorocarbon.
[0078]
When this mixed gas plasma is used, there is no possibility that the Cu wiring of the lower dual damascene wiring 3 of the BCB film 4 is oxidized. And as mentioned above, ALCAP^TMThere is little possibility of damaging the side walls of the films 5 and 7. Thus, by providing a film similar to the bottom of the wiring grooves 12 and 12a at the bottom of the connection hole 14, it is possible to perform etching with little Cu damage. Further, when the connection hole 14 and the lower layer dual damascene wiring 3 are misaligned, the penetration into the lower layer wiring at the time of etching the connection hole 14 as shown in the second conventional example can be suppressed and high accuracy is achieved. Etching can be performed.
[0079]
Next, as shown in FIG. 6C, the entire surface is irradiated with He plasma 15. This is to increase the adhesion between the connection hole 14, the wiring grooves 12, 12a, the silicon oxide film, and the Cu wiring so that it can withstand CMP polishing.
[0080]
Subsequently, as shown in FIG. 7A, a barrier film 16 and a Cu film 17 are formed on the entire surface. Here, the barrier film 16 is tantalum nitride (TaN). Then, as shown in FIG. 7B, unnecessary portions of the barrier film 16 and the Cu film 17 are polished and removed by CMP to form an upper dual damascene wiring 9 composed of the barrier metal 18 and the Cu wiring 19. Is done. At this time, by performing highly selective polishing of the silicon oxide film / BCB film by CMP, the outermost silicon oxide film is almost completely removed. In this way, the wiring structure described in FIG. 1 is completed. Here, the BCB film 8 also functions as a polishing stopper in the CMP process.
[0081]
By removing the silicon oxide film used as the hard mask in this way, the inter-wiring interlayer film is made of a material having a dielectric constant of 3 or less, so that further reduction of the inter-wiring capacitance can be expected.
[0082]
In the semiconductor manufacturing method of the first embodiment, the ALCB is formed in the region occupying most of the BCB film and the interlayer insulating film as an etching stopper.^TMAlthough examples using films have been shown, the present invention is not limited to these films as long as they have similar characteristics. Further, although an example using a silicon oxide film has been shown as the hard mask of the first embodiment, the film, the combination, and the number of layers are not limited as long as the same process can be performed. That is, a silicon nitride film, SiC, SiCN, SiON or the like may be used, or an inorganic film having two layers or three or more layers may be used.
[0083]
As described above, in the method of manufacturing the semiconductor device according to the first embodiment, the BCB film serving as an etching stopper is provided on the wiring groove low and the connection hole bottom, and the wiring groove bottom and the BCB film on the connection hole bottom are etched simultaneously. Therefore, it is possible to form a fine and highly accurate damascene wiring with little damage to the Cu wiring.
[0084]
[Example 2]
8 and 9 are cross-sectional views illustrating the structure of the semiconductor device and the method for manufacturing the semiconductor device according to the second embodiment. Hereinafter, the same reference numerals are used for the same components as in the first embodiment.
[0085]
First, as shown in FIG. 8A, the BCB film 4 and ALCAP are formed on the upper surface of the lower wiring portion 1 in the same manner as described in FIG.^TMFilm 5, BCB film 6, ALCAP^TMA film 7, a BCB film 8, and a silicon oxide film 10 are sequentially stacked.
[0086]
Subsequently, as shown in FIG. 8B, a third resist mask 20 having a connection hole pattern is formed using a photolithography technique, and the silicon oxide film 10, the BCB film 8, the ALCAP described above.^TMFilm 7, BCB film 6, ALCAP^TMThe film 5 is sequentially etched in the same manner as in Example 1. In this way, as shown in FIG. 8 (c), ALCAP^TMAn opening 21 is formed in which etching is stopped halfway through the film 5.
[0087]
At this time, ALCAP^TMTime modulation plasma may be used for dry etching of the films 5 and 7. By using the time modulation plasma, the sidewall protective film layer is formed thick as described above, and a good shape can be obtained. In the BCB film etching, a mixed gas plasma of nitrogen / hydrogen / fluorocarbon is used. When this mixed gas plasma is used, the ALCAP of the lower layer and the side wall^TMThere is little possibility of damaging the films 5 and 7.
[0088]
Subsequently, as shown in FIG. 9A, the third resist mask 20 is stripped by the above-described nitrogen / hydrogen plasma, and only the opening 21 is formed. However, ALCAP^TMIf the resist can be eliminated before the film 5 is etched, it is not necessary to perform nitrogen / hydrogen ashing.
[0089]
Subsequently, as shown in FIG. 9B, a fourth resist mask 22 having a wiring groove pattern in which the opening 21 is exposed is formed. Then, as shown in FIG. 9C, a silicon oxide film, a BCB film, and an ALCAP using the fourth resist mask 22 as an etching mask.^TMThe film is sequentially etched in the same manner as described above to form wiring grooves 12 and 12a. Furthermore, the ALCAP of the opening 21^TMThe film 5 is also ALCAP of the wiring groove 12a.^TMEtching is performed during the etching of the film 7 to form the connection hole 14. Here, the dry etching is stopped at the BCB film 6 at the bottom of the wiring grooves 12 and 12a and the BCB film 4 at the bottom of the connection hole. At this time, ALCAP^TMTime modulation plasma may be used to etch the films 5 and 7. This ALCAP^TMIn the etching of the films 5 and 7, the etching gas as described in FIG. 2 is used.
[0090]
In the subsequent steps, the upper dual damascene wiring and the upper damascene wiring are formed in the same manner as described in FIGS. 6 and 7 of the first embodiment.
[0091]
Also in the method of manufacturing the semiconductor device of Example 2, as in the case of the first example, a BCB film serving as an etching stopper is provided at the bottom of the connection hole, and the BCB film at the bottom of the connection hole and the wiring groove is etched simultaneously. Therefore, Cu is less damaged and a highly accurate process can be performed.
[0092]
[Example 3]
10 and 11 are cross-sectional views illustrating the structure of the semiconductor device and the method of manufacturing the semiconductor device according to the third embodiment. Here, components similar to those in the above-described embodiment are denoted by the same reference numerals. Hereinafter, unless otherwise specified, silicon oxide film, BCB film or ALCAP^TMThe etching of the film is the same as described in the first and second embodiments.
[0093]
First, as shown in FIG. 10A, the BCB film 4 and ALCAP are formed on the upper surface of the lower wiring portion 1 in the same manner as described with reference to FIG.^TMFilm 5, BCB film 6, ALCAP^TMA film 7, a BCB film 8, and a silicon oxide film 10 are sequentially stacked.
[0094]
Subsequently, a third resist mask 20 having a connection hole pattern is formed on the silicon oxide film 10 by using a photolithography technique as shown in FIG. 10B, and a third resist mask 20 is formed as shown in FIG. Using the resist mask 20 as an etching mask, the connection hole 14 reaching the surface of the BCB film 4 is formed by etching. Then, as described above, the third resist mask 20 is removed by ashing. In this way, the structure shown in FIG.
[0095]
Subsequently, as shown in FIG. 11B, an ARC film 23 as an antireflection film and a fifth resist mask 25 having a wiring groove pattern are formed on the upper surface of the silicon oxide film 10. Here, a buried ARC film 24 is formed in the connection hole and serves to protect the BCB film 4 at the bottom of the connection hole.
[0096]
Subsequently, as shown in FIG. 11C, the fifth resist mask 25 and the embedded ARC film 24 are used as etching masks, and the dry etching described with reference to FIG. 2 is used as the etching stopper with the BCB film 6 as an etching stopper. Silicon oxide film 10, BCB film 8, ALCAP^TMThe film 7 is sequentially etched to form wiring grooves 12 and 12a. The BCB film 4 at the bottom of the connection hole is protected from the etching plasma by the buried ARC 24.
[0097]
In the subsequent steps, the fifth resist mask 25 and the (embedded) ARC films 24 and 23 are removed by the ashing method. Then, the upper dual damascene wiring and the upper damascene wiring are formed in the same manner as described with reference to FIGS. 6 and 7 of the first embodiment. In this case, the same effect as described in the conventional examples 1 and 2 is produced.
[0098]
[Example 4]
12 and 13 are cross-sectional views illustrating the structure of the semiconductor device and the method of manufacturing the semiconductor device according to the fourth embodiment. In the following, the same components as those in the above embodiment are indicated by the same symbols. Hereinafter, unless otherwise specified, silicon oxide film, BCB film or ALCAP^TMThe etching of the film is the same as described in the first and second embodiments.
[0099]
First, as shown in FIG. 12A, the BCB film 4 and ALCAP are formed on the upper surface of the lower wiring portion 1 in the same manner as described with reference to FIG.^TMFilm 5, BCB film 6, ALCAP^TMA film 7, a BCB film 8, and a silicon oxide film 10 are sequentially stacked.
[0100]
Subsequently, as shown in FIG. 12B, a first resist mask 11 having a wiring groove pattern is formed, and dry etching using this as an etching mask is shown in FIG. 12C. As described above, the silicon oxide film 10 is etched, and the wiring groove pattern is transferred to form the opening 26. In addition, N₂ / H₂ The resist mask 11 is removed by ashing with plasma. At this time, the BCB film is exposed, but as described above, the BCB film is N₂ / H₂ It is resistant to plasma and is not etched.
[0101]
Subsequently, as shown in FIG. 13A, a sixth resist mask 27 having a connection hole pattern is formed, and the BCB film 8 is etched using the sixth resist mask 27 as a mask. And below that ALCAP^TMMembrane, BCB membrane, ALCAP^TMThe film is sequentially etched to form apertures 21 as shown in FIG.
[0102]
And as shown in FIG. 13 (c), as explained in FIG.^TMMembrane 5, ALCAP^TMThe etching of the film 7 is suppressed, and the BCB film 8 is selectively etched to form the opening 26a. In this way, the BCB film 8, ALCAP^TMFilm 7, BCB film 6, and ALCAP^TMOpenings 21 are formed in the intermediate depth region of the film 5. At this stage, the opening 21 does not reach the surface of the BCB film 4.
[0103]
Next, ALCAP^TMMembrane 7 and remaining ALCAP^TMThe film 5 is etched with a mixed gas plasma of oxygen and fluorocarbon, resulting in the structure shown in FIG. At this time, the BCB film 4 appearing at the bottom of the connection hole 14 and the BCB film 6 at the bottom of the wiring grooves 12 and 12a act as an etching stopper. The subsequent steps are as described based on FIGS. 6 and 7. In this case, the same effect as described in the conventional examples 1, 2, and 3 is produced.
[0104]
[Example 5]
14 to 16 are cross-sectional views illustrating the structure of the semiconductor device and the method of manufacturing the semiconductor device according to the fifth embodiment. Also in this case, the same symbols are used for the same components as in the above embodiment. Hereinafter, unless otherwise specified, silicon oxide film, BCB film or ALCAP^TMThe etching of the film is the same as described in the first and second embodiments.
[0105]
First, as shown in FIG. 14A, the BCB film 4 and ALCAP are formed on the upper surface of the lower wiring portion 1 in the same manner as described in FIG.^TMFilm 5, BCB film 6, ALCAP^TMA film 7, a BCB film 8, a silicon oxide film 10, and a silicon nitride film 28 are sequentially stacked.
[0106]
Subsequently, as shown in FIG. 14B, the first resist mask 11 having a wiring groove pattern is formed on the upper surface of the silicon nitride film 28. Then, using the first resist mask 11 as an etching mask, the silicon nitride film 28 is etched, and as shown in FIG. 14C, the wiring groove pattern is transferred to the silicon nitride film 28 to form openings 29. Then, the first resist mask 11 is removed by ashing with oxygen plasma.
[0107]
Subsequently, a sixth resist mask 27 having a connection hole pattern is formed as shown in FIG. 15A, and an opening 21 is formed as shown in FIG. 15B. Then, the silicon oxide film 10 and the BCB film 8 are dry-etched using the silicon nitride film 28 as an etching mask. In this way, the opening 21 and the opening 29a as shown in FIG. 15C are formed.
[0108]
Subsequently, as shown in FIG. 16A, the ALCAP using the silicon nitride film and the silicon oxide film patterned as described above as a hard mask is used.^TMMembrane 7 and ALCAP^TMThe film 5 is etched with a mixed gas plasma of oxygen and fluorocarbon, and wiring grooves 12 and 12a and connection holes 14 are formed. At that time, the BCB film 6 appearing at the bottom of the wiring grooves 12 and 12a and the BCB film 4 at the bottom of the connection hole 14 act as an etching stopper.
[0109]
Further, using a fluorocarbon / oxygen mixed gas as shown in FIG. 2, the silicon nitride film (SiN) is selectively etched to expose the silicon oxide film 10 as shown in FIG. 16B. The silicon nitride film can be etched back without damaging the BCB film 6 and the BCB film 4 by making the conditions of the mixed gas of fluorocarbon / oxygen appropriate. Here, a part of the silicon nitride film may be left for CMP reinforcement.
[0110]
Thereafter, the BCB films 4 and 6 are selectively etched simultaneously using a mixed gas plasma of nitrogen / hydrogen / fluorocarbon as described with reference to FIG. In this way, the wiring grooves 12 and 12a and the connection holes 14 are formed. When this mixed gas plasma is used, there is no possibility of oxidizing Cu under the BCB film 4. The side wall ALCAP^TMMembrane 5 and ALCAP^TMThere is little possibility of damaging the membrane 7.
[0111]
The subsequent steps are as described with reference to FIG. The remaining part of the silicon nitride film and the silicon oxide film may be polished and removed by CMP. In this case, the same effect as described in the conventional examples 1, 2, 3, and 4 is produced.
[0112]
In the semiconductor manufacturing method of the fifth embodiment, an example in which a two-layer inorganic film using a silicon oxide film as a lower layer and a silicon nitride film as an upper layer is used. However, any film that can perform the same process is used. , These films, as well as combinations, and further, the number of layers is not limited. That is, a silicon nitride film may be used for the lower layer, a silicon oxide film may be used for the upper layer, SiC, SiCN, SiON, or the like, or a single layer or three or more layers of inorganic films may be used.
[0113]
[Example 6]
In the embodiment as described above, a damascene Cu multilayer wiring is formed on the MOSFET 35 separated from the silicon substrate 31 by the element isolation insulating film 32 and covered with the interlayer insulating film 34 on which the contact plug 33 is formed. An embodiment will be described with reference to FIG. The structural features are shown below.
[0114]
The surface of the interlayer insulating film 34 made of a silicon oxide film on the MOSFET 35 is flattened by the CMP method. Here, the film thickness of the interlayer insulating film 34 is about 700 nm. A contact hole of 0.1 μmφ reaching the diffusion layer and gate electrode of the MOSFET 35 is formed in the interlayer insulating film 34, and a Cu material surrounded by a barrier metal of Ta (10 nm) / TaN (10 nm) is formed in the contact hole. A contact plug 33 is formed.
[0115]
On the interlayer insulating film 34, a DVS (divinylsiloxane) -BCB film having a thickness of 30 nm is formed as a second organic insulating film 37 which is an etching stopper for the wiring trench. A second insulating film 38 is formed on the second organic insulating film 37 by a porous organic silica film having a thickness of 300 nm, and a DVS-BCB film having a thickness of 30 nm is formed thereon as the third organic insulating film 39. Has been.
[0116]
The first layer damascene wiring 41 is a Cu groove covered with a barrier metal of Ta (10 nm) / TaN (10 nm) in a wiring groove penetrating the laminated insulating film composed of the DVS-BCB film / porous organic silica film / DVS-BCB film. The wiring is embedded. The first layer damascene wiring 41 is connected to the contact plug 33, and the first organic insulating film 40 made of a DVS-BCB film having a thickness of 30 nm is formed on the first layer damascene wiring 41 as an etching stopper film for the connection hole. Is formed.
[0117]
Further, a first insulating film 36 is formed with a 400 nm thick porous organic silica film, and a second organic insulating film 37a is formed with a 30 nm thick DVS-BCB film as a wiring groove etching stopper film. Then, on the second organic insulating film 37a, a second insulating film 38a made of a porous organic silica film having a thickness of 300 nm and a DVS-BCB film having a thickness of 30 nm are formed as the third organic insulating film 39a.
[0118]
As described above, the second layer damascene wiring 43 in which the barrier metal and the Cu wiring are embedded in the wiring groove penetrating the DVS-BCB film / porous organic silica film / DVS-BCB film is formed on the laminated structure insulating film. ing. Note that the wiring trench does not necessarily have to penetrate the second organic insulating film 37a, and the bottom of the wiring trench may exist in the second organic insulating film 37a. A first via plug 42 penetrating the first insulating film 36 and the first organic insulating film 40 is formed from the bottom of the second layer damascene wiring 43, and is connected to the first layer damascene wiring 41.
[0119]
On the second layer damascene wiring 43, a first organic insulating film 40a made of a DVS-BCB film having a thickness of 30 nm is formed as a via etching stopper film. Further, a first insulating film 36a is formed of a porous organic silica film having a thickness of 400 nm, and a second organic insulating film 37b made of a DVS-BCB film having a thickness of 30 nm is formed as a wiring groove etching stopper film.
[0120]
Then, a second insulating film 38b made of a porous organic silica film having a thickness of 300 nm is formed on the second organic insulating film 37b. A third organic insulating film 39b made of a DVS-BCB film having a thickness of 30 nm is formed on the second insulating film 38b. Similarly to the first and second layer damascene wirings, a third layer damascene wiring 45 is formed in a wiring groove that penetrates the DVS-BCB film / porous organic silica film / DVS-BCB film. A second via plug 44 penetrating the first insulating film 36 a and the first organic insulating film 40 a is formed from the bottom of the third layer damascene wiring 45, and is connected to the second layer damascene wiring 43. A first organic insulating film 40b is formed on the third layer damascene wiring 45 as a cover film.
[0121]
Even if the dual damascene wiring is multi-layered as in the sixth embodiment, the warp or the crack of the interlayer insulating film does not occur. This is because the thermal expansion coefficient of the organic insulating film or insulating film to be laminated becomes small. In this way, high-quality multilayer wiring can be formed.
[0122]
Also, the Cu wiring width dimension and the via plug dimension can be made the same over almost all layers. For this reason, the pitch of the wiring can be reduced, and a fine and high-density multilayer wiring can be easily formed.
[0123]
In the above embodiment, the organic insulating film is a single BCB film, but it may be DVS-BCB / SiCN which is a laminated film of organic insulating films having different carbon / silicon ratios. Alternatively, a DVS-BCBN film in which nitrogen is added to a DVS-BCB film may be used. In this case, the nitrogen content is about 1 to 10%.
[0124]
In the above embodiment, the case where an inorganic film is used as an etching mask as a hard mask has been described. However, an Si-containing organic insulating film having an organic polymer as a main skeleton such as a BCB film is used as an etching mask. Let me mention good things.
[0125]
In the above embodiment, the formation of the dual damascene wiring is described. However, it should be noted that the present invention can be similarly applied to the case where only the damascene wiring is formed, and the same effect is produced. Also in this case, an ALCAP using an Si-containing organic insulating film having an organic polymer as a main skeleton such as a BCB film as an etching mask or an etching stopper is used.^TMAn insulating film containing hydrogen or an organic component having a Si—O bond structure as a main skeleton like a film is selectively etched. Or, conversely, by selecting an etching gas as described in the embodiment of the invention, ALCAP^TMA silicon-containing organic insulating film having an organic polymer as a main skeleton such as a BCB film is selectively etched without etching a hydrogen or organic component-containing insulating film having a Si-O bond structure as a main skeleton. Etch.
[0126]
The present invention is not limited to the above-described embodiments (or examples), and the embodiments can be appropriately changed within the scope of the technical idea of the present invention.
[0127]
【The invention's effect】
As described above, according to the present invention, the dielectric constant of the interlayer insulating film forming the damascene wiring structure can be greatly reduced, the pitch of the wiring can be greatly reduced, and fine and high-density multilayer wiring can be formed with high accuracy. It becomes like this.
[0128]
In addition, an organic insulating film is used for the etching stopper at the bottom of the damascene wiring and the connection hole, so that the etching stopper film at the bottom of the connection hole and the etching stopper film at the bottom of the wiring groove can be etched away at the same time, and the Cu wiring surface is not damaged Become. Further, even if the (dual) damascene wiring is multi-layered, warpage or cracking of the interlayer insulating film is greatly reduced. In this way, high-quality multilayer wiring can be formed.
[0129]
In addition, power consumption due to parasitic capacitance in the multilayer wiring is suppressed, and high performance or low power consumption of the semiconductor device is promoted.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a multilayer wiring structure for explaining the present invention.
FIG. 2 is a graph showing etching characteristics of an interlayer insulating film for explaining the present invention.
FIG. 3 is a graph showing another etching characteristic of an interlayer insulating film for explaining the present invention.
4 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining a first embodiment of the present invention; FIG.
FIG. 5 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 6 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 7 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
8 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining a second embodiment of the present invention. FIG.
FIG. 9 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
10 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining Example 3 of the invention. FIG.
FIG. 11 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
12 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for explaining Example 4 of the invention. FIG.
FIG. 13 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
14 is a cross-sectional view of a multilayer wiring structure in order of manufacturing process for illustrating Example 5 of the invention. FIG.
FIG. 15 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 16 is a cross-sectional view in order of the manufacturing process, showing the continuation of the above process.
FIG. 17 is a cross-sectional view of a multilayer wiring structure for explaining Example 6 of the present invention.
FIG. 18 is a film forming apparatus for depositing a BCB film.
FIG. 19 is a cross-sectional view of a damascene wiring structure in order of manufacturing steps for illustrating a first conventional example.
FIG. 20 is a sectional view of a dual damascene wiring structure showing a second conventional example.
FIG. 21 is a cross-sectional view of a dual damascene wiring structure for explaining a problem of the second conventional example.
[Explanation of symbols]
1 Lower layer wiring section
2 Upper layer wiring section
3 Lower layer dual damascene wiring
4,6,8 BCB film
5,7 ALCAP^TM
9,9a Upper layer dual damascene wiring
10 Silicon oxide film
11 First resist mask
12, 12a Wiring groove
13 Second resist mask
14 Connection hole
15 He plasma
16 Barrier film
17 Cu film
18 Barrier metal
19 Cu wiring
20 Third resist mask
21 Opening
22 4th resist mask
23 ARC membrane
24 Embedded ARC film
25 Fifth resist mask
26, 26a, 29, 29a Opening
27 Sixth resist mask
28 Silicon nitride film
31 Silicon substrate
32 element isolation insulating film
33 Contact plug
34 Interlayer insulation film
35 MOSFET
36, 36a First insulating film
37, 37a, 37b Second organic insulating film
38, 38a, 38b Second insulating film
39, 39a, 39b Third organic insulating film
40, 40a, 40b First organic insulating film
41 First layer damascene wiring
42 First via plug
43 Second layer damascene wiring
44 Second via plug
45 3rd layer damascene wiring
46 barrier metal
47 Cu wiring

Claims

After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
Etching the inorganic film, the third organic insulating film, and the second insulating film by etching using a resist mask having a wiring groove pattern formed on the inorganic film, using the second organic insulating film as an etching stopper. Forming a wiring groove;
After removing the resist mask, the second organic insulating film and the first insulating film are etched using the first organic insulating film as an etching stopper by etching using a resist mask having a connection hole pattern. Forming a connection hole connected to the groove;
And etching the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connecting hole after removing the resist mask having the connecting hole pattern. A method for manufacturing a semiconductor device.

After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
By etching using a resist mask having a connection hole pattern formed on the inorganic film, at least the inorganic film, the third organic insulating film, the second insulating film, and the second organic insulating film are etched to form connection holes. Forming a step;
After removing the resist mask, the first insulating film and the second insulating film are etched using the first organic insulating film and the second organic insulating film as etching stoppers by etching using a resist mask having a wiring groove pattern. And simultaneously extending the connection hole to the surface of the first organic insulating film and forming a wiring groove;
And a step of simultaneously etching the second organic insulating film at the bottom of the wiring groove and the first organic insulating film at the bottom of the connection hole after removing the resist mask having the wiring groove pattern. Device manufacturing method.

After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
Etching using a resist mask having a connection hole pattern formed on the inorganic film, using the first organic insulating film as an etching stopper, the inorganic film, the third organic insulating film, the second insulating film, and the second Etching the organic insulating film and the first insulating film to form a connection hole;
After removing the resist mask, applying an antireflection film to the entire surface;
Etching the second insulating film using the second organic insulating film as an etching stopper by etching using a resist mask having a wiring groove pattern to form a wiring groove;
Etching the second organic insulating film at the bottom of the wiring groove and the first organic insulating film at the bottom of the connection hole after removing the resist mask having the wiring groove pattern and the antireflection film. A method of manufacturing a semiconductor device.

After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed Providing an inorganic film on the third organic insulating film;
Etching the inorganic film using the third organic insulating film as an etching stopper by etching using a resist mask having a wiring groove pattern formed on the inorganic film;
After removing the resist mask, the third organic insulating film, the second insulating film, the second organic insulating film, and a part of the first insulating film are etched by using a resist mask having a connection hole pattern. Sequentially etching to form a connection hole,
After removing the resist mask having the connection hole pattern, the third organic insulating film is etched using the inorganic film as a mask, and the first organic insulating film and the second organic insulating film are used as etching stoppers to etch the first organic insulating film. Simultaneously etching the insulating film and the second insulating film, extending the connection hole to the surface of the first organic insulating film and forming a wiring groove;
And a step of simultaneously etching the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connection hole.

After forming the first organic insulating film, the first insulating film, the second organic insulating film, the second insulating film, and the third organic insulating film in this order on the substrate on which the semiconductor element is formed A step of providing a first inorganic film and a second inorganic film in this order on the third organic insulating film;
Etching the second inorganic film using the first inorganic film as an etching stopper by etching using a resist mask having a wiring groove pattern formed on the second inorganic film;
After removing the resist mask, the first inorganic film, the third organic insulating film, the second insulating film, the second organic insulating film, and the first are etched by using a resist mask having a connection hole pattern. A step of sequentially etching a part of the insulating film to form a connection hole;
After removing the resist mask having the connection hole pattern, the first inorganic mask and the third organic insulating film are etched using the second inorganic film as a mask, and then the first organic insulating film and the second organic insulating film are etched. Etching the first insulating film and the second insulating film at the same time using the organic insulating film as an etching stopper, extending the connection hole to the surface of the first organic insulating film and forming a wiring groove When,
And a step of simultaneously etching the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connection hole.

Said first, second, of the third organic insulating film, at least one organic polymer and the main skeleton and the claims 1, wherein the Si which is an organic thin film containing one of claims 5 A method of manufacturing a semiconductor device according to claim.

The first, at least one Si-O bonding structure of the main skeleton with hydrogen or a containing organic component of claims 1 to one of the claims 6, characterized in that the insulating film of the second insulating film A method of manufacturing a semiconductor device according to claim.

A method according to claim 6 or the claim 7, wherein the organic polymer is a structure containing a benzene ring.

The organic polymer and the organic thin film or an organic insulating film of Si-containing as a main skeleton, the divinyl siloxane benzocyclobutene claim 6 or, characterized in that it is composed of a polymer produced according to claim 7, wherein Semiconductor device manufacturing method.

The method of manufacturing a semiconductor device according to one of claims one of claims 7 to 9, wherein the Si-O bonding structure of the main skeleton with hydrogen or organic components contained in the insulating film is characterized by a porous structure .

The method of manufacturing a semiconductor device according to one of claims of claims 10 claim 7, wherein the Si-O bonding structure of the main skeleton with hydrogen or organic components contained in the insulating film is characterized in that an organic Shirusesukuozan .

Before simultaneously etching the second organic insulating film at the bottom of the wiring trench and the first organic insulating film at the bottom of the connection hole, only an inorganic film made of a silicon nitride film using a mixed gas plasma containing oxygen and fluorocarbon gas. the method of manufacturing a semiconductor device according to one of claims of claims 6 or we claim 11, wherein etching back the.

The method of manufacturing a semiconductor device according to one of claims one of claims 1 or we claim 11, comprising the step of removing the inorganic film on the uppermost surface during the chemical mechanical polishing of metal groove wire.

After formation of the wiring grooves and the connection holes, method of manufacturing a semiconductor device according to one of claims one of claims 1 or we claim 13, wherein the plasma treatment before forming the metal groove interconnection .

One of claims 14 claim 6, characterized by selectively etching the insulating film using the organic insulating film as an etching mask or an etching stopper layer using a plasma of a mixed gas containing argon and oxygen and fluorocarbon gas A method for manufacturing a semiconductor device according to claim 1.

16. The semiconductor manufacturing method according to claim 6, wherein a fluorocarbon gas is added to a mixed gas of nitrogen and hydrogen and plasma excitation is performed to selectively etch the organic insulating film. Method.

The fluorocarbon _{_{_{_{gas, CF 4, CHF 3, CH}}}} 2 F 2, C 4 F 8, C 5 F 8 or claim 12, claim 15 or claim 16, characterized in that mixtures of these gases The manufacturing method of the semiconductor described.

14, 15 or claim 16 semiconductor method of manufacturing according plasma treatment before forming the metal groove wiring which is characterized in that helium plasma.