JP4092098B2 - Disk unit and motor - Google Patents

Disk unit and motor Download PDF

Info

Publication number
JP4092098B2
JP4092098B2 JP2001338356A JP2001338356A JP4092098B2 JP 4092098 B2 JP4092098 B2 JP 4092098B2 JP 2001338356 A JP2001338356 A JP 2001338356A JP 2001338356 A JP2001338356 A JP 2001338356A JP 4092098 B2 JP4092098 B2 JP 4092098B2
Authority
JP
Japan
Prior art keywords
signal
switching
response
slew rate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001338356A
Other languages
Japanese (ja)
Other versions
JP2002209395A (en
Inventor
誠 後藤
正明 越智
英明 森
新吾 深水
進 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001338356A priority Critical patent/JP4092098B2/en
Publication of JP2002209395A publication Critical patent/JP2002209395A/en
Application granted granted Critical
Publication of JP4092098B2 publication Critical patent/JP4092098B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Rotational Drive Of Disk (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ディスクを回転駆動するモータを含んで構成されたディスク装置、および、モータに関するものである。
【０００２】
【従来の技術】
近年、複数個のトランジスタを用いて電流路を切り換えるモータによりディスクを回転駆動させるハードディスク装置（ＨＤＤ）や光ディスク装置やフレキシブルディスク装置などが広く使用されている。従来、このようなモータでは、ＰＮＰ型パワートランジスタとＮＰＮ型パワートランジスタを用いてコイルへの電流路を切り換えている。
【０００３】
図３２に従来のモータを示し、その動作について簡単に説明する。ロータ２０１１は永久磁石による界磁部を有し、位置検出器２０４１はロータ２０１１の界磁部の磁界を３個の位置検出素子で検出する。すなわち、ロータ２０１１の回転に応動した３個の位置検出素子の３相の出力信号から、位置検出器２０４１は２組の３相の電圧信号Ｋｐ１，Ｋｐ２，Ｋｐ３とＫｐ４，Ｋｐ５，Ｋｐ６を発生する。第１の分配器２０４２は電圧信号Ｋｐ１，Ｋｐ２，Ｋｐ３に応動した３相の下側通電制御信号Ｌｐ１，Ｌｐ２，Ｌｐ３を作りだし、下側のＮＰＮ型パワートランジスタ２０２１，２０２２，２０２３のベースに供給し、ＮＰＮ型パワートランジスタ２０２１，２０２２，２０２３の通電を制御する。第２の分配器２０４３は電圧信号Ｋｐ４，Ｋｐ５，Ｋｐ６に応動した３相の上側通電制御信号Ｍｐ１，Ｍｐ２，Ｍｐ３を作りだし、上側のＰＮＰ型パワートランジスタ２０２５，２０２６，２０２７のベースに供給し、ＰＮＰ型パワートランジスタ２０２５，２０２６，２０２７の通電を制御する。これにより、３相のコイル２０１２，２０１３，２０１４への電流路を開閉制御する。
【０００４】
【発明が解決しようとする課題】
この従来の構成では、パワートランジスタにおける電力損失が大きく、モータの電力効率が著しく悪かった。ＮＰＮ型パワートランジスタ２０２１，２０２２，２０２３およびＰＮＰ型パワートランジスタ２０２５，２０２６，２０２７は、そのエミッタ−コレクタ間の電圧をアナログ的に制御し、コイル２０１２，２０１３，２０１４に必要な振幅の駆動電圧を供給している。そのため、パワートランジスタの残留電圧が大きく、残留電圧とコイルへの駆動電流の積によって大きな電力損失・発熱が生じていた。その結果、モータの電力効率が悪く、ディスク装置の電力消費は大きかった。また、ディスク装置の電力損失・発熱によりディスクの温度上昇が大きく、ディスクへの情報記録・再生においてビット誤りを生じることも多かった。
【０００５】
米国特許第５，９８２，１１８号明細書や米国特許第５，４７３，２３２号明細書には、パワートランジスタをＰＷＭ動作（ＰＷＭ：パルス幅変調）させ、消費電力を小さくしたモータが記載されている。しかし、米国特許第５，９８２，１１８号明細書や米国特許第５，４７３，２３２号明細書のモータ構成では、パワートランジスタのＰＷＭ動作に伴って非常に大きな高周波のスイッチングノイズが発生する。このスイッチングノイズはヘッドからの再生信号を乱し、ディスク装置の再生信号のビット誤り率を著しく悪化させる。
【０００６】
ＨＤＤなどの磁気ディスク装置やＤＶＤなどの光ディスク装置では、高密度ディスクからの再生動作を安定に行わせるために、高周波ノイズを極力小さくする必要がある。しかし、パワートランジスタをＰＷＭ動作させると、非常に大きな高周波のスイッチングノイズが発生する。そのため、ディスク装置の再生信号の信頼性が著しく劣化するので、パワートランジスタをＰＷＭ動作させることが難しかった。
本発明の目的は、上記の種々の問題点をそれぞれまたは同時に解決し、低消費電力で低ノイズの信頼性の高いディスク装置、およびディスクなどの回転駆動に適したモータを提供することにある。
【０００７】
【課題を解決するための手段】
本発明の構成のディスク装置では、
ディスクから信号を再生するヘッド手段と、
前記ヘッド手段の再生信号に応動した処理信号を出力する処理手段と、
界磁磁束を発生する界磁部を有し、前記ディスクを回転駆動する回転体と、
Ｑ相（ここに、Ｑは３以上の整数）のコイルと、
少なくとも２つの出力端子を有し、直流電圧を供給する電圧供給手段と、
前記電圧供給手段の一方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第１のパワートランジスタと、前記電圧供給手段の他方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第２のパワートランジスタと、を含んで構成された電力供給手段と、
前記回転体の回転に応動した位置信号を作成する位置検出手段と、
前記位置検出手段の出力信号に応動して前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタの通電区間を制御し、各通電区間を３６０／Ｑ度相当よりも広くする通電動作手段と、
前記ディスクの回転速度に応動した指令信号を作成する指令手段と、
前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個を前記指令信号に応動して高周波スイッチング動作させるスイッチング動作手段と、
を具備するディスク装置であって、
前記スイッチング動作手段は、前記電圧供給手段から前記Ｑ相のコイルへの合成供給電流に応動した電流検出信号を作成する電流検出手段と、前記電流検出信号と前記指令信号に応動した高周波のスイッチングパルス信号を作成するスイッチング制御手段と、を含んで構成され、
前記通電動作手段は、高周波の前記スイッチングパルス信号に応動して変化するスルーレート・スイッチング信号であって、立ち上がり部分と立ち下がり部分のうちで少なくとも一方の部分において電圧傾斜を有する高周波の前記スルーレート・スイッチング信号を前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個のパワートランジスタの通電制御端子側に作成し、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動してフォロア動作させ、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動して高周波スイッチング動作させ、前記電流検出信号と前記指令信号に応動した高周波スイッチングの駆動電圧を前記Ｑ相のコイルの一端に供給する構成にされている。
【０００８】
このように構成することにより、Ｑ個の第１のパワートランジスタとＱ個の第２のパワートランジスタのうちの少なくとも１個は高周波スイッチング動作しているので、パワートランジスタの電力損失は極めて小さくなる。すなわち、パワートランジスタの発熱は非常に小さく、電力消費の小さいディスク装置を実現できる。また、パワートランジスタの各通電区間を３６０／Ｑ度相当の時間よりも大きくし、Ｑ相のコイルへの合成供給電流を指令信号に応動して電流制御しているので、発生駆動力の脈動が少なくなり、ディスクの騒音・振動を小さくできる。また、スイッチング動作手段のスイッチングパルス信号に応動してパワートランジスタを高周波スイッチング動作させるので、スルーレート・スイッチング信号の作成が容易になる。また、スルーレート・スイッチング信号に応動してパワートランジスタをフォロア動作させ、コイルに駆動電圧を供給している。従って、コイルへの駆動電圧はスルーレート・スイッチング信号に応動した所要の電圧傾斜を有する高周波電圧信号になるので、パワートランジスタの高周波スイッチング動作に伴う高周波ノイズの発生は著しく小さくなる。その結果、ディスク装置の再生信号の誤りは著しく少なくなる。従って、消費電力が小さく、再生信号の誤り率が小さく、騒音・振動の小さい高性能なディスク装置を実現できる。
【００１５】
本発明の構成のモータでは、
界磁磁束を発生する界磁部を有する回転体と、
Ｑ相（ここに、Ｑは３以上の整数）のコイルと、
少なくとも２つの出力端子を有し、直流電圧を供給する電圧供給手段と、
前記電圧供給手段の一方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第１のパワートランジスタと、前記電圧供給手段の他方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第２のパワートランジスタと、を含んで構成された電力供給手段と、
前記回転体の回転に応動した位置信号を作成する位置検出手段と、
前記位置検出手段の出力信号に応動して前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタの通電区間を制御し、各通電区間を３６０／Ｑ度相当よりも広くする通電動作手段と、
前記回転体の回転速度に応動した指令信号を作成する指令手段と、
前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個を前記指令信号に応動して高周波スイッチング動作させるスイッチング動作手段と、
を具備するモータであって、
前記スイッチング動作手段は、前記電圧供給手段から前記Ｑ相のコイルへの合成供給電流に応動した電流検出信号を作成する電流検出手段と、前記電流検出信号と前記指令信号に応動した高周波のスイッチングパルス信号を作成するスイッチング制御手段と、を含んで構成され、
前記通電動作手段は、高周波の前記スイッチングパルス信号に応動して変化するスルーレート・スイッチング信号であって、立ち上がり部分と立ち下がり部分のうちで少なくとも一方の部分において電圧傾斜を有する高周波の前記スルーレート・スイッチング信号を前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個のパワートランジスタの通電制御端子側に作成し、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動してフォロア動作させ、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動して高周波スイッチング動作させ、前記電流検出信号と前記指令信号に応動した高周波スイッチングの駆動電圧を前記Ｑ相のコイルの一端に供給する構成にされている。
【００１６】
このように構成することにより、Ｑ個の第１のパワートランジスタとＱ個の第２のパワートランジスタのうちの少なくとも１個は高周波スイッチング動作しているので、パワートランジスタの電力損失は極めて小さくなる。すなわち、パワートランジスタの発熱は非常に小さく、電力消費の小さいモータを実現できる。また、パワートランジスタの各通電区間を３６０／Ｑ度相当の時間よりも大きくし、Ｑ相のコイルへの合成供給電流を指令信号に応動して電流制御しているので、発生駆動力の脈動が少なくなり、回転体の騒音・振動を小さくできる。また、スイッチング動作手段のスイッチングパルス信号に応動してパワートランジスタを高周波スイッチング動作させるので、スルーレート・スイッチング信号の作成が容易になる。また、スルーレート・スイッチング信号に応動してパワートランジスタをフォロア動作させ、コイルに駆動電圧を供給している。従って、コイルへの駆動電圧はスルーレート・スイッチング信号に応動した所要の電圧傾斜を有する高周波電圧信号になるので、パワートランジスタの高周波スイッチング動作に伴う高周波ノイズの発生は著しく小さくなる。従って、消費電力が小さく、発生ノイズが少なく、騒音・振動の小さい高性能なモータを実現できる。
【００２４】
これらおよびその他の構成や動作については、実施の形態の説明において詳細に説明する。
【００２５】
【発明の実施の形態】
以下、本発明に係るディスク装置とモータの好適な実施の形態について、添付の図面を参照しながら説明する。
【００２６】
《実施の形態１》
図１から図１４に本発明の実施の形態１のモータを含んで構成されたディスク装置、および、モータを示す。図２にディスク装置の全体構成を示す。ディジタル情報を記録されたディスク８１は、モータ部アクチュエータ８２の回転軸８３に取り付けられ、回転軸８３と共に回転している。ディスク８１のディジタル情報を再生するヘッド部８７は、トラッキング部アクチュエータ８５の支承部８６に取り付けられ、支承部８６の回転移動動作によって位置決めされる。情報処理ブロック９３は、ヘッド部８７からの出力信号Ｃｈに応動した情報出力信号Ｅｈを出力し、ディスク８１のディジタル情報を再生する。また、ヘッド部８７の出力信号には、ディスク８１の再生トラック位置の情報も含まれている。モータ部駆動ブロック９１は、モータ部アクチュエータ８２に駆動電圧と駆動電流を供給し、ディスク８１の回転速度を制御している。トラッキング部駆動ブロック９２は、トラッキング部アクチュエータ８５に駆動電圧と駆動電流を供給し、ヘッド部８７の再生位置をトラッキング制御をしている。
【００２７】
モータ部駆動ブロック９１は、駆動電圧の高周波スイッチング動作を行って、オン・オフのスイッチングされた駆動電圧をモータ部アクチュエータ８２に供給する。トラッキング部駆動ブロック９２は、駆動電圧の高周波スイッチング動作を行って、オン・オフのスイッチングされた駆動電圧をトラッキング部アクチュエータ８５に供給する。
動作切換部９４は動作切換信号Ｄｈを出力する。まず、動作切換部９４の動作切換信号Ｄｈが”Ｌ”（低電位状態）の場合を説明する。モータ部駆動ブロック９１は、パワートランジスタを低速スルーレート・スイッチング動作させ、スイッチングノイズの小さい低速スルーレートの高周波スイッチング駆動電圧をモータ部アクチュエータ８２に供給する。トラッキング部駆動ブロック９２は、パワートランジスタを低速スルーレート・スイッチング動作させ、スイッチングノイズの小さい低速スルーレートの高周波スイッチング駆動電圧をトラッキング部アクチュエータ８５に供給する。情報処理ブロック９３は、その内部回路の回路動作を実行させ、ヘッド部８７からの出力信号の信号再生動作を実行し、情報出力信号Ｅｈを有効にする。
【００２８】
次に、動作切換部９４の動作切換信号Ｄｈが”Ｈ”（高電位状態）の場合を説明する。モータ部駆動ブロック９１は、パワートランジスタを高速スルーレート・スイッチング動作させ、スイッチング損失の少ない高速スルーレートの高周波スイッチング駆動電圧をモータ部アクチュエータ８２に供給する。トラッキング部駆動ブロック９２は、パワートランジスタを高速スルーレート・スイッチング動作させ、スイッチング損失の少ない高速スルーレートの高周波スイッチング駆動電圧をトラッキング部アクチュエータ８５に供給する。情報処理ブロック９３は、その内部回路の回路動作を全部もしくは一部停止させ、ヘッド部８７からの出力信号の信号処理動作を停止し、情報出力信号Ｅｈを無効にする。すなわち、情報処理ブロック９３への電源供給を全部もしくは一部停止し、その情報処理回路動作を停止させる。
なお、ハードディスク装置やフレキシブルディスク装置においてヘッド部８７は磁気記録再生ヘッド部分に相当し、光ディスク装置においてヘッド部８７はレーザー光による記録再生を行う光ヘッド部分に相当する。
【００２９】
図１にモータ部アクチュエータ８２とモータ部駆動ブロック９１の具体的な構成を示す。ディスク８１を回転駆動するモータ部アクチュエータ８２の回転体１１は、複数極の界磁磁束を発生する界磁部を取り付けられたロータである。この界磁部は、たとえば、永久磁石による２極もしくはそれ以上の磁極を有する構成にしている。ここでは、単一の永久磁石にＮ極とＳ極の２極を有する界磁部の構成を示したが、一般的に界磁部は単一の永久磁石または複数の磁極片によって２極以上の複数極を配設することにより構成される。３相のコイル１２，１３，１４は、固定体であるステータに配設され、回転体１１の界磁部との相対関係に関して、電気的に互いに１２０度または約１２０度ずらされて配置されている。ここに、回転体１１の２磁極分の角度が電気角の３６０度に相当する。３相のコイル１２，１３，１４は３相の駆動電流Ｉ１，Ｉ２，Ｉ３により３相の磁束を発生し、回転体１１の界磁部との相互作用によって駆動力を発生し、回転体１１およびディスク８１を回転駆動する。
【００３０】
図１の電力供給部２０は、通電動作部３１の３相の下側通電制御信号Ｍ１，Ｍ２，Ｍ３と３相の上側通電制御信号Ｎ１，Ｎ２，Ｎ３に応動して電圧供給部２５から３相のコイル１２，１３，１４への電流路を形成し、コイル１２，１３，１４への電力供給を行っている。図３に電力供給部２０の具体的な構成を示す。
図３の電力供給部２０は、電圧供給部２５の負極出力端子側（アース側）とコイル１２，１３，１４の各電力供給端子側の間の電力供給路（電流路）を形成する３個の下側パワートランジスタ１０１，１０２，１０３と、電圧供給部２５の正極出力端子側（Ｖｍ側）とコイル１２，１３，１４の各電力供給端子側の間の電力供給路（電流路）を形成する３個の上側パワートランジスタ１０５，１０６，１０７を含んで構成されている。下側パワートランジスタ１０１，１０２，１０３には並列に下側パワーダイオード１０１ｄ，１０２ｄ，１０３ｄが逆接続され、上側パワートランジスタ１０５，１０６，１０７には並列に上側パワーダイオード１０５ｄ，１０６ｄ，１０７ｄが逆接続されている。これらのパワーダイオードは、必要に応じて接続されていれば良い。ここでは、上側パワートランジスタ１０５，１０６，１０７にＮチャンネルＭＯＳ構造の電界効果型パワートランジスタ（ＮＭＯＳ−ＦＥＴパワートランジスタ）を使用し、下側パワートランジスタ１０１，１０２，１０３にＰチャンネルＭＯＳ構造の電界効果型パワートランジスタを使用している。また、上側パワートランジスタ１０５，１０６，１０７の電流流出端子側から電流流入端子側に向けて逆接続されて形成された寄生ダイオードをそれぞれ、上側パワーダイオード１０５ｄ，１０６ｄ，１０７ｄとして使用している。また、下側パワートランジスタ１０１，１０２，１０３の電流流出端子側から電流流入端子側に向けて逆接続されて形成された寄生ダイオードをそれぞれ、下側パワーダイオード１０１ｄ，１０２ｄ，１０３ｄとして使用している。
【００３１】
上側パワートランジスタ１０５，１０６，１０７（上側ＮＭＯＳ−ＦＥＴパワートランジスタ）は、上側通電制御信号Ｎ１，Ｎ２，Ｎ３に応動してオン・オフの高周波スイッチング動作を行う。上側パワートランジスタ１０５，１０６，１０７は、コイル１２，１３，１４への駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給する電流路を形成する。たとえば、上側パワートランジスタ１０５がオンのときにはコイル１２の端子電圧Ｖ１はＶｍまたは略Ｖｍになり、コイル１２に正極性の駆動電流Ｉ１を供給する。上側パワートランジスタ１０５がオフに変わると、下側パワーダイオード１０１ｄ（または下側パワートランジスタ１０１）が活性になり、コイル１２の端子電圧Ｖ１は０Ｖまたは略０Ｖになる。すなわち、コイル１２のインダクタンス作用によって、コイル１２に正極性の駆動電流Ｉ１を連続的に供給する。これにより、コイル１２の端子電圧Ｖ１は略Ｖｍと略０Ｖの間を実質的にディジタル的に変化する高周波スイッチング駆動電圧になる。従って、上側パワートランジスタ１０５，１０６，１０７のそれぞれの通電区間において、コイル１２，１３，１４の端子電圧Ｖ１，Ｖ２，Ｖ３はそれぞれ高周波スイッチング駆動電圧（ＰＷＭ電圧）になる。なお、スイッチングの周波数は、たとえば２０ｋＨｚから２００ｋＨｚの間の比較的高周波が使用される。そのため、ここでは、高周波スイッチングに適した電界効果型パワートランジスタを使用している。
【００３２】
下側パワートランジスタ１０１，１０２，１０３（下側ＮＭＯＳ−ＦＥＴパワートランジスタ）は、下側通電制御信号Ｍ１，Ｍ２，Ｍ３に応動して高周波スイッチング動作またはオン・オフ動作を行う。下側パワートランジスタ１０１，１０２，１０３は、コイル１２，１３，１４への駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給する電流路を形成する。
なお、上側パワートランジスタにＮチャンネル電界効果型のトランジスタを使用する場合には、電圧供給部２５の正極出力端子側電位Ｖｍよりも所定値だけ高い高電位”Ｈｕ”を用いて、上側パワートランジスタを動作させる上側通電制御信号Ｎ１，Ｎ２，Ｎ３を作成する。また、下側パワートランジスタにＰチャンネル電界効果型のトランジスタを使用する場合には、電圧供給部２５の負極出力端子側電位０Ｖよりも所定値だけ低い低電位”Ｌｄ”を用いて、下側パワートランジスタを動作させる下側通電制御信号Ｍ１，Ｍ２，Ｍ３を作成する。これにより、上側パワートランジスタや下側パワートランジスタをフルオン動作させることができる。なお、電界効果型パワートランジスタの動作には、フルオン状態とハーフオン状態とオフ状態がある。パワートランジスタは、フルオン状態とオフ状態の間に生じる駆動電圧の傾斜部分においてハーフオン状態にて動作する。なお、フルオン状態とハーフオン状態をあわせてオン状態とよぶ。
【００３３】
電流検出部２１は、電流検出用の抵抗１１１を含んで構成され、下側パワートランジスタ１０１，１０２，１０３を介して電圧供給部２５から３相のコイル１２，１３，１４に供給する通電電流または合成供給電流Ｉｇに応動した電流検出信号Ａｄを出力する。ここでは、電流検出信号Ａｄは通電電流Ｉｇに直接的に比例または略比例している。上側パワートランジスタはオン・オフの高周波スイッチング動作するので、合成供給電流Ｉｇや電流検出信号Ａｄはパルス信号になる。
図１の位置検出部３０は、回転体１１の界磁部の位置を検出し、検出位置に対応した下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３と検出パルス信号Ｄｔを出力する。一般に、界磁部の回転位置の検出には、磁電変換素子を用いる方法が広く用いられる。すなわち、界磁部の磁極が作用する固定体上にホール素子のごとき磁電変換素子を配置し、磁電変換素子の出力信号により界磁部の位置を検出する。しかし、ここでは、位置検出部３０は、３相のコイル１２，１３，１４の一端に生じる３相の端子電圧Ｖ１，Ｖ２，Ｖ３を検出し、端子電圧の比較結果によって界磁部の回転位置の検出を行っている。これにより、位置検出素子を不要にしている。図４に位置検出部３０の具体的な構成を示す。
【００３４】
図４の位置検出部３０は、電圧検出器１２１と位置作成器１２２によって構成されている。電圧検出器１２１は、３相のコイル１２，１３，１４の一端に生じる３相の端子電圧Ｖ１，Ｖ２，Ｖ３とコイル１２，１３，１４の共通接続された中性点端子の共通電圧Ｖｃを入力され、それらの比較結果に応動した検出パルス信号Ｄｔを出力する。位置作成器１２２は、検出パルス信号Ｄｔの発生に応動して内部状態を遷移させ、内部状態に対応した下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３を出力する。図５に電圧検出器１２１の具体的な構成を示し、図６に位置作成器１２２の具体的な構成を示す。
【００３５】
図５の電圧検出器１２１の３個のコンパレータ回路１５１，１５２，１５３は、３相の端子電圧Ｖ１，Ｖ２，Ｖ３と共通電圧Ｖｃを比較し、比較結果に応動した３相の比較パルス信号ｂ１，ｂ２，ｂ３を出力する。信号選択回路１５５は、下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３による３相のコイルへの通電状態に応じて比較パルス信号ｂ１，ｂ２，ｂ３のうちのいずれか１個の立ち上がりエッジまたは立ち下がりエッジを選択検出し、その検出エッジを合成した検出パルス信号ｂ４を出力する。ノイズ除去回路１５６は、パワートランジスタの高周波スイッチングに伴って検出パルス信号ｂ４に含まれるスイッチングノイズを、後述のスイッチング制御部２２のノイズ除去信号Ｗｘにより除去し、正確な検出パルス信号Ｄｔを出力する。なお、中性点端子の正確な共通電圧Ｖｃの代わりに、端子電圧Ｖ１，Ｖ２，Ｖ３を抵抗によって合成した合成共通電圧を使用しても良い。
【００３６】
図１０の（ａ）〜（ｄ）に電圧検出器１２１の動作説明用波形を示す。図１０の（ａ），（ｂ），（ｃ）に示した３相の比較パルス信号ｂ１，ｂ２，ｂ３に対して、各エッジを選択検出して合成し、検出パルス信号Ｄｔを作成する（図１０の（ｄ）参照）。ここに、図１０の横軸は時間である。なお、電力供給部２０のパワートランジスタのスイッチング動作によって生じるスイッチングノイズは図示を省略した。
図６の位置作成器１２２は、調整器１６０と信号形成器１６１を含んで構成されている。調整器１６０は、電圧検出器１２１の検出パルス信号Ｄｔの立ち上がりエッジの到来毎に、第１の調整時間Ｔ１だけ遅延した第１のタイミング信号Ｆ１と、第２の調整時間Ｔ２（Ｔ２＞Ｔ１）だけ遅延した第２のタイミング信号Ｆ２を出力する。信号形成器１６１は、検出パルス信号Ｄｔから第１の調整時間Ｔ１後に、第１のタイミング信号Ｆ１に応動してその内部状態を第１の状態から第２の状態に遷移させる。また、信号形成器１６１は、検出パルス信号Ｄｔから第２の調整時間Ｔ２後に、第２のタイミング信号Ｆ２に応動してその内部状態を第２の状態から第３の状態に遷移させる。すなわち、信号形成器１６１は、調整器１６０の第１のタイミング信号Ｆ１や第２のタイミング信号Ｆ２の到来に応動して内部状態を遷移し、その内部状態に応動した３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を出力する。
【００３７】
図６の調整器１６０は、時間計測回路１６５と第１の調整回路１６６と第２の調整回路１６７を含んで構成されている。時間計測回路１６５は、検出パルス信号Ｄｔの立ち上がりエッジの時間間隔Ｔ０を計測し、その時間間隔Ｔ０に対応した計数データ信号Ｄｂを出力する。第１の調整回路１６６は、検出パルス信号Ｄｔの立ち上がりエッジの発生時点における計数データ信号Ｄｂを入力し、この計数データＤｂに比例もしくは略比例した第１の調整時間Ｔ１だけ検出パルス信号Ｄｔの発生時点から遅延させ、第１のタイミング信号Ｆ１を出力する。同様に、第２の調整回路１６７は、検出パルス信号Ｄｔの立ち上がりエッジの発生時点における計数データＤｂを入力し、この計数データＤｂに比例もしくは略比例した第２の調整時間Ｔ２だけ検出パルス信号Ｄｔの発生時点から遅延させ、第２のタイミング信号Ｆ２を出力する。
【００３８】
時間計測回路１６５は、たとえばアップ型カウンタと保持回路を含んで構成されている。検出パルス信号Ｄｔの到来毎に、アップ型カウンタの内容を保持回路に移し、計数データ信号Ｄｂとして出力する。また、検出パルス信号Ｄｔの到来毎に、アップ型カウンタの内部状態をリセットし、その後に計測クロックパルスをカウントアップする。第１の調整回路１６６は、たとえば第１のダウン型カウンタを含んで構成されている。検出パルス信号Ｄｔの到来時に計数データ信号Ｄｂを第１のダウン型カウンタに入力し、その後に第１のクロックパルスによりダウンカウントする。第１のダウン型カウンタの内容が零になったときに、第１の調整回路１６６は第１のタイミング信号Ｆ１を出力する。第２の調整回路１６７は、たとえば第２のダウン型カウンタを含んで構成されている。検出パルス信号Ｄｔの到来時に計数データ信号Ｄｂを第２のダウン型カウンタに入力し、その後に第２のクロックパルスによりダウンカウントする。第２のダウン型カウンタの内容が零になったときに、第２の調整回路１６７は第２のタイミング信号Ｆ２を出力する。また、第１の調整回路１６６の第１のクロックパルスを第２の調整回路１６７の第２のクロックパルスよりも高速にすることにより、第１の調整時間Ｔ１＜第２の調整時間Ｔ２にしている。
【００３９】
これらの信号波形の関係を図１１の（ａ），（ｂ），（ｃ）に例示する。時間計測回路１６５は、図１１の（ａ）に示した検出パルス信号Ｄｔの立ち上がりエッジ間の時間間隔Ｔ０を計測し、時間間隔Ｔ０に対応したカウント値を計数データ信号Ｄｂとして出力する。第１の調整回路１６６は、時間間隔Ｔ０に比例または略比例した第１の調整時間Ｔ１（Ｔ１＜Ｔ０）だけ遅延して第１のタイミング信号Ｆ１を出力する（図１１の（ｂ）参照）。すなわち、第１のタイミング信号Ｆ１は、検出パルス信号Ｄｔの立ち上がりエッジ発生時点から、時間間隔Ｔ０に応動した第１の調整時間Ｔ１だけ遅延したパルス信号になる。第２の調整回路１６７は、時間間隔Ｔ０に比例または略比例した第２の調整時間Ｔ２（Ｔ２＜Ｔ０）だけ遅延して第２のタイミング信号Ｆ２を出力する（図１１の（ｃ）参照）。すなわち、第２のタイミング信号Ｆ２は、検出パルス信号Ｄｔの立ち上がりエッジ発生時点から、時間間隔Ｔ０に応動した第２の調整時間Ｔ２（Ｔ１＜Ｔ２＜Ｔ０）だけ遅延したパルス信号になる。ここに、図１１の横軸は時間である。
【００４０】
図６の信号形成器１６１は、調整器１６０の第１のタイミング信号Ｆ１や第２のタイミング信号Ｆ２の到来に対応して内部状態を遷移し、その内部状態を保持する状態保持回路を含んでいる。信号形成器１６１は、第１のタイミング信号Ｆ１の到来に応動してその保持状態を第１の状態から第２の状態に遷移させ、第２のタイミング信号Ｆ２の到来に応動してその保持状態を第２の状態から第３の状態に遷移させる。信号形成器１６１は、第１のタイミング信号Ｆ１と第２のタイミング信号Ｆ２に応動して遷移する保持状態に対応して、３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を出力する。すなわち、第１のタイミング信号Ｆ１の到来によって、下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３のうちで１個の信号を、“Ｌ”（低電位状態）から“Ｈ”（高電位状態）に変化させ、対応するパワートランジスタの通電を開始させる。また、第２のタイミング信号Ｆ２の到来によって、下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３のうちで１個の信号を、“Ｈ”から“Ｌ”に変化させ、対応するパワートランジスタの通電を終了させる。
【００４１】
信号形成器１６１の各下側位置信号Ｐ１，Ｐ２，Ｐ３の“Ｈ”状態になる期間は、電力供給部２０の各下側パワートランジスタ１０１，１０２，１０３の通電区間に対応し、各下側パワートランジスタの動作により各コイル１２，１３，１４に駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流をそれぞれ供給する通電区間に相当する。信号形成器１６１の各上側位置信号Ｑ１，Ｑ２，Ｑ３の“Ｈ”状態になる期間は、電力供給部２０の各上側パワートランジスタ１０５，１０６，１０７の通電区間に対応し、各上側パワートランジスタの動作により各コイル１２，１３，１４に駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流をそれぞれ供給する通電区間に相当する。
【００４２】
図１２にこれらの信号波形の関係を示す。図１２の横軸は時間である。図１２の（ａ）に示した検出パルス信号Ｄｔに対して、第１のタイミング信号Ｆ１は第１の調整時間Ｔ１だけ遅延して出力され（図１２の（ｂ）参照）、第２のタイミング信号Ｆ２は第２の調整時間Ｔ２だけ遅延して出力される（図１２の（ｃ）参照）。信号形成器１６１は、第１のタイミング信号Ｆ１と第２のタイミング信号Ｆ２の到来毎に保持状態を遷移し、合計で１２状態を循環的に繰り返す。これにより、図１２の（ｄ），（ｅ），（ｆ）に示した３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と図１２の（ｇ），（ｈ），（ｉ）に示した３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を作り出す。たとえば、第１のタイミング信号Ｆ１の到来により下側位置信号Ｐ１が“Ｌ”から“Ｈ”に変化して下側パワートランジスタ１０１が通電開始になり、第２のタイミング信号Ｆ２の到来により下側位置信号Ｐ３が“Ｈ”から“Ｌ”に変化して下側パワートランジスタ１０３が通電終了になる。次の第１のタイミング信号Ｆ１の到来により上側位置信号Ｑ３が“Ｌ”から“Ｈ”に変化して上側パワートランジスタ１０７が通電開始になり、次の第２のタイミング信号Ｆ２の到来により上側位置信号Ｑ２が“Ｈ”から“Ｌ”に変化して上側パワートランジスタ１０６が通電終了になる。さらに、次の第１のタイミング信号Ｆ１の到来により下側位置信号Ｐ２が“Ｌ”から“Ｈ”に変化して下側パワートランジスタ１０２が通電開始になり、第２のタイミング信号Ｆ２の到来により下側位置信号Ｐ１が“Ｈ”から“Ｌ”に変化して下側パワートランジスタ１０１が通電終了になる。さらに、次の第１のタイミング信号Ｆ１の到来により上側位置信号Ｑ１が“Ｌ”から“Ｈ”に変化して上側パワートランジスタ１０５が通電開始になり、次の第２のタイミング信号Ｆ２の到来により上側位置信号Ｑ３が“Ｈ”から“Ｌ”に変化して上側パワートランジスタ１０７が通電終了になる。このようにして、信号形成器１６１は３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を出力し、電力供給部２０の下側パワートランジスタ１０１，１０２，１０３と上側パワートランジスタ１０５，１０６，１０７の通電区間を決める。図１２から理解されるように、ここでは、検出パルス信号Ｄｔの発生から第１の調整時間Ｔ１後の第１のタイミング信号Ｆ１に応動して、ある１個のパワートランジスタの通電が開始される。また、検出パルス信号Ｄｔの発生から第２の調整時間Ｔ２後の第２のタイミング信号Ｆ２に応動して、ある１個のパワートランジスタの通電が終了する。
【００４３】
その結果、下側位置信号Ｐ１，Ｐ２，Ｐ３は、電気角で１２０度よりも大きな“Ｈ”区間（通電区間）を持つ３相信号になる（図１２の（ｄ）〜（ｆ）参照）。具体的には、下側位置信号Ｐ１，Ｐ２，Ｐ３は約１５０度の“Ｈ”区間を有する３相信号にしている。ここに、電気角３６０度はロータのＮ極とＳ極の１組の回転角度に相当する。同様に、上側位置信号Ｑ１，Ｑ２，Ｑ３は、電気角で１２０度よりも大きな “Ｈ”区間（通電区間）を持つ３相信号になる（図１２の（ｇ）〜（ｉ）参照）。具体的には、上側位置信号Ｑ１，Ｑ２，Ｑ３は約１５０度の“Ｈ”区間を有する３相信号にしている。また、Ｔ２＞Ｔ１であるから、モータの回転に伴って、２相のコイルへの通電と３相のコイルへの通電を交互に行わせ、駆動電流の脈動を小さくしている。
【００４４】
図１の指令部３２は、たとえば、ディスク８１や回転体１１の回転速度を所定値に制御する速度制御回路を含んで構成され、位置検出部３０の検出パルス信号Ｄｔによりディスク８１や回転体１１の回転速度を検出し、検出回転速度と目標速度との差に応動した指令信号Ａｃを出力する。ここでは、指令信号Ａｃは速度制御回路によって作り出された電圧信号である。
図１のスイッチング制御ブロック４１のスイッチング制御部２２は、電流検出部２１の電流検出信号Ａｄと指令部３２の指令信号Ａｃを比較し、該比較結果に応動した単一のスイッチングパルス信号Ｗｐを出力する。図７にスイッチング制御部２２の具体的な構成を示す。なお、電流検出部２１とスイッチング制御部２２は、電力供給部２０の少なくとも１個のパワートランジスタを高周波スイッチング動作させるために、指令部３２の指令信号Ａｃに応動した高周波のスイッチングパルス信号Ｗｐを出力するスイッチング動作ブロック４１を形成している。
【００４５】
図７のスイッチング制御部２２は、比較回路１８１と基準パルス回路１８２とＰＷＭパルス回路１８３と除去作成回路１８４を含んで構成されている。比較回路１８１は、指令信号Ａｃと電流検出信号Ａｄを比較し、電流検出信号Ａｄが指令信号Ａｃよりも大きくなると比較信号Ａｐを“Ｈ”に変化させる。基準パルス回路１８２は、たとえば、分周回路を含んで構成され、クロック信号を所定個数分周して、所定の時間間隔毎に基準パルス信号Ａｒを出力する。基準パルス信号Ａｒは、所定の短時間の間”Ｈ”となるパルス信号にされている。
ＰＷＭパルス回路１８３は、たとえば、フリップフロップ回路を含んで構成され、基準パルス信号Ａｒの立ち上がりエッジの発生により内部状態を“Ｈ”にし、比較信号Ａｐの立ち上がりエッジの発生によって内部状態を”Ｌ”にする。ＰＷＭパルス回路１８３のスイッチングパルス信号Ｗｐは、内部状態に対応して変化し、基準パルス信号Ａｒの立ち下がりエッジにおいて”Ｈ”に変わり、比較信号Ａｐの立ち上がりエッジの発生により“Ｌ”に変化する。また、除去作成回路１８４は、たとえば、両エッジトリガのモノマルチ回路を含んで構成され、スイッチングパルス信号Ｗｐの立ち上がりエッジおよび立ち下がりエッジの発生をトリガとして、所定時間の間”Ｌ”になるノイズ除去信号Ｗｘを出力する。
【００４６】
図１３の（ａ）〜（ｄ）に、基準パルス信号Ａｒと比較信号Ａｐとスイッチングパルス信号Ｗｐとノイズ除去信号Ｗｘの信号関係を示す。図１３の横軸は時間である。基準パルス信号Ａｒの立ち上がりエッジ発生時点においてスイッチングパルス信号Ｗｐは“Ｈ”になり、比較信号Ａｐの立ち上がりエッジ発生時点においてスイッチングパルス信号Ｗｐは“Ｌ”になる。このようにして、スイッチングパルス信号Ｗｐは電流検出信号Ａｄと指令信号Ａｃの比較結果に応動したＰＷＭ信号になる。また、ノイズ除去信号Ｗｘは、スイッチングパルス信号Ｗｐの立ち上がりエッジおよび立ち下がりエッジの発生時点から所定時間Ｔｘ（Ｔｘ：ノイズ除去時間）の間”Ｌ”になる。なお、スイッチングパルス信号Ｗｐの周波数は、基準パルス信号Ａｒの周波数によって決まり、２０ｋＨｚ〜２００ｋＨｚの間の高周波信号にされている。これにより、高周波スイッチング動作の周波数が一定になり、スイッチングパルス信号Ｗｐやノイズ除去信号Ｗｘを容易に作成できる。
【００４７】
図１の通電動作部３１は、位置検出部３０の３相の下側位置信号Ｐ１，Ｐ２，Ｐ３や３相の上側位置信号Ｑ１，Ｑ２，Ｑ３やスイッチング制御部２２のスイッチングパルス信号Ｗｐや通電切換部９４の通電切換信号Ｄｈに応動した３相の下側通電制御信号Ｍ１，Ｍ２，Ｍ３と３相の上側通電制御信号Ｎ１，Ｎ２，Ｎ３を出力する。従って、第１のパワートランジスタや第２のパワートランジスタの各通電区間は、下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３によって決められる。また、通電動作部３１は、スイッチング制御部２２のスイッチングパルス信号Ｗｐに応動して、上側通電制御信号Ｎ１，Ｎ２，Ｎ３をスイッチングパルス化している（必要に応じて、下側通電制御信号Ｍ１，Ｍ２，Ｍ３もスイッチングパルス化している）。図８に通電動作部３１と電力供給部２０の具体的な構成を示す。
【００４８】
図８の通電動作部３１は、第１の通電制御回路２００Ａと第２の通電制御回路２００Ｂと第３の通電制御回路２００Ｃを含んで構成されている。第１の通電制御回路２００Ａは、下側位置信号Ｐ１と上側位置信号Ｑ１とスイッチングパルス信号Ｗｐと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を出力する。同様に、第２の通電制御回路２００Ｂは、下側位置信号Ｐ２と上側位置信号Ｑ２とスイッチングパルス信号Ｗｐと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を出力する。同様に、第３の通電制御回路２００Ｃは、下側位置信号Ｐ３と上側位置信号Ｑ３とスイッチングパルス信号Ｗｐと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を出力する。
【００４９】
図８の電力供給部２０は、第１の電力供給回路２５０Ａと第２の電力供給回路２５０Ｂと第３の電力供給回路２５０Ｃを含んで構成されている。第１の電力供給回路２５０Ａは、第１の通電制御回路２００Ａの下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を入力され、上側パワートランジスタ１０５と下側パワートランジスタ１０１と上側パワーダイオード１０５ｄと下側パワーダイオード１０１ｄによりコイル１２の電力供給端子側への通電を行う。同様に、第２の電力供給回路２５０Ｂは、第２の通電制御回路２００Ｂの下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を入力され、上側パワートランジスタ１０６と下側パワートランジスタ１０２と上側パワーダイオード１０６ｄと下側パワーダイオード１０２ｄによりコイル１３の電力供給端子側への通電を行う。同様に、第３の電力供給回路２５０Ｃは、第３の通電制御回路２００Ｃの下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を入力され、上側パワートランジスタ１０７と下側パワートランジスタ１０３と上側パワーダイオード１０７ｄと下側パワーダイオード１０３ｄによりコイル１４の電力供給端子側への通電を行う。
【００５０】
図９に第１の通電制御回路２００Ａと第１の電力供給回路２５０Ａの具体的な構成を示す。第１の電力供給回路２５０Ａは、下側パワートランジスタ１０１と上側パワートランジスタ１０５と下側パワーダイオード１０１ｄと上側パワーダイオード１０５ｄを含んで構成され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１に応動してコイル１２に駆動電圧Ｖ１と駆動電流Ｉ１を供給する。
第１の通電制御回路２００Ａは、スルーレート回路２１０とオア回路２１１とバッファ回路２１２とアンド回路２１３と第１スイッチ回路２１４と第２スイッチ回路２１５と第３スイッチ回路２１６と第４スイッチ回路２１７を含んで構成されている。オア回路２１１は、下側位置信号Ｐ１と上側位置信号Ｑ１が入力され、第１のスイッチ切換信号Ｓ１を出力する。第１スイッチ回路２１４は、第１のスイッチ切換信号Ｓ１が”Ｈ”（高電位状態）の時にａ側に接続し、第１のスイッチ切換信号Ｓ１が”Ｌ”（低電位状態）の時にｂ側に接続する。第１スイッチ回路２１４のａ側には第３スイッチ回路２１６の出力点が接続され、第１スイッチ回路２１４のｂ側には高電位点”Ｈｕ”が接続されている。第２スイッチ回路２１５は、第１のスイッチ切換信号Ｓ１が”Ｈ”の時にａ側に接続し、第１のスイッチ切換信号Ｓ１が”Ｌ”の時にｂ側に接続する。第２スイッチ回路２１５のａ側には第４スイッチ回路２１７の出力点が接続され、第２スイッチ回路２１５のｂ側には低電位点”Ｌｄ”が接続されている。ここに、高電位点”Ｈｕ”は、電圧供給部２５の正極側出力端子の電位Ｖｍよりも所定値だけ高い高電位点である。また、低電位点”Ｌｄ”は、電圧供給部２５の負極側出力端子の電位０Ｖよりも所定値だけ低い低電位点である。
【００５１】
バッファ回路２１２は、下側位置信号Ｐ１をバッファ出力し、第２のスイッチ切換信号Ｓ２を出力する。第３スイッチ回路２１６は、第２のスイッチ切換信号Ｓ２が”Ｈ”の時にａ側に接続し、第２のスイッチ切換信号Ｓ２が”Ｌ”の時にｂ側に接続する。第３スイッチ回路２１６のａ側には低電位点”Ｌｄ”が接続され、第３スイッチ回路２１６のｂ側にはスルーレート回路２１０の出力点が接続されている。第４スイッチ回路２１７は、第２のスイッチ切換信号Ｓ２が”Ｈ”の時にａ側に接続し、第２のスイッチ切換信号Ｓ２が”Ｌ”の時にｂ側に接続する。第４スイッチ回路２１７のａ側には低電位点”Ｌｄ”が接続され、第４スイッチ回路２１７のｂ側にはスルーレート回路２１０の出力点が接続されている。
【００５２】
アンド回路２１３は、上側位置信号Ｑ１とスイッチングパルス信号Ｗｐの論理積をとり、第３のスイッチ切換信号Ｓ３をスルーレート回路２１０に出力する。
スルーレート回路２１０は、第５スイッチ回路２２０と定電流回路２２１，２２２とコンデンサ２２５を含んで構成されている。第５スイッチ回路２２０は、第３のスイッチ切換信号Ｓ３が”Ｈ”の時にａ側に接続し、第３のスイッチ切換信号Ｓ３が”Ｌ”の時にｂ側に接続する。第５スイッチ回路２２０のａ側には高電位点”Ｈｕ”から流出する定電流回路２２１が接続され、第５スイッチ回路２２０のｂ側には低電位点”Ｌｄ”に流入する定電流回路２２２が接続されている。コンデンサ２２５は、第５スイッチ回路２２０の出力点に接続されている。第５スイッチ回路２２０がａ側に接続された場合に、コンデンサ２２５は定電流回路２２１の出力電流によって徐々に充電され、端子電圧は徐々に高電位”Ｈｕ”まで上昇する。第５スイッチ回路２２０がｂ側に接続された場合に、コンデンサ２２５は定電流回路２２２の出力電流によって徐々に放電され、端子電圧は徐々に低電位”Ｌｄ”まで下降する。その結果、コンデンサ２２５の端子電圧信号Ｒ１は、単一のスイッチングパルス信号Ｗｐに応動して変化し、立ち上がりエッジ部分と立ち下がりエッジ部分において所要の電圧傾斜を有するスルーレート・スイッチング信号になる。
【００５３】
定電流回路２２１，２２２の電流値は、動作切換信号Ｄｈによって切り換えられている。動作切換信号Ｄｈが”Ｌ”の場合に、定電流回路２２１，２２２の電流値は小さな値にされ、コンデンサ２２５に生じるスルーレート・スイッチング信号Ｒ１は緩やかな電圧傾斜の低速スルーレート・スイッチング信号Ｒ１ａになる。動作切換信号Ｄｈが”Ｈ”の場合に、定電流回路２２１，２２２の電流値は大きな値にされ、コンデンサ２２５に生じるスルーレート・スイッチング信号Ｒ１は急な電圧傾斜の高速スルーレート・スイッチング信号Ｒ１ｂになる。図１４の（ａ），（ｂ），（ｃ）にスイッチングパルス信号Ｗｐと低速スルーレート・スイッチング信号Ｒ１ａと高速スルーレート・スイッチング信号Ｒ１ｂの関係を示す（横軸は時間）。低速スルーレート・スイッチング信号Ｒ１ａや高速スルーレート・スイッチング信号Ｒ１ｂは、スイッチングパルス信号Ｗｐの変化に応動して変化する。低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり時間Ｔｒａと立ち下がり時間Ｔｆａは大きくされ、高速スルーレート・スイッチング信号Ｒ１ｂの立ち上がり時間Ｔｒｂと立ち下がり時間Ｔｆｂは小さくされている。
【００５４】
まず、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”の場合には、第１のスイッチ切換信号Ｓ１が”Ｌ”になり、第１スイッチ回路２１４はｂ側に接続され、第２スイッチ回路２１５はｂ側に接続される。従って、下側通電制御信号Ｍ１は高電位”Ｈｕ”になるので第１の電力供給回路２５０Ａの下側パワートランジスタ１０１はオフになり、上側通電制御信号Ｎ１は低電位”Ｌｄ”になるので第１の電力供給回路２５０Ａの上側パワートランジスタ１０５はオフになる。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路２５０Ａはコイル１２に電力供給を行わない。
次に、回転体１１が回転し、下側位置信号Ｐ１が”Ｈ”，上側位置信号Ｑ１が”Ｌ”になった場合を説明する。第１のスイッチ切換信号Ｓ１が”Ｈ”になり、第１スイッチ回路２１４はａ側に接続され、第２スイッチ回路２１５はａ側に接続される。第２のスイッチ切換信号Ｓ２が”Ｈ”になり、第３スイッチ回路２１６はａ側に接続され、第４スイッチ回路２１７はａ側に接続される。従って、下側通電制御信号Ｍ１は低電位”Ｌｄ”になるので第１の電力供給回路２５０Ａの下側パワートランジスタ１０１はオンになり、上側通電制御信号Ｎ１は低電位”Ｌｄ”になるので第１の電力供給回路２５０Ａの上側パワートランジスタ１０５はオフになる。その結果、Ｐ１＝”Ｈ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路２５０Ａは下側パワートランジスタ１０１によりコイル１２に負極性の駆動電流Ｉ１を供給する。
【００５５】
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”になった場合には、下側パワートランジスタ１０１と上側パワートランジスタ１０５はオフになり、第１の電力供給回路２５０Ａはコイル１２に電力供給を行わない。
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｈ”になった場合を説明する。第１のスイッチ切換信号Ｓ１が”Ｈ”になり、第１スイッチ回路２１４はａ側に接続され、第２スイッチ回路２１５はａ側に接続される。第２のスイッチ切換信号Ｓ２が”Ｌ”になり、第３スイッチ回路２１６はｂ側に接続され、第４スイッチ回路２１７はｂ側に接続される。従って、下側通電制御信号Ｍ１および上側通電制御信号Ｎ１はスルーレート回路２１０の出力信号になる。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｈ”の場合には、第１の電力供給回路２５０Ａの下側パワートランジスタ１０１と上側パワートランジスタ１０５はスルーレート回路２１０のスルーレート・スイッチング信号Ｒ１に応動して高周波スイッチング動作し、コイル１２に正極性の駆動電流Ｉ１を供給する。また、上側位置信号Ｑ１が”Ｈ”であるから、アンド回路２１３の出力である第３のスイッチ切換信号Ｓ３はスイッチングパルス信号Ｗｐに一致する。
電力供給回路２５０Ａの上側パワートランジスタ１０５は、Ｎチャンネル電界効果型パワートランジスタによって構成され、そのソース端子側にコイル１２が接続されている。従って、上側パワートランジスタ１０５はソース・フォロア動作を行い、通電制御端子側に供給された上側通電制御信号Ｎ１に応動して、上側通電制御信号Ｎ１に相似したスルーレートを有する駆動電圧Ｖ１をコイル１２に供給する。ここでは、上側パワートランジスタ１０５が高周波スイッチング動作しながらコイル１２に正極性の駆動電流を供給しているので、下側パワートランジスタ１０１はフォロア動作する必要はない。
【００５６】
動作切換信号Ｄｈが”Ｌ”の場合には、定電流回路２２１，２２２の電流値が小さくされ、低速スルーレート・スイッチング信号Ｒ１ａがスルーレート回路２１０の出力信号になる。従って、Ｄｈ＝”Ｌ”の場合には、第１の電力供給回路２５０Ａの上側パワートランジスタ１０５は低速スルーレート・スイッチング信号Ｒ１ａに応動して高周波スイッチング動作し、端子電圧Ｖ１は低速スルーレートにて変化するＰＷＭスイッチング電圧になる。図１４の（ａ），（ｂ）にスイッチングパルス信号Ｗｐと低速スルーレート・スイッチング信号Ｒ１ａの関係を示す。低速スルーレート・スイッチング信号Ｒ１ａは、スイッチングパルス信号Ｗｐの変化タイミングから大きな立ち上がり時間Ｔｒａや大きな立ち下がり時間Ｔｆａを有し、スルーレートの低い、すなわち、緩やかな電圧傾斜部分を有するスイッチング信号になされている。なお、低速スルーレート・スイッチング信号Ｒ１ａが小さくなり上側パワートランジスタ１０５がオフになると、下側パワートランジスタ１０１または下側ダイオード１０１ｄが相補的にオンになり、コイル１２に正極性の駆動電流Ｉ１を持続的に供給する。
【００５７】
動作切換信号Ｄｈが”Ｈ”の場合には、定電流回路２２１，２２２の電流値が大きくされ、高速スルーレート・スイッチング信号Ｒ１ｂがスルーレート回路２１０の出力信号になる。従って、Ｄｈ＝”Ｈ”の場合には、第１の電力供給回路２５０Ａの上側パワートランジスタ１０５は高速スルーレート・スイッチング信号Ｒ１ｂに応動して高周波スイッチング動作し、端子電圧Ｖ１は高速スルーレートにて変化するＰＷＭスイッチング電圧になる。図１４の（ａ），（ｃ）にスイッチングパルス信号Ｗｐと高速スルーレート・スイッチング信号Ｒ１ｂの関係を示す。高速スルーレート・スイッチング信号Ｒ１ｂは、スイッチングパルス信号Ｗｐの変化タイミングから小さな立ち上がり時間Ｔｒｂや小さな立ち下がり時間Ｔｆｂを有し、スルーレートの大きい、すなわち、急な電圧傾斜部分を有するスイッチング信号になされている。なお、高速スルーレート・スイッチング信号Ｒ１ｂが小さくなり上側パワートランジスタ１０５がオフになると、下側パワートランジスタ１０１または下側ダイオード１０１ｄが相補的にオンになり、コイル１２に正極性の駆動電流Ｉ１を持続的に供給する。
【００５８】
また、図１４の（ｄ）にノイズ除去信号Ｗｘの波形を示す。ノイズ除去信号Ｗｘは、スイッチングパルス信号Ｗｐの変化タイミングから所要時間Ｔｘの間”Ｌ”になるノイズ除去期間を有している。このノイズ除去時間ＴｘはＴｒａ，ＴｆａやＴｒｂ，Ｔｆｂよりも大きくされ（Ｔｘ＞Ｔｒａ，Ｔｘ＞Ｔｆａ，Ｔｘ＞Ｔｒｂ，Ｔｘ＞Ｔｆｂ）、低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり期間や立ち下がり期間を含むノイズ除去期間においてノイズ除去信号Ｗｘが”Ｌ”にされている。これにより、位置検出部３０の電圧検出器１２１は、端子電圧に生じるスイッチングノイズによる誤検出を防止し、正確なタイミングにおいて変化する検出パルス信号Ｄｔを得ている。
ここでは第１の通電制御回路２００Ａと第１の電力供給回路２５０Ａの構成および動作について説明したが、第２の通電制御回路２００Ｂ，第３の通電制御回路２００Ｃや第２の電力供給回路２５０Ｂ，第３の電力供給回路２５０Ｃの構成および動作も同様である。なお、通電動作部３１の第１の通電制御回路２００Ａと第２の通電制御回路２００Ｂと第３の通電制御回路２００Ｃに含まれるスルーレート回路は、パワートランジスタを低速スルーレート・スイッチング動作と高速スルーレート・スイッチング動作に選択動作させる選択動作機能を有している。また、第２スイッチ回路２１５と第４スイッチ回路２１７は、スルーレート回路２１０のスルーレート・スイッチング信号Ｒ１を上側パワートランジスタの通電制御端子側に供給し、上側パワートランジスタと下側パワートランジスタのうちで少なくとも上側パワートランジスタをスルーレート・スイッチング信号に応動してフォロア動作させながら高周波スイッチング動作させる動作制御機能を有している。
【００５９】
次に、上述のディスク装置およびモータの全体的な動作について説明する。まず、動作切換部９４の動作切換信号Ｄｈが”Ｌ”のときについて説明する。モータ部駆動ブロック９１は、パワートランジスタを低速スルーレート・スイッチング動作させ、スイッチングノイズの小さい低速スルーレートの高周波スイッチングした駆動電圧をモータ部アクチュエータ８２に供給する。トラッキング部駆動ブロック９２は、パワートランジスタを低速スルーレート・スイッチング動作させ、スイッチングノイズの小さい低速スルーレートの高周波スイッチングした駆動電圧をトラッキング部アクチュエータ８５に供給する。情報処理ブロック９３は、情報処理回路の回路動作を実行させ、ヘッド部８７からの出力信号の信号再生動作を実行し、情報出力信号Ｅｈを有効にする。
【００６０】
動作切換信号Ｄｈが”Ｌ”の場合におけるモータ部駆動ブロック９１の動作について説明する。回転体１１はディスク８１を回転駆動する。位置検出部３０は、逆起電力に応動して変化するコイル１２，１３，１４の端子電圧Ｖ１，Ｖ２，Ｖ３を検出する。コイルへの通電状態に基づいてコイルの検出相を決定し、検出相のコイルの端子電圧と共通接続された中性点の端子電圧Ｖｃを比較し、比較結果に応動した検出パルス信号Ｄｔを得る。検出パルス信号Ｄｔの検出タイミングから第１の調整時間Ｔ１後および第２の調整時間Ｔ２後に下側位置信号Ｐ１，Ｐ２，Ｐ３や上側位置信号Ｑ１，Ｑ２，Ｑ３を変化させる。指令部３２は、コイルの端子電圧に応動した位置検出部３０の出力パルス信号によりディスク８１の速度を検出し、速度制御信号に相当する指令信号Ａｃを出力する。スイッチング制御部２２は、指令部３２の指令信号Ａｃと電流検出部２１の電流検出信号Ａｄを比較し、比較結果に応動した単一のスイッチングパルス信号Ｗｐを出力する。通電動作部３１は、３相の上側位置信号Ｑ１，Ｑ２，Ｑ３に応動して電力供給部２０の上側パワートランジスタ１０５，１０６，１０７のうちで１個または２個の上側パワートランジスタを選択的に通電区間にする。スイッチングパルス信号Ｗｐに応動したスルーレート・スイッチング信号を作成し、スルーレート・スイッチング信号に応動して通電区間内の上側パワートランジスタを同時に高周波スイッチング動作させ、所要のコイルに正極性の駆動電流を供給する。
【００６１】
また、通電動作部３１は、３相の下側位置信号Ｐ１，Ｐ２，Ｐ３に応動して電力供給部２０の下側パワートランジスタ１０１，１０２，１０３のうちで１個または２個の下側パワートランジスタを選択的に通電区間にし、所要のコイルに負極性の駆動電流を供給する。
スイッチングパルス信号Ｗｐは指令信号Ａｃと電流検出信号Ａｄの比較結果によって直接作り出されているので、３相のコイルへの合成供給電流Ｉｇは指令信号Ａｃに応動して電流制御される。通電動作部３１の通電制御回路２００Ａ，２００Ｂ，２００Ｃはそれぞれ、単一のスイッチングパルス信号Ｗｐの変化タイミングを起点にして、立ち上がり傾斜部分と立ち下がり傾斜部分を持たせた低速スルーレート・スイッチング信号Ｒ１ａを作りだす。上側位置信号によって選択された電力供給部２０の１個または２個の上側パワートランジスタは、低速スルーレート・スイッチング信号に応動して低速スルーレート・スイッチング動作する。これにより、電力供給部２０のパワートランジスタを高周波スイッチング動作させてコイルに電力供給しても、輻射ノイズの発生が大幅に小さくなる。その結果、ヘッド部８７へのスイッチングノイズの混入が大幅に少なくなり、情報処理ブロック９３の情報出力信号Ｅｈに含まれる情報誤りを零または極めて少なくできる。
【００６２】
また、スイッチング制御部２２のノイズ除去信号Ｗｘは、低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり傾斜期間や立ち下がり傾斜期間において”Ｌ”となるノイズ除去期間を有している。従って、位置検出部３０の電圧検出器１２１のノイズ除去回路１５６において、コイルの端子電圧の検出信号ｂ４とノイズ除去信号Ｗｘの論理積を取ることにより、低速スルーレート・スイッチング動作によって端子電圧に混入するスイッチングノイズの影響を除去することができる。すなわち、電圧検出器１２１は、たとえば、端子電圧のゼロクロス時点を正確に検出できる。その結果、電圧検出器１２１の誤動作がなくなり、検出パルス信号Ｄｔは回転体１１の回転位置に対応した正確なタイミング信号になり、正確な上側位置信号と下側位置信号を作成できる。また、指令部３２は、検出パルス信号Ｄｔに基づいてディスク８１や回転体１１の正確な速度制御が可能になる。すなわち、スイッチングによる検出パルス信号Ｄｔの誤検出が無くなり、ディスク８１の回転速度の変動を極めて小さくできる。
また、トラッキング部駆動ブロック９２においても、パワートランジスタを低速スルーレート・スイッチング動作させ、スイッチングノイズの小さい低速スルーレートの高周波スイッチングした駆動電圧をトラッキング部アクチュエータ８５に供給する。これにより、トラッキング部駆動ブロック９２による輻射ノイズの発生が少なくなる。その結果、ヘッド部８７への雑音混入が大幅に少なくなり、情報処理ブロック９３の情報出力信号Ｅｈに含まれる情報誤りを零または極めて少なくできる。なお、トラッキング部駆動ブロック９２の具体的な構成は、前述のモータ部駆動ブロックと同様または類似であり、詳細な説明を省略する。
【００６３】
次に、動作切換部９４の動作切換信号Ｄｈが”Ｈ”のときについて説明する。モータ部駆動ブロック９１は、パワートランジスタを高速スルーレート・スイッチング動作させ、スイッチング損失の少ない高速スルーレートの高周波スイッチングした駆動電圧をモータ部アクチュエータ８２に供給する。トラッキング部駆動ブロック９２は、パワートランジスタを高速スルーレート・スイッチング動作させ、スイッチング損失の少ない高速スルーレートの高周波スイッチングした駆動電圧をトラッキング部アクチュエータ８５に供給する。情報処理ブロック９３は、情報処理回路の回路動作を全部もしくは一部停止させ、ヘッド部８７からの出力信号の信号処理動作を停止し、情報出力信号Ｅｈを無効にする。
【００６４】
動作切換信号Ｄｈが”Ｈ”の場合におけるモータ部駆動ブロック９１の動作について説明する。位置検出部３０は、３相のコイル１２，１３，１４の端子電圧Ｖ１，Ｖ２，Ｖ３を検出し、コイルの端子電圧と中性点端子電圧Ｖｃの比較結果に応動した検出パルス信号Ｄｔを得る。検出パルス信号Ｄｔに応動して３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を変化させる。指令部３２は、検出パルス信号Ｄｔの周期を検出し、ディスク８１の回転速度に応動した指令信号Ａｃを出力する。スイッチング制御部２２は、指令部３２の指令信号Ａｃと電流検出部２１の電流検出信号Ａｄを比較し、比較結果に応動した単一のスイッチングパルス信号Ｗｐを出力する。通電動作部３１は、３相の上側位置信号Ｑ１，Ｑ２，Ｑ３により電力供給部２０の３個の上側パワートランジスタ１０５，１０６，１０７のうちで１個または２個の上側パワートランジスタを選択的に通電区間にする。スイッチングパルス信号Ｗｐに応動した高速スルーレート・スイッチング信号を作成し、高速スルーレート・スイッチング信号に応動して通電区間内の上側パワートランジスタを同時に高周波スイッチング動作させ、所要のコイルに正極性の駆動電流を供給する。また、通電動作部３１は、３相の下側位置信号Ｐ１，Ｐ２，Ｐ３により電力供給部２０の３個の下側パワートランジスタ１０１，１０２，１０３のうちで１個または２個の下側パワートランジスタを選択的に通電区間にし、所要のコイルに負極性の駆動電流を供給する。
【００６５】
スイッチングパルス信号Ｗｐは指令信号Ａｃと電流検出信号Ａｄの比較結果によって直接作り出されているので、３相のコイルへの合成供給電流Ｉｇは指令信号Ａｃによって電流制御される。通電動作部３１の通電制御回路２００Ａ，２００Ｂ，２００Ｃはそれぞれ、単一のスイッチングパルス信号Ｗｐの変化タイミングを起点にして高速スルーレート・スイッチング信号Ｒ１ｂを作りだす。上側位置信号によって選択された電力供給部２０の１個または２個の上側パワートランジスタは、高速スルーレート・スイッチング信号に応動して高速スルーレート・スイッチング動作させている。これにより、電力供給部２０のパワートランジスタのスイッチング損失を、低速スルーレート・スイッチング信号を用いた場合に比較して大幅に低減している。また、情報処理ブロック９３の情報出力信号Ｅｈを無効にしているので、輻射ノイズの発生によってヘッド部８７に雑音が混入しても悪影響は生じない。
【００６６】
また、スイッチング制御部２２のノイズ除去信号Ｗｘは、高速スルーレート・スイッチング信号Ｒ１ｂの立ち上がりエッジや立ち下がりエッジを含む所定期間において”Ｌ”となるノイズ除去期間を有している。従って、位置検出部３０の電圧検出器１２１のノイズ除去回路１５６において、端子電圧に混入するスイッチングノイズの影響を除去することができる。その結果、電圧検出器１２１の誤動作がなくなり、検出パルス信号Ｄｔは正確に回転体１１の回転位置に対応したタイミング信号になり、正確な上側位置信号と下側位置信号を作成できる。また、指令部３２は、検出パルス信号Ｄｔに基づいてディスク８１や回転体１１の正確な速度制御が可能になる。
また、トラッキング部駆動ブロック９２においても、パワートランジスタを高速スルーレート・スイッチング動作させ、高周波スイッチングした駆動電圧をトラッキング部アクチュエータ８５に供給する。これにより、トラッキング部駆動ブロック９２のパワートランジスタのスイッチング損失を低減している。
本実施の形態では、信頼性の高い情報再生を行うディスク装置の消費電力を大幅に削減している。まず、ディスク装置がディスク８１からの情報再生を行う場合に、動作切換部９４の動作切換信号Ｄｈを”Ｌ”にして、モータ部駆動ブロック９１やトラッキング部駆動ブロック９２や情報処理ブロック９３の動作を選択的に切り換える。すなわち、モータ部駆動ブロック９１によって低速スルーレート・スイッチング動作による駆動電圧をモータ部アクチュエータ８２に供給し、ディスク８１を所定の回転速度で回転制御する。また、トラッキング部駆動ブロック９２によって低速スルーレート・スイッチング動作による駆動電圧をトラッキング部アクチュエータ８５に供給し、ヘッド部８７を所定のトラッキング位置に制御する。さらに、情報処理ブロック９３は情報処理回路動作を実行し、ヘッド部８７の再生信号Ｃｈに応動した情報出力信号Ｅｈを出力する。このとき、情報処理ブロック９３の情報出力信号Ｅｈは有効にされている。
【００６７】
通電動作部３１は、単一のスイッチングパルス信号Ｗｐに応動して変化し、立ち上がりエッジ部分と立ち下がりエッジ部分のうちで少なくとも一方のエッジ部分において緩やかな電圧傾斜を有する低速スルーレート・スイッチング信号を、３個の上側パワートランジスタと３個の下側パワートランジスタのうちで少なくとも１個のパワートランジスタの通電制御端子側に作成した。従って、この少なくとも１個のパワートランジスタは低速スルーレート・スイッチング信号に応動してフォロア動作する。これにより、少なくとも１個のパワートランジスタによってコイルに供給される駆動電圧は、低速スルーレート・スイッチング信号と類似の緩やかな電圧傾斜を有する高周波スイッチングの駆動電圧になる。その結果、パワートランジスタの高周波スイッチング動作に伴って発生するスイッチングノイズは大幅に小さくなる。また、パワートランジスタが高周波スイッチング動作してコイルに電力供給を行っているため、パワートランジスタの電力損失が大幅に小さくなり、その消費電力は削減される。すなわち、モータ部駆動ブロック９１やモータ部アクチュエータ８２における消費電力が小さくなり、スイッチングノイズの発生も小さい。同様に、トラッキング部駆動ブロック９２やトラッキング部アクチュエータ８５における消費電力は小さく、スイッチングノイズの発生も小さい。その結果、これらのブロックからヘッド部８７や情報処理ブロック９３に混入するノイズは大幅に低減され、誤りの少ない、信頼性の高い情報出力信号Ｅｈを出力できる。
【００６８】
次に、ディスク装置が情報再生を必要としない場合（待機状態）に、動作切換部９４の動作切換信号Ｄｈを”Ｈ”にして、モータ部駆動ブロック９１やトラッキング部駆動ブロック９２や情報処理ブロック９３の動作を選択的に切り換える。すなわち、モータ部駆動ブロック９１によって高速スルーレート・スイッチング動作による駆動電圧をモータ部アクチュエータ８２に供給し、ディスク８１を所定の回転速度で回転させながら、その消費電力をさらに低減した。また、トラッキング部駆動ブロック９２によって高速スルーレート・スイッチング動作による駆動電圧をトラッキング部アクチュエータ８５に供給し、ヘッド部８７を所定のトラッキング位置に保つように駆動しながら、その消費電力をさらに低減した。さらに、情報処理ブロック９３の情報処理回路動作を停止させて（電源電圧の供給を停止した場合も含む）、その消費電力を低減した。このとき、情報処理ブロック９３の情報出力信号Ｅｈは無効にされている。従って、ディスク装置の待機時の消費電力は大幅に削減される。また、モータ部駆動ブロック９１やトラッキング部駆動ブロック９２のスイッチング動作によって比較的大きなスイッチングノイズを発生するけれども、情報処理ブロック９３が信号処理を停止しているので、情報出力信号Ｅｈにスイッチングノイズの影響が現れない。
【００６９】
また、本実施の形態では、上側パワートランジスタとしてＮチャンネル電界効果型パワートランジスタを使用し、ドレイン端子側を電圧供給部の正極出力端子側に接続し、ソース端子側をコイルの一端に接続し、上側パワートランジスタをソース・フォロア動作させた。すなわち、上側パワートランジスタの通電制御端子側にスルーレート・スイッチング信号を作成し、上側パワートランジスタをフォロア動作させながら所要の電圧傾斜を有する低速スルーレートのスイッチング駆動電圧をコイルに供給した。その結果、駆動電圧の電圧傾斜をスルーレート・スイッチング信号に一致させることができ、安定にスイッチングノイズを低減できた。
【００７０】
また、本実施の形態のディスク装置およびモータでは、３相の上側位置信号Ｑ１，Ｑ２，Ｑ３に応動して３個の上側パワートランジスタの各通電区間を３６０／３＝１２０度よりもかなり大きくし、１個または２個の上側パワートランジスタを実質的に同時に高周波スイッチング動作させて１相または２相のコイルに正極性の駆動電流を供給している。また、３相の下側位置信号Ｐ１，Ｐ２，Ｐ３に応動して３個の下側パワートランジスタの各通電区間を３６０／３＝１２０度よりもかなり大きくし、１個または２個の下側パワートランジスタを実質的に同時に通電状態にして１相または２相のコイルに負極性の駆動電流を供給している。さらに、電圧供給部から３相のコイルへの通電電流Ｉｇを電流検出器にて検出し、指令信号Ａｃと電流検出器の出力信号Ａｄを比較し、その比較結果に応動した単一のスイッチングパルス信号Ｗｐを作成した。この単一のスイッチングパルス信号Ｗｐに応動した１個，２個または３個のスルーレート・スイッチング信号を作成し、これらのスルーレート・スイッチング信号に応動して上側パワートランジスタを実質的に同時に高周波スイッチング動作させる（実際には、上側位置信号によって選択された１個または２個の上側パワートランジスタを１個または２個のスルーレート・スイッチング信号に応動して実質的に同時にスイッチング動作させる）。これにより、指令信号Ａｃに応動した正確な合成供給電流Ｉｇを３相のコイルに供給でき、指令信号Ａｃにより発生駆動力を正確に制御できる。その結果、コイルへの電流路の切換動作が滑らかになり、指令信号に応動した正確な駆動電流をコイルに供給でき、発生駆動力の脈動が小さくなる。すなわち、騒音・振動の小さなディスク装置およびモータを実現できる。これらのパワートランジスタの各通電区間は、１２５度〜１７０度に選定したはうが良く、実際には、１５０度程度が好ましい。また、単一のスイッチングパルス信号Ｗｐに応動してスルーレート・スイッチング信号を作り出し、このスルーレート・スイッチング信号により上側パワートランジスタを同時に高周波スイッチング動作させれば良く、極めて簡単な構成によってコイルへの駆動電流の電流制御が実現できる。また、高周波スイッチングのタイミング管理が１個であるから、スルーレートを有するスイッチング駆動電圧を使用しながらも、電流検出器による電流検出動作が簡単かつ安定になる。特に、パワートランジスタの通電区間が３６０／３＝１２０度よりも大きい場合に、スルーレート・スイッチング信号に応動して上側パワートランジスタを実質的に同時に高周波スイッチング動作させれば良く、構成は簡単になる。なお、図８の３個の通電制御回路２００Ａ，２００Ｂ，２００Ｃはそれぞれ、それぞれの上側パワートランジスタの通電制御端子側においてスルーレート・スイッチング信号を作成するようにした。しかし、本発明はそのような場合に限らず、各種の変形が可能である。たとえば、単一のスイッチングパルス信号Ｗｐに応動した単一のスルーレート・スイッチング信号を作成し、上側位置信号や下側位置信号に応動して所要のパワートランジスタの通電制御端子側にスルーレート・スイッチング信号を供給するようにしても良い。
【００７１】
また、本実施の形態では、定電流回路による充電・放電回路とコンデンサ容量によってスルーレート回路を構成し、コンデンサ容量への充電・放電動作を行わせることにより、スルーレート・スイッチング信号を容易に形成した。また、定電流回路の電流値を変えて低速スルーレート・スイッチング信号と高速スルーレート・スイッチング信号を切り換えた。しかし、そのような場合に限らず、たとえば、スイッチングパルス信号Ｗｐを直接に高速スルーレート・スイッチング信号として使用してもよい。
また、本実施の形態のディスク装置およびモータでは、コイルの端子電圧を検出し、その検出結果に応動した位置信号を作成した。これにより、回転体１１の回転位置を検出する位置検出素子を無くし、コイル近傍に配置する部品点数を大幅に削減し、簡素な構成にした。また、スイッチング制御部２２は、単一のスイッチングパルス信号に応動して低速スルーレート・スイッチング信号とノイズ除去信号を作成している。ノイズ除去信号Ｗｘは、低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり傾斜期間や立ち下がり傾斜期間において”Ｌ”となるノイズ除去期間を有している。位置検出部３０のノイズ除去回路５６は、コイルの端子電圧の検出信号ｂ４とノイズ除去信号Ｗｘを論理合成し、ノイズ除去信号Ｗｘに応動してコイルの端子電圧の検出動作を停止または実施するように切り換えられる。すなわち、ノイズ除去信号Ｗｘが”Ｌ”の時にコイルの端子電圧の検出動作は停止され、ノイズ除去信号Ｗｘが”Ｈ”の時にコイルの端子電圧の検出動作は実施される。その結果、低速スルーレート・スイッチング動作によってコイルの端子電圧に混入するスイッチングノイズの影響を除去され、電圧検出器１２１の検出パルス信号Ｄｔはコイルの端子電圧に応動した回転体１１の回転位置に正確に対応したタイミング信号になる。従って、検出パルス信号に応動して上側位置信号と下側位置信号を正確に作成できる。さらに、コイルの端子電圧に応動した位置検出部の出力パルス信号を利用して、ディスク８１や回転体１１の速度制御を高精度に行うことができる。すなわち、スイッチングノイズによる位置検出部の出力パルス信号の誤検出が無くなり、ディスク８１の回転速度の変動は大幅に小さくなる。特に、情報処理ブロック９３の情報出力信号Ｅｈが有効になっている低速スルーレート・スイッチング動作において、スルーレート区間に生じるスイッチングノイズの影響を除去し、ディスク８１を高精度に回転制御する効果は大きい。その結果、ディスクを回転速度変動の少ない高性能な速度制御でき、高密度記録された情報信号の再生が可能になる。また、３個の上側パワートランジスタと３個の下側パワートランジスタのうちで少なくとも一方のパワートランジスタは単一のスイッチングパルス信号Ｗｐに応動したスルーレート・スイッチング信号により実質的に同時に高周波スイッチング動作しているので、単一のスイッチングパルス信号に応動した単一のノイズ除去信号により効果的なノイズ除去動作を行うことが可能になる。
【００７２】
また、本実施の形態のディスク装置およびモータでは、図７に示したスイッチング制御部２２を使用し、基準パルス信号Ａｒを所定時間毎に変化させ、スイッチングパルス信号Ｗｐの周波数を一定または略一定にした。しかし、そのような場合に限らず、各種の変形が可能である。たとえば、図１５に示した別種の構成のスイッチング制御部２２を使用しても良い。これについて説明する。図１５のスイッチング制御部２２は、比較回路１９１とＰＷＭパルス回路１９２と除去作成回路１９３により構成されている。比較回路１９１は、指令信号Ａｃと電流検出信号Ａｄを比較し、電流検出信号Ａｄが指令信号Ａｃよりも大きくなると比較信号Ａｐを“Ｈ”に変化させる。ＰＷＭパルス回路１９２のスイッチングパルス信号Ｗｐは、比較回路１９１の出力信号Ａｐの立ち上がりエッジの到来をトリガーとして所定時間Ｔｇの間“Ｌ”になり、所定時間Ｔｇが経過すると“Ｈ”に変化する。除去作成回路１９３は、スイッチングパルス信号Ｗｐの立ち上がりエッジと立ち下がりエッジの変化タイミングから所定時間Ｔｘの間”Ｌ”になるノイズ除去信号Ｗｘを出力する。図１６の（ａ），（ｂ），（ｃ）に比較信号Ａｐとスイッチングパルス信号Ｗｐとノイズ除去信号Ｗｘの波形を示す。図１６の横軸は時間である。このスイッチング制御部を用いたディスク装置およびモータの動作は、上述の実施の形態と同様であり、説明を省略する。
【００７３】
《実施の形態２》
図１７から図２０に本発明の実施の形態２のモータを含んで構成されたディスク装置と、モータを示す。本実施の形態では、前述の実施の形態１における通電動作部３１と電力供給部２０を変更し、３個の上側パワートランジスタと３個の下側パワートランジスタにＮチャンネルＭＯＳ構造の電界効果型パワートランジスタ（ＮＭＯＳ−ＦＥＴパワートランジスタ）を使用したものである。なお、前述の実施の形態１と同様なものには同一の番号を付し、説明を省略する。また、本実施の形態におけるディスク装置の全体構成は、図２に示したものと同様であり、説明を省略する。
図１７にモータ部アクチュエータとモータ部駆動ブロックの具体的な構成を示す。ディスク８１を回転駆動するモータ部アクチュエータの回転体１１は、複数極の界磁磁束を発生する界磁部を取り付けられたロータである。３相のコイル１２，１３，１４は、固定体であるステータに配設され、回転体１１の界磁部との相対関係に関して、電気的に互いに約１２０度ずらされて配置されている。３相のコイル１２，１３，１４は３相の駆動電流Ｉ１，Ｉ２，Ｉ３により３相の磁束を発生し、回転体１１の界磁部との相互作用によって駆動力を発生し、回転体１１およびディスク８１を回転駆動する。
【００７４】
電力供給部４０２は、通電動作部４０１の３相の下側通電制御信号Ｍ１，Ｍ２，Ｍ３と３相の上側通電制御信号Ｎ１，Ｎ２，Ｎ３に応動して電圧供給部２５から３相のコイル１２，１３，１４への電流路を形成し、３相のコイル１２，１３，１４への電力供給を行っている。電力供給部４０２と通電動作部４０１の具体的な構成は後述する。
電流検出部２１は、電圧供給部２５から３相のコイル１２，１３，１４に供給する合成供給電流Ｉｇに比例した電流検出信号Ａｄを出力する。電力供給部４０２のパワートランジスタはオン・オフの高周波スイッチング動作するので、合成供給電流Ｉｇや電流検出信号Ａｄはパルス信号になる。
位置検出部３０は、回転体１１の界磁部の位置を検出し、検出位置に対応した下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３と検出パルス信号Ｄｔを出力する。ここでは、位置検出部３０は、３相のコイル１２，１３，１４の一端に生じる３相の端子電圧Ｖ１，Ｖ２，Ｖ３を検出し、端子電圧の比較結果によって界磁部の回転位置の検出を行っている。位置検出部３０の具体的な構成は、図４に示したものと同様である。位置検出部３０は、電気角で１２０度よりも大きな“Ｈ”区間（通電区間）を持つ３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と、電気角で１２０度よりも大きな“Ｈ”区間（通電区間）を持つ３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を作成する。
【００７５】
指令部３２は、ディスク８１や回転体１１の回転速度を所定値に制御する速度制御回路を含んで構成され、位置検出部３０の出力パルス信号または検出パルス信号Ｄｔによりディスク８１や回転体１１の回転速度を検出し、検出回転速度と目標速度との差に応動した指令信号Ａｃを出力する。
スイッチング制御部２２は、電流検出部２１の検出信号Ａｄと指令部３２の指令信号Ａｃに応動した単一のスイッチングパルス信号Ｗｐを出力する。スイッチング制御部２２の具体的な構成は、図７に示したものと同様である。
通電動作部４０１は、位置検出部３０の３相の下側位置信号Ｐ１，Ｐ２，Ｐ３や３相の上側位置信号Ｑ１，Ｑ２，Ｑ３やスイッチング制御部２２のスイッチングパルス信号Ｗｐに応動した３相の下側通電制御信号Ｍ１，Ｍ２，Ｍ３と３相の上側通電制御信号Ｎ１，Ｎ２，Ｎ３を出力する。従って、電力供給部４０２の上側パワートランジスタや下側パワートランジスタによるコイルへの通電区間は、上側位置信号と下側位置信号によって決められる。また、通電動作部４０１は、スイッチング制御部２２のスイッチングパルス信号Ｗｐに応動して、上側通電制御信号Ｎ１，Ｎ２，Ｎ３をスイッチングパルス化している。図１８に通電動作部４０１と電力供給部４０２の具体的な構成を示す。
【００７６】
図１８の通電動作部４０１は、第１の通電制御回路４１０Ａと第２の通電制御回路４１０Ｂと第３の通電制御回路４１０Ｃを含んで構成されている。第１の通電制御回路４１０Ａは、下側位置信号Ｐ１と上側位置信号Ｑ１とスイッチングパルス信号Ｗｐと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を出力する。第２の通電制御回路４１０Ｂは、下側位置信号Ｐ２と上側位置信号Ｑ２とスイッチングパルス信号Ｗｐと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を出力する。第３の通電制御回路４１０Ｃは、下側位置信号Ｐ３と上側位置信号Ｑ３とスイッチングパルス信号Ｗｐと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を出力する。
図１８の電力供給部４０２は、第１の電力供給回路４２０Ａと第２の電力供給回路４２０Ｂと第３の電力供給回路４２０Ｃを含んで構成されている。第１の電力供給回路４２０Ａは、第１の通電制御回路４１０Ａの下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を入力され、コイル１２の電力供給端子側への通電を行う。第２の電力供給回路４２０Ｂは、第２の通電制御回路４１０Ｂの下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を入力され、コイル１３の電力供給端子側への通電を行う。第３の電力供給回路４２０Ｃは、第３の通電制御回路４１０Ｃの下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を入力され、コイル１４の電力供給端子側への通電を行う。
【００７７】
図１９に第１の通電制御回路４１０Ａと第１の電力供給回路４２０Ａの具体的な構成を示す。第１の電力供給回路４２０Ａは、下側パワートランジスタ５０１と上側パワートランジスタ５０５と下側パワーダイオード５０１ｄと上側パワーダイオード５０５ｄを含んで構成され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１に応動してコイル１２に駆動電圧Ｖ１と駆動電流Ｉ１を供給する。上側パワートランジスタ５０５はＮチャンネル電界効果型パワートランジスタによって構成され、この電界効果型パワートランジスタに逆接続されて形成された寄生ダイオードによって上側パワーダイオード５０５ｄを構成している。下側パワートランジスタ５０１はＮチャンネル電界効果型パワートランジスタによって構成され、この電界効果型パワートランジスタに逆接続されて形成された寄生ダイオードによって下側パワーダイオード５０１ｄが構成している。上側パワートランジスタ５０５は電圧供給部２５の正極出力端子側とコイル１２の一端の電流路を形成し、下側パワートランジスタ５０１は電圧供給部２５の負極出力端子側とコイル１２の一端の電流路を形成する。
【００７８】
第１の通電制御回路４１０Ａは、スルーレート回路５１０とバッファ回路５１２とアンド回路５１３を含んで構成されている。バッファ回路５１２は、下側位置信号Ｐ１をバッファ出力し、下側通電制御信号Ｍ１として下側パワートランジスタ５０１の通電制御端子側に供給している。アンド回路５１３は、上側位置信号Ｑ１とスイッチングパルス信号Ｗｐの論理積によりスイッチ切換信号Ｓ５を作りだし、スルーレート回路５１０に出力する。
スルーレート回路５１０は、スイッチ回路５２０と定電流回路５２１，５２２とコンデンサ５２５を含んで構成されている。スイッチ回路５２０は、スイッチ切換信号Ｓ５が”Ｈ”の時にａ側に接続し、スイッチ切換信号Ｓ５が”Ｌ”の時にｂ側に接続する。スイッチ回路５２０のａ側には高電位点”Ｈｕ”から流出する定電流回路５２１が接続され、スイッチ回路５２０のｂ側にはアース電位点０Ｖに向けて流入する定電流回路５２２が接続されている。コンデンサ５２５は、スイッチ回路５２０の出力点に接続されている。スイッチ回路５２０がａ側に接続された場合に、コンデンサ５２５は定電流回路５２１の出力電流によって徐々に充電され、端子電圧は徐々に高電位”Ｈｕ”まで上昇する。スイッチ回路５２０がｂ側に接続された場合に、コンデンサ５２５は定電流回路５２２の出力電流によって徐々に放電され、端子電圧は徐々にアース電位０Ｖまで下降する。その結果、コンデンサ５２５の端子電圧信号Ｒ１は、単一のスイッチングパルス信号Ｗｐの変化に応動して変化し、立ち上がりエッジ部分と立ち下がりエッジ部分において所要の電圧傾斜を有するスルーレート・スイッチング信号Ｒ１になる。スルーレート回路５１０の出力端子は上側パワートランジスタ５０５の通電制御端子側に接続されており、このスルーレート・スイッチング信号Ｒ１は上側パワートランジスタ５０５の通電制御端子側に作成されている。なお、アース電位０Ｖは、電圧供給部２５の負極出力端子側の電位に一致する。また、スルーレート回路５１０のコンデンサ５２５のように電界効果型パワートランジスタ５０５の通電制御端子側にコンデンサ容量が直接必要な場合には、電界効果型パワートランジスタ５０５の入力ゲート容量（コンデンサ容量）をコンデンサ５２５として利用しても良い。すなわち、電界効果型パワートランジスタ５０５の入力ゲート容量をスルーレート回路のコンデンサ容量（コンデンサ５２５）として使用できる。
【００７９】
定電流回路５２１，５２２の電流値は、動作切換部９４の動作切換信号Ｄｈによって切り換えられている。動作切換信号Ｄｈが”Ｌ”の場合には、定電流回路５２１，５２２の電流値が比較的小さくされ、コンデンサ５２５に生じるスルーレート・スイッチング信号Ｒ１は緩やかな電圧傾斜の低速スルーレート・スイッチング信号Ｒ１ａになる。動作切換信号Ｄｈが”Ｈ”の場合には、定電流回路５２１，５２２の電流値が比較的大きくされ、コンデンサ５２５に生じるスルーレート・スイッチング信号Ｒ１は急な電圧傾斜の高速スルーレート・スイッチング信号Ｒ１ｂになる。スイッチングパルス信号Ｗｐと低速スルーレート・スイッチング信号Ｒ１ａと高速スルーレート・スイッチング信号Ｒ１ｂの関係は、図１４の（ａ），（ｂ），（ｃ）に示されたものと同様である。すなわち、低速スルーレート・スイッチング信号Ｒ１ａや高速スルーレート・スイッチング信号Ｒ１ｂは、スイッチングパルス信号Ｗｐの変化に応動して変化する。低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり時間Ｔｒａと立ち下がり時間Ｔｆａは大きくされ、高速スルーレート・スイッチング信号Ｒ１ｂの立ち上がり時間Ｔｒｂと立ち下がり時間Ｔｆｂは小さくされている。
【００８０】
まず、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”の場合について説明する。バッファ回路５１２の出力である下側通電制御信号Ｍ１は”Ｌ”になり、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１はオフになる。アンド回路５１３の出力であるスイッチ切換信号Ｓ５が”Ｌ”になり、スルーレート回路５１０の出力である上側通電制御信号Ｎ１はアース電位０Ｖになるので、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はオフになる。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路４２０Ａはコイル１２に電力供給を行わない。
【００８１】
次に、回転体１１が回転し、下側位置信号Ｐ１が”Ｈ”，上側位置信号Ｑ１が”Ｌ”になった場合を説明する。下側通電制御信号Ｍ１は”Ｈ”になり、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１はオンになる。スルーレート回路５１０の出力である上側通電制御信号Ｎ１はアース電位０Ｖになるので、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はオフになる。その結果、Ｐ１＝”Ｈ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路４２０Ａはコイル１２に負極性の駆動電流Ｉ１を供給する。
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”になった場合には、上側通電制御信号Ｎ１がアース電位になり、下側通電制御信号Ｍ１が”Ｌ”になるので、上側パワートランジスタ５０５と下側パワートランジスタ５０１はオフになる。すなわち、第１の電力供給回路４２０Ａはコイル１２に電力供給を行わない。
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｈ”になった場合を説明する。バッファ回路５１２の出力である下側通電制御信号Ｍ１は”Ｌ”になり、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１はオフになる。アンド回路５１３の出力であるスイッチ切換信号Ｓ５がスイッチングパルス信号Ｗｐに一致し、高周波のスイッチング信号になる。スルーレート回路５１０のスイッチ回路５２０は、スイッチングパルス信号Ｗｐに応動して切り換わり、コンデンサ５２５の端子にスルーレート・スイッチング信号Ｒ１を出力する。従って、上側通電制御信号Ｎ１はスルーレート回路５１０の出力であるスルーレート・スイッチング信号Ｒ１になる。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｈ”の場合には、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はスルーレート回路５１０の出力信号に応動して高周波スイッチング動作し、コイル１２に正極性の駆動電流Ｉ１を供給する。なお、上側パワートランジスタ５０５が高周波スイッチングのオフの時には、コイル１２のインダクタンス作用により下側パワーダイオード５０１ｄが通電状態になり、コイル１２に正極性の駆動電流Ｉ１を流し続ける。
【００８２】
電力供給回路４２０Ａの上側パワートランジスタ５０５は、Ｎチャンネル電界効果型パワートランジスタによって構成され、そのソース端子側にコイル１２が接続されている。従って、上側パワートランジスタ５０５はソース・フォロア動作を行い、その通電制御端子側に作成されたスルーレート・スイッチング信号Ｒ１に応動した高周波スイッチングの駆動電圧Ｖ１をコイル１２に供給する。上側パワートランジスタ５０５のフォロア動作による高周波スイッチングは、電力供給回路４２０Ａの下側パワートランジスタ５０１がオフ状態を保っていても実現できる。
動作切換信号Ｄｈが”Ｌ”の場合には、定電流回路５２１，５２２の電流値が小さくされ、低速スルーレート・スイッチング信号Ｒ１ａがスルーレート回路５１０の出力信号になる。従って、Ｄｈ＝”Ｌ”の場合には、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５は低速スルーレート・スイッチング信号Ｒ１ａに応動して高周波スイッチング動作し、端子電圧Ｖ１は低速スルーレートにて変化する高周波スイッチングの駆動電圧になる。
【００８３】
動作切換信号Ｄｈが”Ｈ”の場合には、定電流回路５２１，５２２の電流値が大きくされ、高速スルーレート・スイッチング信号Ｒ１ｂがスルーレート回路５１０の出力信号になる。従って、Ｄｈ＝”Ｈ”の場合には、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５は高速スルーレート・スイッチング信号Ｒ１ｂに応動して高周波スイッチング動作し、端子電圧Ｖ１は高速スルーレートにて変化する高周波スイッチングの駆動電圧になる。
ここでは第１の通電制御回路４１０Ａと第１の電力供給回路４２０Ａの構成および動作について説明したが、第２の通電制御回路４１０Ｂと第２の電力供給回路４２０Ｂの構成および動作や第３の通電制御回路４１０Ｃと第３の電力供給回路４２０Ｃの構成および動作も同様であり、説明を省略する。なお、第１の通電制御回路４１０Ａ，４１０Ｂ，４１０Ｃはそれぞれ、単一のスイッチングパルス信号に応動したスルーレート・スイッチング信号を上側パワートランジスタの通電制御端子側に作成している。これにより、２個の上側パワートランジスタによって電圧供給部２５から３相のコイルへの電流路を切り換える場合に、単一のスイッチングパルス信号から作成された２個のスルーレート・スイッチング信号に応動して２個の上側パワートランジスタを実質的に同時に高周波スイッチング動作させている。
【００８４】
なお、ノイズ除去信号Ｗｘの波形は図１４の（ｄ）に示したものと同様である。すなわち、ノイズ除去信号Ｗｘは、スイッチングパルス信号Ｗｐの変化タイミングからノイズ除去時間Ｔｘの間”Ｌ”になるノイズ除去期間を有している。このノイズ除去時間ＴｘはＴｒａやＴｆａよりも大きくされ（Ｔｘ＞Ｔｒａ，Ｔｘ＞Ｔｆａ）、低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり期間や立ち下がり期間を含むノイズ除去期間においてノイズ除去信号Ｗｘが”Ｌ”にされている。
本実施の形態においても、前述の実施の形態１と同様な作用効果を得ることができる。
本実施の形態では、さらに、上側パワートランジスタと下側パワートランジスタにＮチャンネル電界効果型パワートランジスタを使用しているので、電圧供給部２５の負極出力端子側電位（アース電位）よりも低い低電位点が不要になり、電源供給が容易になる。また、集積回路化した場合に、Ｎチャンネル電界効果型パワートランジスタはＰチャンネル電界効果型パワートランジスタよりも小さくて低オン抵抗にできるので、チップサイズを小さくできる。従って、低コストに高性能なディスク装置およびモータを実現できる。その他、前述の実施の形態１と同様な各種の利点がある。
【００８５】
図１９の通電制御回路４１０Ａでは、定電流回路を有する充電・放電回路によってコンデンサ容量を充電・放電し、スイッチングパルス信号に応動したスルーレート・スイッチング信号を電界効果型パワートランジスタの通電制御端子側に作成した。しかし、本発明はそのような場合に限定されない。図２０に通電制御回路４１０Ａの別の構成を示す。この通電制御回路４１０Ａのスルーレート回路５４０は、充電抵抗５５１，５５２と充電切換スイッチ５５３によってコンデンサ５２５への充電を行わせ、放電抵抗５５５，５５６と放電切換スイッチ５５７によってコンデンサ５２５への放電を行わせる。充電切換スイッチ５５３と放電切換スイッチ５５７は、動作切換信号Ｄｈに応動してａ側またはｂ側に接続を切り換える。抵抗５５１は抵抗５５２よりも十分に大きくされ、抵抗５５５は抵抗５５６よりも十分に大きくされている。動作切換信号Ｄｈが”Ｌ”の場合に、充電切換スイッチ５５３と放電切換スイッチ５５７はａ側に接続され、大きな充電抵抗５５１と大きな放電抵抗５５５によってコンデンサ５２５は充電・放電され、低速スルーレート・スイッチング信号を上側電界効果型パワートランジスタ５０５の通電制御端子側に作成する。この低速スルーレート・スイッチング信号に応動して上側電界効果型パワートランジスタ５０５は、緩やかな電圧傾斜を有する高周波スイッチング動作を行う。動作切換信号Ｄｈが”Ｈ”の場合に、充電切換スイッチ５５３と放電切換スイッチ５５７はｂ側に接続され、小さな充電抵抗５５２と小さな放電抵抗５５６によってコンデンサ５２５は充電・放電され、高速スルーレート・スイッチング信号を上側電界効果型パワートランジスタ５０５の通電制御端子側に作成する。この高速スルーレート・スイッチング信号に応動して上側電界効果型パワートランジスタ５０５は、急な電圧傾斜を有する高周波スイッチング動作を行う。なお、スルーレート回路５４０のコンデンサ５２５のように電界効果型パワートランジスタ５０５の通電制御端子側にコンデンサ容量が直接必要な場合には、電界効果型パワートランジスタ５０５の入力ゲート容量をコンデンサ５２５として利用して、コンデンサ５２５を見かけ上でなくすことができる。
【００８６】
《実施の形態３》
図２１から図２７に本発明の実施の形態３のモータを含んで構成されたディスク装置と、モータを示す。本実施の形態では、前述の実施の形態２における通電動作部４０１とスイッチング制御部２２を変更し、ＮチャンネルＭＯＳ構造の電界効果型パワートランジスタによる上側パワートランジスタ（上側ＮＭＯＳ−ＦＥＴパワートランジスタ）と下側パワートランジスタ（下側ＮＭＯＳ−ＦＥＴパワートランジスタ）を使用し、上側パワートランジスタの電圧傾斜を有するオン・オフの高周波スイッチング動作に同期して下側パワートランジスタを相補的にオフ・オンの高周波スイッチング動作させるようにしたものである。なお、前述の実施の形態１や実施の形態２と同様なものには同一の番号を付し、説明を省略する。また、本実施の形態におけるディスク装置の全体構成は、図２に示したものと同様であり、説明を省略する。
【００８７】
図２１にモータ部アクチュエータとモータ部駆動ブロックの具体的な構成を示す。ディスク８１を回転駆動するモータ部アクチュエータの回転体１１は、複数極の界磁磁束を発生する界磁部を取り付けられたロータである。ロータの界磁部は、Ｎ極部分とＳ極部分を交互に有し、合計で２極以上の偶数極の磁極部分を設けられている。３相のコイル１２，１３，１４は、固定体であるステータに配設され、回転体１１の界磁部との相対関係に関して、電気的に互いに約１２０度ずらされて配置されている。３相のコイル１２，１３，１４は３相の駆動電流Ｉ１，Ｉ２，Ｉ３により３相の磁束を発生し、回転体１１の界磁部との相互作用によって駆動力を発生し、回転体１１およびディスク８１を回転駆動する。
電力供給部４０２は、通電動作部６０１の下側通電制御信号Ｍ１，Ｍ２，Ｍ３と上側通電制御信号Ｎ１，Ｎ２，Ｎ３に応動して電圧供給部２５から３相のコイル１２，１３，１４への電流路を形成し、コイル１２，１３，１４への電力供給を行っている。通電動作部６０１の具体的な構成は後述する。
【００８８】
電流検出部２１は、電圧供給部２５から３相のコイル１２，１３，１４に供給する通電電流または合成供給電流Ｉｇに比例した電流検出信号Ａｄを出力する。電力供給部４０２のパワートランジスタはオン・オフの高周波スイッチング動作するので、合成供給電流Ｉｇや電流検出信号Ａｄはパルス信号になる。
位置検出部３０は、回転体１１の界磁部の位置を検出し、検出位置に対応した下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３と検出パルス信号Ｄｔを出力する。ここでは、位置検出部３０は、３相のコイル１２，１３，１４の電力供給端子に生じる３相の端子電圧Ｖ１，Ｖ２，Ｖ３と共通接続端子に生じる端子電圧Ｖｃを検出し、端子電圧の比較結果によって界磁部の回転位置の検出を行っている。位置検出部３０の具体的な構成は、図４に示したものと同様である。位置検出部３０は、電気角で１２０度よりも大きな“Ｈ”区間（通電区間）を持つ３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と、電気角で１２０度よりも大きな“Ｈ”区間（通電区間）を持つ３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を作成する。
【００８９】
指令部３２は、ディスク８１や回転体１１の回転速度を所定値に制御する速度制御回路を含んで構成され、コイルの端子電圧に応動した位置検出部３０の出力パルス信号によりディスク８１や回転体１１の回転速度を検出し、検出回転速度と目標速度との差に応動した指令信号Ａｃを出力する。
スイッチング制御部６２２は、電流検出部２１の電流検出信号Ａｄと指令部３２の指令信号Ａｃを比較し、電流検出信号Ａｄと指令信号Ａｃに応動したスイッチングパルス信号Ｗｐおよび補助スイッチングパルス信号Ｗｈを出力する。補助スイッチングパルス信号Ｗｈはスイッチングパルス信号Ｗｐに応動して変化する。もちろん、補助スイッチングパルス信号Ｗｈとスイッチングパルス信号Ｗｐを同時に作成し、補助スイッチングパルス信号Ｗｈがスイッチングパルス信号Ｗｐに同期的に変化するようにしても良い。このような場合も、補助スイッチングパルス信号はスイッチングパルス信号に応動すると表現する。補助スイッチングパルス信号Ｗｈの一方の変化エッジ（立ち上がりエッジ）は、スイッチングパルス信号Ｗｐの一方の変化エッジ（立ち下がりエッジ）に対して所要の時間差Ｔｈ（Ｔｈ：隙間時間）が設けられている。また、この所要の時間差Ｔｈは動作切換部９４の動作切換信号Ｄｈに応動して切り換えられている。図２５にスイッチング制御部６２２の具体的な構成を示す。
【００９０】
図２５のスイッチング制御部６２２は、比較回路１８１と基準パルス回路１８２とＰＷＭパルス回路１８３と除去作成回路１８４と補助作成回路６８５を含んで構成されている。比較回路１８１は、指令信号Ａｃと電流検出信号Ａｄを比較し、電流検出信号Ａｄが指令信号Ａｃよりも大きくなると比較信号Ａｐを“Ｈ”に変化させる。基準パルス回路１８２は、クロック信号を所定個数分周して、所定の時間間隔毎に基準パルス信号Ａｒを出力する。基準パルス信号Ａｒは、所定の短時間の間”Ｈ”となるパルス信号にされている。
ＰＷＭパルス回路１８３は、フリップフロップ回路を含んで構成され、基準パルス信号Ａｒの立ち上がりエッジの発生により内部状態を“Ｈ”にし、比較信号Ａｐの立ち上がりエッジの発生によって内部状態を”Ｌ”にする。ＰＷＭパルス回路１８３のスイッチングパルス信号Ｗｐは、内部状態に対応して変化し、基準パルス信号Ａｒの立ち下がりエッジにおいて”Ｈ”に変わり、比較信号Ａｐの立ち上がりエッジの発生により“Ｌ”に変化する。また、除去作成回路１８４は、両エッジトリガのモノマルチ回路を含んで構成され、スイッチングパルス信号Ｗｐの立ち上がりエッジおよび立ち下がりエッジの発生をトリガとして、所定時間の間”Ｌ”になるノイズ除去信号Ｗｘを出力する。
【００９１】
補助作成回路６８５は、スイッチングパルス信号Ｗｐに応動して変化する補助スイッチングパルス信号Ｗｈを出力する。補助スイッチングパルス信号Ｗｈの立ち上がりエッジは、スイッチングパルス信号Ｗｐの立ち下がりエッジから所要の時間Ｔｈ経過後に変化する。また、補助スイッチングパルス信号Ｗｈの立ち下がりエッジは、スイッチングパルス信号Ｗｐの立ち上がりエッジに一致または略一致している。スイッチングパルス信号Ｗｐの立ち下がりエッジから補助スイッチングパルス信号Ｗｈの立ち上がりエッジまでの所要時間Ｔｈは、動作切換信号Ｄｈに応動して切り換えられている。
図２６の（ａ）〜（ｆ）に、基準パルス信号Ａｒと比較信号Ａｐとスイッチングパルス信号Ｗｐとノイズ除去信号Ｗｘと補助スイッチングパルス信号Ｗｈの信号関係を示す。基準パルス信号Ａｒの立ち上がりエッジ発生時点においてスイッチングパルス信号Ｗｐは“Ｈ”になり、比較信号Ａｐの立ち上がりエッジ発生時点においてスイッチングパルス信号Ｗｐは“Ｌ”になる。このようにして、スイッチングパルス信号Ｗｐは電流検出信号Ａｄと指令信号Ａｃの比較結果に応動したＰＷＭ信号になる（図２６の（ａ）〜（ｃ）参照）。また、ノイズ除去信号Ｗｘは、スイッチングパルス信号Ｗｐのエッジ発生時点（立ち上がりエッジおよび立ち下がりエッジ）から所定時間Ｔｘの間”Ｌ”になる（図２６の（ｄ）参照）。また、動作切換信号Ｄｈが”Ｌ”の場合に、補助スイッチングパルス信号Ｗｈａの立ち上がりエッジは、スイッチングパルス信号Ｗｐの立ち下がりエッジから大きめの所要時間Ｔｈａ経過後（Ｔｈａ：低速スルーレート時の隙間時間）に変化する（図２６の（ｅ）参照）。また、動作切換信号Ｄｈが”Ｈ”の場合に、補助スイッチングパルス信号Ｗｈｂの立ち上がりエッジは、スイッチングパルス信号Ｗｐの立ち下がりエッジから小さめの所要時間Ｔｈｂ経過後（Ｔｈｂ：高速スルーレート時の隙間時間）に変化する（図２６の（ｆ）参照）。ここに、高速スルーレート時の隙間時間Ｔｈｂは低速スルーレート時の隙間時間Ｔｈａよりも小さくしている（Ｔｈｂ＜Ｔｈａ）。
【００９２】
図２１の通電動作部６０１は、位置検出部３０の上側位置信号Ｑ１，Ｑ２，Ｑ３とスイッチング制御部６２２のスイッチングパルス信号Ｗｐに応動した上側通電制御信号Ｎ１，Ｎ２，Ｎ３を出力する。また、通電動作部６０１は、位置検出部３０の下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３とスイッチング制御部６２２の補助スイッチングパルス信号Ｗｈに応動した下側通電制御信号Ｍ１，Ｍ２，Ｍ３を出力する。従って、電力供給部４０２の上側パワートランジスタや下側パワートランジスタによるコイルへの通電区間は、下側位置信号と上側位置信号によって決められる。通電動作部６０１は、上側位置信号による通電区間においてスイッチングパルス信号Ｗｐに応動して上側通電制御信号Ｎ１，Ｎ２，Ｎ３をスイッチングパルス化している。また、通電動作部６０１は、下側位置信号による通電区間において下側通電制御信号Ｍ１，Ｍ２，Ｍ３をオン・オフ信号にし、上側位置信号による通電区間において補助スイッチングパルス信号Ｗｈに応動して下側通電制御信号Ｍ１，Ｍ２，Ｍ３をスイッチングパルス化している。図２２に通電動作部６０１と電力供給部４０２の具体的な構成を示す。
【００９３】
図２２の通電動作部６０１は、第１の通電制御回路６１０Ａと第２の通電制御回路６１０Ｂと第３の通電制御回路６１０Ｃを含んで構成されている。第１の通電制御回路６１０Ａは、下側位置信号Ｐ１と上側位置信号Ｑ１とスイッチングパルス信号Ｗｐと補助スイッチングパルス信号Ｗｈと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を出力する。第２の通電制御回路６１０Ｂは、下側位置信号Ｐ２と上側位置信号Ｑ２とスイッチングパルス信号Ｗｐと補助スイッチングパルス信号Ｗｈと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を出力する。第３の通電制御回路６１０Ｃは、下側位置信号Ｐ３と上側位置信号Ｑ３とスイッチングパルス信号Ｗｐと補助スイッチングパルス信号Ｗｈと動作切換信号Ｄｈを入力され、下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を出力する。
電力供給部４０２は、第１の電力供給回路４２０Ａと第２の電力供給回路４２０Ｂと第３の電力供給回路４２０Ｃを含んで構成されている。第１の電力供給回路４２０Ａは、第１の通電制御回路６１０Ａの下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を入力され、コイル１２の電力供給端子側への通電を行う。第２の電力供給回路４２０Ｂは、第２の通電制御回路６１０Ｂの下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を入力され、コイル１３の電力供給端子側への通電を行う。第３の電力供給回路４２０Ｃは、第３の通電制御回路６１０Ｃの下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を入力され、コイル１４の電力供給端子側への通電を行う。
【００９４】
図２３に第１の通電制御回路６１０Ａと第１の電力供給回路４２０Ａの具体的な構成を示す。第１の電力供給回路４２０Ａは、下側パワートランジスタ５０１と上側パワートランジスタ５０５と下側パワーダイオード５０１ｄと上側パワーダイオード５０５ｄを含んで構成され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１に応動してコイル１２に駆動電圧Ｖ１と駆動電流Ｉ１を供給する。なお、上側パワートランジスタ５０５と下側パワートランジスタ５０１はＮチャンネルＭＯＳ構造の電界効果型パワートランジスタによって構成され、これらの電界効果型パワートランジスタに逆接続されて形成された寄生ダイオードによって上側パワーダイオード５０５ｄと下側パワーダイオード５０１ｄが構成されている。第１の通電制御回路６１０Ａは、スルーレート回路５１０とアンド回路５１３とアンド回路６３２とオア回路６３１を含んで構成されている。アンド回路５１３は、上側位置信号Ｑ１とスイッチングパルス信号Ｗｐの論理積によりスイッチ切換信号Ｓ５を作りだし、スルーレート回路５１０に出力する。アンド回路６３２は、上側位置信号Ｑ１と補助スイッチングパルス信号Ｗｈの論理積により補助スイッチング信号Ｐｗ１を作りだす。オア回路６３１は、下側位置信号Ｐ１と補助スイッチング信号Ｐｗ１の論理和をとり、下側通電制御信号Ｍ１を出力する。下側通電制御信号Ｍ１は下側パワートランジスタ５０１の通電制御端子側に供給される。
【００９５】
スルーレート回路５１０は、スイッチ回路５２０と充電用の定電流回路５２１と放電用の定電流回路５２２とコンデンサ５２５を含んで構成されている。スイッチ回路５２０は、スイッチ切換信号Ｓ５が”Ｈ”の時にａ側に接続し、スイッチ切換信号Ｓ５が”Ｌ”の時にｂ側に接続する。スイッチ回路５２０がａ側に接続された場合に、コンデンサ５２５は充電用の定電流回路５２１の出力電流によって充電され、端子電圧は徐々に高電位”Ｈｕ”まで上昇する。スイッチ回路５２０がｂ側に接続された場合に、コンデンサ５２５は放電用の定電流回路５２２の出力電流によって放電され、端子電圧は徐々にアース電位０Ｖまで下降する。その結果、コンデンサ５２５の端子電圧信号Ｒ１は、スイッチングパルス信号Ｗｐの変化に応動して変化し、立ち上がりエッジ部分と立ち下がりエッジ部分において所要の電圧傾斜を有するスルーレート・スイッチング信号になる。すなわち、スルーレート回路５１０は上側パワートランジスタ５０５の通電制御端子側にスルーレート・スイッチング信号Ｒ１を作成し、上側パワートランジスタ５０５はスルーレート・スイッチング信号Ｒ１に応動してフォロア動作している。なお、スルーレート・スイッチング信号を上側パワートランジスタの通電制御端子側に直接作成する場合には、上側パワートランジスタの入力コンデンサ容量をコンデンサ５２５の代わりに利用しても良い。
定電流回路５２１，５２２の電流値は、動作切換部９４の動作切換信号Ｄｈによって切り換えられている。その結果、動作切換信号Ｄｈが”Ｌ”の場合に、スルーレート回路５１０は低速スルーレート・スイッチング信号Ｒ１ａを出力し、動作切換信号Ｄｈが”Ｈ”の場合に、スルーレート回路５１０は高速スルーレート・スイッチング信号Ｒ１ｂを出力する。
【００９６】
図２７の（ａ）〜（ｆ）にスイッチングパルス信号Ｗｐと低速スルーレート・スイッチング信号Ｒ１ａと高速スルーレート・スイッチング信号Ｒ１ｂと低速用の補助スイッチングパルス信号Ｗｈａと高速用の補助スイッチングパルス信号Ｗｈｂの関係を示す。動作切換信号Ｄｈが”Ｌ”の場合に、低速スルーレート・スイッチング信号Ｒ１ａと補助スイッチングパルス信号Ｗｈａは、単一のスイッチングパルス信号Ｗｐに応動して変化する。低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり時間Ｔｒａと立ち下がり時間Ｔｆａは大きくされ、スイッチングパルス信号Ｗｐの立ち下がりエッジから補助スイッチングパルス信号Ｗｈａの立ち上がりエッジまでの所要時間Ｔｈａは大きくされている。ここでは、Ｔｈａ＞Ｔｆａになされ、低速スルーレート・スイッチング信号Ｒ１ａの有効期間（ほぼ”Ｈ”の期間）と補助スイッチングパルス信号Ｗｈａの有効期間（”Ｈ”の期間）の間にオフ期間を設けている。同様に、動作切換信号Ｄｈが”Ｈ”の場合に、高速スルーレート・スイッチング信号Ｒ１ｂと補助スイッチングパルス信号Ｗｈｂは、単一のスイッチングパルス信号Ｗｐに応動して変化する。高速スルーレート・スイッチング信号Ｒ１ｂの立ち上がり時間Ｔｒｂと立ち下がり時間Ｔｆｂは小さくされ、スイッチングパルス信号Ｗｐの立ち下がりエッジから補助スイッチングパルス信号Ｗｈｂの立ち上がりエッジまでの所要時間Ｔｈｂは小さくされている。ここでは、Ｔｈｂ＞Ｔｆｂになされ、高速スルーレート・スイッチング信号Ｒ１ｂの有効期間（ほぼ”Ｈ”の期間）と補助スイッチングパルス信号Ｗｈｂの有効期間（”Ｈ”の期間）の間にオフ期間を設けている。
【００９７】
図２３の第１の通電制御回路６１０Ａと第１の電力供給回路４２０Ａの回転体１１の回転に伴う動作について説明し、３相のコイル１２，１３，１４の３個の電力供給端子の１つの端子への駆動電圧Ｖ１，駆動電流Ｉ１の供給について説明する（他の電力供給端子への駆動電圧，駆動電流の供給も同様である）。第１の通電制御回路６１０Ａと第１の電力供給回路４２０Ａの回転体１１の回転に伴う動作について説明する。まず、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”の場合について説明する。アンド回路５１３の出力であるスイッチ切換信号Ｓ５が”Ｌ”になり、スルーレート回路５１０の出力である上側通電制御信号Ｎ１はアース電位０Ｖになるので、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はオフになる。アンド回路６３２の出力信号は”Ｌ”なので、オア回路６３１の出力である下側通電制御信号Ｍ１は”Ｌ”になり、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１はオフになる。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路４２０Ａはコイル１２への通電を行わない。
【００９８】
次に、回転体１１が回転し、下側位置信号Ｐ１が”Ｈ”，上側位置信号Ｑ１が”Ｌ”になった場合を説明する。オア回路６３１の出力である下側通電制御信号Ｍ１は”Ｈ”になり、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１はオンになる。アンド回路５１３のスイッチ切換信号Ｓ５は”Ｌ”であり、スルーレート回路５１０の出力である上側通電制御信号Ｎ１はアース電位０Ｖになるので、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はオフになる。その結果、Ｐ１＝”Ｈ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路４２０Ａはコイル１２に負極性の駆動電流Ｉ１を供給する。
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”になった場合には、上側通電制御信号Ｎ１がアース電位になり、下側通電制御信号Ｍ１が”Ｌ”になるので、上側パワートランジスタ５０５と下側パワートランジスタ５０１はオフになる。すなわち、第１の電力供給回路４２０Ａはコイル１２への通電を行わない。
【００９９】
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｈ”になった場合を説明する。アンド回路５１３の出力であるスイッチ切換信号Ｓ５がスイッチングパルス信号Ｗｐに一致し、高周波のスイッチング信号になる。スルーレート回路５１０のスイッチ回路５２０は、スイッチングパルス信号Ｗｐに応動して切り換わり、コンデンサ５２５の端子にスルーレート・スイッチング信号Ｒ１を出力する。従って、上側通電制御信号Ｎ１はスルーレート回路５１０の出力であるスルーレート・スイッチング信号になる。アンド回路６３２の出力である補助スイッチング信号Ｐｗ１は補助スイッチングパルス信号Ｗｈに一致するので、オア回路６３１の出力である下側通電制御信号Ｍ１は補助スイッチングパルス信号Ｗｈに一致する。従って、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１は補助スイッチングパルス信号Ｗｈに応動して高周波スイッチング動作する。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｈ”の場合には、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はスルーレート回路５１０のスルーレート・スイッチング信号Ｒ１に応動して高周波スイッチング動作し、コイル１２に正極性の駆動電流Ｉ１を供給する。また、下側パワートランジスタ５０１は、補助スイッチングパルス信号Ｗｈに応動して高周波スイッチング動作を行う。すなわち、上側パワートランジスタ５０５が高周波スイッチングのオフの時には、下側パワートランジスタ５０１または下側パワーダイオード５０１ｄが通電状態になり、コイル１２に正極性の駆動電流Ｉ１を流し続ける。
【０１００】
電力供給回路４２０Ａの上側パワートランジスタ５０５は、ＮチャンネルＭＯＳ構造の電界効果型パワートランジスタによって構成され、そのソース端子側にコイル１２が接続されている。従って、上側パワートランジスタ５０５はソース・フォロア動作を行い、通電制御端子側に供給された上側通電制御信号Ｎ１に応動して、上側通電制御信号Ｎ１に相似したスルーレートを有する駆動電圧Ｖ１をコイル１２に供給できる。また、下側パワートランジスタ５０１は、ＮチャンネルＭＯＳ構造の電界効果型パワートランジスタによって構成され、そのドレイン端子側にコイル１２が接続されている。上側パワートランジスタ５０５は通電制御端子側に作成されたスルーレート・スイッチング信号Ｒ１に応動してオン・オフの高周波スイッチング動作を行い、下側パワートランジスタ５０１は補助スイッチングパルス信号Ｗｈに応動して同期的に相補的にオフ・オンの高周波スイッチング動作を行う。なお、上側パワートランジスタ５０５と下側パワートランジスタ５０１は、両方とも同時にオフになるオフ時間を有し、同一相の上側パワートランジスタと下側パワートランジスタが同時にオン状態になることを防止している。
【０１０１】
動作切換信号Ｄｈが”Ｌ”の場合には、定電流回路５２１，５２２の電流値が小さくされ、低速スルーレート・スイッチング信号Ｒ１ａがスルーレート回路５１０の出力信号になる。従って、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５は低速スルーレート・スイッチング信号Ｒ１ａに応動してフォロア動作して高周波スイッチングし、端子電圧Ｖ１は低速スルーレートにて変化するＰＷＭスイッチング駆動電圧になる。また、スイッチングパルス信号Ｗｐの立ち下がりエッジから所要時間Ｔｈａだけ遅れて補助スイッチングパルス信号Ｗｈａの立ち上がりエッジが発生する。スイッチングパルス信号Ｗｐの立ち上がりエッジと補助スイッチングパルス信号Ｗｈａの立ち下がりエッジは一致または略一致する。その結果、低速スルーレート・スイッチング信号Ｒ１ａに応動して上側パワートランジスタ５０５がフォロア動作しているオン期間（有効期間）において、下側パワートランジスタ５０１は確実にオフになる。すなわち、上側パワートランジスタ５０５と下側パワートランジスタ５０１が同時にオンになることを防止している。
【０１０２】
動作切換信号Ｄｈが”Ｈ”の場合には、定電流回路５２１，５２２の電流値が大きくされ、高速スルーレート・スイッチング信号Ｒ１ｂがスルーレート回路５１０の出力信号になる。従って、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５は高速スルーレート・スイッチング信号Ｒ１ｂに応動してフォロア動作して高周波スイッチングし、端子電圧Ｖ１は高速スルーレートにて変化するＰＷＭスイッチング駆動電圧になる。また、スイッチングパルス信号Ｗｐの立ち下がりエッジから所要時間Ｔｈｂだけ遅れて補助スイッチングパルス信号Ｗｈｂの立ち上がりエッジが発生する。スイッチングパルス信号Ｗｐの立ち上がりエッジと補助スイッチングパルス信号Ｗｈｂの立ち下がりエッジは一致または略一致する。その結果、高速スルーレート・スイッチング信号Ｒ１ｂに応動して上側パワートランジスタ５０５がフォロア動作しているオン期間（有効期間）において、下側パワートランジスタ５０１は確実にオフになる。すなわち、上側パワートランジスタ５０５と下側パワートランジスタ５０１が同時にオンになることを防止している。また、上側パワートランジスタ５０５がオフに変化した直後に下側パワートランジスタ５０１をオンにし、下側パワーダイオード５０１ｄによる電力損失を低減している。
【０１０３】
また、ノイズ除去信号Ｗｘの波形は図２６の（ｄ）に示している。すなわち、ノイズ除去信号Ｗｘは、スイッチングパルス信号Ｗｐの変化タイミングからノイズ除去時間Ｔｘの間”Ｌ”になるノイズ除去期間を有している。このノイズ除去時間ＴｘはＴｒａやＴｆａよりも大きくされ（Ｔｘ＞Ｔｒａ，Ｔｘ＞Ｔｆａ）、低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり期間や立ち下がり期間を含むノイズ除去期間においてノイズ除去信号Ｗｘが”Ｌ”にされている。なお、動作切換信号Ｄｈの状態に応動して、ノイズ除去信号Ｗｘのノイズ除去期間Ｔｘを切り換えても良い。
ここでは第１の通電制御回路６１０Ａと第１の電力供給回路４２０Ａの構成および動作について説明したが、第２の通電制御回路６１０Ｂ，第３の通電制御回路６１０Ｃや第２の電力供給回路４２０Ｂ，第３の電力供給回路４２０Ｃの構成および動作も同様である。なお、第１の通電制御回路のスルーレート回路は、スルーレート・スイッチング信号を電力供給部の上側パワートランジスタの通電制御端子に作成し、上側パワートランジスタをスルーレート・スイッチング信号に応動してフォロア動作させている。また、通電動作部６０１（第１の通電制御回路６１０Ａ，６１０Ｂ，６１０Ｃ）は、単一のスイッチングパルス信号に応動した１個または２個のスルーレート・スイッチング信号を作成し、電力供給部４０２の１個または２個の上側パワートランジスタをそれぞれのスルーレート・スイッチング信号に応動して同時に高周波スイッチング動作させている。
【０１０４】
本実施の形態においても、前述の実施の形態１または実施の形態２と同様な作用効果を得ることができる。
本実施の形態では、３個の上側パワートランジスタと３個の下側パワートランジスタにＮチャンネル電界効果型パワートランジスタを使用しているので、電圧供給部２５の負極出力端子側電位よりも低い低電位点が不要になり、電源供給が容易になる。また、集積回路化した場合に、Ｎチャンネル電界効果型パワートランジスタはＰチャンネル電界効果型パワートランジスタよりも小さくて低オン抵抗にできるので、チップサイズを小さくできる。すなわち、低コスト化できる。さらに、上側パワートランジスタを所要のスルーレートを持たせてオン・オフの高周波スイッチング動作させながら、上側パワートランジスタのオン・オフ動作に同期して同じ相の下側パワートランジスタを相補的にオフ・オンの高周波スイッチング動作させている。これにより、下側パワーダイオードの電力損失を低減し、全体の消費電力を小さくしている。また、２個の上側パワートランジスタによって電流路を切り換える場合に、単一のスイッチングパルス信号に応動して２個のスルーレート・スイッチング信号を２個の上側パワートランジスタの通電制御端子側にそれぞれ作成し、２個の上側パワートランジスタを同時にフォロア動作させて高周波スイッチングさせている。そのため、単一のスイッチングパルス信号に応動した２個の補助スイッチングパルス信号を２個の下側パワートランジスタの通電制御端子側にそれぞれ作成することにより、簡単な構成で容易に補助的な高周波スイッチング動作を実現できる。その結果、消費電力が小さく、ノイズによる再生誤りが発生しない高性能なディスク装置およびモータを低コストに実現できる。その他、前述の実施の形態１や実施の形態２と同様な各種の利点がある。
【０１０５】
図２３の通電制御回路６１０Ａでは、定電流回路を有する充電・放電回路によってコンデンサ容量を充電・放電し、スイッチングパルス信号に応動したスルーレート・スイッチング信号を電界効果型パワートランジスタの通電制御端子側に作成した。しかし、本発明はそのような場合に限定されない。図２４に通電制御回路６１０Ａの別の構成を示す。この通電制御回路６１０Ａのスルーレート回路５４０は、スイッチ回路５２０と充電抵抗５５１，５５２と充電切換スイッチ５５３と放電抵抗５５５，５５６と放電切換スイッチ５５７によって構成されている。このスルーレート回路５４０は、スイッチ回路５２０がａ側に接続された場合に、充電切換スイッチ５５３によって選択された充電抵抗５５１または５５２を介してコンデンサ５２５への充電を行わせる。また、スルーレート回路５４０は、スイッチ回路５２０がｂ側に接続された場合に、放電切換スイッチ５５７によって選択された放電抵抗５５５または５５６を介してコンデンサ５２５への放電を行わせる。充電切換スイッチ５５３と放電切換スイッチ５５７は、動作切換信号Ｄｈに応動してａ側またはｂ側に接続を切り換える。抵抗５５１は抵抗５５２よりも十分に大きくされ、抵抗５５５は抵抗５５６よりも十分に大きくされている。動作切換信号Ｄｈが”Ｌ”の場合に、充電切換スイッチ５５３と放電切換スイッチ５５７はａ側に接続され、大きな充電抵抗５５１と大きな放電抵抗５５５によってコンデンサ５２５は充電・放電され、低速スルーレート・スイッチング信号を上側電界効果型パワートランジスタ５０５の通電制御端子側に作成する。この低速スルーレート・スイッチング信号に応動して上側電界効果型パワートランジスタ５０５は、緩やかな電圧傾斜を有する高周波スイッチング動作を行う。動作切換信号Ｄｈが”Ｈ”の場合に、充電切換スイッチ５５３と放電切換スイッチ５５７はｂ側に接続され、小さな充電抵抗５５２と小さな放電抵抗５５６によってコンデンサ５２５は充電・放電され、高速スルーレート・スイッチング信号を上側電界効果型パワートランジスタ５０５の通電制御端子側に作成する。この高速スルーレート・スイッチング信号に応動して上側電界効果型パワートランジスタ５０５は、急な電圧傾斜を有する高周波スイッチング動作を行う。
【０１０６】
図２４の構成の通電制御回路６１０Ａを用いたディスク装置の場合にも、上述の全体的な動作と同様な動作を行う。なお、スルーレート回路５４０のコンデンサ５２５は、上側電界効果型パワートランジスタ５０５の入力寄生コンデンサ容量によって置き換え可能である。
このような構成においても、前述の実施の形態と同様な作用効果を得ることができる。
上述の実施の形態において、通電動作部６０１は、立ち上がり部分と立ち下がり部分のうちで少なくとも一方の部分において電圧傾斜を有する少なくとも１個のスルーレート・スイッチング信号を３個の上側ＮＭＯＳ−ＦＥＴパワートランジスタのうちで少なくとも１個の上側ＮＭＯＳ−ＦＥＴパワートランジスタの通電制御端子側に作成する。３個の上側ＮＭＯＳ−ＦＥＴパワートランジスタのそれぞれは、電圧供給部２５の正極出力端子側と３相のコイルの一端との電流路を形成する。通電動作部６０１は、その少なくとも１個の上側ＮＭＯＳ−ＦＥＴパワートランジスタをその少なくとも１個のスルーレート・スイッチング信号に応動して高周波スイッチング動作させる。通電動作部６０１は、その少なくとも１個のスルーレート・スイッチング信号と実質的に相補的に変化する少なくとも１個の補助スイッチングパルス信号を３個の下側ＮＭＯＳ−ＦＥＴパワートランジスタのうちで少なくとも１個の下側ＮＭＯＳ−ＦＥＴパワートランジスタの通電制御端子側に作成する。３個の下側ＮＭＯＳ−ＦＥＴパワートランジスタのそれぞれは、電圧供給部２５の負極出力端子側と３相のコイルの一端との電流路を形成する。通電動作部６０１は、その少なくとも１個の下側ＮＭＯＳ−ＦＥＴパワートランジスタをその少なくとも１個の補助スイッチングパルス信号に応動して相補的な高周波スイッチング動作させる。通電動作部６０１は、３個の下側ＮＭＯＳ−ＦＥＴパワートランジスタの残りのうちで１個の下側ＮＭＯＳ−ＦＥＴパワートランジスタを高周波スイッチングを伴わないオン動作させる。これにより、その少なくとも１個のスルーレート・スイッチング信号とその少なくとも１個の補助スイッチングパルス信号に応動して滑らかな電圧傾斜を有する高周波スイッチングされた駆動電圧を３相のコイルの１つの端子に供給し、電圧供給手段の負極出力端子側の電位を実質的に３相のコイルの他の１つの端子に供給する構成にしている。その結果、ディスク装置とモータは、ＮＭＯＳ−ＦＥＴパワートランジスタの電力損失は著しく小さくなり、かつ、ＮＭＯＳ−ＦＥＴパワートランジスタの高周波スイッチングに伴う高周波ノイズは著しく小さくなる。
【０１０７】
また、上述の実施の形態において、３個の上側ＮＭＯＳ−ＦＥＴパワートランジスタのうちで２個の上側ＮＭＯＳ−ＦＥＴパワートランジスタによって３相のコイルへの電流路を切り換える場合に、通電動作部６０１は、その２個の上側ＮＭＯＳ−ＦＥＴパワートランジスタの通電制御端子側に２個のスルーレート・スイッチング信号を作り出す。通電動作部６０１は、その２個のスルーレート・スイッチング信号のそれぞれにおいて、立ち上がり部分と立ち下がり部分のうちで少なくとも一方において滑らかな電圧傾斜を有するようにしている。３個の上側ＮＭＯＳ−ＦＥＴパワートランジスタのそれぞれは、電圧供給部２５の正極出力端子側と３相のコイルの一端との電流路を形成する。通電動作部６０１は、その２個の上側パワートランジスタを２個のスルーレート・スイッチング信号に応動して高周波スイッチング動作させる。通電動作部６０１は、その２個のスルーレート・スイッチング信号と実質的に相補的に変化する２個の補助スイッチングパルス信号を３個の下側ＮＭＯＳ−ＦＥＴパワートランジスタのうちで２個の下側ＮＭＯＳ−ＦＥＴパワートランジスタの通電制御端子側に作成する。３個の下側ＮＭＯＳ−ＦＥＴパワートランジスタのそれぞれは、電圧供給部２５の負極出力端子側と３相のコイルの一端との電流路を形成する。通電動作部６０１は、その２個の下側ＮＭＯＳ−ＦＥＴパワートランジスタをその２個の補助スイッチングパルス信号に応動して相補的な高周波スイッチング動作させる。通電動作部６０１は、３個の下側ＮＭＯＳ−ＦＥＴパワートランジスタの残りのうちで１個の下側ＮＭＯＳ−ＦＥＴパワートランジスタを高周波スイッチングを伴わないオン動作させる。これにより、その２個のスルーレート・スイッチング信号とその２個の補助スイッチングパルス信号に応動して滑らかな電圧傾斜を有する高周波スイッチングされた２つの駆動電圧を３相のコイルの２つの端子に供給し、かつ、電圧供給手段の負極出力端子側の電位を実質的に３相のコイルの他の１つの端子に供給する構成にしている。その結果、ディスク装置とモータは、パワートランジスタの電力損失は著しく小さくなり、パワートランジスタの高周波スイッチングに伴う高周波ノイズは著しく小さくなり、かつ、電流路の切り換わりに伴う騒音・振動は大幅に小さくなる。なお、２個のスルーレート・スイッチング信号と２個の補助ＰＷＭパルス信号を単一のスイッチングパルス信号に応動して作成することにより簡素な構成にしているが、そのような場合に限らず、２個のスルーレート・スイッチング信号と２個の補助パルス信号を２個の独立したスイッチングパルス信号に応動して作成しても良い。
その結果、消費電力が小さく、ノイズによる再生誤りが発生しない、騒音・振動の小さい高性能なディスク装置およびモータを低コストに実現できる。
【０１０８】
《実施の形態４》
図２８から図３１に本発明の実施の形態４のモータを含んで構成されたディスク装置と、モータを示す。本実施の形態では、前述の実施の形態３における通電動作部６０１を変更し、単一のスイッチングパルス信号に応動した単一のスルーレート・スイッチング信号を作成し、位置信号に応動して所要の電界効果型パワートランジスタの通電制御端子側に供給するようにしたものである。なお、前述の実施の形態１や実施の形態２や実施の形態３と同様なものには同一の番号を付し、説明を省略する。また、本実施の形態におけるディスク装置の全体構成は、図２に示したものと同様であり、説明を省略する。
【０１０９】
図２８にモータ部アクチュエータとモータ部駆動ブロックの具体的な構成を示す。ディスク８１を回転駆動するモータ部アクチュエータの回転体１１は、複数極の界磁磁束を発生する界磁部を取り付けられたロータである。３相のコイル１２，１３，１４は、固定体であるステータに配設され、回転体１１の界磁部との相対関係に関して、電気的に互いに約１２０度ずらされて配置されている。３相のコイル１２，１３，１４は３相の駆動電流Ｉ１，Ｉ２，Ｉ３により３相の磁束を発生し、回転体１１の界磁部との相互作用によって駆動力を発生し、回転体１１およびディスク８１を回転駆動する。
電力供給部４０２は、通電動作部７０１の３相の下側通電制御信号Ｍ１，Ｍ２，Ｍ３と３相の上側通電制御信号Ｎ１，Ｎ２，Ｎ３に応動して電圧供給部２５から３相のコイル１２，１３，１４への電流路を形成し、コイル１２，１３，１４への電力供給を行っている。通電動作部７０１の具体的な構成は後述する。
【０１１０】
電流検出部２１は、電圧供給部２５から３相のコイル１２，１３，１４に供給する合成供給電流Ｉｇに比例した電流検出信号Ａｄを出力する。
位置検出部３０は、回転体１１の界磁部の位置を検出し、検出位置に対応した下側位置信号Ｐ１，Ｐ２，Ｐ３と上側位置信号Ｑ１，Ｑ２，Ｑ３と検出パルス信号Ｄｔを出力する。位置検出部３０の具体的な構成は、図４に示したものと同様である。位置検出部３０は、電気角で１２０度よりも大きな“Ｈ”区間を持つ３相の下側位置信号Ｐ１，Ｐ２，Ｐ３と、電気角で１２０度よりも大きな“Ｈ”区間を持つ３相の上側位置信号Ｑ１，Ｑ２，Ｑ３を作成する。
指令部３２は、位置検出部３０の検出パルス信号Ｄｔによりディスク８１や回転体１１の回転速度を検出し、検出回転速度と目標速度との差に応動した指令信号Ａｃを出力する。
スイッチング制御部６２２は、電流検出部２１の検出信号Ａｄと指令部３２の指令信号Ａｃを比較し、該比較結果に応動した単一のスイッチングパルス信号Ｗｐを作成する。また、単一のスイッチングパルス信号Ｗｐに応動した補助スイッチングパルス信号Ｗｈを作成する。スイッチング制御部６２２の具体的な構成は、図２５に示したものと同様である。また、基準パルス信号Ａｒと比較信号Ａｐとスイッチングパルス信号Ｗｐとノイズ除去信号Ｗｘと補助スイッチングパルス信号Ｗｈの信号関係は、図２６の（ａ）〜（ｆ）に示したものと同様である。
【０１１１】
図２８の通電動作部７０１は、位置検出部３０の３相の下側位置信号Ｐ１，Ｐ２，Ｐ３や３相の上側位置信号Ｑ１，Ｑ２，Ｑ３やスイッチング制御部６２２のスイッチングパルス信号Ｗｐや補助スイッチングパルス信号Ｗｈに応動した３相の下側通電制御信号Ｍ１，Ｍ２，Ｍ３と３相の上側通電制御信号Ｎ１，Ｎ２，Ｎ３を出力する。通電動作部７０１は、上側位置信号による通電区間においてスイッチングパルス信号Ｗｐに応動して上側通電制御信号Ｎ１，Ｎ２，Ｎ３をスイッチングパルス化している。また、通電動作部７０１は、下側位置信号による通電区間において下側通電制御信号Ｍ１，Ｍ２，Ｍ３をオン・オフ信号にし、上側位置信号による通電区間において補助スイッチングパルス信号Ｗｈに応動して下側通電制御信号Ｍ１，Ｍ２，Ｍ３をスイッチングパルス化している。図２９に通電動作部７０１の具体的な構成を示す。
【０１１２】
図２９の通電動作部７０１は、スルーレート器７０５と第１の動作制御器７１０Ａと第２の動作制御器７１０Ｂと第３の動作制御器７１０Ｃを含んで構成されている。スルーレート器７０５は、スイッチングパルス信号Ｗｐと動作切換信号Ｄｈが入力され、スイッチングパルス信号Ｗｐに応動したスルーレート・スイッチング信号Ｒ１を出力する。スルーレート・スイッチング信号Ｒ１のスルーレートは、動作切換信号Ｄｈに応動して切り換えられている。第１の動作制御器７１０Ａは、スルーレート・スイッチング信号Ｒ１と下側位置信号Ｐ１と上側位置信号Ｑ１と補助スイッチングパルス信号Ｗｈを入力され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を出力する。第２の動作制御器７１０Ｂは、スルーレート・スイッチング信号Ｒ１と下側位置信号Ｐ２と上側位置信号Ｑ２と補助スイッチングパルス信号Ｗｈを入力され、下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を出力する。第３の動作制御器７１０Ｃは、スルーレート・スイッチング信号Ｒ１と下側位置信号Ｐ３と上側位置信号Ｑ３と補助スイッチングパルス信号Ｗｈを入力され、下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を出力する。
【０１１３】
電力供給部４０２は、第１の電力供給回路４２０Ａと第２の電力供給回路４２０Ｂと第３の電力供給回路４２０Ｃを含んで構成されている。第１の電力供給回路４２０Ａは、第１の動作制御器７１０Ａの下側通電制御信号Ｍ１と上側通電制御信号Ｎ１を入力され、コイル１２の電力供給端子側への通電を行う。第２の電力供給回路４２０Ｂは、第２の動作制御器７１０Ｂの下側通電制御信号Ｍ２と上側通電制御信号Ｎ２を入力され、コイル１３の電力供給端子側への通電を行う。第３の電力供給回路４２０Ｃは、第３の動作制御器７１０Ｃの下側通電制御信号Ｍ３と上側通電制御信号Ｎ３を入力され、コイル１４の電力供給端子側への通電を行う。
【０１１４】
図３０にスルーレート器７０５の具体的な構成を示す。スルーレート器７０５は、スイッチ回路７２０と定電流回路７２１，７２２とコンデンサ７２５を含んで構成されている。スイッチ回路７２０は、スイッチングパルス信号Ｗｐが”Ｈ”の時にａ側に接続し、スイッチングパルス信号Ｗｐが”Ｌ”の時にｂ側に接続する。スイッチ回路７２０のａ側には高電位点”Ｈｕ”から流出する定電流回路７２１が接続され、スイッチ回路７２０のｂ側にはアース電位点０Ｖに向けて流入する定電流回路７２２が接続されている。コンデンサ７２５は、スイッチ回路７２０の出力点に接続されている。スイッチ回路７２０がａ側に接続された場合に、コンデンサ７２５は定電流回路７２１の出力電流によって充電され、端子電圧は徐々に高電位”Ｈｕ”まで上昇する。スイッチ回路７２０がｂ側に接続された場合に、コンデンサ７２５は定電流回路７２２の出力電流によって放電され、端子電圧は徐々にアース電位０Ｖまで下降する。その結果、コンデンサ７２５の端子電圧信号Ｒ１は、スイッチングパルス信号Ｗｐに応動して変化し、立ち上がりエッジ部分と立ち下がりエッジ部分において所要の電圧傾斜を有するスルーレート・スイッチング信号になる。
【０１１５】
定電流回路７２１，７２２の電流値は、動作切換部９４の動作切換信号Ｄｈによって切り換えられている。動作切換信号Ｄｈが”Ｌ”の場合には、定電流回路７２１，７２２の電流値が比較的小さくされ、コンデンサ７２５に生じるスルーレート・スイッチング信号Ｒ１は緩やかな電圧傾斜の低速スルーレート・スイッチング信号Ｒ１ａになる。動作切換信号Ｄｈが”Ｈ”の場合には、定電流回路７２１，７２２の電流値が比較的大きくされ、コンデンサ７２５に生じるスルーレート・スイッチング信号Ｒ１は急な電圧傾斜の高速スルーレート・スイッチング信号Ｒ１ｂになる。スイッチングパルス信号Ｗｐと低速スルーレート・スイッチング信号Ｒ１ａと高速スルーレート・スイッチング信号Ｒ１ｂと補助スイッチングパルス信号Ｗｈａ，Ｗｈｂの関係は、図２７の（ａ）〜（ｆ）に示したものと同様である。
【０１１６】
動作切換信号Ｄｈが”Ｌ”の場合に、スイッチングパルス信号Ｗｐに応動して低速スルーレート・スイッチング信号Ｒ１ａが作成される。低速スルーレート・スイッチング信号Ｒ１ａの立ち上がり時間Ｔｒａと立ち下がり時間Ｔｆａは大きくされている。また、スイッチングパルス信号Ｗｐに応動して補助スイッチングパルス信号Ｗｈａが作成され、スイッチングパルス信号Ｗｐの立ち下がりエッジから補助スイッチングパルス信号Ｗｈａの立ち上がりエッジまでの所要時間Ｔｈａは大きくされている。さらに、スイッチングパルス信号Ｗｐの立ち下がりエッジから補助スイッチングパルス信号Ｗｈａの立ち上がりエッジまでの所要時間Ｔｈａは低速スルーレート・スイッチング信号Ｒ１ａの立ち下がり時間Ｔｆａよりも大きくされている（Ｔｈａ＞Ｔｆａ）。
【０１１７】
動作切換信号Ｄｈが”Ｈ”の場合に、スイッチングパルス信号Ｗｐに応動して高速スルーレート・スイッチング信号Ｒ１ｂが作成される。高速スルーレート・スイッチング信号Ｒ１ｂの立ち上がり時間Ｔｒｂと立ち下がり時間Ｔｆｂは小さくされている。また、スイッチングパルス信号Ｗｐに応動して補助スイッチングパルス信号Ｗｈｂが作成され、スイッチングパルス信号Ｗｐの立ち下がりエッジから補助スイッチングパルス信号Ｗｈｂの立ち上がりエッジまでの所要時間Ｔｈｂは小さくされている。さらに、スイッチングパルス信号Ｗｐの立ち下がりエッジから補助スイッチングパルス信号Ｗｈｂの立ち上がりエッジまでの所要時間Ｔｈｂは高速スルーレート・スイッチング信号Ｒ１ｂの立ち下がり時間Ｔｆｂよりも大きくされている（Ｔｈｂ＞Ｔｆｂ）。
【０１１８】
図３１に第１の動作制御器７１０Ａと第１の電力供給回路４２０Ａの具体的な構成を示す。第１の電力供給回路４２０Ａは、下側パワートランジスタ５０１と上側パワートランジスタ５０５と下側パワーダイオード５０１ｄと上側パワーダイオード５０５ｄを含んで構成され、下側通電制御信号Ｍ１と上側通電制御信号Ｎ１に応動してコイル１２に駆動電圧Ｖ１と駆動電流Ｉ１を供給する。なお、上側パワートランジスタ５０５と下側パワートランジスタ５０１はＮチャンネル電界効果型パワートランジスタによって構成され、この電界効果型パワートランジスタに逆接続されて形成された寄生ダイオードによって上側パワーダイオード５０５ｄと下側パワーダイオード５０１ｄが構成されている。
【０１１９】
第１の動作制御器７１０Ａは、オア回路７３１とアンド回路７３２とバッファ回路７３３とスイッチ回路７３４を含んで構成されている。バッファ回路７３３は、上側位置信号Ｑ１をバッファ出力してスイッチ切換信号Ｓ６を作りだす。スイッチ回路７３４は、スイッチ切換信号Ｓ６が”Ｈ”の時にａ側に接続し、スイッチ切換信号Ｓ６が”Ｌ”の時にｂ側に接続する。スイッチ回路７３４のａ側にはスルーレート・スイッチング信号Ｒ１が接続され、スイッチ回路７３４のｂ側にはアース電位点０Ｖが接続される。スイッチ回路７３４は上側通電制御信号Ｎ１を出力し、上側通電制御信号Ｎ１は上側パワートランジスタ５０５の通電制御端子側に供給される。アンド回路７３２は、上側位置信号Ｑ１と補助スイッチングパルス信号Ｗｈの論理積により補助スイッチング信号Ｐｗ１を作りだす。オア回路７３１は、下側位置信号Ｐ１と補助スイッチング信号Ｐｗ１の論理和をとり、下側通電制御信号Ｍ１を出力する。下側通電制御信号Ｍ１は下側パワートランジスタ５０１の通電制御端子側に供給される。
【０１２０】
まず、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”の場合について説明する。バッファ回路７３３の出力であるスイッチ切換信号Ｓ６が”Ｌ”になり、スイッチ回路７３４の出力である上側通電制御信号Ｎ１はアース電位０Ｖになるので、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はオフになる。アンド回路７３２の出力信号は”Ｌ”になり、オア回路７３１の出力である下側通電制御信号Ｍ１は”Ｌ”になり、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１はオフになる。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路４２０Ａはコイル１２への通電は行わない。
次に、回転体１１が回転し、下側位置信号Ｐ１が”Ｈ”，上側位置信号Ｑ１が”Ｌ”になった場合を説明する。オア回路７３１の出力である下側通電制御信号Ｍ１は”Ｈ”になり、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１はオンになる。バッファ回路７３３のスイッチ切換信号Ｓ６は”Ｌ”であり、スイッチ回路７３４の出力である上側通電制御信号Ｎ１はアース電位０Ｖになるので、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はオフになる。その結果、Ｐ１＝”Ｈ”，Ｑ１＝”Ｌ”の場合には、第１の電力供給回路４２０Ａはコイル１２に負極性の駆動電流Ｉ１を供給する。
【０１２１】
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｌ”になった場合には、上側通電制御信号Ｎ１がアース電位になり、下側通電制御信号Ｍ１が”Ｌ”になるので、上側パワートランジスタ５０５と下側パワートランジスタ５０１はオフになる。すなわち、第１の電力供給回路４２０Ａはコイル１２への通電は行わない。
さらに回転体１１が回転し、下側位置信号Ｐ１が”Ｌ”，上側位置信号Ｑ１が”Ｈ”になった場合を説明する。バッファ回路７３３の出力であるスイッチ切換信号Ｓ６が”Ｈ”になり、スイッチ回路７３４はａ側に接続される。従って、上側通電制御信号Ｎ１はスルーレート・スイッチング信号Ｒ１に一致する。その結果、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はスルーレート・スイッチング信号Ｒ１に応動して高周波スイッチング動作する。アンド回路７３２の出力である補助スイッチング信号Ｐｗ１は補助スイッチングパルス信号Ｗｈに一致するので、オア回路７３１の出力である下側通電制御信号Ｍ１は補助スイッチングパルス信号Ｗｈに一致する。従って、第１の電力供給回路４２０Ａの下側パワートランジスタ５０１は補助スイッチングパルス信号Ｗｈに応動して高周波スイッチング動作する。その結果、Ｐ１＝”Ｌ”，Ｑ１＝”Ｈ”の場合には、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５はスルーレート器７０５のスルーレート・スイッチング信号Ｒ１に応動してオン・オフの高周波スイッチング動作し、コイル１２に正極性の駆動電流Ｉ１を供給する。また、下側パワートランジスタ５０１は、補助スイッチングパルス信号Ｗｈに応動してオフ・オンの高周波スイッチング動作を行う。すなわち、上側パワートランジスタ５０５が高周波スイッチングのオフの時には、下側パワートランジスタ５０１または下側パワーダイオード５０１ｄが通電状態になり、コイル１２に正極性の駆動電流Ｉ１を流し続ける。
【０１２２】
動作切換信号Ｄｈが”Ｌ”の場合には、定電流回路７２１，７２２の電流値が小さくされ、低速スルーレート・スイッチング信号Ｒ１ａがスルーレート器７０５の出力信号になる。従って、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５は低速スルーレート・スイッチング信号Ｒ１ａに応動してフォロア動作によりオン・オフの高周波スイッチングし、端子電圧Ｖ１は低速スルーレートにて変化するＰＷＭスイッチング駆動電圧になる。また、スイッチングパルス信号Ｗｐの立ち下がりエッジから所要時間Ｔｈａだけ遅れて補助スイッチングパルス信号Ｗｈａの立ち上がりエッジが発生する。すなわち、低速スルーレート・スイッチング信号Ｒ１ａの有効期間と補助スイッチングパルス信号Ｗｈａの有効期間の間にオフ期間が設けられている。その結果、上側パワートランジスタ５０５のオン期間において、下側パワートランジスタ５０１は確実にオフになる。すなわち、上側パワートランジスタ５０５と下側パワートランジスタ５０１が同時にオンになることを防止している。また、上側パワートランジスタ５０５がオフになると、補助スイッチングパルス信号Ｗｈａは下側パワートランジスタ５０１をオンにしている。その結果、下側パワーダイオード５０１ｄによる電力損失は小さくなる。
【０１２３】
動作切換信号Ｄｈが”Ｈ”の場合には、定電流回路７２１，７２２の電流値が大きくされ、高速スルーレート・スイッチング信号Ｒ１ｂがスルーレート器７０５の出力信号になる。従って、第１の電力供給回路４２０Ａの上側パワートランジスタ５０５は高速スルーレート・スイッチング信号Ｒ１ｂに応動してフォロア動作によりオン・オフの高周波スイッチングし、端子電圧Ｖ１は高速スルーレートにて変化するＰＷＭスイッチング駆動電圧になる。また、スイッチングパルス信号Ｗｐの立ち下がりエッジから所要時間Ｔｈｂだけ遅れて補助スイッチングパルス信号Ｗｈｂの立ち上がりエッジが発生する。すなわち、高速スルーレート・スイッチング信号Ｒ１ｂの有効期間と補助スイッチングパルス信号Ｗｈｂの有効期間の間にオフ期間が設けられている。その結果、上側パワートランジスタ５０５のオン期間において、下側パワートランジスタ５０１は確実にオフになる。すなわち、上側パワートランジスタ５０５と下側パワートランジスタ５０１が同時にオンになることを防止している。また、上側パワートランジスタ５０５がオフになると、補助スイッチングパルス信号Ｗｈｂは下側パワートランジスタ５０１をオンにしている。その結果、下側パワーダイオード５０１ｄによる電力損失は小さくなる。
ここでは第１の動作制御器７１０Ａと第１の電力供給回路４２０Ａの構成および動作について説明したが、第２の動作制御器７１０Ｂや第３の動作制御器７１０Ｃや第２の電力供給回路４２０Ｂや第３の電力供給回路４２０Ｃの構成および動作も同様である。なお、スルーレート器７０５は単一のスイッチングパルス信号Ｗｐに応動して単一のスルーレート・スイッチング信号Ｒ１を作成し、第１の動作制御器７１０Ａ，第２の動作制御器７１０Ｂ，第３の動作制御器７１０Ｃは上側位置信号Ｑ１，Ｑ２，Ｑ３に応動してスルーレート・スイッチング信号Ｒ１を１個または２個の上側パワートランジスタの通電制御端子側に供給している。これにより、１個または２個の上側パワートランジスタは単一のスルーレート・スイッチング信号Ｒ１に応動して同時に高周波スイッチング動作している。
【０１２４】
本実施の形態においても、前述の実施の形態１、実施の形態２または実施の形態３と同様な作用効果を得ることができる。
本実施の形態では、単一のスイッチングパルス信号Ｗｐに応動した単一のスルーレート・スイッチング信号Ｒ１を作成し、位置信号に応動して所要のパワートランジスタをスルーレート・スイッチング信号に応動して高周波スイッチング動作させている。これにより、スルーレート・スイッチング信号を作るためのコンデンサなどの部品が少なくなり、集積回路化に適している。また、電界効果型パワートランジスタを使用しているので、コンデンサの端子に作成されたスルーレート・スイッチング信号を直接的に電界効果型パワートランジスタの通電制御端子に接続してもスルーレート波形が乱れることはない。その結果、動作制御器の構成が簡素になる。また、上側パワートランジスタのオン・オフの高周波スイッチング動作に同期して、下側パワートランジスタを相補的にオフ・オンの高周波スイッチング動作させ、下側パワーダイオードの電力損失を大幅に低減している。また、２個の上側パワートランジスタによりコイルへの電流路を切り換える場合に、２個の上側パワートランジスタを単一のスルーレート・スイッチング信号に応動して同時に高周波スイッチングさせているので、単一の補助スイッチングパルス信号に応動して２個の下側パワートランジスタを同時に相補的にオフ・オンの高周波スイッチング動作させれば良く、簡単な構成で容易に実現できる。その結果、消費電力が小さく、ノイズによる再生誤りが発生しない高性能なディスク装置およびモータを低コストに実現できる。
【０１２５】
また、本実施の形態では、スルーレート・スイッチング信号に応動して上側パワートランジスタのみを同時に高周波スイッチング動作させ、簡素な構成で高精度な電流制御を実現した。しかし、本発明はそのような場合に限らず、たとえば、下側パワートランジスタを高周波スイッチング動作させたり、上側パワートランジスタと下側パワートランジスタを適時高周波スイッチング動作させるようにしても良い。すなわち、消費電力が小さく、ノイズによる再生誤りが発生しない高性能なディスク装置およびモータを容易に実現できる。その他、前述の実施の形態１や実施の形態２や実施の形態３と同様な各種の利点がある。
なお、前述の実施の形態の具体的な構成については、各種の変形が可能である。たとえば、各相のコイルは複数個の部分コイルを直列もしくは並列に接続して構成しても良い。３相のコイルはスター結線に限らず、デルタ結線であってもよい。また、コイルの相数は３相に限定されない。一般に、複数相のコイルを有する構成を実現できる。また、ロータの界磁部の磁極数も２極に限定されるものではなく、２極以上の複数極を有する界磁部の構成にしても良い。
また、前述の実施の形態では、電流検出部を１個の電流検出用の抵抗によって簡単に実現したが、本発明はそのような場合に限らず、各種の電流検出方法が使用可能である。たとえば、３相の駆動電流の負極側電流値を合成した電流を検出する場合に限らず、正極側電流値を合成した電流を検出しても良い。さらに、下側パワートランジスタや上側パワートランジスタをマルチ出力にして、その一端に出力される電流を検出し、電流検出用の抵抗を無くしても良い。
【０１２６】
また、前述の実施の形態では、電力供給部のパワートランジスタに電界効果型パワートランジスタを用いて、高周波スイッチング動作を容易に行うようにした。これにより、パワートランジスタの電力損失・発熱を低減し、集積回路化を容易にした。また、集積回路化に適した接合分離された二重拡散の電界効果型パワートランジスタに限らず、誘電分離された電界効果型パワートランジスタを使用してモータ部駆動ブロックの所要のトランジスタや抵抗などを集積回路化しても良い。しかし、本発明はそのような場合に限らず、たとえば、パワートランジスタにバイポーラトランジスタやＩＧＢＴトランジスタを使用することも可能である。
また、前述の実施の形態では、コンデンサへの充電・放電動作を行わせることにより、スルーレート・スイッチング信号を容易に形成した。しかし、そのような場合に限らず、たとえば、スイッチングパルス信号Ｗｐを直接に高速スルーレート・スイッチング信号として使用しても良い。
【０１２７】
また、前述の実施の形態では、単一のスイッチングパルス信号に応動したスルーレート・スイッチング信号を作成することにより、スルーレート・スイッチング信号の作成およびパワートランジスタの高周波スイッチング動作を容易にした。しかし、そのような場合に限らず、複数相のスイッチングパルス信号に応動した複数のスルーレート・スイッチング信号を上側パワートランジスタの通電制御端子側に作成するようにしても良い。また、これらの複数相のスイッチングパルス信号に応動した複数の補助スイッチングパルス信号を下側パワートランジスタの通電制御端子側に作成し、パワートランジスタの電力損失を低減するようにしても良い。これらの構成が本発明に含まれることは言うまでもない。
また、前述の実施の形態では、３相のコイルの端子電圧に応動した位置検出信号を作成することにより、位置検出素子を不要にした。しかし、そのような場合に限らず、回転体の界磁部の磁極を検出する位置検出素子を使用しても良い。
なお、本発明のモータは、ディスク装置に好適であるが、その用途はＯＡ・ＡＶ機器などの回転駆動用にも幅広く使用可能である。さらに、一般に、速度制御を行うモータとして、幅広く利用することができる。
その他、本発明の主旨を変えずして種々の変形が可能であり、本発明に含まれることはいうまでもない。
【０１２８】
【発明の効果】
以上、実施の形態について詳細に説明したところから明らかなように、本発明は次の効果を有する。
本発明のディスク装置およびモータでは、スイッチングパルス信号に応動したスルーレート・スイッチング信号を作成し、スルーレート・スイッチング信号に応動してパワートランジスタを高周波スイッチング動作させている。これにより、緩やかな電圧傾斜を有する高周波スイッチングの駆動電圧をコイルに供給して、スイッチング駆動電圧によるノイズの発生を低減している。その結果、消費電力の小さく、情報再生誤りが少ない、高性能なディスク装置およびモータを実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるモータの全体構成を示す図である。
【図２】本発明の実施の形態１におけるディスク装置の全体構成を示す図である。
【図３】実施の形態１における電力供給部２０と電流検出部２１の具体的な構成を示す図である。
【図４】実施の形態１における位置検出部３０の具体的な構成を示す図である。
【図５】実施の形態１における電圧検出器１２１の具体的な構成を示す図である。
【図６】実施の形態１における位置作成器１２２の具体的な構成を示す図である。
【図７】実施の形態１におけるスイッチング制御部２２の具体的な構成を示す図である。
【図８】実施の形態１における通電動作部３１と電力供給部２０の具体的な構成を示す図である。
【図９】実施の形態１における第１の通電制御回路２００Ａと第１の電力供給回路２５０Ａの具体的な構成を示す図である。
【図１０】実施の形態１における電圧検出器１２１の動作を説明するための波形図である。
【図１１】実施の形態１における調整器１６０の動作を説明するための波形図である。
【図１２】実施の形態１における位置作成器１２２の動作を説明するための波形図である。
【図１３】実施の形態１におけるスイッチング制御部２２の動作を説明するための波形図である。
【図１４】実施の形態１におけるスイッチングパルス信号Ｗｐと低速スルーレート・スイッチング信号Ｒ１ａと高速スルーレート・スイッチング信号Ｒ１ｂとノイズ除去信号Ｗｘの関係を説明するための波形図である。
【図１５】実施の形態１におけるスイッチング制御部２２の別の具体的な構成を示す図である。
【図１６】実施の形態１における図１５のスイッチング制御部の動作を説明するための波形図である。
【図１７】本発明の実施の形態２におけるモータの全体構成を示す図である。
【図１８】実施の形態２における通電動作部４０１と電力供給部４０２の具体的な構成を示す図である。
【図１９】実施の形態２における第１の通電制御回路４１０Ａと第１の電力供給回路４２０Ａの具体的な構成を示す図である。
【図２０】実施の形態２における別の構成の第１の通電制御回路４１０Ａの具体的な構成を示す図である。
【図２１】本発明の実施の形態３におけるモータの全体構成を示す図である。
【図２２】実施の形態３における通電動作部６０１と電力供給部４０２の具体的な構成を示す図である。
【図２３】実施の形態３における第１の通電制御回路６１０Ａと第１の電力供給回路４２０Ａの具体的な構成を示す図である。
【図２４】実施の形態３における別の構成の第１の通電制御回路６１０Ａの具体的な構成を示す図である。
【図２５】実施の形態３におけるスイッチング制御部６２２の具体的な構成を示す図である。
【図２６】実施の形態３におけるスイッチング制御部６２２の動作を説明するための波形図である。
【図２７】実施の形態３におけるスイッチングパルス信号Ｗｐと低速スルーレート・スイッチング信号Ｒ１ａと高速スルーレート・スイッチング信号Ｒ１ｂとノイズ除去信号Ｗｘと補助スイッチングパルス信号Ｗｈａ，Ｗｈｂの関係を説明するための波形図である。
【図２８】本発明の実施の形態４におけるモータの全体構成を示す図である。
【図２９】実施の形態４における通電動作部７０１と電力供給部４０２の具体的な構成を示す図である。
【図３０】実施の形態４におけるスルーレート器７０５の具体的な構成を示す図である。
【図３１】実施の形態４における第１の動作制御器７１０Ａと第１の電力供給回路４２０Ａの具体的な構成を示す図である。
【図３２】従来のモータの構成を示す図である。
【符号の説明】
１１ 回転体
１２，１３，１４ コイル
２０，４０２ 電力供給部
２１ 電流検出部
２２，６２２ スイッチング制御部
２５ 電圧供給部
３０ 位置検出部
３１，４０１，６０１，７０１ 通電動作部
３２ 指令部
４１，６４１ スイッチング動作ブロック
８１ ディスク
８２ モータ部アクチュエータ
８５ トラッキング部アクチュエータ
８７ ヘッド部
９１ モータ部駆動ブロック
９２ トラッキング部駆動ブロック
９３ 情報処理ブロック
９４ 動作切換部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a disk device including a motor that rotationally drives a disk, and a motor.
[0002]
[Prior art]
In recent years, hard disk devices (HDD), optical disk devices, flexible disk devices, and the like that rotate a disk by a motor that switches a current path using a plurality of transistors are widely used. Conventionally, in such a motor, a current path to the coil is switched using a PNP type power transistor and an NPN type power transistor.
[0003]
FIG. 32 shows a conventional motor, and its operation will be briefly described. The rotor 2011 has a field portion made of permanent magnets, and the position detector 2041 detects the magnetic field of the field portion of the rotor 2011 with three position detection elements. That is, the position detector 2041 generates two sets of three-phase voltage signals Kp1, Kp2, Kp3 and Kp4, Kp5, Kp6 from the three-phase output signals of the three position detection elements responsive to the rotation of the rotor 2011. . The first distributor 2042 generates the three-phase lower energization control signals Lp1, Lp2, and Lp3 in response to the voltage signals Kp1, Kp2, and Kp3, and supplies them to the bases of the lower NPN power transistors 2021, 2022, and 2023. , NPN type power transistors 2021, 2022, and 2023 are energized. The second distributor 2043 generates three-phase upper energization control signals Mp1, Mp2, and Mp3 in response to the voltage signals Kp4, Kp5, and Kp6, and supplies them to the bases of the upper PNP type power transistors 2025, 2026, and 2027. The energization of the type power transistors 2025, 2026, 2027 is controlled. As a result, the current path to the three-phase coils 2012, 2013, and 2014 is controlled to open and close.
[0004]
[Problems to be solved by the invention]
In this conventional configuration, the power loss in the power transistor is large, and the power efficiency of the motor is extremely poor. The NPN type power transistors 2021, 2022, and 2023 and the PNP type power transistors 2025, 2026, and 2027 control the voltage between their emitters and collectors in an analog manner, and supply drive voltages having a necessary amplitude to the coils 2012, 2013, and 2014. is doing. Therefore, the residual voltage of the power transistor is large, and a large power loss and heat generation are caused by the product of the residual voltage and the drive current to the coil. As a result, the power efficiency of the motor was poor, and the power consumption of the disk device was large. Further, the temperature of the disk increases greatly due to power loss and heat generation of the disk device, and bit errors often occur in recording / reproducing information on the disk.
[0005]
US Pat. No. 5,982,118 and US Pat. No. 5,473,232 describe a motor in which the power transistor is PWM operated (PWM: pulse width modulation) to reduce power consumption. Yes. However, in the motor configurations of US Pat. No. 5,982,118 and US Pat. No. 5,473,232, very large high-frequency switching noise is generated with the PWM operation of the power transistor. This switching noise disturbs the reproduction signal from the head and remarkably deteriorates the bit error rate of the reproduction signal of the disk device.
[0006]
In a magnetic disk device such as an HDD or an optical disk device such as a DVD, it is necessary to reduce high frequency noise as much as possible in order to stably perform a reproducing operation from a high density disk. However, when the power transistor is operated in PWM, very high frequency switching noise is generated. For this reason, the reliability of the reproduction signal of the disk device is significantly deteriorated, and it is difficult to perform the PWM operation of the power transistor.
An object of the present invention is to solve the above-mentioned various problems individually or simultaneously, and provide a highly reliable disk device with low power consumption and low noise, and a motor suitable for rotational driving of a disk or the like.
[0007]
[Means for Solving the Problems]
In the disk device of the configuration of the present invention,
Head means for reproducing a signal from a disk;
Processing means for outputting a processing signal in response to a reproduction signal of the head means;
A rotating body having a field part for generating a field magnetic flux, and for rotating the disk;
A Q-phase coil (where Q is an integer of 3 or more);
Voltage supply means having at least two output terminals and supplying a DC voltage;
Q first power transistors forming a current path between one output terminal side of the voltage supply means and one end of the Q-phase coil, and the other output terminal side of the voltage supply means and the Q-phase Power supply means configured to include Q second power transistors forming a current path with one end of the coil;
Position detecting means for creating a position signal in response to the rotation of the rotating body;
In response to the output signal of the position detection means, the energization sections of the Q first power transistors and the Q second power transistors of the power supply means are controlled, and each energization section is set to 360 / Q degrees. Energizing operation means to make it wider than considerable,
Command means for creating a command signal in response to the rotational speed of the disk;
Switching operation means for causing at least one of the Q first power transistors and the Q second power transistors of the power supply means to perform a high frequency switching operation in response to the command signal;
A disk device comprising:
The switching operation means includes current detection means for generating a current detection signal in response to a combined supply current from the voltage supply means to the Q-phase coil, and a high-frequency switching pulse in response to the current detection signal and the command signal. Switching control means for creating a signal,
The energization operation means includes High frequency Changes in response to the switching pulse signal Slew rate switching signal , Having a voltage gradient in at least one of the rising and falling portions Said high frequency A slew rate switching signal is generated on the energization control terminal side of at least one of the Q first power transistors and the Q second power transistors, and the at least one power transistor In response to the slew rate switching signal, Causing the at least one power transistor to perform a high frequency switching operation in response to the slew rate switching signal; A configuration in which a driving voltage for high-frequency switching in response to the current detection signal and the command signal is supplied to one end of the Q-phase coil. Is ing.
[0008]
With this configuration, at least one of the Q first power transistors and the Q second power transistors performs a high-frequency switching operation, so that the power loss of the power transistor is extremely small. That is, the power transistor generates very little heat, and a disk device with low power consumption can be realized. In addition, each energization section of the power transistor is made longer than the time corresponding to 360 / Q degrees, and the combined supply current to the Q-phase coil is controlled in response to the command signal. The noise and vibration of the disk can be reduced. In addition, since the power transistor is switched at high frequency in response to the switching pulse signal of the switching operation means, it is easy to create a slew rate switching signal. Further, the power transistor is subjected to a follower operation in response to the slew rate switching signal, and a drive voltage is supplied to the coil. Therefore, since the drive voltage to the coil becomes a high frequency voltage signal having a required voltage gradient corresponding to the slew rate switching signal, the generation of high frequency noise accompanying the high frequency switching operation of the power transistor is significantly reduced. As a result, errors in the reproduction signal of the disk device are remarkably reduced. Therefore, it is possible to realize a high-performance disk device that consumes less power, has a low error rate of a reproduction signal, and has low noise and vibration.
[0015]
In the motor of the configuration of the present invention,
A rotating body having a field part for generating a field magnetic flux;
A Q-phase coil (where Q is an integer of 3 or more);
Voltage supply means having at least two output terminals and supplying a DC voltage;
Q first power transistors forming a current path between one output terminal side of the voltage supply means and one end of the Q-phase coil, and the other output terminal side of the voltage supply means and the Q-phase Power supply means configured to include Q second power transistors forming a current path with one end of the coil;
Position detecting means for creating a position signal in response to the rotation of the rotating body;
In response to the output signal of the position detection means, the energization sections of the Q first power transistors and the Q second power transistors of the power supply means are controlled, and each energization section is set to 360 / Q degrees. Energizing operation means to make it wider than considerable,
Command means for creating a command signal in response to the rotational speed of the rotating body;
Switching operation means for causing at least one of the Q first power transistors and the Q second power transistors of the power supply means to perform a high frequency switching operation in response to the command signal;
A motor comprising:
The switching operation means includes current detection means for generating a current detection signal in response to a combined supply current from the voltage supply means to the Q-phase coil, and a high-frequency switching pulse in response to the current detection signal and the command signal. Switching control means for creating a signal,
The energization operation means includes High frequency Changes in response to the switching pulse signal Slew rate switching signal , Having a voltage gradient in at least one of the rising and falling portions Said high frequency A slew rate switching signal is generated on the energization control terminal side of at least one of the Q first power transistors and the Q second power transistors, and the at least one power transistor In response to the slew rate switching signal, Causing the at least one power transistor to perform a high frequency switching operation in response to the slew rate switching signal; A configuration in which a driving voltage for high-frequency switching in response to the current detection signal and the command signal is supplied to one end of the Q-phase coil. Is ing.
[0016]
With this configuration, at least one of the Q first power transistors and the Q second power transistors performs a high-frequency switching operation, so that the power loss of the power transistor is extremely small. That is, the power transistor generates very little heat, and a motor with low power consumption can be realized. In addition, each energization section of the power transistor is made longer than the time corresponding to 360 / Q degrees, and the combined supply current to the Q-phase coil is controlled in response to the command signal. The noise and vibration of the rotating body can be reduced. In addition, since the power transistor is switched at high frequency in response to the switching pulse signal of the switching operation means, it is easy to create a slew rate switching signal. Further, the power transistor is subjected to a follower operation in response to the slew rate switching signal, and a drive voltage is supplied to the coil. Therefore, since the drive voltage to the coil becomes a high frequency voltage signal having a required voltage gradient corresponding to the slew rate switching signal, the generation of high frequency noise accompanying the high frequency switching operation of the power transistor is significantly reduced. Therefore, it is possible to realize a high-performance motor with low power consumption, low noise generation, and low noise and vibration.
[0024]
these Other configurations and operations will be described in detail in the description of the embodiment.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a disk device and a motor according to the present invention will be described with reference to the accompanying drawings.
[0026]
Embodiment 1
1 to 14 show a disk device and a motor that are configured to include the motor according to the first embodiment of the present invention. FIG. 2 shows the overall configuration of the disk device. The disk 81 on which digital information is recorded is attached to the rotating shaft 83 of the motor actuator 82 and rotates together with the rotating shaft 83. The head portion 87 for reproducing the digital information on the disk 81 is attached to the support portion 86 of the tracking portion actuator 85 and is positioned by the rotational movement operation of the support portion 86. The information processing block 93 outputs an information output signal Eh corresponding to the output signal Ch from the head unit 87 and reproduces the digital information on the disk 81. Further, the output signal of the head unit 87 includes information on the playback track position of the disk 81. The motor unit drive block 91 supplies a drive voltage and a drive current to the motor unit actuator 82 to control the rotation speed of the disk 81. The tracking unit driving block 92 supplies a driving voltage and a driving current to the tracking unit actuator 85, and performs tracking control of the reproduction position of the head unit 87.
[0027]
The motor unit drive block 91 performs a high-frequency switching operation of the drive voltage, and supplies the drive voltage switched on and off to the motor unit actuator 82. The tracking unit driving block 92 performs a high-frequency switching operation of the driving voltage, and supplies the driving voltage switched on and off to the tracking unit actuator 85.
The operation switching unit 94 outputs an operation switching signal Dh. First, the case where the operation switching signal Dh of the operation switching unit 94 is “L” (low potential state) will be described. The motor unit drive block 91 causes the power transistor to perform a low-speed slew rate switching operation, and supplies a low-frequency slew rate high-frequency switching drive voltage with low switching noise to the motor unit actuator 82. The tracking unit drive block 92 causes the power transistor to perform a low-speed slew rate switching operation, and supplies a low-frequency slew rate high-frequency switching drive voltage with low switching noise to the tracking unit actuator 85. The information processing block 93 executes the circuit operation of the internal circuit, executes the signal reproduction operation of the output signal from the head unit 87, and validates the information output signal Eh.
[0028]
Next, the case where the operation switching signal Dh of the operation switching unit 94 is “H” (high potential state) will be described. The motor unit drive block 91 causes the power transistor to perform a high-speed slew rate switching operation, and supplies a high-frequency slew rate high-frequency switching drive voltage with low switching loss to the motor unit actuator 82. The tracking unit drive block 92 causes the power transistor to perform a high-speed slew rate switching operation, and supplies a high-frequency slew rate high-frequency switching drive voltage with less switching loss to the tracking unit actuator 85. The information processing block 93 stops all or part of the circuit operation of the internal circuit, stops the signal processing operation of the output signal from the head unit 87, and invalidates the information output signal Eh. That is, all or part of the power supply to the information processing block 93 is stopped, and the information processing circuit operation is stopped.
In the hard disk device and the flexible disk device, the head portion 87 corresponds to a magnetic recording / reproducing head portion, and in the optical disc device, the head portion 87 corresponds to an optical head portion that performs recording / reproducing with laser light.
[0029]
FIG. 1 shows a specific configuration of the motor unit actuator 82 and the motor unit drive block 91. The rotating body 11 of the motor actuator 82 that rotationally drives the disk 81 is a rotor to which a field portion that generates a multi-pole field magnetic flux is attached. This field part is configured to have two or more magnetic poles made of permanent magnets, for example. Here, the configuration of a field part having two poles of N pole and S pole is shown in a single permanent magnet, but generally the field part has two or more poles by a single permanent magnet or a plurality of pole pieces. The plurality of poles are arranged. The three-phase coils 12, 13, and 14 are arranged in a stator that is a fixed body, and are arranged so as to be electrically shifted from each other by 120 degrees or about 120 degrees with respect to the relative relationship with the field part of the rotating body 11. Yes. Here, the angle of the two magnetic poles of the rotating body 11 corresponds to an electrical angle of 360 degrees. The three-phase coils 12, 13, and 14 generate a three-phase magnetic flux by the three-phase drive currents I 1, I 2, and I 3, generate a driving force by interaction with the field part of the rotator 11, and the rotator 11 The disk 81 is rotated.
[0030]
The power supply unit 20 of FIG. 1 responds to the three-phase lower energization control signals M1, M2, and M3 of the energization operation unit 31 and the three-phase upper energization control signals N1, N2, and N3. A current path to the phase coils 12, 13, 14 is formed, and power is supplied to the coils 12, 13, 14. FIG. 3 shows a specific configuration of the power supply unit 20.
The power supply unit 20 of FIG. 3 forms three power supply paths (current paths) between the negative output terminal side (ground side) of the voltage supply unit 25 and the power supply terminal sides of the coils 12, 13, and 14. Lower power transistors 101, 102, 103, and a power supply path (current path) between the positive output terminal side (Vm side) of the voltage supply unit 25 and the power supply terminal sides of the coils 12, 13, 14 are formed. The three upper power transistors 105, 106, and 107 are configured. Lower power diodes 101d, 102d, 103d are connected in reverse to lower power transistors 101, 102, 103, and upper power diodes 105d, 106d, 107d are connected in reverse to upper power transistors 105, 106, 107. Has been. These power diodes may be connected as necessary. Here, N-channel MOS field effect power transistors (NMOS-FET power transistors) are used for the upper power transistors 105, 106, and 107, and P-channel MOS structure field effects are used for the lower power transistors 101, 102, and 103. Type power transistor is used. Further, parasitic diodes formed by being reversely connected from the current outflow terminal side to the current inflow terminal side of the upper power transistors 105, 106, and 107 are used as the upper power diodes 105d, 106d, and 107d, respectively. Further, parasitic diodes formed by being reversely connected from the current outflow terminal side to the current inflow terminal side of the lower power transistors 101, 102, 103 are used as the lower power diodes 101d, 102d, 103d, respectively. .
[0031]
Upper power transistors 105, 106, and 107 (upper NMOS-FET power transistors) perform on / off high-frequency switching operations in response to upper energization control signals N1, N2, and N3. Upper power transistors 105, 106, and 107 form a current path for supplying positive currents of drive currents I1, I2, and I3 to coils 12, 13, and 14. For example, when the upper power transistor 105 is on, the terminal voltage V1 of the coil 12 is Vm or substantially Vm, and the positive drive current I1 is supplied to the coil 12. When the upper power transistor 105 is turned off, the lower power diode 101d (or the lower power transistor 101) is activated, and the terminal voltage V1 of the coil 12 becomes 0V or substantially 0V. That is, the positive drive current I1 is continuously supplied to the coil 12 by the inductance action of the coil 12. As a result, the terminal voltage V1 of the coil 12 becomes a high-frequency switching drive voltage that substantially changes digitally between approximately Vm and approximately 0V. Accordingly, the terminal voltages V1, V2, and V3 of the coils 12, 13, and 14 become high-frequency switching drive voltages (PWM voltages) in the energization sections of the upper power transistors 105, 106, and 107, respectively. As the switching frequency, for example, a relatively high frequency between 20 kHz and 200 kHz is used. Therefore, here, a field effect type power transistor suitable for high-frequency switching is used.
[0032]
The lower power transistors 101, 102, and 103 (lower NMOS-FET power transistors) perform high-frequency switching operation or on / off operation in response to the lower energization control signals M1, M2, and M3. Lower power transistors 101, 102, and 103 form a current path for supplying negative currents of drive currents I1, I2, and I3 to coils 12, 13, and 14.
When an N-channel field effect transistor is used as the upper power transistor, a high potential “Hu” that is higher than the positive output terminal side potential Vm of the voltage supply unit 25 by a predetermined value is used. The upper energization control signals N1, N2, and N3 to be operated are created. When a P-channel field effect transistor is used as the lower power transistor, a lower potential “Ld” lower by a predetermined value than the negative output terminal side potential 0 V of the voltage supply unit 25 is used to lower the lower power transistor. Lower energization control signals M1, M2, and M3 for operating the transistors are created. As a result, the upper power transistor and the lower power transistor can be fully turned on. The operation of the field effect power transistor includes a full-on state, a half-on state, and an off-state. The power transistor operates in a half-on state in a slope portion of the drive voltage generated between the full-on state and the off-state. The full on state and the half on state are collectively referred to as the on state.
[0033]
The current detection unit 21 includes a current detection resistor 111, and an energization current supplied from the voltage supply unit 25 to the three-phase coils 12, 13, and 14 via the lower power transistors 101, 102, and 103 A current detection signal Ad corresponding to the combined supply current Ig is output. Here, the current detection signal Ad is directly proportional to or substantially proportional to the energization current Ig. Since the upper power transistor performs on / off high-frequency switching operation, the combined supply current Ig and the current detection signal Ad become pulse signals.
The position detection unit 30 in FIG. 1 detects the position of the field portion of the rotating body 11, and the lower position signals P1, P2, P3, the upper position signals Q1, Q2, Q3, and the detection pulse signal Dt corresponding to the detection positions. Is output. In general, a method using a magnetoelectric conversion element is widely used to detect the rotational position of the field part. That is, a magnetoelectric conversion element such as a Hall element is arranged on a fixed body on which the magnetic pole of the field part acts, and the position of the field part is detected from the output signal of the magnetoelectric conversion element. However, here, the position detection unit 30 detects the three-phase terminal voltages V1, V2, and V3 generated at one end of the three-phase coils 12, 13, and 14, and the rotational position of the field unit is determined based on the comparison result of the terminal voltages. Is being detected. This eliminates the need for a position detection element. FIG. 4 shows a specific configuration of the position detection unit 30.
[0034]
The position detection unit 30 in FIG. 4 includes a voltage detector 121 and a position creator 122. The voltage detector 121 generates the three-phase terminal voltages V1, V2, and V3 generated at one end of the three-phase coils 12, 13, and 14 and the common voltage Vc of the neutral point terminals commonly connected to the coils 12, 13, and 14. A detection pulse signal Dt that is input and responds to the comparison result is output. The position generator 122 transitions the internal state in response to the generation of the detection pulse signal Dt, and outputs the lower position signals P1, P2, P3 and the upper position signals Q1, Q2, Q3 corresponding to the internal state. FIG. 5 shows a specific configuration of the voltage detector 121, and FIG. 6 shows a specific configuration of the position creator 122.
[0035]
The three comparator circuits 151, 152, and 153 of the voltage detector 121 in FIG. 5 compare the three-phase terminal voltages V1, V2, and V3 with the common voltage Vc, and the three-phase comparison pulse signal b1 that responds to the comparison result. , B2, b3 are output. The signal selection circuit 155 is one of the comparison pulse signals b1, b2, and b3 according to the energization state of the three-phase coils by the lower position signals P1, P2, and P3 and the upper position signals Q1, Q2, and Q3. A number of rising edges or falling edges are selected and detected, and a detection pulse signal b4 obtained by synthesizing the detected edges is output. The noise removal circuit 156 removes switching noise included in the detection pulse signal b4 due to high-frequency switching of the power transistor by a noise removal signal Wx of the switching control unit 22 described later, and outputs an accurate detection pulse signal Dt. Instead of the accurate common voltage Vc at the neutral point terminal, a synthesized common voltage obtained by synthesizing the terminal voltages V1, V2, and V3 with resistors may be used.
[0036]
10A to 10D show waveforms for explaining the operation of the voltage detector 121. FIG. Each of the edges is selectively detected and combined with the three-phase comparison pulse signals b1, b2, and b3 shown in FIGS. 10A, 10B, and 10C to generate a detection pulse signal Dt ( (See (d) of FIG. 10). Here, the horizontal axis of FIG. 10 is time. The switching noise generated by the switching operation of the power transistor of the power supply unit 20 is not shown.
The position creator 122 in FIG. 6 includes an adjuster 160 and a signal generator 161. The adjuster 160 receives the first timing signal F1 delayed by the first adjustment time T1 and the second adjustment time T2 (T2> T1) every time the rising edge of the detection pulse signal Dt of the voltage detector 121 arrives. The second timing signal F2 that is delayed by the amount of time is output. The signal former 161 changes its internal state from the first state to the second state in response to the first timing signal F1 after the first adjustment time T1 from the detection pulse signal Dt. Further, the signal generator 161 changes its internal state from the second state to the third state in response to the second timing signal F2 after the second adjustment time T2 from the detection pulse signal Dt. That is, the signal former 161 changes the internal state in response to the arrival of the first timing signal F1 or the second timing signal F2 of the regulator 160, and the three-phase lower position signal in response to the internal state. P1, P2, and P3 and three-phase upper position signals Q1, Q2, and Q3 are output.
[0037]
6 includes a time measurement circuit 165, a first adjustment circuit 166, and a second adjustment circuit 167. The time measurement circuit 165 measures the time interval T0 of the rising edge of the detection pulse signal Dt, and outputs a count data signal Db corresponding to the time interval T0. The first adjustment circuit 166 receives the count data signal Db at the time of occurrence of the rising edge of the detection pulse signal Dt, and generates the detection pulse signal Dt for a first adjustment time T1 proportional to or substantially proportional to the count data Db. The first timing signal F1 is output after being delayed from the time point. Similarly, the second adjustment circuit 167 receives the count data Db at the time of occurrence of the rising edge of the detection pulse signal Dt, and detects the detection pulse signal Dt for a second adjustment time T2 proportional to or approximately proportional to the count data Db. And the second timing signal F2 is output.
[0038]
The time measuring circuit 165 includes, for example, an up type counter and a holding circuit. Each time the detection pulse signal Dt arrives, the contents of the up-type counter are transferred to the holding circuit and output as the count data signal Db. Further, every time the detection pulse signal Dt arrives, the internal state of the up-type counter is reset, and thereafter the measurement clock pulse is counted up. The first adjustment circuit 166 includes, for example, a first down type counter. When the detection pulse signal Dt arrives, the count data signal Db is input to the first down-type counter and then down-counted by the first clock pulse. When the content of the first down-type counter becomes zero, the first adjustment circuit 166 outputs the first timing signal F1. The second adjustment circuit 167 includes, for example, a second down type counter. When the detection pulse signal Dt arrives, the count data signal Db is input to the second down-type counter, and then down-counted by the second clock pulse. When the content of the second down type counter becomes zero, the second adjustment circuit 167 outputs the second timing signal F2. Further, by making the first clock pulse of the first adjustment circuit 166 faster than the second clock pulse of the second adjustment circuit 167, the first adjustment time T1 <the second adjustment time T2. Yes.
[0039]
The relationship between these signal waveforms is illustrated in (a), (b), and (c) of FIG. The time measurement circuit 165 measures a time interval T0 between rising edges of the detection pulse signal Dt shown in FIG. 11A, and outputs a count value corresponding to the time interval T0 as a count data signal Db. The first adjustment circuit 166 outputs the first timing signal F1 after being delayed by a first adjustment time T1 (T1 <T0) proportional to or approximately proportional to the time interval T0 (see FIG. 11B). . That is, the first timing signal F1 is a pulse signal that is delayed by the first adjustment time T1 corresponding to the time interval T0 from the time when the rising edge of the detection pulse signal Dt occurs. The second adjustment circuit 167 outputs the second timing signal F2 after being delayed by a second adjustment time T2 (T2 <T0) proportional to or approximately proportional to the time interval T0 (see (c) of FIG. 11). . That is, the second timing signal F2 is a pulse signal delayed by the second adjustment time T2 (T1 <T2 <T0) corresponding to the time interval T0 from the time when the rising edge of the detection pulse signal Dt occurs. Here, the horizontal axis of FIG. 11 is time.
[0040]
6 includes a state holding circuit that changes the internal state in response to the arrival of the first timing signal F1 and the second timing signal F2 of the regulator 160 and holds the internal state. Yes. The signal generator 161 changes its holding state from the first state to the second state in response to the arrival of the first timing signal F1, and changes its holding state in response to the arrival of the second timing signal F2. Is shifted from the second state to the third state. The signal former 161 corresponds to the holding state that transitions in response to the first timing signal F1 and the second timing signal F2, and the three-phase lower position signals P1, P2, P3 and the three-phase upper position signals. Signals Q1, Q2 and Q3 are output. That is, with the arrival of the first timing signal F1, one of the lower position signals P1, P2, P3 and the upper position signals Q1, Q2, Q3 is changed from “L” (low potential state) to “H”. ”(High potential state), and energization of the corresponding power transistor is started. Also, with the arrival of the second timing signal F2, one of the lower position signals P1, P2, P3 and the upper position signals Q1, Q2, Q3 is changed from “H” to “L”, The energization of the corresponding power transistor is terminated.
[0041]
The period during which the lower position signals P1, P2, and P3 of the signal generator 161 are in the “H” state corresponds to the energization period of the lower power transistors 101, 102, and 103 of the power supply unit 20, and This corresponds to an energization period in which the negative currents of the drive currents I1, I2, and I3 are supplied to the coils 12, 13, and 14 by the operation of the power transistor, respectively. The period during which the upper position signals Q1, Q2, and Q3 of the signal generator 161 are in the “H” state corresponds to the energization period of the upper power transistors 105, 106, and 107 of the power supply unit 20, and This corresponds to an energization section in which the positive currents of the drive currents I1, I2, and I3 are supplied to the coils 12, 13, and 14 by operation.
[0042]
FIG. 12 shows the relationship between these signal waveforms. The horizontal axis of FIG. 12 is time. The first timing signal F1 is output after being delayed by the first adjustment time T1 with respect to the detection pulse signal Dt shown in FIG. 12A (see FIG. 12B), and the second timing. The signal F2 is output after being delayed by the second adjustment time T2 (see (c) of FIG. 12). The signal generator 161 transitions the holding state every time the first timing signal F1 and the second timing signal F2 arrive, and cyclically repeats the 12 states in total. Thus, the three-phase lower position signals P1, P2, and P3 shown in FIGS. 12D, 12E, and 12F, and FIGS. 12G, 12H, and 12I are shown. Three-phase upper position signals Q1, Q2, and Q3 are generated. For example, the lower position signal P1 changes from “L” to “H” by the arrival of the first timing signal F1, and the lower power transistor 101 starts energization, and the lower side signal P1 by the arrival of the second timing signal F2 The position signal P3 changes from “H” to “L”, and the lower power transistor 103 is turned off. When the next first timing signal F1 arrives, the upper position signal Q3 changes from “L” to “H”, and the upper power transistor 107 starts energization. When the next second timing signal F2 arrives, the upper position signal The signal Q2 changes from “H” to “L”, and the upper power transistor 106 is turned off. Further, when the next first timing signal F1 arrives, the lower position signal P2 changes from “L” to “H” and the lower power transistor 102 starts energization, and the arrival of the second timing signal F2 The lower position signal P1 changes from “H” to “L”, and the lower power transistor 101 is turned off. Further, when the next first timing signal F1 arrives, the upper position signal Q1 changes from “L” to “H” and the upper power transistor 105 starts energization, and when the next second timing signal F2 arrives. The upper position signal Q3 changes from “H” to “L” and the upper power transistor 107 is turned off. In this way, the signal generator 161 outputs the three-phase lower position signals P1, P2, and P3 and the three-phase upper position signals Q1, Q2, and Q3, and the lower power transistors 101 and 102 of the power supply unit 20. , 103 and the upper power transistors 105, 106, 107 are determined. As understood from FIG. 12, here, energization of one power transistor is started in response to the first timing signal F1 after the first adjustment time T1 from the generation of the detection pulse signal Dt. . Further, in response to the second timing signal F2 after the second adjustment time T2 from the generation of the detection pulse signal Dt, the energization of one power transistor is ended.
[0043]
As a result, the lower position signals P1, P2, and P3 are three-phase signals having an “H” section (energization section) greater than 120 degrees in electrical angle (see (d) to (f) of FIG. 12). . Specifically, the lower position signals P1, P2, and P3 are three-phase signals having an “H” interval of about 150 degrees. Here, the electrical angle of 360 degrees corresponds to a set of rotation angles of the north and south poles of the rotor. Similarly, the upper position signals Q1, Q2 and Q3 are three-phase signals having an “H” section (energization section) greater than 120 degrees in electrical angle (see (g) to (i) of FIG. 12). Specifically, the upper position signals Q1, Q2 and Q3 are three-phase signals having an “H” interval of about 150 degrees. Further, since T2> T1, energization to the two-phase coil and energization to the three-phase coil are alternately performed with the rotation of the motor to reduce the pulsation of the drive current.
[0044]
The command unit 32 in FIG. 1 includes, for example, a speed control circuit that controls the rotational speed of the disk 81 and the rotating body 11 to a predetermined value, and the disk 81 and the rotating body 11 are detected by the detection pulse signal Dt of the position detection unit 30. , And a command signal Ac corresponding to the difference between the detected rotational speed and the target speed is output. Here, the command signal Ac is a voltage signal generated by the speed control circuit.
The switching control unit 22 of the switching control block 41 in FIG. 1 compares the current detection signal Ad of the current detection unit 21 with the command signal Ac of the command unit 32, and outputs a single switching pulse signal Wp corresponding to the comparison result. To do. FIG. 7 shows a specific configuration of the switching control unit 22. The current detection unit 21 and the switching control unit 22 output a high-frequency switching pulse signal Wp that responds to the command signal Ac of the command unit 32 in order to cause the at least one power transistor of the power supply unit 20 to perform a high-frequency switching operation. The switching operation block 41 is formed.
[0045]
The switching control unit 22 of FIG. 7 includes a comparison circuit 181, a reference pulse circuit 182, a PWM pulse circuit 183, and a removal creation circuit 184. The comparison circuit 181 compares the command signal Ac with the current detection signal Ad, and changes the comparison signal Ap to “H” when the current detection signal Ad becomes larger than the command signal Ac. The reference pulse circuit 182 includes, for example, a frequency dividing circuit, divides a predetermined number of clock signals, and outputs a reference pulse signal Ar at predetermined time intervals. The reference pulse signal Ar is a pulse signal that becomes “H” for a predetermined short time.
The PWM pulse circuit 183 includes, for example, a flip-flop circuit. The internal state is set to “H” when the rising edge of the reference pulse signal Ar is generated, and the internal state is set to “L” when the rising edge of the comparison signal Ap is generated. To. The switching pulse signal Wp of the PWM pulse circuit 183 changes corresponding to the internal state, changes to “H” at the falling edge of the reference pulse signal Ar, and changes to “L” when the rising edge of the comparison signal Ap occurs. . Further, the removal creating circuit 184 is configured to include, for example, a mono-multi circuit of both-edge triggers, and is a noise that becomes “L” for a predetermined time by using the rising edge and falling edge of the switching pulse signal Wp as a trigger. A removal signal Wx is output.
[0046]
13A to 13D show signal relationships among the reference pulse signal Ar, the comparison signal Ap, the switching pulse signal Wp, and the noise removal signal Wx. The horizontal axis in FIG. 13 is time. The switching pulse signal Wp becomes “H” when the rising edge of the reference pulse signal Ar occurs, and the switching pulse signal Wp becomes “L” when the rising edge of the comparison signal Ap occurs. In this way, the switching pulse signal Wp becomes a PWM signal corresponding to the comparison result between the current detection signal Ad and the command signal Ac. Further, the noise removal signal Wx becomes “L” for a predetermined time Tx (Tx: noise removal time) from the time when the rising edge and the falling edge of the switching pulse signal Wp are generated. Note that the frequency of the switching pulse signal Wp is determined by the frequency of the reference pulse signal Ar, and is a high frequency signal between 20 kHz and 200 kHz. As a result, the frequency of the high-frequency switching operation becomes constant, and the switching pulse signal Wp and the noise removal signal Wx can be easily created.
[0047]
1 includes three-phase lower position signals P1, P2, and P3 of the position detector 30, three-phase upper position signals Q1, Q2, and Q3, a switching pulse signal Wp of the switching controller 22, and energization. It outputs three-phase lower energization control signals M1, M2, M3 and three-phase upper energization control signals N1, N2, N3 in response to the energization switching signal Dh of the switching unit 94. Therefore, each energization section of the first power transistor or the second power transistor is determined by the lower position signals P1, P2, P3 and the upper position signals Q1, Q2, Q3. Further, the energization operation unit 31 converts the upper energization control signals N1, N2, and N3 into switching pulses in response to the switching pulse signal Wp of the switching control unit 22 (if necessary, the lower energization control signal M1, M2 and M3 are also converted into switching pulses). FIG. 8 shows specific configurations of the energization operation unit 31 and the power supply unit 20.
[0048]
8 includes a first energization control circuit 200A, a second energization control circuit 200B, and a third energization control circuit 200C. First energization control circuit 200A receives lower position signal P1, upper position signal Q1, switching pulse signal Wp, and operation switching signal Dh, and outputs lower energization control signal M1 and upper energization control signal N1. Similarly, the second energization control circuit 200B receives the lower position signal P2, the upper position signal Q2, the switching pulse signal Wp, and the operation switching signal Dh, and outputs the lower energization control signal M2 and the upper energization control signal N2. To do. Similarly, the third energization control circuit 200C receives the lower position signal P3, the upper position signal Q3, the switching pulse signal Wp, and the operation switching signal Dh, and outputs the lower energization control signal M3 and the upper energization control signal N3. To do.
[0049]
The power supply unit 20 in FIG. 8 includes a first power supply circuit 250A, a second power supply circuit 250B, and a third power supply circuit 250C. The first power supply circuit 250A receives the lower energization control signal M1 and the upper energization control signal N1 of the first energization control circuit 200A, and receives the upper power transistor 105, the lower power transistor 101, and the upper power diode 105d. The power is supplied to the power supply terminal side of the coil 12 by the side power diode 101d. Similarly, the second power supply circuit 250B receives the lower energization control signal M2 and the upper energization control signal N2 of the second energization control circuit 200B, and receives the upper power transistor 106, the lower power transistor 102, and the upper power diode. The power supply terminal side of the coil 13 is energized by 106d and the lower power diode 102d. Similarly, the third power supply circuit 250C receives the lower energization control signal M3 and the upper energization control signal N3 of the third energization control circuit 200C, and receives the upper power transistor 107, the lower power transistor 103, and the upper power diode. Power is supplied to the power supply terminal side of the coil 14 by 107d and the lower power diode 103d.
[0050]
FIG. 9 shows specific configurations of the first energization control circuit 200A and the first power supply circuit 250A. The first power supply circuit 250A includes a lower power transistor 101, an upper power transistor 105, a lower power diode 101d, and an upper power diode 105d, and is responsive to the lower energization control signal M1 and the upper energization control signal N1. Then, the drive voltage V1 and the drive current I1 are supplied to the coil 12.
The first energization control circuit 200A includes a slew rate circuit 210, an OR circuit 211, a buffer circuit 212, an AND circuit 213, a first switch circuit 214, a second switch circuit 215, a third switch circuit 216, and a fourth switch circuit 217. It is configured to include. The OR circuit 211 receives the lower position signal P1 and the upper position signal Q1, and outputs a first switch switching signal S1. The first switch circuit 214 is connected to the a side when the first switch switching signal S1 is “H” (high potential state), and b when the first switch switching signal S1 is “L” (low potential state). Connect to the side. The output point of the third switch circuit 216 is connected to the a side of the first switch circuit 214, and the high potential point “Hu” is connected to the b side of the first switch circuit 214. The second switch circuit 215 is connected to the a side when the first switch switching signal S1 is “H”, and is connected to the b side when the first switch switching signal S1 is “L”. The output point of the fourth switch circuit 217 is connected to the a side of the second switch circuit 215, and the low potential point “Ld” is connected to the b side of the second switch circuit 215. Here, the high potential point “Hu” is a high potential point that is higher than the potential Vm of the positive output terminal of the voltage supply unit 25 by a predetermined value. Further, the low potential point “Ld” is a low potential point that is lower than the potential 0 V of the negative output terminal of the voltage supply unit 25 by a predetermined value.
[0051]
The buffer circuit 212 outputs the lower position signal P1 as a buffer and outputs the second switch switching signal S2. The third switch circuit 216 is connected to the a side when the second switch switching signal S2 is “H”, and is connected to the b side when the second switch switching signal S2 is “L”. The low potential point “Ld” is connected to the a side of the third switch circuit 216, and the output point of the slew rate circuit 210 is connected to the b side of the third switch circuit 216. The fourth switch circuit 217 is connected to the a side when the second switch switching signal S2 is “H”, and is connected to the b side when the second switch switching signal S2 is “L”. The low potential point “Ld” is connected to the a side of the fourth switch circuit 217, and the output point of the slew rate circuit 210 is connected to the b side of the fourth switch circuit 217.
[0052]
The AND circuit 213 takes a logical product of the upper position signal Q1 and the switching pulse signal Wp, and outputs a third switch switching signal S3 to the slew rate circuit 210.
The slew rate circuit 210 includes a fifth switch circuit 220, constant current circuits 221 and 222, and a capacitor 225. The fifth switch circuit 220 is connected to the a side when the third switch switching signal S3 is “H”, and is connected to the b side when the third switch switching signal S3 is “L”. A constant current circuit 221 flowing out from the high potential point “Hu” is connected to the a side of the fifth switch circuit 220, and a constant current circuit 222 flowing into the low potential point “Ld” is connected to the b side of the fifth switch circuit 220. Is connected. The capacitor 225 is connected to the output point of the fifth switch circuit 220. When the fifth switch circuit 220 is connected to the a side, the capacitor 225 is gradually charged by the output current of the constant current circuit 221, and the terminal voltage gradually rises to the high potential “Hu”. When the fifth switch circuit 220 is connected to the b side, the capacitor 225 is gradually discharged by the output current of the constant current circuit 222, and the terminal voltage gradually decreases to the low potential “Ld”. As a result, the terminal voltage signal R1 of the capacitor 225 changes in response to the single switching pulse signal Wp, and becomes a slew rate switching signal having a required voltage gradient at the rising edge portion and the falling edge portion.
[0053]
The current values of the constant current circuits 221 and 222 are switched by the operation switching signal Dh. When the operation switching signal Dh is “L”, the current values of the constant current circuits 221 and 222 are made small, and the slew rate switching signal R1 generated in the capacitor 225 is a slow voltage slew rate switching signal R1a with a gentle voltage ramp. become. When the operation switching signal Dh is “H”, the current values of the constant current circuits 221 and 222 are increased, and the slew rate switching signal R1 generated in the capacitor 225 is a high-speed slew rate switching signal R1b having a steep voltage gradient. become. 14A, 14B, and 14C show the relationship between the switching pulse signal Wp, the low speed slew rate switching signal R1a, and the high speed slew rate switching signal R1b (the horizontal axis is time). The low-speed slew rate switching signal R1a and the high-speed slew rate switching signal R1b change in response to changes in the switching pulse signal Wp. The rise time Tra and fall time Tfa of the low speed slew rate switching signal R1a are increased, and the rise time Trb and fall time Tfb of the high speed slew rate switching signal R1b are reduced.
[0054]
First, when the lower position signal P1 is “L” and the upper position signal Q1 is “L”, the first switch switching signal S1 is “L”, and the first switch circuit 214 is connected to the b side. The second switch circuit 215 is connected to the b side. Accordingly, since the lower energization control signal M1 becomes the high potential “Hu”, the lower power transistor 101 of the first power supply circuit 250A is turned off, and the upper energization control signal N1 becomes the low potential “Ld”. The upper power transistor 105 of the first power supply circuit 250A is turned off. As a result, when P1 = "L" and Q1 = "L", the first power supply circuit 250A does not supply power to the coil 12.
Next, the case where the rotating body 11 rotates, the lower position signal P1 becomes “H”, and the upper position signal Q1 becomes “L” will be described. The first switch switching signal S1 becomes “H”, the first switch circuit 214 is connected to the a side, and the second switch circuit 215 is connected to the a side. The second switch switching signal S2 becomes “H”, the third switch circuit 216 is connected to the a side, and the fourth switch circuit 217 is connected to the a side. Accordingly, since the lower energization control signal M1 becomes the low potential “Ld”, the lower power transistor 101 of the first power supply circuit 250A is turned on, and the upper energization control signal N1 becomes the low potential “Ld”. The upper power transistor 105 of the first power supply circuit 250A is turned off. As a result, when P1 = "H" and Q1 = "L", the first power supply circuit 250A supplies the negative drive current I1 to the coil 12 by the lower power transistor 101.
[0055]
Further, when the rotating body 11 further rotates and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “L”, the lower power transistor 101 and the upper power transistor 105 are turned off, and the first The power supply circuit 250 </ b> A does not supply power to the coil 12.
Further, the case where the rotating body 11 is rotated and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “H” will be described. The first switch switching signal S1 becomes “H”, the first switch circuit 214 is connected to the a side, and the second switch circuit 215 is connected to the a side. The second switch switching signal S2 becomes “L”, the third switch circuit 216 is connected to the b side, and the fourth switch circuit 217 is connected to the b side. Therefore, the lower energization control signal M1 and the upper energization control signal N1 are output signals of the slew rate circuit 210. As a result, when P1 = "L" and Q1 = "H", the lower power transistor 101 and the upper power transistor 105 of the first power supply circuit 250A are set to the slew rate switching signal R1 of the slew rate circuit 210. In response, a high-frequency switching operation is performed to supply a positive drive current I1 to the coil 12. Further, since the upper position signal Q1 is “H”, the third switch switching signal S3 that is the output of the AND circuit 213 coincides with the switching pulse signal Wp.
The upper power transistor 105 of the power supply circuit 250A is configured by an N-channel field effect power transistor, and the coil 12 is connected to the source terminal side thereof. Therefore, the upper power transistor 105 performs a source-follower operation, and in response to the upper energization control signal N1 supplied to the energization control terminal side, the drive voltage V1 having a slew rate similar to the upper energization control signal N1 is applied to the coil 12. To supply. Here, since the upper power transistor 105 supplies a positive drive current to the coil 12 while performing high-frequency switching operation, the lower power transistor 101 does not need to perform a follower operation.
[0056]
When the operation switching signal Dh is “L”, the current values of the constant current circuits 221 and 222 are decreased, and the low speed slew rate switching signal R1a becomes the output signal of the slew rate circuit 210. Therefore, when Dh = “L”, the upper power transistor 105 of the first power supply circuit 250A performs a high frequency switching operation in response to the low speed slew rate switching signal R1a, and the terminal voltage V1 is at the low speed slew rate. The PWM switching voltage changes. 14A and 14B show the relationship between the switching pulse signal Wp and the low-speed slew rate switching signal R1a. The low-speed slew rate switching signal R1a has a large rise time Tra and a large fall time Tfa from the change timing of the switching pulse signal Wp, and has a low slew rate, that is, a switching signal having a gradual voltage ramp portion. Yes. When the low speed slew rate switching signal R1a is reduced and the upper power transistor 105 is turned off, the lower power transistor 101 or the lower diode 101d is complementarily turned on, and the positive drive current I1 is maintained in the coil 12. To supply.
[0057]
When the operation switching signal Dh is “H”, the current values of the constant current circuits 221 and 222 are increased, and the high speed slew rate switching signal R1b becomes the output signal of the slew rate circuit 210. Therefore, when Dh = “H”, the upper power transistor 105 of the first power supply circuit 250A performs a high frequency switching operation in response to the high speed slew rate switching signal R1b, and the terminal voltage V1 is at the high speed slew rate. The PWM switching voltage changes. 14A and 14C show the relationship between the switching pulse signal Wp and the high-speed slew rate switching signal R1b. The high-speed slew rate switching signal R1b has a small rise time Trb and a small fall time Tfb from the change timing of the switching pulse signal Wp, and is a switching signal having a large slew rate, that is, a steep voltage ramp portion. Yes. When the high speed slew rate switching signal R1b is reduced and the upper power transistor 105 is turned off, the lower power transistor 101 or the lower diode 101d is complementarily turned on, and the positive drive current I1 is maintained in the coil 12. To supply.
[0058]
FIG. 14D shows the waveform of the noise removal signal Wx. The noise removal signal Wx has a noise removal period that becomes “L” during the required time Tx from the change timing of the switching pulse signal Wp. This noise removal time Tx is made longer than Tra, Tfa, Trb, and Tfb (Tx> Tra, Tx> Tfa, Tx> Trb, Tx> Tfb), and the rising period and falling period of the low-speed slew rate switching signal R1a are set. In the noise removal period including the noise removal signal Wx, the noise removal signal Wx is set to “L”. Thereby, the voltage detector 121 of the position detector 30 prevents erroneous detection due to switching noise generated in the terminal voltage, and obtains a detection pulse signal Dt that changes at an accurate timing.
Here, the configuration and operation of the first energization control circuit 200A and the first power supply circuit 250A have been described, but the second energization control circuit 200B, the third energization control circuit 200C, the second power supply circuit 250B, The configuration and operation of the third power supply circuit 250C are the same. Note that the slew rate circuit included in the first energization control circuit 200A, the second energization control circuit 200B, and the third energization control circuit 200C of the energization operation unit 31 uses a low-speed slew rate switching operation and a high-speed slew circuit. It has a selection operation function that allows the rate switching operation to be selected. Further, the second switch circuit 215 and the fourth switch circuit 217 supply the slew rate switching signal R1 of the slew rate circuit 210 to the energization control terminal side of the upper power transistor, and among the upper power transistor and the lower power transistor, At least an upper power transistor has an operation control function for performing a high-frequency switching operation while performing a follower operation in response to a slew rate switching signal.
[0059]
Next, the overall operation of the above disk device and motor will be described. First, the case where the operation switching signal Dh of the operation switching unit 94 is “L” will be described. The motor unit drive block 91 performs a low-speed slew rate switching operation of the power transistor, and supplies the motor unit actuator 82 with a high-frequency switched drive voltage with a low switching slew rate with low switching noise. The tracking unit drive block 92 causes the power transistor to perform a low-speed slew rate switching operation and supplies the tracking unit actuator 85 with a high-frequency switched drive voltage with low switching noise and low switching slew rate. The information processing block 93 executes the circuit operation of the information processing circuit, executes the signal reproduction operation of the output signal from the head unit 87, and validates the information output signal Eh.
[0060]
The operation of the motor unit drive block 91 when the operation switching signal Dh is “L” will be described. The rotating body 11 drives the disk 81 to rotate. The position detector 30 detects the terminal voltages V1, V2, and V3 of the coils 12, 13, and 14 that change in response to the counter electromotive force. The detection phase of the coil is determined based on the energization state of the coil, the terminal voltage Vc of the neutral point connected in common with the terminal voltage of the coil of the detection phase is compared, and the detection pulse signal Dt corresponding to the comparison result is obtained. . The lower position signals P1, P2, P3 and the upper position signals Q1, Q2, Q3 are changed after the first adjustment time T1 and the second adjustment time T2 from the detection timing of the detection pulse signal Dt. The command unit 32 detects the speed of the disk 81 based on the output pulse signal of the position detection unit 30 in response to the terminal voltage of the coil, and outputs a command signal Ac corresponding to the speed control signal. The switching control unit 22 compares the command signal Ac of the command unit 32 with the current detection signal Ad of the current detection unit 21, and outputs a single switching pulse signal Wp that responds to the comparison result. The energization operation unit 31 selectively selects one or two upper power transistors among the upper power transistors 105, 106, and 107 of the power supply unit 20 in response to the three-phase upper position signals Q1, Q2, and Q3. Set to the energized section. A slew rate switching signal that responds to the switching pulse signal Wp is created, and the upper power transistor in the current-carrying section is simultaneously switched at high frequency in response to the slew rate switching signal to supply a positive drive current to the required coil. To do.
[0061]
In addition, the energization operation unit 31 responds to the three-phase lower position signals P1, P2, and P3, and one or two lower powers among the lower power transistors 101, 102, and 103 of the power supply unit 20 are provided. A transistor is selectively placed in a current-carrying section, and a negative drive current is supplied to a required coil.
Since the switching pulse signal Wp is directly generated by the comparison result between the command signal Ac and the current detection signal Ad, the combined supply current Ig to the three-phase coils is controlled in response to the command signal Ac. The energization control circuits 200A, 200B, and 200C of the energization operation unit 31 each have a low-speed slew rate switching signal R1a having a rising slope portion and a falling slope portion starting from the change timing of the single switching pulse signal Wp. Create. One or two upper power transistors of the power supply unit 20 selected by the upper position signal perform a low speed slew rate switching operation in response to the low speed slew rate switching signal. As a result, even when the power transistor of the power supply unit 20 is switched at high frequency to supply power to the coil, the generation of radiation noise is greatly reduced. As a result, mixing of switching noise into the head portion 87 is significantly reduced, and information errors included in the information output signal Eh of the information processing block 93 can be reduced to zero or extremely small.
[0062]
Further, the noise removal signal Wx of the switching control unit 22 has a noise removal period that becomes “L” in the rising slope period and the falling slope period of the low-speed slew rate switching signal R1a. Therefore, in the noise removal circuit 156 of the voltage detector 121 of the position detector 30, by taking the logical product of the coil terminal voltage detection signal b4 and the noise removal signal Wx, it is mixed into the terminal voltage by the low speed slew rate switching operation. The effects of switching noise can be eliminated. That is, the voltage detector 121 can accurately detect, for example, the zero-crossing point of the terminal voltage. As a result, the malfunction of the voltage detector 121 is eliminated, and the detection pulse signal Dt becomes an accurate timing signal corresponding to the rotational position of the rotating body 11, and an accurate upper position signal and lower position signal can be created. Further, the command unit 32 can accurately control the speed of the disk 81 and the rotating body 11 based on the detection pulse signal Dt. That is, erroneous detection of the detection pulse signal Dt due to switching is eliminated, and fluctuations in the rotational speed of the disk 81 can be extremely reduced.
Also in the tracking unit drive block 92, the power transistor is operated at a low speed slew rate switching operation, and a low-speed slew rate driving voltage with low switching noise is supplied to the tracking unit actuator 85. Thereby, the generation of radiation noise by the tracking unit drive block 92 is reduced. As a result, noise mixing into the head portion 87 is greatly reduced, and information errors included in the information output signal Eh of the information processing block 93 can be reduced to zero or extremely small. The specific configuration of the tracking unit drive block 92 is the same as or similar to that of the motor unit drive block described above, and detailed description thereof is omitted.
[0063]
Next, a case where the operation switching signal Dh of the operation switching unit 94 is “H” will be described. The motor unit drive block 91 causes the power transistor to perform a high-speed slew rate switching operation, and supplies the motor unit actuator 82 with a high-frequency slew rate driving voltage with low switching loss. The tracking unit drive block 92 causes the power transistor to perform a high-speed slew rate switching operation, and supplies a high-speed slew rate driving voltage with low switching loss to the tracking unit actuator 85. The information processing block 93 stops all or part of the circuit operation of the information processing circuit, stops the signal processing operation of the output signal from the head unit 87, and invalidates the information output signal Eh.
[0064]
The operation of the motor unit drive block 91 when the operation switching signal Dh is “H” will be described. The position detector 30 detects the terminal voltages V1, V2, and V3 of the three-phase coils 12, 13, and 14, and obtains a detection pulse signal Dt that is responsive to the comparison result between the coil terminal voltage and the neutral point terminal voltage Vc. . In response to the detection pulse signal Dt, the three-phase lower position signals P1, P2, P3 and the three-phase upper position signals Q1, Q2, Q3 are changed. The command unit 32 detects the period of the detection pulse signal Dt and outputs a command signal Ac that responds to the rotational speed of the disk 81. The switching control unit 22 compares the command signal Ac of the command unit 32 with the current detection signal Ad of the current detection unit 21, and outputs a single switching pulse signal Wp that responds to the comparison result. The energization operation unit 31 selectively selects one or two upper power transistors among the three upper power transistors 105, 106, and 107 of the power supply unit 20 based on the three-phase upper position signals Q1, Q2, and Q3. Set to the energized section. A high-speed slew rate switching signal that responds to the switching pulse signal Wp is created, and the upper power transistor in the current-carrying section is simultaneously subjected to high-frequency switching operation in response to the high-speed slew rate switching signal. Supply. In addition, the energization operation unit 31 uses one or two of the three lower power transistors 101, 102, and 103 of the power supply unit 20 according to the three-phase lower position signals P1, P2, and P3. A transistor is selectively placed in a current-carrying section, and a negative drive current is supplied to a required coil.
[0065]
Since the switching pulse signal Wp is directly generated by the comparison result between the command signal Ac and the current detection signal Ad, the combined supply current Ig to the three-phase coils is current-controlled by the command signal Ac. Each of the energization control circuits 200A, 200B, and 200C of the energization operation unit 31 generates a high-speed slew rate switching signal R1b starting from the change timing of the single switching pulse signal Wp. One or two upper power transistors of the power supply unit 20 selected by the upper position signal are operated at high speed slew rate switching in response to the high speed slew rate switching signal. Thereby, the switching loss of the power transistor of the power supply unit 20 is greatly reduced as compared with the case where the low speed slew rate switching signal is used. Further, since the information output signal Eh of the information processing block 93 is invalidated, no adverse effect occurs even if noise is mixed into the head portion 87 due to the generation of radiation noise.
[0066]
Further, the noise removal signal Wx of the switching control unit 22 has a noise removal period which becomes “L” in a predetermined period including a rising edge and a falling edge of the high-speed slew rate switching signal R1b. Therefore, the noise removal circuit 156 of the voltage detector 121 of the position detection unit 30 can remove the influence of switching noise mixed in the terminal voltage. As a result, the malfunction of the voltage detector 121 is eliminated, and the detection pulse signal Dt becomes a timing signal accurately corresponding to the rotational position of the rotating body 11, and an accurate upper position signal and lower position signal can be created. Further, the command unit 32 can accurately control the speed of the disk 81 and the rotating body 11 based on the detection pulse signal Dt.
Also in the tracking unit drive block 92, the power transistor is operated at a high-speed slew rate switching operation, and the drive voltage subjected to high-frequency switching is supplied to the tracking unit actuator 85. Thereby, the switching loss of the power transistor of the tracking unit drive block 92 is reduced.
In this embodiment, the power consumption of the disk device that performs highly reliable information reproduction is greatly reduced. First, when the disk device reproduces information from the disk 81, the operation switching signal Dh of the operation switching unit 94 is set to “L”, and the operation of the motor unit driving block 91, the tracking unit driving block 92, and the information processing block 93 is performed. Selectively. That is, the drive voltage by the low speed slew rate switching operation is supplied to the motor section actuator 82 by the motor section drive block 91, and the disk 81 is controlled to rotate at a predetermined rotation speed. Further, the tracking unit drive block 92 supplies a drive voltage by the low speed slew rate switching operation to the tracking unit actuator 85, and controls the head unit 87 to a predetermined tracking position. Further, the information processing block 93 performs an information processing circuit operation, and outputs an information output signal Eh that responds to the reproduction signal Ch of the head section 87. At this time, the information output signal Eh of the information processing block 93 is validated.
[0067]
The energization operation section 31 changes in response to a single switching pulse signal Wp, and outputs a low speed slew rate switching signal having a gradual voltage gradient at at least one of the rising edge portion and the falling edge portion. It was created on the energization control terminal side of at least one of the three upper power transistors and the three lower power transistors. Accordingly, the at least one power transistor performs a follower operation in response to the low speed slew rate switching signal. Thus, the drive voltage supplied to the coil by the at least one power transistor becomes a high frequency switching drive voltage having a gradual voltage slope similar to the low speed slew rate switching signal. As a result, the switching noise generated with the high frequency switching operation of the power transistor is significantly reduced. In addition, since the power transistor performs high-frequency switching operation to supply power to the coil, the power loss of the power transistor is significantly reduced, and the power consumption is reduced. That is, the power consumption in the motor unit drive block 91 and the motor unit actuator 82 is reduced, and the occurrence of switching noise is also small. Similarly, the power consumption in the tracking unit drive block 92 and the tracking unit actuator 85 is small, and the occurrence of switching noise is also small. As a result, noise mixed from these blocks into the head unit 87 and the information processing block 93 is greatly reduced, and a highly reliable information output signal Eh with few errors can be output.
[0068]
Next, when the disk device does not require information reproduction (standby state), the operation switching signal Dh of the operation switching unit 94 is set to “H”, and the motor unit driving block 91, the tracking unit driving block 92, and the information processing block are set. The operation of 93 is selectively switched. That is, the drive voltage by the high speed slew rate switching operation is supplied to the motor unit actuator 82 by the motor unit drive block 91, and the power consumption is further reduced while rotating the disk 81 at a predetermined rotation speed. Further, the tracking unit drive block 92 supplies a driving voltage generated by the high-speed slew rate switching operation to the tracking unit actuator 85 to drive the head unit 87 at a predetermined tracking position, while further reducing the power consumption. Furthermore, the information processing circuit operation of the information processing block 93 is stopped (including the case where the supply of the power supply voltage is stopped) to reduce the power consumption. At this time, the information output signal Eh of the information processing block 93 is invalidated. Therefore, the power consumption during standby of the disk device is greatly reduced. In addition, although the switching operation of the motor unit driving block 91 and the tracking unit driving block 92 generates a relatively large switching noise, the information processing block 93 stops the signal processing, so the influence of the switching noise on the information output signal Eh. Does not appear.
[0069]
In the present embodiment, an N-channel field effect type power transistor is used as the upper power transistor, the drain terminal side is connected to the positive output terminal side of the voltage supply unit, the source terminal side is connected to one end of the coil, The upper power transistor was operated as a source follower. That is, a slew rate switching signal was created on the energization control terminal side of the upper power transistor, and a low-speed slew rate switching drive voltage having a required voltage gradient was supplied to the coil while causing the upper power transistor to follower. As a result, the voltage gradient of the drive voltage can be matched with the slew rate switching signal, and the switching noise can be stably reduced.
[0070]
In the disk apparatus and motor of the present embodiment, the energization sections of the three upper power transistors are made considerably larger than 360/3 = 120 degrees in response to the three-phase upper position signals Q1, Q2, and Q3. One or two upper power transistors are subjected to a high-frequency switching operation substantially simultaneously to supply a positive drive current to a one-phase or two-phase coil. Also, in response to the three-phase lower position signals P1, P2, and P3, the energization sections of the three lower power transistors are considerably larger than 360/3 = 120 degrees, and one or two lower power signals The power transistors are energized substantially simultaneously, and negative drive current is supplied to the one-phase or two-phase coils. Further, the current detector Ig detects the current flow Ig from the voltage supply unit to the three-phase coil, compares the command signal Ac with the output signal Ad of the current detector, and a single switching pulse in response to the comparison result. A signal Wp was created. Create one, two, or three slew rate switching signals in response to this single switching pulse signal Wp, and switch the upper power transistor at substantially the same time in response to these slew rate switching signals. (Actually, one or two upper power transistors selected by the upper position signal are switched substantially simultaneously in response to one or two slew rate switching signals). As a result, an accurate combined supply current Ig that responds to the command signal Ac can be supplied to the three-phase coil, and the generated driving force can be accurately controlled by the command signal Ac. As a result, the switching operation of the current path to the coil becomes smooth, an accurate drive current that responds to the command signal can be supplied to the coil, and the pulsation of the generated drive force is reduced. That is, it is possible to realize a disk device and a motor with low noise and vibration. Each energization section of these power transistors is preferably selected from 125 degrees to 170 degrees, and in practice, about 150 degrees is preferable. In addition, a slew rate switching signal is generated in response to a single switching pulse signal Wp, and the upper power transistor may be simultaneously operated at a high frequency by this slew rate switching signal. Current control of current can be realized. In addition, since there is only one timing management for high-frequency switching, the current detection operation by the current detector becomes simple and stable while using a switching drive voltage having a slew rate. In particular, when the energization section of the power transistor is larger than 360/3 = 120 degrees, the upper power transistor may be operated at the same time by the high-frequency switching operation in response to the slew rate switching signal, and the configuration is simplified. . Each of the three energization control circuits 200A, 200B, and 200C in FIG. 8 generates a slew rate switching signal on the energization control terminal side of each upper power transistor. However, the present invention is not limited to such a case, and various modifications are possible. For example, a single slew rate switching signal is generated in response to a single switching pulse signal Wp, and the slew rate switching is performed on the energization control terminal side of the required power transistor in response to the upper position signal or lower position signal. A signal may be supplied.
[0071]
In the present embodiment, a slew rate circuit is configured by a charge / discharge circuit and a capacitor capacity by a constant current circuit, and a slew rate switching signal is easily formed by performing a charge / discharge operation to the capacitor capacity. did. Moreover, the current value of the constant current circuit was changed to switch between the low speed slew rate switching signal and the high speed slew rate switching signal. However, the present invention is not limited to such a case. For example, the switching pulse signal Wp may be directly used as a high-speed slew rate switching signal.
In the disk device and motor of the present embodiment, the terminal voltage of the coil is detected, and a position signal corresponding to the detection result is created. As a result, the position detecting element for detecting the rotational position of the rotating body 11 is eliminated, the number of components arranged in the vicinity of the coil is greatly reduced, and the configuration is simplified. The switching control unit 22 creates a low-speed slew rate switching signal and a noise removal signal in response to a single switching pulse signal. The noise removal signal Wx has a noise removal period that becomes “L” in the rising slope period and the falling slope period of the low-speed slew rate switching signal R1a. The noise removal circuit 56 of the position detector 30 logically synthesizes the coil terminal voltage detection signal b4 and the noise removal signal Wx, and stops or implements the coil terminal voltage detection operation in response to the noise removal signal Wx. Can be switched to. That is, the detection operation of the coil terminal voltage is stopped when the noise removal signal Wx is “L”, and the detection operation of the coil terminal voltage is performed when the noise removal signal Wx is “H”. As a result, the influence of the switching noise mixed in the terminal voltage of the coil is eliminated by the low speed slew rate switching operation, and the detection pulse signal Dt of the voltage detector 121 is accurately at the rotational position of the rotating body 11 corresponding to the terminal voltage of the coil. The timing signal corresponds to. Therefore, the upper position signal and the lower position signal can be accurately generated in response to the detection pulse signal. Furthermore, the speed control of the disk 81 and the rotating body 11 can be performed with high accuracy by using the output pulse signal of the position detection unit that responds to the terminal voltage of the coil. That is, erroneous detection of the output pulse signal of the position detector due to switching noise is eliminated, and fluctuations in the rotational speed of the disk 81 are greatly reduced. In particular, in the low-speed slew rate switching operation in which the information output signal Eh of the information processing block 93 is valid, the effect of removing the influence of switching noise generated in the slew rate section and controlling the rotation of the disk 81 with high accuracy is great. . As a result, the disk can be controlled at high speed with little fluctuation in rotational speed, and information signals recorded at high density can be reproduced. In addition, at least one of the three upper power transistors and the three lower power transistors performs high-frequency switching operation substantially simultaneously by a slew rate switching signal in response to a single switching pulse signal Wp. Therefore, an effective noise removal operation can be performed by a single noise removal signal that responds to a single switching pulse signal.
[0072]
In the disk device and motor of the present embodiment, the switching control unit 22 shown in FIG. 7 is used, the reference pulse signal Ar is changed every predetermined time, and the frequency of the switching pulse signal Wp is made constant or substantially constant. did. However, the present invention is not limited to such a case, and various modifications can be made. For example, you may use the switching control part 22 of another kind of structure shown in FIG. This will be described. The switching control unit 22 in FIG. 15 includes a comparison circuit 191, a PWM pulse circuit 192, and a removal creation circuit 193. The comparison circuit 191 compares the command signal Ac with the current detection signal Ad, and changes the comparison signal Ap to “H” when the current detection signal Ad becomes larger than the command signal Ac. The switching pulse signal Wp of the PWM pulse circuit 192 becomes “L” for a predetermined time Tg triggered by the arrival of the rising edge of the output signal Ap of the comparison circuit 191, and changes to “H” when the predetermined time Tg elapses. The removal creation circuit 193 outputs a noise removal signal Wx that becomes “L” for a predetermined time Tx from the change timing of the rising edge and the falling edge of the switching pulse signal Wp. (A), (b), and (c) of FIG. 16 show waveforms of the comparison signal Ap, the switching pulse signal Wp, and the noise removal signal Wx. The horizontal axis of FIG. 16 is time. The operations of the disk device and the motor using this switching control unit are the same as those in the above-described embodiment, and a description thereof will be omitted.
[0073]
<< Embodiment 2 >>
FIGS. 17 to 20 show a disk device and a motor that are configured to include the motor according to the second embodiment of the present invention. In the present embodiment, the energization operation unit 31 and the power supply unit 20 in the first embodiment are changed, and the field effect power of the N-channel MOS structure is added to the three upper power transistors and the three lower power transistors. A transistor (NMOS-FET power transistor) is used. In addition, the same number is attached | subjected to the thing similar to the above-mentioned Embodiment 1, and description is abbreviate | omitted. The overall configuration of the disk device in the present embodiment is the same as that shown in FIG.
FIG. 17 shows a specific configuration of the motor unit actuator and the motor unit drive block. The rotor 11 of the motor actuator that rotates the disk 81 is a rotor to which a field part that generates a multi-pole field magnetic flux is attached. The three-phase coils 12, 13, and 14 are disposed in a stator that is a fixed body, and are arranged so as to be electrically shifted from each other by about 120 degrees with respect to the relative relationship with the field part of the rotating body 11. The three-phase coils 12, 13, and 14 generate a three-phase magnetic flux by the three-phase drive currents I 1, I 2, and I 3, generate a driving force by interaction with the field part of the rotator 11, and the rotator 11 The disk 81 is rotated.
[0074]
The power supply unit 402 responds to the three-phase lower energization control signals M1, M2, and M3 of the energization operation unit 401 and the three-phase upper energization control signals N1, N2, and N3 from the voltage supply unit 25 to the three-phase coil. Current paths to 12, 13, and 14 are formed, and power is supplied to the three-phase coils 12, 13, and 14. Specific configurations of the power supply unit 402 and the energization operation unit 401 will be described later.
The current detection unit 21 outputs a current detection signal Ad proportional to the combined supply current Ig supplied from the voltage supply unit 25 to the three-phase coils 12, 13, and 14. Since the power transistor of the power supply unit 402 performs on / off high-frequency switching operation, the combined supply current Ig and the current detection signal Ad become pulse signals.
The position detector 30 detects the position of the field part of the rotating body 11, and outputs lower position signals P1, P2, P3, upper position signals Q1, Q2, Q3, and a detection pulse signal Dt corresponding to the detected positions. . Here, the position detection unit 30 detects the three-phase terminal voltages V1, V2, and V3 generated at one end of the three-phase coils 12, 13, and 14, and detects the rotational position of the field unit based on the comparison result of the terminal voltages. It is carried out. The specific configuration of the position detection unit 30 is the same as that shown in FIG. The position detection unit 30 includes three-phase lower position signals P1, P2, and P3 having “H” sections (energization sections) greater than 120 degrees in electrical angle, and “H” sections greater than 120 degrees in electrical angle. Three-phase upper position signals Q1, Q2 and Q3 having (energization section) are created.
[0075]
The command unit 32 includes a speed control circuit that controls the rotational speed of the disk 81 and the rotating body 11 to a predetermined value, and the disk 81 and the rotating body 11 are controlled by the output pulse signal or the detection pulse signal Dt of the position detecting unit 30. The rotational speed is detected, and a command signal Ac that responds to the difference between the detected rotational speed and the target speed is output.
The switching control unit 22 outputs a single switching pulse signal Wp that responds to the detection signal Ad of the current detection unit 21 and the command signal Ac of the command unit 32. The specific configuration of the switching control unit 22 is the same as that shown in FIG.
The energization operation unit 401 is a three-phase responsive to the three-phase lower position signals P1, P2, P3 of the position detection unit 30, the three-phase upper position signals Q1, Q2, Q3 and the switching pulse signal Wp of the switching control unit 22. Lower energization control signals M1, M2 and M3 and three-phase upper energization control signals N1, N2 and N3. Therefore, the energization interval to the coil by the upper power transistor and the lower power transistor of the power supply unit 402 is determined by the upper position signal and the lower position signal. The energization operation unit 401 converts the upper energization control signals N1, N2, and N3 into switching pulses in response to the switching pulse signal Wp of the switching control unit 22. FIG. 18 illustrates specific configurations of the energization operation unit 401 and the power supply unit 402.
[0076]
The energization operation unit 401 in FIG. 18 includes a first energization control circuit 410A, a second energization control circuit 410B, and a third energization control circuit 410C. First energization control circuit 410A receives lower position signal P1, upper position signal Q1, switching pulse signal Wp, and operation switching signal Dh, and outputs lower energization control signal M1 and upper energization control signal N1. Second energization control circuit 410B receives lower position signal P2, upper position signal Q2, switching pulse signal Wp, and operation switching signal Dh, and outputs lower energization control signal M2 and upper energization control signal N2. The third energization control circuit 410C receives the lower position signal P3, the upper position signal Q3, the switching pulse signal Wp, and the operation switching signal Dh, and outputs the lower energization control signal M3 and the upper energization control signal N3.
The power supply unit 402 in FIG. 18 includes a first power supply circuit 420A, a second power supply circuit 420B, and a third power supply circuit 420C. The first power supply circuit 420A receives the lower energization control signal M1 and the upper energization control signal N1 of the first energization control circuit 410A, and energizes the coil 12 to the power supply terminal side. The second power supply circuit 420B receives the lower energization control signal M2 and the upper energization control signal N2 of the second energization control circuit 410B, and energizes the coil 13 to the power supply terminal side. The third power supply circuit 420C receives the lower energization control signal M3 and the upper energization control signal N3 of the third energization control circuit 410C, and energizes the coil 14 to the power supply terminal side.
[0077]
FIG. 19 shows specific configurations of the first energization control circuit 410A and the first power supply circuit 420A. The first power supply circuit 420A includes a lower power transistor 501, an upper power transistor 505, a lower power diode 501d, and an upper power diode 505d, and is responsive to the lower energization control signal M1 and the upper energization control signal N1. Then, the drive voltage V1 and the drive current I1 are supplied to the coil 12. The upper power transistor 505 is constituted by an N-channel field effect power transistor, and an upper power diode 505d is constituted by a parasitic diode formed by being reversely connected to the field effect power transistor. The lower power transistor 501 is constituted by an N-channel field effect power transistor, and the lower power diode 501d is constituted by a parasitic diode formed by being reversely connected to the field effect power transistor. The upper power transistor 505 forms a current path at the positive output terminal side of the voltage supply unit 25 and one end of the coil 12, and the lower power transistor 501 forms a current path at the negative output terminal side of the voltage supply unit 25 and one end of the coil 12. Form.
[0078]
The first energization control circuit 410A includes a slew rate circuit 510, a buffer circuit 512, and an AND circuit 513. The buffer circuit 512 outputs the lower position signal P1 as a buffer, and supplies the lower position signal P1 to the energization control terminal side of the lower power transistor 501 as the lower energization control signal M1. The AND circuit 513 generates a switch switching signal S5 by the logical product of the upper position signal Q1 and the switching pulse signal Wp, and outputs the switch switching signal S5 to the slew rate circuit 510.
The slew rate circuit 510 includes a switch circuit 520, constant current circuits 521 and 522, and a capacitor 525. The switch circuit 520 is connected to the a side when the switch switching signal S5 is “H”, and is connected to the b side when the switch switching signal S5 is “L”. A constant current circuit 521 flowing out from the high potential point “Hu” is connected to the a side of the switch circuit 520, and a constant current circuit 522 flowing into the ground potential point 0V is connected to the b side of the switch circuit 520. Yes. The capacitor 525 is connected to the output point of the switch circuit 520. When the switch circuit 520 is connected to the a side, the capacitor 525 is gradually charged by the output current of the constant current circuit 521, and the terminal voltage gradually rises to the high potential “Hu”. When the switch circuit 520 is connected to the b side, the capacitor 525 is gradually discharged by the output current of the constant current circuit 522, and the terminal voltage gradually decreases to the ground potential 0V. As a result, the terminal voltage signal R1 of the capacitor 525 changes in response to the change of the single switching pulse signal Wp, and becomes a slew rate switching signal R1 having a required voltage gradient at the rising edge portion and the falling edge portion. Become. The output terminal of the slew rate circuit 510 is connected to the energization control terminal side of the upper power transistor 505, and this slew rate switching signal R1 is generated on the energization control terminal side of the upper power transistor 505. The ground potential 0 V matches the potential on the negative output terminal side of the voltage supply unit 25. In addition, when a capacitor capacity is required directly on the energization control terminal side of the field effect type power transistor 505 like the capacitor 525 of the slew rate circuit 510, the input gate capacity (capacitor capacity) of the field effect type power transistor 505 is set as the capacitor. It may be used as 525. That is, the input gate capacitance of the field effect type power transistor 505 can be used as the capacitor capacitance (capacitor 525) of the slew rate circuit.
[0079]
The current values of the constant current circuits 521 and 522 are switched by the operation switching signal Dh of the operation switching unit 94. When the operation switching signal Dh is “L”, the current values of the constant current circuits 521 and 522 are relatively small, and the slew rate switching signal R1 generated in the capacitor 525 is a low speed slew rate switching signal with a gradual voltage ramp. R1a. When the operation switching signal Dh is “H”, the current values of the constant current circuits 521 and 522 are relatively large, and the slew rate switching signal R1 generated in the capacitor 525 is a high-speed slew rate switching signal with a steep voltage gradient. R1b. The relationship between the switching pulse signal Wp, the low speed slew rate switching signal R1a, and the high speed slew rate switching signal R1b is the same as that shown in FIGS. 14 (a), 14 (b), and 14 (c). That is, the low speed slew rate switching signal R1a and the high speed slew rate switching signal R1b change in response to the change of the switching pulse signal Wp. The rise time Tra and fall time Tfa of the low speed slew rate switching signal R1a are increased, and the rise time Trb and fall time Tfb of the high speed slew rate switching signal R1b are reduced.
[0080]
First, the case where the lower position signal P1 is “L” and the upper position signal Q1 is “L” will be described. The lower energization control signal M1 that is the output of the buffer circuit 512 becomes “L”, and the lower power transistor 501 of the first power supply circuit 420A is turned off. Since the switch switching signal S5 that is the output of the AND circuit 513 becomes “L” and the upper energization control signal N1 that is the output of the slew rate circuit 510 becomes the ground potential 0V, the upper power transistor of the first power supply circuit 420A. 505 turns off. As a result, when P1 = "L" and Q1 = "L", the first power supply circuit 420A does not supply power to the coil 12.
[0081]
Next, the case where the rotating body 11 rotates, the lower position signal P1 becomes “H”, and the upper position signal Q1 becomes “L” will be described. The lower energization control signal M1 becomes “H”, and the lower power transistor 501 of the first power supply circuit 420A is turned on. Since the upper energization control signal N1 that is the output of the slew rate circuit 510 is at the ground potential of 0 V, the upper power transistor 505 of the first power supply circuit 420A is turned off. As a result, when P1 = "H" and Q1 = "L", the first power supply circuit 420A supplies the negative drive current I1 to the coil 12.
Further, when the rotating body 11 further rotates and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “L”, the upper energization control signal N1 becomes the ground potential, and the lower energization control signal M1. Becomes “L”, the upper power transistor 505 and the lower power transistor 501 are turned off. That is, the first power supply circuit 420A does not supply power to the coil 12.
Further, the case where the rotating body 11 is rotated and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “H” will be described. The lower energization control signal M1 that is the output of the buffer circuit 512 becomes “L”, and the lower power transistor 501 of the first power supply circuit 420A is turned off. The switch switching signal S5, which is the output of the AND circuit 513, coincides with the switching pulse signal Wp and becomes a high-frequency switching signal. The switch circuit 520 of the slew rate circuit 510 switches in response to the switching pulse signal Wp and outputs the slew rate switching signal R1 to the terminal of the capacitor 525. Therefore, the upper energization control signal N1 becomes a slew rate switching signal R1 that is an output of the slew rate circuit 510. As a result, when P1 = "L" and Q1 = "H", the upper power transistor 505 of the first power supply circuit 420A performs a high-frequency switching operation in response to the output signal of the slew rate circuit 510, and the coil 12 Is supplied with a positive drive current I1. When the upper power transistor 505 is turned off for high frequency switching, the lower power diode 501d is energized by the inductance action of the coil 12, and the positive drive current I1 continues to flow through the coil 12.
[0082]
The upper power transistor 505 of the power supply circuit 420A is configured by an N-channel field effect power transistor, and the coil 12 is connected to the source terminal side thereof. Accordingly, the upper power transistor 505 performs a source-follower operation, and supplies the coil 12 with a driving voltage V1 for high-frequency switching in response to the slew rate switching signal R1 created on the energization control terminal side. The high frequency switching by the follower operation of the upper power transistor 505 can be realized even when the lower power transistor 501 of the power supply circuit 420A is kept off.
When the operation switching signal Dh is “L”, the current values of the constant current circuits 521 and 522 are reduced, and the low speed slew rate switching signal R1a becomes the output signal of the slew rate circuit 510. Accordingly, when Dh = “L”, the upper power transistor 505 of the first power supply circuit 420A performs a high frequency switching operation in response to the low speed slew rate switching signal R1a, and the terminal voltage V1 is at the low speed slew rate. It becomes a driving voltage for changing high-frequency switching.
[0083]
When the operation switching signal Dh is “H”, the current values of the constant current circuits 521 and 522 are increased, and the high speed slew rate switching signal R 1 b becomes the output signal of the slew rate circuit 510. Therefore, when Dh = “H”, the upper power transistor 505 of the first power supply circuit 420A performs high-frequency switching operation in response to the high-speed slew rate switching signal R1b, and the terminal voltage V1 is at the high-speed slew rate. It becomes a driving voltage for changing high-frequency switching.
Here, the configuration and operation of the first energization control circuit 410A and the first power supply circuit 420A have been described. However, the configuration and operation of the second energization control circuit 410B and the second power supply circuit 420B, and the third energization. The configurations and operations of the control circuit 410C and the third power supply circuit 420C are the same, and the description thereof is omitted. Each of the first energization control circuits 410A, 410B, 410C creates a slew rate switching signal in response to a single switching pulse signal on the energization control terminal side of the upper power transistor. Thus, when the current path from the voltage supply unit 25 to the three-phase coil is switched by the two upper power transistors, it responds to the two slew rate switching signals generated from the single switching pulse signal. The two upper power transistors are switched at high frequency substantially simultaneously.
[0084]
Note that the waveform of the noise removal signal Wx is the same as that shown in FIG. That is, the noise removal signal Wx has a noise removal period that becomes “L” during the noise removal time Tx from the change timing of the switching pulse signal Wp. The noise removal time Tx is set longer than Tra and Tfa (Tx> Tra, Tx> Tfa), and the noise removal signal Wx is “L” in the noise removal period including the rising period and the falling period of the low-speed slew rate switching signal R1a. "
Also in the present embodiment, the same operational effects as those of the first embodiment can be obtained.
In the present embodiment, since an N-channel field effect type power transistor is used for the upper power transistor and the lower power transistor, a low potential lower than the negative output terminal side potential (ground potential) of the voltage supply unit 25. A point becomes unnecessary and power supply becomes easy. Further, when an integrated circuit is formed, the N-channel field effect power transistor is smaller than the P-channel field effect power transistor and can have a low on-resistance, so that the chip size can be reduced. Therefore, a high-performance disk device and motor can be realized at low cost. In addition, there are various advantages similar to those of the first embodiment.
[0085]
In the energization control circuit 410A of FIG. 19, a capacitor capacity is charged / discharged by a charging / discharging circuit having a constant current circuit, and a slew rate switching signal in response to the switching pulse signal is applied to the energization control terminal side of the field effect type power transistor. Created. However, the present invention is not limited to such a case. FIG. 20 shows another configuration of the energization control circuit 410A. The slew rate circuit 540 of the energization control circuit 410A causes the capacitor 525 to be charged by the charging resistors 551 and 552 and the charge changeover switch 553, and discharges to the capacitor 525 by the discharge resistors 555 and 556 and the discharge changeover switch 557. Make it. The charge changeover switch 553 and the discharge changeover switch 557 change the connection to the a side or the b side in response to the operation change signal Dh. The resistor 551 is sufficiently larger than the resistor 552, and the resistor 555 is sufficiently larger than the resistor 556. When the operation switch signal Dh is “L”, the charge switch 553 and the discharge switch 557 are connected to the a side, the capacitor 525 is charged / discharged by the large charge resistor 551 and the large discharge resistor 555, and the low speed slew rate / A switching signal is generated on the energization control terminal side of the upper field effect type power transistor 505. In response to the low-speed slew rate switching signal, the upper field effect power transistor 505 performs a high-frequency switching operation having a gradual voltage gradient. When the operation switch signal Dh is “H”, the charge switch 553 and the discharge switch 557 are connected to the b side, the capacitor 525 is charged / discharged by the small charge resistor 552 and the small discharge resistor 556, and the high speed slew rate · A switching signal is generated on the energization control terminal side of the upper field effect type power transistor 505. In response to the high-speed slew rate switching signal, the upper field effect type power transistor 505 performs a high-frequency switching operation having a steep voltage gradient. When a capacitor capacity is required directly on the conduction control terminal side of the field effect power transistor 505 like the capacitor 525 of the slew rate circuit 540, the input gate capacity of the field effect power transistor 505 is used as the capacitor 525. Thus, the capacitor 525 can be eliminated apparently.
[0086]
<< Embodiment 3 >>
FIG. 21 to FIG. 27 show a disk device including the motor according to the third embodiment of the present invention and the motor. In the present embodiment, the energization operation unit 401 and the switching control unit 22 in the above-described second embodiment are changed, and an upper power transistor (upper NMOS-FET power transistor) using a field effect power transistor having an N-channel MOS structure is changed to a lower one. Using the side power transistor (lower NMOS-FET power transistor), the lower power transistor is complementarily turned off / on in synchronization with the on / off high frequency switching operation having the voltage gradient of the upper power transistor. It is made to let you. In addition, the same number is attached | subjected to the thing similar to above-mentioned Embodiment 1 and Embodiment 2, and description is abbreviate | omitted. The overall configuration of the disk device in the present embodiment is the same as that shown in FIG.
[0087]
FIG. 21 shows a specific configuration of the motor unit actuator and the motor unit drive block. The rotor 11 of the motor actuator that rotates the disk 81 is a rotor to which a field part that generates a multi-pole field magnetic flux is attached. The rotor field portion has N-pole portions and S-pole portions alternately, and is provided with even-numbered magnetic pole portions of two or more in total. The three-phase coils 12, 13, and 14 are disposed in a stator that is a fixed body, and are arranged so as to be electrically shifted from each other by about 120 degrees with respect to the relative relationship with the field part of the rotating body 11. The three-phase coils 12, 13, and 14 generate a three-phase magnetic flux by the three-phase drive currents I 1, I 2, and I 3, generate a driving force by interaction with the field part of the rotator 11, and the rotator 11 The disk 81 is rotated.
The power supply unit 402 responds to the lower energization control signals M1, M2, and M3 and the upper energization control signals N1, N2, and N3 from the voltage supply unit 25 to the three-phase coils 12, 13, and 14. Current path is formed to supply power to the coils 12, 13, and 14. A specific configuration of the energization operation unit 601 will be described later.
[0088]
The current detection unit 21 outputs a current detection signal Ad proportional to the energization current or the combined supply current Ig supplied from the voltage supply unit 25 to the three-phase coils 12, 13, and 14. Since the power transistor of the power supply unit 402 performs on / off high-frequency switching operation, the combined supply current Ig and the current detection signal Ad become pulse signals.
The position detector 30 detects the position of the field part of the rotating body 11, and outputs lower position signals P1, P2, P3, upper position signals Q1, Q2, Q3, and a detection pulse signal Dt corresponding to the detected positions. . Here, the position detection unit 30 detects the three-phase terminal voltages V1, V2, and V3 generated at the power supply terminals of the three-phase coils 12, 13, and 14 and the terminal voltage Vc generated at the common connection terminal. The rotation position of the field part is detected based on the comparison result. The specific configuration of the position detection unit 30 is the same as that shown in FIG. The position detection unit 30 includes three-phase lower position signals P1, P2, and P3 having “H” sections (energization sections) greater than 120 degrees in electrical angle, and “H” sections greater than 120 degrees in electrical angle. Three-phase upper position signals Q1, Q2 and Q3 having (energization section) are created.
[0089]
The command unit 32 includes a speed control circuit that controls the rotational speed of the disk 81 and the rotating body 11 to a predetermined value, and the disk 81 and the rotating body are output by an output pulse signal of the position detecting unit 30 that responds to the terminal voltage of the coil. 11 is detected, and a command signal Ac corresponding to the difference between the detected rotational speed and the target speed is output.
The switching control unit 622 compares the current detection signal Ad of the current detection unit 21 with the command signal Ac of the command unit 32, and outputs the switching pulse signal Wp and the auxiliary switching pulse signal Wh in response to the current detection signal Ad and the command signal Ac. To do. The auxiliary switching pulse signal Wh changes in response to the switching pulse signal Wp. Of course, the auxiliary switching pulse signal Wh and the switching pulse signal Wp may be generated at the same time so that the auxiliary switching pulse signal Wh changes synchronously with the switching pulse signal Wp. Even in such a case, it is expressed that the auxiliary switching pulse signal responds to the switching pulse signal. One change edge (rising edge) of the auxiliary switching pulse signal Wh is provided with a required time difference Th (Th: gap time) with respect to one change edge (falling edge) of the switching pulse signal Wp. The required time difference Th is switched in response to the operation switching signal Dh of the operation switching unit 94. FIG. 25 shows a specific configuration of the switching control unit 622.
[0090]
The switching control unit 622 in FIG. 25 includes a comparison circuit 181, a reference pulse circuit 182, a PWM pulse circuit 183, a removal creation circuit 184, and an auxiliary creation circuit 685. The comparison circuit 181 compares the command signal Ac with the current detection signal Ad, and changes the comparison signal Ap to “H” when the current detection signal Ad becomes larger than the command signal Ac. The reference pulse circuit 182 divides a predetermined number of clock signals and outputs a reference pulse signal Ar at predetermined time intervals. The reference pulse signal Ar is a pulse signal that becomes “H” for a predetermined short time.
The PWM pulse circuit 183 includes a flip-flop circuit. The internal state is set to “H” when the rising edge of the reference pulse signal Ar is generated, and the internal state is set to “L” when the rising edge of the comparison signal Ap is generated. . The switching pulse signal Wp of the PWM pulse circuit 183 changes corresponding to the internal state, changes to “H” at the falling edge of the reference pulse signal Ar, and changes to “L” when the rising edge of the comparison signal Ap occurs. . Further, the removal creating circuit 184 is configured to include a mono-multi circuit of both-edge triggers, and a noise removal signal that becomes “L” for a predetermined time with the occurrence of rising and falling edges of the switching pulse signal Wp as a trigger. Wx is output.
[0091]
The auxiliary creation circuit 685 outputs an auxiliary switching pulse signal Wh that changes in response to the switching pulse signal Wp. The rising edge of the auxiliary switching pulse signal Wh changes after a predetermined time Th has elapsed from the falling edge of the switching pulse signal Wp. Further, the falling edge of the auxiliary switching pulse signal Wh coincides with or substantially coincides with the rising edge of the switching pulse signal Wp. The required time Th from the falling edge of the switching pulse signal Wp to the rising edge of the auxiliary switching pulse signal Wh is switched in response to the operation switching signal Dh.
26A to 26F show signal relationships among the reference pulse signal Ar, the comparison signal Ap, the switching pulse signal Wp, the noise removal signal Wx, and the auxiliary switching pulse signal Wh. The switching pulse signal Wp becomes “H” when the rising edge of the reference pulse signal Ar occurs, and the switching pulse signal Wp becomes “L” when the rising edge of the comparison signal Ap occurs. In this way, the switching pulse signal Wp becomes a PWM signal corresponding to the comparison result between the current detection signal Ad and the command signal Ac (see (a) to (c) of FIG. 26). Further, the noise removal signal Wx becomes “L” for a predetermined time Tx from the edge generation time (rising edge and falling edge) of the switching pulse signal Wp (see FIG. 26D). In addition, when the operation switching signal Dh is “L”, the rising edge of the auxiliary switching pulse signal Wha is after a larger required time Tha from the falling edge of the switching pulse signal Wp (Tha: gap time at low speed slew rate). (See (e) of FIG. 26). In addition, when the operation switching signal Dh is “H”, the rising edge of the auxiliary switching pulse signal Whb is less than the required time Thb from the falling edge of the switching pulse signal Wp (Thb: gap time at high slew rate) (See (f) of FIG. 26). Here, the gap time Thb at the high speed slew rate is made shorter than the gap time Tha at the low speed slew rate (Thb <Tha).
[0092]
21 outputs upper energization control signals N1, N2, and N3 that respond to the upper position signals Q1, Q2, and Q3 of the position detection unit 30 and the switching pulse signal Wp of the switching control unit 622. The energization operation unit 601 in FIG. In addition, the energization operation unit 601 is a lower energization control signal in response to the lower position signals P1, P2, P3, the upper position signals Q1, Q2, Q3 of the position detection unit 30 and the auxiliary switching pulse signal Wh of the switching control unit 622. M1, M2, and M3 are output. Therefore, the energization interval to the coil by the upper power transistor and the lower power transistor of the power supply unit 402 is determined by the lower position signal and the upper position signal. The energization operation unit 601 converts the upper energization control signals N1, N2, and N3 into switching pulses in response to the switching pulse signal Wp in the energization period of the upper position signal. The energization operation unit 601 turns on / off the lower energization control signals M1, M2, and M3 in the energization interval by the lower position signal, and lowers in response to the auxiliary switching pulse signal Wh in the energization interval by the upper position signal. The side energization control signals M1, M2, M3 are converted into switching pulses. FIG. 22 shows specific configurations of the energization operation unit 601 and the power supply unit 402.
[0093]
The energization operation unit 601 in FIG. 22 includes a first energization control circuit 610A, a second energization control circuit 610B, and a third energization control circuit 610C. The first energization control circuit 610A receives the lower position signal P1, the upper position signal Q1, the switching pulse signal Wp, the auxiliary switching pulse signal Wh, and the operation switching signal Dh, and receives the lower energization control signal M1 and the upper energization control signal. N1 is output. The second energization control circuit 610B receives the lower position signal P2, the upper position signal Q2, the switching pulse signal Wp, the auxiliary switching pulse signal Wh, and the operation switching signal Dh, and receives the lower energization control signal M2 and the upper energization control signal. N2 is output. The third energization control circuit 610C receives the lower position signal P3, the upper position signal Q3, the switching pulse signal Wp, the auxiliary switching pulse signal Wh, and the operation switching signal Dh, and receives the lower energization control signal M3 and the upper energization control signal. N3 is output.
The power supply unit 402 includes a first power supply circuit 420A, a second power supply circuit 420B, and a third power supply circuit 420C. The first power supply circuit 420A receives the lower energization control signal M1 and the upper energization control signal N1 of the first energization control circuit 610A, and energizes the coil 12 to the power supply terminal side. The second power supply circuit 420B receives the lower energization control signal M2 and the upper energization control signal N2 of the second energization control circuit 610B, and energizes the coil 13 to the power supply terminal side. The third power supply circuit 420C receives the lower energization control signal M3 and the upper energization control signal N3 of the third energization control circuit 610C, and energizes the coil 14 to the power supply terminal side.
[0094]
FIG. 23 shows specific configurations of the first energization control circuit 610A and the first power supply circuit 420A. The first power supply circuit 420A includes a lower power transistor 501, an upper power transistor 505, a lower power diode 501d, and an upper power diode 505d, and is responsive to the lower energization control signal M1 and the upper energization control signal N1. Then, the drive voltage V1 and the drive current I1 are supplied to the coil 12. The upper power transistor 505 and the lower power transistor 501 are configured by N-channel MOS field effect power transistors, and the upper power diode 505d and the upper power diode 505d are formed by parasitic diodes formed in reverse connection to these field effect power transistors. A lower power diode 501d is configured. The first energization control circuit 610A includes a slew rate circuit 510, an AND circuit 513, an AND circuit 632, and an OR circuit 631. The AND circuit 513 generates a switch switching signal S5 by the logical product of the upper position signal Q1 and the switching pulse signal Wp, and outputs the switch switching signal S5 to the slew rate circuit 510. The AND circuit 632 generates an auxiliary switching signal Pw1 by the logical product of the upper position signal Q1 and the auxiliary switching pulse signal Wh. The OR circuit 631 calculates a logical sum of the lower position signal P1 and the auxiliary switching signal Pw1, and outputs a lower energization control signal M1. The lower energization control signal M1 is supplied to the energization control terminal side of the lower power transistor 501.
[0095]
The slew rate circuit 510 includes a switch circuit 520, a constant current circuit 521 for charging, a constant current circuit 522 for discharging, and a capacitor 525. The switch circuit 520 is connected to the a side when the switch switching signal S5 is “H”, and is connected to the b side when the switch switching signal S5 is “L”. When the switch circuit 520 is connected to the a side, the capacitor 525 is charged by the output current of the constant current circuit 521 for charging, and the terminal voltage gradually rises to the high potential “Hu”. When the switch circuit 520 is connected to the b side, the capacitor 525 is discharged by the output current of the discharging constant current circuit 522, and the terminal voltage gradually decreases to the ground potential of 0V. As a result, the terminal voltage signal R1 of the capacitor 525 changes in response to the change of the switching pulse signal Wp, and becomes a slew rate switching signal having a required voltage gradient at the rising edge portion and the falling edge portion. That is, the slew rate circuit 510 generates a slew rate switching signal R1 on the energization control terminal side of the upper power transistor 505, and the upper power transistor 505 performs a follower operation in response to the slew rate switching signal R1. When the slew rate switching signal is generated directly on the energization control terminal side of the upper power transistor, the input capacitor capacity of the upper power transistor may be used instead of the capacitor 525.
The current values of the constant current circuits 521 and 522 are switched by the operation switching signal Dh of the operation switching unit 94. As a result, when the operation switching signal Dh is “L”, the slew rate circuit 510 outputs the low-speed slew rate switching signal R1a, and when the operation switching signal Dh is “H”, the slew rate circuit 510 outputs the high-speed slew rate. The rate switching signal R1b is output.
[0096]
27A to 27F, the switching pulse signal Wp, the low speed slew rate switching signal R1a, the high speed slew rate switching signal R1b, the low speed auxiliary switching pulse signal Wha, and the high speed auxiliary switching pulse signal Whb are shown. Show the relationship. When the operation switching signal Dh is “L”, the low speed slew rate switching signal R1a and the auxiliary switching pulse signal Wha change in response to the single switching pulse signal Wp. The rising time Tra and the falling time Tfa of the low-speed slew rate switching signal R1a are increased, and the required time Tha from the falling edge of the switching pulse signal Wp to the rising edge of the auxiliary switching pulse signal Wha is increased. Here, Tha> Tfa, and an off period is provided between the effective period of the low-speed slew rate switching signal R1a (substantially "H" period) and the effective period of the auxiliary switching pulse signal Wha ("H" period). ing. Similarly, when the operation switching signal Dh is “H”, the high-speed slew rate switching signal R1b and the auxiliary switching pulse signal Whb change in response to the single switching pulse signal Wp. The rising time Trb and the falling time Tfb of the high-speed slew rate switching signal R1b are reduced, and the required time Thb from the falling edge of the switching pulse signal Wp to the rising edge of the auxiliary switching pulse signal Whb is reduced. Here, Thb> Tfb is established, and an off period is provided between the effective period of the high-speed slew rate switching signal R1b (substantially "H" period) and the effective period of the auxiliary switching pulse signal Whb ("H" period). ing.
[0097]
The operation of the first energization control circuit 610A and the first power supply circuit 420A in FIG. 23 accompanying the rotation of the rotating body 11 will be described, and one of the three power supply terminals of the three-phase coils 12, 13, and 14 will be described. The supply of the drive voltage V1 and drive current I1 to the terminals will be described (the same applies to the supply of drive voltage and drive current to the other power supply terminals). The operation | movement accompanying rotation of the rotary body 11 of the 1st electricity supply control circuit 610A and the 1st electric power supply circuit 420A is demonstrated. First, the case where the lower position signal P1 is “L” and the upper position signal Q1 is “L” will be described. Since the switch switching signal S5 that is the output of the AND circuit 513 becomes “L” and the upper energization control signal N1 that is the output of the slew rate circuit 510 becomes the ground potential 0V, the upper power transistor of the first power supply circuit 420A. 505 turns off. Since the output signal of the AND circuit 632 is “L”, the lower energization control signal M1 that is the output of the OR circuit 631 is “L”, and the lower power transistor 501 of the first power supply circuit 420A is turned off. As a result, when P1 = "L" and Q1 = "L", the first power supply circuit 420A does not energize the coil 12.
[0098]
Next, the case where the rotating body 11 rotates, the lower position signal P1 becomes “H”, and the upper position signal Q1 becomes “L” will be described. The lower energization control signal M1 that is the output of the OR circuit 631 becomes “H”, and the lower power transistor 501 of the first power supply circuit 420A is turned on. Since the switch switching signal S5 of the AND circuit 513 is “L” and the upper energization control signal N1 which is the output of the slew rate circuit 510 becomes the ground potential 0V, the upper power transistor 505 of the first power supply circuit 420A is turned off. become. As a result, when P1 = "H" and Q1 = "L", the first power supply circuit 420A supplies the negative drive current I1 to the coil 12.
Further, when the rotating body 11 further rotates and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “L”, the upper energization control signal N1 becomes the ground potential, and the lower energization control signal M1. Becomes “L”, the upper power transistor 505 and the lower power transistor 501 are turned off. That is, the first power supply circuit 420A does not energize the coil 12.
[0099]
Further, the case where the rotating body 11 is rotated and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “H” will be described. The switch switching signal S5, which is the output of the AND circuit 513, coincides with the switching pulse signal Wp and becomes a high-frequency switching signal. The switch circuit 520 of the slew rate circuit 510 switches in response to the switching pulse signal Wp and outputs the slew rate switching signal R1 to the terminal of the capacitor 525. Accordingly, the upper energization control signal N1 becomes a slew rate switching signal that is an output of the slew rate circuit 510. Since the auxiliary switching signal Pw1 output from the AND circuit 632 matches the auxiliary switching pulse signal Wh, the lower energization control signal M1 output from the OR circuit 631 matches the auxiliary switching pulse signal Wh. Accordingly, the lower power transistor 501 of the first power supply circuit 420A performs a high frequency switching operation in response to the auxiliary switching pulse signal Wh. As a result, when P1 = "L" and Q1 = "H", the upper power transistor 505 of the first power supply circuit 420A is responsive to the slew rate switching signal R1 of the slew rate circuit 510 to perform a high frequency switching operation. Then, a positive drive current I1 is supplied to the coil 12. The lower power transistor 501 performs a high frequency switching operation in response to the auxiliary switching pulse signal Wh. That is, when the upper power transistor 505 is turned off in high frequency switching, the lower power transistor 501 or the lower power diode 501d is energized, and the positive drive current I1 continues to flow through the coil 12.
[0100]
The upper power transistor 505 of the power supply circuit 420A is configured by an N-channel MOS field effect power transistor, and the coil 12 is connected to the source terminal side thereof. Accordingly, the upper power transistor 505 performs a source follower operation, and in response to the upper energization control signal N1 supplied to the energization control terminal side, the drive voltage V1 having a slew rate similar to the upper energization control signal N1 is applied to the coil 12. Can supply. The lower power transistor 501 is configured by an N-channel MOS field effect power transistor, and the coil 12 is connected to the drain terminal side thereof. The upper power transistor 505 performs on / off high-frequency switching operation in response to the slew rate switching signal R1 created on the energization control terminal side, and the lower power transistor 501 is synchronous in response to the auxiliary switching pulse signal Wh. Complementary to OFF / ON high frequency switching operation. The upper power transistor 505 and the lower power transistor 501 both have an off time during which they are simultaneously turned off, thereby preventing the upper power transistor and the lower power transistor in the same phase from being turned on at the same time.
[0101]
When the operation switching signal Dh is “L”, the current values of the constant current circuits 521 and 522 are reduced, and the low speed slew rate switching signal R1a becomes the output signal of the slew rate circuit 510. Accordingly, the upper power transistor 505 of the first power supply circuit 420A performs a follower operation in response to the low speed slew rate switching signal R1a to perform high frequency switching, and the terminal voltage V1 becomes a PWM switching drive voltage that changes at the low speed slew rate. Become. Further, the rising edge of the auxiliary switching pulse signal Wha occurs with a delay of the required time Tha from the falling edge of the switching pulse signal Wp. The rising edge of the switching pulse signal Wp and the falling edge of the auxiliary switching pulse signal Wha match or substantially match. As a result, the lower power transistor 501 is reliably turned off in the on period (effective period) in which the upper power transistor 505 is following the low-speed slew rate switching signal R1a. That is, the upper power transistor 505 and the lower power transistor 501 are prevented from being turned on simultaneously.
[0102]
When the operation switching signal Dh is “H”, the current values of the constant current circuits 521 and 522 are increased, and the high speed slew rate switching signal R 1 b becomes the output signal of the slew rate circuit 510. Accordingly, the upper power transistor 505 of the first power supply circuit 420A performs a follower operation in response to the high speed slew rate switching signal R1b to perform high frequency switching, and the terminal voltage V1 becomes a PWM switching drive voltage that changes at the high speed slew rate. Become. Further, the rising edge of the auxiliary switching pulse signal Whb is generated with a delay of the required time Thb from the falling edge of the switching pulse signal Wp. The rising edge of the switching pulse signal Wp and the falling edge of the auxiliary switching pulse signal Whb match or substantially match. As a result, the lower power transistor 501 is reliably turned off in the on period (effective period) in which the upper power transistor 505 is following the high-speed slew rate switching signal R1b. That is, the upper power transistor 505 and the lower power transistor 501 are prevented from being turned on simultaneously. Further, immediately after the upper power transistor 505 is turned off, the lower power transistor 501 is turned on to reduce power loss due to the lower power diode 501d.
[0103]
The waveform of the noise removal signal Wx is shown in FIG. That is, the noise removal signal Wx has a noise removal period that becomes “L” during the noise removal time Tx from the change timing of the switching pulse signal Wp. The noise removal time Tx is set longer than Tra and Tfa (Tx> Tra, Tx> Tfa), and the noise removal signal Wx is “L” in the noise removal period including the rising period and the falling period of the low-speed slew rate switching signal R1a. " Note that the noise removal period Tx of the noise removal signal Wx may be switched in response to the state of the operation switching signal Dh.
Here, the configurations and operations of the first energization control circuit 610A and the first power supply circuit 420A have been described, but the second energization control circuit 610B, the third energization control circuit 610C, the second power supply circuit 420B, The configuration and operation of the third power supply circuit 420C are the same. The slew rate circuit of the first energization control circuit creates a slew rate switching signal at the energization control terminal of the upper power transistor of the power supply unit, and follows the upper power transistor in response to the slew rate switching signal. I am letting. The energization operation unit 601 (first energization control circuits 610A, 610B, and 610C) creates one or two slew rate switching signals in response to a single switching pulse signal, and the power supply unit 402 One or two upper power transistors are simultaneously operated in high-frequency switching in response to the respective slew rate switching signals.
[0104]
Also in the present embodiment, the same operational effects as those of the first embodiment or the second embodiment described above can be obtained.
In the present embodiment, N-channel field effect type power transistors are used for the three upper power transistors and the three lower power transistors, so that the potential is lower than the negative output terminal side potential of the voltage supply unit 25. A point becomes unnecessary and power supply becomes easy. Further, when an integrated circuit is formed, the N-channel field effect power transistor is smaller than the P-channel field effect power transistor and can have a low on-resistance, so that the chip size can be reduced. That is, the cost can be reduced. Further, the upper power transistor is turned on / off at a required slew rate, and the lower power transistor of the same phase is complementarily turned on / off in synchronization with the on / off operation of the upper power transistor. High frequency switching operation. This reduces the power loss of the lower power diode and reduces the overall power consumption. When the current path is switched by the two upper power transistors, two slew rate switching signals are generated on the energization control terminal sides of the two upper power transistors in response to a single switching pulse signal. The two upper power transistors are simultaneously subjected to follower operation to perform high-frequency switching. Therefore, two auxiliary switching pulse signals responding to a single switching pulse signal are created on the energization control terminal sides of the two lower power transistors, respectively, so that an auxiliary high frequency switching operation can be easily performed with a simple configuration. Can be realized. As a result, it is possible to realize a high-performance disk device and motor that consumes less power and does not cause reproduction errors due to noise at low cost. In addition, there are various advantages similar to those of the first and second embodiments.
[0105]
In the energization control circuit 610A of FIG. 23, the capacitor capacity is charged and discharged by a charging / discharging circuit having a constant current circuit, and a slew rate switching signal in response to the switching pulse signal is applied to the energization control terminal side of the field effect type power transistor. Created. However, the present invention is not limited to such a case. FIG. 24 shows another configuration of the energization control circuit 610A. The slew rate circuit 540 of the energization control circuit 610A includes a switch circuit 520, charge resistors 551, 552, a charge changeover switch 553, discharge resistors 555, 556, and a discharge changeover switch 557. The slew rate circuit 540 charges the capacitor 525 via the charging resistor 551 or 552 selected by the charge changeover switch 553 when the switch circuit 520 is connected to the a side. Further, when the switch circuit 520 is connected to the b side, the slew rate circuit 540 causes the capacitor 525 to discharge via the discharge resistor 555 or 556 selected by the discharge changeover switch 557. The charge changeover switch 553 and the discharge changeover switch 557 change the connection to the a side or the b side in response to the operation change signal Dh. The resistor 551 is sufficiently larger than the resistor 552, and the resistor 555 is sufficiently larger than the resistor 556. When the operation switch signal Dh is “L”, the charge switch 553 and the discharge switch 557 are connected to the a side, the capacitor 525 is charged / discharged by the large charge resistor 551 and the large discharge resistor 555, and the low speed slew rate / A switching signal is generated on the energization control terminal side of the upper field effect type power transistor 505. In response to the low-speed slew rate switching signal, the upper field effect power transistor 505 performs a high-frequency switching operation having a gradual voltage gradient. When the operation switch signal Dh is “H”, the charge switch 553 and the discharge switch 557 are connected to the b side, the capacitor 525 is charged / discharged by the small charge resistor 552 and the small discharge resistor 556, and the high speed slew rate · A switching signal is generated on the energization control terminal side of the upper field effect type power transistor 505. In response to the high-speed slew rate switching signal, the upper field effect type power transistor 505 performs a high-frequency switching operation having a steep voltage gradient.
[0106]
In the case of a disk device using the energization control circuit 610A having the configuration shown in FIG. 24, an operation similar to the above-described overall operation is performed. The capacitor 525 of the slew rate circuit 540 can be replaced with the input parasitic capacitor capacitance of the upper field effect type power transistor 505.
Even in such a configuration, the same operational effects as those of the above-described embodiment can be obtained.
In the above-described embodiment, the energization operation unit 601 generates at least one slew rate switching signal having a voltage gradient in at least one of the rising part and the falling part and outputs the three upper NMOS-FET power transistors. Are formed on the energization control terminal side of at least one upper NMOS-FET power transistor. Each of the three upper NMOS-FET power transistors forms a current path between the positive output terminal side of the voltage supply unit 25 and one end of the three-phase coil. The energization operation unit 601 performs high-frequency switching operation of the at least one upper NMOS-FET power transistor in response to the at least one slew rate switching signal. The energization operation unit 601 includes at least one auxiliary switching pulse signal that changes substantially complementarily to the at least one slew rate switching signal among at least one of the three lower NMOS-FET power transistors. The lower NMOS-FET power transistor is formed on the energization control terminal side. Each of the three lower NMOS-FET power transistors forms a current path between the negative output terminal side of the voltage supply unit 25 and one end of the three-phase coil. The energization operation unit 601 causes the at least one lower NMOS-FET power transistor to perform a complementary high-frequency switching operation in response to the at least one auxiliary switching pulse signal. The energization operation unit 601 turns on one lower NMOS-FET power transistor among the remaining three lower NMOS-FET power transistors without high-frequency switching. Thus, a high-frequency switched drive voltage having a smooth voltage gradient in response to the at least one slew rate switching signal and the at least one auxiliary switching pulse signal is supplied to one terminal of a three-phase coil. In addition, the potential on the negative output terminal side of the voltage supply means is substantially supplied to the other terminal of the three-phase coil. As a result, the power loss of the NMOS-FET power transistor is remarkably reduced in the disk device and the motor, and the high-frequency noise associated with the high-frequency switching of the NMOS-FET power transistor is remarkably reduced.
[0107]
In the above-described embodiment, when the current path to the three-phase coil is switched by two upper NMOS-FET power transistors among the three upper NMOS-FET power transistors, the energization operation unit 601 includes: Two slew rate switching signals are generated on the energization control terminal side of the two upper NMOS-FET power transistors. The energization operation unit 601 has a smooth voltage gradient in at least one of the rising portion and the falling portion in each of the two slew rate switching signals. Each of the three upper NMOS-FET power transistors forms a current path between the positive output terminal side of the voltage supply unit 25 and one end of the three-phase coil. The energization operation unit 601 causes the two upper power transistors to perform a high-frequency switching operation in response to the two slew rate switching signals. The energization operation unit 601 generates two auxiliary switching pulse signals that change substantially complementarily to the two slew rate switching signals, and outputs two auxiliary switching pulse signals of two lower NMOS-FET power transistors. It is created on the energization control terminal side of the NMOS-FET power transistor. Each of the three lower NMOS-FET power transistors forms a current path between the negative output terminal side of the voltage supply unit 25 and one end of the three-phase coil. The energization operation unit 601 causes the two lower NMOS-FET power transistors to perform complementary high-frequency switching operations in response to the two auxiliary switching pulse signals. The energization operation unit 601 turns on one lower NMOS-FET power transistor among the remaining three lower NMOS-FET power transistors without performing high-frequency switching. As a result, two high-frequency switched drive voltages having smooth voltage gradients in response to the two slew rate switching signals and the two auxiliary switching pulse signals are supplied to the two terminals of the three-phase coil. In addition, the potential on the negative output terminal side of the voltage supply means is substantially supplied to the other one terminal of the three-phase coil. As a result, in the disk device and the motor, the power loss of the power transistor is remarkably reduced, the high frequency noise accompanying the high frequency switching of the power transistor is remarkably reduced, and the noise / vibration accompanying the switching of the current path is greatly reduced . The two slew rate switching signals and the two auxiliary PWM pulse signals are generated in response to a single switching pulse signal, but the configuration is not limited to this. One slew rate switching signal and two auxiliary pulse signals may be generated in response to two independent switching pulse signals.
As a result, it is possible to realize a low-cost high-performance disk device and motor that consumes less power, does not cause reproduction errors due to noise, and has low noise and vibration.
[0108]
<< Embodiment 4 >>
FIG. 28 to FIG. 31 show a disk device including the motor according to the fourth embodiment of the present invention and the motor. In the present embodiment, the energization operation unit 601 in the above-described third embodiment is changed to create a single slew rate switching signal in response to a single switching pulse signal, and in response to a position signal, a required slew rate switching signal is generated. The power is supplied to the energization control terminal side of the field effect type power transistor. In addition, the same number is attached | subjected to the thing similar to the above-mentioned Embodiment 1, Embodiment 2, or Embodiment 3, and description is abbreviate | omitted. The overall configuration of the disk device in the present embodiment is the same as that shown in FIG.
[0109]
FIG. 28 shows a specific configuration of the motor unit actuator and the motor unit drive block. The rotor 11 of the motor actuator that rotates the disk 81 is a rotor to which a field part that generates a multi-pole field magnetic flux is attached. The three-phase coils 12, 13, and 14 are disposed in a stator that is a fixed body, and are arranged so as to be electrically shifted from each other by about 120 degrees with respect to the relative relationship with the field part of the rotating body 11. The three-phase coils 12, 13, and 14 generate a three-phase magnetic flux by the three-phase drive currents I 1, I 2, and I 3, generate a driving force by interaction with the field part of the rotator 11, and the rotator 11 The disk 81 is rotated.
The power supply unit 402 responds to the three-phase lower energization control signals M1, M2, and M3 of the energization operation unit 701 and the three-phase upper energization control signals N1, N2, and N3 from the voltage supply unit 25 to the three-phase coil. Current paths to 12, 13, and 14 are formed, and power is supplied to the coils 12, 13, and 14. A specific configuration of the energization operation unit 701 will be described later.
[0110]
The current detection unit 21 outputs a current detection signal Ad proportional to the combined supply current Ig supplied from the voltage supply unit 25 to the three-phase coils 12, 13, and 14.
The position detector 30 detects the position of the field part of the rotating body 11, and outputs lower position signals P1, P2, P3, upper position signals Q1, Q2, Q3, and a detection pulse signal Dt corresponding to the detected positions. . The specific configuration of the position detection unit 30 is the same as that shown in FIG. The position detection unit 30 includes three-phase lower position signals P1, P2, and P3 having “H” intervals larger than 120 degrees in electrical angle, and three phases having “H” intervals larger than 120 degrees in electrical angle. The upper side position signals Q1, Q2, and Q3 are generated.
The command unit 32 detects the rotation speed of the disk 81 and the rotating body 11 based on the detection pulse signal Dt of the position detection unit 30, and outputs a command signal Ac that responds to the difference between the detected rotation speed and the target speed.
The switching control unit 622 compares the detection signal Ad of the current detection unit 21 with the command signal Ac of the command unit 32, and creates a single switching pulse signal Wp that responds to the comparison result. Further, an auxiliary switching pulse signal Wh that responds to a single switching pulse signal Wp is created. The specific configuration of the switching control unit 622 is the same as that shown in FIG. Further, the signal relationship among the reference pulse signal Ar, the comparison signal Ap, the switching pulse signal Wp, the noise removal signal Wx, and the auxiliary switching pulse signal Wh is the same as that shown in (a) to (f) of FIG.
[0111]
28 includes three-phase lower position signals P1, P2, and P3 of the position detection unit 30, three-phase upper position signals Q1, Q2, and Q3, a switching pulse signal Wp of the switching control unit 622, and an auxiliary signal. Three-phase lower energization control signals M1, M2, and M3 and three-phase upper energization control signals N1, N2, and N3 are output in response to the switching pulse signal Wh. The energization operation unit 701 converts the upper energization control signals N1, N2, and N3 into switching pulses in response to the switching pulse signal Wp in the energization period of the upper position signal. The energization operation unit 701 turns on / off the lower energization control signals M1, M2, and M3 in the energization interval by the lower position signal, and lowers in response to the auxiliary switching pulse signal Wh in the energization interval by the upper position signal. The side energization control signals M1, M2, M3 are converted into switching pulses. FIG. 29 shows a specific configuration of the energization operation unit 701.
[0112]
29 includes a slew rate device 705, a first operation controller 710A, a second operation controller 710B, and a third operation controller 710C. The slew rate unit 705 receives the switching pulse signal Wp and the operation switching signal Dh, and outputs a slew rate switching signal R1 in response to the switching pulse signal Wp. The slew rate of the slew rate switching signal R1 is switched in response to the operation switching signal Dh. The first operation controller 710A receives a slew rate switching signal R1, a lower position signal P1, an upper position signal Q1, and an auxiliary switching pulse signal Wh, and outputs a lower energization control signal M1 and an upper energization control signal N1. To do. The second operation controller 710B receives the slew rate switching signal R1, the lower position signal P2, the upper position signal Q2, and the auxiliary switching pulse signal Wh, and outputs the lower energization control signal M2 and the upper energization control signal N2. To do. The third operation controller 710C receives the slew rate switching signal R1, the lower position signal P3, the upper position signal Q3, and the auxiliary switching pulse signal Wh, and outputs the lower energization control signal M3 and the upper energization control signal N3. To do.
[0113]
The power supply unit 402 includes a first power supply circuit 420A, a second power supply circuit 420B, and a third power supply circuit 420C. The first power supply circuit 420A receives the lower energization control signal M1 and the upper energization control signal N1 of the first operation controller 710A, and energizes the coil 12 to the power supply terminal side. The second power supply circuit 420B receives the lower energization control signal M2 and the upper energization control signal N2 of the second operation controller 710B, and energizes the coil 13 to the power supply terminal side. The third power supply circuit 420C receives the lower energization control signal M3 and the upper energization control signal N3 of the third operation controller 710C, and energizes the coil 14 to the power supply terminal side.
[0114]
FIG. 30 shows a specific configuration of the slew rate unit 705. The slew rate device 705 includes a switch circuit 720, constant current circuits 721 and 722, and a capacitor 725. The switch circuit 720 is connected to the a side when the switching pulse signal Wp is “H”, and is connected to the b side when the switching pulse signal Wp is “L”. A constant current circuit 721 flowing out from the high potential point “Hu” is connected to the a side of the switch circuit 720, and a constant current circuit 722 flowing into the ground potential point 0V is connected to the b side of the switch circuit 720. Yes. The capacitor 725 is connected to the output point of the switch circuit 720. When the switch circuit 720 is connected to the a side, the capacitor 725 is charged by the output current of the constant current circuit 721, and the terminal voltage gradually rises to the high potential “Hu”. When the switch circuit 720 is connected to the b side, the capacitor 725 is discharged by the output current of the constant current circuit 722, and the terminal voltage gradually decreases to the ground potential 0V. As a result, the terminal voltage signal R1 of the capacitor 725 changes in response to the switching pulse signal Wp, and becomes a slew rate switching signal having a required voltage gradient at the rising edge portion and the falling edge portion.
[0115]
The current values of the constant current circuits 721 and 722 are switched by the operation switching signal Dh of the operation switching unit 94. When the operation switching signal Dh is “L”, the current values of the constant current circuits 721 and 722 are made relatively small, and the slew rate switching signal R1 generated in the capacitor 725 is a low speed slew rate switching signal with a gentle voltage ramp. R1a. When the operation switching signal Dh is “H”, the current values of the constant current circuits 721 and 722 are relatively large, and the slew rate switching signal R1 generated in the capacitor 725 is a high-speed slew rate switching signal with a steep voltage gradient. R1b. The relationship between the switching pulse signal Wp, the low speed slew rate switching signal R1a, the high speed slew rate switching signal R1b, and the auxiliary switching pulse signals Wha, Whb is the same as that shown in FIGS. .
[0116]
When the operation switching signal Dh is “L”, the low speed slew rate switching signal R1a is generated in response to the switching pulse signal Wp. The rise time Tra and fall time Tfa of the low speed slew rate switching signal R1a are increased. The auxiliary switching pulse signal Wha is generated in response to the switching pulse signal Wp, and the required time Tha from the falling edge of the switching pulse signal Wp to the rising edge of the auxiliary switching pulse signal Wha is increased. Further, the required time Tha from the falling edge of the switching pulse signal Wp to the rising edge of the auxiliary switching pulse signal Wha is made longer than the falling time Tfa of the low speed slew rate switching signal R1a (Tha> Tfa).
[0117]
When the operation switching signal Dh is “H”, the high-speed slew rate switching signal R1b is generated in response to the switching pulse signal Wp. The rise time Trb and fall time Tfb of the high-speed slew rate switching signal R1b are reduced. The auxiliary switching pulse signal Whb is generated in response to the switching pulse signal Wp, and the required time Thb from the falling edge of the switching pulse signal Wp to the rising edge of the auxiliary switching pulse signal Whb is shortened. Further, the required time Thb from the falling edge of the switching pulse signal Wp to the rising edge of the auxiliary switching pulse signal Whb is made longer than the falling time Tfb of the high-speed slew rate switching signal R1b (Thb> Tfb).
[0118]
FIG. 31 shows specific configurations of the first operation controller 710A and the first power supply circuit 420A. The first power supply circuit 420A includes a lower power transistor 501, an upper power transistor 505, a lower power diode 501d, and an upper power diode 505d, and is responsive to the lower energization control signal M1 and the upper energization control signal N1. Then, the drive voltage V1 and the drive current I1 are supplied to the coil 12. The upper power transistor 505 and the lower power transistor 501 are constituted by N-channel field effect power transistors, and the upper power diode 505d and the lower power diode are formed by a parasitic diode formed by being reversely connected to the field effect power transistor. 501d is configured.
[0119]
The first operation controller 710A includes an OR circuit 731, an AND circuit 732, a buffer circuit 733, and a switch circuit 734. The buffer circuit 733 produces the switch switching signal S6 by buffering the upper position signal Q1. The switch circuit 734 is connected to the a side when the switch switching signal S6 is “H”, and is connected to the b side when the switch switching signal S6 is “L”. A slew rate switching signal R1 is connected to the a side of the switch circuit 734, and a ground potential point 0V is connected to the b side of the switch circuit 734. The switch circuit 734 outputs an upper energization control signal N1, and the upper energization control signal N1 is supplied to the energization control terminal side of the upper power transistor 505. The AND circuit 732 generates the auxiliary switching signal Pw1 by the logical product of the upper position signal Q1 and the auxiliary switching pulse signal Wh. The OR circuit 731 calculates a logical sum of the lower position signal P1 and the auxiliary switching signal Pw1, and outputs a lower energization control signal M1. The lower energization control signal M1 is supplied to the energization control terminal side of the lower power transistor 501.
[0120]
First, the case where the lower position signal P1 is “L” and the upper position signal Q1 is “L” will be described. Since the switch switching signal S6 that is the output of the buffer circuit 733 becomes “L” and the upper energization control signal N1 that is the output of the switch circuit 734 becomes the ground potential 0 V, the upper power transistor 505 of the first power supply circuit 420A. Turns off. The output signal of the AND circuit 732 becomes “L”, the lower energization control signal M1 that is the output of the OR circuit 731 becomes “L”, and the lower power transistor 501 of the first power supply circuit 420A is turned off. . As a result, when P1 = "L" and Q1 = "L", the first power supply circuit 420A does not energize the coil 12.
Next, the case where the rotating body 11 rotates, the lower position signal P1 becomes “H”, and the upper position signal Q1 becomes “L” will be described. The lower energization control signal M1 that is the output of the OR circuit 731 becomes “H”, and the lower power transistor 501 of the first power supply circuit 420A is turned on. Since the switch switching signal S6 of the buffer circuit 733 is “L” and the upper energization control signal N1 that is the output of the switch circuit 734 becomes the ground potential 0V, the upper power transistor 505 of the first power supply circuit 420A is turned off. Become. As a result, when P1 = "H" and Q1 = "L", the first power supply circuit 420A supplies the negative drive current I1 to the coil 12.
[0121]
Further, when the rotating body 11 further rotates and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “L”, the upper energization control signal N1 becomes the ground potential, and the lower energization control signal M1. Becomes “L”, the upper power transistor 505 and the lower power transistor 501 are turned off. That is, the first power supply circuit 420A does not energize the coil 12.
Further, the case where the rotating body 11 is rotated and the lower position signal P1 becomes “L” and the upper position signal Q1 becomes “H” will be described. The switch switching signal S6, which is the output of the buffer circuit 733, becomes “H”, and the switch circuit 734 is connected to the a side. Therefore, the upper energization control signal N1 coincides with the slew rate switching signal R1. As a result, the upper power transistor 505 of the first power supply circuit 420A performs a high frequency switching operation in response to the slew rate switching signal R1. Since the auxiliary switching signal Pw1 that is the output of the AND circuit 732 matches the auxiliary switching pulse signal Wh, the lower energization control signal M1 that is the output of the OR circuit 731 matches the auxiliary switching pulse signal Wh. Accordingly, the lower power transistor 501 of the first power supply circuit 420A performs a high frequency switching operation in response to the auxiliary switching pulse signal Wh. As a result, when P1 = "L" and Q1 = "H", the upper power transistor 505 of the first power supply circuit 420A is turned on / off in response to the slew rate switching signal R1 of the slew rate unit 705. The high-frequency switching operation is performed to supply a positive drive current I1 to the coil 12. The lower power transistor 501 performs an on / off high-frequency switching operation in response to the auxiliary switching pulse signal Wh. That is, when the upper power transistor 505 is turned off in high frequency switching, the lower power transistor 501 or the lower power diode 501d is energized, and the positive drive current I1 continues to flow through the coil 12.
[0122]
When the operation switching signal Dh is “L”, the current values of the constant current circuits 721 and 722 are reduced, and the low speed slew rate switching signal R1a becomes the output signal of the slew rate unit 705. Accordingly, the upper power transistor 505 of the first power supply circuit 420A performs high-frequency switching on / off by the follower operation in response to the low-speed slew rate switching signal R1a, and the terminal voltage V1 is PWM switching that changes at the low-speed slew rate. Drive voltage. Further, the rising edge of the auxiliary switching pulse signal Wha occurs with a delay of the required time Tha from the falling edge of the switching pulse signal Wp. That is, an off period is provided between the effective period of the low-speed slew rate switching signal R1a and the effective period of the auxiliary switching pulse signal Wha. As a result, the lower power transistor 501 is reliably turned off during the on period of the upper power transistor 505. That is, the upper power transistor 505 and the lower power transistor 501 are prevented from being turned on simultaneously. When the upper power transistor 505 is turned off, the auxiliary switching pulse signal Wha turns on the lower power transistor 501. As a result, power loss due to the lower power diode 501d is reduced.
[0123]
When the operation switching signal Dh is “H”, the current values of the constant current circuits 721 and 722 are increased, and the high-speed slew rate switching signal R1b becomes the output signal of the slew rate unit 705. Accordingly, the upper power transistor 505 of the first power supply circuit 420A performs high-frequency switching on / off by the follower operation in response to the high-speed slew rate switching signal R1b, and the terminal voltage V1 is PWM switching that changes at the high-speed slew rate. Drive voltage. Further, the rising edge of the auxiliary switching pulse signal Whb is generated with a delay of the required time Thb from the falling edge of the switching pulse signal Wp. That is, an off period is provided between the effective period of the high-speed slew rate switching signal R1b and the effective period of the auxiliary switching pulse signal Whb. As a result, the lower power transistor 501 is reliably turned off during the on period of the upper power transistor 505. That is, the upper power transistor 505 and the lower power transistor 501 are prevented from being turned on simultaneously. When the upper power transistor 505 is turned off, the auxiliary switching pulse signal Whb turns on the lower power transistor 501. As a result, power loss due to the lower power diode 501d is reduced.
Here, the configuration and operation of the first operation controller 710A and the first power supply circuit 420A have been described. However, the second operation controller 710B, the third operation controller 710C, the second power supply circuit 420B, The configuration and operation of the third power supply circuit 420C are the same. The slew rate unit 705 generates a single slew rate switching signal R1 in response to the single switching pulse signal Wp, and the first operation controller 710A, the second operation controller 710B, and the third The operation controller 710C supplies the slew rate switching signal R1 to the energization control terminal side of one or two upper power transistors in response to the upper position signals Q1, Q2 and Q3. As a result, one or two upper power transistors simultaneously perform high-frequency switching operation in response to a single slew rate switching signal R1.
[0124]
Also in this embodiment, the same operational effects as those of the first embodiment, the second embodiment, or the third embodiment described above can be obtained.
In the present embodiment, a single slew rate switching signal R1 responsive to a single switching pulse signal Wp is created, and a required power transistor is responsive to the slew rate switching signal in response to the position signal. Switching operation is performed. As a result, the number of components such as a capacitor for generating a slew rate switching signal is reduced, which is suitable for integration. Also, because a field effect power transistor is used, the slew rate waveform is disturbed even if the slew rate switching signal created at the capacitor terminal is directly connected to the conduction control terminal of the field effect power transistor. There is no. As a result, the configuration of the operation controller is simplified. Further, in synchronization with the on / off high-frequency switching operation of the upper power transistor, the lower power transistor is complementarily turned off / on, and the power loss of the lower power diode is greatly reduced. In addition, when the current path to the coil is switched by the two upper power transistors, the two upper power transistors are simultaneously switched at a high frequency in response to a single slew rate switching signal. In response to the switching pulse signal, the two lower power transistors need only be complementarily turned off and on at the same time and can be easily realized with a simple configuration. As a result, it is possible to realize a high-performance disk device and motor that consumes less power and does not cause reproduction errors due to noise at low cost.
[0125]
Further, in the present embodiment, only the upper power transistor is simultaneously subjected to high-frequency switching operation in response to the slew rate switching signal, thereby realizing highly accurate current control with a simple configuration. However, the present invention is not limited to such a case. For example, the lower power transistor may be operated to perform high-frequency switching operation, or the upper power transistor and the lower power transistor may be operated to perform high-frequency switching operation in a timely manner. That is, it is possible to easily realize a high-performance disk device and motor that consumes less power and does not cause a reproduction error due to noise. In addition, there are various advantages similar to those of the first embodiment, the second embodiment, and the third embodiment.
Note that various modifications can be made to the specific configuration of the above-described embodiment. For example, each phase coil may be configured by connecting a plurality of partial coils in series or in parallel. The three-phase coil is not limited to the star connection but may be a delta connection. Further, the number of phases of the coil is not limited to three phases. In general, a configuration having a plurality of coils can be realized. Further, the number of magnetic poles in the field portion of the rotor is not limited to two, and a field portion having a plurality of two or more poles may be used.
In the above-described embodiment, the current detection unit is simply realized by one current detection resistor. However, the present invention is not limited to such a case, and various current detection methods can be used. For example, the present invention is not limited to detecting a current obtained by combining the negative side current values of the three-phase driving currents, and a current obtained by combining the positive side current values may be detected. Further, the lower power transistor and the upper power transistor may be multi-output, the current output to one end thereof is detected, and the current detection resistor may be eliminated.
[0126]
In the above-described embodiment, the field effect type power transistor is used as the power transistor of the power supply unit so that the high frequency switching operation is easily performed. As a result, power loss and heat generation of the power transistor are reduced, and an integrated circuit is easily realized. In addition, not only double-diffused field-effect power transistors with junction separation suitable for integrated circuits, but also the required transistors and resistors of motor block drive blocks using dielectric-separated field-effect power transistors. An integrated circuit may be formed. However, the present invention is not limited to such a case. For example, a bipolar transistor or an IGBT transistor can be used as the power transistor.
In the above-described embodiment, the slew rate switching signal is easily formed by performing the charging / discharging operation for the capacitor. However, the present invention is not limited to such a case. For example, the switching pulse signal Wp may be directly used as a high-speed slew rate switching signal.
[0127]
In the above-described embodiment, the slew rate switching signal and the high frequency switching operation of the power transistor are facilitated by creating a slew rate switching signal that responds to a single switching pulse signal. However, the present invention is not limited to this, and a plurality of slew rate switching signals corresponding to a plurality of switching pulse signals may be generated on the energization control terminal side of the upper power transistor. Also, a plurality of auxiliary switching pulse signals corresponding to these switching pulses of a plurality of phases may be created on the energization control terminal side of the lower power transistor to reduce the power loss of the power transistor. It goes without saying that these configurations are included in the present invention.
In the above-described embodiment, the position detection element is made unnecessary by creating a position detection signal that responds to the terminal voltage of the three-phase coil. However, the present invention is not limited to such a case, and a position detection element that detects the magnetic pole of the field portion of the rotating body may be used.
The motor of the present invention is suitable for a disk device, but its application can be widely used for rotational driving of OA / AV devices and the like. Furthermore, in general, it can be widely used as a motor for speed control.
In addition, various modifications can be made without changing the gist of the present invention, and it goes without saying that they are included in the present invention.
[0128]
【The invention's effect】
As described above, the present invention has the following effects, as is apparent from the detailed description of the embodiments.
In the disk apparatus and motor of the present invention, a slew rate switching signal is generated in response to the switching pulse signal, and the power transistor is operated in a high frequency switching operation in response to the slew rate switching signal. As a result, a high-frequency switching drive voltage having a gradual voltage gradient is supplied to the coil to reduce the generation of noise due to the switching drive voltage. As a result, it is possible to realize a high-performance disk device and motor with low power consumption and few information reproduction errors.
[Brief description of the drawings]
FIG. 1 is a diagram showing an overall configuration of a motor according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an overall configuration of a disk device according to Embodiment 1 of the present invention.
FIG. 3 is a diagram showing a specific configuration of a power supply unit 20 and a current detection unit 21 in the first embodiment.
4 is a diagram illustrating a specific configuration of a position detection unit 30 according to Embodiment 1. FIG.
FIG. 5 is a diagram showing a specific configuration of a voltage detector 121 in the first embodiment.
FIG. 6 is a diagram showing a specific configuration of a position creator 122 in the first embodiment.
7 is a diagram showing a specific configuration of a switching control unit 22 in the first embodiment. FIG.
8 is a diagram showing a specific configuration of an energization operation unit 31 and a power supply unit 20 according to Embodiment 1. FIG.
9 is a diagram showing specific configurations of a first energization control circuit 200A and a first power supply circuit 250A in the first embodiment. FIG.
10 is a waveform chart for explaining the operation of the voltage detector 121 in the first embodiment. FIG.
FIG. 11 is a waveform diagram for explaining the operation of the regulator 160 in the first embodiment.
12 is a waveform diagram for explaining the operation of the position creator 122 according to Embodiment 1. FIG.
13 is a waveform diagram for explaining the operation of the switching control unit 22 in the first embodiment. FIG.
14 is a waveform diagram for explaining a relationship among a switching pulse signal Wp, a low speed slew rate switching signal R1a, a high speed slew rate switching signal R1b, and a noise removal signal Wx in the first embodiment. FIG.
FIG. 15 is a diagram illustrating another specific configuration of the switching control unit 22 according to the first embodiment.
16 is a waveform chart for explaining the operation of the switching control unit of FIG. 15 in the first embodiment.
FIG. 17 is a diagram showing an overall configuration of a motor according to a second embodiment of the present invention.
18 is a diagram showing specific configurations of an energization operation unit 401 and a power supply unit 402 in Embodiment 2. FIG.
FIG. 19 is a diagram illustrating specific configurations of a first energization control circuit 410A and a first power supply circuit 420A in the second embodiment.
20 is a diagram showing a specific configuration of the first energization control circuit 410A having another configuration according to the second embodiment. FIG.
FIG. 21 is a diagram showing an overall configuration of a motor according to Embodiment 3 of the present invention.
FIG. 22 is a diagram showing specific configurations of an energization operation unit 601 and a power supply unit 402 in the third embodiment.
FIG. 23 is a diagram showing specific configurations of a first energization control circuit 610A and a first power supply circuit 420A in the third embodiment.
24 is a diagram showing a specific configuration of a first energization control circuit 610A having another configuration according to Embodiment 3. FIG.
FIG. 25 is a diagram illustrating a specific configuration of a switching control unit 622 according to the third embodiment.
FIG. 26 is a waveform diagram for explaining the operation of the switching control unit 622 in the third embodiment.
FIG. 27 is a waveform for explaining the relationship among switching pulse signal Wp, low-speed slew rate switching signal R1a, high-speed slew rate switching signal R1b, noise removal signal Wx, and auxiliary switching pulse signals Wha and Whb in the third embodiment. FIG.
FIG. 28 is a diagram showing an overall configuration of a motor according to Embodiment 4 of the present invention.
FIG. 29 is a diagram illustrating specific configurations of an energization operation unit 701 and a power supply unit 402 in the fourth embodiment.
30 is a diagram showing a specific configuration of a slew rate unit 705 according to Embodiment 4. FIG.
FIG. 31 is a diagram illustrating specific configurations of a first operation controller 710A and a first power supply circuit 420A in the fourth embodiment.
FIG. 32 is a diagram showing a configuration of a conventional motor.
[Explanation of symbols]
11 Rotating body
12, 13, 14 coils
20,402 Power supply unit
21 Current detector
22,622 switching control unit
25 Voltage supply unit
30 Position detector
31, 401, 601, 701 Energizing operation unit
32 Command section
41,641 switching operation block
81 discs
82 Motor part actuator
85 Tracking unit actuator
87 Head
91 Motor block drive block
92 Tracking unit drive block
93 Information processing block
94 Operation switching part

Claims (16)

ディスクから信号を再生するヘッド手段と、
前記ヘッド手段の再生信号に応動した処理信号を出力する処理手段と、
界磁磁束を発生する界磁部を有し、前記ディスクを回転駆動する回転体と、
Ｑ相（ここに、Ｑは３以上の整数）のコイルと、
少なくとも２つの出力端子を有し、直流電圧を供給する電圧供給手段と、
前記電圧供給手段の一方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第１のパワートランジスタと、前記電圧供給手段の他方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第２のパワートランジスタと、を含んで構成された電力供給手段と、
前記回転体の回転に応動した位置信号を作成する位置検出手段と、
前記位置検出手段の出力信号に応動して前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタの通電区間を制御し、各通電区間を３６０／Ｑ度相当よりも広くする通電動作手段と、
前記ディスクの回転速度に応動した指令信号を作成する指令手段と、
前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個を前記指令信号に応動して高周波スイッチング動作させるスイッチング動作手段と、
を具備するディスク装置であって、
前記スイッチング動作手段は、前記電圧供給手段から前記Ｑ相のコイルへの合成供給電流に応動した電流検出信号を作成する電流検出手段と、前記電流検出信号と前記指令信号に応動した高周波のスイッチングパルス信号を作成するスイッチング制御手段と、を含んで構成され、
前記通電動作手段は、高周波の前記スイッチングパルス信号に応動して変化するスルーレート・スイッチング信号であって、立ち上がり部分と立ち下がり部分のうちで少なくとも一方の部分において電圧傾斜を有する高周波の前記スルーレート・スイッチング信号を前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個のパワートランジスタの通電制御端子側に作成し、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動してフォロア動作させ、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動して高周波スイッチング動作させ、前記電流検出信号と前記指令信号に応動した高周波スイッチングの駆動電圧を前記Ｑ相のコイルの一端に供給する構成にされた、ディスク装置。Head means for reproducing a signal from a disk;
Processing means for outputting a processing signal in response to a reproduction signal of the head means;
A rotating body having a field part for generating a field magnetic flux, and for rotating the disk;
A Q-phase coil (where Q is an integer of 3 or more);
Voltage supply means having at least two output terminals and supplying a DC voltage;
Q first power transistors forming a current path between one output terminal side of the voltage supply means and one end of the Q-phase coil, and the other output terminal side of the voltage supply means and the Q-phase Power supply means configured to include Q second power transistors forming a current path with one end of the coil;
Position detecting means for creating a position signal in response to the rotation of the rotating body;
In response to the output signal of the position detection means, the energization sections of the Q first power transistors and the Q second power transistors of the power supply means are controlled, and each energization section is set to 360 / Q degrees. Energizing operation means to make it wider than considerable,
Command means for creating a command signal in response to the rotational speed of the disk;
Switching operation means for causing at least one of the Q first power transistors and the Q second power transistors of the power supply means to perform a high frequency switching operation in response to the command signal;
A disk device comprising:
The switching operation means includes current detection means for generating a current detection signal in response to a combined supply current from the voltage supply means to the Q-phase coil, and a high-frequency switching pulse in response to the current detection signal and the command signal. Switching control means for creating a signal,
The energization operation means is a slew rate switching signal that changes in response to the high frequency switching pulse signal, and the high frequency slew rate having a voltage gradient in at least one of a rising portion and a falling portion. A switching signal is generated on the energization control terminal side of at least one of the Q first power transistors and the Q second power transistors, and the at least one power transistor is A follower operation in response to a slew rate switching signal, a high frequency switching operation of the at least one power transistor in response to the slew rate switching signal, and a high frequency switching operation in response to the current detection signal and the command signal. The driving voltage is Q Is in and supplied to one end of the coil, the disk device. 前記通電動作手段は、２個の前記第１のパワートランジスタによって前記Ｑ相のコイルへの電流路を切り換える場合に、前記スイッチングパルス信号に応動した２個の前記スルーレート・スイッチング信号を前記２個の前記第１のパワートランジスタの通電制御端子側に作成し、前記２個の前記第１のパワートランジスタを前記スイッチングパルス信号に応動して同時に高周波スイッチング動作させる構成にされた、請求項１に記載のディスク装置。The energization operation means switches the two slew rate switching signals in response to the switching pulse signal when the current path to the Q-phase coil is switched by the two first power transistors. The first power transistor is formed on the energization control terminal side of the first power transistor, and the two first power transistors are configured to simultaneously perform a high-frequency switching operation in response to the switching pulse signal. Disk unit. 前記通電動作手段は、２個の前記第１のパワートランジスタによって前記Ｑ相のコイルへの電流路を切り換える場合に、前記２個の前記第１のパワートランジスタを前記スイッチングパルス信号に応動して同時に高周波スイッチング動作させる構成にされた、請求項１に記載のディスク装置。When the current path to the Q-phase coil is switched by the two first power transistors, the energization operation means simultaneously operates the two first power transistors in response to the switching pulse signal. The disk device according to claim 1, wherein the disk device is configured to perform a high-frequency switching operation. 前記スイッチング動作手段は、前記スイッチングパルス信号に応動したノイズ除去信号を作成する構成にされ、前記位置検出手段は、前記ノイズ除去信号に応動して前記Ｑ相のコイルの端子電圧の検出動作を実行または停止させ、前記Ｑ相のコイルの端子電圧に応動した前記位置信号を作成する構成にされた、請求項１から請求項３のいずれかに記載のディスク装置。  The switching operation means is configured to generate a noise removal signal in response to the switching pulse signal, and the position detection means performs an operation of detecting a terminal voltage of the Q-phase coil in response to the noise removal signal. 4. The disk device according to claim 1, wherein the disk device is configured to stop and generate the position signal in response to a terminal voltage of the Q-phase coil. 5. 前記位置検出手段は、少なくとも前記スルーレート・スイッチング信号のスロープ期間において、前記ノイズ除去信号に応動して前記Ｑ相のコイルの端子電圧の検出動作を停止させる構成にされた、請求項４に記載のディスク装置。  5. The position detection unit is configured to stop the detection operation of the terminal voltage of the Q-phase coil in response to the noise removal signal at least in a slope period of the slew rate switching signal. Disk unit. 前記スイッチング動作手段は、前記スイッチングパルス信号に応動して前記スルーレート・スイッチング信号と補助スイッチングパルス信号を作成する構成にされ、
前記通電動作手段は、前記スルーレート・スイッチング信号に応動して前記Ｑ個の第１のパワートランジスタのうちの少なくとも１個をオン・オフの高周波スイッチング動作させ、前記補助スイッチングパルス信号に応動して前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個を補助的にオフ・オンの高周波スイッチング動作させる構成にされた、請求項１から請求項５のいずれかに記載のディスク装置。The switching operation means is configured to create the slew rate switching signal and the auxiliary switching pulse signal in response to the switching pulse signal,
The energization operating means is responsive to the slew rate switching signal to cause at least one of the Q first power transistors to perform an on / off high frequency switching operation, and in response to the auxiliary switching pulse signal. 6. The disk device according to claim 1, wherein at least one of the Q second power transistors is configured to perform an auxiliary on / off high-frequency switching operation. 7. 前記スイッチング動作手段は、前記スルーレート・スイッチング信号の有効期間と前記補助スイッチングパルス信号の有効期間の間にオフ期間を設ける構成にされた、請求項６に記載のディスク装置。  7. The disk apparatus according to claim 6, wherein the switching operation means is configured to provide an off period between an effective period of the slew rate switching signal and an effective period of the auxiliary switching pulse signal. 前記通電動作手段は、コンデンサ容量を有するコンデンサ手段と、前記コンデンサ手段を充電または放電する充放電手段と、を含んで構成された、請求項１から請求項７のいずれかに記載のディスク装置。  8. The disk device according to claim 1, wherein the energization operation unit includes a capacitor unit having a capacitor capacity, and a charge / discharge unit that charges or discharges the capacitor unit. 9. 界磁磁束を発生する界磁部を有する回転体と、
Ｑ相（ここに、Ｑは３以上の整数）のコイルと、
少なくとも２つの出力端子を有し、直流電圧を供給する電圧供給手段と、
前記電圧供給手段の一方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第１のパワートランジスタと、前記電圧供給手段の他方の出力端子側と前記Ｑ相のコイルの一端との電流路を形成するＱ個の第２のパワートランジスタと、を含んで構成された電力供給手段と、
前記回転体の回転に応動した位置信号を作成する位置検出手段と、
前記位置検出手段の出力信号に応動して前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタの通電区間を制御し、各通電区間を３６０／Ｑ度相当よりも広くする通電動作手段と、
前記回転体の回転速度に応動した指令信号を作成する指令手段と、
前記電力供給手段の前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個を前記指令信号に応動して高周波スイッチング動作させるスイッチング動作手段と、を具備するモータであって、
前記スイッチング動作手段は、前記電圧供給手段から前記Ｑ相のコイルへの合成供給電流に応動した電流検出信号を作成する電流検出手段と、前記電流検出信号と前記指令信号に応動した高周波のスイッチングパルス信号を作成するスイッチング制御手段と、を含んで構成され、
前記通電動作手段は、高周波の前記スイッチングパルス信号に応動して変化するスルーレート・スイッチング信号であって、立ち上がり部分と立ち下がり部分のうちで少なくとも一方の部分において電圧傾斜を有する高周波の前記スルーレート・スイッチング信号を前記Ｑ個の第１のパワートランジスタと前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個のパワートランジスタの通電制御端子側に作成し、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動してフォロア動作させ、前記少なくとも１個のパワートランジスタを前記スルーレート・スイッチング信号に応動して高周波スイッチング動作させ、前記電流検出信号と前記指令信号に応動した高周波スイッチングの駆動電圧を前記Ｑ相のコイルの一端に供給する構成にされた、モータ。A rotating body having a field part for generating a field magnetic flux;
A Q-phase coil (where Q is an integer of 3 or more);
Voltage supply means having at least two output terminals and supplying a DC voltage;
Q first power transistors forming a current path between one output terminal side of the voltage supply means and one end of the Q-phase coil, and the other output terminal side of the voltage supply means and the Q-phase Power supply means configured to include Q second power transistors forming a current path with one end of the coil;
Position detecting means for creating a position signal in response to the rotation of the rotating body;
In response to the output signal of the position detection means, the energization sections of the Q first power transistors and the Q second power transistors of the power supply means are controlled, and each energization section is set to 360 / Q degrees. Energizing operation means to make it wider than considerable,
Command means for creating a command signal in response to the rotational speed of the rotating body;
Switching operation means for causing at least one of the Q first power transistors and the Q second power transistors of the power supply means to perform a high-frequency switching operation in response to the command signal. A motor,
The switching operation means includes current detection means for generating a current detection signal in response to a combined supply current from the voltage supply means to the Q-phase coil, and a high-frequency switching pulse in response to the current detection signal and the command signal. Switching control means for creating a signal,
The energization operation means is a slew rate switching signal that changes in response to the high frequency switching pulse signal, and the high frequency slew rate having a voltage gradient in at least one of a rising portion and a falling portion. A switching signal is generated on the energization control terminal side of at least one of the Q first power transistors and the Q second power transistors, and the at least one power transistor is A follower operation in response to a slew rate switching signal, a high frequency switching operation of the at least one power transistor in response to the slew rate switching signal, and a high frequency switching operation in response to the current detection signal and the command signal. The driving voltage is Q Is in and supplied to one end of the coil, the motor. 前記通電動作手段は、２個の前記第１のパワートランジスタによって前記Ｑ相のコイルへの電流路を切り換える場合に、前記スイッチングパルス信号に応動した２個の前記スルーレート・スイッチング信号を前記２個の前記第１のパワートランジスタの通電制御端子側に作成し、前記２個の前記第１のパワートランジスタを前記スイッチングパルス信号に応動して同時に高周波スイッチング動作させる構成にされた、請求項９に記載のモータ。The energization operation means switches the two slew rate switching signals in response to the switching pulse signal when the current path to the Q-phase coil is switched by the two first power transistors. create a to the conduction control terminal side of said first power transistor, which is a configuration for high-frequency switching operation simultaneously the two first power transistors responding with said switching pulse signal, according to claim 9 Motor. 前記通電動作手段は、２個の前記第１のパワートランジスタによって前記Ｑ相のコイルへの電流路を切り換える場合に、前記２個の前記第１のパワートランジスタを前記スイッチングパルス信号に応動して同時に高周波スイッチング動作させる構成にされた、請求項９に記載のモータ。When the current path to the Q-phase coil is switched by the two first power transistors, the energization operation means simultaneously operates the two first power transistors in response to the switching pulse signal. The motor according to claim 9 , wherein the motor is configured to perform a high-frequency switching operation. 前記スイッチング動作手段は、前記スイッチングパルス信号に応動したノイズ除去信号を作成する構成にされ、
前記位置検出手段は、前記ノイズ除去信号に応動して前記Ｑ相のコイルの端子電圧の検出動作を実行または停止させ、前記Ｑ相のコイルの端子電圧に応動した前記位置信号を作成する構成にされた、請求項９から請求項１１のいずれかに記載のモータ。The switching operation means is configured to create a noise removal signal responsive to the switching pulse signal,
The position detection means is configured to execute or stop the terminal voltage detection operation of the Q-phase coil in response to the noise removal signal, and to create the position signal in response to the terminal voltage of the Q-phase coil. The motor according to claim 9 , wherein the motor is provided. 前記位置検出手段は、少なくとも前記スルーレート・スイッチング信号のスロープ期間において、前記ノイズ除去信号に応動して前記Ｑ相のコイルの端子電圧の検出動作を停止させる構成にされた、請求項１２に記載のモータ。Said position detecting means is the slope period of at least the slew-rate switching signal, which is in response to the noise cancellation signal to the configuration for stopping the operation of detecting the terminal voltage of the coil of the Q-phase, according to claim 12 Motor. 前記スイッチング動作手段は、前記スイッチングパルス信号に応動して前記スルーレート・スイッチング信号と補助スイッチングパルス信号を作成する構成にされ、
前記通電動作手段は、前記スルーレート・スイッチング信号に応動して前記Ｑ個の第１のパワートランジスタのうちの少なくとも１個をオン・オフの高周波スイッチング動作させ、前記補助スイッチングパルス信号に応動して前記Ｑ個の第２のパワートランジスタのうちで少なくとも１個を補助的にオフ・オンの高周波スイッチング動作させる構成にされた、請求項９から請求項１３のいずれかに記載のモータ。The switching operation means is configured to create the slew rate switching signal and the auxiliary switching pulse signal in response to the switching pulse signal,
The energization operating means is responsive to the slew rate switching signal to cause at least one of the Q first power transistors to perform an on / off high frequency switching operation, and in response to the auxiliary switching pulse signal. The motor according to any one of claims 9 to 13 , wherein at least one of the Q second power transistors is configured to perform an auxiliary on / off high-frequency switching operation. 前記スイッチング動作手段は、前記スルーレート・スイッチング信号の有効期間と前記補助スイッチングパルス信号の有効期間の間にオフ期間を設ける構成にされた、請求項１４に記載のモータ。The motor according to claim 14 , wherein the switching operation unit is configured to provide an off period between an effective period of the slew rate switching signal and an effective period of the auxiliary switching pulse signal. 前記通電動作手段は、コンデンサ容量を有するコンデンサ手段と、前記コンデンサ手段を充電または放電する充放電手段と、を含んで構成された、請求項９から請求項１５のいずれかに記載のモータ。The motor according to any one of claims 9 to 15 , wherein the energization operation unit includes a capacitor unit having a capacitor capacity, and a charge / discharge unit that charges or discharges the capacitor unit.
JP2001338356A 2000-11-09 2001-11-02 Disk unit and motor Expired - Fee Related JP4092098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001338356A JP4092098B2 (en) 2000-11-09 2001-11-02 Disk unit and motor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-341562 2000-11-09
JP2000341562 2000-11-09
JP2001338356A JP4092098B2 (en) 2000-11-09 2001-11-02 Disk unit and motor

Publications (2)

Publication Number Publication Date
JP2002209395A JP2002209395A (en) 2002-07-26
JP4092098B2 true JP4092098B2 (en) 2008-05-28

Family

ID=26603638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001338356A Expired - Fee Related JP4092098B2 (en) 2000-11-09 2001-11-02 Disk unit and motor

Country Status (1)

Country Link
JP (1) JP4092098B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5613500B2 (en) * 2010-08-25 2014-10-22 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Motor drive circuit
US8766588B2 (en) 2011-03-30 2014-07-01 Bose Corporation Rate limited common mode control for pulse-width modulation drives
US8760106B2 (en) 2011-03-30 2014-06-24 Bose Corporation Common mode hysteresis for pulse-width modulation drives
JP6317994B2 (en) * 2014-05-08 2018-04-25 日立オートモティブシステムズ株式会社 Inductive load drive circuit

Also Published As

Publication number Publication date
JP2002209395A (en) 2002-07-26

Similar Documents

Publication Publication Date Title
JP4113275B2 (en) PWM control of motor driver
EP1774518B1 (en) Efficient transition from class d to linear operation in dual-mode voice coil motor controllers
US5866998A (en) Circuit for improving back emf detection in pulse width modulation mode
JP2004140975A (en) Rotating drive control device of multiple-phase dc motor, and starting method
JPH10210787A (en) Bemf cross point detection in pwm mode operation for sensorless motor control application
US6566827B2 (en) Disk drive apparatus and motor
WO2004042912A1 (en) Motor driver
US10298159B2 (en) Zero crossing detection circuit for motor controller and method therefor
US7227321B1 (en) System and method for detecting back electromotive force with automatic pole calibration
JP2000050680A (en) Method and device for using back electromotive force for motor control
US8704479B2 (en) System and method for determining the start position of a motor
US6680593B2 (en) Disk drive apparatus and motor
EP1107444B1 (en) Motor and disk drive apparatus
JP4092098B2 (en) Disk unit and motor
US6084364A (en) Using different frequency clocks to clock counters of a driver circuit at spin-up and at regulation
JP2006166587A (en) Motor driver, fan motor using same, blower fan using same, and electronic device using same
JP2004048928A (en) Motor and disk unit
JP2002125388A (en) Motor driver
JP2001231284A (en) Motor and disc device having motor
JP2002330599A (en) Motor and disk device
JP2002112583A (en) Disc device and motor
JP2003023793A (en) Disk drive
JP2002084775A (en) Motor and disc apparatus therewith
JP2002374690A (en) Motor
US6320343B1 (en) Fine phase frequency multipiler for a brushless motor and corresponding control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees