JP4090222B2 - 半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム - Google Patents
半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム Download PDFInfo
- Publication number
- JP4090222B2 JP4090222B2 JP2001216387A JP2001216387A JP4090222B2 JP 4090222 B2 JP4090222 B2 JP 4090222B2 JP 2001216387 A JP2001216387 A JP 2001216387A JP 2001216387 A JP2001216387 A JP 2001216387A JP 4090222 B2 JP4090222 B2 JP 4090222B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- insulated gate
- gate field
- effect transistor
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置、特に高速化と低消費電力化に好適な半導体集積回路装置に関し、またかかる半導体集積回路装置の設計方法及び該半導体集積回路装置設計用プログラムに関する。
【０００２】
【従来の技術】
絶縁ゲート型電界効果トランジスタ（本願明細書ではＭＯＳＦＥＴに代表させて、ＭＯＳと表記する）は、高集積化、低消費電力化に適していることから、半導体集積回路装置のトランジスタとして広く用いられるようになっている。ＭＯＳのオン−オフ特性は、そのしきい値電圧によって定まる。ＭＯＳの駆動能力を上げ、回路の動作速度を向上させるためには、しきい値電圧（なお、エンハンスメントタイプのＭＯＳでは、しきい値電圧はＮＭＯＳは正の値、ＰＭＯＳは負の値をとる。以下では、特に正、負について言及しない場合については、しきい値電圧の高低とはしきい値電圧の絶対値の高低をいうものとする。）を低く設定することが効果的である。
【０００３】
一方で、しきい値電圧をあまり低く設定すると、ＭＯＳのゲートソース間電圧を０にしてもＭＯＳを完全にオフさせることができず、サブスレッショルドリーク電流が増大してしまう。集積度が高く、低消費電力特性が高度に要求されるＬＳＩにおいては、待機動作時にかかるリーク電流により消費される消費電力は決して無視できない大きさになる。
【０００４】
そのため、複数種類のしきい値電圧のＭＯＳを混在させてＬＳＩを構成する技術が特開平１１−１９５９７６号公報に開示されている。この従来技術は、高速動作を要求される経路に位置するゲートセルは優先的に低しきい値電圧のＭＯＳを用いて構成し、それ以外のゲートセルについては高しきい値電圧のＭＯＳを用いて構成することにより、高速動作と消費電力の低減の両立を図ったものである。
【０００５】
このような複数種類のしきい値電圧のＭＯＳを混在させたＬＳＩの設計は以下のように行う。高しきい値電圧のＭＯＳで構成されたゲートセルにより論理合成し、論理合成された回路ブロック中のそれぞれの経路について、その遅延の評価を行う。そのうち、遅延が大きく回路の動作周波数を律速するような経路を低しきい値電圧のＭＯＳで構成されたゲートセルに置き換える。
【０００６】
【発明が解決しようとする課題】
上記従来技術においては、最初の論理合成のステップを高しきい値電圧のＭＯＳを用いて構成されたゲートセルにより行うため、回路に要求される動作速度の仕様が厳しい場合には、最初のステップではその仕様を満たすことができず、論理合成のステップを繰り返す場合が多くなると予想される。したがって、最初の論理合成の段階である程度まで低消費電力性を維持しつつ、高速化された回路を得ることができれば、論理合成に要する時間を削減することができる。
【０００７】
一方で、従来の論理合成においては多入力論理ゲート（特に４入力以上）は余り用いることはなかった。４入力ＮＡＮＤゲートを例にとれば、４つのＮＭＯＳが直列接続されるために、しきい値電圧の高いＭＯＳを用いて構成すると動作電流を十分とることができないために動作速度が遅くなる。このことから、多入力論理回路を用いて回路を構成することは通常の論理回路ではあまり行われなかった。
【０００８】
本発明の目的は、低消費電力化と動作速度とのバランスのとれた半導体集積回路を提供することにある。
【０００９】
また、本発明の他の目的は、かかる半導体集積回路を短期間に論理合成可能な設計方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明では、３入力以上の論理ゲート回路は低しきい値ＭＯＳで構成されたゲートセルを用いて半導体集積回路を構成する。
【００１１】
すなわち、第１動作電位点と、第２動作電位点と、第１動作電位点と第２動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない複数の第１論理ゲートと、第１動作電位点と第２動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには少なくとも３以上の第１導電型の第２絶縁ゲート型電界効果トランジスタを含む複数の第２論理ゲートとを有しており、第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値よりも小さく構成する。
【００１２】
ここで、低しきい値ＭＯＳを使用するのは少なくとも縦積みＭＯＳを形成するＭＯＳである。それと相補動作するＭＯＳについては、より高いしきい値電圧のＭＯＳを用いても、同じしきい値電圧のＭＯＳ（プロセスばらつき等を考慮すれば、相補動作する絶縁ゲート型電界効果トランジスタのしきい値電圧は、第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値と相補動作する絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値との差が、第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値と相補動作する絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値との差よりも大きくなるようなしきい値電圧とすればよい）を用いてもよい。
【００１３】
また、半導体集積回路の設計にあたっては、３入力以上の論理ゲート回路については低しきい値ＭＯＳで構成されたゲートセルを優先的に使用し、１入力の論理ゲート回路については高しきい値ＭＯＳで構成されたゲートセルを優先的に使用するようにする。さらにこのような設計を行うためのプログラムを提供する。
【００１４】
【発明の実施の形態】
発明者らは本発明に先立って多入力論理ゲートの入力信号とリーク電流との関係を検討した。このような多入力論理ゲートは、その出力ノードＺｎと電源線（ＶＤＤまたはＶＳＳ）との間に複数の同じ導電型のＭＯＳが直列に接続された、いわゆる縦積み構造を有する。
【００１５】
図２（ａ）に３入力ＮＡＮＤゲートの回路図を、図２（ｂ）に３入力ＮＡＮＤゲート回路の入力信号（ａ１，ａ２，ａ３）とリーク電流に起因する消費電力Ｐｌｅａｋとの関係のシミュレーション結果を示した。ここでは、典型的な例として電源電圧ＶＤＤが１．０Ｖ、しきい値電圧（絶対値）Ｖｔｈが０．３Ｖ、接合温度Ｔｊが２５度、ＭＯＳのゲート幅が１．５μｍ、ゲート長が０．１５μｍの計算結果を示している。
【００１６】
入力信号（ａ１，ａ２，ａ３）のうち少なくとも一つがローレベル（以下「Ｌ」と表記する）であれば、出力ノードＺｎはハイレベル（以下「Ｈ」と表記する）となる。２０１は３入力の１つがＬである組み合わせであり、２０２は３入力の２つがＬである組み合わせであり、２０３は３入力の全てがＬである組み合わせである。
【００１７】
３入力の２以上がＬとなり、複数のＭＯＳがオフ状態となった場合のリーク電流に起因する消費電力が約４０ｐＷであるのに対し、３入力の１がＬである場合のリーク電流に起因する消費電力が２５０ｐＷ以上となり、消費電力は８割以上減少している。
【００１８】
さらに、３入力が取りうる入力信号の組み合わせは図２（ｂ）に図示しない３入力全てがＨである場合を含めて８通りである。３入力全てがＨである場合には、並列接続されたＰＭＯＳにサブスレッショルドリーク電流が流れ、このときの消費電力が最も大きい。トランジスタのゲート幅にも影響されるものの、この場合のサブスレッショルドリーク電流を入力信号の１つがＬである場合のサブスレッショルド電流の約３倍と見積もる。しかし、仮に各入力信号のＨ，Ｌが均等に生じるとすれば、サブスレッショルド電流が最大になる入力信号となる確率は１／８であるのに対し、サブスレッショルド電流が大きく低減される入力信号となる確率は４／８である。このことから、３入力ＮＡＮＤゲートのリーク電流に起因する平均消費電力はトランジスタのしきい値電圧の下げ幅に応じて増大するのではないことが明らかになった。
【００１９】
一般に、低しきい値ＭＯＳのしきい値と高しきい値ＭＯＳのしきい値との差が０．１Ｖであるとすると、低しきい値ＭＯＳのサブスレッショルド電流は高しきい値ＭＯＳのサブスレッショルド電流より約１０倍大きくなる。そのため、１入力論理ゲート、例えばインバータを低しきい値ＭＯＳで構成すると、高しきい値ＭＯＳで構成したインバータに比べてサブスレッショルド電流の大きさは１０倍になる。ところが、多入力論理ゲートを低しきい値ＭＯＳで構成すると、上述したようなリーク電流低減効果が現れるため、多入力論理ゲートを低しきい値ＭＯＳで構成した場合のサブスレッショルド電流による平均消費電力とリーク電流低減効果の得られない低しきい値ＭＯＳで構成したインバータのサブスレッショルド電流の平均消費電力とはさほど変わらないといえる。
【００２０】
むしろ、低しきい値電圧のＭＯＳで構成した多入力論理ゲートは、高しきい値電圧のＭＯＳで構成した多入力論理ゲートの欠点であった動作速度の遅さを克服することができる。さらに多入力論理ゲートを用いることにより経路に含まれる論理ゲート段数を減らすことができ、回路の動作速度はより高速化できる。一方で、リーク電流に起因する消費電力は低しきい値ＭＯＳを用いているにも拘わらず、低しきい値ＭＯＳを用いたことによる消費電力の増加は小さく抑えられ、あるいは論理ゲート数を減らすことができれば回路全体の消費電力を減少させることも期待できる。このように、本発明は多入力論理ゲート、特に３入力以上の論理ゲートを低しきい値のＭＯＳで構成することにより、低消費電力化と動作速度とのバランスのとれた半導体集積回路を実現するものである。
【００２１】
図３（ａ）に４入力ＮＡＮＤゲートの回路図を、図３（ｂ）に４入力ＮＡＮＤゲート回路の入力信号（ａ１，ａ２，ａ３，ａ４）とリーク電流に起因する消費電力Ｐｌｅａｋとの関係のシミュレーション結果を示した。３入力が４入力に替わった以外は全て図２（ｂ）と同条件で計算している。３０１は４入力の１つがＬである組み合わせであり、３０２は４入力の２つがＬである組み合わせであり、３０３は４入力の３つがＬである組み合わせであり、３０４は４入力の全てがＬである組み合わせである。この場合は、図３（ｂ）に表示した１５通りのうち１１通りの入力パターンで複数のＮＭＯＳがオフ状態となり、リーク電流に起因する消費電力が大幅に減少している。
【００２２】
このように多入力論理ゲートでリーク電流低減効果が大きいのは次のような理由による。
（１）オフ状態のＭＯＳのドレイン・ソース間の電位差が小さくなる。図２（ｂ）の例により説明する。１つのＮＭＯＳのみがオフ状態の場合（２０１）には、オフ状態のＭＯＳのソース・ドレイン間の電位差は出力ノードＺｎと接地電位ＶＳＳとの電位差であり、これを例えばＶとする。一方、２つのＮＭＯＳがオフ状態の場合（２０２）には、電位差Ｖは２つの縦積みＮＭＯＳに分割して印加され、オフ状態のＭＯＳのソース・ドレイン間の電位差はそれぞれ約Ｖ／２となる。ソース・ドレイン間の電位差が小さくなることにより、ＭＯＳのしきい値電圧は高くなり、サブスレッショルド電流は大幅に小さくなる。
（２）特に３入力以上の論理ゲートの場合には、複数の縦積みＭＯＳがオフ状態になる確率が大きくなる。２入力論理ゲートでは１／４であるのに対し、３入力論理ゲートでは１／２、４入力論理ゲートでは１１／１６となる。これによりリーク電流に起因する平均消費電力は入力数（すなわち縦積みＭＯＳの数）が大きいほど、小さく抑えることが可能になる。このことは２入力論理ゲートの場合は低しきい値電圧のＭＯＳで構成することによるリーク電流に起因する消費電流の増加量が大きく、３入力以上の論理ゲートの場合は低しきい値電圧のＭＯＳで構成することによるリーク電流に起因する消費電流の増加が小さいことを意味する。
（３）縦積みＭＯＳの基板（ウェル）を図２（ａ）、図３（ａ）に示すように電源電位に接続することによりＮＭＯＳがオフ状態になった場合に基板バイアス効果が生じることにより、ＮＭＯＳのしきい値電圧が高くなり、サブスレッショルド電流が小さくなる。
【００２３】
なお、図２（ａ）、図３（ａ）はそれぞれＮＡＮＤ回路の例であるが、ＣＭＯＳ回路においてはＮＯＲ回路とＮＡＮＤ回路ではＮＭＯＳとＰＭＯＳに関して対称であり、図２（ｂ）、図３（ｂ）に関する議論はＮＯＲ回路にも当てはまる（この場合はＰＭＯＳが縦積みされる）。さらに、ＮＡＮＤ回路やＮＯＲ回路以外でもＡＮＤＮＯＲ回路などの複合論理ゲートを含む、どのような種類のゲートセルでも電源間に直列接続された同じ導電型の複数のＭＯＳを有する論理ゲートであれば適用することができる。
【００２４】
図１は本発明の代表的な実施例を示す図である。回路ブロック１１０はゲートセル（論理ゲート）１００〜１０８を含む。ここで、網掛けで示したゲートセル１０１、１０５はそれぞれ３入力ＮＯＲゲート、４入力ＮＡＮＤゲートであって、低しきい値電圧のＭＯＳで構成される。このように、１つの回路ブロックのうち、３入力以上の論理ゲートを低しきい値電圧のＭＯＳで構成される論理ゲートとする。また、２入力以下の論理ゲートについては高しきい値電圧のＭＯＳで構成される論理ゲートとする。
【００２５】
ここで、低しきい値電圧のＭＯＳで構成される論理ゲートのトランジスタレベルでの構成例を図４（ａ）及び図４（ｂ）に示す。これらの例では、３入力ＮＡＮＤ回路の例を示している。図４（ａ）の回路構成では、縦積み構造を形成する第１導電型のＭＯＳ（図４（ａ）の例ではＮＭＯＳ４０１，４０２，４０３）及びこれらの各ＭＯＳと相補に動作する第２導電型のＭＯＳ（ＰＭＯＳ４０５，４０６，４０７）を低しきい値ＭＯＳで構成する。図４（ｂ）の回路構成では、縦積み構造を形成する第１導電型のＭＯＳ（図４（ｂ）の例ではＮＭＯＳ４１１，４１２，４１３）は低しきい値ＭＯＳで構成し、これらの各ＭＯＳと相補に動作する第２導電型のＭＯＳ（ＰＭＯＳ４１５，４１６，４１７）を高しきい値ＭＯＳで構成する。図４（ｂ）の構成は図４（ａ）の構成に比べて動作速度において劣るが、入力信号の全てがＨであった場合にＭＯＳ４１５，４１６，４１７に流れるサブスレッショルド電流を抑制することができ、よりリーク電流による消費電流の増加を抑える効果がある。
【００２６】
なお、１つの回路ブロックに対して３種類以上のＭＯＳを利用する場合においても、本発明は適用できる。この場合も、縦積み構造を形成するＭＯＳにはもっともしきい値の低いＭＯＳを用いることが望ましい。また、縦積み構造を形成するＭＯＳのうちでさらにしきい値電圧を使い分ける場合には、ソースが電源線に直接接続されたＭＯＳのしきい値を高くすることが望ましい。
【００２７】
図５（ａ）を用いて本発明にかかる設計方法を説明する。論理記述５０１は、論理合成の対象となる回路の動作、機能を例えばＶＨＤＬ等の上位論理記述言語により記述したものである。制約条件５０２は、論理記述５０１を論理合成して得た回路が満たすべき遅延時間や消費電力についての仕様である。セルライブラリ５０３は、それぞれ基本的論理機能を実行可能な多数のゲートセル（例えば、インバータゲート、ＮＡＮＤゲート、複合論理ゲート等）の情報が含まれている。ゲートセルの情報としては、セルの論理機能、外形寸法、入力端子・出力端子の定義、入力端子・出力端子の位置、遅延時間、消費電力の情報を含む。
【００２８】
ここで、セルライブラリ５０３には、高しきい値ＭＯＳで構成され消費電力特性に優れたゲートセル群５２１と、低しきい値ＭＯＳで構成され高速動作可能なゲートセル群５３１とが含まれる。例えば、ゲートセル５２２は高しきい値ＭＯＳで構成されたインバータセルであり、ゲートセル５３２は低しきい値ＭＯＳで構成されたインバータセルである。ゲートセル５２２、５３２のトランジスタレベルでの回路図を図５（ｂ）に示す。インバータ５２２を構成するＰＭＯＳ，ＮＭＯＳは高しきい値ＭＯＳであり、インバータ５３２を構成するＰＭＯＳ，ＮＭＯＳは低しきい値ＭＯＳである。また、ゲートセル５２３は高しきい値ＭＯＳで構成された３入力ＮＡＮＤセルであり、ゲートセル５３３ａ，５３３ｂは低しきい値ＭＯＳで構成された３入力ＮＡＮＤセルである。ゲートセル５３３ａは例えば図４（ａ）で開示したタイプのもの、ゲートセル５３３ｂは例えば図４（ｂ）で開示したタイプのものである。一方、ゲートセル５２３は例えばその全てのトランジスタが高しきい値ＭＯＳにより構成される。もちろん、ゲートセル５３３ａまたはゲートセル５３３ｂのいずれか一方しか有さなくても構わない。また、同じ論理機能のゲートセルが、常に低しきい値ＭＯＳで構成されたゲートセルと高しきい値ＭＯＳで構成されたゲートセルの２種類を有することを必須とするものでもない。ただし、同じ論理機能を実行するゲートセルは外形寸法、入力端子・出力端子の位置は同じにしておくことが望ましい。後述するようにチャネルインプラでしきい値電圧を異ならせることにより実現可能である。
【００２９】
論理記述５０１、制約条件５０２、セルライブラリ５０３を用いて、論理合成５０４を実行する。論理合成５０４は、セルの割り当てステップ５１１と仕様確認ステップ５１２とを含む。セル割り当てステップ５１１では、論理記述５０１で記述された論理をその遅延時間等を推定して最適化し、セルライブラリ５０３に含まれるゲートセルを割り当てる。ここで、このセル割り当てステップにおいては、セル割り当て条件５１３に従う。すなわち、１入力論理ゲートは高しきい値ＭＯＳで構成されたゲートセルを含むゲートセル群５２１から、３入力以上の論理ゲートは低しきい値ＭＯＳで構成されたゲートセルを含むゲートセル群５３１から選択する。２入力論理ゲートについては、縦積みＭＯＳによるリーク電流低減効果が３入力以上の論理ゲートに比較して小さいこと、またいわゆるクリティカルパスを構成する論理ゲートはごく少数の論理ゲートであることから、２入力論理ゲートは高しきい値ＭＯＳで構成されたゲートセルを含むゲートセル群５２１から選択するようにすることが望ましい。
【００３０】
このセル割り当てステップ５１１により、ネットリスト５０５が得られる。ネットリスト５０５は論理合成対象とする回路をゲートセルの接続関係で表現したものである。仕様確認ステップ５１２において、このネットリスト５０５が制約条件５０２に規定された仕様（遅延時間・消費電力）を満たすかどうか、論理シミュレータ等を用いて回路の動作検証を行って確認する。
【００３１】
仕様を満たしていることが確認できれば、論理合成は終了する。仕様を満たさない場合には、ネットリスト５０５の修正が必要となる。一つの修正方法として、論理記述５０１を修正する方法がある。もう一つの修正方法としては、セル割り当て条件５１３を緩和して、論理合成５０４を再度行う方法がある。例えば、仕様を満たさないとして特定された経路上の論理ゲートのうち、ゲートセル群５２１に属するものをゲートセル群５３１に属するセルに変更する処理を行ってもよい。後者の修正方法は、従来技術の修正方法と同じである。しかし、本発明の設計方法においては、最初の論理合成においてある程度の高速化が進められていることから、従来技術に比べて修正のための繰り返し回数が少なくて済む。
【００３２】
これらの処理は、図示しない計算機システム上で実行されるものである。セル割り当てステップ５１１に対応する第１サブプログラム、仕様確認ステップ５１２に対応する第２サブプログラムを有する論理合成プログラムを計算機システムに読み込ませることで実行可能である。
【００３３】
図６に本発明を適用した半導体集積回路６００のモデルを示す。内部論理回路である回路ブロック６０２〜６０４は、図１に示した回路ブロック１１０に相当する。具体的には、これらの回路ブロックはＣＰＵ、ＦＰＵあるいはユーザの構成した論理回路である。Ｉ／Ｏブロック６０１はパッド６１１に対し出力バッファ６１２、入力バッファ６１３が接続される。入出力バッファ６１２，６１３の動作電圧は、他の回路ブロックの動作電圧よりも高いのが一般的である。内部バス６０５はそれぞれ信号線６２１，６２２により複数の回路ブロック６０２，６０４と接続され、またバスコントローラ６０６を介してＩ／Ｏブロック６０１に接続されている。回路ブロック及びＩ／Ｏブロックはこのように内部バスを介して接続されるのみならず、直接接続される場合もある。例えば、図６の例では、回路ブロック６０２と回路ブロック６０３、回路ブロック６０３と回路ブロック６０４、回路ブロック６０４とＩ／Ｏブロック６０１とはそれぞれ信号線６２３，６２４，６２５により相互に直接接続されている。
【００３４】
ここで、内部バス６０５を駆動するバスドライバ６２１ｂ、６２２ｂは、一般的にインバータ回路で構成される。しかしながら、内部バス６０５は大きな負荷容量を有するため、かかる用途に用いるインバータ回路としては駆動力不足による動作速度の低下を回避するために、低しきい値ＭＯＳで構成されたゲートセルを用いることが望ましい。バスドライバに限られず、ある程度信号線長の長い信号線６２３を駆動する信号線ドライバ（例えば、６２３ｄ）についても、低しきい値ＭＯＳで構成されたゲートセルを用いることが望ましい。ただし、比較的信号線長の短い信号線、あるいは駆動する負荷が小さい場合は高しきい値ＭＯＳで構成されたゲートセルを用いることが望ましい（例えば６２３ｂ）。このようにすれば信号線ドライバの多い半導体集積回路についてはその低消費電力化に効果がある。
【００３５】
一方、信号線６２４，６２５は配線長が長く、負荷容量も大きい。このような場合は、それぞれがリピータを構成する複数のドライバ（６２４ａ／ｂ，６２５ａ／ｂ）を用いる。このとき、ドライバを数段に渡って直列に接続して全体の駆動力を上げることで動作速度の低下を防止することにより、一つ一つのドライバの駆動力は小さくて済むので、高いしきい値ＭＯＳで構成されたゲートセルを用いることができる。また、高しきい値ＭＯＳで構成されたドライバを使用しているので、リーク電流による消費電力は小さい。
【００３６】
このように、低しきい値のドライバを用いるか、高しきい値のドライバを用いるか、あるいはリピータを構成する高しきい値のドライバを用いるかは、図５（ａ）において制約条件５０２及びセル割り当て条件５１３に含めておくことができる。すなわち、ゲートセルの出力が同一回路ブロックに含まれる他のゲートセルの入力に接続される場合には図５（ａ）に示したセル割り当て条件に従い、ゲートセルの出力が回路ブロックの外の回路要素を駆動する場合には個別に判断する。
【００３７】
図７は図６の半導体集積回路の断面図であり、各回路で用いられているＭＯＳの構造を示す。ＰＭＯＳはＮ型ウェルＮ−ｗｅｌｌ、ＮＭＯＳはＰ型ウェルＰ−ｗｅｌｌに構成されている。図７の例はいわゆる三重ウェル構造の半導体デバイスであって、Ｎ型ウェルＮ−ｗｅｌｌよりも深いＮ型ウェルＮＩＳＯが設けられ、Ｐ型基板とＰ型ウェルＰ−ｗｅｌｌとを分離している。なお、ｇ９０１〜ｇ９０６はゲート電極、ｏ９０１〜ｏ９０６はゲート絶縁膜、ｃ９０１〜ｃ９０６はチャネル形成層、ｄ９０１ｓ〜ｄ９０６ｓはソース拡散領域、ｄ９０１ｄ〜ｄ９０６ｄはドレイン拡散領域をそれぞれ示している。
【００３８】
ＰＭＯＳＴＰ０３及びＮＭＯＳＴＮ０３は、それぞれ入出力バッファ（図６の６１２，６１３）を構成するトランジスタである。上記したように、入出力バッファには高い電圧が印加される。例えば、入出力バッファの動作電圧は、３．３Ｖであるのに対して、他の論理ブロックの動作電圧は１．０Ｖである。そのため、ゲート絶縁膜ｏ９０５，ｏ９０６は他の回路ブロックを構成するトランジスタよりも厚いゲート絶縁膜（ＳｉＯ2層８ｎｍ）が用いられている。また、しきい値電圧も半導体集積回路中でもっとも高いしきい値電圧が用いられ、例えば、ＴＰ０３のしきい値電圧Ｖｔｈ３Ｐは−０．７Ｖ、ＴＮ０３のしきい値電圧Ｖｔｈ３Ｎは０．７Ｖである。
【００３９】
ＰＭＯＳＴＰ０１，ＴＰ０２及びＮＭＯＳＴＮ０１，ＴＮ０２は図６に例示した回路ブロック６０２〜６０５に用いられるＭＯＳである。これらのゲート絶縁膜厚は（ＳｉＯ2層３．２ｎｍ）であって、入出力バッファに用いられるトランジスタのそれと比較して薄い。
【００４０】
ＭＯＳＴＰ０１，ＴＮ０１は、本発明の高しきい値ＭＯＳで構成されたゲートセル、図４（ｂ）に示したように低しきい値ＭＯＳで構成されたゲートセルの一部（ＭＯＳ４１５〜４１７）で用いられるＭＯＳである。例えば、ＴＰ０１のしきい値電圧Ｖｔｈ１Ｐは−０．４Ｖ、ＴＮ０１のしきい値電圧Ｖｔｈ１Ｎは０．４Ｖである。また、ＭＯＳＴＰ０２，ＴＮ０２は、本発明の低しきい値ＭＯＳで構成されたゲートセルで用いられるＭＯＳであって、図４（ａ）のＭＯＳ４０１〜４０７及び図４（ｂ）のＭＯＳ４１５〜４１７に相当する。例えば、ＴＰ０２のしきい値電圧Ｖｔｈ２Ｐは−０．３Ｖ、ＴＮ０２のしきい値電圧Ｖｔｈ２Ｎは０．３Ｖである。
【００４１】
周知のように、ＴＰ０１とＴＰ０２またはＴＮ０１とＴＮ０２でしきい値電圧を調整する方法は多数ある。例えば、ゲート絶縁膜厚を変える、ゲート長を変えることによってしきい値電圧を調整することができる。しかし、図７に示すようにチャネルインプラにより、ゲート電極下のチャネル形成領域の不純物濃度を変えることによりしきい値電圧を調整することが望ましいといえる。ゲート絶縁膜厚を変える場合にはマスク枚数が増えるおそれがあり、ゲート長を変える場合には同じ論理機能を有するゲートセルでセルサイズが変わってしまうおそれもある。このことから、チャネルインプラによりしきい値電圧を調整することが望ましいといえる。
【００４２】
以上、実施例に則して本発明を説明した。本発明の本質が保たれる限り、種々の変形が可能である。例えば、本発明の半導体集積回路に対して、公知の電源スイッチや基板バイアス制御によりスタンバイ時の消費電力を低減する機構を設けることも可能である。
【００４３】
【発明の効果】
本発明によって、回路の動作速度とリーク電流による消費電力のバランスをとれた半導体集積回路を提供できる。
【００４４】
さらに、当該半導体集積回路を短期間に論理合成可能な設計方法を提供できる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の回路ブロックの一例を示す図である。
【図２】図２（ａ）は３入力ＮＡＮＤの回路図であり、図２（ｂ）は３入力ＮＡＮＤ回路における入力状態に対するリーク電流に起因する消費電力を説明するための図である。
【図３】図３（ａ）は４入力ＮＡＮＤの回路図であり、図３（ｂ）は４入力ＮＡＮＤ回路における入力状態に対するリーク電流に起因する消費電力を説明するための図である。
【図４】図４（ａ）は、低しきい値ＭＯＳで構成した論理ゲート（３入力ＮＡＮＤ）の第１の構成例であり、図４（ｂ）は、低しきい値ＭＯＳで構成した論理ゲート（３入力ＮＡＮＤ）の第２の構成例を示す図である。
【図５】図５（ａ）は、本発明の半導体集積回路の設計方法を示す図であり、図５（ｂ）は、図５（ａ）に示すセルライブラリ内に有するゲートセルのトランジスタレベルにおけるインバータ回路例を示す図である。
【図６】本発明を適用した半導体集積回路を示す図である。
【図７】本発明の半導体集積回路のＭＯＳの断面を示す図である。
【符号の説明】
１００〜１０８：論理ゲート、１１０，６０２〜６０４：内部回路ブロック、６００：半導体集積回路、６０１：Ｉ／Ｏブロック、６１１：パッド、６１２：出力バッファ、６１３：入力バッファ、６０５：内部バス、６０６：バスコントローラ、６２１〜６２５：信号線。
【発明の属する技術分野】
本発明は半導体集積回路装置、特に高速化と低消費電力化に好適な半導体集積回路装置に関し、またかかる半導体集積回路装置の設計方法及び該半導体集積回路装置設計用プログラムに関する。
【０００２】
【従来の技術】
絶縁ゲート型電界効果トランジスタ（本願明細書ではＭＯＳＦＥＴに代表させて、ＭＯＳと表記する）は、高集積化、低消費電力化に適していることから、半導体集積回路装置のトランジスタとして広く用いられるようになっている。ＭＯＳのオン−オフ特性は、そのしきい値電圧によって定まる。ＭＯＳの駆動能力を上げ、回路の動作速度を向上させるためには、しきい値電圧（なお、エンハンスメントタイプのＭＯＳでは、しきい値電圧はＮＭＯＳは正の値、ＰＭＯＳは負の値をとる。以下では、特に正、負について言及しない場合については、しきい値電圧の高低とはしきい値電圧の絶対値の高低をいうものとする。）を低く設定することが効果的である。
【０００３】
一方で、しきい値電圧をあまり低く設定すると、ＭＯＳのゲートソース間電圧を０にしてもＭＯＳを完全にオフさせることができず、サブスレッショルドリーク電流が増大してしまう。集積度が高く、低消費電力特性が高度に要求されるＬＳＩにおいては、待機動作時にかかるリーク電流により消費される消費電力は決して無視できない大きさになる。
【０００４】
そのため、複数種類のしきい値電圧のＭＯＳを混在させてＬＳＩを構成する技術が特開平１１−１９５９７６号公報に開示されている。この従来技術は、高速動作を要求される経路に位置するゲートセルは優先的に低しきい値電圧のＭＯＳを用いて構成し、それ以外のゲートセルについては高しきい値電圧のＭＯＳを用いて構成することにより、高速動作と消費電力の低減の両立を図ったものである。
【０００５】
このような複数種類のしきい値電圧のＭＯＳを混在させたＬＳＩの設計は以下のように行う。高しきい値電圧のＭＯＳで構成されたゲートセルにより論理合成し、論理合成された回路ブロック中のそれぞれの経路について、その遅延の評価を行う。そのうち、遅延が大きく回路の動作周波数を律速するような経路を低しきい値電圧のＭＯＳで構成されたゲートセルに置き換える。
【０００６】
【発明が解決しようとする課題】
上記従来技術においては、最初の論理合成のステップを高しきい値電圧のＭＯＳを用いて構成されたゲートセルにより行うため、回路に要求される動作速度の仕様が厳しい場合には、最初のステップではその仕様を満たすことができず、論理合成のステップを繰り返す場合が多くなると予想される。したがって、最初の論理合成の段階である程度まで低消費電力性を維持しつつ、高速化された回路を得ることができれば、論理合成に要する時間を削減することができる。
【０００７】
一方で、従来の論理合成においては多入力論理ゲート（特に４入力以上）は余り用いることはなかった。４入力ＮＡＮＤゲートを例にとれば、４つのＮＭＯＳが直列接続されるために、しきい値電圧の高いＭＯＳを用いて構成すると動作電流を十分とることができないために動作速度が遅くなる。このことから、多入力論理回路を用いて回路を構成することは通常の論理回路ではあまり行われなかった。
【０００８】
本発明の目的は、低消費電力化と動作速度とのバランスのとれた半導体集積回路を提供することにある。
【０００９】
また、本発明の他の目的は、かかる半導体集積回路を短期間に論理合成可能な設計方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明では、３入力以上の論理ゲート回路は低しきい値ＭＯＳで構成されたゲートセルを用いて半導体集積回路を構成する。
【００１１】
すなわち、第１動作電位点と、第２動作電位点と、第１動作電位点と第２動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない複数の第１論理ゲートと、第１動作電位点と第２動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには少なくとも３以上の第１導電型の第２絶縁ゲート型電界効果トランジスタを含む複数の第２論理ゲートとを有しており、第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値よりも小さく構成する。
【００１２】
ここで、低しきい値ＭＯＳを使用するのは少なくとも縦積みＭＯＳを形成するＭＯＳである。それと相補動作するＭＯＳについては、より高いしきい値電圧のＭＯＳを用いても、同じしきい値電圧のＭＯＳ（プロセスばらつき等を考慮すれば、相補動作する絶縁ゲート型電界効果トランジスタのしきい値電圧は、第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値と相補動作する絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値との差が、第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値と相補動作する絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値との差よりも大きくなるようなしきい値電圧とすればよい）を用いてもよい。
【００１３】
また、半導体集積回路の設計にあたっては、３入力以上の論理ゲート回路については低しきい値ＭＯＳで構成されたゲートセルを優先的に使用し、１入力の論理ゲート回路については高しきい値ＭＯＳで構成されたゲートセルを優先的に使用するようにする。さらにこのような設計を行うためのプログラムを提供する。
【００１４】
【発明の実施の形態】
発明者らは本発明に先立って多入力論理ゲートの入力信号とリーク電流との関係を検討した。このような多入力論理ゲートは、その出力ノードＺｎと電源線（ＶＤＤまたはＶＳＳ）との間に複数の同じ導電型のＭＯＳが直列に接続された、いわゆる縦積み構造を有する。
【００１５】
図２（ａ）に３入力ＮＡＮＤゲートの回路図を、図２（ｂ）に３入力ＮＡＮＤゲート回路の入力信号（ａ１，ａ２，ａ３）とリーク電流に起因する消費電力Ｐｌｅａｋとの関係のシミュレーション結果を示した。ここでは、典型的な例として電源電圧ＶＤＤが１．０Ｖ、しきい値電圧（絶対値）Ｖｔｈが０．３Ｖ、接合温度Ｔｊが２５度、ＭＯＳのゲート幅が１．５μｍ、ゲート長が０．１５μｍの計算結果を示している。
【００１６】
入力信号（ａ１，ａ２，ａ３）のうち少なくとも一つがローレベル（以下「Ｌ」と表記する）であれば、出力ノードＺｎはハイレベル（以下「Ｈ」と表記する）となる。２０１は３入力の１つがＬである組み合わせであり、２０２は３入力の２つがＬである組み合わせであり、２０３は３入力の全てがＬである組み合わせである。
【００１７】
３入力の２以上がＬとなり、複数のＭＯＳがオフ状態となった場合のリーク電流に起因する消費電力が約４０ｐＷであるのに対し、３入力の１がＬである場合のリーク電流に起因する消費電力が２５０ｐＷ以上となり、消費電力は８割以上減少している。
【００１８】
さらに、３入力が取りうる入力信号の組み合わせは図２（ｂ）に図示しない３入力全てがＨである場合を含めて８通りである。３入力全てがＨである場合には、並列接続されたＰＭＯＳにサブスレッショルドリーク電流が流れ、このときの消費電力が最も大きい。トランジスタのゲート幅にも影響されるものの、この場合のサブスレッショルドリーク電流を入力信号の１つがＬである場合のサブスレッショルド電流の約３倍と見積もる。しかし、仮に各入力信号のＨ，Ｌが均等に生じるとすれば、サブスレッショルド電流が最大になる入力信号となる確率は１／８であるのに対し、サブスレッショルド電流が大きく低減される入力信号となる確率は４／８である。このことから、３入力ＮＡＮＤゲートのリーク電流に起因する平均消費電力はトランジスタのしきい値電圧の下げ幅に応じて増大するのではないことが明らかになった。
【００１９】
一般に、低しきい値ＭＯＳのしきい値と高しきい値ＭＯＳのしきい値との差が０．１Ｖであるとすると、低しきい値ＭＯＳのサブスレッショルド電流は高しきい値ＭＯＳのサブスレッショルド電流より約１０倍大きくなる。そのため、１入力論理ゲート、例えばインバータを低しきい値ＭＯＳで構成すると、高しきい値ＭＯＳで構成したインバータに比べてサブスレッショルド電流の大きさは１０倍になる。ところが、多入力論理ゲートを低しきい値ＭＯＳで構成すると、上述したようなリーク電流低減効果が現れるため、多入力論理ゲートを低しきい値ＭＯＳで構成した場合のサブスレッショルド電流による平均消費電力とリーク電流低減効果の得られない低しきい値ＭＯＳで構成したインバータのサブスレッショルド電流の平均消費電力とはさほど変わらないといえる。
【００２０】
むしろ、低しきい値電圧のＭＯＳで構成した多入力論理ゲートは、高しきい値電圧のＭＯＳで構成した多入力論理ゲートの欠点であった動作速度の遅さを克服することができる。さらに多入力論理ゲートを用いることにより経路に含まれる論理ゲート段数を減らすことができ、回路の動作速度はより高速化できる。一方で、リーク電流に起因する消費電力は低しきい値ＭＯＳを用いているにも拘わらず、低しきい値ＭＯＳを用いたことによる消費電力の増加は小さく抑えられ、あるいは論理ゲート数を減らすことができれば回路全体の消費電力を減少させることも期待できる。このように、本発明は多入力論理ゲート、特に３入力以上の論理ゲートを低しきい値のＭＯＳで構成することにより、低消費電力化と動作速度とのバランスのとれた半導体集積回路を実現するものである。
【００２１】
図３（ａ）に４入力ＮＡＮＤゲートの回路図を、図３（ｂ）に４入力ＮＡＮＤゲート回路の入力信号（ａ１，ａ２，ａ３，ａ４）とリーク電流に起因する消費電力Ｐｌｅａｋとの関係のシミュレーション結果を示した。３入力が４入力に替わった以外は全て図２（ｂ）と同条件で計算している。３０１は４入力の１つがＬである組み合わせであり、３０２は４入力の２つがＬである組み合わせであり、３０３は４入力の３つがＬである組み合わせであり、３０４は４入力の全てがＬである組み合わせである。この場合は、図３（ｂ）に表示した１５通りのうち１１通りの入力パターンで複数のＮＭＯＳがオフ状態となり、リーク電流に起因する消費電力が大幅に減少している。
【００２２】
このように多入力論理ゲートでリーク電流低減効果が大きいのは次のような理由による。
（１）オフ状態のＭＯＳのドレイン・ソース間の電位差が小さくなる。図２（ｂ）の例により説明する。１つのＮＭＯＳのみがオフ状態の場合（２０１）には、オフ状態のＭＯＳのソース・ドレイン間の電位差は出力ノードＺｎと接地電位ＶＳＳとの電位差であり、これを例えばＶとする。一方、２つのＮＭＯＳがオフ状態の場合（２０２）には、電位差Ｖは２つの縦積みＮＭＯＳに分割して印加され、オフ状態のＭＯＳのソース・ドレイン間の電位差はそれぞれ約Ｖ／２となる。ソース・ドレイン間の電位差が小さくなることにより、ＭＯＳのしきい値電圧は高くなり、サブスレッショルド電流は大幅に小さくなる。
（２）特に３入力以上の論理ゲートの場合には、複数の縦積みＭＯＳがオフ状態になる確率が大きくなる。２入力論理ゲートでは１／４であるのに対し、３入力論理ゲートでは１／２、４入力論理ゲートでは１１／１６となる。これによりリーク電流に起因する平均消費電力は入力数（すなわち縦積みＭＯＳの数）が大きいほど、小さく抑えることが可能になる。このことは２入力論理ゲートの場合は低しきい値電圧のＭＯＳで構成することによるリーク電流に起因する消費電流の増加量が大きく、３入力以上の論理ゲートの場合は低しきい値電圧のＭＯＳで構成することによるリーク電流に起因する消費電流の増加が小さいことを意味する。
（３）縦積みＭＯＳの基板（ウェル）を図２（ａ）、図３（ａ）に示すように電源電位に接続することによりＮＭＯＳがオフ状態になった場合に基板バイアス効果が生じることにより、ＮＭＯＳのしきい値電圧が高くなり、サブスレッショルド電流が小さくなる。
【００２３】
なお、図２（ａ）、図３（ａ）はそれぞれＮＡＮＤ回路の例であるが、ＣＭＯＳ回路においてはＮＯＲ回路とＮＡＮＤ回路ではＮＭＯＳとＰＭＯＳに関して対称であり、図２（ｂ）、図３（ｂ）に関する議論はＮＯＲ回路にも当てはまる（この場合はＰＭＯＳが縦積みされる）。さらに、ＮＡＮＤ回路やＮＯＲ回路以外でもＡＮＤＮＯＲ回路などの複合論理ゲートを含む、どのような種類のゲートセルでも電源間に直列接続された同じ導電型の複数のＭＯＳを有する論理ゲートであれば適用することができる。
【００２４】
図１は本発明の代表的な実施例を示す図である。回路ブロック１１０はゲートセル（論理ゲート）１００〜１０８を含む。ここで、網掛けで示したゲートセル１０１、１０５はそれぞれ３入力ＮＯＲゲート、４入力ＮＡＮＤゲートであって、低しきい値電圧のＭＯＳで構成される。このように、１つの回路ブロックのうち、３入力以上の論理ゲートを低しきい値電圧のＭＯＳで構成される論理ゲートとする。また、２入力以下の論理ゲートについては高しきい値電圧のＭＯＳで構成される論理ゲートとする。
【００２５】
ここで、低しきい値電圧のＭＯＳで構成される論理ゲートのトランジスタレベルでの構成例を図４（ａ）及び図４（ｂ）に示す。これらの例では、３入力ＮＡＮＤ回路の例を示している。図４（ａ）の回路構成では、縦積み構造を形成する第１導電型のＭＯＳ（図４（ａ）の例ではＮＭＯＳ４０１，４０２，４０３）及びこれらの各ＭＯＳと相補に動作する第２導電型のＭＯＳ（ＰＭＯＳ４０５，４０６，４０７）を低しきい値ＭＯＳで構成する。図４（ｂ）の回路構成では、縦積み構造を形成する第１導電型のＭＯＳ（図４（ｂ）の例ではＮＭＯＳ４１１，４１２，４１３）は低しきい値ＭＯＳで構成し、これらの各ＭＯＳと相補に動作する第２導電型のＭＯＳ（ＰＭＯＳ４１５，４１６，４１７）を高しきい値ＭＯＳで構成する。図４（ｂ）の構成は図４（ａ）の構成に比べて動作速度において劣るが、入力信号の全てがＨであった場合にＭＯＳ４１５，４１６，４１７に流れるサブスレッショルド電流を抑制することができ、よりリーク電流による消費電流の増加を抑える効果がある。
【００２６】
なお、１つの回路ブロックに対して３種類以上のＭＯＳを利用する場合においても、本発明は適用できる。この場合も、縦積み構造を形成するＭＯＳにはもっともしきい値の低いＭＯＳを用いることが望ましい。また、縦積み構造を形成するＭＯＳのうちでさらにしきい値電圧を使い分ける場合には、ソースが電源線に直接接続されたＭＯＳのしきい値を高くすることが望ましい。
【００２７】
図５（ａ）を用いて本発明にかかる設計方法を説明する。論理記述５０１は、論理合成の対象となる回路の動作、機能を例えばＶＨＤＬ等の上位論理記述言語により記述したものである。制約条件５０２は、論理記述５０１を論理合成して得た回路が満たすべき遅延時間や消費電力についての仕様である。セルライブラリ５０３は、それぞれ基本的論理機能を実行可能な多数のゲートセル（例えば、インバータゲート、ＮＡＮＤゲート、複合論理ゲート等）の情報が含まれている。ゲートセルの情報としては、セルの論理機能、外形寸法、入力端子・出力端子の定義、入力端子・出力端子の位置、遅延時間、消費電力の情報を含む。
【００２８】
ここで、セルライブラリ５０３には、高しきい値ＭＯＳで構成され消費電力特性に優れたゲートセル群５２１と、低しきい値ＭＯＳで構成され高速動作可能なゲートセル群５３１とが含まれる。例えば、ゲートセル５２２は高しきい値ＭＯＳで構成されたインバータセルであり、ゲートセル５３２は低しきい値ＭＯＳで構成されたインバータセルである。ゲートセル５２２、５３２のトランジスタレベルでの回路図を図５（ｂ）に示す。インバータ５２２を構成するＰＭＯＳ，ＮＭＯＳは高しきい値ＭＯＳであり、インバータ５３２を構成するＰＭＯＳ，ＮＭＯＳは低しきい値ＭＯＳである。また、ゲートセル５２３は高しきい値ＭＯＳで構成された３入力ＮＡＮＤセルであり、ゲートセル５３３ａ，５３３ｂは低しきい値ＭＯＳで構成された３入力ＮＡＮＤセルである。ゲートセル５３３ａは例えば図４（ａ）で開示したタイプのもの、ゲートセル５３３ｂは例えば図４（ｂ）で開示したタイプのものである。一方、ゲートセル５２３は例えばその全てのトランジスタが高しきい値ＭＯＳにより構成される。もちろん、ゲートセル５３３ａまたはゲートセル５３３ｂのいずれか一方しか有さなくても構わない。また、同じ論理機能のゲートセルが、常に低しきい値ＭＯＳで構成されたゲートセルと高しきい値ＭＯＳで構成されたゲートセルの２種類を有することを必須とするものでもない。ただし、同じ論理機能を実行するゲートセルは外形寸法、入力端子・出力端子の位置は同じにしておくことが望ましい。後述するようにチャネルインプラでしきい値電圧を異ならせることにより実現可能である。
【００２９】
論理記述５０１、制約条件５０２、セルライブラリ５０３を用いて、論理合成５０４を実行する。論理合成５０４は、セルの割り当てステップ５１１と仕様確認ステップ５１２とを含む。セル割り当てステップ５１１では、論理記述５０１で記述された論理をその遅延時間等を推定して最適化し、セルライブラリ５０３に含まれるゲートセルを割り当てる。ここで、このセル割り当てステップにおいては、セル割り当て条件５１３に従う。すなわち、１入力論理ゲートは高しきい値ＭＯＳで構成されたゲートセルを含むゲートセル群５２１から、３入力以上の論理ゲートは低しきい値ＭＯＳで構成されたゲートセルを含むゲートセル群５３１から選択する。２入力論理ゲートについては、縦積みＭＯＳによるリーク電流低減効果が３入力以上の論理ゲートに比較して小さいこと、またいわゆるクリティカルパスを構成する論理ゲートはごく少数の論理ゲートであることから、２入力論理ゲートは高しきい値ＭＯＳで構成されたゲートセルを含むゲートセル群５２１から選択するようにすることが望ましい。
【００３０】
このセル割り当てステップ５１１により、ネットリスト５０５が得られる。ネットリスト５０５は論理合成対象とする回路をゲートセルの接続関係で表現したものである。仕様確認ステップ５１２において、このネットリスト５０５が制約条件５０２に規定された仕様（遅延時間・消費電力）を満たすかどうか、論理シミュレータ等を用いて回路の動作検証を行って確認する。
【００３１】
仕様を満たしていることが確認できれば、論理合成は終了する。仕様を満たさない場合には、ネットリスト５０５の修正が必要となる。一つの修正方法として、論理記述５０１を修正する方法がある。もう一つの修正方法としては、セル割り当て条件５１３を緩和して、論理合成５０４を再度行う方法がある。例えば、仕様を満たさないとして特定された経路上の論理ゲートのうち、ゲートセル群５２１に属するものをゲートセル群５３１に属するセルに変更する処理を行ってもよい。後者の修正方法は、従来技術の修正方法と同じである。しかし、本発明の設計方法においては、最初の論理合成においてある程度の高速化が進められていることから、従来技術に比べて修正のための繰り返し回数が少なくて済む。
【００３２】
これらの処理は、図示しない計算機システム上で実行されるものである。セル割り当てステップ５１１に対応する第１サブプログラム、仕様確認ステップ５１２に対応する第２サブプログラムを有する論理合成プログラムを計算機システムに読み込ませることで実行可能である。
【００３３】
図６に本発明を適用した半導体集積回路６００のモデルを示す。内部論理回路である回路ブロック６０２〜６０４は、図１に示した回路ブロック１１０に相当する。具体的には、これらの回路ブロックはＣＰＵ、ＦＰＵあるいはユーザの構成した論理回路である。Ｉ／Ｏブロック６０１はパッド６１１に対し出力バッファ６１２、入力バッファ６１３が接続される。入出力バッファ６１２，６１３の動作電圧は、他の回路ブロックの動作電圧よりも高いのが一般的である。内部バス６０５はそれぞれ信号線６２１，６２２により複数の回路ブロック６０２，６０４と接続され、またバスコントローラ６０６を介してＩ／Ｏブロック６０１に接続されている。回路ブロック及びＩ／Ｏブロックはこのように内部バスを介して接続されるのみならず、直接接続される場合もある。例えば、図６の例では、回路ブロック６０２と回路ブロック６０３、回路ブロック６０３と回路ブロック６０４、回路ブロック６０４とＩ／Ｏブロック６０１とはそれぞれ信号線６２３，６２４，６２５により相互に直接接続されている。
【００３４】
ここで、内部バス６０５を駆動するバスドライバ６２１ｂ、６２２ｂは、一般的にインバータ回路で構成される。しかしながら、内部バス６０５は大きな負荷容量を有するため、かかる用途に用いるインバータ回路としては駆動力不足による動作速度の低下を回避するために、低しきい値ＭＯＳで構成されたゲートセルを用いることが望ましい。バスドライバに限られず、ある程度信号線長の長い信号線６２３を駆動する信号線ドライバ（例えば、６２３ｄ）についても、低しきい値ＭＯＳで構成されたゲートセルを用いることが望ましい。ただし、比較的信号線長の短い信号線、あるいは駆動する負荷が小さい場合は高しきい値ＭＯＳで構成されたゲートセルを用いることが望ましい（例えば６２３ｂ）。このようにすれば信号線ドライバの多い半導体集積回路についてはその低消費電力化に効果がある。
【００３５】
一方、信号線６２４，６２５は配線長が長く、負荷容量も大きい。このような場合は、それぞれがリピータを構成する複数のドライバ（６２４ａ／ｂ，６２５ａ／ｂ）を用いる。このとき、ドライバを数段に渡って直列に接続して全体の駆動力を上げることで動作速度の低下を防止することにより、一つ一つのドライバの駆動力は小さくて済むので、高いしきい値ＭＯＳで構成されたゲートセルを用いることができる。また、高しきい値ＭＯＳで構成されたドライバを使用しているので、リーク電流による消費電力は小さい。
【００３６】
このように、低しきい値のドライバを用いるか、高しきい値のドライバを用いるか、あるいはリピータを構成する高しきい値のドライバを用いるかは、図５（ａ）において制約条件５０２及びセル割り当て条件５１３に含めておくことができる。すなわち、ゲートセルの出力が同一回路ブロックに含まれる他のゲートセルの入力に接続される場合には図５（ａ）に示したセル割り当て条件に従い、ゲートセルの出力が回路ブロックの外の回路要素を駆動する場合には個別に判断する。
【００３７】
図７は図６の半導体集積回路の断面図であり、各回路で用いられているＭＯＳの構造を示す。ＰＭＯＳはＮ型ウェルＮ−ｗｅｌｌ、ＮＭＯＳはＰ型ウェルＰ−ｗｅｌｌに構成されている。図７の例はいわゆる三重ウェル構造の半導体デバイスであって、Ｎ型ウェルＮ−ｗｅｌｌよりも深いＮ型ウェルＮＩＳＯが設けられ、Ｐ型基板とＰ型ウェルＰ−ｗｅｌｌとを分離している。なお、ｇ９０１〜ｇ９０６はゲート電極、ｏ９０１〜ｏ９０６はゲート絶縁膜、ｃ９０１〜ｃ９０６はチャネル形成層、ｄ９０１ｓ〜ｄ９０６ｓはソース拡散領域、ｄ９０１ｄ〜ｄ９０６ｄはドレイン拡散領域をそれぞれ示している。
【００３８】
ＰＭＯＳＴＰ０３及びＮＭＯＳＴＮ０３は、それぞれ入出力バッファ（図６の６１２，６１３）を構成するトランジスタである。上記したように、入出力バッファには高い電圧が印加される。例えば、入出力バッファの動作電圧は、３．３Ｖであるのに対して、他の論理ブロックの動作電圧は１．０Ｖである。そのため、ゲート絶縁膜ｏ９０５，ｏ９０６は他の回路ブロックを構成するトランジスタよりも厚いゲート絶縁膜（ＳｉＯ2層８ｎｍ）が用いられている。また、しきい値電圧も半導体集積回路中でもっとも高いしきい値電圧が用いられ、例えば、ＴＰ０３のしきい値電圧Ｖｔｈ３Ｐは−０．７Ｖ、ＴＮ０３のしきい値電圧Ｖｔｈ３Ｎは０．７Ｖである。
【００３９】
ＰＭＯＳＴＰ０１，ＴＰ０２及びＮＭＯＳＴＮ０１，ＴＮ０２は図６に例示した回路ブロック６０２〜６０５に用いられるＭＯＳである。これらのゲート絶縁膜厚は（ＳｉＯ2層３．２ｎｍ）であって、入出力バッファに用いられるトランジスタのそれと比較して薄い。
【００４０】
ＭＯＳＴＰ０１，ＴＮ０１は、本発明の高しきい値ＭＯＳで構成されたゲートセル、図４（ｂ）に示したように低しきい値ＭＯＳで構成されたゲートセルの一部（ＭＯＳ４１５〜４１７）で用いられるＭＯＳである。例えば、ＴＰ０１のしきい値電圧Ｖｔｈ１Ｐは−０．４Ｖ、ＴＮ０１のしきい値電圧Ｖｔｈ１Ｎは０．４Ｖである。また、ＭＯＳＴＰ０２，ＴＮ０２は、本発明の低しきい値ＭＯＳで構成されたゲートセルで用いられるＭＯＳであって、図４（ａ）のＭＯＳ４０１〜４０７及び図４（ｂ）のＭＯＳ４１５〜４１７に相当する。例えば、ＴＰ０２のしきい値電圧Ｖｔｈ２Ｐは−０．３Ｖ、ＴＮ０２のしきい値電圧Ｖｔｈ２Ｎは０．３Ｖである。
【００４１】
周知のように、ＴＰ０１とＴＰ０２またはＴＮ０１とＴＮ０２でしきい値電圧を調整する方法は多数ある。例えば、ゲート絶縁膜厚を変える、ゲート長を変えることによってしきい値電圧を調整することができる。しかし、図７に示すようにチャネルインプラにより、ゲート電極下のチャネル形成領域の不純物濃度を変えることによりしきい値電圧を調整することが望ましいといえる。ゲート絶縁膜厚を変える場合にはマスク枚数が増えるおそれがあり、ゲート長を変える場合には同じ論理機能を有するゲートセルでセルサイズが変わってしまうおそれもある。このことから、チャネルインプラによりしきい値電圧を調整することが望ましいといえる。
【００４２】
以上、実施例に則して本発明を説明した。本発明の本質が保たれる限り、種々の変形が可能である。例えば、本発明の半導体集積回路に対して、公知の電源スイッチや基板バイアス制御によりスタンバイ時の消費電力を低減する機構を設けることも可能である。
【００４３】
【発明の効果】
本発明によって、回路の動作速度とリーク電流による消費電力のバランスをとれた半導体集積回路を提供できる。
【００４４】
さらに、当該半導体集積回路を短期間に論理合成可能な設計方法を提供できる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の回路ブロックの一例を示す図である。
【図２】図２（ａ）は３入力ＮＡＮＤの回路図であり、図２（ｂ）は３入力ＮＡＮＤ回路における入力状態に対するリーク電流に起因する消費電力を説明するための図である。
【図３】図３（ａ）は４入力ＮＡＮＤの回路図であり、図３（ｂ）は４入力ＮＡＮＤ回路における入力状態に対するリーク電流に起因する消費電力を説明するための図である。
【図４】図４（ａ）は、低しきい値ＭＯＳで構成した論理ゲート（３入力ＮＡＮＤ）の第１の構成例であり、図４（ｂ）は、低しきい値ＭＯＳで構成した論理ゲート（３入力ＮＡＮＤ）の第２の構成例を示す図である。
【図５】図５（ａ）は、本発明の半導体集積回路の設計方法を示す図であり、図５（ｂ）は、図５（ａ）に示すセルライブラリ内に有するゲートセルのトランジスタレベルにおけるインバータ回路例を示す図である。
【図６】本発明を適用した半導体集積回路を示す図である。
【図７】本発明の半導体集積回路のＭＯＳの断面を示す図である。
【符号の説明】
１００〜１０８：論理ゲート、１１０，６０２〜６０４：内部回路ブロック、６００：半導体集積回路、６０１：Ｉ／Ｏブロック、６１１：パッド、６１２：出力バッファ、６１３：入力バッファ、６０５：内部バス、６０６：バスコントローラ、６２１〜６２５：信号線。
Claims (11)
- 第１動作電位点と、
第２動作電位点と、
上記第１動作電位点と上記第２動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに上記第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない複数の第１論理ゲートと、
上記第１動作電位点と上記第２動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには少なくとも３以上の前記第 1 絶縁ゲート型電界効果トランジスタと同じ第１導電型の第２絶縁ゲート型電界効果トランジスタを含む複数の第２論理ゲートとを有しており、
上記少なくとも３以上の第２絶縁ゲート型電界効果トランジスタのゲートは、夫々独立した信号が入力され、
上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値よりも小さいことを特徴とする半導体集積回路。 - 請求項１に記載の半導体集積回路において、
上記第１論理ゲート及び上記第２論理ゲートはＣＭＯＳ論理ゲートであり、上記第２論理ゲートは、上記第２絶縁ゲート型電界効果トランジスタと入力信号を共通とする第２導電型の第３絶縁ゲート型電界効果トランジスタを有することを特徴とする半導体集積回路。 - 請求項２に記載の半導体集積回路において、
上記第３絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値よりも大きいことを特徴とする半導体集積回路。 - 請求項２に記載の半導体集積回路において、
上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値と上記第３絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値との差は、上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値と上記第３絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値との差よりも大きいことを特徴とする半導体集積回路。 - 請求項１に記載の半導体集積回路において、
上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値と上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値との相違は、それぞれのチャネル形成領域の不純物濃度を変えることによって形成したことを特徴とする半導体集積回路。 - 請求項１に記載の半導体集積回路において、
上記複数の第１論理ゲートと上記複数の第２論理ゲートとを含む内部回路ブロックと、入出力バッファを含むＩ／Ｏブロックとを有し、上記入出力バッファを構成する絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値よりも大きいことを特徴とする半導体集積回路。 - 請求項６に記載の半導体集積回路において、
上記入出力バッファを構成する絶縁ゲート型電界効果トランジスタのゲート絶縁膜厚は、上記第１絶縁ゲート型電界効果トランジスタのゲート絶縁膜厚及び上記第２絶縁ゲート型電界効果トランジスタのゲート絶縁膜厚よりも厚いことを特徴とする半導体集積回路。 - 基本的論理機能を実行可能なゲートセルの情報を含むセルライブラリを用いて半導体集積回路を設計する設計方法であって、
上位論理記述言語により記述された論理記述に上記セルライブラリに格納されたゲートセルを割り当ててネットリストを生成する第１ステップと、
生成されたネットリストの特性がその要求仕様を満たすかどうか検証する第２ステップとを有し、
上記セルライブラリは、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに上記第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない第１及び第２論理ゲートと、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには夫々の入力信号が独立である少なくとも３以上の前記第１絶縁ゲート型電界効果トランジスタと同じ導電型の第２絶縁ゲート型電界効果トランジスタを含む第３及び第４論理ゲートの情報を含み、
上記第１論理ゲートの上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第２論理ゲートの上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値より大きく、
上記第３論理ゲートの上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第４論理ゲートの上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値より大きく、
上記第１ステップにおいて、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに上記第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない論理ゲートととしては、上記第１論理ゲートを選択し、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには夫々の入力信号が独立である少なくとも３以上の前記第 1 絶縁ゲート型電界効果トランジスタと同じ第１導電型の第２絶縁ゲート型電界効果トランジスタを含む論理ゲートとしては、上記第４論理ゲートを選択するセル割り当て条件にしたがって、ゲートセルを割り当てることを特徴とする設計方法。 - 請求項８に記載の設計方法において、
上記セルライブラリは、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに２個の前記第１絶縁ゲート型電界効果トランジスタと同じ導電型の第３絶縁ゲート型電界効果トランジスタを含む第５及び第６論理ゲートの情報を更に含み、
上記第５論理ゲートの上記第３絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第６論理ゲートの上記第３絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値より高く、
上記セル割り当て条件において、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに２個の同じ導電型の第３絶縁ゲート型電界効果トランジスタを含む論理ゲートとしては、上記第５論理ゲートを選択する条件を含むことを特徴とする設計方法。 - 請求項８に記載の設計方法において、
上記セル割り当て条件において、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに上記第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない論理ゲートが駆動能力を要求される場合には、上記第２論理ゲートを選択する条件を含むことを特徴とする設計方法。 - 基本的論理機能を実行可能なゲートセルの情報を含み、かつ同じ基本論理機能を実行する複数のゲートセルの情報を含むセルライブラリを用いて半導体集積回路を設計するためのプログラムであって、
上位論理記述言語により記述された論理記述に上記セルライブラリに格納されたゲートセルを割り当ててネットリストを生成する第１サブプログラムと、
生成されたネットリストの特性がその要求仕様を満たすかどうか検証する第２サブプログラムとを有し、
上記ライブラリには、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに上記第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない第１及び第２論理ゲートと、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには夫々の入力信号が独立である少なくとも３以上の前記第１絶縁ゲート型電界効果トランジスタと同じ導電型の第２絶縁ゲート型電界効果トランジスタを含む第３及び第４論理ゲートの情報を含み、
上記第１論理ゲートの上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第２論理ゲートの上記第１絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値より大きく、
上記第３論理ゲートの上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第４論理ゲートの上記第２絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値より大きく、
上記第１サブプログラムの実行にあたって、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第１絶縁ゲート型電界効果トランジスタを含むとともに上記第１絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない論理ゲートととしては、上記セルライブラリの上記第１論理ゲートを選択し、動作電位点間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには夫々の入力信号が独立である少なくとも３以上の前記第 1 絶縁ゲート型電界効果トランジスタと同じ導電型の第２絶縁ゲート型電界効果トランジスタを含む論理ゲートとしては、上記第４論理ゲートを選択するセル割り当て条件を有することを特徴とするプログラム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216387A JP4090222B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム |
| KR1020020025237A KR100898192B1 (ko) | 2001-07-17 | 2002-05-08 | 반도체 집적회로, 그 반도체 집적회로의 설계방법 및 그반도체 집적회로 설계용 프로그램 |
| US10/173,035 US6653868B2 (en) | 2001-07-17 | 2002-06-18 | Semiconductor integrated circuit, method and program for designing the semiconductor integrated circuit |
| US10/671,474 US6934923B2 (en) | 2001-07-17 | 2003-09-29 | Semiconductor integrated circuit, method and program for designing the semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216387A JP4090222B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031676A JP2003031676A (ja) | 2003-01-31 |
| JP4090222B2 true JP4090222B2 (ja) | 2008-05-28 |
Family
ID=19050869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001216387A Expired - Fee Related JP4090222B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6653868B2 (ja) |
| JP (1) | JP4090222B2 (ja) |
| KR (1) | KR100898192B1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7136888B2 (en) | 2000-08-04 | 2006-11-14 | Arithmatica Limited | Parallel counter and a logic circuit for performing multiplication |
| GB2373602B (en) * | 2001-03-22 | 2004-11-17 | Automatic Parallel Designs Ltd | A multiplication logic circuit |
| US7260595B2 (en) * | 2002-12-23 | 2007-08-21 | Arithmatica Limited | Logic circuit and method for carry and sum generation and method of designing such a logic circuit |
| US7042246B2 (en) * | 2003-02-11 | 2006-05-09 | Arithmatica Limited | Logic circuits for performing threshold functions |
| JP4683833B2 (ja) * | 2003-10-31 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 機能回路及びその設計方法 |
| JP4267476B2 (ja) | 2004-02-16 | 2009-05-27 | 株式会社東芝 | 半導体集積回路の設計方法、設計装置および検査装置 |
| JP2005268536A (ja) * | 2004-03-18 | 2005-09-29 | Matsushita Electric Ind Co Ltd | プログラマブル・ロジック・デバイスおよびその設計方法 |
| CN1314204C (zh) * | 2004-05-14 | 2007-05-02 | 清华大学 | 一种降低大规模集成电路中电路功耗的方法 |
| JP4562456B2 (ja) * | 2004-08-20 | 2010-10-13 | パナソニック株式会社 | 半導体集積回路 |
| US7281230B2 (en) * | 2005-04-20 | 2007-10-09 | Taiwan Semiconductor Manufacturing Company | Method of using mixed multi-Vt devices in a cell-based design |
| JP2007109983A (ja) * | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置、電子機器及び半導体集積回路装置の製造方法 |
| JP4702179B2 (ja) * | 2006-05-22 | 2011-06-15 | 株式会社デンソー | Ａ／ｄ変換回路 |
| US7570081B1 (en) * | 2006-08-30 | 2009-08-04 | Sun Microsystems, Inc. | Multiple-output static logic |
| JP5230251B2 (ja) | 2008-04-25 | 2013-07-10 | パナソニック株式会社 | 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造 |
| US8924902B2 (en) * | 2010-01-06 | 2014-12-30 | Qualcomm Incorporated | Methods and circuits for optimizing performance and power consumption in a design and circuit employing lower threshold voltage (LVT) devices |
| US8539272B1 (en) * | 2010-07-08 | 2013-09-17 | Qualcomm Incorporated | Reducing leakage current during low power mode |
| US8576653B2 (en) | 2011-07-01 | 2013-11-05 | United Microelectronics Corp. | Hidden refresh method and operating method for pseudo SRAM |
| US8650520B2 (en) | 2011-07-01 | 2014-02-11 | United Microelectronics Corp. | Integrated circuit module and manufacturing methods and application thereof |
| US8692608B2 (en) | 2011-09-19 | 2014-04-08 | United Microelectronics Corp. | Charge pump system capable of stabilizing an output voltage |
| US9030221B2 (en) | 2011-09-20 | 2015-05-12 | United Microelectronics Corporation | Circuit structure of test-key and test method thereof |
| US8395455B1 (en) | 2011-10-14 | 2013-03-12 | United Microelectronics Corp. | Ring oscillator |
| US8421509B1 (en) | 2011-10-25 | 2013-04-16 | United Microelectronics Corp. | Charge pump circuit with low clock feed-through |
| US8588020B2 (en) | 2011-11-16 | 2013-11-19 | United Microelectronics Corporation | Sense amplifier and method for determining values of voltages on bit-line pair |
| US8493806B1 (en) | 2012-01-03 | 2013-07-23 | United Microelectronics Corporation | Sense-amplifier circuit of memory and calibrating method thereof |
| CN103382023B (zh) * | 2012-05-04 | 2015-07-01 | 清华大学 | 碳纳米管结构及其制备方法 |
| US9004755B2 (en) | 2012-07-23 | 2015-04-14 | United Microelectronics Corporation | Temperature sensor using delay circuit |
| US8970197B2 (en) | 2012-08-03 | 2015-03-03 | United Microelectronics Corporation | Voltage regulating circuit configured to have output voltage thereof modulated digitally |
| US8724404B2 (en) | 2012-10-15 | 2014-05-13 | United Microelectronics Corp. | Memory, supply voltage generation circuit, and operation method of a supply voltage generation circuit used for a memory array |
| US8669897B1 (en) | 2012-11-05 | 2014-03-11 | United Microelectronics Corp. | Asynchronous successive approximation register analog-to-digital converter and operating method thereof |
| US8711598B1 (en) | 2012-11-21 | 2014-04-29 | United Microelectronics Corp. | Memory cell and memory cell array using the same |
| US8873295B2 (en) | 2012-11-27 | 2014-10-28 | United Microelectronics Corporation | Memory and operation method thereof |
| US8643521B1 (en) | 2012-11-28 | 2014-02-04 | United Microelectronics Corp. | Digital-to-analog converter with greater output resistance |
| US8953401B2 (en) | 2012-12-07 | 2015-02-10 | United Microelectronics Corp. | Memory device and method for driving memory array thereof |
| US9030886B2 (en) | 2012-12-07 | 2015-05-12 | United Microelectronics Corp. | Memory device and driving method thereof |
| US8917109B2 (en) | 2013-04-03 | 2014-12-23 | United Microelectronics Corporation | Method and device for pulse width estimation |
| US9105355B2 (en) | 2013-07-04 | 2015-08-11 | United Microelectronics Corporation | Memory cell array operated with multiple operation voltage |
| US8947911B1 (en) | 2013-11-07 | 2015-02-03 | United Microelectronics Corp. | Method and circuit for optimizing bit line power consumption |
| US8866536B1 (en) | 2013-11-14 | 2014-10-21 | United Microelectronics Corp. | Process monitoring circuit and method |
| US20150162277A1 (en) | 2013-12-05 | 2015-06-11 | International Business Machines Corporation | Advanced interconnect with air gap |
| US9143143B2 (en) | 2014-01-13 | 2015-09-22 | United Microelectronics Corp. | VCO restart up circuit and method thereof |
| US11055463B1 (en) * | 2020-04-01 | 2021-07-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods for gate array with partial common inputs |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209710B1 (ko) * | 1996-07-31 | 1999-07-15 | 구본준 | 디램 및 그의 제조 방법 |
| JP3777768B2 (ja) | 1997-12-26 | 2006-05-24 | 株式会社日立製作所 | 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法 |
| KR100533375B1 (ko) * | 1998-12-30 | 2006-02-21 | 주식회사 하이닉스반도체 | 듀얼 게이트전극 형성방법_ |
| JP2001015704A (ja) * | 1999-06-29 | 2001-01-19 | Hitachi Ltd | 半導体集積回路 |
| KR100358070B1 (ko) * | 1999-12-27 | 2002-10-25 | 주식회사 하이닉스반도체 | 멀티 비트 플래쉬 메모리 셀 및 이를 이용한 프로그램 방법 |
| WO2002050910A1 (fr) * | 2000-12-01 | 2002-06-27 | Hitachi, Ltd | Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant |
-
2001
- 2001-07-17 JP JP2001216387A patent/JP4090222B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-08 KR KR1020020025237A patent/KR100898192B1/ko not_active IP Right Cessation
- 2002-06-18 US US10/173,035 patent/US6653868B2/en not_active Expired - Lifetime
-
2003
- 2003-09-29 US US10/671,474 patent/US6934923B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6653868B2 (en) | 2003-11-25 |
| JP2003031676A (ja) | 2003-01-31 |
| KR100898192B1 (ko) | 2009-05-18 |
| US6934923B2 (en) | 2005-08-23 |
| US20030016055A1 (en) | 2003-01-23 |
| KR20030006958A (ko) | 2003-01-23 |
| US20040075470A1 (en) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090222B2 (ja) | 半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム | |
| US6515521B2 (en) | Semiconductor integrated circuit for low power and high speed operation | |
| US7129741B2 (en) | Semiconductor integrated circuit device, storage medium on which cell library is stored and designing method for semiconductor integrated circuit | |
| US6781409B2 (en) | Apparatus and methods for silicon-on-insulator transistors in programmable logic devices | |
| US6593799B2 (en) | Circuit including forward body bias from supply voltage and ground nodes | |
| US6100751A (en) | Forward body biased field effect transistor providing decoupling capacitance | |
| US7652333B2 (en) | Semiconductor integrated circuit | |
| US6426261B1 (en) | Logic circuit and its fabrication method | |
| US8390331B2 (en) | Flexible CMOS library architecture for leakage power and variability reduction | |
| JPH1074843A (ja) | 多電源集積回路および多電源集積回路システム | |
| US7504854B1 (en) | Regulating unused/inactive resources in programmable logic devices for static power reduction | |
| JP2007110254A (ja) | 集積回路 | |
| JP3883319B2 (ja) | 待機時電流減少回路 | |
| US20050097496A1 (en) | High-speed and low-power logical unit | |
| Kawanami et al. | Optimal set of body bias voltages for an FPGA with field-programmable V/sub th/components | |
| Kawanami et al. | Optimization of the body bias voltage set (BBVS) for Flex Power FPGA | |
| JP2004172627A (ja) | 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法 | |
| Jayapal et al. | Precharge Node Based Variable Forward Body Bias for Low-Energy LSIs | |
| Pedram et al. | Circuit and design automation techniques for leakage minimization of CMOS VLSI circuits | |
| JPH11136121A (ja) | 半導体集積回路、マクロセル、基本セルおよびトランジスタアレイ | |
| TW201304414A (zh) | 多通道長度之次臨界電壓電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4090222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |