JP4079671B2 - Power supply device - Google Patents

Power supply device Download PDF

Info

Publication number
JP4079671B2
JP4079671B2 JP2002104169A JP2002104169A JP4079671B2 JP 4079671 B2 JP4079671 B2 JP 4079671B2 JP 2002104169 A JP2002104169 A JP 2002104169A JP 2002104169 A JP2002104169 A JP 2002104169A JP 4079671 B2 JP4079671 B2 JP 4079671B2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
current
terminal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002104169A
Other languages
Japanese (ja)
Other versions
JP2003298779A (en
Inventor
雅博 西山
隆士 太矢
高志 加藤
雅夫 神尾
和彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2002104169A priority Critical patent/JP4079671B2/en
Publication of JP2003298779A publication Critical patent/JP2003298779A/en
Application granted granted Critical
Publication of JP4079671B2 publication Critical patent/JP4079671B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は給電装置に関し、例えば加入者端末に通話電流を供給する加入者回路の給電回路などに適用して好適なものである。
【0002】
【従来の技術】
加入者回路は小型化、低価格化を期して半導体基板上に多くの回路要素を実現するようになってきている。このため加入者回路における全て或いは一部のインダクタンス素子としてもコイルを利用しない、次の文献1に記載された電子化インダクタンス回路がある。
【0003】
文献1:特開平11−340786号公報
この電子化インダクタンス回路の構成を図3に示す。
【0004】
図3において当該電子化インダクタンス回路は、図3(A)に示すNPN型電子化インダクタンス回路13及び、図3(B)に示すPNP型電子化インダクタンス回路12にて構成されている。ここで、図3(A)のNPN型電子化インダクタンス回路13と図3(B)のPNP型電子化インダクタンス回路12は使用しているトランジスタの型が、NPN型であるかPNP型であるかが相違するだけであり、それ以外の点は、同様の構成であり、同様の動作となる。
【0005】
図3(A)に示すNPN型電子化インダクタンス回路13において、端子AIはNPN型トランジスタTrのコレクタ及び抵抗R1の一端に接続され、トランジスタTrのエミッタは抵抗R2の一端に接続され、抵抗R2の他端は端子AOとコンデンサC1の一端に接続される。トランジスタTrのべースは、抵抗R3及びコンデンサC2の並列回路でなるフィルタに接続されている。抵抗R3とコンデンサC2の他端の接続点は抵抗R1の他端とコンデンサC1の他端及び電流源I1に接続されている。
【0006】
なお、電流源I1による電流方向は、抵抗R1とコンデンサC1の接続点から当該電流源I1へ電流を流出させる方向である。
【0007】
次に、当該電子化インダクタンス回路13の直流電流(通話電流)の通過機能を、図3(A)を用いて説明する。直流電流は、端子AI→NPNトランジスタのコレクタ、エミッタ→抵抗R2→端子AOの順に流れる。端子AIの直流動作点(両端子AI−AO間の電圧降下)を求めると、トランジスタTrの直流電流増幅率hfeが十分に高くてべース電流を無視すれば、抵抗R1の電圧降下と、トランジスタTrのべース−エミッタ間の電圧降下VBEと、抵抗R2の電圧降下の和になるので、次の式(1)で表すことができる。ここでは、抵抗R3及びコンデンサC2でなるフィルタでの電圧降下は無視している。
【0008】
AI−AO間の電圧降下=R1×I1+VBE+R2×IL…(1)
次に交流インピーダンスについて説明する。
【0009】
抵抗R1はR2に比べて十分大きく、しかもトランジスタTrのhfeが十分に高いので、抵抗R1に流れる交流電流は無視でき、また、定電流源I1の交流インピーダンスは抵抗R1及びR2に比べて十分高く無視できるため、結局、AI−AO間の交流インピーダンスは、次の式(2)にて表すことができる。
【0010】
AI−AO間の交流インピーダンス
=jω((1/gm+R2)×C1×R1)+1/gm+R2…(2)
gm:トランジスタTrの相互コンダクタンス
【0011】
【発明が解決しようとする課題】
ところで、上述した電子化インダクタンス回路を用いて構成する加入者回路内の給電回路は、図2のような構成を持つものと考えられる。
【0012】
ここで、図3(A)に示すNPN型電子化インダクタンス回路の端子AO及び端子AIは図2のAO,AIに対応し、図3(B)に示すPNP型電子化インダクタンス回路の端子BO及び端子BIは図2のBO,BIに対応する。
【0013】
図2において、通常、加入者端末に通話電流を供給する場合では、交流特性を確保する為に、加入者用給電源16は交流伝送回路8に対し交流差動インピーダンスを高くしなければならず、高インダクタンス素子が必要となる。
【0014】
また、このインダクタンス素子は、大きなインダクタンス値を必要とするから、単純なインダクタンスでは部品形状が大きくなり、実装面積が厳しくなる。その為、トランジスタ、抵抗、コンデンサを組み合わせ、図3に示すような電子化インダクタンス回路を用いる。
【0015】
ここで図2に示す回路では、加入者用給電源16→電流・電圧モニタ回路15→PNP型電子化インダクタンス回路12のBI端子→BO端子→加入者側→NPN型電子化インダクタンス回路13のAI端子→AO端子→電流・電圧モニタ回路15→加入者用給電源16のルートで通話電流が流れる。ここで、加入者用給電源16は、前記式(2)に示されるように、交流系伝送回路8にて扱う交流信号に対し、高インピーダンスになる。
【0016】
また、ダイヤルパス(以下、「DP」と記す)等のパルス信号が加入者側から印加された場合、通常このパルス信号の検出は電流・電圧モニタ回路15にて検出し、その検出結果の出力信号は信号処理回路14にて、信号処理され上位装置(図示せず)へ送られる。しかし、電子化インダクタンス回路を動作させたままにすると、図3に示すコンデンサC1の充放電により、検出に遅延及び歪みを生じ、正確な信号を上位装置に送出できなくなる。その為、DP等のパルス信号が印加される場合は、ショートスイッチ10,11にて電子化インダクタンス回路12,13をショートすることで、遅延及び歪みを解消することができる。
【0017】
ところが、このショートスイッチ10,11が接続される加入者線には、(後述するように、正常時でも最大で例えば130mA程度の)大電流が流れ、(例えば200V程度の)高電圧が印加され得るため、当該加入者線への給電ルート上に位置する当該ショートスイッチ10,11には、このような大電流や高電圧に耐えて安定的に動作することのできる電気的性能が要求される。
【0018】
この要求を満足することのできる部品は、実際上、定格値の大きい特別なスイッチ部品に限定される。このような特別な部品としては、例えば、一部の半導体スイッチや、機械式のリレーがあげられる。
【0019】
しかしながら当該半導体スイッチは高価であり、また機械式リレーは形状が大きく、小型化・多機能化が求められる加入者回路においては、その数が多いと、実装面積的インパクトが大きすぎる為、小型化・多機能化の要求にこたえることを難しくするという欠点があった。
【0020】
このため、給電回路自体を小型化し、低価格化することが求められる。
【0021】
【課題を解決するための手段】
かかる課題を解決するために、本発明では、平衡伝送路上に配置され、この平衡伝送上に接続される端末に電流を供給する給電装置において、入力端子及び出力端子を有し、これら入力端子及び出力端子間に、トランジスタの2個の非制御端と第1の抵抗とを直列に接続していると共に第2の抵抗とコンデンサとを直列に接続しており、第2の抵抗及びコンデンサの接続点が上記トランジスタの制御端に接続していると共に直流動作点を決定するための電流源にも接続している電子化インダクタンス回路を備え、電子化インダクタンス回路が、当該回路内で所定のパルス状信号を伝送するとき、コンデンサを当該回路から切断する切断動作を行う切断スイッチ手段を備えると共に、切断スイッチ手段が切断動作を実行しているとき、コンデンサに対して充電する切断時充電手段を備えることを特徴とする。
【0022】
【発明の実施の形態】
(A)実施形態
以下、本発明にかかる給電装置の実施形態について説明する。
【0023】
第1〜第4の実施形態に共通する特徴は、上述した素子ショートスイッチ10,11に相当する特別なスイッチ部品の数を低減することにより、低価格で小型化や多機能化の要求にこたえることが容易な給電回路を提供することにある。
【0024】
(A−1〉第1の実施形態の構成
本実施形態にかかる給電回路の全体構成例を図1に示す。この給電回路は、図2に示した給電回路に対応するものである。
【0025】
図1において、当該給電回路は、交流系伝送回路1と、PNP型電子化インダクタンス回路3と、NPN型電子化インダクタンス回路4と、信号処理回路5と、電流・電圧モニタ回路6と、加入者用給電源7とを備えている。
【0026】
このうち加入者用給電源7は電流・電圧モニタ回路6に接続されており、電流・電圧モニタ回路6の検出結果出力信号DTは信号処理回路5に送られる。
【0027】
PNP型電子化インダクタンス回路3のBI端子とNPN型電子化インダクタンス回路4のAO端子に接続されているこの電流・電圧モニタ回路6は、通話電流ILの値を検出し、その検出結果を前記検出結果出力信号DTとして出力する回路である。前記DP等のパルス信号が加入者側から印加された場合、このパルス信号が通話電流ILの電流値の変化に反映されるため、出力信号DTを検査することにより、パルス信号の有無を検出することが可能である。当該検査を実行するのは、検出結果信号DTを受け取る前記信号処理回路5である。
【0028】
信号処理回路5からは、当該検査の結果を反映した制御信号CSが上位装置へ出力される。
【0029】
なお、前記PNP型電子化インダクタンス回路3と、NPN型電子化インダクタンス回路4の各端子は、アルファベットの右側に「I」を付したものが入力端子を示し、「O」を付したものが出力端子を示す。したがって、AI,BIは入力端子であり、AO,BOは出力端子である。
【0030】
また、加入者線A2,B2と上位装置2とのあいだに介在する交流系伝送回路1は、加入者線A2,B2上と上位装置2とのあいだで、交流信号の伝送を行う部分である。
【0031】
PNP型電子化インダクタンス回路3のBO端子及びNPN型電子化インダクタンス回路4のAI端子は、交流系伝送回路1及び加入者線A2、B2に接続されている。
【0032】
前記NPN型電子化インダクタンス回路4の回路構成例を図6(A)に示し、PNP型電子化インダクタンス回路3の回路構成例を図6(B)に示す。
【0033】
電子化インダクタンス回路3,4に求められるインダクタンス値はかなり大きいため、当該インダクタンス値を単純にコイルを用いて実現しようとすると、必然的に形状も大きくなって実装が困難になり、諸種の不利益が発生する。
【0034】
そこで、このような不利益を回避するため、トランジスタやOPアンプなどの能動素子と、コンデンサ・抵抗などの受動素子を組み合わせて、等価的に必要なインダクタンス値を実現したものが、この電子化インダクタンス回路である。
【0035】
(A−1−1)電子化インダクタンス回路の構成例
図6(A)に示すNPN型電子化インダクタンス回路4において、端子AIはNPNトランジスタTrのコレクタ及び抵抗R1の一端に接続され、トランジスタTrのエミッタは抵抗R2の一端に接続され、抵抗R2の他端は端子AOとコンデンサC1に接続される。またトランジスタTrのベースは、抵抗R3及びコンデンサC2の並列回路でなるフィルタに接続されている。
【0036】
抵抗R3とコンデンサC2の他端の接続点は抵抗R1の他端とスイッチ(ON・OFスイッチ)SW1と電流源I1に接続されており、スイッチSW1の他端はコンデンサC1の他端と接続されている。
【0037】
なお、電流源I1による電流方向は、抵抗R1とコンデンサC1の接続点から当該電流源I1に電流を流出させる方向である。
【0038】
また、前記スイッチSW1は、外部からの制御信号によって、ON状態またはOFF状態とされるものである。具体的には、前記DPのパルス信号が印加されていない場合には、ON状態とされる。
【0039】
前記DPのパルス信号が印加されるときに、当該スイッチSW1をOFF状態とすることで、コンデンサC1が電子化インダクタンス回路4から切り離されるため、DP信号が、遅延したり歪んだりすることがなくなる。
【0040】
なお、図6(A)に示す当該NPN型電子化インダクタンス回路4の端子AO及び端子AIは、図1に示すAO,AIに対応する。
【0041】
一方、図6(B)に示す本実施形態のPNP型電子化インダクタンス回路3は、当該NPN型電子化インダクタンス回路4に比べ、トランジスタの型がNPNとPNPに置き換わっただけの対称的な構成を備えている。すなわち、PNP型電子化インダクタンス回路3とNPN型電子化インダクタンス回路4は、平衡型の回路構成を持っている。
【0042】
したがって、当該PNP型電子化インダクタンス回路3の端子BO及び端子BIは、図1のBO,BIに対応する。
【0043】
以上の構成では、給電回路全体として、2つのスイッチ(2つのSW1)を有することとなるが、最大130mA程度の大電流を流したり、200V程度の高電圧が印加され得るスイッチは存在せず、2つのスイッチSW1には、わずかの電流しか流れず、わずかの電圧しか印加されないため、当該スイッチSW1のために回路が大規模化したり、高価格化することはない。
【0044】
以下、上記のような構成を有する本実施形態の動作について説明する。
【0045】
(A−2)第1の実施形態の動作
まずNPN型電子化インダクタンス回路4の動作原理について説明を行う。NPN型電子化インダクタンス回路4において、直流電流(通話電流)ILは、端子AI→NPNトランジスタTrのコレクタ、エミッタ→抵抗R2→端子AOの順に流れる。端子AIの直流動作点(両端子間AI−AO間の電圧降下)を求めると、トランジスタTrの直流電流増幅率hfeが十分に高くてベース電流を無視すれば、抵抗R1の電圧降下と、トランジスタTrのべース−エミッタ間の電圧降下VBEと、抵抗R2の電圧降下の和になるので、前記式(1)に等しい次の式(3)で表すことができる。
【0046】
AI−AO間の電圧降下=R1×I1+VBE+R2×IL…(3)
なお、当該式(3)を求めるにあたり、抵抗R3及びコンデンサC2でなるフィルタでの電圧降下は無視している。
【0047】
通話電流ILの値は、状況に応じ、例えば、0〜130mA程度の範囲内で動的に変化する。したがって、加入者線A2、B2上には最大で130mA程度の大電流が流れることになる。
【0048】
次に、スイッチSW1がON状態にある場合のAI−AO間の交流インピーダンスは、抵抗R1がR2に比べて十分大きく、しかもトランジスタTrのhfeが十分に高いとすると、抵抗R1に流れる交流電流は無視でき、また、定電源I1の交流インピーダンスは抵抗R1及びR2に比べて十分高いので、無視できる、ため、前記式(2)に等しい次の式(4)にて表すことができる。
【0049】
AI−AO間の交流インピーダンス
=jω((1/gm+R2)×C1×R1)+1/gm+R2…(4)
gm:トランジスタTrの相互コンダクタンス
当該NPN型電子化インダクタンス回路4と対称的な構成(対応する各定数の値も同じ)を持つ前記PNP型電子化インダクタンス回路3が、当該NPN型電子化インダクタンス回路4と同じ(対称的な)動作を行うことは当然である。
【0050】
したがって、これらNPN型電子化インダクタンス回路4とPNP型電子化インダクタンス回路3を含む図1の給電装置全体の動作は、以下のようになる。
【0051】
通常の給電時は、加入者用給電源7→電流・電圧モニタ回路6→PNP型電子化インダクタンス回路3のBI端子→BO端子→加入者側→NPN型電子化インダクタンス回路4のAI端子→AO端子→電流・電圧モニタ回路6→加入者用給電源7のルートで通話電流ILを流す。ここで、更に図6(A)及び(B)に示すスイッチSW1をON状態とすることにより、加入者用給電源7は式(4)に示されるように、交流系伝送回路1にて扱う交流信号に対し、高インピーダンスになる。
【0052】
次に、DP信号等のパルス信号が加入者側から印加される場合、上記給電ルートにて、前記2つのスイッチSW1をOFF状態とする事により、コンデンサC1の充放電がなくなるため、遅延及び歪みが無くなって、DP信号等を、電流・電圧モニタ回路6にて正確に検出する事が可能となる。そしてこれにより、出力信号DTからも遅延及び歪みの影響が除去されて精度が高まるため、当該出力信号DTに応じて信号処理回路5から上位装置に供給される制御信号CSの信頼性も向上する。
【0053】
(A−3)第1の実施形態の効果
以上のように、本実施形態によれば、前述の図2に示すような構成を採らず、電子化インダクタンス回路(3および4)内のコンデンサ(C1)をスイッチ(SW1)にて当該電子化インダクタンス回路から切り離すことにより、DP信号等のパルス信号に対しても、コンデンサ(C1)の充放電がなくなるため、遅延及び歪みもなく、正確な検出を容易に実行することが可能である。また大電流を流し且つ高電圧に耐えることのできる定格値の大きい特別な部品を使用していないため、実装面積が低減でき、給電回路全体(ひいては加入者回路)の低価格化や小規模化を達成することが可能になる。
【0054】
ここで、当該コンデンサ(C1)を電子化インダクタンス回路から切り離すためのスイッチ(SW1)は、上述したように、加入者線に給電するルートとなるものではなく、高耐圧又は大電流を流す必要もないため、一般的なトランジスタやMOS−FETなど、安価で小さい部品にて構成することができる。
【0055】
(B)第2の実施形態
以下では、本実施形態が第1の実施形態と相違する点についてのみ説明する。
【0056】
本実施形態は、第1の実施形態においては必ずしも明確でなかったスイッチSW1の制御方法に関し、好ましい実現例を提供するものである。
【0057】
(B−1)第2の実施形態の構成および動作
本実施形態の給電回路の全体構成は、基本的に、図1と同じであってよいが、図7に示すように、信号処理回路5から出力される制御信号(第1の実施形態のCSに相当するものとみることもできるので、本実施形態ではCS1とする)であるSW1制御信号CS1がスイッチSW1の制御入力端末に供給されている点が相違する。本実施形態では2つのスイッチSW1は、当該制御信号CS1に応じて、ON状態、またはOFF状態となる。
【0058】
図7中、図6および図1と対応する符号を付与した各部および各電気信号の機能は、基本的に、第1の実施形態と同じである。
【0059】
したがって、図1および図7において、電子化インダクタンス回路3,4の直流的な動作及び交流インピーダンスも第1の実施形態と同様である。
【0060】
そして、DP信号等のパルス信号が加入者側から印加された場合、通話電流ILが変動するため、電流・電圧モニタ回路6で通話電流ILをモニタし、その通話電流検出結果を検出結果出力信号DT1として信号処理回路5に供給する。信号処理回路5では、受け取った当該検出結果出力信号DT1に応じて通話電流ILの電流値が一定の閾値を越えたことを検出すると、スイッチSW1をON状態とさせ、閾値を下回ったことを検出すると、スイッチSW1をOFF状態とさせる制御信号(SW1制御宿号)CS1を送出する。
【0061】
すなわち、電流・電圧モニタ回路6の出力信号DT1が1つのパルス信号の存在を示し、信号処理回路5を介してスイッチSW1をOFF状態とすると、当該1パルス信号が検出されている期間(すなわち、当該1パルスのパルス幅が持続する時間〉は、前記信号処理回路5がスイッチSW1のOFF状態を指定する制御信号CS1を出力しつづけ、当該1パルス信号が検出されなくなったら、ON状態を指定する制御信号CS1を出力する。以降は、新たなパルス信号が検出されるたびに同様な動作の繰り返しとなる。
【0062】
なお、電流・電圧モニタ回路6がパルス信号の検出のために使用する前記閾値は、例えば、12mA程度であってよい。
【0063】
(B−2)第2の実施形態の効果
以上のように、本実施形態によれば、第1の実施形態の効果と同等な効果を得ることができる。
【0064】
加えて、本実施形態では、通話電流(IL)を監視することにより、信号処理回路(8)からスイッチ(SW1)を制御するSW1制御信号(CS1)を送出する事ができるため、外部から制御信号を受ける必要がなく、給電回路の内部だけで自立的に、スイッチ(SW1)の切替を行うことができる。
【0065】
このことは、給電回路だけで自立的に、パルス信号に関する遅延及び歪みを無くすことが可能であることを意味する。また、外部の回路に依存しないため、具体的な回路構成も簡単にすることが可能である。
【0066】
(C)第3の実施形態
以下では、本実施形態が第1の実施形態と相違する点についてのみ説明する。
【0067】
本実施形態は、前記スイッチSW1のOFF状態においても、コンデンサC1に対する充電(プリチャージ)を行うことで、電子化インダクタンス回路の即応性を高めることを特徴とする。
【0068】
(C−1)第3の実施形態の構成および動作
本実施形態の給電回路の全体構成は、PNP型電子化インダクタンス回路3及びNPN型電子化インダクタンス回降4の内部構成を除き、図1と同様である。
【0069】
当該PNP型電子化インダクタンス回路3及びNPN型電子化インダクタンス回路4の内部構成は、一例として、図4に示すものであってもよい。
【0070】
図4において、図6および図1と対応する符号を付与した各部および各電気信号の機能は、基本的に、第1の実施形態と同じである。
【0071】
ただし図4では、第1の実施形態の構成に加えて、コンデンサC1をプリチャージする機能を有するツェナーダイオードD1が、コンデンサC1に並列に接続されており、PNP型電子化インダクタンス回路3の内部において抵抗R4の一端はツェナーダイオードD1のアノード、コンデンサC1及びスイッチSW1に接続され、抵抗R4の他端は、当該PNP型電子化インダクタンス回路3の外部にある前記端子AOに接続される。
【0072】
また、NPN型電子化インダクタンス回路4の内部においては、抵抗R4の一端はツェナーダイオードD1のカソード、コンデンサC1及びスイッチSW1に接続され、抵抗R4の他端は、当該NPN型電子化インダクタンス回路4の外部にある端子BIに接続される。
【0073】
なお、端子BIの電位は端子AOより常に高いものとする。
【0074】
図1及び図4において、電子化インダクタンス回路3,4の直流的な動作及び交流インピーダンスも第1の実施形態と同様である。
【0075】
DP信号等のパルス信号が加入者側から印加された場合においても、第1の実施形態と同様であり、図4のスイッチSW1をOFF状態とすることによって、電流・電圧モニタ回路6が検出するパルス信号(DPの構成要素となる各パルス)が当該コンデンサC1の充放電の影響を受けなくなるため、当該電流・電圧モニタ回路6は、遅延及び歪みの無いパルス信号をもとに、高精度な検出を行うことができる。
【0076】
このため、信号処理回路5を通して上位装置に信号伝達される制御信号CSの信頼性が高まる。
【0077】
さらに本実施形態では、図4においてPNP型電子化インダクタンス回路3のコンデンサC1は、このコンデンサC1に接続されている抵抗R4を通して端子AOに抜けるルートにて、充電され、充電電圧はツェナーダイオードD1にて決定される。これと対称的に、NPN型電子化インダクタンス回路4のコンデンサC1は、端子BIから抵抗R4を通して充電され、充電電圧はツェナーダイオードD1にて決定される。
【0078】
(C−2)第3の実施形態の効果
以上のように、本実施形態によれば、第1の実施形態と同等な効果を得ることができる。
【0079】
加えて、本実施形態では、スイッチ(SW1)をOFF状態としている時もコンデンサ(C1)を充電(プリチャージ)することができ、スイッチ(SW1)をON状態に切り替えた直後のツェナーダイオード(D1)の電圧値を最適化することにより、各電子化インダクタンス回路(5および6)の電子化インダクタンスとしての機能をより早く提供することができる。
【0080】
また、当該プリチャージによって、スイッチ(SW1)をON状態に切替えた直後にコンデンサ(C1)を急激に充電することが無くなるため、加入者側への急激な電圧変動が抑制され、電話機から、電話機ユーザが聴取するノイズ等を低減することができる。
【0081】
(D)第4の実施形態
以下では、本実施形態が第1、第3の実施形態と相違する点についてのみ説明する。
【0082】
本実施形態では、第3の実施形態と同等な効果を、各電子化インダクタンス回路の内部構成のみによって得ることを特徴とする。
【0083】
(D−1)第4の実施形態の構成および動作
本実施形態の給電回路の全体構成は、各電子化インダクタンス回路3,4の内部構成を除き、図1とまったく同じである。
【0084】
本実施形態の当該電子化インダクタンス回路3,4の内部構成は、一例として、図5に示すものであってもよい。
【0085】
図5において、図6、図1および図4と対応する符号を付与した各部および各電気信号の機能は、基本的に、第1、第3の実施形態と同じである。
【0086】
ただし本実施形態を示す図5の回路構成では、図4で使用した抵抗R4は存在せず、図4には存在しなかった電流源I2が存在する。当該電流源I2は、前記スイッチSW1がOFF状態にあるとき、各電子化インダクタンス回路3,4の内部で、コンデンサC1を充電するプリチャージに寄与する電流源である。
【0087】
図5(A)において、当該コンデンサC1には並列にツェナーダイオードD1が接続されており、ツェナーダイオードD1のカソードは更に抵抗R2及び端子BIに接続され、ツェナーダイオードD1のアノードは電流源I2とスイッチSW1にも接続されている。なお、電流源I2による電流方向は、図5(A)ではコンデンサC1とツェナーダイオードD1のアノードから当該電流源I2へ電流を流出させる方向であり、図5(B)では、コンデンサC1とツェナーダイオードD1のカソードに電流を流入させる方向である。
【0088】
図1及び図5において、電子化インダクタンス回路3,4の直流的な動作及び交流インピーダンスも第1の実施形態と同様である。
【0089】
DP信号等のパルス信号が加入者側から印加された場合においても、第1の実施形態と同様であり、図5のスイッチSW1をOFF状態とすることにより、電流・電圧モニタ回路6が検出するパルス信号(DPの各パルス)が当該コンデンサC1の充放電の影響を受けなくなるため、当該電流・電圧モニタ回路6は、遅延及び歪みの無いパルス信号をもとに、高精度な検出を行うことができる。
【0090】
このため、信号処理回路5を通して上位装置に信号伝達される制御信号CSの信頼性が高まる。
【0091】
さらに図5においては、コンデンサC1は、電流源I2によって、スイッチSW1がOFF状態にある時も、充電することができ、その時の充電電圧はツェナーダイオードD1のツェナー電圧にて決定する。
【0092】
したがって本実施形態では、スイッチSW1をOFF状態としている時もコンデンサC1を充電することができ、スイッチSW1をON状態に切替えた直後のツェナーダイオードD1の電圧値を最適化することにより、各電子化インダクタンス回路3および4の電子化インダクタンスとしての機能をより早く提供することができる。
【0093】
また、スイッチSW1をON状態に切替えた時に、コンデンサC1を急激に充電することが無いため、加入者側への急激な電圧変動が抑制され、電話機から、電話機ユーザが聴取するノイズを低減することができる。
【0094】
(D−2)第4の実施の形態の効果
以上のように、本実施形態によれば、第1の実施形態と同等な効果、および第3の実施形態と同等な効果を得ることができる。
【0095】
加えて、本実施形態では、第3の実施形態のように電子化インダクタンス回路内の抵抗(R4)を他の電子化インダクタンス回路へ接続する必要がないため、設計の自由度が高まる。
【0096】
また、本実施形態で新たに追加された電流源(I2)は容易にLSIに内蔵することができるため、部品を削減でき、実装面積を小さくする事ができる。
【0097】
(E)他の実施形態
第1〜第4の実施形態では、図1に示したPNP型電子化インダクタンス回路3とNPN型電子化インダクタンス回路4の配置は相互に置換しても良い。
【0098】
なお、小型化の観点などからは、図2,3,4,5におけるスイッチSW1は半導体スイッチを使用したほうが望ましいが、必要ならば、機械式リレーを使用することも可能である。この意味では、本発明は設計の自由度を高めるものと位置付けることもできる。
【0099】
また、図2,3,4,5における電子化インダクタンス回路の内部構成は同様の効果をもつ回路構成であれば、図示の構成に限るものでもない。
【0100】
さらに、第2の実施形態の特徴は、他の実施形態と排他的な関係にないため、他の実施形態の構成と組み合わせて同一給電回路内に実装することが可能である。
【0101】
なお、第2の実施形態における信号処理回路8からのSW1制御信号は一定の閾値を超えるとスイッチSW1をOFF、閾値を下回るとスイッチSW1をONさせる制御と逆になってもよい。
【0102】
また、図4,5のツェナーダイオードD1は、電圧クランプの動作を持つものであれば、縦列接続されたダイオード等に置換可能である。
【0103】
【発明の効果】
以上に説明したように、本発明によれば、小型で低価格の給電装置を提供することが可能である。
【図面の簡単な説明】
【図1】第1の実施形態に係る給電回路の全体構成例を示す概略図である。
【図2】発明が解決しようとする課題を説明するための給電回路の構成例を示す概略図である。
【図3】従来の電子化インダクタンス回路の構成を示す概略図である。
【図4】第3の実施形態に係る電子化インダクタンス回路の構成例を示す概略図である。
【図5】第4の実施形態に係る電子化インダクタンス回路の構成例を示す概略図である。
【図6】第1の実施形態に係る電子化インダクタンス回路の構成例を示す概略図である。
【図7】第2の実施形態に係る電子化インダクタンス回路およびその周辺の構成例を示す概略図である。
【符号の説明】
1…交流系伝送回路、2…上位装置、3…PNP型電子化インダクタンス回路、4…NPN型電子化インダクタンス回路、5…信号処理回路、6…電流・電圧モニタ回路、7…加入者用給電源、A2,B2…加入者線。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply apparatus, and is suitably applied to, for example, a power supply circuit of a subscriber circuit that supplies a call current to a subscriber terminal.
[0002]
[Prior art]
Subscriber circuits have come to realize many circuit elements on a semiconductor substrate for miniaturization and cost reduction. For this reason, there is an electronic inductance circuit described in the following document 1 that does not use a coil as all or a part of the inductance elements in the subscriber circuit.
[0003]
Reference 1: Japanese Patent Application Laid-Open No. 11-340786
The configuration of this electronic inductance circuit is shown in FIG.
[0004]
In FIG. 3, the computerized inductance circuit includes an NPN type computerized inductance circuit 13 shown in FIG. 3A and a PNP type computerized inductance circuit 12 shown in FIG. 3B. Here, in the NPN type electronic inductance circuit 13 in FIG. 3A and the PNP type electronic inductance circuit 12 in FIG. 3B, whether the type of transistor used is an NPN type or a PNP type. However, the other points are the same, and the operation is the same.
[0005]
In the NPN type electronic inductance circuit 13 shown in FIG. 3A, the terminal AI is connected to the collector of the NPN transistor Tr and one end of the resistor R1, and the emitter of the transistor Tr is connected to one end of the resistor R2. The other end is connected to the terminal AO and one end of the capacitor C1. The base of the transistor Tr is connected to a filter composed of a parallel circuit of a resistor R3 and a capacitor C2. The connection point between the resistor R3 and the other end of the capacitor C2 is connected to the other end of the resistor R1, the other end of the capacitor C1, and the current source I1.
[0006]
The current direction by the current source I1 is a direction in which current flows out from the connection point of the resistor R1 and the capacitor C1 to the current source I1.
[0007]
Next, the DC current (calling current) passing function of the electronic inductance circuit 13 will be described with reference to FIG. The direct current flows in the order of the terminal AI → the collector and emitter of the NPN transistor → the resistor R2 → the terminal AO. When the DC operating point of the terminal AI (voltage drop between both terminals AI and AO) is obtained, if the DC current amplification factor hfe of the transistor Tr is sufficiently high and the base current is ignored, the voltage drop of the resistor R1 is Since this is the sum of the voltage drop VBE between the base and emitter of the transistor Tr and the voltage drop across the resistor R2, it can be expressed by the following equation (1). Here, the voltage drop in the filter composed of the resistor R3 and the capacitor C2 is ignored.
[0008]
Voltage drop between AI and AO = R1 × I1 + VBE + R2 × IL (1)
Next, AC impedance will be described.
[0009]
The resistor R1 is sufficiently larger than R2 and the hfe of the transistor Tr is sufficiently high, so that the AC current flowing through the resistor R1 can be ignored, and the AC impedance of the constant current source I1 is sufficiently higher than those of the resistors R1 and R2. Since it can be ignored, the AC impedance between AI and AO can be expressed by the following equation (2).
[0010]
AC impedance between AI and AO
= Jω ((1 / gm + R2) × C1 × R1) + 1 / gm + R2 (2)
gm: mutual conductance of the transistor Tr
[0011]
[Problems to be solved by the invention]
By the way, it is considered that the power supply circuit in the subscriber circuit configured using the above-described electronic inductance circuit has a configuration as shown in FIG.
[0012]
Here, the terminal AO and the terminal AI of the NPN type electronic inductance circuit shown in FIG. 3A correspond to AO and AI of FIG. 2, and the terminal BO and the terminal BO of the PNP type electronic inductance circuit shown in FIG. The terminal BI corresponds to BO and BI in FIG.
[0013]
In FIG. 2, in general, when a call current is supplied to a subscriber terminal, the subscriber power supply 16 must have an AC differential impedance higher than that of the AC transmission circuit 8 in order to ensure AC characteristics. A high inductance element is required.
[0014]
In addition, since this inductance element requires a large inductance value, a simple inductance increases the component shape and the mounting area becomes severe. Therefore, an electronic inductance circuit as shown in FIG. 3 is used by combining transistors, resistors, and capacitors.
[0015]
In the circuit shown in FIG. 2, the subscriber power supply 16 → current / voltage monitor circuit 15 → BI terminal of the PNP type electronic inductance circuit 12 → BO terminal → subscriber side → AI of the NPN type electronic inductance circuit 13 A call current flows in the route of terminal → AO terminal → current / voltage monitor circuit 15 → subscriber power supply 16. Here, the subscriber power supply 16 has a high impedance with respect to the AC signal handled by the AC transmission circuit 8 as shown in the equation (2).
[0016]
When a pulse signal such as a dial path (hereinafter referred to as “DP”) is applied from the subscriber side, this pulse signal is normally detected by the current / voltage monitor circuit 15 and the detection result is output. The signal is processed by the signal processing circuit 14 and sent to a higher-level device (not shown). However, if the electronic inductance circuit is left operating, the detection and delay of the capacitor C1 shown in FIG. 3 cause delay and distortion, and an accurate signal cannot be sent to the host device. Therefore, when a pulse signal such as DP is applied, delay and distortion can be eliminated by short-circuiting the electronic inductance circuits 12 and 13 by the short switches 10 and 11.
[0017]
However, a high current (for example, about 200 V) flows through the subscriber line to which the short switches 10 and 11 are connected and a high current (for example, about 130 mA at the maximum is normal even when normal) as described later. Therefore, the short switches 10 and 11 located on the power supply route to the subscriber line are required to have electrical performance that can withstand such a large current and high voltage and operate stably. .
[0018]
The parts that can satisfy this requirement are practically limited to special switch parts having a large rated value. Examples of such special parts include some semiconductor switches and mechanical relays.
[0019]
However, the semiconductor switches are expensive, and the mechanical relays are large in shape. In subscriber circuits that require miniaturization and multi-functionality, the large number of subscriber circuits has a large impact on the mounting area, resulting in a reduction in size.・ There was a drawback that it was difficult to meet the demand for multi-functionality.
[0020]
For this reason, it is required to reduce the size and price of the power supply circuit itself.
[0021]
[Means for Solving the Problems]
In order to solve such a problem, in the present invention, in a power feeding device that is arranged on a balanced transmission line and supplies a current to a terminal connected on the balanced transmission, the power supply device has an input terminal and an output terminal. Between the output terminals, the two non-control terminals of the transistor and the first resistor are connected in series, and the second resistor and the capacitor are connected in series, and the second resistor and the capacitor are connected. An electronic inductance circuit having a point connected to the control terminal of the transistor and also connected to a current source for determining a DC operating point is provided, and the electronic inductance circuit has a predetermined pulse shape in the circuit. When transmitting a signal, it is provided with a disconnect switch means for disconnecting the capacitor from the circuit. And a disconnection charging means for charging the capacitor when the disconnect switch means is performing a disconnection operation. It is characterized by that.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
(A) Embodiment
Hereinafter, embodiments of a power feeding device according to the present invention will be described.
[0023]
A feature common to the first to fourth embodiments is that the number of special switch parts corresponding to the above-described element short switches 10 and 11 is reduced to meet the demand for downsizing and multi-functionality at a low price. It is to provide a power feeding circuit that is easy to handle.
[0024]
(A-1) Configuration of the first embodiment
An example of the overall configuration of the power feeding circuit according to this embodiment is shown in FIG. This power supply circuit corresponds to the power supply circuit shown in FIG.
[0025]
In FIG. 1, the power supply circuit includes an AC transmission circuit 1, a PNP type electronic inductance circuit 3, an NPN type electronic inductance circuit 4, a signal processing circuit 5, a current / voltage monitor circuit 6, and a subscriber. A power supply 7 is provided.
[0026]
Among these, the subscriber power supply 7 is connected to the current / voltage monitor circuit 6, and the detection result output signal DT of the current / voltage monitor circuit 6 is sent to the signal processing circuit 5.
[0027]
The current / voltage monitor circuit 6 connected to the BI terminal of the PNP type electronic inductance circuit 3 and the AO terminal of the NPN type electronic inductance circuit 4 detects the value of the call current IL, and detects the detection result. It is a circuit that outputs as a result output signal DT. When a pulse signal such as DP is applied from the subscriber side, this pulse signal is reflected in the change in the current value of the call current IL, so the presence or absence of the pulse signal is detected by examining the output signal DT. It is possible. The inspection is performed by the signal processing circuit 5 that receives the detection result signal DT.
[0028]
From the signal processing circuit 5, a control signal CS reflecting the result of the inspection is output to the host device.
[0029]
As for each terminal of the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4, an “I” on the right side of the alphabet indicates an input terminal, and an “O” indicates an output. Indicates a terminal. Therefore, AI and BI are input terminals, and AO and BO are output terminals.
[0030]
The AC transmission circuit 1 interposed between the subscriber lines A2 and B2 and the host device 2 is a portion that transmits an AC signal between the subscriber lines A2 and B2 and the host device 2. .
[0031]
The BO terminal of the PNP type electronic inductance circuit 3 and the AI terminal of the NPN type electronic inductance circuit 4 are connected to the AC transmission circuit 1 and the subscriber lines A2 and B2.
[0032]
A circuit configuration example of the NPN electronic inductance circuit 4 is shown in FIG. 6A, and a circuit configuration example of the PNP electronic inductance circuit 3 is shown in FIG. 6B.
[0033]
Since the inductance value required for the electronic inductance circuits 3 and 4 is quite large, if the inductance value is simply realized by using a coil, the shape will inevitably become large and mounting will be difficult, and various disadvantages will occur. Occurs.
[0034]
Therefore, in order to avoid such disadvantages, it is this electronic inductance that realizes the required inductance value equivalently by combining active elements such as transistors and OP amplifiers and passive elements such as capacitors and resistors. Circuit.
[0035]
(A-1-1) Configuration example of an electronic inductance circuit
In the NPN type electronic inductance circuit 4 shown in FIG. 6A, the terminal AI is connected to the collector of the NPN transistor Tr and one end of the resistor R1, the emitter of the transistor Tr is connected to one end of the resistor R2, and the other of the resistor R2 The end is connected to the terminal AO and the capacitor C1. The base of the transistor Tr is connected to a filter composed of a parallel circuit of a resistor R3 and a capacitor C2.
[0036]
The connection point of the other end of the resistor R3 and the capacitor C2 is connected to the other end of the resistor R1, the switch (ON / OF switch) SW1, and the current source I1, and the other end of the switch SW1 is connected to the other end of the capacitor C1. ing.
[0037]
The current direction by the current source I1 is a direction in which current flows out from the connection point of the resistor R1 and the capacitor C1 to the current source I1.
[0038]
The switch SW1 is turned on or off by an external control signal. Specifically, when the DP pulse signal is not applied, the signal is turned on.
[0039]
By turning off the switch SW1 when the DP pulse signal is applied, the capacitor C1 is disconnected from the computerized inductance circuit 4, so that the DP signal is not delayed or distorted.
[0040]
Note that the terminals AO and AI of the NPN type electronic inductance circuit 4 shown in FIG. 6A correspond to AO and AI shown in FIG.
[0041]
On the other hand, the PNP type computerized inductance circuit 3 of this embodiment shown in FIG. 6B has a symmetrical configuration in which the transistor type is replaced with NPN and PNP, compared to the NPN type computerized inductance circuit 4. I have. That is, the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4 have a balanced circuit configuration.
[0042]
Therefore, the terminal BO and the terminal BI of the PNP type electronic inductance circuit 3 correspond to BO and BI in FIG.
[0043]
In the above configuration, the power supply circuit as a whole has two switches (two SW1s). However, there is no switch that can flow a large current of about 130 mA or a high voltage of about 200 V, Since only a small amount of current flows through the two switches SW1 and only a small voltage is applied, the circuit is not enlarged or expensive because of the switch SW1.
[0044]
The operation of the present embodiment having the above configuration will be described below.
[0045]
(A-2) Operation of the first embodiment
First, the operation principle of the NPN type electronic inductance circuit 4 will be described. In the NPN-type electronic inductance circuit 4, a direct current (talking current) IL flows in the order of the terminal AI → the collector of the NPN transistor Tr → the emitter → the resistor R2 → the terminal AO. When the DC operating point of the terminal AI (voltage drop between the terminals AI and AO) is obtained, if the DC current amplification factor hfe of the transistor Tr is sufficiently high and the base current is ignored, the voltage drop of the resistor R1 and the transistor Since it is the sum of the voltage drop VBE between the Tr base and the emitter and the voltage drop across the resistor R2, it can be expressed by the following equation (3) equal to the equation (1).
[0046]
Voltage drop between AI and AO = R1 × I1 + VBE + R2 × IL (3)
Note that in obtaining the equation (3), the voltage drop in the filter composed of the resistor R3 and the capacitor C2 is ignored.
[0047]
The value of the call current IL dynamically changes within a range of about 0 to 130 mA, for example, depending on the situation. Therefore, a large current of about 130 mA at maximum flows on the subscriber lines A2 and B2.
[0048]
Next, when the switch SW1 is in the ON state, the AC impedance between AI and AO is sufficiently large compared to R2, and if the hfe of the transistor Tr is sufficiently high, the AC current flowing through the resistor R1 is Since the AC impedance of the constant power source I1 is sufficiently higher than the resistors R1 and R2, it can be ignored. Therefore, it can be expressed by the following equation (4) equal to the equation (2).
[0049]
AC impedance between AI and AO
= Jω ((1 / gm + R2) × C1 × R1) + 1 / gm + R2 (4)
gm: mutual conductance of the transistor Tr
The PNP-type electronic inductance circuit 3 having a symmetric configuration (the corresponding constant values are also the same) as the NPN-type electronic inductance circuit 4 is the same (symmetric) as the NPN-type electronic inductance circuit 4. It is natural to perform the operation.
[0050]
Therefore, the operation of the whole power feeding apparatus of FIG. 1 including these NPN type electronic inductance circuit 4 and PNP type electronic inductance circuit 3 is as follows.
[0051]
During normal power supply, subscriber power supply 7 → current / voltage monitor circuit 6 → BI terminal of PNP type electronic inductance circuit 3 → BO terminal → subscriber side → AI terminal of NPN type electronic inductance circuit 4 → AO The call current IL is passed through the route of the terminal → current / voltage monitor circuit 6 → subscriber power supply 7. Here, by further turning on the switch SW1 shown in FIGS. 6A and 6B, the subscriber power supply 7 is handled by the AC transmission circuit 1 as shown in the equation (4). High impedance to AC signal.
[0052]
Next, when a pulse signal such as a DP signal is applied from the subscriber side, charging and discharging of the capacitor C1 is eliminated by turning off the two switches SW1 in the power feeding route. Thus, the DP signal and the like can be accurately detected by the current / voltage monitor circuit 6. As a result, the influence of delay and distortion is also removed from the output signal DT and the accuracy is improved, so that the reliability of the control signal CS supplied from the signal processing circuit 5 to the host device according to the output signal DT is also improved. .
[0053]
(A-3) Effects of the first embodiment
As described above, according to the present embodiment, the configuration as shown in FIG. 2 is not adopted, and the capacitor (C1) in the digitized inductance circuit (3 and 4) is converted into the digitized state by the switch (SW1). By separating from the inductance circuit, charging / discharging of the capacitor (C1) is eliminated even for a pulse signal such as a DP signal, so that accurate detection can be easily performed without delay and distortion. In addition, since no special parts with large rated values that can withstand high voltages can be applied, the mounting area can be reduced, and the overall power supply circuit (and thus the subscriber circuit) can be reduced in price and scale. Can be achieved.
[0054]
Here, as described above, the switch (SW1) for separating the capacitor (C1) from the electronic inductance circuit is not a route for supplying power to the subscriber line, and it is necessary to flow a high breakdown voltage or a large current. Therefore, it can be constituted by inexpensive and small parts such as a general transistor and a MOS-FET.
[0055]
(B) Second embodiment
Below, only the point from which this embodiment is different from 1st Embodiment is demonstrated.
[0056]
The present embodiment provides a preferable implementation example with respect to the control method of the switch SW1, which is not necessarily clear in the first embodiment.
[0057]
(B-1) Configuration and operation of the second embodiment
The overall configuration of the power feeding circuit of the present embodiment may be basically the same as that of FIG. 1, but as shown in FIG. 7, a control signal output from the signal processing circuit 5 (the CS of the first embodiment). The SW1 control signal CS1, which is CS1 in this embodiment, is supplied to the control input terminal of the switch SW1. In the present embodiment, the two switches SW1 are turned on or turned off according to the control signal CS1.
[0058]
In FIG. 7, the function of each part and each electric signal to which the reference numerals corresponding to FIG. 6 and FIG.
[0059]
Therefore, in FIG. 1 and FIG. 7, the DC operation and AC impedance of the electronic inductance circuits 3 and 4 are the same as those in the first embodiment.
[0060]
When a pulse signal such as a DP signal is applied from the subscriber side, the call current IL fluctuates. Therefore, the call current IL is monitored by the current / voltage monitor circuit 6, and the call current detection result is detected as a detection result output signal. The signal is supplied to the signal processing circuit 5 as DT1. When the signal processing circuit 5 detects that the current value of the call current IL exceeds a certain threshold value according to the received detection result output signal DT1, the signal processing circuit 5 turns on the switch SW1 and detects that the value is below the threshold value. Then, a control signal (SW1 control house number) CS1 for turning off the switch SW1 is sent.
[0061]
That is, when the output signal DT1 of the current / voltage monitor circuit 6 indicates the presence of one pulse signal and the switch SW1 is turned off via the signal processing circuit 5, the period during which the one pulse signal is detected (that is, When the pulse width of the one pulse lasts>, the signal processing circuit 5 continues to output the control signal CS1 designating the OFF state of the switch SW1, and when the one pulse signal is no longer detected, designates the ON state. After that, the control signal CS1 is output, and thereafter the same operation is repeated every time a new pulse signal is detected.
[0062]
The threshold value used by the current / voltage monitor circuit 6 for detection of the pulse signal may be, for example, about 12 mA.
[0063]
(B-2) Effects of the second embodiment
As described above, according to the present embodiment, it is possible to obtain the same effect as that of the first embodiment.
[0064]
In addition, in the present embodiment, the SW1 control signal (CS1) for controlling the switch (SW1) can be transmitted from the signal processing circuit (8) by monitoring the call current (IL). There is no need to receive a signal, and the switch (SW1) can be switched independently only within the power feeding circuit.
[0065]
This means that it is possible to eliminate the delay and distortion related to the pulse signal independently only by the power feeding circuit. In addition, since it does not depend on an external circuit, a specific circuit configuration can be simplified.
[0066]
(C) Third embodiment
Below, only the point from which this embodiment is different from 1st Embodiment is demonstrated.
[0067]
The present embodiment is characterized in that the responsiveness of the electronic inductance circuit is improved by charging (precharging) the capacitor C1 even in the OFF state of the switch SW1.
[0068]
(C-1) Configuration and operation of the third embodiment
The overall configuration of the power feeding circuit of the present embodiment is the same as that of FIG. 1 except for the internal configuration of the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4.
[0069]
The internal configuration of the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4 may be as shown in FIG. 4 as an example.
[0070]
In FIG. 4, the function of each part and each electric signal to which the reference numerals corresponding to those in FIG. 6 and FIG.
[0071]
However, in FIG. 4, in addition to the configuration of the first embodiment, a Zener diode D1 having a function of precharging the capacitor C1 is connected in parallel to the capacitor C1. One end of the resistor R4 is connected to the anode of the Zener diode D1, the capacitor C1 and the switch SW1, and the other end of the resistor R4 is connected to the terminal AO outside the PNP type electronic inductance circuit 3.
[0072]
In the NPN electronic inductance circuit 4, one end of the resistor R 4 is connected to the cathode of the Zener diode D 1, the capacitor C 1 and the switch SW 1, and the other end of the resistor R 4 is connected to the NPN electronic inductance circuit 4. It is connected to an external terminal BI.
[0073]
Note that the potential of the terminal BI is always higher than that of the terminal AO.
[0074]
1 and 4, the DC operation and AC impedance of the electronic inductance circuits 3 and 4 are the same as those in the first embodiment.
[0075]
Even when a pulse signal such as a DP signal is applied from the subscriber side, it is the same as in the first embodiment, and the current / voltage monitor circuit 6 detects by turning off the switch SW1 in FIG. Since the pulse signal (each pulse constituting the component of DP) is not affected by the charging / discharging of the capacitor C1, the current / voltage monitor circuit 6 is highly accurate based on the pulse signal without delay and distortion. Detection can be performed.
[0076]
For this reason, the reliability of the control signal CS transmitted to the host device through the signal processing circuit 5 is increased.
[0077]
Further, in the present embodiment, the capacitor C1 of the PNP type electronic inductance circuit 3 in FIG. 4 is charged through a route that leads to the terminal AO through the resistor R4 connected to the capacitor C1, and the charging voltage is applied to the Zener diode D1. Determined. In contrast to this, the capacitor C1 of the NPN electronic inductance circuit 4 is charged through the resistor R4 from the terminal BI, and the charging voltage is determined by the Zener diode D1.
[0078]
(C-2) Effects of the third embodiment
As described above, according to the present embodiment, an effect equivalent to that of the first embodiment can be obtained.
[0079]
In addition, in this embodiment, the capacitor (C1) can be charged (precharged) even when the switch (SW1) is in the OFF state, and the Zener diode (D1) immediately after the switch (SW1) is switched to the ON state. By optimizing the voltage value of), the function as the electronic inductance of each electronic inductance circuit (5 and 6) can be provided more quickly.
[0080]
In addition, since the precharge prevents the capacitor (C1) from being rapidly charged immediately after the switch (SW1) is switched to the ON state, a rapid voltage fluctuation to the subscriber side is suppressed, and the telephone can be changed from the telephone to the telephone. Noise and the like heard by the user can be reduced.
[0081]
(D) Fourth embodiment
Below, only the points in which this embodiment is different from the first and third embodiments will be described.
[0082]
This embodiment is characterized in that an effect equivalent to that of the third embodiment is obtained only by the internal configuration of each electronic inductance circuit.
[0083]
(D-1) Configuration and operation of the fourth embodiment
The overall configuration of the power supply circuit of this embodiment is exactly the same as that shown in FIG. 1 except for the internal configuration of each of the electronic inductance circuits 3 and 4.
[0084]
The internal configuration of the electronic inductance circuits 3 and 4 of the present embodiment may be as shown in FIG. 5 as an example.
[0085]
In FIG. 5, the function of each part and each electric signal to which the reference numerals corresponding to those in FIGS. 6, 1 and 4 are given is basically the same as in the first and third embodiments.
[0086]
However, in the circuit configuration of FIG. 5 showing this embodiment, the resistor R4 used in FIG. 4 does not exist, and the current source I2 that does not exist in FIG. 4 exists. The current source I2 is a current source that contributes to precharging for charging the capacitor C1 inside each of the electronic inductance circuits 3 and 4 when the switch SW1 is in the OFF state.
[0087]
5A, a Zener diode D1 is connected in parallel to the capacitor C1, the cathode of the Zener diode D1 is further connected to the resistor R2 and the terminal BI, and the anode of the Zener diode D1 is connected to the current source I2 and the switch. It is also connected to SW1. The current direction by the current source I2 is a direction in which current flows from the capacitor C1 and the anode of the Zener diode D1 to the current source I2 in FIG. 5A, and in FIG. 5B, the capacitor C1 and the Zener diode. This is the direction in which current flows into the cathode of D1.
[0088]
1 and 5, the DC operation and AC impedance of the electronic inductance circuits 3 and 4 are the same as those in the first embodiment.
[0089]
Even when a pulse signal such as a DP signal is applied from the subscriber side, it is the same as in the first embodiment, and the current / voltage monitor circuit 6 detects by turning off the switch SW1 in FIG. Since the pulse signal (each pulse of DP) is not affected by the charging / discharging of the capacitor C1, the current / voltage monitor circuit 6 performs highly accurate detection based on the pulse signal without delay and distortion. Can do.
[0090]
For this reason, the reliability of the control signal CS transmitted to the host device through the signal processing circuit 5 is increased.
[0091]
Further, in FIG. 5, the capacitor C1 can be charged by the current source I2 even when the switch SW1 is in the OFF state, and the charging voltage at that time is determined by the Zener voltage of the Zener diode D1.
[0092]
Therefore, in the present embodiment, the capacitor C1 can be charged even when the switch SW1 is in the OFF state, and each electronic component is optimized by optimizing the voltage value of the Zener diode D1 immediately after the switch SW1 is switched to the ON state. The function as the electronic inductance of the inductance circuits 3 and 4 can be provided more quickly.
[0093]
Further, since the capacitor C1 is not charged suddenly when the switch SW1 is switched to the ON state, a rapid voltage fluctuation to the subscriber side is suppressed, and the noise heard by the telephone user from the telephone is reduced. Can do.
[0094]
(D-2) Effects of the fourth embodiment
As described above, according to this embodiment, it is possible to obtain the same effect as that of the first embodiment and the same effect as that of the third embodiment.
[0095]
In addition, in this embodiment, it is not necessary to connect the resistor (R4) in the digitized inductance circuit to another digitized inductance circuit as in the third embodiment, so that the degree of design freedom is increased.
[0096]
In addition, since the current source (I2) newly added in the present embodiment can be easily built in the LSI, the number of components can be reduced and the mounting area can be reduced.
[0097]
(E) Other embodiments
In the first to fourth embodiments, the arrangement of the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4 shown in FIG. 1 may be mutually replaced.
[0098]
From the viewpoint of miniaturization and the like, the switch SW1 in FIGS. 2, 3, 4 and 5 is preferably a semiconductor switch, but if necessary, a mechanical relay can also be used. In this sense, the present invention can also be positioned as increasing the degree of design freedom.
[0099]
In addition, the internal configuration of the electronic inductance circuit in FIGS. 2, 3, 4 and 5 is not limited to the illustrated configuration as long as the circuit configuration has the same effect.
[0100]
Furthermore, since the features of the second embodiment are not in an exclusive relationship with the other embodiments, they can be mounted in the same power feeding circuit in combination with the configuration of the other embodiments.
[0101]
Note that the SW1 control signal from the signal processing circuit 8 in the second embodiment may be reverse to the control in which the switch SW1 is turned off when it exceeds a certain threshold value, and the switch SW1 is turned on when it falls below the threshold value.
[0102]
Also, the Zener diode D1 of FIGS. 4 and 5 can be replaced with a cascade-connected diode or the like as long as it has a voltage clamping operation.
[0103]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a small and low-priced power supply device.
[Brief description of the drawings]
FIG. 1 is a schematic diagram illustrating an example of the overall configuration of a power feeding circuit according to a first embodiment.
FIG. 2 is a schematic diagram illustrating a configuration example of a power feeding circuit for explaining a problem to be solved by the invention.
FIG. 3 is a schematic diagram showing a configuration of a conventional electronic inductance circuit.
FIG. 4 is a schematic diagram illustrating a configuration example of an electronic inductance circuit according to a third embodiment.
FIG. 5 is a schematic diagram illustrating a configuration example of an electronic inductance circuit according to a fourth embodiment.
FIG. 6 is a schematic diagram showing a configuration example of an electronic inductance circuit according to the first embodiment.
FIG. 7 is a schematic diagram showing an example of the configuration of an electronic inductance circuit and its periphery according to a second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... AC system transmission circuit, 2 ... Host apparatus, 3 ... PNP type electronic inductance circuit, 4 ... NPN type electronic inductance circuit, 5 ... Signal processing circuit, 6 ... Current / voltage monitor circuit, 7 ... Subscriber supply Power supply, A2, B2 ... subscriber line.

Claims (2)

平衡伝送路上に配置され、前記平衡伝送路に接続される端末に電流を供給する給電装置において、
入力端子及び出力端子を有し、前記入力端子及び出力端子間に、トランジスタの2個の非制御端と第1の抵抗とを直列に接続していると共に第2の抵抗とコンデンサとを直列に接続しており、前記第2の抵抗及びコンデンサの接続点が上記トランジスタの制御端に接続していると共に直流動作点を決定するための電流源にも接続している電子化インダクタンス回路を備え、
前記電子化インダクタンス回路が、当該回路内で所定のパルス状信号を伝送するとき、前記コンデンサを当該回路から切断する切断動作を行う切断スイッチ手段を備えると共に、
前記切断スイッチ手段が切断動作を実行しているとき、前記コンデンサに対して充電する切断時充電手段を備えることを特徴とする給電装置。
In a power feeding device that is arranged on a balanced transmission line and supplies a current to a terminal connected to the balanced transmission line,
An input terminal and an output terminal are provided. Between the input terminal and the output terminal, two non-control terminals of the transistor and a first resistor are connected in series, and a second resistor and a capacitor are connected in series. An electronic inductance circuit connected to the control terminal of the transistor and connected to a current source for determining a DC operating point, the connection point of the second resistor and the capacitor being connected,
When the computerized inductance circuit transmits a predetermined pulse signal in the circuit, the computerized inductance circuit includes a disconnect switch means for performing a disconnect operation for disconnecting the capacitor from the circuit ,
A power supply apparatus comprising: a disconnecting charging unit that charges the capacitor when the disconnecting switch unit is performing a disconnecting operation .
請求項1記載の給電装置において、
前記平衡伝送路を流れる電流値の変化を監視し、前記電流値の変化を元に前記平衡伝送路を伝送される前記パルス状信号を検出するパルス信号検出部を備え、
当該パルス信号検出部がパルス状信号を検出すると、前記切断スイッチ手段に前記切断動作を行わせることを特徴とする給電装置。
In the electric power feeder of Claim 1,
A pulse signal detector that monitors a change in a current value flowing through the balanced transmission path and detects the pulse signal transmitted through the balanced transmission path based on the change in the current value;
When the pulse signal detection section detects a pulse signal, the power supply device causes the disconnection switch means to perform the disconnection operation.
JP2002104169A 2002-04-05 2002-04-05 Power supply device Expired - Fee Related JP4079671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002104169A JP4079671B2 (en) 2002-04-05 2002-04-05 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002104169A JP4079671B2 (en) 2002-04-05 2002-04-05 Power supply device

Publications (2)

Publication Number Publication Date
JP2003298779A JP2003298779A (en) 2003-10-17
JP4079671B2 true JP4079671B2 (en) 2008-04-23

Family

ID=29389576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104169A Expired - Fee Related JP4079671B2 (en) 2002-04-05 2002-04-05 Power supply device

Country Status (1)

Country Link
JP (1) JP4079671B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155669A1 (en) * 2012-04-16 2013-10-24 Abb Technology Ltd. An electronic inductance circuit for the power supply of a 2-wire bus intercom system and a device thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155669A1 (en) * 2012-04-16 2013-10-24 Abb Technology Ltd. An electronic inductance circuit for the power supply of a 2-wire bus intercom system and a device thereof
US9203379B2 (en) 2012-04-16 2015-12-01 Abb Technology Ltd. Electronic inductance circuit for the power supply of a 2-wire bus intercom system and a device thereof

Also Published As

Publication number Publication date
JP2003298779A (en) 2003-10-17

Similar Documents

Publication Publication Date Title
JP4923442B2 (en) Differential signal transmission circuit and differential signal transmission device
JP2021184696A (en) Power supply control device
JP4079671B2 (en) Power supply device
KR0181611B1 (en) Operational amplifier and digital signal transfer circuit
JPWO2008001644A1 (en) Polarity switching circuit and power supply unit
JPS596549B2 (en) 3-terminal power supply circuit for telephones
US20120076325A1 (en) Phantom Power Circuit
JP4427198B2 (en) Semiconductor integrated circuit
JPH0555887B2 (en)
JP2931701B2 (en) Clamp circuit
JPH04347922A (en) Clamping circuit
JPS58501354A (en) Inductive load driver protection circuit with minimum power loss
JP4872680B2 (en) Power supply circuit
JP2896008B2 (en) Constant voltage circuit
KR20020069463A (en) Popcorn noise rejection circuit of audio apparatus
JP3844441B2 (en) Overcurrent prevention device
TW444251B (en) Serial switch driver architecture for automatic test equipment
JP3572212B2 (en) Thyristor switch drive circuit
JP5414594B2 (en) Phantom power circuit
JP2000036879A (en) Communication current supply circuit
JPH06231664A (en) Power supply device
JPH06500675A (en) Circuit device equipped with means for detecting disconnection in a load circuit
JPH1188130A (en) Waveform shaping circuit
JPH03208108A (en) Constant current source circuit
JPH0455016B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4079671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees