JP2003298779A - Feeder - Google Patents

Feeder

Info

Publication number
JP2003298779A
JP2003298779A JP2002104169A JP2002104169A JP2003298779A JP 2003298779 A JP2003298779 A JP 2003298779A JP 2002104169 A JP2002104169 A JP 2002104169A JP 2002104169 A JP2002104169 A JP 2002104169A JP 2003298779 A JP2003298779 A JP 2003298779A
Authority
JP
Japan
Prior art keywords
circuit
capacitor
resistor
current
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002104169A
Other languages
Japanese (ja)
Other versions
JP4079671B2 (en
Inventor
Masahiro Nishiyama
雅博 西山
Takashi Taya
隆士 太矢
Takashi Kato
高志 加藤
Masao Kamio
雅夫 神尾
Kazuhiko Akiyama
和彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2002104169A priority Critical patent/JP4079671B2/en
Publication of JP2003298779A publication Critical patent/JP2003298779A/en
Application granted granted Critical
Publication of JP4079671B2 publication Critical patent/JP4079671B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Supply Of Signal Current (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To miniaturize a feeder and reduce its cost. <P>SOLUTION: The feeder mounted on a balanced transmission line for feeding a current to a terminal connected to the balanced transmission line comprises an electronic inductance circuit constituted, as follows. Between input and output terminals, two uncontrolled terminals of a transistor are connected in series to a first resistor, and a second resistor and a capacitor are connected in series. A connecting point of the second resistor and the capacitor is connected to a control terminal of the transistor and also to a current source for determining its DC operating point. The electronic inductance circuit has a switching means for cutting off the capacitor from this circuit when specified pulse signals are transmitted in the circuit. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は給電装置に関し、例
えば加入者端末に通話電流を供給する加入者回路の給電
回路などに適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device, and is suitable for application to, for example, a power supply circuit of a subscriber circuit for supplying a call current to a subscriber terminal.

【0002】[0002]

【従来の技術】加入者回路は小型化、低価格化を期して
半導体基板上に多くの回路要素を実現するようになって
きている。このため加入者回路における全て或いは一部
のインダクタンス素子としてもコイルを利用しない、次
の文献1に記載された電子化インダクタンス回路があ
る。
2. Description of the Related Art Subscriber circuits have come to realize many circuit elements on a semiconductor substrate for the purpose of downsizing and cost reduction. For this reason, there is an electronic inductance circuit described in the following document 1 which does not use a coil as all or a part of the inductance element in the subscriber circuit.

【0003】文献1:特開平11−340786号公報 この電子化インダクタンス回路の構成を図3に示す。Document 1: Japanese Patent Laid-Open No. 11-340786 The structure of this electronic inductance circuit is shown in FIG.

【0004】図3において当該電子化インダクタンス回
路は、図3(A)に示すNPN型電子化インダクタンス
回路13及び、図3(B)に示すPNP型電子化インダ
クタンス回路12にて構成されている。ここで、図3
(A)のNPN型電子化インダクタンス回路13と図3
(B)のPNP型電子化インダクタンス回路12は使用
しているトランジスタの型が、NPN型であるかPNP
型であるかが相違するだけであり、それ以外の点は、同
様の構成であり、同様の動作となる。
In FIG. 3, the computerized inductance circuit is composed of an NPN type computerized inductance circuit 13 shown in FIG. 3A and a PNP type computerized inductance circuit 12 shown in FIG. 3B. Here, FIG.
(A) NPN type electronic inductance circuit 13 and FIG.
The transistor type used in the PNP type electronic inductance circuit 12 of (B) is NPN type or PNP type.
Only the type is different, and the other points are the same in configuration and operation.

【0005】図3(A)に示すNPN型電子化インダク
タンス回路13において、端子AIはNPN型トランジ
スタTrのコレクタ及び抵抗R1の一端に接続され、ト
ランジスタTrのエミッタは抵抗R2の一端に接続さ
れ、抵抗R2の他端は端子AOとコンデンサC1の一端
に接続される。トランジスタTrのべースは、抵抗R3
及びコンデンサC2の並列回路でなるフィルタに接続さ
れている。抵抗R3とコンデンサC2の他端の接続点は
抵抗R1の他端とコンデンサC1の他端及び電流源I1
に接続されている。
In the NPN type electronic inductance circuit 13 shown in FIG. 3A, the terminal AI is connected to the collector of the NPN type transistor Tr and one end of the resistor R1, and the emitter of the transistor Tr is connected to one end of the resistor R2. The other end of the resistor R2 is connected to the terminal AO and one end of the capacitor C1. The base of the transistor Tr is the resistor R3.
And a capacitor C2 connected in parallel to the filter. The connection point between the resistor R3 and the other end of the capacitor C2 is the other end of the resistor R1 and the other end of the capacitor C1 and the current source I1.
It is connected to the.

【0006】なお、電流源I1による電流方向は、抵抗
R1とコンデンサC1の接続点から当該電流源I1へ電
流を流出させる方向である。
The current direction of the current source I1 is a direction in which a current flows from the connection point of the resistor R1 and the capacitor C1 to the current source I1.

【0007】次に、当該電子化インダクタンス回路13
の直流電流(通話電流)の通過機能を、図3(A)を用
いて説明する。直流電流は、端子AI→NPNトランジ
スタのコレクタ、エミッタ→抵抗R2→端子AOの順に
流れる。端子AIの直流動作点(両端子AI−AO間の
電圧降下)を求めると、トランジスタTrの直流電流増
幅率hfeが十分に高くてべース電流を無視すれば、抵
抗R1の電圧降下と、トランジスタTrのべース−エミ
ッタ間の電圧降下VBEと、抵抗R2の電圧降下の和に
なるので、次の式(1)で表すことができる。ここで
は、抵抗R3及びコンデンサC2でなるフィルタでの電
圧降下は無視している。
Next, the computerized inductance circuit 13
The direct current (calling current) passing function of is described with reference to FIG. The direct current flows in the order of terminal AI → collector / emitter of NPN transistor → resistor R2 → terminal AO. When the DC operating point of the terminal AI (voltage drop between both terminals AI-AO) is obtained, if the DC current amplification factor hfe of the transistor Tr is sufficiently high and the base current is ignored, the voltage drop of the resistor R1 and Since it is the sum of the voltage drop VBE between the base and the emitter of the transistor Tr and the voltage drop of the resistor R2, it can be expressed by the following equation (1). Here, the voltage drop in the filter including the resistor R3 and the capacitor C2 is ignored.

【0008】 AI−AO間の電圧降下=R1×I1+VBE+R2×IL…(1) 次に交流インピーダンスについて説明する。[0008]     Voltage drop between AI and AO = R1 × I1 + VBE + R2 × IL (1) Next, the AC impedance will be described.

【0009】抵抗R1はR2に比べて十分大きく、しか
もトランジスタTrのhfeが十分に高いので、抵抗R
1に流れる交流電流は無視でき、また、定電流源I1の
交流インピーダンスは抵抗R1及びR2に比べて十分高
く無視できるため、結局、AI−AO間の交流インピー
ダンスは、次の式(2)にて表すことができる。
Since the resistance R1 is sufficiently larger than R2 and the hfe of the transistor Tr is sufficiently high, the resistance R1 is
1 can be ignored, and the AC impedance of the constant current source I1 can be ignored sufficiently higher than that of the resistors R1 and R2. Therefore, the AC impedance between AI and AO can be expressed by the following equation (2). Can be expressed as

【0010】 AI−AO間の交流インピーダンス =jω((1/gm+R2)×C1×R1)+1/gm+R2…(2) gm:トランジスタTrの相互コンダクタンス[0010]   AC impedance between AI and AO = Jω ((1 / gm + R2) × C1 × R1) + 1 / gm + R2 (2)   gm: Transconductance of transistor Tr

【0011】[0011]

【発明が解決しようとする課題】ところで、上述した電
子化インダクタンス回路を用いて構成する加入者回路内
の給電回路は、図2のような構成を持つものと考えられ
る。
By the way, it is considered that the feeder circuit in the subscriber circuit formed by using the above-mentioned electronic inductance circuit has a structure as shown in FIG.

【0012】ここで、図3(A)に示すNPN型電子化
インダクタンス回路の端子AO及び端子AIは図2のA
O,AIに対応し、図3(B)に示すPNP型電子化イ
ンダクタンス回路の端子BO及び端子BIは図2のB
O,BIに対応する。
Here, the terminals AO and AI of the NPN type electronic inductance circuit shown in FIG.
Corresponding to O and AI, terminals BO and BI of the PNP type electronic inductance circuit shown in FIG. 3B are B in FIG.
Corresponds to O and BI.

【0013】図2において、通常、加入者端末に通話電
流を供給する場合では、交流特性を確保する為に、加入
者用給電源16は交流伝送回路8に対し交流差動インピ
ーダンスを高くしなければならず、高インダクタンス素
子が必要となる。
In FIG. 2, normally, when supplying a call current to a subscriber terminal, the subscriber power supply 16 must have a high AC differential impedance with respect to the AC transmission circuit 8 in order to ensure AC characteristics. Therefore, a high inductance element is required.

【0014】また、このインダクタンス素子は、大きな
インダクタンス値を必要とするから、単純なインダクタ
ンスでは部品形状が大きくなり、実装面積が厳しくな
る。その為、トランジスタ、抵抗、コンデンサを組み合
わせ、図3に示すような電子化インダクタンス回路を用
いる。
Further, since this inductance element requires a large inductance value, the component shape becomes large with a simple inductance and the mounting area becomes strict. Therefore, a transistor, a resistor, and a capacitor are combined and an electronic inductance circuit as shown in FIG. 3 is used.

【0015】ここで図2に示す回路では、加入者用給電
源16→電流・電圧モニタ回路15→PNP型電子化イ
ンダクタンス回路12のBI端子→BO端子→加入者側
→NPN型電子化インダクタンス回路13のAI端子→
AO端子→電流・電圧モニタ回路15→加入者用給電源
16のルートで通話電流が流れる。ここで、加入者用給
電源16は、前記式(2)に示されるように、交流系伝
送回路8にて扱う交流信号に対し、高インピーダンスに
なる。
In the circuit shown in FIG. 2, the subscriber power supply 16 → current / voltage monitor circuit 15 → BI terminal of the PNP type electronic inductance circuit 12 → BO terminal → subscriber side → NPN type electronic inductance circuit. 13 AI terminal →
A call current flows through the route of AO terminal → current / voltage monitor circuit 15 → subscriber power supply 16. Here, the subscriber power supply 16 has a high impedance with respect to the AC signal handled by the AC transmission circuit 8 as shown in the above equation (2).

【0016】また、ダイヤルパス(以下、「DP」と記
す)等のパルス信号が加入者側から印加された場合、通
常このパルス信号の検出は電流・電圧モニタ回路15に
て検出し、その検出結果の出力信号は信号処理回路14
にて、信号処理され上位装置(図示せず)へ送られる。
しかし、電子化インダクタンス回路を動作させたままに
すると、図3に示すコンデンサC1の充放電により、検
出に遅延及び歪みを生じ、正確な信号を上位装置に送出
できなくなる。その為、DP等のパルス信号が印加され
る場合は、ショートスイッチ10,11にて電子化イン
ダクタンス回路12,13をショートすることで、遅延
及び歪みを解消することができる。
When a pulse signal such as a dial path (hereinafter referred to as "DP") is applied from the subscriber side, the detection of this pulse signal is usually detected by the current / voltage monitor circuit 15, and the detection is performed. The resulting output signal is the signal processing circuit 14
At, the signal is processed and sent to a host device (not shown).
However, if the computerized inductance circuit is left operating, charging and discharging of the capacitor C1 shown in FIG. 3 causes delay and distortion in detection, making it impossible to send an accurate signal to the host device. Therefore, when a pulse signal such as DP is applied, the delay and distortion can be eliminated by short-circuiting the electronic inductance circuits 12 and 13 with the short switches 10 and 11.

【0017】ところが、このショートスイッチ10,1
1が接続される加入者線には、(後述するように、正常
時でも最大で例えば130mA程度の)大電流が流れ、
(例えば200V程度の)高電圧が印加され得るため、
当該加入者線への給電ルート上に位置する当該ショート
スイッチ10,11には、このような大電流や高電圧に
耐えて安定的に動作することのできる電気的性能が要求
される。
However, the short switches 10 and 1
In the subscriber line to which 1 is connected, a large current (maximum of about 130 mA even in a normal state as described later) flows,
Since a high voltage (for example, about 200 V) can be applied,
The short switches 10 and 11 located on the power supply route to the subscriber line are required to have electrical performance capable of withstanding such a large current and a high voltage and stably operating.

【0018】この要求を満足することのできる部品は、
実際上、定格値の大きい特別なスイッチ部品に限定され
る。このような特別な部品としては、例えば、一部の半
導体スイッチや、機械式のリレーがあげられる。
The parts that can meet this requirement are:
In practice, it is limited to special switch parts with high rated values. Examples of such special parts include some semiconductor switches and mechanical relays.

【0019】しかしながら当該半導体スイッチは高価で
あり、また機械式リレーは形状が大きく、小型化・多機
能化が求められる加入者回路においては、その数が多い
と、実装面積的インパクトが大きすぎる為、小型化・多
機能化の要求にこたえることを難しくするという欠点が
あった。
However, the semiconductor switch is expensive, and the mechanical relay has a large shape, so that in a subscriber circuit which is required to be miniaturized and multifunctional, if the number is large, the mounting area impact is too large. However, there is a drawback that it is difficult to meet the demand for miniaturization and multi-functionality.

【0020】このため、給電回路自体を小型化し、低価
格化することが求められる。
Therefore, it is required to reduce the size and cost of the power supply circuit itself.

【0021】[0021]

【課題を解決するための手段】かかる課題を解決するた
めに、本発明では、平衡伝送路上に配置され、この平衡
伝送上に接続される端末に電流を供給する給電装置にお
いて、入力端子及び出力端子を有し、これら入力端子及
び出力端子間に、トランジスタの2個の非制御端と第1
の抵抗とを直列に接続していると共に第2の抵抗とコン
デンサとを直列に接続しており、第2の抵抗及びコンデ
ンサの接続点が上記トランジスタの制御端に接続してい
ると共に直流動作点を決定するための電流源にも接続し
ている電子化インダクタンス回路を備え、電子化インダ
クタンス回路が、当該回路内で所定のパルス状信号を伝
送するとき、コンデンサを当該回路から切断する切断動
作を行う切断スイッチ手段を備えることを特徴とする。
In order to solve such a problem, according to the present invention, an input terminal and an output are provided in a power supply device arranged on a balanced transmission line and supplying a current to a terminal connected on the balanced transmission. A terminal, between the input terminal and the output terminal, the two non-controlled ends of the transistor and the first
And the second resistor and the capacitor are connected in series, and the connection point of the second resistor and the capacitor is connected to the control end of the transistor and the DC operating point. The computerized inductance circuit is also connected to a current source for determining, and when the computerized inductance circuit transmits a predetermined pulsed signal in the circuit, a disconnecting operation for disconnecting the capacitor from the circuit is performed. It is characterized in that it is provided with disconnection switch means for performing.

【0022】[0022]

【発明の実施の形態】(A)実施形態 以下、本発明にかかる給電装置の実施形態について説明
する。
BEST MODE FOR CARRYING OUT THE INVENTION (A) Embodiment Hereinafter, an embodiment of a power feeding device according to the present invention will be described.

【0023】第1〜第4の実施形態に共通する特徴は、
上述した素子ショートスイッチ10,11に相当する特
別なスイッチ部品の数を低減することにより、低価格で
小型化や多機能化の要求にこたえることが容易な給電回
路を提供することにある。
The features common to the first to fourth embodiments are as follows.
By reducing the number of special switch parts corresponding to the element short-circuiting switches 10 and 11 described above, it is possible to provide a power supply circuit that can easily meet the demands for downsizing and multi-functionalization at low cost.

【0024】(A−1〉第1の実施形態の構成 本実施形態にかかる給電回路の全体構成例を図1に示
す。この給電回路は、図2に示した給電回路に対応する
ものである。
(A-1) Configuration of First Embodiment An example of the overall configuration of a power feeding circuit according to this embodiment is shown in Fig. 1. This power feeding circuit corresponds to the power feeding circuit shown in Fig. 2. .

【0025】図1において、当該給電回路は、交流系伝
送回路1と、PNP型電子化インダクタンス回路3と、
NPN型電子化インダクタンス回路4と、信号処理回路
5と、電流・電圧モニタ回路6と、加入者用給電源7と
を備えている。
In FIG. 1, the power feeding circuit is an AC transmission circuit 1, a PNP type electronic inductance circuit 3,
It is provided with an NPN type electronic inductance circuit 4, a signal processing circuit 5, a current / voltage monitor circuit 6, and a subscriber power supply 7.

【0026】このうち加入者用給電源7は電流・電圧モ
ニタ回路6に接続されており、電流・電圧モニタ回路6
の検出結果出力信号DTは信号処理回路5に送られる。
Of these, the subscriber power supply 7 is connected to the current / voltage monitor circuit 6, and the current / voltage monitor circuit 6 is connected.
The detection result output signal DT of is sent to the signal processing circuit 5.

【0027】PNP型電子化インダクタンス回路3のB
I端子とNPN型電子化インダクタンス回路4のAO端
子に接続されているこの電流・電圧モニタ回路6は、通
話電流ILの値を検出し、その検出結果を前記検出結果
出力信号DTとして出力する回路である。前記DP等の
パルス信号が加入者側から印加された場合、このパルス
信号が通話電流ILの電流値の変化に反映されるため、
出力信号DTを検査することにより、パルス信号の有無
を検出することが可能である。当該検査を実行するの
は、検出結果信号DTを受け取る前記信号処理回路5で
ある。
B of the PNP type electronic inductance circuit 3
This current / voltage monitor circuit 6 connected to the I terminal and the AO terminal of the NPN type electronic inductance circuit 4 detects the value of the call current IL and outputs the detection result as the detection result output signal DT. Is. When the pulse signal such as DP is applied from the subscriber side, this pulse signal is reflected in the change in the current value of the call current IL,
By inspecting the output signal DT, it is possible to detect the presence or absence of a pulse signal. It is the signal processing circuit 5 that receives the detection result signal DT that performs the inspection.

【0028】信号処理回路5からは、当該検査の結果を
反映した制御信号CSが上位装置へ出力される。
From the signal processing circuit 5, a control signal CS reflecting the result of the inspection is output to the host device.

【0029】なお、前記PNP型電子化インダクタンス
回路3と、NPN型電子化インダクタンス回路4の各端
子は、アルファベットの右側に「I」を付したものが入
力端子を示し、「O」を付したものが出力端子を示す。
したがって、AI,BIは入力端子であり、AO,BO
は出力端子である。
The terminals of the PNP-type electronic inductance circuit 3 and the NPN-type electronic inductance circuit 4 are input terminals when "I" is added to the right side of the alphabet, and are added with "O". The thing shows an output terminal.
Therefore, AI and BI are input terminals, and AO and BO
Is an output terminal.

【0030】また、加入者線A2,B2と上位装置2と
のあいだに介在する交流系伝送回路1は、加入者線A
2,B2上と上位装置2とのあいだで、交流信号の伝送
を行う部分である。
Further, the AC system transmission circuit 1 interposed between the subscriber lines A2 and B2 and the host device 2 is the subscriber line A.
2, a part for transmitting an AC signal between B2 and the upper device 2.

【0031】PNP型電子化インダクタンス回路3のB
O端子及びNPN型電子化インダクタンス回路4のAI
端子は、交流系伝送回路1及び加入者線A2、B2に接
続されている。
B of the PNP type electronic inductance circuit 3
AI of O terminal and NPN type computerized inductance circuit 4
The terminals are connected to the AC transmission circuit 1 and the subscriber lines A2 and B2.

【0032】前記NPN型電子化インダクタンス回路4
の回路構成例を図6(A)に示し、PNP型電子化イン
ダクタンス回路3の回路構成例を図6(B)に示す。
The NPN type electronic inductance circuit 4
6A shows an example of the circuit configuration of FIG. 6A, and FIG. 6B shows an example of the circuit configuration of the PNP type electronic inductance circuit 3.

【0033】電子化インダクタンス回路3,4に求めら
れるインダクタンス値はかなり大きいため、当該インダ
クタンス値を単純にコイルを用いて実現しようとする
と、必然的に形状も大きくなって実装が困難になり、諸
種の不利益が発生する。
Since the inductance values required for the computerized inductance circuits 3 and 4 are considerably large, if the inductance values are simply realized by using a coil, the size is inevitably increased and the mounting becomes difficult. The disadvantage of.

【0034】そこで、このような不利益を回避するた
め、トランジスタやOPアンプなどの能動素子と、コン
デンサ・抵抗などの受動素子を組み合わせて、等価的に
必要なインダクタンス値を実現したものが、この電子化
インダクタンス回路である。
Therefore, in order to avoid such a disadvantage, an active element such as a transistor and an OP amplifier and a passive element such as a capacitor and a resistor are combined to realize an equivalently required inductance value. It is an electronic inductance circuit.

【0035】(A−1−1)電子化インダクタンス回路
の構成例 図6(A)に示すNPN型電子化インダクタンス回路4
において、端子AIはNPNトランジスタTrのコレク
タ及び抵抗R1の一端に接続され、トランジスタTrの
エミッタは抵抗R2の一端に接続され、抵抗R2の他端
は端子AOとコンデンサC1に接続される。またトラン
ジスタTrのベースは、抵抗R3及びコンデンサC2の
並列回路でなるフィルタに接続されている。
(A-1-1) Configuration example of electronic inductance circuit NPN type electronic inductance circuit 4 shown in FIG. 6 (A)
In, the terminal AI is connected to the collector of the NPN transistor Tr and one end of the resistor R1, the emitter of the transistor Tr is connected to one end of the resistor R2, and the other end of the resistor R2 is connected to the terminal AO and the capacitor C1. The base of the transistor Tr is connected to a filter formed by a parallel circuit of a resistor R3 and a capacitor C2.

【0036】抵抗R3とコンデンサC2の他端の接続点
は抵抗R1の他端とスイッチ(ON・OFスイッチ)S
W1と電流源I1に接続されており、スイッチSW1の
他端はコンデンサC1の他端と接続されている。
The connection point between the resistor R3 and the other end of the capacitor C2 is connected to the other end of the resistor R1 and a switch (ON / OF switch) S.
The switch SW1 is connected to the current source I1, and the other end of the switch SW1 is connected to the other end of the capacitor C1.

【0037】なお、電流源I1による電流方向は、抵抗
R1とコンデンサC1の接続点から当該電流源I1に電
流を流出させる方向である。
The current direction of the current source I1 is a direction in which a current flows out from the connection point of the resistor R1 and the capacitor C1 to the current source I1.

【0038】また、前記スイッチSW1は、外部からの
制御信号によって、ON状態またはOFF状態とされる
ものである。具体的には、前記DPのパルス信号が印加
されていない場合には、ON状態とされる。
The switch SW1 is turned on or off by a control signal from the outside. Specifically, when the DP pulse signal is not applied, it is turned on.

【0039】前記DPのパルス信号が印加されるとき
に、当該スイッチSW1をOFF状態とすることで、コ
ンデンサC1が電子化インダクタンス回路4から切り離
されるため、DP信号が、遅延したり歪んだりすること
がなくなる。
By turning off the switch SW1 when the pulse signal of DP is applied, the capacitor C1 is disconnected from the computerized inductance circuit 4, so that the DP signal is delayed or distorted. Disappears.

【0040】なお、図6(A)に示す当該NPN型電子
化インダクタンス回路4の端子AO及び端子AIは、図
1に示すAO,AIに対応する。
The terminals AO and AI of the NPN type electronic inductance circuit 4 shown in FIG. 6A correspond to AO and AI shown in FIG.

【0041】一方、図6(B)に示す本実施形態のPN
P型電子化インダクタンス回路3は、当該NPN型電子
化インダクタンス回路4に比べ、トランジスタの型がN
PNとPNPに置き換わっただけの対称的な構成を備え
ている。すなわち、PNP型電子化インダクタンス回路
3とNPN型電子化インダクタンス回路4は、平衡型の
回路構成を持っている。
On the other hand, the PN of this embodiment shown in FIG.
Compared with the NPN type electronic inductance circuit 4, the P type electronic inductance circuit 3 has a transistor type of N type.
It is provided with a symmetrical configuration in which only PN and PNP are replaced. That is, the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4 have a balanced type circuit configuration.

【0042】したがって、当該PNP型電子化インダク
タンス回路3の端子BO及び端子BIは、図1のBO,
BIに対応する。
Therefore, the terminal BO and the terminal BI of the PNP type electronic inductance circuit 3 are the same as those shown in FIG.
Corresponds to BI.

【0043】以上の構成では、給電回路全体として、2
つのスイッチ(2つのSW1)を有することとなるが、
最大130mA程度の大電流を流したり、200V程度
の高電圧が印加され得るスイッチは存在せず、2つのス
イッチSW1には、わずかの電流しか流れず、わずかの
電圧しか印加されないため、当該スイッチSW1のため
に回路が大規模化したり、高価格化することはない。
In the above configuration, the power feeding circuit as a whole is 2
Will have two switches (two SW1),
There is no switch that can apply a large current of about 130 mA or a high voltage of about 200 V, and only a small current flows through the two switches SW1 and only a small voltage is applied. Because of this, the circuit does not become large in scale or expensive.

【0044】以下、上記のような構成を有する本実施形
態の動作について説明する。
The operation of this embodiment having the above-mentioned structure will be described below.

【0045】(A−2)第1の実施形態の動作 まずNPN型電子化インダクタンス回路4の動作原理に
ついて説明を行う。NPN型電子化インダクタンス回路
4において、直流電流(通話電流)ILは、端子AI→
NPNトランジスタTrのコレクタ、エミッタ→抵抗R
2→端子AOの順に流れる。端子AIの直流動作点(両
端子間AI−AO間の電圧降下)を求めると、トランジ
スタTrの直流電流増幅率hfeが十分に高くてベース
電流を無視すれば、抵抗R1の電圧降下と、トランジス
タTrのべース−エミッタ間の電圧降下VBEと、抵抗
R2の電圧降下の和になるので、前記式(1)に等しい
次の式(3)で表すことができる。
(A-2) Operation of the First Embodiment First, the operation principle of the NPN type electronic inductance circuit 4 will be described. In the NPN type electronic inductance circuit 4, the direct current (call current) IL is changed to the terminal AI →
NPN transistor Tr collector, emitter → resistor R
It flows in the order of 2 → terminal AO. When the DC operating point of the terminal AI (voltage drop between both terminals AI-AO) is calculated, if the DC current amplification factor hfe of the transistor Tr is sufficiently high and the base current is ignored, the voltage drop of the resistor R1 and the transistor Since it is the sum of the voltage drop VBE between the base and the emitter of Tr and the voltage drop of the resistor R2, it can be expressed by the following equation (3) which is equal to the above equation (1).

【0046】 AI−AO間の電圧降下=R1×I1+VBE+R2×IL…(3) なお、当該式(3)を求めるにあたり、抵抗R3及びコ
ンデンサC2でなるフィルタでの電圧降下は無視してい
る。
Voltage drop between AI and AO = R1 × I1 + VBE + R2 × IL (3) It should be noted that the voltage drop in the filter formed by the resistor R3 and the capacitor C2 is neglected in obtaining the equation (3).

【0047】通話電流ILの値は、状況に応じ、例え
ば、0〜130mA程度の範囲内で動的に変化する。し
たがって、加入者線A2、B2上には最大で130mA
程度の大電流が流れることになる。
The value of the call current IL dynamically changes within a range of, for example, about 0 to 130 mA depending on the situation. Therefore, the maximum is 130 mA on the subscriber lines A2 and B2.
A large amount of current will flow.

【0048】次に、スイッチSW1がON状態にある場
合のAI−AO間の交流インピーダンスは、抵抗R1が
R2に比べて十分大きく、しかもトランジスタTrのh
feが十分に高いとすると、抵抗R1に流れる交流電流
は無視でき、また、定電源I1の交流インピーダンスは
抵抗R1及びR2に比べて十分高いので、無視できる、
ため、前記式(2)に等しい次の式(4)にて表すこと
ができる。
Next, the AC impedance between AI and AO when the switch SW1 is in the ON state is such that the resistor R1 is sufficiently larger than the resistor R2 and the h of the transistor Tr is h.
If fe is sufficiently high, the AC current flowing through the resistor R1 can be ignored, and since the AC impedance of the constant power source I1 is sufficiently higher than that of the resistors R1 and R2, it can be ignored.
Therefore, it can be expressed by the following equation (4) which is equal to the above equation (2).

【0049】 AI−AO間の交流インピーダンス =jω((1/gm+R2)×C1×R1)+1/gm+R2…(4) gm:トランジスタTrの相互コンダクタンス 当該NPN型電子化インダクタンス回路4と対称的な構
成(対応する各定数の値も同じ)を持つ前記PNP型電
子化インダクタンス回路3が、当該NPN型電子化イン
ダクタンス回路4と同じ(対称的な)動作を行うことは
当然である。
AC impedance between AI and AO = jω ((1 / gm + R2) × C1 × R1) + 1 / gm + R2 (4) gm: Transconductance of transistor Tr Symmetrical configuration with the NPN type electronic inductance circuit 4 It goes without saying that the PNP type electronic inductance circuit 3 having the same (the values of corresponding constants are also the same) performs the same (symmetrical) operation as the NPN type electronic inductance circuit 4.

【0050】したがって、これらNPN型電子化インダ
クタンス回路4とPNP型電子化インダクタンス回路3
を含む図1の給電装置全体の動作は、以下のようにな
る。
Therefore, these NPN type computerized inductance circuit 4 and PNP type computerized inductance circuit 3
The operation of the entire power supply device of FIG. 1 including the above is as follows.

【0051】通常の給電時は、加入者用給電源7→電流
・電圧モニタ回路6→PNP型電子化インダクタンス回
路3のBI端子→BO端子→加入者側→NPN型電子化
インダクタンス回路4のAI端子→AO端子→電流・電
圧モニタ回路6→加入者用給電源7のルートで通話電流
ILを流す。ここで、更に図6(A)及び(B)に示す
スイッチSW1をON状態とすることにより、加入者用
給電源7は式(4)に示されるように、交流系伝送回路
1にて扱う交流信号に対し、高インピーダンスになる。
During normal power supply, the subscriber power supply 7 → current / voltage monitor circuit 6 → BI terminal of the PNP type electronic inductance circuit 3 → BO terminal → subscriber side → AI of the NPN type electronic inductance circuit 4 The call current IL flows through the route of terminal → AO terminal → current / voltage monitor circuit 6 → subscriber power supply 7. Here, by further turning on the switch SW1 shown in FIGS. 6A and 6B, the subscriber power supply 7 is handled by the AC transmission circuit 1 as shown in the equation (4). High impedance for AC signals.

【0052】次に、DP信号等のパルス信号が加入者側
から印加される場合、上記給電ルートにて、前記2つの
スイッチSW1をOFF状態とする事により、コンデン
サC1の充放電がなくなるため、遅延及び歪みが無くな
って、DP信号等を、電流・電圧モニタ回路6にて正確
に検出する事が可能となる。そしてこれにより、出力信
号DTからも遅延及び歪みの影響が除去されて精度が高
まるため、当該出力信号DTに応じて信号処理回路5か
ら上位装置に供給される制御信号CSの信頼性も向上す
る。
Next, when a pulse signal such as a DP signal is applied from the subscriber side, the two switches SW1 are turned off in the power feeding route, so that the charging and discharging of the capacitor C1 disappears. Since the delay and distortion are eliminated, the DP signal and the like can be accurately detected by the current / voltage monitor circuit 6. As a result, the influence of the delay and the distortion is removed from the output signal DT to improve the accuracy, and thus the reliability of the control signal CS supplied from the signal processing circuit 5 to the host device in accordance with the output signal DT is also improved. .

【0053】(A−3)第1の実施形態の効果 以上のように、本実施形態によれば、前述の図2に示す
ような構成を採らず、電子化インダクタンス回路(3お
よび4)内のコンデンサ(C1)をスイッチ(SW1)
にて当該電子化インダクタンス回路から切り離すことに
より、DP信号等のパルス信号に対しても、コンデンサ
(C1)の充放電がなくなるため、遅延及び歪みもな
く、正確な検出を容易に実行することが可能である。ま
た大電流を流し且つ高電圧に耐えることのできる定格値
の大きい特別な部品を使用していないため、実装面積が
低減でき、給電回路全体(ひいては加入者回路)の低価
格化や小規模化を達成することが可能になる。
(A-3) Effects of the First Embodiment As described above, according to the present embodiment, the electronic inductance circuit (3 and 4) does not have the configuration shown in FIG. Switch (SW1) to the condenser (C1) of
By disconnecting the computerized inductance circuit from the computerized inductance circuit, charging / discharging of the capacitor (C1) is eliminated even for a pulse signal such as a DP signal, so that accurate detection can be easily performed without delay and distortion. It is possible. In addition, because no special parts with large rated values that can withstand large currents and high voltages are used, the mounting area can be reduced, and the cost and size of the entire power supply circuit (and subscriber circuit) can be reduced. Can be achieved.

【0054】ここで、当該コンデンサ(C1)を電子化
インダクタンス回路から切り離すためのスイッチ(SW
1)は、上述したように、加入者線に給電するルートと
なるものではなく、高耐圧又は大電流を流す必要もない
ため、一般的なトランジスタやMOS−FETなど、安
価で小さい部品にて構成することができる。
Here, a switch (SW) for disconnecting the capacitor (C1) from the computerized inductance circuit.
As described above, 1) does not serve as a route for supplying power to the subscriber line, and does not require a high breakdown voltage or a large current to flow. Therefore, general transistors, MOS-FETs, and other inexpensive and small parts can be used. Can be configured.

【0055】(B)第2の実施形態 以下では、本実施形態が第1の実施形態と相違する点に
ついてのみ説明する。
(B) Second Embodiment Hereinafter, only differences of the present embodiment from the first embodiment will be described.

【0056】本実施形態は、第1の実施形態においては
必ずしも明確でなかったスイッチSW1の制御方法に関
し、好ましい実現例を提供するものである。
The present embodiment provides a preferable implementation example regarding the control method of the switch SW1 which is not always clear in the first embodiment.

【0057】(B−1)第2の実施形態の構成および動
作 本実施形態の給電回路の全体構成は、基本的に、図1と
同じであってよいが、図7に示すように、信号処理回路
5から出力される制御信号(第1の実施形態のCSに相
当するものとみることもできるので、本実施形態ではC
S1とする)であるSW1制御信号CS1がスイッチS
W1の制御入力端末に供給されている点が相違する。本
実施形態では2つのスイッチSW1は、当該制御信号C
S1に応じて、ON状態、またはOFF状態となる。
(B-1) Configuration and operation of the second embodiment The overall configuration of the power feeding circuit of the present embodiment may be basically the same as that of FIG. 1, but as shown in FIG. A control signal output from the processing circuit 5 (which can be regarded as corresponding to CS in the first embodiment, so in the present embodiment, C
SW1 control signal CS1 is S1).
The difference is that it is supplied to the control input terminal of W1. In this embodiment, the two switches SW1 are connected to the control signal C
Depending on S1, it is turned on or off.

【0058】図7中、図6および図1と対応する符号を
付与した各部および各電気信号の機能は、基本的に、第
1の実施形態と同じである。
In FIG. 7, the functions of the respective parts and the respective electric signals given the reference numerals corresponding to those of FIGS. 6 and 1 are basically the same as those of the first embodiment.

【0059】したがって、図1および図7において、電
子化インダクタンス回路3,4の直流的な動作及び交流
インピーダンスも第1の実施形態と同様である。
Therefore, in FIGS. 1 and 7, the DC operation and AC impedance of the computerized inductance circuits 3 and 4 are similar to those of the first embodiment.

【0060】そして、DP信号等のパルス信号が加入者
側から印加された場合、通話電流ILが変動するため、
電流・電圧モニタ回路6で通話電流ILをモニタし、そ
の通話電流検出結果を検出結果出力信号DT1として信
号処理回路5に供給する。信号処理回路5では、受け取
った当該検出結果出力信号DT1に応じて通話電流IL
の電流値が一定の閾値を越えたことを検出すると、スイ
ッチSW1をON状態とさせ、閾値を下回ったことを検
出すると、スイッチSW1をOFF状態とさせる制御信
号(SW1制御宿号)CS1を送出する。
When a pulse signal such as a DP signal is applied from the subscriber side, the call current IL fluctuates.
The current / voltage monitor circuit 6 monitors the call current IL, and supplies the call current detection result to the signal processing circuit 5 as a detection result output signal DT1. In the signal processing circuit 5, the call current IL is received according to the received detection result output signal DT1.
When it detects that the current value exceeds the certain threshold value, it turns on the switch SW1, and when it detects that it falls below the threshold value, it sends a control signal (SW1 control command) CS1 that turns off the switch SW1. To do.

【0061】すなわち、電流・電圧モニタ回路6の出力
信号DT1が1つのパルス信号の存在を示し、信号処理
回路5を介してスイッチSW1をOFF状態とすると、
当該1パルス信号が検出されている期間(すなわち、当
該1パルスのパルス幅が持続する時間〉は、前記信号処
理回路5がスイッチSW1のOFF状態を指定する制御
信号CS1を出力しつづけ、当該1パルス信号が検出さ
れなくなったら、ON状態を指定する制御信号CS1を
出力する。以降は、新たなパルス信号が検出されるたび
に同様な動作の繰り返しとなる。
That is, when the output signal DT1 of the current / voltage monitor circuit 6 indicates the presence of one pulse signal and the switch SW1 is turned off via the signal processing circuit 5,
During the period in which the 1-pulse signal is detected (that is, the duration of the pulse width of the 1-pulse), the signal processing circuit 5 continues to output the control signal CS1 designating the OFF state of the switch SW1. When the pulse signal is no longer detected, the control signal CS1 designating the ON state is output, and thereafter, the same operation is repeated each time a new pulse signal is detected.

【0062】なお、電流・電圧モニタ回路6がパルス信
号の検出のために使用する前記閾値は、例えば、12m
A程度であってよい。
The threshold used by the current / voltage monitor circuit 6 for detecting the pulse signal is, for example, 12 m.
It may be about A.

【0063】(B−2)第2の実施形態の効果 以上のように、本実施形態によれば、第1の実施形態の
効果と同等な効果を得ることができる。
(B-2) Effect of Second Embodiment As described above, according to this embodiment, the same effect as that of the first embodiment can be obtained.

【0064】加えて、本実施形態では、通話電流(I
L)を監視することにより、信号処理回路(8)からス
イッチ(SW1)を制御するSW1制御信号(CS1)
を送出する事ができるため、外部から制御信号を受ける
必要がなく、給電回路の内部だけで自立的に、スイッチ
(SW1)の切替を行うことができる。
In addition, in this embodiment, the call current (I
SW1 control signal (CS1) for controlling the switch (SW1) from the signal processing circuit (8) by monitoring L)
Therefore, it is not necessary to receive a control signal from the outside, and the switch (SW1) can be autonomously switched only within the power feeding circuit.

【0065】このことは、給電回路だけで自立的に、パ
ルス信号に関する遅延及び歪みを無くすことが可能であ
ることを意味する。また、外部の回路に依存しないた
め、具体的な回路構成も簡単にすることが可能である。
This means that the delay and distortion relating to the pulse signal can be eliminated independently by only the feeding circuit. Further, since it does not depend on an external circuit, it is possible to simplify a specific circuit configuration.

【0066】(C)第3の実施形態 以下では、本実施形態が第1の実施形態と相違する点に
ついてのみ説明する。
(C) Third Embodiment Hereinafter, only differences of the present embodiment from the first embodiment will be described.

【0067】本実施形態は、前記スイッチSW1のOF
F状態においても、コンデンサC1に対する充電(プリ
チャージ)を行うことで、電子化インダクタンス回路の
即応性を高めることを特徴とする。
In this embodiment, the OF of the switch SW1 is
Even in the F state, charging (pre-charging) of the capacitor C1 improves the responsiveness of the computerized inductance circuit.

【0068】(C−1)第3の実施形態の構成および動
作 本実施形態の給電回路の全体構成は、PNP型電子化イ
ンダクタンス回路3及びNPN型電子化インダクタンス
回降4の内部構成を除き、図1と同様である。
(C-1) Configuration and operation of the third embodiment The entire configuration of the power feeding circuit of this embodiment is different from the internal configuration of the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4. It is similar to FIG.

【0069】当該PNP型電子化インダクタンス回路3
及びNPN型電子化インダクタンス回路4の内部構成
は、一例として、図4に示すものであってもよい。
The PNP type electronic inductance circuit 3
The internal configuration of the NPN type electronic inductance circuit 4 may be that shown in FIG. 4 as an example.

【0070】図4において、図6および図1と対応する
符号を付与した各部および各電気信号の機能は、基本的
に、第1の実施形態と同じである。
In FIG. 4, the functions of the respective parts and the respective electric signals given the reference numerals corresponding to those of FIGS. 6 and 1 are basically the same as those of the first embodiment.

【0071】ただし図4では、第1の実施形態の構成に
加えて、コンデンサC1をプリチャージする機能を有す
るツェナーダイオードD1が、コンデンサC1に並列に
接続されており、PNP型電子化インダクタンス回路3
の内部において抵抗R4の一端はツェナーダイオードD
1のアノード、コンデンサC1及びスイッチSW1に接
続され、抵抗R4の他端は、当該PNP型電子化インダ
クタンス回路3の外部にある前記端子AOに接続され
る。
However, in FIG. 4, in addition to the configuration of the first embodiment, a Zener diode D1 having a function of precharging the capacitor C1 is connected in parallel to the capacitor C1, and the PNP type electronic inductance circuit 3
In the inside of the resistor, one end of the resistor R4 has a Zener diode D
1 is connected to the anode, the capacitor C1 and the switch SW1, and the other end of the resistor R4 is connected to the terminal AO outside the PNP type electronic inductance circuit 3.

【0072】また、NPN型電子化インダクタンス回路
4の内部においては、抵抗R4の一端はツェナーダイオ
ードD1のカソード、コンデンサC1及びスイッチSW
1に接続され、抵抗R4の他端は、当該NPN型電子化
インダクタンス回路4の外部にある端子BIに接続され
る。
In the NPN type electronic inductance circuit 4, one end of the resistor R4 has a cathode of the Zener diode D1, a capacitor C1 and a switch SW.
1 and the other end of the resistor R4 is connected to a terminal BI located outside the NPN type electronic inductance circuit 4.

【0073】なお、端子BIの電位は端子AOより常に
高いものとする。
The potential of the terminal BI is always higher than that of the terminal AO.

【0074】図1及び図4において、電子化インダクタ
ンス回路3,4の直流的な動作及び交流インピーダンス
も第1の実施形態と同様である。
1 and 4, the DC operation and AC impedance of the computerized inductance circuits 3 and 4 are the same as in the first embodiment.

【0075】DP信号等のパルス信号が加入者側から印
加された場合においても、第1の実施形態と同様であ
り、図4のスイッチSW1をOFF状態とすることによ
って、電流・電圧モニタ回路6が検出するパルス信号
(DPの構成要素となる各パルス)が当該コンデンサC
1の充放電の影響を受けなくなるため、当該電流・電圧
モニタ回路6は、遅延及び歪みの無いパルス信号をもと
に、高精度な検出を行うことができる。
Even when a pulse signal such as a DP signal is applied from the subscriber side, the same as in the first embodiment, the current / voltage monitor circuit 6 is turned off by turning off the switch SW1 in FIG. The pulse signal (each pulse that is a constituent of DP) detected by the capacitor C
Since the current / voltage monitor circuit 6 is not affected by the charge / discharge of No. 1, the current / voltage monitor circuit 6 can perform highly accurate detection based on the pulse signal without delay and distortion.

【0076】このため、信号処理回路5を通して上位装
置に信号伝達される制御信号CSの信頼性が高まる。
Therefore, the reliability of the control signal CS transmitted to the higher-level device through the signal processing circuit 5 is enhanced.

【0077】さらに本実施形態では、図4においてPN
P型電子化インダクタンス回路3のコンデンサC1は、
このコンデンサC1に接続されている抵抗R4を通して
端子AOに抜けるルートにて、充電され、充電電圧はツ
ェナーダイオードD1にて決定される。これと対称的
に、NPN型電子化インダクタンス回路4のコンデンサ
C1は、端子BIから抵抗R4を通して充電され、充電
電圧はツェナーダイオードD1にて決定される。
Further, in this embodiment, PN in FIG.
The capacitor C1 of the P-type computerized inductance circuit 3 is
The charging is performed along the route through the resistor R4 connected to the capacitor C1 to the terminal AO, and the charging voltage is determined by the Zener diode D1. In contrast to this, the capacitor C1 of the NPN type electronic inductance circuit 4 is charged from the terminal BI through the resistor R4, and the charging voltage is determined by the Zener diode D1.

【0078】(C−2)第3の実施形態の効果 以上のように、本実施形態によれば、第1の実施形態と
同等な効果を得ることができる。
(C-2) Effect of Third Embodiment As described above, according to this embodiment, the same effect as that of the first embodiment can be obtained.

【0079】加えて、本実施形態では、スイッチ(SW
1)をOFF状態としている時もコンデンサ(C1)を
充電(プリチャージ)することができ、スイッチ(SW
1)をON状態に切り替えた直後のツェナーダイオード
(D1)の電圧値を最適化することにより、各電子化イ
ンダクタンス回路(5および6)の電子化インダクタン
スとしての機能をより早く提供することができる。
In addition, in this embodiment, the switch (SW
The capacitor (C1) can be charged (precharged) even when 1) is in the OFF state, and the switch (SW
By optimizing the voltage value of the Zener diode (D1) immediately after switching 1) to the ON state, it is possible to more quickly provide the function as the electronic inductance of each electronic inductance circuit (5 and 6). .

【0080】また、当該プリチャージによって、スイッ
チ(SW1)をON状態に切替えた直後にコンデンサ
(C1)を急激に充電することが無くなるため、加入者
側への急激な電圧変動が抑制され、電話機から、電話機
ユーザが聴取するノイズ等を低減することができる。
Further, since the precharge does not cause the capacitor (C1) to be rapidly charged immediately after the switch (SW1) is switched to the ON state, the rapid voltage fluctuation to the subscriber side is suppressed, and the telephone set Therefore, it is possible to reduce noise and the like heard by the telephone user.

【0081】(D)第4の実施形態 以下では、本実施形態が第1、第3の実施形態と相違す
る点についてのみ説明する。
(D) Fourth Embodiment Below, only the points of difference of this embodiment from the first and third embodiments will be explained.

【0082】本実施形態では、第3の実施形態と同等な
効果を、各電子化インダクタンス回路の内部構成のみに
よって得ることを特徴とする。
The present embodiment is characterized in that the same effect as that of the third embodiment is obtained only by the internal configuration of each electronic inductance circuit.

【0083】(D−1)第4の実施形態の構成および動
作 本実施形態の給電回路の全体構成は、各電子化インダク
タンス回路3,4の内部構成を除き、図1とまったく同
じである。
(D-1) Configuration and Operation of Fourth Embodiment The entire configuration of the power feeding circuit of this embodiment is exactly the same as that of FIG. 1 except for the internal configuration of each electronic inductance circuit 3, 4.

【0084】本実施形態の当該電子化インダクタンス回
路3,4の内部構成は、一例として、図5に示すもので
あってもよい。
The internal configuration of the computerized inductance circuits 3 and 4 of the present embodiment may be that shown in FIG. 5 as an example.

【0085】図5において、図6、図1および図4と対
応する符号を付与した各部および各電気信号の機能は、
基本的に、第1、第3の実施形態と同じである。
In FIG. 5, the functions of the respective parts and the respective electric signals given the reference numerals corresponding to those of FIGS. 6, 1 and 4 are as follows.
Basically, it is the same as the first and third embodiments.

【0086】ただし本実施形態を示す図5の回路構成で
は、図4で使用した抵抗R4は存在せず、図4には存在
しなかった電流源I2が存在する。当該電流源I2は、
前記スイッチSW1がOFF状態にあるとき、各電子化
インダクタンス回路3,4の内部で、コンデンサC1を
充電するプリチャージに寄与する電流源である。
However, in the circuit configuration of FIG. 5 showing the present embodiment, the resistor R4 used in FIG. 4 does not exist, and the current source I2 that does not exist in FIG. 4 exists. The current source I2 is
When the switch SW1 is in the OFF state, it is a current source that contributes to precharge for charging the capacitor C1 inside each of the computerized inductance circuits 3 and 4.

【0087】図5(A)において、当該コンデンサC1
には並列にツェナーダイオードD1が接続されており、
ツェナーダイオードD1のカソードは更に抵抗R2及び
端子BIに接続され、ツェナーダイオードD1のアノー
ドは電流源I2とスイッチSW1にも接続されている。
なお、電流源I2による電流方向は、図5(A)ではコ
ンデンサC1とツェナーダイオードD1のアノードから
当該電流源I2へ電流を流出させる方向であり、図5
(B)では、コンデンサC1とツェナーダイオードD1
のカソードに電流を流入させる方向である。
In FIG. 5A, the capacitor C1
Zener diode D1 is connected in parallel with
The cathode of the Zener diode D1 is further connected to the resistor R2 and the terminal BI, and the anode of the Zener diode D1 is also connected to the current source I2 and the switch SW1.
The current direction of the current source I2 is the direction in which current flows from the anode of the capacitor C1 and the Zener diode D1 to the current source I2 in FIG.
In (B), the capacitor C1 and the Zener diode D1
This is the direction in which an electric current is caused to flow into the cathode of.

【0088】図1及び図5において、電子化インダクタ
ンス回路3,4の直流的な動作及び交流インピーダンス
も第1の実施形態と同様である。
1 and 5, the DC operation and AC impedance of the computerized inductance circuits 3 and 4 are the same as those in the first embodiment.

【0089】DP信号等のパルス信号が加入者側から印
加された場合においても、第1の実施形態と同様であ
り、図5のスイッチSW1をOFF状態とすることによ
り、電流・電圧モニタ回路6が検出するパルス信号(D
Pの各パルス)が当該コンデンサC1の充放電の影響を
受けなくなるため、当該電流・電圧モニタ回路6は、遅
延及び歪みの無いパルス信号をもとに、高精度な検出を
行うことができる。
Even when a pulse signal such as a DP signal is applied from the subscriber side, it is similar to the first embodiment, and the current / voltage monitor circuit 6 is turned off by turning off the switch SW1 in FIG. Pulse signal (D
Since each pulse of P) is not affected by charging / discharging of the capacitor C1, the current / voltage monitor circuit 6 can perform highly accurate detection based on the pulse signal without delay and distortion.

【0090】このため、信号処理回路5を通して上位装
置に信号伝達される制御信号CSの信頼性が高まる。
Therefore, the reliability of the control signal CS transmitted to the host device through the signal processing circuit 5 is enhanced.

【0091】さらに図5においては、コンデンサC1
は、電流源I2によって、スイッチSW1がOFF状態
にある時も、充電することができ、その時の充電電圧は
ツェナーダイオードD1のツェナー電圧にて決定する。
Further, in FIG. 5, the capacitor C1
Can be charged by the current source I2 even when the switch SW1 is in the OFF state, and the charging voltage at that time is determined by the Zener voltage of the Zener diode D1.

【0092】したがって本実施形態では、スイッチSW
1をOFF状態としている時もコンデンサC1を充電す
ることができ、スイッチSW1をON状態に切替えた直
後のツェナーダイオードD1の電圧値を最適化すること
により、各電子化インダクタンス回路3および4の電子
化インダクタンスとしての機能をより早く提供すること
ができる。
Therefore, in this embodiment, the switch SW
The capacitor C1 can be charged even when 1 is in the OFF state, and the voltage value of the Zener diode D1 immediately after the switch SW1 is switched to the ON state is optimized, so It is possible to provide the function as a variable inductance faster.

【0093】また、スイッチSW1をON状態に切替え
た時に、コンデンサC1を急激に充電することが無いた
め、加入者側への急激な電圧変動が抑制され、電話機か
ら、電話機ユーザが聴取するノイズを低減することがで
きる。
Further, when the switch SW1 is switched to the ON state, the capacitor C1 is not charged abruptly, so that abrupt voltage fluctuations to the subscriber side are suppressed, and the noise heard by the telephone user from the telephone is suppressed. It can be reduced.

【0094】(D−2)第4の実施の形態の効果 以上のように、本実施形態によれば、第1の実施形態と
同等な効果、および第3の実施形態と同等な効果を得る
ことができる。
(D-2) Effects of Fourth Embodiment As described above, according to this embodiment, the same effects as those of the first embodiment and the same effects as those of the third embodiment are obtained. be able to.

【0095】加えて、本実施形態では、第3の実施形態
のように電子化インダクタンス回路内の抵抗(R4)を
他の電子化インダクタンス回路へ接続する必要がないた
め、設計の自由度が高まる。
In addition, in this embodiment, it is not necessary to connect the resistance (R4) in the computerized inductance circuit to another computerized inductance circuit as in the third embodiment, so that the degree of freedom in design is increased. .

【0096】また、本実施形態で新たに追加された電流
源(I2)は容易にLSIに内蔵することができるた
め、部品を削減でき、実装面積を小さくする事ができ
る。
Further, since the current source (I2) newly added in this embodiment can be easily incorporated in the LSI, the number of parts can be reduced and the mounting area can be reduced.

【0097】(E)他の実施形態 第1〜第4の実施形態では、図1に示したPNP型電子
化インダクタンス回路3とNPN型電子化インダクタン
ス回路4の配置は相互に置換しても良い。
(E) Other Embodiments In the first to fourth embodiments, the PNP type electronic inductance circuit 3 and the NPN type electronic inductance circuit 4 shown in FIG. 1 may be replaced with each other. .

【0098】なお、小型化の観点などからは、図2,
3,4,5におけるスイッチSW1は半導体スイッチを
使用したほうが望ましいが、必要ならば、機械式リレー
を使用することも可能である。この意味では、本発明は
設計の自由度を高めるものと位置付けることもできる。
From the viewpoint of downsizing, etc., FIG.
It is preferable to use a semiconductor switch as the switch SW1 in 3, 4, and 5, but a mechanical relay can be used if necessary. In this sense, the present invention can be regarded as increasing the degree of freedom in design.

【0099】また、図2,3,4,5における電子化イ
ンダクタンス回路の内部構成は同様の効果をもつ回路構
成であれば、図示の構成に限るものでもない。
The internal structure of the computerized inductance circuits in FIGS. 2, 3, 4, and 5 is not limited to the illustrated structure as long as it has a similar effect.

【0100】さらに、第2の実施形態の特徴は、他の実
施形態と排他的な関係にないため、他の実施形態の構成
と組み合わせて同一給電回路内に実装することが可能で
ある。
Furthermore, since the features of the second embodiment are not in an exclusive relationship with the other embodiments, the features of the second embodiment can be implemented in the same power supply circuit in combination with the configurations of the other embodiments.

【0101】なお、第2の実施形態における信号処理回
路8からのSW1制御信号は一定の閾値を超えるとスイ
ッチSW1をOFF、閾値を下回るとスイッチSW1を
ONさせる制御と逆になってもよい。
The control of turning the switch SW1 off when the SW1 control signal from the signal processing circuit 8 in the second embodiment exceeds a certain threshold value and turning the switch SW1 on when it falls below the threshold value may be reversed.

【0102】また、図4,5のツェナーダイオードD1
は、電圧クランプの動作を持つものであれば、縦列接続
されたダイオード等に置換可能である。
The Zener diode D1 shown in FIGS.
Can be replaced with a cascade-connected diode or the like as long as it has a voltage clamp operation.

【0103】[0103]

【発明の効果】以上に説明したように、本発明によれ
ば、小型で低価格の給電装置を提供することが可能であ
る。
As described above, according to the present invention, it is possible to provide a small-sized and low-priced power supply device.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施形態に係る給電回路の全体構成例を
示す概略図である。
FIG. 1 is a schematic diagram showing an example of the overall configuration of a power supply circuit according to a first embodiment.

【図2】発明が解決しようとする課題を説明するための
給電回路の構成例を示す概略図である。
FIG. 2 is a schematic diagram showing a configuration example of a power supply circuit for explaining a problem to be solved by the invention.

【図3】従来の電子化インダクタンス回路の構成を示す
概略図である。
FIG. 3 is a schematic diagram showing a configuration of a conventional computerized inductance circuit.

【図4】第3の実施形態に係る電子化インダクタンス回
路の構成例を示す概略図である。
FIG. 4 is a schematic diagram showing a configuration example of an electronic inductance circuit according to a third embodiment.

【図5】第4の実施形態に係る電子化インダクタンス回
路の構成例を示す概略図である。
FIG. 5 is a schematic diagram showing a configuration example of an electronic inductance circuit according to a fourth embodiment.

【図6】第1の実施形態に係る電子化インダクタンス回
路の構成例を示す概略図である。
FIG. 6 is a schematic diagram showing a configuration example of an electronic inductance circuit according to the first embodiment.

【図7】第2の実施形態に係る電子化インダクタンス回
路およびその周辺の構成例を示す概略図である。
FIG. 7 is a schematic diagram showing a configuration example of an electronic inductance circuit and its periphery according to a second embodiment.

【符号の説明】 1…交流系伝送回路、2…上位装置、3…PNP型電子
化インダクタンス回路、4…NPN型電子化インダクタ
ンス回路、5…信号処理回路、6…電流・電圧モニタ回
路、7…加入者用給電源、A2,B2…加入者線。
[Explanation of Codes] 1 ... AC system transmission circuit, 2 ... Host device, 3 ... PNP type computerized inductance circuit, 4 ... NPN type computerized inductance circuit, 5 ... Signal processing circuit, 6 ... Current / voltage monitor circuit, 7 … Subscriber power supply, A2, B2… Subscriber line.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太矢 隆士 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 加藤 高志 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 神尾 雅夫 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 秋山 和彦 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5K037 AA14 AB07 AC03 AD01 BA01 BA06 DA03    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takashi Takaya             1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric             Industry Co., Ltd. (72) Inventor Takashi Kato             1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric             Industry Co., Ltd. (72) Inventor Masao Kamio             1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric             Industry Co., Ltd. (72) Inventor Kazuhiko Akiyama             2-3-1, Otemachi, Chiyoda-ku, Tokyo             Inside Telegraph and Telephone Corporation F term (reference) 5K037 AA14 AB07 AC03 AD01 BA01                       BA06 DA03

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 平衡伝送路上に配置され、前記平衡伝送
路に接続される端末に電流を供給する給電装置におい
て、 入力端子及び出力端子を有し、前記入力端子及び出力端
子間に、トランジスタの2個の非制御端と第1の抵抗と
を直列に接続していると共に第2の抵抗とコンデンサと
を直列に接続しており、前記第2の抵抗及びコンデンサ
の接続点が上記トランジスタの制御端に接続していると
共に直流動作点を決定するための電流源にも接続してい
る電子化インダクタンス回路を備え、 前記電子化インダクタンス回路が、当該回路内で所定の
パルス状信号を伝送するとき、前記コンデンサを当該回
路から切断する切断動作を行う切断スイッチ手段を備え
ることを特徴とする給電装置。
1. A power supply device which is arranged on a balanced transmission line and supplies a current to a terminal connected to the balanced transmission line. The power feeding device has an input terminal and an output terminal, and a transistor is provided between the input terminal and the output terminal. Two non-control ends and a first resistor are connected in series, a second resistor and a capacitor are connected in series, and the connection point of the second resistor and the capacitor controls the transistor. When the computerized inductance circuit transmits a predetermined pulsed signal in the circuit, the computerized inductance circuit is connected to the end and is also connected to a current source for determining a DC operating point. A power supply device comprising disconnection switch means for disconnecting the capacitor from the circuit.
【請求項2】 請求項1記載の給電装置において、 前記平衡伝送路を流れる電流値の変化を監視し、前記電
流値の変化を元に前記平衡伝送路を伝送される前記パル
ス状信号を検出するパルス信号検出部を備え、 当該パルス信号検出部がパルス状信号を検出すると、前
記切断スイッチ手段に前記切断動作を行わせることを特
徴とする給電装置。
2. The power supply device according to claim 1, wherein a change in a current value flowing through the balanced transmission line is monitored, and the pulsed signal transmitted through the balanced transmission line is detected based on the change in the current value. A power supply device, comprising: a pulse signal detection unit for controlling the cutting operation, and causing the cutting switch unit to perform the cutting operation when the pulse signal detection unit detects a pulsed signal.
【請求項3】 請求項1記載の給電装置において、 前記切断スイッチ手段が切断動作を実行しているとき、
前記コンデンサに対して充電する切断時充電手段を備え
ることを特徴とする給電装置。
3. The power supply device according to claim 1, wherein when the disconnection switch means is performing a disconnection operation,
A power supply device comprising a disconnection charging means for charging the capacitor.
JP2002104169A 2002-04-05 2002-04-05 Power supply device Expired - Fee Related JP4079671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002104169A JP4079671B2 (en) 2002-04-05 2002-04-05 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002104169A JP4079671B2 (en) 2002-04-05 2002-04-05 Power supply device

Publications (2)

Publication Number Publication Date
JP2003298779A true JP2003298779A (en) 2003-10-17
JP4079671B2 JP4079671B2 (en) 2008-04-23

Family

ID=29389576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104169A Expired - Fee Related JP4079671B2 (en) 2002-04-05 2002-04-05 Power supply device

Country Status (1)

Country Link
JP (1) JP4079671B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103782580A (en) * 2012-04-16 2014-05-07 Abb技术有限公司 An electronic inductance circuit for the power supply of a 2-wire bus intercom system and a device thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103782580A (en) * 2012-04-16 2014-05-07 Abb技术有限公司 An electronic inductance circuit for the power supply of a 2-wire bus intercom system and a device thereof

Also Published As

Publication number Publication date
JP4079671B2 (en) 2008-04-23

Similar Documents

Publication Publication Date Title
US7057396B2 (en) Disconnection detecting circuit for sensor apparatus
JP6981568B2 (en) Power supply control device
JPWO2008001644A1 (en) Polarity switching circuit and power supply unit
US20080218236A1 (en) Delay circuit
JPS596549B2 (en) 3-terminal power supply circuit for telephones
JP2003298779A (en) Feeder
US6211730B1 (en) Pre-amplifier circuit
US4636739A (en) Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off
JP2004282959A (en) Drive device of voltage-control type drive element
JP2002257871A (en) Semiconductor integrated circuits
JP4093407B2 (en) Overcurrent detection circuit
JPS61251214A (en) Power supply circuit
JP3469456B2 (en) Switching element drive circuit
KR20020069463A (en) Popcorn noise rejection circuit of audio apparatus
JPS5921554Y2 (en) Instant return type delay circuit
JP3572212B2 (en) Thyristor switch drive circuit
JP3039002B2 (en) Battery switching device
JPH06231664A (en) Power supply device
JPH03208108A (en) Constant current source circuit
JPH06500675A (en) Circuit device equipped with means for detecting disconnection in a load circuit
KR200348831Y1 (en) Output control circuit of audio signal
JP2000013203A (en) Pulse shaping device and pulse shaping method
CN112118518A (en) Acoustic-electric transducer
JPH1188130A (en) Waveform shaping circuit
JPH10284952A (en) Fault detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4079671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees