JP4077291B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP4077291B2 JP4077291B2 JP2002289105A JP2002289105A JP4077291B2 JP 4077291 B2 JP4077291 B2 JP 4077291B2 JP 2002289105 A JP2002289105 A JP 2002289105A JP 2002289105 A JP2002289105 A JP 2002289105A JP 4077291 B2 JP4077291 B2 JP 4077291B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dielectric plate
- semiconductor substrate
- oxide film
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、詳しくは、誘導結合型プラズマを用いたドライエッチングにより高アスペクト比のコンタクトホールを形成するにあたり好適な半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
現在、半導体デバイスの製造工程において、プラズマ処理技術を用いてドライエッチングを行う方法は、高集積化された半導体デバイス内の素子パターンを形成するにあたり、不可欠な技術となっている。
【０００３】
図２０に、従来技術において、シリコン基板１１５上の層間絶縁膜にトランジスタのソース・ドレイン領域等の活性領域とを接続するためのコンタクトホールや、配線間を接続するためのバイヤホールを形成する工程を模式的に示す。
【０００４】
まず、図２０（ａ）に示すように、シリコン基板１１５上に、低抵抗の導電層であるコバルトシリサイド膜１１４を形成し、その上に層間絶縁膜である酸化膜１１３を形成する。さらにその上に、有機系の材料からなる反射防止膜１１２と、開口部１１６を有するレジストマスク１１１を形成する。
【０００５】
次に、誘導結合型プラズマ装置内にシリコン基板１１５を設置し、装置内に導入されたエッチングガスのプラズマを生成する。発生したプラズマイオンを酸化膜１１３に衝突させて下方へのエッチングを進行させ、図２０（ｂ）に示すように、レジストマスク１１１の開口部１１６において、反射防止膜１１２の一部をドライエッチングにより選択的に除去する。
【０００６】
次いで、エッチングガスを変更し、図２０（ｃ）に示すように、レジストマスク１１１の開口部１１６により、酸化膜１１３の一部に選択的にドライエッチングを施してコンタクトホール１１６ａを形成する。その一方、コンタクトホール１１６ａの側壁にはエッチングガスと酸化膜１１３を構成する材料とのエッチング反応等によって生じたデポ物を堆積させることにより側方へのエッチングの進行を阻止するようにしている。
【０００７】
このような異方性のドライエッチングによって、層間絶縁膜を貫通する、ホール径の微細なコンタクトホールやバイヤホールを形成することができる。
【０００８】
近年、半導体デバイスの小型化が進み、それに伴って、コンタクトホール径や配線幅は、ますます縮小する傾向にある。一方、配線層間の静電容量を低く抑える要請から、層間絶縁膜の膜厚には殆ど変化がないため、コンタクトホール径に対する層間絶縁膜の膜厚の比（アスペクト比）は、ますます大きくなる傾向にある。また、レジストマスクの膜厚も、コンタクトホール径の縮小に伴って、レジストマスクに形成される回路パターンの解像度を向上させる観点から、薄膜化する傾向にある。
【０００９】
このような高アスペクト比のコンタクトホールを安定して形成するため、層間絶縁膜において、被エッチング領域と、レジストマスクで保護される領域との選択性を向上させる技術や、シリコン基板上の活性領域をドライエッチングさせないため、層間絶縁膜とシリコン基板との選択性を向上させる技術が必要となる。また、エッチングガスとしては、炭素に対するフッ素の比率が低いＣ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6等のフルオロカーボンガスが用いられている。
【００１０】
一方、エッチング装置としては、エッチングガスの低圧力領域において高密度なプラズマが生成でき、また、垂直断面形状を維持しつつ高アスペクト比のコンタクトホールを安定に形成するために有効であることから、誘導結合型プラズマ（略称ＩＣＰ：Inductively Coupled Plasma）装置が、現在、主流となっている。
【００１１】
図２１に、従来技術における誘導結合型プラズマ装置の構成を示す。このような構造の誘導結合型プラズマ装置は、例えば、特許文献１に記載されている。１０１はソース電力生成用の高周波電源である。１０２と１０２ａは高周波電源１０１と負荷とのインピーダンス整合をとるための整合回路、１０３はスパイラルコイルであり、高周波電源１０１から整合回路１０２を介して高周波電圧が印加される。１０４は誘電体板であり、非酸化物セラミックス（炭化ケイ素）が使用されている。１０５は真空反応室であり、誘電体板１０４と内壁１０５ａによって囲まれ構成されている。１０６はガス導入孔であり、ここからエッチングガスが真空反応室１０５内に導入される。１０８はドライエッチングを行う半導体基板であり、下部電極１０７上に載置されている。１０９はバイアス電力生成用の高周波電源であり、下部電極に整合回路１０２ａを介して高周波電圧を印加する。１１０は真空反応室１０５内を減圧する真空ポンプである。また、誘電体板１０４と半導体基板１０８は、それぞれの中心が垂直方向で一致するように配置されている。この装置では、高周波電圧が誘電体板４を介して真空反応室５内に供給され、半導体基板８に形成された層間絶縁膜がプラズマ処理される。
【００１２】
以下、この誘導結合型プラズマ装置の動作について説明する。まず、真空ポンプ１１０によって真空反応室１０５内の圧力を真空に減圧し、その圧力を制御装置（図示せず）によって維持しながら、ガス導入孔１０６からエッチングガスを導入する。その後、高周波電源１０１から整合回路１０２を介してスパイラルコイル１０３に高周波電圧を印加すると、真空反応室１０５内に磁場が形成され、また、誘電体板１０４を介して真空反応室１０５内に電場が形成される。この磁場と電場の作用により、真空反応室１０５内にエッチングガスの高密度プラズマが生成する。
【００１３】
この状態で、高周波電源１０９から整合回路１０２ａを介して下部電極１０７に高周波電圧を印加すると、プラズマ中のガスイオンが下部電極１０７側に加速され、下部電極１０７上の半導体基板１０８がドライエッチングされる。
【００１４】
【特許文献１】
特開平７―５８０８７号公報（第３頁、第１図）
【００１５】
【発明が解決しようとする課題】
しかし、このような誘導結合型プラズマ装置では、高いエッチング速度、高いエッチング選択性が容易に得られるが、エッチング特性に変動が生じ易く、同一機種、同一構造の複数台のドライエッチング装置間で性能のバラツキが大きい等、特に半導体集積回路を量産するに当たって障害がある。その結果、エッチング速度、エッチング選択性、エッチング後の仕上がり形状等のバラツキが発生することで、コンタクト抵抗不良、半導体デバイスの歩留まり低下等の異常を招く恐れがある。このようなエッチング特性のバラツキによって、異常の発生毎に、プラズマ装置のプロセスパラメーターやハードパラメーターの不良箇所の原因調査と調整が必要となり、設備稼働率を低下させていた。
【００１６】
本発明は、このような従来技術における問題点を解決し、誘導結合型プラズマ装置によって、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成するドライエッチング方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体デバイスの製造方法は、真空室と、前記真空室内に誘電体板を介して高周波電圧を印加してプラズマを発生させる手段と、前記プラズマを用いて、前記真空室内に設置された半導体基板をエッチング処理する手段とを備える、同一構造のプラズマ処理装置を複数用いる半導体デバイスの製造方法であって、前記複数のプラズマ処理装置のそれぞれに、エッチング速度又はエッチングによる寸法シフトであるプラズマエッチング特性が、前記半導体デバイスの製造工程におけるコンタクトホールエッチングが合格となる前記プラズマエッチング特性の数値範囲である共通の規格範囲内に入るように誘電損失値及び比抵抗値の少なくともいずれか一方の値を調整した誘電体板を設置し、前記誘電損失値及び比抵抗値の少なくともいずれか一方の値を調整した誘電体板を設置したプラズマ処理装置を複数用いて、前記共通の規格範囲内となった前記プラズマエッチング特性で前記半導体基板をプラズマエッチング処理する工程を備えることを特徴とする。
【００２５】
【発明の実施の形態】
図１に、本発明において用いる誘導結合型プラズマ装置の構成を示す。１はソース電力生成用の高周波電源（周波数１３.５６ＭＨｚ）である。２と２ａは高周波電源１と負荷とのインピーダンス整合をとるための整合回路、３はスパイラルコイルであり、高周波電源１から整合回路２を介して高周波電圧が印加される。４は誘電体板であり、非酸化物セラミックス（炭化ケイ素）が使用されている。５は真空反応室であり、誘電体板４と内壁５ａによって囲まれ構成されている。６はガス導入孔であり、ここからエッチングガスが真空反応室５内に導入される。８はドライエッチングを行う半導体基板であり、下部電極７上に載置されている。９はバイアス電力生成用の高周波電源（周波数４．０ＭＨｚ）であり、下部電極に整合回路２ａを介して高周波電圧を印加する。１０は真空反応室５内を減圧する真空ポンプである。また、誘電体板４と半導体基板８は、それぞれの中心が垂直方向で一致するように配置されている。この装置では、高周波電圧が誘電体板４を介して真空反応室５内に供給され、半導体基板８がプラズマ処理される。
【００２６】
図２に、試料として用いる半導体基板の一部を拡大して示す。シリコン基板１５上に、コバルトシリサイド１４（膜厚：５０ｎｍ）が形成され、その上に配線間の層間絶縁膜として機能する酸化膜１３（膜厚：１６００ｎｍ）が形成されている。またその上に、反射防止膜１２（膜厚：８０ｎｍ）が形成されている。さらにその上に、開口部１６（コンタクトパターン）により、被ドライエッチング領域が露出したレジストマスク１１（膜厚：７００ｎｍ）が形成されている。
【００２７】
図１に示す誘導結合型プラズマ装置を用い、半導体基板８をドライエッチングして以下の通り、酸化膜１３にコンタクトホール（直径：０．２５μｍ、アスペクト比：６．４）を形成する。即ち、まず、真空ポンプ１０によって真空反応室５内の圧力を真空に減圧し、その圧力を制御装置（図示せず）によって維持しながら、ガス導入孔６からエッチングガスを導入する。その後、高周波電源１から整合回路２を介してスパイラルコイル３に高周波電圧を印加すると、真空反応室５内に磁場が形成され、また、誘電体板４を介して真空反応室５内に電場が形成される。この磁場と電場の作用により、真空反応室５内にエッチングガスの高密度プラズマが生成する。
【００２８】
この状態で、高周波電源９から整合回路２ａを介して下部電極７に高周波電圧を印加すると、プラズマ中のガスイオンが下部電極７側に加速され、下部電極７上の半導体基板８に形成された酸化膜１３にコンタクトホールが形成される。
【００２９】
図３に、半導体基板８にコンタクトホールが形成される工程を模式的に示す。まず、図３（ａ）に示すように、シリコン基板１５上に、低抵抗の導電層であるコバルトシリサイド膜１４を形成し、その上に酸化膜１３を形成する。さらにその上に、有機系の材料からなる反射防止膜１２と、開口部１６を有するレジストマスク１１を形成する。
【００３０】
次に、図１に示す誘導結合型プラズマ装置の下部電極７上に半導体基板８を載置し、真空反応室５内に導入されたエッチングガスのプラズマを生成する。このプラズマを利用し、図３（ｂ）に示すように、レジストマスク１１の開口部１６において、反射防止膜１２の一部をドライエッチングにより選択的に除去する（ステップ１）。
【００３１】
次いで、エッチングガスを変更し、図３（ｃ）に示すように、レジストマスク１１の開口部１６により、酸化膜１３の一部を選択的にドライエッチングしてコンタクトホール１６ａを形成する（ステップ２）。ここで、コンタクトホール１６ａは、プラズマ中のガスイオンを酸化膜１３に衝突させ、下方向にドライエッチングを進行させ、コバルトシリサイド１４によってドライエッチングを停止させて形成する。ここで、ドライエッチングは、酸化膜１３の膜厚バラツキ、エッチング速度のバラツキを考慮して、約３０％の酸化膜オーバーエッチングとする。また、コンタクトホール１６ａの側壁には、エッチングガスと酸化膜１３を構成する材料との反応によって生じる反応生成物が堆積するため、コンタクトホール１６ａの側方へのドライエッチングの進行が阻止される。
【００３２】
表１に、上記工程で採用したドライエッチング条件を一覧にして示す。
【００３３】
【表１】
【００３４】
ここで、ステップ１の条件は、図３（ｂ）の工程におけるドライエッチング条件に対応し、ステップ２の条件は、図３（ｃ）の工程におけるドライエッチング条件に対応する。
【００３５】
本発明は、誘電体板の誘電損失及び比抵抗と、酸化膜１３に対するエッチング速度、レジストマスク１１に対するエッチング速度、及びコンタクトホール１６ａの寸法シフト量の３種のエッチング特性との関係を利用するものである。エッチング特性は、真空反応室５の内壁５ａを薬液を用いてウェットクリーニングし、かつ、誘電体板４を交換した直後の実験において評価する。酸化膜１３のエッチング速度及びレジストマスク１１のエッチング速度は、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、ドライエッチングすることによって算出する。さらに、コンタクトホール１６ａの寸法シフト量は、表１の条件でドライエッチングを行い、下式（１）を用いて算出する。
【００３６】
寸法シフト量＝（ドライエッチング後のコンタクトホール径）―（ドライエッチング前のレジストマスク又は反射防止膜に形成された開口部の径）…（１）
図４に、本発明における誘電体板（直径：５１０ｍｍ）の誘電損失及び比抵抗の測定点の面内分布を示す。このように、測定点は、誘電体板の中心で直交するＸ軸とＹ軸上にそれぞれ７個ずつ、面内に合計１３個ある。各測定点の脇の数字は、図中のＸ軸とＹ軸を基準とした測定点の座標（Ｘ、Ｙ）を示す。
【００３７】
ここで、誘電損失は、ＪＩＳ Ｋ６９１１に準拠し、周波数を１ＭＨｚとして測定する。また、比抵抗は、三端子測定器によって測定する。
【００３８】
また、図５に、本発明における半導体基板（直径：２００ｍｍ）のエッチング特性及び酸化膜膜厚の測定点の面内分布を示す。このように、測定点は、半導体基板の中心で直交するＸ軸とＹ軸にそれぞれ５個ずつ、面内に合計９個ある。各測定点の脇の数字は、図中のＸ軸とＹ軸を基準とした測定点の座標（Ｘ、Ｙ）を示す。なお、これら測定点は、図４に示す誘電体板の１３個の測定点の内、内周側の９個の測定点と対応する。
【００３９】
図１に示す誘導結合型プラズマ装置を使用して、図４に示す各測定点における誘電損失の面内平均値が０．１２〜０．２１の範囲の誘電体板を各測定回毎に用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成した。ここで、誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００４０】
得られたエッチング特性を誘電体板の誘電損失と共に表２に示す。
【００４１】
【表２】
【００４２】
また、図１に示す誘導結合型プラズマ装置を使用して、図４に示す各測定点における誘電損失の面内平均値が０．１〜０．２３の範囲の誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成した。ここで、誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００４３】
得られたエッチング特性を図６にグラフ化して示す。横軸に、誘電体板の誘電損失ｔａｎδをとり、縦軸に、図６（ａ）では、酸化膜１３に対するエッチング速度、図６（ｂ）では、レジストマスク１１に対するエッチング速度、図６（ｃ）では、コンタクトホール１６ａの寸法シフト量をそれぞれとった。
【００４４】
表２及び図６から判るように、いずれのエッチング特性も、誘電体板の誘電損失が大きくなるに従い、小さくなっている。また、誘電体板の誘電損失が０．１４〜０．１８の範囲内であることで、各エッチング特性が表２に示した規格範囲に収まっている。
【００４５】
ここで、規格範囲とは、半導体デバイスの製造工程において、形成されるコンタクトホールが合格となるエッチング特性の数値範囲をいう。具体的には、酸化膜１３に対するエッチング速度では、規格範囲：７００±３５ｎｍ／分、レジストマスク１１に対するエッチング速度では、規格範囲：１００±１０ｎｍ／分、コンタクトホール１６ａの寸法シフト量では、規格範囲：≦±２５ｎｍである（以下の実施の形態において同じ）。これらのエッチング特性が、いずれも規格範囲内に収まる場合に、コンタクトホールが合格と判定される。
【００４６】
また、図１に示す誘導結合型プラズマ装置を使用して、図４に示す各測定点における比抵抗の面内平均値が２×１０10〜３．５×１０12Ω・ｃｍの範囲の誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成した。ここで、誘電体板の誘電損失は、図４に示す各測定点においてほぼ均一に０．１６であった。
【００４７】
得られたエッチング特性を図７にグラフ化して示す。横軸に、誘電体板の比抵抗をとり、縦軸に、図７（ａ）では、酸化膜１３に対するエッチング速度、図７（ｂ）では、レジストマスク１１に対するエッチング速度、図７（ｃ）では、コンタクトホール１６ａの寸法シフト量をそれぞれとった。
【００４８】
図７から判るように、いずれのエッチング特性も、誘電体板の比抵抗が大きくなるに従い、大きくなっている。また、誘電体板の比抵抗が１０×１０10〜１０００×１０10Ω・ｃｍの範囲内であることで、各エッチング特性が規格範囲に収まっている。
【００４９】
以下、これらの現象の原因について推定した内容を、図８を参照しながら説明する。
【００５０】
図８（ａ）に示すように、コンデンサに直流電圧を加えると、コンデンサ中の誘電体の内部で電子やイオン等の荷電体が移動して分極が生じ、電気双極子が電界の方向にその向きを揃えようとする。
【００５１】
また、図８（ｂ）に示すように、数ＭＨｚ〜数１０ＭＨｚの高周波をコンデンサに印加すると、電界の反転に追従しようとして電気双極子が激しく運動し、電気双極子間で摩擦が生じ、誘電体の内部で発熱が起こる。
【００５２】
図８（ｃ）に示すように、コンデンサの容量をＣとし、このコンデンサに印加される交流電圧をＥとすると、回路に電流I（＝Ｅ×２πｆＣ）が流れる。この電流Ｉの位相は、図８（ｄ）に示すように、電圧Ｅに対して９０°進んでいる。ここで、印加される交流電圧の周波数が数ＭＨｚ〜数１０ＭＨｚの高周波となると、誘電体の内部で発熱によるロスが生じる。そして、図８（ｅ）に示すように、電流Ｉの位相は、９０°から誘電損失角δ分遅れ、電圧Ｅの位相に対してθ（＝９０°−δ）進んだ状態となる。ここで、誘電損失ｔａｎδは、ｔａｎδ＝IＲ／IＣ＝１／２πｆＣＲとなり、誘電体に固有の値となる。
【００５３】
図８（ｆ）に、このコンデンサの等価回路を示す。電流Ｉは、容量電流成分ＩＣと抵抗電流成分ＩＲのベクトル合成成分となる。このうち電圧Ｅと位相が一致する抵抗電流成分IＲにおける電力Ｐloss（＝ＩＲ×Ｅ）は発熱によって失われる。即ち、比抵抗成分Ｒによって、コンデンサに供給される高周波電力の一部が失われる。
【００５４】
このコンデンサにおいて、電極の面積Ｓ（ｍ2）、電極間隔ｄ（ｍ）、誘電体の比誘電率εr（―）、電源周波数ｆ（Ｈｚ）、電源電圧Ｅ（Ｖ）とすると、電極単位面積あたりに発熱によって失われる電力Ｐ‘lossは、下式（２）で表わせる。
【００５５】
Ｐ‘loss＝（Ｅ／ｄ）2×５．５６×１０-11×f×εr×ｔａｎδ（Ｗ／ｍ2）…（２）
したがって、誘導結合型プラズマ装置の真空反応室内に印加される実効高周波電力Ｐeffは、ソース高周波電力の設定値をＰsetとすると、下式（３）で表わせる。
【００５６】
Ｐeff＝Ｐset―Ｐ‘loss…（３）
式（２）より、Ｐ‘lossは誘電損失ｔａｎδに比例するから、ｔａｎδが大きくなると、実効高周波電力Ｐeffは小さくなり、その反対に、ｔａｎδが小さくなると、実効高周波電力Ｐeffは大きくなる。
【００５７】
したがって、誘導結合型プラズマ装置において、酸化膜に対するエッチング速度、レジストマスクに対するエッチング速度、コンタクトホールの寸法シフト量等のエッチング特性は、高周波電力が直接関与するため、誘電体板の誘電損失と比抵抗に依存することが説明できる。
【００５８】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００５９】
（実施の形態１）
本実施の形態では、図１に示す誘導結合型プラズマ装置と同一構造の装置を複数台使用し、それぞれの装置において、誘電損失が図４に示す各測定点においてほぼ均一な誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００６０】
まず、従来のように、エッチング特性について何ら対策しない場合について、実際に実験を行って得られたエッチング特性を各装置の誘電体板の誘電損失と共に、表３に示す。
【００６１】
【表３】
【００６２】
ここで、Ａ〜Ｊは装置の名称を示す。また、表３中に示した平均値と均一性は、装置Ａ〜Ｊについての値であり、均一性は、下式（４）を用いて算出した（以下の実施の形態において同じ）。
【００６３】
均一性＝（各特性値の最大値―最小値）／（２×各特性値の平均値）×１００％…（４）
ここで、各装置における誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００６４】
表３から判るように、同一構造の複数台のプラズマ装置を用い、同一条件でエッチングしても、装置によってエッチング特性が規格範囲に収まったり、外れたりしている。特に、酸化膜エッチング速度の均一性は±１０％を超えている。
【００６５】
そこで、本実施の形態では、酸化膜エッチング速度に着目し、酸化膜エッチング速度が高めの装置には誘電損失が大きめの誘電体板に、酸化膜エッチング速度の低めの装置には誘電損失が小さめの誘電体板に交換する。実際に実験を行って得られたエッチング特性を各装置の誘電体板の誘電損失と共に、表４に示す。
【００６６】
【表４】
【００６７】
ここで、各装置における誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００６８】
表４から判るように、エッチング特性の平均値が規格範囲のほぼ中心となり、また、酸化膜エッチング速度の均一性は±２％以下となり、大幅に改善されている。
【００６９】
本実施の形態では、酸化膜エッチング速度を基準として、誘電体板の誘電損失を設定したが、各エッチング特性には相関関係があるため、レジストエッチング速度又は寸法シフト量を基準としても良い。ただし、酸化膜エッチング速度は、微細なコンタクトホールを形成するに際して最も重要な特性となるため、酸化膜エッチング速度を基準とするのが好ましい。
【００７０】
本実施の形態によれば、同一構造の複数台の誘導結合型プラズマ装置を用いて、半導体基板のドライエッチングを行う場合、各装置においてエッチング特性が規格範囲内に入るように誘電体板の誘電損失値を調整することにより、各装置におけるエッチング特性を規格範囲内とすることができ、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。なお、誘電体板の誘電損失値の調整は、各装置のメインテナンス時に誘電体板を所定のものに交換することで行うことができるため、半導体デバイスの生産効率と生産歩留まりが向上する。また、各装置において、異常の発生毎に、各装置のプロセスパラメーターやハードパラメーターの不良箇所の原因調査と調整が不要となり、設備稼働率が向上し、半導体装置を安価で大量生産することができる。
【００７１】
（実施の形態２）
本実施の形態では、図１に示す誘導結合型プラズマ装置と同一構造の装置を複数台使用して、それぞれの装置において、比抵抗が図４に示す各測定点においてほぼ均一な誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００７２】
まず、従来のように、エッチング特性について何ら対策しない場合について、実際に実験を行って得られたエッチング特性を各装置の誘電体板の比抵抗と共に、表５に示す。
【００７３】
【表５】
【００７４】
ここで、Ａ〜Ｊは装置の名称であり、均一性は、前述した式（４）を用いて算出した。また、各装置における誘電体板の誘電損失は、図４に示す各測定点においてほぼ均一に０．１６であった。
【００７５】
表５から判るように、同一構造の複数台のプラズマ装置を用い、同一条件でエッチングしても、装置によってエッチング特性が規格範囲に収まったり、外れたりしている。特に、酸化膜エッチング速度の均一性は±１０％である。
【００７６】
そこで、本実施の形態では、酸化膜エッチング速度に着目し、酸化膜エッチング速度が高めの装置には比抵抗が小さめの誘電体板に、酸化膜エッチング速度の低めの装置には比抵抗が大きめの誘電体板に交換する。実際に実験を行って得られたエッチング特性を各装置の誘電体板の比抵抗と共に、表６に示す。
【００７７】
【表６】
【００７８】
表６から判るように、いずれの装置においても、エッチング特性の平均値が規格範囲のほぼ中心となり、また、酸化膜エッチング速度の均一性は±３％となり、大幅に改善されている。
【００７９】
本実施の形態では、酸化膜エッチング速度を基準として、誘電体板の誘電損失を設定したが、各エッチング特性には相関関係があるため、レジストエッチング速度又は寸法シフト量を基準としても良い。ただし、酸化膜エッチング速度は、微細なコンタクトホールを形成するに際して最も重要な特性となるため、酸化膜エッチング速度を基準とするのが好ましい。
【００８０】
本実施の形態によれば、同一構造の複数台の誘導結合型プラズマ装置を用いて、半導体基板のドライエッチングを行う場合、各装置においてエッチング特性が規格範囲内に入るように誘電体板の比抵抗を調整することにより、各装置におけるエッチング特性を規格範囲内とすることができ、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。なお、誘電体板の比抵抗の調整は、各装置のメインテナンス時に誘電体板を所定のものに交換することで行うことができるため、半導体デバイスの生産効率と生産歩留まりが向上する。また、各装置において、異常の発生毎に、各装置のプロセスパラメーターやハードパラメーターの不良箇所の原因調査と調整が不要となり、設備稼働率が向上し、半導体装置を安価で大量生産することができる。
【００８１】
（実施の形態３）
図９に、本実施の形態における半導体基板の酸化膜の膜厚分布（図５に示す各測定点における値）を示す。このように、酸化膜の膜厚は、半導体基板の中心部で最小となり、外周側程、厚くなっている。
【００８２】
図１に示す誘導結合型プラズマ装置を使用して、比抵抗が図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍの誘電体板を用い、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００８３】
従来のエッチング方法によって、実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１０に示す。
【００８４】
また、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【００８５】
従来のエッチング方法によって、実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１１に示す。被エッチング膜厚とエッチング速度のバラツキを考慮する場合は、このように、約３０％の酸化膜オーバーエッチングを行う。
【００８６】
図１１から判るように、オーバーエッチ量は２０〜４０％の範囲で変動している。これは、図９に示したように半導体基板上の酸化膜の膜厚が面内で不均一であり、かつ、誘電体板の誘電損失や比抵抗が面内でほぼ均一なことから、図１０に示したように半導体基板上の酸化膜エッチング速度が面内でほぼ均一となるためと考えられる。このようにオーバーエッチ量が変動すると、コンタクトホールの寸法シフト量の変動や酸化膜下地削れ量にバラツキが発生し、得られる半導体デバイスにおいて、配線のコンタクト抵抗値のバラツキが増大したり、トランジスト特性が悪化したりする等の不具合が発生し、半導体デバイスの生産歩留まりが低下することがある。
【００８７】
そこで、本実施の形態では、図１２に示す誘電損失分布（図４に示す各測定点における値）を有する誘電体板を用いる。図９と対比すれば判るように、酸化膜の膜厚の厚い部分においては、誘電体板の誘電損失を小さく設定し、酸化膜の膜厚の薄い部分においては、誘電体板の誘電損失を大きく設定している。この誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍである。
【００８８】
まず、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００８９】
実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１３に示す。
【００９０】
図１３から判るように、酸化膜の膜厚の厚い部分においては、酸化膜エッチング速度は大きくなり、酸化膜の膜厚の薄い部分においては、酸化膜エッチング速度は小さくなっている。
【００９１】
また、本実施の形態では、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【００９２】
実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１４に示す。
【００９３】
図１４から判るように、半導体基板上の酸化膜の膜厚分布に対応した、図１２に示す誘電損失分布を有する誘電体板を用いると、オーバーエッチ量を面内でほぼ均一に３０％とすることができる。
【００９４】
本実施の形態によれば、半導体基板上の酸化膜の膜厚が面内で不均一な場合、酸化膜の膜厚分布に対応した誘電損失分布を有する誘電体板を用いることで、ドライエッチング時のオーバーエッチ量を面内で均一化でき、その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスト特性が改善し、得られる半導体デバイスの生産歩留まりを高めることができる。
【００９５】
（実施の形態４）
図９に、本実施の形態における半導体基板の酸化膜の膜厚分布（図７に示す各測定点における値）を示す。このように、酸化膜の膜厚は、半導体基板の中心部で最小となり、外周側程、厚くなっている。
【００９６】
図１に示す誘導結合型プラズマ装置を使用して、誘電損失が図４に示す各測定点においてほぼ均一に０．１６の誘電体板を用い、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００９７】
従来のエッチング方法によって、実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１５に示す。
【００９８】
また、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【００９９】
従来のエッチング方法によって、実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１６に示す。
【０１００】
図１６から判るように、オーバーエッチ量は２０〜４０％の範囲で変動している。これは、図９に示すように半導体基板上の酸化膜の膜厚が面内で不均一であり、かつ、誘電体板の誘電損失が面内でほぼ均一なことから、図１５に示したように半導体基板上の酸化膜エッチング速度が面内でほぼ均一となるためと考えられる。このようにオーバーエッチ量が変動すると、コンタクトホールの寸法シフト量の変動や酸化膜下地削れ量のバラツキが発生し、得られる半導体デバイスにおいて、配線のコンタクト抵抗値のバラツキが増大したり、トランジスト特性が悪化したりする等の不具合が発生し、半導体デバイスの生産歩留まりが低下することがある。
【０１０１】
そこで、本実施の形態では、図１７に示す比抵抗分布（図４に示す各測定点における値）を有する誘電体板を用いる。図９と対比すれば判るように、酸化膜の膜厚の厚い部分においては、誘電体板の比抵抗を大きく設定し、酸化膜の膜厚の薄い部分においては、誘電体板の比抵抗を小さく設定している。この誘電体板の誘電損失は、図４に示す各測定点においてほぼ均一に０．１６である。
【０１０２】
まず、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【０１０３】
実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１８に示す。
【０１０４】
図１８から判るように、酸化膜の膜厚の厚い部分においては、酸化膜エッチング速度は大きくなり、酸化膜の膜厚の薄い部分においては、酸化膜エッチング速度は小さくなっている。
【０１０５】
また、本実施の形態では、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【０１０６】
実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１９に示す。
【０１０７】
図１９から判るように、半導体基板上の酸化膜の膜厚分布に対応した、図１２に示す誘電損失分布を有する誘電体板を用いると、オーバーエッチ量を面内でほぼ均一に３０％とすることができる。
【０１０８】
本実施の形態によれば、半導体基板上の酸化膜の膜厚が面内で不均一な場合、酸化膜の膜厚分布に対応した比抵抗分布を有する誘電体板を用いることで、ドライエッチング時のオーバーエッチ量を面内で均一化でき、その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスト特性が改善し、得られる半導体デバイスの生産歩留まりを高めることができる。
【０１０９】
【発明の効果】
本発明によれば、誘導結合型プラズマ装置において、プラズマ処理特性が規格範囲となる誘電損失及び／又は比抵抗を有する誘電体板を用いることで、プラズマ処理により、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスト特性が改善し、得られる半導体デバイスの生産歩留まりが向上する。
【図面の簡単な説明】
【図１】 誘導結合型プラズマ装置の構成図
【図２】 半導体基板の構造図
【図３】 コンタクトホールの形成工程の模式図
【図４】 本発明における誘電体板の誘電損失ｔａｎδ又は比抵抗の測定点の面内分布図
【図５】 本発明における半導体基板のエッチング特性、酸化膜膜厚、又はオーバーエッチ量の測定点の面内分布図
【図６】 誘電体板の誘電損失とエッチング特性との関係を示すグラフ
【図７】 誘電体板の比抵抗とエッチング特性との関係を示すグラフ
【図８】 誘電体板の誘電損失及び比抵抗とエッチング特性との関係の説明図
【図９】 半導体基板に形成された酸化膜の膜厚分布図
【図１０】 実施の形態３における半導体基板の酸化膜エッチング速度分布図（誘電体板交換前）
【図１１】 実施の形態３における半導体基板のオーバーエッチ量分布図（誘電体板交換前）
【図１２】 実施の形態３における誘電体板の誘電損失分布図
【図１３】 実施の形態３における半導体基板の酸化膜エッチング速度分布図（誘電体板交換後）
【図１４】 実施の形態３における半導体基板のオーバーエッチ量分布図（誘電体板交換後）
【図１５】 実施の形態４における半導体基板の酸化膜エッチング速度分布図（誘電体板交換前）
【図１６】 実施の形態４における半導体基板オーバーエッチ量分布図（誘電体板交換前）
【図１７】 実施の形態４における半導体基板の比抵抗分布図
【図１８】 実施の形態４における半導体基板の酸化膜エッチング速度分布図（誘電体板交換後）
【図１９】 実施の形態４における半導体基板のオーバーエッチ量分布図（誘電体板交換後）
【図２０】 コンタクトホールの形成工程の模式図
【図２１】 誘導結合型プラズマ装置の構成図
【符号の説明】
１、１０１ 高周波電源（周波数１３．５６ＭＨｚ）
２、２ａ、１０２、１０２ａ 整合回路
３、１０３ スパイラルコイル
４、１０４ 誘電体板
５、１０５ 真空反応室
５ａ、１０５ａ 内壁
６、１０６ ガス導入孔
７、１０７ 下部電極
８、１０８ 半導体基板
９、１０９ 高周波電源（周波数４．０ＭＨｚ）
１０、１１０ 真空ポンプ
１１、１１１ レジストマスク
１２、１１２ 反射防止膜
１３、１１３ 酸化膜
１４、１１４ コバルトシリサイド
１５、１１５ シリコン基板
１６、１１６ 開口部
１６ａ、１１６ａ コンタクトホール
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、詳しくは、誘導結合型プラズマを用いたドライエッチングにより高アスペクト比のコンタクトホールを形成するにあたり好適な半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
現在、半導体デバイスの製造工程において、プラズマ処理技術を用いてドライエッチングを行う方法は、高集積化された半導体デバイス内の素子パターンを形成するにあたり、不可欠な技術となっている。
【０００３】
図２０に、従来技術において、シリコン基板１１５上の層間絶縁膜にトランジスタのソース・ドレイン領域等の活性領域とを接続するためのコンタクトホールや、配線間を接続するためのバイヤホールを形成する工程を模式的に示す。
【０００４】
まず、図２０（ａ）に示すように、シリコン基板１１５上に、低抵抗の導電層であるコバルトシリサイド膜１１４を形成し、その上に層間絶縁膜である酸化膜１１３を形成する。さらにその上に、有機系の材料からなる反射防止膜１１２と、開口部１１６を有するレジストマスク１１１を形成する。
【０００５】
次に、誘導結合型プラズマ装置内にシリコン基板１１５を設置し、装置内に導入されたエッチングガスのプラズマを生成する。発生したプラズマイオンを酸化膜１１３に衝突させて下方へのエッチングを進行させ、図２０（ｂ）に示すように、レジストマスク１１１の開口部１１６において、反射防止膜１１２の一部をドライエッチングにより選択的に除去する。
【０００６】
次いで、エッチングガスを変更し、図２０（ｃ）に示すように、レジストマスク１１１の開口部１１６により、酸化膜１１３の一部に選択的にドライエッチングを施してコンタクトホール１１６ａを形成する。その一方、コンタクトホール１１６ａの側壁にはエッチングガスと酸化膜１１３を構成する材料とのエッチング反応等によって生じたデポ物を堆積させることにより側方へのエッチングの進行を阻止するようにしている。
【０００７】
このような異方性のドライエッチングによって、層間絶縁膜を貫通する、ホール径の微細なコンタクトホールやバイヤホールを形成することができる。
【０００８】
近年、半導体デバイスの小型化が進み、それに伴って、コンタクトホール径や配線幅は、ますます縮小する傾向にある。一方、配線層間の静電容量を低く抑える要請から、層間絶縁膜の膜厚には殆ど変化がないため、コンタクトホール径に対する層間絶縁膜の膜厚の比（アスペクト比）は、ますます大きくなる傾向にある。また、レジストマスクの膜厚も、コンタクトホール径の縮小に伴って、レジストマスクに形成される回路パターンの解像度を向上させる観点から、薄膜化する傾向にある。
【０００９】
このような高アスペクト比のコンタクトホールを安定して形成するため、層間絶縁膜において、被エッチング領域と、レジストマスクで保護される領域との選択性を向上させる技術や、シリコン基板上の活性領域をドライエッチングさせないため、層間絶縁膜とシリコン基板との選択性を向上させる技術が必要となる。また、エッチングガスとしては、炭素に対するフッ素の比率が低いＣ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6等のフルオロカーボンガスが用いられている。
【００１０】
一方、エッチング装置としては、エッチングガスの低圧力領域において高密度なプラズマが生成でき、また、垂直断面形状を維持しつつ高アスペクト比のコンタクトホールを安定に形成するために有効であることから、誘導結合型プラズマ（略称ＩＣＰ：Inductively Coupled Plasma）装置が、現在、主流となっている。
【００１１】
図２１に、従来技術における誘導結合型プラズマ装置の構成を示す。このような構造の誘導結合型プラズマ装置は、例えば、特許文献１に記載されている。１０１はソース電力生成用の高周波電源である。１０２と１０２ａは高周波電源１０１と負荷とのインピーダンス整合をとるための整合回路、１０３はスパイラルコイルであり、高周波電源１０１から整合回路１０２を介して高周波電圧が印加される。１０４は誘電体板であり、非酸化物セラミックス（炭化ケイ素）が使用されている。１０５は真空反応室であり、誘電体板１０４と内壁１０５ａによって囲まれ構成されている。１０６はガス導入孔であり、ここからエッチングガスが真空反応室１０５内に導入される。１０８はドライエッチングを行う半導体基板であり、下部電極１０７上に載置されている。１０９はバイアス電力生成用の高周波電源であり、下部電極に整合回路１０２ａを介して高周波電圧を印加する。１１０は真空反応室１０５内を減圧する真空ポンプである。また、誘電体板１０４と半導体基板１０８は、それぞれの中心が垂直方向で一致するように配置されている。この装置では、高周波電圧が誘電体板４を介して真空反応室５内に供給され、半導体基板８に形成された層間絶縁膜がプラズマ処理される。
【００１２】
以下、この誘導結合型プラズマ装置の動作について説明する。まず、真空ポンプ１１０によって真空反応室１０５内の圧力を真空に減圧し、その圧力を制御装置（図示せず）によって維持しながら、ガス導入孔１０６からエッチングガスを導入する。その後、高周波電源１０１から整合回路１０２を介してスパイラルコイル１０３に高周波電圧を印加すると、真空反応室１０５内に磁場が形成され、また、誘電体板１０４を介して真空反応室１０５内に電場が形成される。この磁場と電場の作用により、真空反応室１０５内にエッチングガスの高密度プラズマが生成する。
【００１３】
この状態で、高周波電源１０９から整合回路１０２ａを介して下部電極１０７に高周波電圧を印加すると、プラズマ中のガスイオンが下部電極１０７側に加速され、下部電極１０７上の半導体基板１０８がドライエッチングされる。
【００１４】
【特許文献１】
特開平７―５８０８７号公報（第３頁、第１図）
【００１５】
【発明が解決しようとする課題】
しかし、このような誘導結合型プラズマ装置では、高いエッチング速度、高いエッチング選択性が容易に得られるが、エッチング特性に変動が生じ易く、同一機種、同一構造の複数台のドライエッチング装置間で性能のバラツキが大きい等、特に半導体集積回路を量産するに当たって障害がある。その結果、エッチング速度、エッチング選択性、エッチング後の仕上がり形状等のバラツキが発生することで、コンタクト抵抗不良、半導体デバイスの歩留まり低下等の異常を招く恐れがある。このようなエッチング特性のバラツキによって、異常の発生毎に、プラズマ装置のプロセスパラメーターやハードパラメーターの不良箇所の原因調査と調整が必要となり、設備稼働率を低下させていた。
【００１６】
本発明は、このような従来技術における問題点を解決し、誘導結合型プラズマ装置によって、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成するドライエッチング方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体デバイスの製造方法は、真空室と、前記真空室内に誘電体板を介して高周波電圧を印加してプラズマを発生させる手段と、前記プラズマを用いて、前記真空室内に設置された半導体基板をエッチング処理する手段とを備える、同一構造のプラズマ処理装置を複数用いる半導体デバイスの製造方法であって、前記複数のプラズマ処理装置のそれぞれに、エッチング速度又はエッチングによる寸法シフトであるプラズマエッチング特性が、前記半導体デバイスの製造工程におけるコンタクトホールエッチングが合格となる前記プラズマエッチング特性の数値範囲である共通の規格範囲内に入るように誘電損失値及び比抵抗値の少なくともいずれか一方の値を調整した誘電体板を設置し、前記誘電損失値及び比抵抗値の少なくともいずれか一方の値を調整した誘電体板を設置したプラズマ処理装置を複数用いて、前記共通の規格範囲内となった前記プラズマエッチング特性で前記半導体基板をプラズマエッチング処理する工程を備えることを特徴とする。
【００２５】
【発明の実施の形態】
図１に、本発明において用いる誘導結合型プラズマ装置の構成を示す。１はソース電力生成用の高周波電源（周波数１３.５６ＭＨｚ）である。２と２ａは高周波電源１と負荷とのインピーダンス整合をとるための整合回路、３はスパイラルコイルであり、高周波電源１から整合回路２を介して高周波電圧が印加される。４は誘電体板であり、非酸化物セラミックス（炭化ケイ素）が使用されている。５は真空反応室であり、誘電体板４と内壁５ａによって囲まれ構成されている。６はガス導入孔であり、ここからエッチングガスが真空反応室５内に導入される。８はドライエッチングを行う半導体基板であり、下部電極７上に載置されている。９はバイアス電力生成用の高周波電源（周波数４．０ＭＨｚ）であり、下部電極に整合回路２ａを介して高周波電圧を印加する。１０は真空反応室５内を減圧する真空ポンプである。また、誘電体板４と半導体基板８は、それぞれの中心が垂直方向で一致するように配置されている。この装置では、高周波電圧が誘電体板４を介して真空反応室５内に供給され、半導体基板８がプラズマ処理される。
【００２６】
図２に、試料として用いる半導体基板の一部を拡大して示す。シリコン基板１５上に、コバルトシリサイド１４（膜厚：５０ｎｍ）が形成され、その上に配線間の層間絶縁膜として機能する酸化膜１３（膜厚：１６００ｎｍ）が形成されている。またその上に、反射防止膜１２（膜厚：８０ｎｍ）が形成されている。さらにその上に、開口部１６（コンタクトパターン）により、被ドライエッチング領域が露出したレジストマスク１１（膜厚：７００ｎｍ）が形成されている。
【００２７】
図１に示す誘導結合型プラズマ装置を用い、半導体基板８をドライエッチングして以下の通り、酸化膜１３にコンタクトホール（直径：０．２５μｍ、アスペクト比：６．４）を形成する。即ち、まず、真空ポンプ１０によって真空反応室５内の圧力を真空に減圧し、その圧力を制御装置（図示せず）によって維持しながら、ガス導入孔６からエッチングガスを導入する。その後、高周波電源１から整合回路２を介してスパイラルコイル３に高周波電圧を印加すると、真空反応室５内に磁場が形成され、また、誘電体板４を介して真空反応室５内に電場が形成される。この磁場と電場の作用により、真空反応室５内にエッチングガスの高密度プラズマが生成する。
【００２８】
この状態で、高周波電源９から整合回路２ａを介して下部電極７に高周波電圧を印加すると、プラズマ中のガスイオンが下部電極７側に加速され、下部電極７上の半導体基板８に形成された酸化膜１３にコンタクトホールが形成される。
【００２９】
図３に、半導体基板８にコンタクトホールが形成される工程を模式的に示す。まず、図３（ａ）に示すように、シリコン基板１５上に、低抵抗の導電層であるコバルトシリサイド膜１４を形成し、その上に酸化膜１３を形成する。さらにその上に、有機系の材料からなる反射防止膜１２と、開口部１６を有するレジストマスク１１を形成する。
【００３０】
次に、図１に示す誘導結合型プラズマ装置の下部電極７上に半導体基板８を載置し、真空反応室５内に導入されたエッチングガスのプラズマを生成する。このプラズマを利用し、図３（ｂ）に示すように、レジストマスク１１の開口部１６において、反射防止膜１２の一部をドライエッチングにより選択的に除去する（ステップ１）。
【００３１】
次いで、エッチングガスを変更し、図３（ｃ）に示すように、レジストマスク１１の開口部１６により、酸化膜１３の一部を選択的にドライエッチングしてコンタクトホール１６ａを形成する（ステップ２）。ここで、コンタクトホール１６ａは、プラズマ中のガスイオンを酸化膜１３に衝突させ、下方向にドライエッチングを進行させ、コバルトシリサイド１４によってドライエッチングを停止させて形成する。ここで、ドライエッチングは、酸化膜１３の膜厚バラツキ、エッチング速度のバラツキを考慮して、約３０％の酸化膜オーバーエッチングとする。また、コンタクトホール１６ａの側壁には、エッチングガスと酸化膜１３を構成する材料との反応によって生じる反応生成物が堆積するため、コンタクトホール１６ａの側方へのドライエッチングの進行が阻止される。
【００３２】
表１に、上記工程で採用したドライエッチング条件を一覧にして示す。
【００３３】
【表１】
ここで、ステップ１の条件は、図３（ｂ）の工程におけるドライエッチング条件に対応し、ステップ２の条件は、図３（ｃ）の工程におけるドライエッチング条件に対応する。
【００３５】
本発明は、誘電体板の誘電損失及び比抵抗と、酸化膜１３に対するエッチング速度、レジストマスク１１に対するエッチング速度、及びコンタクトホール１６ａの寸法シフト量の３種のエッチング特性との関係を利用するものである。エッチング特性は、真空反応室５の内壁５ａを薬液を用いてウェットクリーニングし、かつ、誘電体板４を交換した直後の実験において評価する。酸化膜１３のエッチング速度及びレジストマスク１１のエッチング速度は、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、ドライエッチングすることによって算出する。さらに、コンタクトホール１６ａの寸法シフト量は、表１の条件でドライエッチングを行い、下式（１）を用いて算出する。
【００３６】
寸法シフト量＝（ドライエッチング後のコンタクトホール径）―（ドライエッチング前のレジストマスク又は反射防止膜に形成された開口部の径）…（１）
図４に、本発明における誘電体板（直径：５１０ｍｍ）の誘電損失及び比抵抗の測定点の面内分布を示す。このように、測定点は、誘電体板の中心で直交するＸ軸とＹ軸上にそれぞれ７個ずつ、面内に合計１３個ある。各測定点の脇の数字は、図中のＸ軸とＹ軸を基準とした測定点の座標（Ｘ、Ｙ）を示す。
【００３７】
ここで、誘電損失は、ＪＩＳ Ｋ６９１１に準拠し、周波数を１ＭＨｚとして測定する。また、比抵抗は、三端子測定器によって測定する。
【００３８】
また、図５に、本発明における半導体基板（直径：２００ｍｍ）のエッチング特性及び酸化膜膜厚の測定点の面内分布を示す。このように、測定点は、半導体基板の中心で直交するＸ軸とＹ軸にそれぞれ５個ずつ、面内に合計９個ある。各測定点の脇の数字は、図中のＸ軸とＹ軸を基準とした測定点の座標（Ｘ、Ｙ）を示す。なお、これら測定点は、図４に示す誘電体板の１３個の測定点の内、内周側の９個の測定点と対応する。
【００３９】
図１に示す誘導結合型プラズマ装置を使用して、図４に示す各測定点における誘電損失の面内平均値が０．１２〜０．２１の範囲の誘電体板を各測定回毎に用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成した。ここで、誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００４０】
得られたエッチング特性を誘電体板の誘電損失と共に表２に示す。
【００４１】
【表２】
また、図１に示す誘導結合型プラズマ装置を使用して、図４に示す各測定点における誘電損失の面内平均値が０．１〜０．２３の範囲の誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成した。ここで、誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００４３】
得られたエッチング特性を図６にグラフ化して示す。横軸に、誘電体板の誘電損失ｔａｎδをとり、縦軸に、図６（ａ）では、酸化膜１３に対するエッチング速度、図６（ｂ）では、レジストマスク１１に対するエッチング速度、図６（ｃ）では、コンタクトホール１６ａの寸法シフト量をそれぞれとった。
【００４４】
表２及び図６から判るように、いずれのエッチング特性も、誘電体板の誘電損失が大きくなるに従い、小さくなっている。また、誘電体板の誘電損失が０．１４〜０．１８の範囲内であることで、各エッチング特性が表２に示した規格範囲に収まっている。
【００４５】
ここで、規格範囲とは、半導体デバイスの製造工程において、形成されるコンタクトホールが合格となるエッチング特性の数値範囲をいう。具体的には、酸化膜１３に対するエッチング速度では、規格範囲：７００±３５ｎｍ／分、レジストマスク１１に対するエッチング速度では、規格範囲：１００±１０ｎｍ／分、コンタクトホール１６ａの寸法シフト量では、規格範囲：≦±２５ｎｍである（以下の実施の形態において同じ）。これらのエッチング特性が、いずれも規格範囲内に収まる場合に、コンタクトホールが合格と判定される。
【００４６】
また、図１に示す誘導結合型プラズマ装置を使用して、図４に示す各測定点における比抵抗の面内平均値が２×１０10〜３．５×１０12Ω・ｃｍの範囲の誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成した。ここで、誘電体板の誘電損失は、図４に示す各測定点においてほぼ均一に０．１６であった。
【００４７】
得られたエッチング特性を図７にグラフ化して示す。横軸に、誘電体板の比抵抗をとり、縦軸に、図７（ａ）では、酸化膜１３に対するエッチング速度、図７（ｂ）では、レジストマスク１１に対するエッチング速度、図７（ｃ）では、コンタクトホール１６ａの寸法シフト量をそれぞれとった。
【００４８】
図７から判るように、いずれのエッチング特性も、誘電体板の比抵抗が大きくなるに従い、大きくなっている。また、誘電体板の比抵抗が１０×１０10〜１０００×１０10Ω・ｃｍの範囲内であることで、各エッチング特性が規格範囲に収まっている。
【００４９】
以下、これらの現象の原因について推定した内容を、図８を参照しながら説明する。
【００５０】
図８（ａ）に示すように、コンデンサに直流電圧を加えると、コンデンサ中の誘電体の内部で電子やイオン等の荷電体が移動して分極が生じ、電気双極子が電界の方向にその向きを揃えようとする。
【００５１】
また、図８（ｂ）に示すように、数ＭＨｚ〜数１０ＭＨｚの高周波をコンデンサに印加すると、電界の反転に追従しようとして電気双極子が激しく運動し、電気双極子間で摩擦が生じ、誘電体の内部で発熱が起こる。
【００５２】
図８（ｃ）に示すように、コンデンサの容量をＣとし、このコンデンサに印加される交流電圧をＥとすると、回路に電流I（＝Ｅ×２πｆＣ）が流れる。この電流Ｉの位相は、図８（ｄ）に示すように、電圧Ｅに対して９０°進んでいる。ここで、印加される交流電圧の周波数が数ＭＨｚ〜数１０ＭＨｚの高周波となると、誘電体の内部で発熱によるロスが生じる。そして、図８（ｅ）に示すように、電流Ｉの位相は、９０°から誘電損失角δ分遅れ、電圧Ｅの位相に対してθ（＝９０°−δ）進んだ状態となる。ここで、誘電損失ｔａｎδは、ｔａｎδ＝IＲ／IＣ＝１／２πｆＣＲとなり、誘電体に固有の値となる。
【００５３】
図８（ｆ）に、このコンデンサの等価回路を示す。電流Ｉは、容量電流成分ＩＣと抵抗電流成分ＩＲのベクトル合成成分となる。このうち電圧Ｅと位相が一致する抵抗電流成分IＲにおける電力Ｐloss（＝ＩＲ×Ｅ）は発熱によって失われる。即ち、比抵抗成分Ｒによって、コンデンサに供給される高周波電力の一部が失われる。
【００５４】
このコンデンサにおいて、電極の面積Ｓ（ｍ2）、電極間隔ｄ（ｍ）、誘電体の比誘電率εr（―）、電源周波数ｆ（Ｈｚ）、電源電圧Ｅ（Ｖ）とすると、電極単位面積あたりに発熱によって失われる電力Ｐ‘lossは、下式（２）で表わせる。
【００５５】
Ｐ‘loss＝（Ｅ／ｄ）2×５．５６×１０-11×f×εr×ｔａｎδ（Ｗ／ｍ2）…（２）
したがって、誘導結合型プラズマ装置の真空反応室内に印加される実効高周波電力Ｐeffは、ソース高周波電力の設定値をＰsetとすると、下式（３）で表わせる。
【００５６】
Ｐeff＝Ｐset―Ｐ‘loss…（３）
式（２）より、Ｐ‘lossは誘電損失ｔａｎδに比例するから、ｔａｎδが大きくなると、実効高周波電力Ｐeffは小さくなり、その反対に、ｔａｎδが小さくなると、実効高周波電力Ｐeffは大きくなる。
【００５７】
したがって、誘導結合型プラズマ装置において、酸化膜に対するエッチング速度、レジストマスクに対するエッチング速度、コンタクトホールの寸法シフト量等のエッチング特性は、高周波電力が直接関与するため、誘電体板の誘電損失と比抵抗に依存することが説明できる。
【００５８】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００５９】
（実施の形態１）
本実施の形態では、図１に示す誘導結合型プラズマ装置と同一構造の装置を複数台使用し、それぞれの装置において、誘電損失が図４に示す各測定点においてほぼ均一な誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００６０】
まず、従来のように、エッチング特性について何ら対策しない場合について、実際に実験を行って得られたエッチング特性を各装置の誘電体板の誘電損失と共に、表３に示す。
【００６１】
【表３】
ここで、Ａ〜Ｊは装置の名称を示す。また、表３中に示した平均値と均一性は、装置Ａ〜Ｊについての値であり、均一性は、下式（４）を用いて算出した（以下の実施の形態において同じ）。
【００６３】
均一性＝（各特性値の最大値―最小値）／（２×各特性値の平均値）×１００％…（４）
ここで、各装置における誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００６４】
表３から判るように、同一構造の複数台のプラズマ装置を用い、同一条件でエッチングしても、装置によってエッチング特性が規格範囲に収まったり、外れたりしている。特に、酸化膜エッチング速度の均一性は±１０％を超えている。
【００６５】
そこで、本実施の形態では、酸化膜エッチング速度に着目し、酸化膜エッチング速度が高めの装置には誘電損失が大きめの誘電体板に、酸化膜エッチング速度の低めの装置には誘電損失が小さめの誘電体板に交換する。実際に実験を行って得られたエッチング特性を各装置の誘電体板の誘電損失と共に、表４に示す。
【００６６】
【表４】
ここで、各装置における誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍであった。
【００６８】
表４から判るように、エッチング特性の平均値が規格範囲のほぼ中心となり、また、酸化膜エッチング速度の均一性は±２％以下となり、大幅に改善されている。
【００６９】
本実施の形態では、酸化膜エッチング速度を基準として、誘電体板の誘電損失を設定したが、各エッチング特性には相関関係があるため、レジストエッチング速度又は寸法シフト量を基準としても良い。ただし、酸化膜エッチング速度は、微細なコンタクトホールを形成するに際して最も重要な特性となるため、酸化膜エッチング速度を基準とするのが好ましい。
【００７０】
本実施の形態によれば、同一構造の複数台の誘導結合型プラズマ装置を用いて、半導体基板のドライエッチングを行う場合、各装置においてエッチング特性が規格範囲内に入るように誘電体板の誘電損失値を調整することにより、各装置におけるエッチング特性を規格範囲内とすることができ、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。なお、誘電体板の誘電損失値の調整は、各装置のメインテナンス時に誘電体板を所定のものに交換することで行うことができるため、半導体デバイスの生産効率と生産歩留まりが向上する。また、各装置において、異常の発生毎に、各装置のプロセスパラメーターやハードパラメーターの不良箇所の原因調査と調整が不要となり、設備稼働率が向上し、半導体装置を安価で大量生産することができる。
【００７１】
（実施の形態２）
本実施の形態では、図１に示す誘導結合型プラズマ装置と同一構造の装置を複数台使用して、それぞれの装置において、比抵抗が図４に示す各測定点においてほぼ均一な誘電体板を用い、表１に示す条件で半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００７２】
まず、従来のように、エッチング特性について何ら対策しない場合について、実際に実験を行って得られたエッチング特性を各装置の誘電体板の比抵抗と共に、表５に示す。
【００７３】
【表５】
ここで、Ａ〜Ｊは装置の名称であり、均一性は、前述した式（４）を用いて算出した。また、各装置における誘電体板の誘電損失は、図４に示す各測定点においてほぼ均一に０．１６であった。
【００７５】
表５から判るように、同一構造の複数台のプラズマ装置を用い、同一条件でエッチングしても、装置によってエッチング特性が規格範囲に収まったり、外れたりしている。特に、酸化膜エッチング速度の均一性は±１０％である。
【００７６】
そこで、本実施の形態では、酸化膜エッチング速度に着目し、酸化膜エッチング速度が高めの装置には比抵抗が小さめの誘電体板に、酸化膜エッチング速度の低めの装置には比抵抗が大きめの誘電体板に交換する。実際に実験を行って得られたエッチング特性を各装置の誘電体板の比抵抗と共に、表６に示す。
【００７７】
【表６】
表６から判るように、いずれの装置においても、エッチング特性の平均値が規格範囲のほぼ中心となり、また、酸化膜エッチング速度の均一性は±３％となり、大幅に改善されている。
【００７９】
本実施の形態では、酸化膜エッチング速度を基準として、誘電体板の誘電損失を設定したが、各エッチング特性には相関関係があるため、レジストエッチング速度又は寸法シフト量を基準としても良い。ただし、酸化膜エッチング速度は、微細なコンタクトホールを形成するに際して最も重要な特性となるため、酸化膜エッチング速度を基準とするのが好ましい。
【００８０】
本実施の形態によれば、同一構造の複数台の誘導結合型プラズマ装置を用いて、半導体基板のドライエッチングを行う場合、各装置においてエッチング特性が規格範囲内に入るように誘電体板の比抵抗を調整することにより、各装置におけるエッチング特性を規格範囲内とすることができ、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。なお、誘電体板の比抵抗の調整は、各装置のメインテナンス時に誘電体板を所定のものに交換することで行うことができるため、半導体デバイスの生産効率と生産歩留まりが向上する。また、各装置において、異常の発生毎に、各装置のプロセスパラメーターやハードパラメーターの不良箇所の原因調査と調整が不要となり、設備稼働率が向上し、半導体装置を安価で大量生産することができる。
【００８１】
（実施の形態３）
図９に、本実施の形態における半導体基板の酸化膜の膜厚分布（図５に示す各測定点における値）を示す。このように、酸化膜の膜厚は、半導体基板の中心部で最小となり、外周側程、厚くなっている。
【００８２】
図１に示す誘導結合型プラズマ装置を使用して、比抵抗が図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍの誘電体板を用い、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００８３】
従来のエッチング方法によって、実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１０に示す。
【００８４】
また、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【００８５】
従来のエッチング方法によって、実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１１に示す。被エッチング膜厚とエッチング速度のバラツキを考慮する場合は、このように、約３０％の酸化膜オーバーエッチングを行う。
【００８６】
図１１から判るように、オーバーエッチ量は２０〜４０％の範囲で変動している。これは、図９に示したように半導体基板上の酸化膜の膜厚が面内で不均一であり、かつ、誘電体板の誘電損失や比抵抗が面内でほぼ均一なことから、図１０に示したように半導体基板上の酸化膜エッチング速度が面内でほぼ均一となるためと考えられる。このようにオーバーエッチ量が変動すると、コンタクトホールの寸法シフト量の変動や酸化膜下地削れ量にバラツキが発生し、得られる半導体デバイスにおいて、配線のコンタクト抵抗値のバラツキが増大したり、トランジスト特性が悪化したりする等の不具合が発生し、半導体デバイスの生産歩留まりが低下することがある。
【００８７】
そこで、本実施の形態では、図１２に示す誘電損失分布（図４に示す各測定点における値）を有する誘電体板を用いる。図９と対比すれば判るように、酸化膜の膜厚の厚い部分においては、誘電体板の誘電損失を小さく設定し、酸化膜の膜厚の薄い部分においては、誘電体板の誘電損失を大きく設定している。この誘電体板の比抵抗は、図４に示す各測定点においてほぼ均一に１．０×１０12Ω・ｃｍである。
【００８８】
まず、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００８９】
実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１３に示す。
【００９０】
図１３から判るように、酸化膜の膜厚の厚い部分においては、酸化膜エッチング速度は大きくなり、酸化膜の膜厚の薄い部分においては、酸化膜エッチング速度は小さくなっている。
【００９１】
また、本実施の形態では、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【００９２】
実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１４に示す。
【００９３】
図１４から判るように、半導体基板上の酸化膜の膜厚分布に対応した、図１２に示す誘電損失分布を有する誘電体板を用いると、オーバーエッチ量を面内でほぼ均一に３０％とすることができる。
【００９４】
本実施の形態によれば、半導体基板上の酸化膜の膜厚が面内で不均一な場合、酸化膜の膜厚分布に対応した誘電損失分布を有する誘電体板を用いることで、ドライエッチング時のオーバーエッチ量を面内で均一化でき、その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスト特性が改善し、得られる半導体デバイスの生産歩留まりを高めることができる。
【００９５】
（実施の形態４）
図９に、本実施の形態における半導体基板の酸化膜の膜厚分布（図７に示す各測定点における値）を示す。このように、酸化膜の膜厚は、半導体基板の中心部で最小となり、外周側程、厚くなっている。
【００９６】
図１に示す誘導結合型プラズマ装置を使用して、誘電損失が図４に示す各測定点においてほぼ均一に０．１６の誘電体板を用い、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【００９７】
従来のエッチング方法によって、実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１５に示す。
【００９８】
また、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【００９９】
従来のエッチング方法によって、実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１６に示す。
【０１００】
図１６から判るように、オーバーエッチ量は２０〜４０％の範囲で変動している。これは、図９に示すように半導体基板上の酸化膜の膜厚が面内で不均一であり、かつ、誘電体板の誘電損失が面内でほぼ均一なことから、図１５に示したように半導体基板上の酸化膜エッチング速度が面内でほぼ均一となるためと考えられる。このようにオーバーエッチ量が変動すると、コンタクトホールの寸法シフト量の変動や酸化膜下地削れ量のバラツキが発生し、得られる半導体デバイスにおいて、配線のコンタクト抵抗値のバラツキが増大したり、トランジスト特性が悪化したりする等の不具合が発生し、半導体デバイスの生産歩留まりが低下することがある。
【０１０１】
そこで、本実施の形態では、図１７に示す比抵抗分布（図４に示す各測定点における値）を有する誘電体板を用いる。図９と対比すれば判るように、酸化膜の膜厚の厚い部分においては、誘電体板の比抵抗を大きく設定し、酸化膜の膜厚の薄い部分においては、誘電体板の比抵抗を小さく設定している。この誘電体板の誘電損失は、図４に示す各測定点においてほぼ均一に０．１６である。
【０１０２】
まず、表１の条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、半導体基板に形成された酸化膜をドライエッチングすることにより、図３に示す高アスペクト比のコンタクトホールを形成する。
【０１０３】
実際に実験を行って得られた酸化膜エッチング速度の分布（図５に示す各測定点における値）を図１８に示す。
【０１０４】
図１８から判るように、酸化膜の膜厚の厚い部分においては、酸化膜エッチング速度は大きくなり、酸化膜の膜厚の薄い部分においては、酸化膜エッチング速度は小さくなっている。
【０１０５】
また、本実施の形態では、半導体基板に形成された酸化膜をドライエッチングすることにより、表１に示す条件で、図３に示す高アスペクト比のコンタクトホールを形成する。
【０１０６】
実際に実験を行って得られたオーバーエッチ量の分布（図５に示す各測定点における値）を図１９に示す。
【０１０７】
図１９から判るように、半導体基板上の酸化膜の膜厚分布に対応した、図１２に示す誘電損失分布を有する誘電体板を用いると、オーバーエッチ量を面内でほぼ均一に３０％とすることができる。
【０１０８】
本実施の形態によれば、半導体基板上の酸化膜の膜厚が面内で不均一な場合、酸化膜の膜厚分布に対応した比抵抗分布を有する誘電体板を用いることで、ドライエッチング時のオーバーエッチ量を面内で均一化でき、その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスト特性が改善し、得られる半導体デバイスの生産歩留まりを高めることができる。
【０１０９】
【発明の効果】
本発明によれば、誘導結合型プラズマ装置において、プラズマ処理特性が規格範囲となる誘電損失及び／又は比抵抗を有する誘電体板を用いることで、プラズマ処理により、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスト特性が改善し、得られる半導体デバイスの生産歩留まりが向上する。
【図面の簡単な説明】
【図１】 誘導結合型プラズマ装置の構成図
【図２】 半導体基板の構造図
【図３】 コンタクトホールの形成工程の模式図
【図４】 本発明における誘電体板の誘電損失ｔａｎδ又は比抵抗の測定点の面内分布図
【図５】 本発明における半導体基板のエッチング特性、酸化膜膜厚、又はオーバーエッチ量の測定点の面内分布図
【図６】 誘電体板の誘電損失とエッチング特性との関係を示すグラフ
【図７】 誘電体板の比抵抗とエッチング特性との関係を示すグラフ
【図８】 誘電体板の誘電損失及び比抵抗とエッチング特性との関係の説明図
【図９】 半導体基板に形成された酸化膜の膜厚分布図
【図１０】 実施の形態３における半導体基板の酸化膜エッチング速度分布図（誘電体板交換前）
【図１１】 実施の形態３における半導体基板のオーバーエッチ量分布図（誘電体板交換前）
【図１２】 実施の形態３における誘電体板の誘電損失分布図
【図１３】 実施の形態３における半導体基板の酸化膜エッチング速度分布図（誘電体板交換後）
【図１４】 実施の形態３における半導体基板のオーバーエッチ量分布図（誘電体板交換後）
【図１５】 実施の形態４における半導体基板の酸化膜エッチング速度分布図（誘電体板交換前）
【図１６】 実施の形態４における半導体基板オーバーエッチ量分布図（誘電体板交換前）
【図１７】 実施の形態４における半導体基板の比抵抗分布図
【図１８】 実施の形態４における半導体基板の酸化膜エッチング速度分布図（誘電体板交換後）
【図１９】 実施の形態４における半導体基板のオーバーエッチ量分布図（誘電体板交換後）
【図２０】 コンタクトホールの形成工程の模式図
【図２１】 誘導結合型プラズマ装置の構成図
【符号の説明】
１、１０１ 高周波電源（周波数１３．５６ＭＨｚ）
２、２ａ、１０２、１０２ａ 整合回路
３、１０３ スパイラルコイル
４、１０４ 誘電体板
５、１０５ 真空反応室
５ａ、１０５ａ 内壁
６、１０６ ガス導入孔
７、１０７ 下部電極
８、１０８ 半導体基板
９、１０９ 高周波電源（周波数４．０ＭＨｚ）
１０、１１０ 真空ポンプ
１１、１１１ レジストマスク
１２、１１２ 反射防止膜
１３、１１３ 酸化膜
１４、１１４ コバルトシリサイド
１５、１１５ シリコン基板
１６、１１６ 開口部
１６ａ、１１６ａ コンタクトホール
Claims (5)
- 真空室と、前記真空室内に誘電体板を介して高周波電圧を印加してプラズマを発生させる手段と、前記プラズマを用いて、前記真空室内に設置された半導体基板をエッチング処理する手段とを備える、同一構造のプラズマ処理装置を複数用いる半導体デバイスの製造方法であって、前記複数のプラズマ処理装置のそれぞれに、エッチング速度又はエッチングによる寸法シフトであるプラズマエッチング特性が、前記半導体デバイスの製造工程におけるコンタクトホールエッチングが合格となる前記プラズマエッチング特性の数値範囲である共通の規格範囲内に入るように誘電損失値及び比抵抗値の少なくともいずれか一方の値を調整した誘電体板を設置し、前記誘電損失値及び比抵抗値の少なくともいずれか一方の値を調整した誘電体板を設置したプラズマ処理装置を複数用いて、前記共通の規格範囲内となった前記プラズマエッチング特性で前記半導体基板をプラズマエッチング処理する工程を備えることを特徴とする半導体デバイスの製造方法。
- 前記半導体基板のエッチング処理は、前記半導体基板に形成された層間絶縁膜のドライエッチングであり、前記複数のプラズマ処理装置のうちの、互いにエッチング速度が異なる２つの装置において、一方の装置よりエッチング速度が高い他方の装置には、前記一方の装置の前記誘電体板よりも誘電損失が大きい前記誘電体板又は比抵抗が小さい前記誘電体板を設置することを特徴とする請求項１に記載の半導体デバイスの製造方法。
- 前記半導体基板のエッチング処理は、前記半導体基板に形成された層間絶縁膜のドライエッチングによるコンタクトホールの形成であることを特徴とする請求項１または２に記載の半導体デバイスの製造方法。
- 前記誘電体板は非酸化物セラミックスであることを特徴とする請求項１〜３のいずれか１項に記載の半導体デバイスの製造方法。
- 前記非酸化物セラミックスは炭化ケイ素であることを特徴とする請求項４に記載の半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289105A JP4077291B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289105A JP4077291B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128165A JP2004128165A (ja) | 2004-04-22 |
| JP4077291B2 true JP4077291B2 (ja) | 2008-04-16 |
Family
ID=32281413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002289105A Expired - Fee Related JP4077291B2 (ja) | 2002-10-01 | 2002-10-01 | 半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4077291B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
-
2002
- 2002-10-01 JP JP2002289105A patent/JP4077291B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004128165A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101526020B1 (ko) | 플라즈마 프로세싱 챔버 및 이의 내에서 기판의 베벨 에지 및 챔버 내부를 세정하는 방법 | |
| US9208997B2 (en) | Method of etching copper layer and mask | |
| US7344993B2 (en) | Low-pressure removal of photoresist and etch residue | |
| US6225698B1 (en) | Method for making semiconductor devices having gradual slope contacts | |
| US6399507B1 (en) | Stable plasma process for etching of films | |
| KR100876010B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| WO2003075333A1 (en) | Electrode for dry etching a wafer | |
| CN101088148A (zh) | 通过测量阻抗监控等离子体处理系统中处理的方法和装置 | |
| CN101150044A (zh) | 聚焦环和等离子体处理装置 | |
| KR20080006457A (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| JPS63238288A (ja) | ドライエツチング方法 | |
| JP2004111779A (ja) | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 | |
| KR20020039262A (ko) | 반도체 장치 제조방법 | |
| JP3739325B2 (ja) | 有機絶縁膜のエッチング方法 | |
| JP2996159B2 (ja) | ドライエッチング方法 | |
| US20100320170A1 (en) | Method and apparatus for etching a structure in a plasma chamber | |
| JP4077291B2 (ja) | 半導体デバイスの製造方法 | |
| JPH06120173A (ja) | エッチング終点検出方法 | |
| CN100426473C (zh) | 等离子体蚀刻方法及等离子体蚀刻装置 | |
| JPH11265918A (ja) | 電子シェーディングダメージの測定方法 | |
| TW202108803A (zh) | 透過最佳化電漿耦合材料來調節膜特性 | |
| US11430664B2 (en) | Etching method and plasma processing apparatus | |
| JP2005175294A (ja) | 半導体デバイスの製造方法および半導体デバイスの製造装置 | |
| JP2005045067A (ja) | 半導体デバイスの製造方法および半導体デバイスの製造装置 | |
| US11404263B2 (en) | Deposition of low-stress carbon-containing layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |