JP4075672B2 - 信号電力伝送回路 - Google Patents
信号電力伝送回路 Download PDFInfo
- Publication number
- JP4075672B2 JP4075672B2 JP2003115555A JP2003115555A JP4075672B2 JP 4075672 B2 JP4075672 B2 JP 4075672B2 JP 2003115555 A JP2003115555 A JP 2003115555A JP 2003115555 A JP2003115555 A JP 2003115555A JP 4075672 B2 JP4075672 B2 JP 4075672B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- power supply
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
- Y04S20/242—Home appliances
Description
【０００１】
【発明の属する技術分野】
本発明は、洗濯機等の家庭用電気機器を制御する電子回路に必要な直流電源及び交流電源周波数に同期した信号を伝送する回路に関するものである。
【０００２】
【従来の技術】
従来、この種の信号電力伝送回路では、図５に示すように、電子回路に供給する直流電源及び電源周波数に同期した信号の伝送は、直流電源２を伝送線５により、また、交流同期信号１０を伝送線１１によりそれぞれ負荷７に伝送していた。（例えば特許文献１参照）
【０００３】
【特許文献１】
特開平７−１３２１８９号公報（図１）
【０００４】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、直流電源或いは交流同期信号をそれぞれ独立して電子回路に伝送していたため、伝送線が２本必要であった。
【０００５】
このためプリント基板上に伝送線があるときは、他の電子回路部品の実装設計上伝送線が多いほど他の回路の電子部品の配置や部品間の配線に制約が発生し、設計の自由度を害していた。また、伝送線があるため部品間の配線接続が出来ず、ジャンパー線により伝送線をまたいで結線するなど余分な部品を使用し、実装面積が増える、コストが上昇するなどの課題を有していた。
【０００６】
また、伝送線がリード線である場合には従来例ではリード線が２本必要である。また、リード線とプリント基板の接続には通常コネクタを使用するが、コネクタのピン数が２ピンとなり、これにより部品が増加するためコスト上昇の原因となっていた。
【０００７】
さらに、上記したように通常プリント基板とリード線の接続は、コネクタを利用して接続するなどの方法が採られるが、接続箇所は本質的にその接点における接触の信頼性という問題を有しており、この観点から接続箇所が多いということは故障確率増加の要因となっており、信頼性の低下につながる。
【０００８】
本発明は上記従来の課題を解決するもので、直流電源と交流同期信号を混合して伝送することにより、伝送線或いはリード線を少なくして、コストダウンおよび信頼性を向上させることを目的としている。
【０００９】
【課題を解決するための手段】
本発明は上記目的を達成するために、交流同期信号発生回路と、直流電源と、交流同期信号発生回路で生成した交流同期信号と前記直流電源からの出力とを混合する混合回路と、前記混合回路からの出力を交流同期信号と直流電源とに分離する分離回路とを備え、前記混合回路と前記分離回路とを単一の伝送線で接続するとともに、前記分離回路は、エミッタが前記伝送線に接続されたトランジスタと、前記トランジスタのコレクタと基準電位の間に接続したコンデンサと、前記トランジスタのベースと基準電位の間に接続した抵抗と、前記トランジスタのエミッタと基準電位の間に接続した抵抗とを備え、前記分離回路の前記トランジスタのエミッタとコレクタ間に定格以上の逆バイアスが印加されることを防止する逆電圧制限回路を備えたものである。これにより、プリント基板上のパターン或いはプリント基板間の伝送線を削減することが可能となるとともに、分離回路により負荷において再び元の情報を再現することが可能となり、また、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来、さらに、直流電源電圧が分離回路を形成するトランジスタの逆バイアス電圧定格値を超える場合にも、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来る。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、交流同期信号発生回路と、直流電源と、前記交流同期信号発生回路で生成した交流同期信号と前記直流電源からの出力とを混合する混合回路と、前記混合回路からの出力を交流同期信号と直流電源とに分離する分離回路とを備え、前記混合回路と前記分離回路とを単一の伝送線で接続するとともに、前記分離回路は、エミッタが前記伝送線に接続されたトランジスタと、前記トランジスタのコレクタと基準電位の間に接続したコンデンサと、前記トランジスタのベースと基準電位の間に接続した抵抗と、前記トランジスタのエミッタと基準電位の間に接続した抵抗とを備え、前記分離回路の前記トランジスタのエミッタとコレクタ間に定格以上の逆バイアスが印加されることを防止する逆電圧制限回路を備えたものであり、プリント基板上の伝送線パターンの削減或いはプリント基板間のリード線の削減をすることが可能となるとともに、分離回路により負荷において再び元の情報を再現することが可能となり、また、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来、さらに、直流電源電圧が分離回路を形成するトランジスタの逆バイアス電圧定格値を超える場合にも、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来る方法を提供するものである。
【００１１】
【実施例】
以下、本発明の実施例について、図面を参照しながら説明する。
【００１２】
（実施例１）
図１に示すように、１は交流電源であり、その出力端の一端をＡ、他端をＢとする。２は交流電源１より作成した直流電源であり、Ｂ側を基準電位とした直流電圧を出力し、その出力端をＣとする。
【００１３】
３は交流電源より作成された交流同期信号発生回路であり、交流電源１のＡとＢの間にダイオード３ａ、抵抗３ｂ、抵抗３ｃを直列に接続して構成している。
【００１４】
４は混合回路であり、トランジスタ４ａ、抵抗４ｂ、トランジスタ４ｃから成っている。その接続は、トランジスタ４ｃのベースは交流同期信号発生回路３の出力である抵抗３ｂと抵抗３ｃの接続点に接続され、そのエミッタは交流電源１の出力端Ｂに、コレクタは抵抗４ｂの一端に接続されている。抵抗４ｂの他端はトランジスタ４ａのベースに接続され、トランジスタ４ａのエミッタは直流電源２の出力端Ｃに接続されている。
【００１５】
６は分離回路であり、ダイオード６ａ、コンデンサ６ｂおよび抵抗６ｃからなっている。
【００１６】
５は伝送線であり、その一端は混合回路４の出力であるトランジスタ４ａのコレクタに接続されている。伝送線５の他端はダイオード６ａのアノードと抵抗６ｃに接続され、ダイオード６ａのカソードはコンデンサ６ｂに接続されている。また、抵抗６ｃおよびコンデンサ６ｂの他端は交流電源１の出力端Ｂに接続されている。
【００１７】
７は、電子回路、マイコン或いは直流で動作する電気機器或いは電子機器などの負荷であり、ダイオード６ａのカソードと交流電源１の出力端Ｂに接続され、直流電源電圧が供給されるとともに、ダイオード６ａのアノードからの信号が供給されている。
【００１８】
以上のような構成において、その動作、作用を、図１、図２を参照しながら述べる。
【００１９】
交流電源１の電圧が、ＡがＢに対し０Ｖから正極性に振れるとき、抵抗３ａと抵抗３ｂの接続点の電圧はその分圧比による電圧が出力される。ここでは、動作、作用の理解を容易にするため、ダイオード３ａの順方向電圧は無視するものとする。
【００２０】
この電圧がトランジスタ４ｃのベースエミッタ間オン電圧に到達するときの交流電圧を、図２（ａ）の電圧Ｖ１とすると、トランジスタ４ｃは、交流電圧がＶ１以下のときはオフ、Ｖ１以上のときはオンとなり、これによりバイアス抵抗である抵抗４ｂにより、トランジスタ４ａは、交流電源電圧がＶ１以下のときはオフ、Ｖ１以上のときはオンとなり、トランジスタ４ａのコレクタには交流電源電圧がＶ１以上のとき直流電源２の出力電圧があらわれ、また、交流電源電圧がＶ１以下のときは０Ｖとなる。
【００２１】
従って混合回路４の出力であるトランジスタ４ａのコレクタには、図２（ｂ）に示すように、交流同期信号出力に同期した直流電源出力があらわれる。
【００２２】
この出力を単一の伝送線５によって分離回路６に伝送する。
【００２３】
負荷７の両端に接続された分離回路６では、ダイオード６ａとコンデンサ６ｂにより伝送線にあらわれる電圧が整流平滑され、直流電源電圧がコンデンサ６ｂの両端に発生する。また、ダイオード６ａのアノード電圧は、伝送線電圧が直流電源電圧のときはその電圧が、伝送線電圧が直流電源電圧でないときは抵抗６ｃにより０Ｖが発生することにより、ダイオードのアノードに交流同期信号が再生される。
【００２４】
以上の動作により直流電源電圧と交流同期信号が再生され、負荷７に供給される。
【００２５】
（実施例２）
図３に示すように、本実施例においては、分離回路８は、トランジスタ８ａ、コンデンサ８ｂ、抵抗８ｃおよび抵抗８ｄから成っている。その接続は、トランジスタ８ａのエミッタには伝送線５と抵抗８ｃが接続され、ベースには抵抗８ｄが、コレクタにはコンデンサ８ｂと負荷７が接続されている。コンデンサ８ｂ、抵抗８ｃ、８ｄおよび負荷７の他端は交流電源１の出力端Ｂに接続されている。
【００２６】
伝送線５の出力に関する構成は実施例１と同様である。
【００２７】
以上のような構成においてその動作を説明する。
【００２８】
伝送線５に直流電源電圧が発生しているときは、バイアス抵抗である抵抗８ｄによりトランジスタ８ａがオンしてコンデンサ８ｂに充電され、直流電源電圧が発生していないときはコンデンサ８ｂから負荷７に電力が供給される。
【００２９】
一方、トランジスタ８ａのエミッタは、抵抗８ｃに、伝送線５に直流電源電圧が発生しているときはその電圧を、直流電源電圧が発生していないときは０Ｖを出力し、これにより交流同期信号が再生される。
【００３０】
これにより負荷７には直流電源電圧が供給されるとともに、交流同期信号が供給される。
【００３１】
本実施例によると、伝送線５における直流電源電圧とトランジスタ８ａのコレクタにあらわれる直流電圧の差はトランジスタ８ａの飽和電圧分となるため、トランジスタの選択により、実施例１によるダイオードの順方向降下電圧に比べ直流電源電圧の低下を少なくすることが可能となる。
【００３２】
（実施例３）
図４に示すように、本実施例では逆電圧制限回路９を設けてあり、その構成、接続はトランジスタ８ａのコレクタとエミッタの間に定電圧ダイオード９ａとダイオード９ｂを直列接続した構成となっており、定電圧ダイオード９ａの動作電圧とダイオード９ｂの順方向電圧の和電圧がトランジスタ８ａのコレクタエミッタ逆バイアス電圧の定格以内の電圧となるように設定している。
【００３３】
また、伝送線５にあらわれる直流電源電圧はトランジスタ８ａのコレクタエミッタ逆バイアス電圧の定格を超える電圧を発生するものとする。
【００３４】
以上のような構成において、実施例２と異なる部分である負荷７に供給するエミッタ電圧の動作を説明する。
【００３５】
伝送線５に直流電源電圧があらわれているときは、トランジスタ８ａのエミッタには直流電源電圧があらわれている。また伝送線に直流電源電圧があらわれていないときはコンデンサ８ｂから定電圧ダイオード９ａ、ダイオード９ｂ、抵抗８ｃに電流が流れ、トランジスタ８ａのエミッタにはコンデンサ８ｂの直流電圧より定電圧ダイオード９ａとダイオード９ｂの和電圧を差し引いた電圧があらわれる。そしてこの電圧を同期信号として負荷７に取り込む。
【００３６】
この構成によって、分離回路のトランジスタ８ａのコレクタエミッタ逆バイアス電圧の定格を越える電圧を発生する直流電源電圧に対しても、実施例２と同様の効果を得ることが可能となる。
【００３７】
【発明の効果】
以上のように本発明の請求項１に記載の発明によれば、プリント基板上の伝送線パターンの削減或いはプリント基板間のリード線の削減をすることが可能となるとともに、分離回路により負荷において再び元の情報を再現することが可能となり、また、直流電源電圧の低下を小さくすることが可能となりさらに、分離回路のトランジスタのコレクタエミッタ逆バイアスを越える電圧を発生する直流電源電圧に対しても混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の信号電力伝送回路の回路図
【図２】 同信号電力伝送回路の各部の信号の波形図
【図３】 本発明の第２の実施例の信号電力伝送回路の回路図
【図４】 本発明の第３の実施例の信号電力伝送回路の回路図
【図５】 従来の信号電力伝送回路の回路図
【符号の説明】
１ 交流電源
２ 直流電源
３ 交流同期信号発生回路
４ 混合回路
５ 伝送線
６ 分離回路
７ 負荷
８ 分離回路
９ 逆電圧制限回路
【発明の属する技術分野】
本発明は、洗濯機等の家庭用電気機器を制御する電子回路に必要な直流電源及び交流電源周波数に同期した信号を伝送する回路に関するものである。
【０００２】
【従来の技術】
従来、この種の信号電力伝送回路では、図５に示すように、電子回路に供給する直流電源及び電源周波数に同期した信号の伝送は、直流電源２を伝送線５により、また、交流同期信号１０を伝送線１１によりそれぞれ負荷７に伝送していた。（例えば特許文献１参照）
【０００３】
【特許文献１】
特開平７−１３２１８９号公報（図１）
【０００４】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、直流電源或いは交流同期信号をそれぞれ独立して電子回路に伝送していたため、伝送線が２本必要であった。
【０００５】
このためプリント基板上に伝送線があるときは、他の電子回路部品の実装設計上伝送線が多いほど他の回路の電子部品の配置や部品間の配線に制約が発生し、設計の自由度を害していた。また、伝送線があるため部品間の配線接続が出来ず、ジャンパー線により伝送線をまたいで結線するなど余分な部品を使用し、実装面積が増える、コストが上昇するなどの課題を有していた。
【０００６】
また、伝送線がリード線である場合には従来例ではリード線が２本必要である。また、リード線とプリント基板の接続には通常コネクタを使用するが、コネクタのピン数が２ピンとなり、これにより部品が増加するためコスト上昇の原因となっていた。
【０００７】
さらに、上記したように通常プリント基板とリード線の接続は、コネクタを利用して接続するなどの方法が採られるが、接続箇所は本質的にその接点における接触の信頼性という問題を有しており、この観点から接続箇所が多いということは故障確率増加の要因となっており、信頼性の低下につながる。
【０００８】
本発明は上記従来の課題を解決するもので、直流電源と交流同期信号を混合して伝送することにより、伝送線或いはリード線を少なくして、コストダウンおよび信頼性を向上させることを目的としている。
【０００９】
【課題を解決するための手段】
本発明は上記目的を達成するために、交流同期信号発生回路と、直流電源と、交流同期信号発生回路で生成した交流同期信号と前記直流電源からの出力とを混合する混合回路と、前記混合回路からの出力を交流同期信号と直流電源とに分離する分離回路とを備え、前記混合回路と前記分離回路とを単一の伝送線で接続するとともに、前記分離回路は、エミッタが前記伝送線に接続されたトランジスタと、前記トランジスタのコレクタと基準電位の間に接続したコンデンサと、前記トランジスタのベースと基準電位の間に接続した抵抗と、前記トランジスタのエミッタと基準電位の間に接続した抵抗とを備え、前記分離回路の前記トランジスタのエミッタとコレクタ間に定格以上の逆バイアスが印加されることを防止する逆電圧制限回路を備えたものである。これにより、プリント基板上のパターン或いはプリント基板間の伝送線を削減することが可能となるとともに、分離回路により負荷において再び元の情報を再現することが可能となり、また、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来、さらに、直流電源電圧が分離回路を形成するトランジスタの逆バイアス電圧定格値を超える場合にも、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来る。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、交流同期信号発生回路と、直流電源と、前記交流同期信号発生回路で生成した交流同期信号と前記直流電源からの出力とを混合する混合回路と、前記混合回路からの出力を交流同期信号と直流電源とに分離する分離回路とを備え、前記混合回路と前記分離回路とを単一の伝送線で接続するとともに、前記分離回路は、エミッタが前記伝送線に接続されたトランジスタと、前記トランジスタのコレクタと基準電位の間に接続したコンデンサと、前記トランジスタのベースと基準電位の間に接続した抵抗と、前記トランジスタのエミッタと基準電位の間に接続した抵抗とを備え、前記分離回路の前記トランジスタのエミッタとコレクタ間に定格以上の逆バイアスが印加されることを防止する逆電圧制限回路を備えたものであり、プリント基板上の伝送線パターンの削減或いはプリント基板間のリード線の削減をすることが可能となるとともに、分離回路により負荷において再び元の情報を再現することが可能となり、また、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来、さらに、直流電源電圧が分離回路を形成するトランジスタの逆バイアス電圧定格値を超える場合にも、混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが出来る方法を提供するものである。
【００１１】
【実施例】
以下、本発明の実施例について、図面を参照しながら説明する。
【００１２】
（実施例１）
図１に示すように、１は交流電源であり、その出力端の一端をＡ、他端をＢとする。２は交流電源１より作成した直流電源であり、Ｂ側を基準電位とした直流電圧を出力し、その出力端をＣとする。
【００１３】
３は交流電源より作成された交流同期信号発生回路であり、交流電源１のＡとＢの間にダイオード３ａ、抵抗３ｂ、抵抗３ｃを直列に接続して構成している。
【００１４】
４は混合回路であり、トランジスタ４ａ、抵抗４ｂ、トランジスタ４ｃから成っている。その接続は、トランジスタ４ｃのベースは交流同期信号発生回路３の出力である抵抗３ｂと抵抗３ｃの接続点に接続され、そのエミッタは交流電源１の出力端Ｂに、コレクタは抵抗４ｂの一端に接続されている。抵抗４ｂの他端はトランジスタ４ａのベースに接続され、トランジスタ４ａのエミッタは直流電源２の出力端Ｃに接続されている。
【００１５】
６は分離回路であり、ダイオード６ａ、コンデンサ６ｂおよび抵抗６ｃからなっている。
【００１６】
５は伝送線であり、その一端は混合回路４の出力であるトランジスタ４ａのコレクタに接続されている。伝送線５の他端はダイオード６ａのアノードと抵抗６ｃに接続され、ダイオード６ａのカソードはコンデンサ６ｂに接続されている。また、抵抗６ｃおよびコンデンサ６ｂの他端は交流電源１の出力端Ｂに接続されている。
【００１７】
７は、電子回路、マイコン或いは直流で動作する電気機器或いは電子機器などの負荷であり、ダイオード６ａのカソードと交流電源１の出力端Ｂに接続され、直流電源電圧が供給されるとともに、ダイオード６ａのアノードからの信号が供給されている。
【００１８】
以上のような構成において、その動作、作用を、図１、図２を参照しながら述べる。
【００１９】
交流電源１の電圧が、ＡがＢに対し０Ｖから正極性に振れるとき、抵抗３ａと抵抗３ｂの接続点の電圧はその分圧比による電圧が出力される。ここでは、動作、作用の理解を容易にするため、ダイオード３ａの順方向電圧は無視するものとする。
【００２０】
この電圧がトランジスタ４ｃのベースエミッタ間オン電圧に到達するときの交流電圧を、図２（ａ）の電圧Ｖ１とすると、トランジスタ４ｃは、交流電圧がＶ１以下のときはオフ、Ｖ１以上のときはオンとなり、これによりバイアス抵抗である抵抗４ｂにより、トランジスタ４ａは、交流電源電圧がＶ１以下のときはオフ、Ｖ１以上のときはオンとなり、トランジスタ４ａのコレクタには交流電源電圧がＶ１以上のとき直流電源２の出力電圧があらわれ、また、交流電源電圧がＶ１以下のときは０Ｖとなる。
【００２１】
従って混合回路４の出力であるトランジスタ４ａのコレクタには、図２（ｂ）に示すように、交流同期信号出力に同期した直流電源出力があらわれる。
【００２２】
この出力を単一の伝送線５によって分離回路６に伝送する。
【００２３】
負荷７の両端に接続された分離回路６では、ダイオード６ａとコンデンサ６ｂにより伝送線にあらわれる電圧が整流平滑され、直流電源電圧がコンデンサ６ｂの両端に発生する。また、ダイオード６ａのアノード電圧は、伝送線電圧が直流電源電圧のときはその電圧が、伝送線電圧が直流電源電圧でないときは抵抗６ｃにより０Ｖが発生することにより、ダイオードのアノードに交流同期信号が再生される。
【００２４】
以上の動作により直流電源電圧と交流同期信号が再生され、負荷７に供給される。
【００２５】
（実施例２）
図３に示すように、本実施例においては、分離回路８は、トランジスタ８ａ、コンデンサ８ｂ、抵抗８ｃおよび抵抗８ｄから成っている。その接続は、トランジスタ８ａのエミッタには伝送線５と抵抗８ｃが接続され、ベースには抵抗８ｄが、コレクタにはコンデンサ８ｂと負荷７が接続されている。コンデンサ８ｂ、抵抗８ｃ、８ｄおよび負荷７の他端は交流電源１の出力端Ｂに接続されている。
【００２６】
伝送線５の出力に関する構成は実施例１と同様である。
【００２７】
以上のような構成においてその動作を説明する。
【００２８】
伝送線５に直流電源電圧が発生しているときは、バイアス抵抗である抵抗８ｄによりトランジスタ８ａがオンしてコンデンサ８ｂに充電され、直流電源電圧が発生していないときはコンデンサ８ｂから負荷７に電力が供給される。
【００２９】
一方、トランジスタ８ａのエミッタは、抵抗８ｃに、伝送線５に直流電源電圧が発生しているときはその電圧を、直流電源電圧が発生していないときは０Ｖを出力し、これにより交流同期信号が再生される。
【００３０】
これにより負荷７には直流電源電圧が供給されるとともに、交流同期信号が供給される。
【００３１】
本実施例によると、伝送線５における直流電源電圧とトランジスタ８ａのコレクタにあらわれる直流電圧の差はトランジスタ８ａの飽和電圧分となるため、トランジスタの選択により、実施例１によるダイオードの順方向降下電圧に比べ直流電源電圧の低下を少なくすることが可能となる。
【００３２】
（実施例３）
図４に示すように、本実施例では逆電圧制限回路９を設けてあり、その構成、接続はトランジスタ８ａのコレクタとエミッタの間に定電圧ダイオード９ａとダイオード９ｂを直列接続した構成となっており、定電圧ダイオード９ａの動作電圧とダイオード９ｂの順方向電圧の和電圧がトランジスタ８ａのコレクタエミッタ逆バイアス電圧の定格以内の電圧となるように設定している。
【００３３】
また、伝送線５にあらわれる直流電源電圧はトランジスタ８ａのコレクタエミッタ逆バイアス電圧の定格を超える電圧を発生するものとする。
【００３４】
以上のような構成において、実施例２と異なる部分である負荷７に供給するエミッタ電圧の動作を説明する。
【００３５】
伝送線５に直流電源電圧があらわれているときは、トランジスタ８ａのエミッタには直流電源電圧があらわれている。また伝送線に直流電源電圧があらわれていないときはコンデンサ８ｂから定電圧ダイオード９ａ、ダイオード９ｂ、抵抗８ｃに電流が流れ、トランジスタ８ａのエミッタにはコンデンサ８ｂの直流電圧より定電圧ダイオード９ａとダイオード９ｂの和電圧を差し引いた電圧があらわれる。そしてこの電圧を同期信号として負荷７に取り込む。
【００３６】
この構成によって、分離回路のトランジスタ８ａのコレクタエミッタ逆バイアス電圧の定格を越える電圧を発生する直流電源電圧に対しても、実施例２と同様の効果を得ることが可能となる。
【００３７】
【発明の効果】
以上のように本発明の請求項１に記載の発明によれば、プリント基板上の伝送線パターンの削減或いはプリント基板間のリード線の削減をすることが可能となるとともに、分離回路により負荷において再び元の情報を再現することが可能となり、また、直流電源電圧の低下を小さくすることが可能となりさらに、分離回路のトランジスタのコレクタエミッタ逆バイアスを越える電圧を発生する直流電源電圧に対しても混合回路出力に得られる直流電源電圧をより少ない電圧降下で負荷に供給することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の信号電力伝送回路の回路図
【図２】 同信号電力伝送回路の各部の信号の波形図
【図３】 本発明の第２の実施例の信号電力伝送回路の回路図
【図４】 本発明の第３の実施例の信号電力伝送回路の回路図
【図５】 従来の信号電力伝送回路の回路図
【符号の説明】
１ 交流電源
２ 直流電源
３ 交流同期信号発生回路
４ 混合回路
５ 伝送線
６ 分離回路
７ 負荷
８ 分離回路
９ 逆電圧制限回路
Claims (1)
- 交流同期信号発生回路と、直流電源と、前記交流同期信号発生回路で生成した交流同期信号と前記直流電源からの出力とを混合する混合回路と、前記混合回路からの出力を交流同期信号と直流電源とに分離する分離回路とを備え、前記混合回路と前記分離回路とを単一の伝送線で接続するとともに、前記分離回路は、エミッタが前記伝送線に接続されたトランジスタと、前記トランジスタのコレクタと基準電位の間に接続したコンデンサと、前記トランジスタのベースと基準電位の間に接続した抵抗と、前記トランジスタのエミッタと基準電位の間に接続した抵抗とを備え、前記分離回路の前記トランジスタのエミッタとコレクタ間に定格以上の逆バイアスが印加されることを防止する逆電圧制限回路を備えた信号電力伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115555A JP4075672B2 (ja) | 2003-04-21 | 2003-04-21 | 信号電力伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115555A JP4075672B2 (ja) | 2003-04-21 | 2003-04-21 | 信号電力伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004328804A JP2004328804A (ja) | 2004-11-18 |
| JP4075672B2 true JP4075672B2 (ja) | 2008-04-16 |
Family
ID=33496070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115555A Expired - Fee Related JP4075672B2 (ja) | 2003-04-21 | 2003-04-21 | 信号電力伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4075672B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272435A (en) * | 1975-12-15 | 1977-06-16 | Matsushita Electric Works Ltd | Timeedivision multiplex transmission system |
| JPS6117833A (ja) * | 1984-07-04 | 1986-01-25 | Matsushita Electric Ind Co Ltd | ガスコンロの制御装置 |
| JPH07102275B2 (ja) * | 1988-06-28 | 1995-11-08 | 株式会社東芝 | 洗濯機の運転制御装置 |
| IT1320621B1 (it) * | 2000-09-05 | 2003-12-10 | Wrap Spa | Metodo, sistema ed apparati per la trasmissione di dati su reteelettrica |
| JP2004328026A (ja) * | 2003-04-21 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 信号電力伝送回路 |
| JP2004328025A (ja) * | 2003-04-21 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 信号電力伝送回路 |
-
2003
- 2003-04-21 JP JP2003115555A patent/JP4075672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004328804A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1510835B (zh) | 具有开关调节器和串联调节器的电源集成电路 | |
| JP3700315B2 (ja) | 制御基板 | |
| JP4075672B2 (ja) | 信号電力伝送回路 | |
| KR102440324B1 (ko) | 스마트 초인종 및 전령 회로 | |
| JP2002199583A (ja) | 並列電源システムおよび電子装置 | |
| JP2004328026A (ja) | 信号電力伝送回路 | |
| RU2325040C2 (ru) | Схемное устройство с двумя электронными дросселями на каждую пару линий электропередачи данных локальной сети | |
| JP2004328025A (ja) | 信号電力伝送回路 | |
| JP2004266432A (ja) | 信号電力伝送回路 | |
| JP6823214B1 (ja) | 回路基板、回路および空気調和装置 | |
| CN102255480B (zh) | 电源转换装置及其脉宽调变信号控制装置 | |
| JP2015144356A (ja) | リレーモジュール装置 | |
| EP1656003A2 (en) | Backlight driving device | |
| JPH09201045A (ja) | 電源用制御装置 | |
| JPH057780Y2 (ja) | ||
| JP2008098326A (ja) | プリント配線基板及び回路変更方法 | |
| JP3888331B2 (ja) | 無停電電源装置の高周波ノイズ抑制装置 | |
| JP2008004789A (ja) | インバータ装置の平滑コンデンサ実装構造 | |
| JP3846317B2 (ja) | 洗濯機用ｄｃブラシレスモータ制御装置 | |
| JP4150614B2 (ja) | レギュレータ回路および電源装置 | |
| CN216531314U (zh) | 一种数据传输模块和断路器 | |
| CN211296585U (zh) | 开关电源系统 | |
| CN210807099U (zh) | 开关电源系统 | |
| CN110086083B (zh) | 投影机的功率控制电路 | |
| KR100415563B1 (ko) | 플라이 백 트랜스포머의 포커스 유니트 출력단 부품연결장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |