JP4075367B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4075367B2 JP4075367B2 JP2001380546A JP2001380546A JP4075367B2 JP 4075367 B2 JP4075367 B2 JP 4075367B2 JP 2001380546 A JP2001380546 A JP 2001380546A JP 2001380546 A JP2001380546 A JP 2001380546A JP 4075367 B2 JP4075367 B2 JP 4075367B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- mesa
- resin
- semiconductor mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子およびその製造方法に関する。
【0002】
【従来の技術】
光通信のために、様々な半導体光素子が利用されている。半導体光素子は、半導体基板上に様々な光素子を含む。半導体光素子には、発光素子、変調素子、光合波器、光分波器および光導波路といった素子がある。これらの素子は、半導体材料で形成された半導体メサを備えている。
【0003】
【発明が解決しようとする課題】
発明者は、半導体光素子の特性を向上させるために技術開発を行っている。最近、光通信の伝送容量の需要が増している。この要求に応じるために、半導体光素子の動作速度を上げることが求められている。発明者は、10Gbp/sを越えるような光伝送速度を実現できるような半導体光素子が求められると考えている。また、発明者は、半導体光素子の利用範囲が今後も拡大されることを考えに入れると、半導体光素子の製造工程が簡素であることも重要であると考えている。
【0004】
発明者は、動作速度を向上するために、光素子に付随する寄生容量等を低減することが重要であると考えている。発明者は、1.55マイクロメートル帯のための光素子を例示として光素子の構造について検討をしている。この光素子は、InP基板上に形成された半導体メサを有しており、この半導体メサを平坦化するためにInP半導体により埋め込んでいる。
【0005】
また、半導体メサに付与される寄生容量を低減するために、別の素子構造が提案されている。この構造では、ポリイミド樹脂により半導体メサを埋め込んでいる。この構造の検討において、発明者は、様々な実験を行ってきた。この実験において、ポリイミド樹脂の樹脂特性に起因するいくつかの技術的課題を発見した。ポリイミド樹脂を用いる構造では、半導体メサの埋込を形成するために、ポリイミド樹脂を塗布した後に熱処理を行う。この熱処理の後に、半導体メサの側壁に空孔が発生する。この不具合を解決するために、発明者は、ポリイミド樹脂の埋込構造を形成する条件だけでなく、半導体メサを埋め込むために材料について更に検討を行った。
【0006】
本発明の目的は、半導体メサ側壁部に発生する空孔を低減できる半導体メサの埋込構造を有する半導体素子、およびこの半導体素子を製造する方法を提供することにした。
【0007】
【課題を解決するための手段】
本発明の一側面は、半導体素子に係る。半導体素子は、III −V系化合物半導体を含み所定の波長の光が伝搬可能な光導波路を有する半導体メサ部と、半導体メサ部を形成するように設けられたトレンチ溝に、半導体メサ部を埋め込むように設けられると共に、ビスベンゾシクロブテン樹脂からなる樹脂埋込部と、樹脂埋込部及び半導体メサ上に設けられ半導体メサ部に接続されたオーミック電極とを備える。半導体メサ部は、第2導電型 III −V系化合物半導体を含み半導体メサ部の光導波路上に設けられた半導体層と、半導体層からのキャリアを活性層に導くように基板上において活性層の両側に位置する半導体埋込層とを有しており、半導体メサ部の光導波路は、 III −V系化合物半導体を含む活性層を備え、活性層は、第1導電型 III −V系化合物半導体を含む半導体部と第2導電型 III −V系化合物半導体を含む半導体部との間に配置されており、樹脂埋込部は、半導体メサ部から盛り上がるように設けられていると共に、該樹脂埋込部の表面は、半導体メサ部のエッジに向けて下り坂になっている。
本発明に係る半導体素子は、樹脂埋込部上に設けられオーミック電極に接続されたパッド電極を更に備えることができる。
【0008】
樹脂埋込部の高さが半導体メサ部の高さより大きい形状を形成するために、埋込用樹脂部の形成のために用いる樹脂の収縮率は、熱硬化処理においてポリイミド樹脂の収縮率より小さいことが必要である。この樹脂を用いると、半導体メサ側壁部に発生する空孔を低減できる。
【0009】
このような半導体素子の樹脂特性は、下記の少なくともいずれかを更に備えてもよい。埋込用樹脂部の形成のために用いる樹脂は、所定の波長の光に感光性を有している。埋込用樹脂部の形成のために用いる樹脂は、熱硬化性を有している。埋込用樹脂部の樹脂の比誘電率は、ポリイミド樹脂の比誘電率より小さい。また、樹脂埋込部の高さの最高値は半導体メサ部の高さより大きいことが好ましい。
【0010】
発明者は、実験により、半導体メサ側壁部に発生する空孔は熱硬化の際に発生していることを発見した。すなわち、この半導体光素子においては、熱硬化のときの樹脂収縮率が重要であるという知見を得た。この知見によれば、本願に係わる半導体光素子の埋込用樹脂部の樹脂は、ポリイミド樹脂の収縮率より小さいことが好適である。この樹脂によれば、半導体メサの埋込構造において、熱硬化の際に発生する半導体メサ側壁部の空孔を低減できる。
【0011】
また、本発明の一側面は半導体素子に係わる。この半導体素子では、樹脂埋込部は、所定の波長の光が伝搬可能な光導波路を有する半導体メサ部を埋め込むように設けられビスベンゾシクロブテン樹脂(以下、BCB樹脂という)を含む。発明者の実験によれば、BCB樹脂を用いると半導体メサ側壁部の空孔を低減できることが示された。
【0012】
さらに、本発明の一側面は、半導体素子に係わる。この半導体素子では、半導体メサ部は、III−V系化合物半導体を含んでおり、2μm以上の高さを有するように設けられている。発明者の実験によれば、このような高さの半導体メサ部であっても、BCB樹脂を含む埋込樹脂を用いると、半導体メサの側壁部に空孔を発生させることなく埋め込むことができる。
【0013】
上記の半導体素子では、半導体メサ部の光導波路は、III−V系化合物半導体を含む活性層を備えるようにしてもよい。活性層は、第1導電型III−V系化合物半導体を含む半導体部と第2導電型III−V系化合物半導体を含む半導体部との間に配置されている。活性層は、光を発生するために利用されることができ、または光を変調するために利用されることができる。
【0014】
また、半導体メサ部は、第1および第2の半導体層を有することができる。第1の半導体層は、第2導電型III−V系化合物半導体を含み半導体メサ部の光導波路上に設けられている。第2の半導体層は、基板上において活性層の両側に位置する。この配置によれば、第2の半導体層は、第1の半導体層からのキャリアを活性層に導くことが可能である。
【0015】
半導体素子は、パッド電極を更に備えるようにしてよい。パッド電極は、樹脂埋込部上に設けられており、また半導体メサ部に接続されている。半導体メサ部は、光導波路上に設けられたコンタクト層を更に有する。コンタクト層は、パッド電極に接続されている。この構造によれば、パッド電極は、ポリイミド樹脂の比誘電率より小さい埋込用樹脂部上に設けられる。
【0016】
半導体素子は、半導体メサ部と樹脂埋込部との間に設けられた無機絶縁膜を更に備えることができる。無機絶縁膜によれば、半導体素子の信頼性を向上できる。
【0017】
半導体素子は、別の半導体メサ部と、別のパッド電極と、III−V系化合物半導体層とを更に備えることができる。別の半導体メサ部は、樹脂埋込部により埋め込まれ所定の波長の光が伝搬可能な光導波路を有する。別の半導体メサ部は、半導体メサ部と光学的に結合されている。この構造によれば、半導体素子は、複数の光素子を搭載できる。
【0018】
また、別の半導体メサ部の光導波路は、III−V系化合物半導体を含む別の活性層を備えている。別の活性層は、第1導電型III−V系化合物半導体を含む半導体部と第2導電型III−V系化合物半導体部との間に配置されている。半導体メサ部の光導波路および別の半導体メサ部の光導波路上には、III−V系化合物半導体層が設けられるようにしてもよい。この構造は、2つの光導波路の接続部に形成される可能性がある段差を小さくするために役立つ。
【0019】
別のパッド電極は、樹脂埋込部上に設けられ別の半導体メサ部に接続されている。この構造によれば、別のパッド電極は、ポリイミド樹脂の比誘電率より小さい埋込用樹脂部上に設けられている。
【0020】
別の半導体メサ部は、該光導波路上に設けられ別のパッド電極に接続された別のコンタクト層を有する。複数の光素子は、それぞれのコンタクト層を備えている。別個のコンタクト層は、両素子間の分離抵抗を大きくするために役立つ。
【0021】
本発明の別の側面は、半導体素子を製造する方法に係る。この方法は、III−V系化合物半導体を含む所定の幅の半導体メサ部を基板上に形成するるように凹部を形成する工程と、 半導体メサ部上及び基板上にBCB樹脂体を形成する工程と、半導体メサ部上のBCB樹脂部分が露光されないようなマスクを用いてBCB樹脂体を露光して前記半導体メサ部上のビスベンゾシクロブテン樹脂を消失させる工程と、露光されたBCB樹脂体を現像する工程と、基板、半導体メサ部、および現像されたBCB樹脂体を熱処理する工程と、熱処理の後に、半導体メサ及びビスベンゾシクロブテン樹脂体上にオーミック電極を形成する工程とを備える。マスクは、半導体メサ部に沿って延びるパターンを有し、半導体メサ部は、光導波路と光導波路を挟む半導体部とを含み、半導体部は電気絶縁部または電流狭窄部であり、熱処理されたビスベンゾシクロブテン樹脂体は、半導体メサ部から盛り上がるように設けられていると共に、該ビスベンゾシクロブテン樹脂体の表面は、半導体メサ部のエッジに向けて下り坂になっている。
また、本発明に係る方法では、オーミック電極は、ビスベンゾシクロブテン樹脂体上に設けられたパッド電極に接続されるように形成されることが好ましい。
【0022】
この製造方法によれば、BCB樹脂体からメサ部のトップが露出していると共に、メサ部の側面が樹脂で覆われている構造を形成できる。
【0023】
本発明の別の側面は半導体素子を製造する方法に係わる。この方法は、複数のIII−V系化合物半導体層を含む半導体多層膜を基板上に形成する工程と、半導体多層膜に複数のトレンチを形成して所定の幅の半導体多層膜部を形成する工程と、トレンチを形成する工程の後に、基板上にBCB樹脂体を形成する工程と、半導体多層膜部とのBCB樹脂部分を覆うパターンを有するマスクを用いてBCB樹脂体を露光する工程と、露光されたBCB樹脂体を現像して前記半導体メサ部上のビスベンゾシクロブテン樹脂を消失させる工程と、基板、半導体多層膜部及び現像されたBCB樹脂体を熱処理する工程と、熱処理の後に、半導体多層膜部及びビスベンゾシクロブテン樹脂体上にオーミック電極を形成する工程とを備える。ビスベンゾシクロブテン樹脂体を露光する工程では、パターンは半導体多層膜部に沿って延び、半導体多層膜部は、光導波路と前記光導波路を挟む半導体部とを含み、半導体部は電気絶縁部または電流狭窄部であり、熱処理されたビスベンゾシクロブテン樹脂体は、半導体多層膜部から盛り上がるように設けられていると共に、該ビスベンゾシクロブテン樹脂体の表面は、半導体多層膜部のエッジに向けて下り坂になっている。
また、本発明に係る方法では、オーミック電極は、ビスベンゾシクロブテン樹脂体上に設けられたパッド電極に接続されるように形成されることが好ましい。
さらに、本発明に係る方法では、パターンの遮光層の幅は、所定の幅より広く、ビスベンゾシクロブテン樹脂体の露光に際して、遮光層の裏側にも回り込む回折光は、遮光層の影になるビスベンゾシクロブテン樹脂体の部分に吸収されるようにしてもよい。
【0024】
この製造方法によれば、トレンチをBCB樹脂により埋め込みできると共に、半導体多層膜部の上部が露出されている構造を形成できる。
【0025】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述からより容易に明らかになる。
【0026】
【発明の実施の形態】
本発明は、添付図面と共に以下の詳細な記述を考慮することによって容易に理解される。図面に共通な同一要素を示すために、可能な場合には、同一の参照番号が使用される。
【0027】
(第1の実施の形態)
図1は、第1の実施の形態に係わる半導体光素子を示す斜視図である。図2は、I−I線で示された断面図である。図1および図2を参照しながら、第1の実施の形態に係わる半導体素子を説明する。この半導体素子1aは、半導体発光デバイス2a、半導体変調デバイス2bおよび分離デバイス2cを備える。素子分離デバイス2cは、半導体発光デバイス2aと半導体変調デバイス2bとの間に位置している。半導体変調デバイス2bは、半導体発光デバイス2aに分離デバイス2cを介して光学的に結合されている。半導体発光デバイス2aは、所定の波長の光を発生できる。半導体変調デバイス2bは、素子分離デバイス2cを介して半導体発光デバイス2aから受けた光を変調できる。半導体発光デバイス2a、半導体変調デバイス2bおよび分離デバイス2cは、n型InP半導体基板といった半導体基板4に設けられている。
【0028】
半導体発光デバイス2aは、半導体メサ部12を備えている。半導体メサ部12は、活性層6、n型半導体層8およびp型半導体層10を備えている。活性層6は、基板4の主面4a上に設けられている。活性層6は、III−V系化合物半導体を含む。活性層6は、III−V系化合物半導体を含むn型半導体層8とIII−V系化合物半導体を含むp型半導体層10との間に設けられている。n型半導体部8およびp型半導体層10は、基板4上に設けられている。活性層6は、単一の半導体層から成ることができ、またSQW構造あるいはMQW構造を備えることもできるが、これらに限定されるものではない。活性層6の屈折率は、n型半導体層8およびp型半導体層10の屈折率より大きいので、これらの半導体層6、8、10は光導波路12aを構成する。つまり、n型半導体層8はn型クラッド層として働くと共に、p型半導体層10はp型クラッド層として働く。
【0029】
半導体メサ部12は、活性層6、n型半導体層8およびp型半導体層10からなる光導波路12aの側面に電流狭窄部12bを有する。電流狭窄部12bは、光導波路12aの半導体層に比べて比抵抗が大きい半導体層14を有する。半導体層14上には、p型半導体層10と異なる導電型のn型半導体層16が設けられている。半導体層16は、ホールトラップ層として働く。このような構造により、電流狭窄部12bは、電流を光導波路12aに導くように働く。
【0030】
半導体メサ部12は、光導波路12aおよび電流狭窄部12b上に設けられp型半導体層20を備える。p型半導体層20は第2のクラッド層として働く。半導体メサ部12はp型半導体層20上にコンタクト層22を更に備える。
【0031】
また、半導体発光デバイス2aは、半導体メサ部12を形成するように設けられた凹部18を有する。凹部18は、半導体層14、16、20、22を貫通して基板4に到達している。凹部18内には、樹脂埋込部24が設けられている。樹脂埋込部24は、BCB樹脂を熱硬化して形成されたBCB樹脂体である。
【0032】
なお、半導体発光デバイス2aは、樹脂埋込部24と半導体メサ部12との間に、シリコン窒化膜、シリコン酸化膜またはシリコン酸窒化膜といったシリコン系無機絶縁膜層26を備えることができる。無機絶縁膜層26により、半導体メサ部12を保護できるので、半導体発光デバイス2aの信頼性が向上される。
【0033】
半導体発光デバイス2aは、半導体メサ部12上に設けられたオーミック電極28を備える。電極28は、アノードのためのために設けられている。半導体発光デバイス2aが無機絶縁膜層26を備える場合には、無機絶縁膜層26はコンタクト層22に通じる開口部を有する。電極28は、この開口部を介してコンタクト層22に電気的に接続されている。電極28は、パッド電極30に接続されている。パッド電極30は、樹脂埋込部24上に設けられている。また、半導体発光デバイス2aは、基板4の裏面4b上に設けられたオーミック電極32を備える。電極32は、裏面4bの全面にカソードのためのために設けられている。
【0034】
図1に示されるように、BCB樹脂体は、半導体メサ部12の上部より盛り上がるように形成されている。この形状のために、半導体メサ部12と樹脂埋込部24との間に段差が実質的に無いので、電極28に断線が生じにくい。
【0035】
好適な実施例としては、下記のものが例示される。
活性層6:GaAlInP層(膜厚300ナノメートル)
n型クラッド層8:InP層(膜厚550ナノメートル)
p型クラッド層10:InP層(膜厚200ナノメートル)
高抵抗半導体層14:FeドープInP層(膜厚1000ナノメートル)
n型ホールトラップ層16:InP層(膜厚1000ナノメートル)
第2のp型クラッド層20:InP層(膜厚200ナノメートル)
p型コンタクト層22:GaInAs層(膜厚500ナノメートル)
無機絶縁膜層26:シリコン窒化層(膜厚350ナノメートル)。
【0036】
半導体変調デバイス2bは、半導体メサ部52を備える。半導体メサ部52は、活性層46、n型半導体層48及びp型半導体層50を備えている。活性層46は、基板4の主面4a上に設けられている。活性層46は、III−V系化合物半導体を含む。活性層46は、III−V系化合物半導体を含むn型半導体層48とIII−V系化合物半導体を含むp型半導体層50との間に設けられている。n型半導体部48及びp型半導体層50は基板4上に設けられている。活性層46は、単一の半導体層から成ることができ、またSQW構造あるいはMQW構造を備えることもできるが、これらに限定されるものではない。活性層46の屈折率は、n型半導体層48およびp型半導体層50の屈折率より大きいので、これらの半導体層46、48、50は光導波路52aを構成する。n型半導体層48はn型クラッド層として働くと共にp型半導体層50はp型クラッド層として働く。
【0037】
半導体メサ部52は、活性層46、n型半導体層48およびp型半導体層50からなる光導波路52aの側面に電気絶縁部52bを有する。電気絶縁部52bは、光導波路52aの半導体層に比べて比抵抗が大きい半導体層14を有する。半導体層14上には、n型半導体層16が設けられている。半導体変調デバイス2bにおいて、光導波路52aは、光導波路12aと同様に、電流狭窄部12bと同じ構造である電気絶縁部52bにより挟まれている。
【0038】
半導体メサ部52は、光導波路52aおよび電気絶縁部52b上に設けられp型半導体層20を備える。p型半導体層20は第2のクラッド層として働く。半導体メサ部52はp型半導体層20上にコンタクト層54を更に備える。
【0039】
また、半導体変調デバイス2bは、半導体メサ部52を形成するように設けられた凹部18を有する。凹部18は、半導体層14、16、20、22を貫通して基板4に到達している。凹部18内には、樹脂埋込部24が設けられている。樹脂埋込部24は、半導体発光素子2aと同様に、BCB樹脂を熱硬化して形成されたBCB樹脂体である。半導体変調デバイス2bは、半導体発光デバイス2aと同様に、樹脂埋込部24と半導体メサ部12との間に無機絶縁膜層26を備えることができる。
【0040】
半導体変調デバイス2bは、半導体メサ部52上に設けられたオーミック電極58を備える。電極58は、アノード用に設けられている。半導体変調デバイス2bが無機絶縁膜層26を備える場合には、無機絶縁膜層26はコンタクト層54に通じる開口部を有する。電極58は、この開口部を介してコンタクト層54に電気的に接続されている。電極58は、パッド電極60に接続されている。パッド電極60は、樹脂埋込部24上に設けられている。また、半導体変調デバイス2bは、半導体発光素子2aと共用されるオーミック電極32を備える。電極32は、半導体変調デバイス2bのカソードのためのために設けられている。
【0041】
図2に示されるように、BCB樹脂体は、半導体メサ部52の上部より盛り上がるように形成されている。この形状のために、半導体メサ部52と樹脂埋込部24との間に段差が実質的に無いので、電極58に断線が生じにくい。また、この形状は、半導体素子1aのチップに加工するとき、あるいはこのチップを実装するときに行われるハンドリングから半導体メサ部52を保護するために役立つ。
【0042】
BCB樹脂の比誘電率(2.65)は、InP半導体の比誘電率に比べて小さく、またポリイミド樹脂の比誘電率(約3.5)に比べて小さい。このため、パッド電極60に付与される寄生容量は小さい。
【0043】
好適な実施例としては、下記のものが例示される。
活性層46:InGaAsP(膜厚260ナノメートル)
n型クラッド層48:InP(膜厚50ナノメートル)
p型クラッド層50:InP(膜厚100ナノメートル)
p型コンタクト層54:GaInAs(膜厚530ナノメートル)。
【0044】
半導体発光デバイス2aにおいて、第2のクラッド層20及びコンタクト層22が光導波路12aと電流狭窄部12bとの上に設けられている場合には、電極28とコンタクト層22との接触面積を広くできる。また、半導体変調デバイス2bにおいて、第2のクラッド層20及びコンタクト層54が光導波路52aと電流阻止部52bとの上に設けられている場合には、電極58とコンタクト層54との接触面積を広くできる。これらの構造により、素子の寄生抵抗を低減できる。加えて、半導体メサ部12と樹脂埋込部24との境界だけでなく、半導体メサ部52と樹脂埋込部24との境界において実質的に段差が無いので、フォトリソグラフィ工程においてコンタクトのための開口部を境界に近くまで大きくできる。この構造によっても、素子の寄生抵抗を低減できる。
【0045】
再び図1を参照すると、素子分離デバイス2cは、半導体発光デバイス2aを半導体変調デバイス2bから電気的に分離するように働く。このために、素子分離デバイス2cにおいては、コンタクト層が除かれて分離部62が形成されている。分離部62においては、凹部が形成されコンタクト層22はコンタクト層54と分離されている。この構造により、半導体発光デバイス2aがコンタクト層を介して半導体変調デバイス2bと電気的に接続されることを防止している。素子分離のための構造は、本実施の形態の構造に限定されるものではない。本実施の形態では、素子分離デバイス2cが備える半導体層は、半導体変調デバイス2bの構造と同一であるが、本発明は、この形態に限定されるものではない。
【0046】
半導体発光デバイス2aは、半導体基板4と半導体層8との境界に形成された回折格子34を備える。回折格子34は、半導体基板4と半導体層8との界面の形状を周期的に変化させることにより構成される。回折格子34は、活性層6と光学的に結合されるように設けられている。この構成により、半導体発光デバイス2aは、分布帰還型半導体レーザ素子として動作するために好適である。
【0047】
半導体変調デバイス2bでは、活性層46は、n型半導体層48およびp型半導体層50により挟まれており、活性層46のフォトルミネッセンス波長は、活性層6のフォトルミネッセンス波長よりわずかに小さい(活性層46が単一の半導体層から成る場合には、活性層46のバンドギャップは、活性層6のバンドギャップよりも大きい)。この構造により、半導体変調デバイス2bは、電界吸収型変調素子として動作するために好適である。
【0048】
半導体変調デバイス2b及び素子分離デバイス2cの光導波路12aは、半導体発光デバイス2aの光導波路12aに境界面64において突き当てられており、この突き当てにより、光導波路12aは光導波路52aに光学的に結合される。
【0049】
また、典型的な半導体メサ部12、52の寸法は、幅5マイクロメートル、高さ6マイクロメートルである。
【0050】
図3は、半導体光素子と電源とを示す回路図である。半導体発光デバイス2aは、電源70により順方向にバイアスされている。半導体変調デバイス2bは、電源72により逆方向にバイアスされている。電源72は、外部信号に応じて変調された駆動信号を半導体変調デバイス2bに提供する。この構造により、半導体変調デバイス2bは、半導体発光デバイス2aから連続的に提供される光を外部信号74に応答して変調する。
【0051】
(第2の実施の形態)
別の実施の形態は、半導体光素子を製造する方法に関する。図4(a)、図4(b)、図5(a)、図5(b)、図6(a)、図6(b)、図7(a)、図7(b)、図8(a)、図8(b)、図9(a)、図9(b)、図10(a)、図10(b)を参照しながら半導体光素子を製造する方法について説明する。
【0052】
(第1の半導体多層膜形成工程)
図4(a)を参照すると、n型InP基板80a上には、n型InPバッファ層80bが形成されている。n型InP基板80aとn型InPバッファ層80bとは、基板82を構成する。半導体基板82は、半導体発光デバイス領域82a、半導体変調デバイス領域82b、および素子分離デバイス領域82cを備える。これらの領域82a〜82cは、所定の軸方向に沿って配置されている。基板82の半導体発光デバイス領域82aには、n型InP半導体膜84、半導体活性層膜86およびp型InP半導体膜88が順に形成されている。これらの半導体膜は、バッファ層80bの全面に所定の多層半導体膜およびシリコン系無機絶縁膜のマスク90を形成した後に、半導体変調デバイス領域82bおよび素子分離デバイス領域82cの多層膜を選択的に除去することにより形成される。半導体多層膜の形成に先立って、半導体発光デバイス領域82aには回折格子92として機能する周期的に凹部が形成されている。
【0053】
(第2の半導体多層膜形成工程)
図4(b)を参照すると、n型InPバッファ層80b上には、n型InP半導体膜94、半導体活性層膜96およびp型InP半導体膜98が順に選択的に形成されている。これらの半導体多層膜は、半導体変調デバイス領域82bおよび素子分離デバイス領域82cに、マスク90を用いて選択的に形成される。選択成長の後に、マスク90を除去する。
【0054】
好適な実施例では、n型InPバッファ層80b、n型InP半導体膜84、半導体活性層膜86、p型InP半導体膜88、n型InP半導体膜94、半導体活性層膜96およびp型InP半導体膜98は、有機金属気相成長(OMCVD)法によりエピタキシャル成長される。
【0055】
(光導波路メサ形成工程)
図5(a)を参照すると、光導波路メサ100a、100bが形成されている。光導波路メサ100a、100bを形成するために、導波路用マスク102を形成する。マスク102は、シリコン系無機絶縁膜のマスクであり、所定の方向に伸びている。マスク102を用いて、半導体発光デバイス領域82a、半導体変調デバイス領域82b、および素子分離デバイス領域82cに形成された半導体多層膜をエッチングする。このエッチングは、好適な実施例ではウエットエッチングにより行われる。エッチング溶液は、ブロムメタノ−ル液である。このエッチングは、n型InP半導体膜84、半導体活性層膜86、p型InP半導体膜88、n型InP半導体膜94、半導体活性層膜96およびp型InP半導体膜98が除去されて基板82が露出するまで行われる。エッチング工程の結果、光導波路部メサ100aは、n型InP半導体層(n型クラッド層)84a、半導体活性層86a、p型InP半導体層(p型クラッド層)88aを備える。光導波路部メサ100bは、n型InP半導体層(n型クラッド層)94a、半導体活性層96aおよびp型InP半導体層(p型クラッド層)98aを備える。
【0056】
(埋込半導体膜形成工程)
図5(b)を参照すると、光導波路メサ100a、100bを埋め込むように、高抵抗InP半導体膜104及びn型InP半導体膜106が形成されている。半導体膜104及び106は、マスク102を用いて、半導体発光デバイス領域82a、半導体変調デバイス領域82b、および素子分離デバイス領域82cに選択的に形成される。好適な実施例では、半導体膜104及び106は、有機金属気相成長(OMCVD)法により形成される。高抵抗InP半導体膜104は、例えばFeドープInP半導体から成り、光導波路部メサ100aの側面と、光導波路部メサ100bの側面とに接触するように形成されている。n型InP半導体膜は、InP半導体膜104上に形成されており、p型InP半導体層88a及びp型InP半導体層98aの側面に接触するように形成されている。埋込半導体部が形成された後に、マスク102を除去する。
【0057】
光導波路メサ100aにおいて、n型InP半導体膜106は、FeドープInP半導体内を伝導してしまうホールを捕獲するホールトラップとして機能するように形成されており、また、高抵抗InP半導体膜104は、電子を阻止すると共に光導波路メサ100aに電流をガイドするように形成されている。
【0058】
(コンタクト半導体膜形成工程)
図6(a)を参照すると、光導波路メサ100a及び100b並びに埋込半導体部108上に、p型InP半導体膜110及びp型GaInAs半導体膜112が形成されている。p型InP半導体膜110は、光導波路メサ100a及び100b上に形成されるので、光導波路メサ100aと光導波路メサ100bとの境界部を埋め込むことができる。p型GaInAs半導体膜112もまた、光導波路メサ100a及び100b上に形成されている。p型GaInAs半導体膜112は、半導体発光デバイス領域82a及び半導体変調デバイス領域82bのためのコンタクト層として利用されると共に、後の工程において素子分離デバイス領域82cにおいては除去される。
【0059】
(トレンチマスク形成工程)
図6(a)を参照すると、p型InP半導体膜110及びp型GaInAs半導体膜112上に、トレンチマスク114が形成されている。トレンチマスク114は、所定の方向に伸びており、光導波路メサ100a及び100bを含む半導体メサ部を形成するために用いられる。
【0060】
(トレンチ形成工程)
図6(b)を参照すると、トレンチ溝116が形成されている。トレンチ溝116は、埋込半導体部108、p型InP半導体膜110及びp型GaInAs半導体膜112を貫通して基板82に到達するようにトレンチマスク114を用いて形成されている。トレンチ溝116により、半導体メサ部118が形成される。半導体メサ部118は、光導波路メサ100a及び100b、埋込半導体部108a、第2のクラッド層110a、並びにコンタクト層112aを備える。半導体メサ部118は、半導体発光デバイス領域82aのための半導体メサ部118a、半導体変調デバイス領域82bのための半導体メサ部118b、および素子分離デバイス領域82cのための半導体メサ部118cから構成される。トレンチ溝116を形成した後に、トレンチマスク114を除去する。
【0061】
トレンチ部116は、半導体発光デバイス領域82aにおいて埋込半導体部の電流阻止機能を増強するために、FeドープInP半導体膜104に加えてn型InP半導体膜106を形成している。この構造のため、n型InP半導体膜106と第2のp型クラッド層110aとの間にpn接合が形成されてしまい、このpn接合は、寄生容量として作用する。この寄生容量を低減するために、トレンチ114が形成される。
【0062】
(樹脂埋込工程)
図7(a)を参照すると、基板82上にBCB樹脂が塗布されている。BCB樹脂が半導体メサ部118上において約1マイクロメートル以上の厚さになるように塗布され、BCB樹脂体122を形成する。塗布の結果、BCB樹脂体122の表面は、トレンチ116の部分がややへこんだ形状になる。この塗布工程の完了後に、中間生産物120が形成される。BCB樹脂の塗布に先だって、またトレンチ116を形成した後に、シリコン系無機絶縁膜124を形成してもよい。
【0063】
(露光工程)
図7(b)を参照すると、中間生産物120のBCB樹脂122上にマスク128は配置されている。マスク128を介して、所定の波長の光126がBCB樹脂体122に照射される。マスク128は、ガラス基板128aと、ガラス基板128a上に形成された遮光層128bとを有する。遮光層128bは、半導体メサ部118に沿って伸びるストライプ形状を有する。
【0064】
図8は、図7(a)に示された中間生産物120と、マスク128とを示す正面図である。水銀ランプ130から光126がマスク128に照射される。遮光層124bに到達する光126aは、BCB樹脂体122に到達することない。ガラス基板124aを透過した光126bは、BCB樹脂体122に吸収される。これにより、遮光層128bのパターンが、BCB樹脂体122に転写される。
【0065】
遮光層128bの幅L1は、中間生産物120の半導体メサ部118の幅L2より広い。しかし、遮光層124bのエッジ近傍を通過する光126bの一部は、回折現象により遮光層124bの裏側に回り込む回折光126cになる。回折光126cは、遮光層124bのエッジから離れるにつれて徐々に弱くなる。回折光126cは遮光層124bの影になるBCB樹脂体122の部分に吸収される。
【0066】
発明者が行った実験によれば、半導体メサ部118のエッジとマスク124の遮光層124bのエッジとの間隔(L1/2−L2/2)は、2〜5マイクロメートルが好適である。遮光層の幅L1は10マイクロメートル〜15マイクロメートルである。実施例では、遮光層の幅L1は約13マイクロメートルであり、半導体メサ部の幅L2は約5マイクロメートルである。
【0067】
(現像工程)
BCB樹脂は、光感光性を示すと共にネガ特性を有している。この特性により、露光されたBCB樹脂を現像液132に浸すと、光が照射されなかったBCB樹脂は現像液132に溶ける。故に、半導体メサ部118上のBCB樹脂は、現像液132に溶けて消失する。一方、遮光層124bにより光が遮られなかったBCB樹脂の領域は、現像液132に溶けることなく残る。回折光126cが吸収されたBCB樹脂の領域は、光の吸収量に応じてBCB樹脂が現像液132に溶け出す。
【0068】
図9(a)は、現像工程後の中間生産物を示す斜視図である。BCB樹脂体122の表面は、塗布直後では半導体メサ部118上の樹脂部分が盛り上がりトレンチ114上の樹脂部分がやや陥没しているけれども、現像後ではトレンチ114上の位置から半導体メサ部118のエッジへ向けて緩やかな下り坂になっている。
【0069】
(キュア工程)
図9(b)を参照すると、現像されたBCB樹脂122aを有する中間生産物に熱エネルギ134が与えられる。この熱処理により、BCB樹脂体122aが熱硬化して、BCB樹脂体122bになる。実施例では、熱処理温度は250℃であり、熱処理時間は1時間である。
【0070】
発明者の実験によれば、熱処理温度は、210℃から250℃程度(好ましくは250℃未満)で行うことができ、この温度範囲は、ポリイミド樹脂の熱処理温度(約400℃)に比べて低い。故に、この熱処理に起因する半導体層中の不純物の再拡散が生じ難い。
【0071】
また、発明者の実験によれば、BCB樹脂は熱収縮が小さい。発明者の見積もりでは、熱処理の前後における収縮率は、5%以下であった。故に、BCB樹脂の表面の形状は、現像後の形状とほとんど同じである。
【0072】
さらに、BCB樹脂を用いたときは、ポリイミド樹脂を用いた場合に半導体メサ部118の側壁に生じた気泡(エアーホール)も観察されなかった。
【0073】
(デスカム工程)
まず、キュアされた中間生産物に対してデスカム処理が施される。デスカム処理では、この中間生産物がCF4(又はSF6)+O2のプラズマに曝される。このプラズマにより、半導体メサ部118の上面に存在する残留樹脂物が除去される。好適な実施例では、プロセスガスはCF4とO2との混合ガスであり、ガス比率はCF4:O2=1:4である。
【0074】
(オーミック電極形成工程)
次いで、半導体メサ部118上の絶縁膜124に開口部を形成する。このため、半導体メサ部118およびBCB樹脂体122b上に、ポジレジストマスク136を形成する。ポジレジストマスク136には、半導体発光デバイスのためのコンタクト開口部136aと、半導体変調デバイスのためのコンタクト開口部136bとを有する。
【0075】
ポジレジストマスク136を用いて、エッチングにより絶縁膜124を除去する。この工程により、絶縁膜124には、各デバイス毎にコンタクト層に到達するコンタクト孔が形成される。この後、ポジレジストマスク136を除去する。
【0076】
マスク除去後に、ポジレジストマスクを形成する。このポジレジストマスクは、電極パターンを有する。この上に金属を蒸着した後に、リフトオフ法を用いて溶剤でポジレジストマスクを溶かし、pオーミック電極138a、138bを形成する。また、基板82の裏面には、その全面にnオーミック電極140が形成される。
【0077】
これらの工程により、図10(b)に示されるような半導体光素子142が完成した。この製造方法によれば、埋込樹脂として、ポリイミド樹脂の代わりにBCB樹脂を用いている。BCB樹脂は、誘電率、熱処理による収縮率、吸湿率の点でポリイミド樹脂よりも優れた特性を有する。これらの特性は、本実施の形態による製造方法に対して好適である。例えば、ポリイミド樹脂を用いる場合では、ポリイミド樹脂内の水分により半導体デバイスの信頼性を低下させる可能性があるので、SiN膜といった保護膜が半導体メサ部の側壁に必須であると考えられている。しかしながら、BCB樹脂は、半導体メサ部の側壁に直接に塗布できる。故に、半導体メサ部の側壁に形成される保護膜が不要である。
【0078】
(第3の実施の形態)
図11は、第3の実施の形態に係わる別の半導体光素子を示す斜視図である。図12は、II−II線で示された断面図である。図11および図12を参照しながら、第3の実施の形態に係わる半導体光素子を説明する。この半導体光素子1bは、半導体発光デバイス152a、半導体変調デバイス152bおよび分離デバイス152cを備える。素子分離デバイス152cは、半導体発光デバイス152aと半導体変調デバイス152bとの間に位置している。半導体変調デバイス152bは、半導体発光デバイス152aと素子分離デバイス152cを介して光学的に結合されている。半導体発光デバイス152aは、所定の波長の光を発生できる。半導体変調デバイス152bは、素子分離デバイス152cを介して半導体発光デバイス152aから受けた光を変調できる。半導体発光デバイス152a、半導体変調デバイス152bおよび素子分離デバイス152cは、n型InP半導体基板といった半導体基板154に設けられている。
【0079】
半導体発光デバイス152aは半導体メサ部162を備えている。半導体メサ部162は、活性層156、n型半導体層158及びp型半導体層160を備えている。活性層156は、基板154の主面154a上に設けられている。活性層156は、III−V系化合物半導体を含む。活性層156は、III−V系化合物半導体を含むn型半導体層158とIII−V系化合物半導体を含むp型半導体層160との間に設けられている。活性層156は、単一の半導体層から成ることができ、またSQW構造あるいはMQW構造を備えることもできるが、これらに限定されるものではない。また、n型半導体部158及びp型半導体層160は、基板154上に設けられている。活性層156の屈折率は、n型半導体層158およびp型半導体層160の屈折率より大きいので、これらの半導体層156、158、160は光導波路162aを構成する。つまり、n型半導体層158はn型クラッド層として働くと共にp型半導体層160はp型クラッド層として働く。
【0080】
第1の実施の形態の半導体光素子1aと異なり、半導体メサ部162は、光導波路126aの側面に電流狭窄部を備えていない。この構造のため、電流狭窄部を形成するための工程が不要になる。
【0081】
半導体メサ部162は、光導波路162a上に設けられp型半導体層160を備える。p型半導体層158は第2のクラッド層として働く。半導体メサ部162はp型半導体層160上にコンタクト層164を更に備える。
【0082】
また、半導体発光デバイス152aは、半導体メサ部162を形成するように設けられた凹部166を有する。凹部166は、半導体層156、158、160、164を貫通して基板154に到達している。凹部166には、樹脂埋込部168が設けられている。樹脂埋込部168は、BCB樹脂を熱硬化して形成されたBCB樹脂体である。
【0083】
なお、本実施の形態の半導体光素子では設けられていないけれども、半導体発光デバイス152aは、樹脂埋込部168と半導体メサ部162との間に、シリコン系無機絶縁膜といった絶縁膜を備えることができる。
【0084】
半導体発光デバイス152aは、半導体メサ部162上に設けられたオーミック電極170を備える。電極170は、アノードのためのために設けられている。半導体発光デバイス152aは無機絶縁膜を備えないので、電極170は、この開口部を介することなくコンタクト層164に電気的に接続されている。電極170は、パッド電極172に接続されている。パッド電極172は、樹脂埋込部168上に設けられている。また、半導体発光デバイス152aは、基板154の裏面154b上に設けられたオーミック電極174を備える。電極174は、裏面154bの全面にカソードのためのために設けられている。
【0085】
図11に示されるように、BCB樹脂体は、半導体メサ部162の上部より盛り上がるように形成されている。この形状のために、半導体メサ部162と樹脂埋込部168との間に段差が実質的に無いので、電極170に断線が生じにくい。また、無機絶縁膜が設けられていないので、半導体メサ部162の上面が、そのまま、電極170と接触する。
【0086】
好適な実施例としては、下記のものが例示される。
活性層156:GaAlInP層(膜厚300ナノメートル)
n型クラッド層158:InP層(膜厚500ナノメートル)
p型クラッド層160:InP層(膜厚200ナノメートル)
p型コンタクト層164:GaInAs層(膜厚500ナノメートル)。
【0087】
半導体変調デバイス152bは、半導体メサ部182を備えている。半導体メサ部182は、活性層176、n型半導体層178およびp型半導体層180(p型半導体層160と同一半導体層)を備えている。活性層176は、基板154の主面154a上に設けられている。活性層176は、III−V系化合物半導体を含む。活性層176は、III−V系化合物半導体を含むn型半導体層178とIII−V系化合物半導体を含むp型半導体層180との間に設けられている。活性層176は、単一の半導体層から成ることができ、またSQW構造あるいはMQW構造を備えることもできるが、これらに限定されるものではない。また、n型半導体部178およびp型半導体層180は、基板154上に設けられている。活性層176の屈折率は、n型半導体層178およびp型半導体層180の屈折率より大きいので、これらの半導体層176、178、180は光導波路182aを構成する。つまり、n型半導体層178はn型クラッド層として働くと共に、p型半導体層180はp型クラッド層として働く。
【0088】
半導体光素子1bでは、半導体メサ部182は、光導波路182aの側面に電気絶縁部52bを備えていない。しかしながら、半導体メサ部182は、光導波路182a上にコンタクト層184を備える。
【0089】
また、半導体変調デバイス152bは、半導体メサ部182を形成するように設けられた凹部166を有する。凹部166は、半導体層176、178、180、184を貫通して基板154に到達している。凹部182には、樹脂埋込部168が設けられている。樹脂埋込部168は、半導体発光素子152a同様に、BCB樹脂を熱硬化して形成されたBCB樹脂体である。
【0090】
半導体変調デバイス152bは、半導体メサ部182上に設けられたオーミック電極188を備える。電極188は、アノードのためのために設けられている。半導体変調デバイス152bは無機絶縁膜を備えないので、直接に、コンタクト層184に電気的に接続されている。電極188は、パッド電極190に接続されている。パッド電極190は、樹脂埋込部168上に設けられている。また、半導体変調デバイス152bは、半導体発光素子152aと共用されるオーミック電極174を備える。電極174は、半導体変調デバイス152bのカソードのためのために設けられている。
【0091】
図12に示されるように、第1の実施の形態の半導体光素子と同様に、BCB樹脂体は、半導体メサ部182の上部より盛り上がるように形成されている。この形状のために半導体メサ部182と樹脂埋込部166との間に段差が実質的に無いので、電極188に断線が生じ難い。また、この形状は、半導体素子1bのチップに加工するとき、或いはこのチップを実装するときに行われるハンドリングから半導体メサ部182を保護するために役立つ。さらに、無機絶縁膜が設けられていないので、半導体メサ部182の上面がそのまま電極190と接触する。
【0092】
好適な実施例としては、下記のものが例示される。
活性層176:GaInAsP(膜厚250ナノメートル)
n型クラッド層178:InP(膜厚450ナノメートル)
p型クラッド層180:InP(膜厚300ナノメートル)
p型コンタクト層184:GaInAs(膜厚500ナノメートル)。
【0093】
再び図11を参照すると、素子分離デバイス152cは、半導体発光デバイス152aを半導体変調デバイス152bから電気的に分離するように働く。このために、素子分離デバイス152cにおいては、コンタクト層が除かれて分離部192が形成されている。分離部192においては、凹部が形成されコンタクト層164はコンタクト層184と分離されている。この構造により、半導体発光デバイス152aがコンタクト層を介して半導体変調デバイス152bと接続されることを防止している。素子分離のための構造は、本実施の形態の構造に限定されるものではない。本実施の形態では、素子分離デバイス152cが備える半導体層は、半導体変調デバイス152bの構造と同一であるが、本発明は、この形態に限定されない。
【0094】
半導体発光デバイス152aは、半導体基板154と半導体層158との境界に形成された回折格子196を備える。回折格子196は、半導体基板154と半導体層178との界面の形状を周期的に変化させることにより構成される。回折格子196は、活性層176と光学的に結合されるように設けられている。これにより、半導体発光デバイス152aは、分布帰還型半導体レーザ素子として動作するために好適である。
【0095】
半導体変調デバイス152bでは、活性層176は、n型半導体層178およびp型半導体層180により挟まれており、活性層176のフォトルミネッセンス波長は、活性層156のフォトルミネッセンス波長よりわずかに小さい(活性層176が単一の半導体層から成る場合には、活性層176のバンドギャップは、活性層156のバンドギャップよりも大きい)。この構造により、半導体変調デバイス152bは、電界吸収型変調素子として動作するために好適である。
【0096】
半導体変調デバイス152bおよび素子分離デバイス152cの光導波路182aは、半導体発光デバイス152aの光導波路182aに境界面194においてを突き当てられており、この突き当てにより、光導波路182aは、光導波路162aに光学的に結合される。
【0097】
また、典型的な半導体メサ部162、182の寸法は、幅5マイクロメートル、高さ6マイクロメートルである。
【0098】
(第4の実施の形態)
本実施の形態は、第3の実施の形態の半導体光素子を製造する方法に関する。第3の実施の形態の半導体光素子を製造する方法は、主に半導体メサ部を製造する工程の点で、第2の実施の形態に記載された製造方法と異なる。
【0099】
図13(a)、図13(b)、図14(a)、図14(b)、図15(a)、図15(b)を参照しながら半導体光素子を製造する方法について説明する。
【0100】
(半導体多層膜形成工程)
図13(a)を参照すると、第2の実施の形態と同様に、半導体基板202は、n型InPバッファ層200aとn型InP基板200bとを備える。基板202は、半導体発光デバイス領域202a、半導体変調デバイス領域202bおよび素子分離デバイス領域202cを備える。これらの領域202a〜202cは、所定の軸方向に沿って配置されている。半導体基板202上の半導体発光デバイス領域202aには、n型InP半導体膜204、半導体活性層膜206およびp型InP半導体膜208が順に形成されている。これらの半導体膜は、バッファ層200aの全面に所定の多層半導体膜及びシリコン系無機絶縁膜のマスク210を形成した後に、半導体変調デバイス領域202b及び素子分離デバイス領域202cの多層膜を選択的に除去することにより形成される。半導体発光デバイス領域202aには回折格子212として働く周期的に凹部が形成されている。
【0101】
図13(b)を参照すると、n型InPバッファ層200a上には、n型InP半導体膜214、半導体活性層膜216及びp型InP半導体膜218が順に選択的に形成される。この半導体多層膜は、半導体変調デバイス領域202b及び素子分離デバイス領域202cに、マスク210を用いて選択的に形成される。
【0102】
(コンタクト半導体膜形成工程)
図14(a)を参照すると、マスク210を除去した後に、p型InP半導体膜208、218上に、p型GaInAs半導体膜220が形成されている。p型GaInAs半導体膜220は、半導体発光デバイス領域202a及び半導体変調デバイス領域202bのためのコンタクト層(以下、コンタクト半導体膜220としても引用する)として利用されると共に、後の工程において素子分離デバイス領域202cにおいては除去される。
【0103】
コンタクト半導体膜の形成に先立って、p型InP半導体膜208、218上にp型InP半導体膜を形成するようにしてもよい。このp型InP半導体膜は、p型InP半導体膜208、218上に形成されるので、p型InP半導体膜208とp型InP半導体膜218との境界部を埋め込むことができる。このp型InP半導体膜はクラッド層として機能する。
【0104】
好適な実施例では、n型InPバッファ層200a、n型InP半導体膜204、半導体活性層膜206、p型InP半導体膜208、n型InP半導体膜214、半導体活性層膜216、p型InP半導体膜218及びp型GaInAs半導体膜220は、有機金属気相成長(OMCVD)法によりエピタキシャル成長される。
【0105】
(メサ形成用マスク形成工程)
図14(a)を参照すると、半導体メサを形成するためのマスク222がコンタクト半導体膜220上に形成される。マスク222は、所定の方向に伸びており、半導体メサ部を形成するために用いられる。
【0106】
(半導体メサ部形成工程)
図14(b)を参照すると、半導体メサ部(光導波路メサ)224a、224bが形成されている。半導体メサ部224a、224bを形成するために、半導体発光デバイス領域202a、半導体変調デバイス領域202b、および素子分離デバイス領域202cに形成された半導体多層膜をマスク222を用いてエッチングする。このエッチングは、好適な実施例ではウエットエッチングにより行われる。このエッチングは、n型InP半導体膜204、半導体活性層膜206、p型InP半導体膜208、n型InP半導体膜204、半導体活性層膜206およびp型InP半導体膜208が除去されて、基板202に到達するまで行われる。エッチング工程の結果、半導体メサ224aは、n型InP半導体層(n型クラッド層)204a、半導体活性層206a、p型InP半導体層(p型クラッド層)208aおよびp型GaInAs半導体膜220a(コンタクト膜)を備える。半導体メサ224bは、n型InP半導体層(n型クラッド層)214a、半導体活性層216aおよびp型InP半導体層(p型クラッド層)218aおよびp型GaInAs半導体膜(コンタクト膜)220aを備える。半導体メサ224を形成した後に、マスク222を除去する。
【0107】
(樹脂埋込工程)
図15(a)を参照すると、基板202上にBCB樹脂が塗布されている。BCB樹脂は、半導体メサ部224上において約1マイクロメートル以上の厚さになるように塗布され、BCB樹脂体226を形成する。塗布の結果、BCB樹脂体226の表面は、半導体メサ部224の両側の部分がややへこんだ形状になる。この塗布工程の完了後に、中間生産物228が形成される。
【0108】
BCB樹脂の塗布に先だって、また半導体メサ部224を形成した後に、メサ部224上にシリコン系無機絶縁膜124を形成してもよい。
【0109】
半導体メサ部224は、半導体発光デバイス領域202aで電流を狭窄するために設けられている。本実施の形態では、FeドープInP半導体膜の代わりにBCB樹脂を用いている。FeドープInP半導体膜は、電子をトラップできるけれども、正孔をトラップできない。このため、半導体レーザのアノードとカソードとの間にリーク電流が存在する。この電流を低減するために、FeドープInP半導体膜上にn型InP膜を設けて、正孔をトラップするようにしている。ところが、この構造では、n型InP半導体膜とp型InP半導体膜との間にFeドープInP半導体膜が位置する。この構造は、寄生容量を生じされる。この寄生容量を低減するために、半導体メサ部224をBCB樹脂で埋め込んでいる。
【0110】
この工程の後に、BCB樹脂を露光する露光工程、露光されたBCB樹脂を現像する現像工程、現像されたBCB樹脂を熱処理するキュア工程、半導体メサ部の露出面の残留樹脂等を除去するデスカム工程を、第2の実施の形態と同様に行う。しかしながら、第2の実施の形態の条件と異なる条件で行うこともできる。
【0111】
(オーミック電極形成工程)
次いで、半導体メサ部224およびBCB樹脂体226a上に、ポジレジストマスクを形成する。この上から金属を蒸着した後、リフトオフ法を用いて溶剤でポジレジストマスクを溶かし、pオーミック電極230a、230bを形成する。また、基板202の裏面には、その全面にnオーミック電極232が形成される。さらに、コンタクト膜220aは部分的にエッチングされて、コンタクト層220b、220cが形成されている。
【0112】
これらの工程により、図15(b)に示されるような半導体光素子234が完成した。オーミック電極230aは、半導体発光デバイスのための電極であり、オーミック電極230bは、半導体変調デバイスのための電極である。オーミック電極232は、半導体発光デバイスおよび半導体変調デバイスのための共有電極である。半導体分離デバイス領域のコンタクト膜は除去されている。この製造方法によれば、埋込樹脂としてポリイミド樹脂の代わりにBCB樹脂を用いている。本実施の形態でも、第2の実施の形態と同様な作用及び効果が得られる。
【0113】
本実施の形態では、半導体メサ部を直接に埋め込んでいるので、第2の実施の形態と比較して製造工程の数が少ない。また、樹脂埋込部は、BCB樹脂の厚さが半導体メサ部から滑らかに増すように形成されている。オーミック電極の形成が容易であり、メタル膜の断線が生じない。BCB樹脂は、半導体メサ部の側壁に直接に塗布できる。故に、オーミックメタル膜をコンタクト層上に直接に形成できる。このため、半導体メサ部のエッジまでコンタクト層とオーミック電極との接触面積を大きくでき、コンタクト抵抗を低減できる。
【0114】
本実施の形態における好適な実施例としては、下記のものが例示される。
半導体発光デバイス領域
活性層206a:GaAlInP層(膜厚300ナノメートル)
n型クラッド層204a:InP層(膜厚500ナノメートル)
p型クラッド層208a:InP層(膜厚200ナノメートル)
p型コンタクト層220c:GaInAs層(膜厚500ナノメートル)
半導体変調デバイス領域
活性層216a:GaInAsP(膜厚300ナノメートル)
n型クラッド層214a:InP(膜厚550ナノメートル)
p型クラッド層218a:InP(膜厚200ナノメートル)
p型コンタクト層220d:GaInAs(膜厚500ナノメートル)。
【0115】
(第5の実施の形態)
図16(a)〜図16(c)を参照しながら、基板(S)上に形成された半導体メサ部(M)の埋込のためにBCB樹脂ではなくポリイミド樹脂を用いたときの不具合を説明する。
【0116】
図16(a)は、半導体メサ部(M)を埋め込むようにポリイミド樹脂を塗布した形態を示している。塗布されたポリイミド樹脂体(R)の形状は、凸形状になる。これは、ポリイミド樹脂は粘性が大きいので、基板上に形成された半導体メサ部(M)の形状が反映された形状になるためである。メサ上のポリイミド樹脂の膜厚は、トレンチ上の膜厚とほぼ同じになる。
【0117】
このポリイミド樹脂体をキュアすると、ポリイミド樹脂の熱収縮性により樹脂が収縮する。発明者が実験に利用したポリイミド樹脂では、キュア条件(400℃、30分)により熱処理により、樹脂体の体積が53%変化した。詳細に観察すると、図16(b)に示すように、ほぼ半数のサンプルに半導体メサ部(M)の側壁にギャップ(G)が生じていることが明らかになった。このギャップ(G)は、後の工程のプラズマ処理により拡大されてしまう。つまり、ポリイミド樹脂の樹脂埋込部と半導体メサ部との密着性が低下する可能性がある。
【0118】
キュア後に、半導体メサ部の上面から樹脂をドライエッチング法(例えば、RIE法)により除く。エッチング後のポリイミド樹脂体の厚さは半導体メサ部のエッジから薄くなり、ポリイミド樹脂体の形状は、半導体素子のために好適ではない。半導体メサ部の埋込にポリイミド樹脂を用いると、常にメサ頂部より、ポリイミド樹脂体の高さは低くある。一方、BCB樹脂では、半導体メサ部から滑らかに高さが増すような形状が実現され、樹脂体の最大の高さがメサ半導体部の頂上の高さより大きい。これにより、電極の寄生容量を低減できる。
【0119】
ポリイミド樹脂を用いた場合、埋込形状は、第1〜第4の実施の形態で説明したBCB樹脂を用いる場合に比べて好適な結果が得られない。
【0120】
発明者の調査によれば、BCB樹脂の特性は、ポリイミド樹脂に比べて、誘電率だけでなく、吸水率も小さい。このため、BCB樹脂を用いると、ポリイミド樹脂を用いる場合に比べて、水分による半導体素子の特性変動を小さくできる。BCB樹脂を用いると、半導体メサ部に直接に埋め込むような構造の光素子を得ることができる。
【0121】
BCB樹脂の膜厚の変化は、露光及び現像により、75%の減少が生じるけれども、熱処理では、5%程度の減少である。BCB樹脂のガラス転移点(350℃)はポリイミド樹脂のガラス転移点(400℃)よりも低いので、プロセスが低温化できる。
【0122】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更されることができることは、当業者によって認識される。以上、説明した半導体素子は特定の半導体材料から形成されているけれども、必要なように変更され得る。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【0123】
【発明の効果】
以上、説明したように本発明によれば、半導体メサ側壁部上に生じる空孔の発生を低減できる半導体メサの埋込構造を有する半導体素子、およびこの半導体素子を製造する方法が提供された。
【図面の簡単な説明】
【図1】図1は、第1の実施の形態に係わる半導体光素子の斜視図である。
【図2】図2は、第1の実施の形態の半導体光素子のI-I線における断面図である。
【図3】図3は、半導体光素子と電源とを示す図面である。
【図4】図4(a)および図4(b)は、第2の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図5】図5(a)および図5(b)は、第2の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図6】図6(a)および図6(b)は、第2の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図7】図7(a)および図7(b)は、第2の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図8】図8は、第2の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図9】図9(a)および図9(b)は、第2の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図10】図10(a)および図10(b)は、第2の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図11】図11は、第3の実施の形態に係わる半導体光素子の斜視図である。
【図12】図12は、第3の実施の形態の半導体光素子のII -II線の断面図である。
【図13】図13(a)および図13(b)は、第4の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図14】図14(a)および図14(b)は、第4の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図15】図15(a)および図15(b)は、第4の実施の形態に係わる半導体光素子の製造工程を示す斜視図である。
【図16】図16(a)〜図16(c)は、比較例を示すための図面である。
【符号の説明】
1a…半導体光素子、2a…半導体発光デバイス領域、2b…半導体変調デバイス領域、2c…素子分離デバイス領域、4…半導体基板、6、46…活性層、8、10、48、50…クラッド層、12…半導体メサ部、14…埋込半導体層、16…ホールトラップ層、18…シリコン系無機絶縁膜、20…クラッド層、22、54…コンタクト層、24…BCB樹脂部、28、32、58…電極、34…回折格子、1b…半導体光素子、152a…半導体発光デバイス領域、152b…半導体変調デバイス領域、152c…素子分離デバイス領域、154…半導体基板、156、176…活性層、158、160、178…クラッド層、162…半導体メサ部、164、184…コンタクト層、168…BCB樹脂部、170、174、188…電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
Various optical semiconductor devices are used for optical communication. Semiconductor optical devices include various optical devices on a semiconductor substrate. Semiconductor optical devices include light emitting devices, modulation devices, optical multiplexers, optical demultiplexers, and optical waveguides. These elements include a semiconductor mesa formed of a semiconductor material.
[0003]
[Problems to be solved by the invention]
The inventor has developed a technique for improving the characteristics of the semiconductor optical device. Recently, the demand for transmission capacity of optical communication is increasing. In order to meet this requirement, it is required to increase the operating speed of the semiconductor optical device. The inventor believes that a semiconductor optical device capable of realizing an optical transmission speed exceeding 10 Gbp / s is required. In addition, the inventor considers that it is important that the manufacturing process of the semiconductor optical device is simple, considering that the range of use of the semiconductor optical device will be expanded in the future.
[0004]
The inventor believes that it is important to reduce the parasitic capacitance associated with the optical element in order to improve the operation speed. The inventor is examining the structure of the optical element by taking the optical element for the 1.55 micrometer band as an example. This optical element has a semiconductor mesa formed on an InP substrate, and is embedded with an InP semiconductor in order to planarize the semiconductor mesa.
[0005]
In addition, another element structure has been proposed in order to reduce the parasitic capacitance given to the semiconductor mesa. In this structure, a semiconductor mesa is embedded with a polyimide resin. In examining the structure, the inventor has conducted various experiments. In this experiment, several technical problems due to the resin properties of the polyimide resin were discovered. In a structure using a polyimide resin, heat treatment is performed after applying the polyimide resin in order to form a semiconductor mesa filling. After this heat treatment, vacancies are generated in the side walls of the semiconductor mesa. In order to solve this problem, the inventor further examined the material for embedding the semiconductor mesa as well as the conditions for forming the polyimide resin embedding structure.
[0006]
An object of the present invention is to provide a semiconductor element having a semiconductor mesa buried structure capable of reducing voids generated in the semiconductor mesa side wall, and a method of manufacturing the semiconductor element.
[0007]
[Means for Solving the Problems]
One aspect of the present invention relates to a semiconductor device.Ru. Semiconductor elements areIII A semiconductor mesa portion including an optical waveguide including a V-based compound semiconductor and capable of propagating light of a predetermined wavelength; and a trench groove provided to form the semiconductor mesa portion so as to embed the semiconductor mesa portion And a resin embedded portion made of bisbenzocyclobutene resin, and an ohmic electrode provided on the resin embedded portion and the semiconductor mesa and connected to the semiconductor mesa portion. The semiconductor mesa part is of the second conductivity type III A semiconductor layer including a V-based compound semiconductor provided on the optical waveguide of the semiconductor mesa portion, and a semiconductor buried layer positioned on both sides of the active layer on the substrate so as to guide carriers from the semiconductor layer to the active layer; The optical waveguide of the semiconductor mesa part has III An active layer including a V-based compound semiconductor, the active layer having a first conductivity type; III -V-type compound semiconductor containing semiconductor part and second conductivity type III The resin embedded portion is provided so as to rise from the semiconductor mesa portion, and the surface of the resin embedded portion is formed on the semiconductor mesa portion. Downhill towards the edge.
The semiconductor element according to the present invention may further include a pad electrode provided on the resin embedding part and connected to the ohmic electrode.
[0008]
In order to form a shape in which the height of the resin embedding portion is larger than the height of the semiconductor mesa portion, the shrinkage rate of the resin used for forming the embedding resin portion is smaller than the shrinkage rate of the polyimide resin in the thermosetting process. It is necessary. When this resin is used, holes generated in the semiconductor mesa side wall can be reduced.
[0009]
Such a resin characteristic of the semiconductor element may further include at least one of the following. The resin used for forming the embedding resin part has photosensitivity to light of a predetermined wavelength. The resin used for forming the embedding resin portion has thermosetting properties. The relative dielectric constant of the resin in the embedding resin portion is smaller than that of the polyimide resin. The maximum height of the resin embedding part is preferably larger than the height of the semiconductor mesa part.
[0010]
The inventor has discovered through experiments that holes generated in the side wall of the semiconductor mesa are generated during thermosetting. That is, in this semiconductor optical device, it was found that the resin shrinkage rate during thermosetting is important. According to this knowledge, it is preferable that the resin of the embedding resin portion of the semiconductor optical device according to the present application is smaller than the shrinkage rate of the polyimide resin. According to this resin, in the semiconductor mesa embedded structure, it is possible to reduce voids in the side wall of the semiconductor mesa generated during thermosetting.
[0011]
Another aspect of the present invention relates to a semiconductor element. In this semiconductor element, the resin embedding part is provided so as to embed a semiconductor mesa part having an optical waveguide capable of propagating light of a predetermined wavelength, and includes bisbenzocyclobutene resin (hereinafter referred to as BCB resin). According to the experiment by the inventor, it was shown that the holes in the semiconductor mesa side wall can be reduced by using BCB resin.
[0012]
Furthermore, one aspect of the present invention relates to a semiconductor device. In this semiconductor element, the semiconductor mesa part includes a III-V compound semiconductor and is provided to have a height of 2 μm or more. According to the inventor's experiment, even a semiconductor mesa having such a height can be embedded without generating voids in the side wall of the semiconductor mesa by using an embedded resin containing a BCB resin. .
[0013]
In the above semiconductor element, the optical waveguide of the semiconductor mesa portion may include an active layer containing a III-V compound semiconductor. The active layer is disposed between the semiconductor portion including the first conductivity type III-V compound semiconductor and the semiconductor portion including the second conductivity type III-V compound semiconductor. The active layer can be utilized to generate light or can be utilized to modulate light.
[0014]
Further, the semiconductor mesa portion can have first and second semiconductor layers. The first semiconductor layer includes the second conductivity type III-V compound semiconductor and is provided on the optical waveguide of the semiconductor mesa portion. The second semiconductor layer is located on both sides of the active layer on the substrate. According to this arrangement, the second semiconductor layer can guide carriers from the first semiconductor layer to the active layer.
[0015]
The semiconductor element may further include a pad electrode. The pad electrode is provided on the resin embedding part and is connected to the semiconductor mesa part. The semiconductor mesa unit further includes a contact layer provided on the optical waveguide. The contact layer is connected to the pad electrode. According to this structure, the pad electrode is provided on the embedding resin portion having a dielectric constant smaller than that of the polyimide resin.
[0016]
The semiconductor element can further include an inorganic insulating film provided between the semiconductor mesa portion and the resin embedding portion. According to the inorganic insulating film, the reliability of the semiconductor element can be improved.
[0017]
The semiconductor element may further include another semiconductor mesa portion, another pad electrode, and a III-V compound semiconductor layer. Another semiconductor mesa portion has an optical waveguide that is embedded by a resin embedding portion and through which light of a predetermined wavelength can propagate. Another semiconductor mesa unit is optically coupled to the semiconductor mesa unit. According to this structure, the semiconductor element can mount a plurality of optical elements.
[0018]
Further, the optical waveguide of another semiconductor mesa portion includes another active layer containing a III-V compound semiconductor. Another active layer is disposed between the semiconductor portion including the first conductivity type III-V compound semiconductor and the second conductivity type III-V compound semiconductor portion. A III-V compound semiconductor layer may be provided on the optical waveguide of the semiconductor mesa unit and the optical waveguide of another semiconductor mesa unit. This structure is useful for reducing the level difference that may be formed at the connection between the two optical waveguides.
[0019]
Another pad electrode is provided on the resin embedding part and connected to another semiconductor mesa part. According to this structure, the other pad electrode is provided on the embedding resin portion smaller than the relative dielectric constant of the polyimide resin.
[0020]
Another semiconductor mesa portion has another contact layer provided on the optical waveguide and connected to another pad electrode. The plurality of optical elements are provided with respective contact layers. A separate contact layer serves to increase the isolation resistance between the two elements.
[0021]
Another aspect of the present invention relates to a method for manufacturing a semiconductor device.Ru. This method,Includes III-V compound semiconductorsSemiconductor of predetermined widthForm the mesa on the substrateSo as to form a recessProcessWhen, semiconductorForming a BCB resin body on the mesa and the substrateAnd semiconductorExpose the BCB resin body using a mask that does not expose the BCB resin part on the mesa.To eliminate the bisbenzocyclobutene resin on the semiconductor mesa portionProcessWhen,Developing the exposed BCB resin bodyWhen,substrate,semiconductorHeat-treating the mesa portion and the developed BCB resin body;Forming an ohmic electrode on the semiconductor mesa and the bisbenzocyclobutene resin body after the heat treatment;Is provided.The mask has a pattern extending along the semiconductor mesa portion. The semiconductor mesa portion includes an optical waveguide and a semiconductor portion sandwiching the optical waveguide, and the semiconductor portion is an electrical insulating portion or a current constriction portion, and is subjected to heat-treated screws. The benzocyclobutene resin body is provided so as to rise from the semiconductor mesa portion, and the surface of the bisbenzocyclobutene resin body has a downward slope toward the edge of the semiconductor mesa portion.
In the method according to the present invention, the ohmic electrode is preferably formed so as to be connected to a pad electrode provided on the bisbenzocyclobutene resin body.
[0022]
According to this manufacturing method, a structure in which the top of the mesa portion is exposed from the BCB resin body and the side surface of the mesa portion is covered with the resin can be formed.
[0023]
Another aspect of the present invention relates to a method of manufacturing a semiconductor device. This method,Forming a semiconductor multilayer film including a plurality of III-V compound semiconductor layers on a substrate;When,Forming multiple trenches in a semiconductor multilayer filmOf a given widthStep of forming a semiconductor multilayer film portionWhen,A step of forming a BCB resin body on the substrate after the step of forming the trenchWhen,The step of exposing the BCB resin body using a mask having a pattern covering the BCB resin portion with the semiconductor multilayer film portionWhen,Develop exposed BCB resinTo eliminate the bisbenzocyclobutene resin on the semiconductor mesa portionProcessWhen,A step of heat-treating the substrate, the semiconductor multilayer film portion, and the developed BCB resin bodyAnd, after the heat treatment, forming an ohmic electrode on the semiconductor multilayer film part and the bisbenzocyclobutene resin body,Is provided.In the step of exposing the bisbenzocyclobutene resin body, the pattern extends along the semiconductor multilayer film part, the semiconductor multilayer film part includes an optical waveguide and a semiconductor part sandwiching the optical waveguide, and the semiconductor part is an electrical insulating part or The heat-conducted bisbenzocyclobutene resin body, which is a current confinement portion, is provided so as to rise from the semiconductor multilayer film portion, and the surface of the bisbenzocyclobutene resin body faces the edge of the semiconductor multilayer film portion. It's downhill.
In the method according to the present invention, the ohmic electrode is preferably formed so as to be connected to a pad electrode provided on the bisbenzocyclobutene resin body.
Furthermore, in the method according to the present invention, the width of the light shielding layer of the pattern is wider than a predetermined width, and the diffracted light that also travels to the back side of the light shielding layer during the exposure of the bisbenzocyclobutene resin body becomes a shadow of the light shielding layer. You may make it absorb in the part of a bisbenzocyclobutene resin body.
[0024]
According to this manufacturing method, it is possible to form a structure in which the trench can be filled with the BCB resin and the upper portion of the semiconductor multilayer film portion is exposed.
[0025]
The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be readily understood by considering the following detailed description in conjunction with the accompanying drawings, in which: Wherever possible, the same reference numbers will be used to identify the same elements in the drawings.
[0027]
(First embodiment)
FIG. 1 is a perspective view showing a semiconductor optical device according to the first embodiment. FIG. 2 is a cross-sectional view taken along line II. The semiconductor element according to the first embodiment will be described with reference to FIGS. The
[0028]
The semiconductor
[0029]
The
[0030]
The
[0031]
Further, the semiconductor
[0032]
The semiconductor
[0033]
The semiconductor
[0034]
As shown in FIG. 1, the BCB resin body is formed so as to rise from the upper part of the
[0035]
The following are illustrated as preferred examples.
Active layer 6: GaAlInP layer (film thickness 300 nanometers)
n-type cladding layer 8: InP layer (film thickness 550 nanometers)
p-type cladding layer 10: InP layer (thickness: 200 nm)
High-resistance semiconductor layer 14: Fe-doped InP layer (thickness 1000 nm)
n-type hole trap layer 16: InP layer (thickness 1000 nm)
Second p-type cladding layer 20: InP layer (thickness: 200 nanometers)
p-type contact layer 22: GaInAs layer (film thickness 500 nanometers)
Inorganic insulating film layer 26: silicon nitride layer (thickness 350 nm).
[0036]
The
[0037]
The
[0038]
The
[0039]
Further, the
[0040]
The
[0041]
As shown in FIG. 2, the BCB resin body is formed so as to rise from the upper part of the
[0042]
The relative dielectric constant (2.65) of the BCB resin is smaller than the relative dielectric constant of the InP semiconductor, and smaller than that of the polyimide resin (about 3.5). For this reason, the parasitic capacitance given to the
[0043]
The following are illustrated as preferred examples.
Active layer 46: InGaAsP (thickness 260 nm)
n-type cladding layer 48: InP (
p-type cladding layer 50: InP (film thickness: 100 nanometers)
p-type contact layer 54: GaInAs (film thickness 530 nanometers).
[0044]
In the semiconductor
[0045]
Referring again to FIG. 1, the element isolation device 2c serves to electrically isolate the semiconductor
[0046]
The semiconductor
[0047]
In the
[0048]
The
[0049]
In addition, typical
[0050]
FIG. 3 is a circuit diagram showing a semiconductor optical device and a power source. The semiconductor
[0051]
(Second embodiment)
Another embodiment relates to a method of manufacturing a semiconductor optical device. 4 (a), 4 (b), 5 (a), 5 (b), 6 (a), 6 (b), 7 (a), 7 (b), 8 A method for manufacturing a semiconductor optical device will be described with reference to FIGS. 8A, 8B, 9A, 9B, 10A, and 10B.
[0052]
(First semiconductor multilayer film forming step)
Referring to FIG. 4A, an n-type
[0053]
(Second semiconductor multilayer film forming step)
Referring to FIG. 4B, an n-type
[0054]
In a preferred embodiment, the n-type
[0055]
(Optical waveguide mesa formation process)
Referring to FIG. 5A,
[0056]
(Embedded semiconductor film formation process)
Referring to FIG. 5B, a high resistance
[0057]
In the
[0058]
(Contact semiconductor film formation process)
Referring to FIG. 6A, a p-type
[0059]
(Trench mask formation process)
Referring to FIG. 6A, a
[0060]
(Trench formation process)
Referring to FIG. 6B, a
[0061]
In the
[0062]
(Resin embedding process)
Referring to FIG. 7A, BCB resin is applied on the
[0063]
(Exposure process)
Referring to FIG. 7B, the
[0064]
FIG. 8 is a front view showing the
[0065]
Width L of
[0066]
According to experiments conducted by the inventors, the distance between the edge of the
[0067]
(Development process)
The BCB resin exhibits photosensitivity and has negative characteristics. Due to this characteristic, when the exposed BCB resin is immersed in the
[0068]
FIG. 9A is a perspective view showing the intermediate product after the development process. Although the surface of the
[0069]
(Cure process)
Referring to FIG. 9 (b),
[0070]
According to the inventor's experiment, the heat treatment temperature can be about 210 ° C. to 250 ° C. (preferably less than 250 ° C.), and this temperature range is lower than the heat treatment temperature of polyimide resin (about 400 ° C.). . Therefore, re-diffusion of impurities in the semiconductor layer due to this heat treatment hardly occurs.
[0071]
Further, according to the inventors' experiment, the BCB resin has a small thermal shrinkage. According to the inventor's estimate, the shrinkage ratio before and after the heat treatment was 5% or less. Therefore, the shape of the surface of the BCB resin is almost the same as the shape after development.
[0072]
Furthermore, when the BCB resin was used, no bubbles (air holes) generated on the side wall of the
[0073]
(Descum process)
First, a descum process is performed on the cured intermediate product. In the descum process, this intermediate product is CFFour(Or SF6) + O2Exposed to plasma. Residual resin existing on the upper surface of the
[0074]
(Ohmic electrode formation process)
Next, an opening is formed in the insulating
[0075]
Using the positive resist
[0076]
After removing the mask, a positive resist mask is formed. This positive resist mask has an electrode pattern. After depositing a metal on this, the positive resist mask is dissolved with a solvent using a lift-off method to form
[0077]
Through these steps, a semiconductor
[0078]
(Third embodiment)
FIG. 11 is a perspective view showing another semiconductor optical device according to the third embodiment. FIG. 12 is a cross-sectional view taken along line II-II. A semiconductor optical device according to the third embodiment will be described with reference to FIGS. The semiconductor
[0079]
The semiconductor
[0080]
Unlike the semiconductor
[0081]
The
[0082]
In addition, the semiconductor
[0083]
Although not provided in the semiconductor optical device of this embodiment, the semiconductor
[0084]
The semiconductor
[0085]
As shown in FIG. 11, the BCB resin body is formed so as to rise from the upper part of the
[0086]
The following are illustrated as preferred examples.
Active layer 156: GaAlInP layer (film thickness 300 nanometer)
n-type cladding layer 158: InP layer (thickness 500 nm)
p-type cladding layer 160: InP layer (thickness: 200 nm)
p-type contact layer 164: GaInAs layer (film thickness 500 nanometers).
[0087]
The
[0088]
In the semiconductor
[0089]
Also, the
[0090]
The
[0091]
As shown in FIG. 12, like the semiconductor optical device of the first embodiment, the BCB resin body is formed so as to rise from the upper part of the
[0092]
The following are illustrated as preferred examples.
Active layer 176: GaInAsP (film thickness 250 nanometers)
n-type cladding layer 178: InP (film thickness 450 nanometers)
p-type cladding layer 180: InP (film thickness: 300 nanometers)
p-type contact layer 184: GaInAs (film thickness 500 nanometers).
[0093]
Referring again to FIG. 11, the
[0094]
The semiconductor
[0095]
In the
[0096]
The
[0097]
The typical
[0098]
(Fourth embodiment)
The present embodiment relates to a method for manufacturing the semiconductor optical device of the third embodiment. The method of manufacturing the semiconductor optical device of the third embodiment is different from the manufacturing method described in the second embodiment mainly in the process of manufacturing the semiconductor mesa part.
[0099]
A method of manufacturing a semiconductor optical device will be described with reference to FIGS. 13 (a), 13 (b), 14 (a), 14 (b), 15 (a), and 15 (b).
[0100]
(Semiconductor multilayer film formation process)
Referring to FIG. 13A, as in the second embodiment, the
[0101]
Referring to FIG. 13B, an n-type
[0102]
(Contact semiconductor film formation process)
Referring to FIG. 14A, after removing the
[0103]
Prior to the formation of the contact semiconductor film, a p-type InP semiconductor film may be formed on the p-type
[0104]
In a preferred embodiment, the n-type InP buffer layer 200a, the n-type
[0105]
(Mesa forming mask forming process)
Referring to FIG. 14A, a
[0106]
(Semiconductor mesa part formation process)
Referring to FIG. 14B, semiconductor mesa portions (optical waveguide mesas) 224a and 224b are formed. In order to form the
[0107]
(Resin embedding process)
Referring to FIG. 15A, BCB resin is applied on the
[0108]
Prior to the application of the BCB resin, and after the
[0109]
The
[0110]
After this step, an exposure step for exposing the BCB resin, a development step for developing the exposed BCB resin, a curing step for heat-treating the developed BCB resin, a descum step for removing residual resin on the exposed surface of the semiconductor mesa portion, etc. Is performed in the same manner as in the second embodiment. However, it can also be performed under conditions different from those of the second embodiment.
[0111]
(Ohmic electrode formation process)
Next, a positive resist mask is formed on the
[0112]
Through these steps, a semiconductor
[0113]
In the present embodiment, since the semiconductor mesa portion is directly embedded, the number of manufacturing steps is small as compared with the second embodiment. In addition, the resin embedding part is formed so that the thickness of the BCB resin increases smoothly from the semiconductor mesa part. The ohmic electrode can be easily formed and the metal film is not disconnected. BCB resin can be applied directly to the sidewall of the semiconductor mesa. Therefore, the ohmic metal film can be formed directly on the contact layer. For this reason, the contact area between the contact layer and the ohmic electrode can be increased to the edge of the semiconductor mesa portion, and the contact resistance can be reduced.
[0114]
The following are illustrated as suitable examples in the present embodiment.
Semiconductor light emitting device area
n-
p-
p-
Semiconductor modulation device area
n-
p-
p-type contact layer 220d: GaInAs (film thickness 500 nanometers).
[0115]
(Fifth embodiment)
Referring to FIGS. 16 (a) to 16 (c), there is a problem when polyimide resin is used instead of BCB resin for embedding the semiconductor mesa portion (M) formed on the substrate (S). explain.
[0116]
FIG. 16A shows a form in which a polyimide resin is applied so as to embed the semiconductor mesa portion (M). The applied polyimide resin body (R) has a convex shape. This is because polyimide resin has a large viscosity, and thus has a shape reflecting the shape of the semiconductor mesa portion (M) formed on the substrate. The film thickness of the polyimide resin on the mesa is almost the same as the film thickness on the trench.
[0117]
When this polyimide resin body is cured, the resin shrinks due to the heat shrinkability of the polyimide resin. In the polyimide resin used by the inventors for the experiment, the volume of the resin body changed by 53% by heat treatment under the curing conditions (400 ° C., 30 minutes). When observed in detail, as shown in FIG. 16B, it was revealed that a gap (G) was generated in the side wall of the semiconductor mesa portion (M) in almost half of the samples. This gap (G) will be enlarged by the plasma treatment in the later step. That is, there is a possibility that the adhesion between the resin embedding portion of the polyimide resin and the semiconductor mesa portion is lowered.
[0118]
After curing, the resin is removed from the upper surface of the semiconductor mesa portion by a dry etching method (for example, RIE method). The thickness of the polyimide resin body after etching becomes thinner from the edge of the semiconductor mesa portion, and the shape of the polyimide resin body is not suitable for a semiconductor element. When a polyimide resin is used for embedding the semiconductor mesa portion, the height of the polyimide resin body is always lower than the top of the mesa. On the other hand, in the BCB resin, a shape that smoothly increases in height from the semiconductor mesa portion is realized, and the maximum height of the resin body is larger than the height of the top of the mesa semiconductor portion. Thereby, the parasitic capacitance of the electrode can be reduced.
[0119]
When the polyimide resin is used, a preferable result cannot be obtained in the embedded shape as compared with the case where the BCB resin described in the first to fourth embodiments is used.
[0120]
According to the inventor's investigation, the characteristics of the BCB resin are not only the dielectric constant but also the water absorption rate is smaller than that of the polyimide resin. For this reason, when BCB resin is used, the characteristic fluctuation | variation of the semiconductor element by a water | moisture content can be reduced compared with the case where a polyimide resin is used. When BCB resin is used, it is possible to obtain an optical element having a structure embedded directly in the semiconductor mesa portion.
[0121]
The change in the film thickness of the BCB resin is reduced by about 75% due to exposure and development, but is reduced by about 5% in the heat treatment. Since the glass transition point (350 ° C.) of the BCB resin is lower than the glass transition point (400 ° C.) of the polyimide resin, the temperature of the process can be lowered.
[0122]
While the principles of the invention have been illustrated and described in the preferred embodiment, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. Although the semiconductor element described above is made of a specific semiconductor material, it can be modified as necessary. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
[0123]
【The invention's effect】
As described above, according to the present invention, there has been provided a semiconductor element having a semiconductor mesa buried structure capable of reducing the generation of vacancies generated on the semiconductor mesa side wall, and a method of manufacturing the semiconductor element.
[Brief description of the drawings]
FIG. 1 is a perspective view of a semiconductor optical device according to a first embodiment.
FIG. 2 is a cross-sectional view taken along line II of the semiconductor optical device according to the first embodiment.
FIG. 3 is a drawing showing a semiconductor optical device and a power source.
FIGS. 4A and 4B are perspective views showing a manufacturing process of the semiconductor optical device according to the second embodiment. FIGS.
FIGS. 5A and 5B are perspective views showing a manufacturing process of a semiconductor optical device according to the second embodiment. FIGS.
FIGS. 6A and 6B are perspective views showing a manufacturing process of the semiconductor optical device according to the second embodiment. FIGS.
FIGS. 7A and 7B are perspective views showing a manufacturing process of a semiconductor optical device according to the second embodiment. FIGS.
FIG. 8 is a perspective view showing a manufacturing process of the semiconductor optical device according to the second embodiment.
FIGS. 9A and 9B are perspective views showing a manufacturing process of the semiconductor optical device according to the second embodiment. FIGS.
FIGS. 10A and 10B are perspective views showing a manufacturing process of the semiconductor optical device according to the second embodiment. FIGS.
FIG. 11 is a perspective view of a semiconductor optical device according to a third embodiment.
FIG. 12 is a cross-sectional view taken along the line II-II of the semiconductor optical device according to the third embodiment.
FIGS. 13A and 13B are perspective views showing a manufacturing process of a semiconductor optical device according to the fourth embodiment. FIGS.
FIGS. 14A and 14B are perspective views showing a manufacturing process of the semiconductor optical device according to the fourth embodiment. FIGS.
FIGS. 15A and 15B are perspective views showing a manufacturing process of a semiconductor optical device according to the fourth embodiment. FIGS.
16 (a) to 16 (c) are drawings for illustrating a comparative example.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
前記半導体メサ部と前記基板との上にビスベンゾシクロブテン樹脂体を形成する工程と、
前記半導体メサ部上のビスベンゾシクロブテン樹脂部分が露光されないようなマスクを用いて前記ビスベンゾシクロブテン樹脂体を露光する工程と、
露光されたビスベンゾシクロブテン樹脂体を現像して前記半導体メサ部上のビスベンゾシクロブテン樹脂を消失させる工程と、
前記基板、前記半導体メサ部、および現像されたビスベンゾシクロブテン樹脂体を熱処理する工程と、
前記熱処理の後に、前記半導体メサ及び前記ビスベンゾシクロブテン樹脂体上にオーミック電極を形成する工程と
を備え、
前記マスクは、前記半導体メサ部に沿って延びるパターンを有し、
前記半導体メサ部は、光導波路と前記光導波路を挟む半導体部とを含み、
前記半導体部は電気絶縁部または電流狭窄部であり、
前記熱処理されたビスベンゾシクロブテン樹脂体は、前記半導体メサ部から盛り上がるように設けられていると共に、該ビスベンゾシクロブテン樹脂体の表面は、前記半導体メサ部のエッジに向けて下り坂になっている、半導体素子の製造方法。Forming a recess so as to form a semiconductor mesa having a predetermined width including a III-V compound semiconductor on the substrate;
Forming a bisbenzocyclobutene resin body on the semiconductor mesa portion and the substrate;
Exposing the bisbenzocyclobutene resin body using a mask such that the bisbenzocyclobutene resin portion on the semiconductor mesa portion is not exposed;
Developing the exposed bisbenzocyclobutene resin body to eliminate the bisbenzocyclobutene resin on the semiconductor mesa portion; and
Heat treating the substrate, the semiconductor mesa portion, and the developed bisbenzocyclobutene resin body ;
After the heat treatment, forming an ohmic electrode on the semiconductor mesa and the bisbenzocyclobutene resin body ,
The mask has a pattern extending along the semiconductor mesa portion;
The semiconductor mesa portion includes an optical waveguide and a semiconductor portion sandwiching the optical waveguide,
The semiconductor part is an electrically insulating part or a current constriction part;
The heat-treated bisbenzocyclobutene resin body is provided so as to rise from the semiconductor mesa portion, and the surface of the bisbenzocyclobutene resin body has a downward slope toward the edge of the semiconductor mesa portion. A method for manufacturing a semiconductor device.
前記半導体多層膜に複数のトレンチを形成して、所定の幅の半導体多層膜部を形成する工程と、
トレンチを形成する前記工程の後に、前記基板上にビスベンゾシクロブテン樹脂体を形成する工程と、
前記半導体多層膜部上のビスベンゾシクロブテン樹脂部分を覆うパターンを有するマスクを用いて前記ビスベンゾシクロブテン樹脂体を露光する工程と、
露光されたビスベンゾシクロブテン樹脂体を現像して前記半導体メサ部上のビスベンゾシクロブテン樹脂を消失させる工程と、
前記基板、前記半導体多層膜部、および現像されたビスベンゾシクロブテン樹脂体を熱処理する工程と、
前記熱処理の後に、前記半導体多層膜部及び前記ビスベンゾシクロブテン樹脂体上にオーミック電極を形成する工程と
を備え、
前記ビスベンゾシクロブテン樹脂体を露光する前記工程では、前記パターンは前記半導体多層膜部に沿って延び、
前記半導体多層膜部は、光導波路と前記光導波路を挟む半導体部とを含み、
前記半導体部は電気絶縁部または電流狭窄部であり、
前記熱処理されたビスベンゾシクロブテン樹脂体は、前記半導体多層膜部から盛り上がるように設けられていると共に、該ビスベンゾシクロブテン樹脂体の表面は、前記半導体多層膜部のエッジに向けて下り坂になっている、半導体素子の製造方法。Forming a semiconductor multilayer film including a plurality of III-V compound semiconductor layers on a substrate;
Forming a plurality of trenches in the semiconductor multilayer film to form a semiconductor multilayer film portion having a predetermined width ;
After the step of forming a trench, forming a bisbenzocyclobutene resin body on the substrate;
Exposing the bisbenzocyclobutene resin body using a mask having a pattern covering the bisbenzocyclobutene resin portion on the semiconductor multilayer film portion;
Developing the exposed bisbenzocyclobutene resin body to eliminate the bisbenzocyclobutene resin on the semiconductor mesa portion; and
Heat-treating the substrate, the semiconductor multilayer portion, and the developed bisbenzocyclobutene resin body;
Forming an ohmic electrode on the semiconductor multilayer film portion and the bisbenzocyclobutene resin body after the heat treatment , and
In the step of exposing the bisbenzocyclobutene resin body, the pattern extends along the semiconductor multilayer portion,
The semiconductor multilayer film portion includes an optical waveguide and a semiconductor portion sandwiching the optical waveguide,
The semiconductor part is an electrically insulating part or a current constriction part;
The heat-treated bisbenzocyclobutene resin body is provided so as to rise from the semiconductor multilayer film portion, and the surface of the bisbenzocyclobutene resin body is descended toward the edge of the semiconductor multilayer film portion. A method for manufacturing a semiconductor element.
前記ビスベンゾシクロブテン樹脂体の露光に際して、前記遮光層の裏側にも回り込む回折光は、前記遮光層の影になる前記ビスベンゾシクロブテン樹脂体の部分に吸収される、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された半導体素子の製造方法。The diffracted light that also enters the back side of the light shielding layer during the exposure of the bisbenzocyclobutene resin body is absorbed by the portion of the bisbenzocyclobutene resin body that becomes a shadow of the light shielding layer. The manufacturing method of the semiconductor element as described in any one of Claims 1-4.
前記半導体メサ部を形成するように設けられたトレンチ溝に、前記半導体メサ部を埋め込むように設けられると共に、ビスベンゾシクロブテン樹脂からなる樹脂埋込部と、
前記樹脂埋込部及び前記半導体メサ上に設けられ前記半導体メサ部に接続されたオーミック電極と
を備え、
前記半導体メサ部は、第2導電型 III −V系化合物半導体を含み前記半導体メサ部の前記光導波路上に設けられた半導体層と、前記半導体層からのキャリアを前記活性層に導くように前記基板上において前記活性層の両側に位置する半導体埋込層とを有しており、
前記半導体メサ部の光導波路は、 III −V系化合物半導体を含む活性層を備え、前記活性層は、第1導電型 III −V系化合物半導体を含む半導体部と第2導電型 III −V系化合物半導体を含む半導体部との間に配置されており、
前記樹脂埋込部は、前記半導体メサ部から盛り上がるように設けられていると共に、該樹脂埋込部の表面は、前記半導体メサ部のエッジに向けて下り坂になっている、半導体素子。A semiconductor mesa unit including an optical waveguide including a III-V compound semiconductor and capable of propagating light of a predetermined wavelength;
A trench embedded in the trench provided to form the semiconductor mesa, and embedded in the semiconductor mesa , and a resin buried portion made of bisbenzocyclobutene resin ;
An ohmic electrode provided on the resin embedding part and on the semiconductor mesa and connected to the semiconductor mesa part ;
The semiconductor mesa unit includes a second conductive type III- V compound semiconductor and a semiconductor layer provided on the optical waveguide of the semiconductor mesa unit, and the carriers from the semiconductor layer are guided to the active layer. A semiconductor buried layer located on both sides of the active layer on the substrate;
The optical waveguide of the semiconductor mesa portion includes an active layer including a III- V compound semiconductor, and the active layer includes a semiconductor portion including a first conductivity type III- V compound semiconductor and a second conductivity type III- V system. It is arranged between the semiconductor part including the compound semiconductor,
The resin embedding part is provided so as to rise from the semiconductor mesa part, and the surface of the resin embedding part is a downward slope toward the edge of the semiconductor mesa part .
前記樹脂埋込部上に設けられ前記別の半導体メサ部に接続された別のパッド電極と、
前記半導体メサ部の光導波路および前記別の半導体メサ部の光導波路上に設けられたIII−V系化合物半導体層とを更に備え、
前記別の半導体メサ部は、前記半導体メサ部と光学的に結合されており、
前記別の半導体メサ部の光導波路は、III−V系化合物半導体を含む別の活性層を備えており、
前記別の活性層は、第1導電型III−V系化合物半導体を含む半導体部と第2導電型III−V系化合物半導体部との間に配置されており、
前記別の半導体メサ部は、該光導波路上に設けられ前記別のパッド電極に接続された別のコンタクト層を有する、請求項6〜8のいずれかに記載の半導体素子。Another semiconductor mesa portion having an optical waveguide embedded in the resin embedded portion and capable of propagating light of a predetermined wavelength;
Another pad electrode provided on the resin embedding part and connected to the other semiconductor mesa part;
An III-V compound semiconductor layer provided on the optical waveguide of the semiconductor mesa unit and the optical waveguide of the other semiconductor mesa unit;
The another semiconductor mesa unit is optically coupled to the semiconductor mesa unit,
The optical waveguide of the other semiconductor mesa portion includes another active layer containing a III-V compound semiconductor,
The another active layer is disposed between the semiconductor portion including the first conductivity type III-V compound semiconductor and the second conductivity type III-V compound semiconductor portion,
The semiconductor element according to claim 6 , wherein the another semiconductor mesa portion has another contact layer provided on the optical waveguide and connected to the other pad electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001380546A JP4075367B2 (en) | 2001-12-13 | 2001-12-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001380546A JP4075367B2 (en) | 2001-12-13 | 2001-12-13 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188475A JP2003188475A (en) | 2003-07-04 |
JP4075367B2 true JP4075367B2 (en) | 2008-04-16 |
Family
ID=27591550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001380546A Expired - Fee Related JP4075367B2 (en) | 2001-12-13 | 2001-12-13 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4075367B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7538357B2 (en) | 2004-08-20 | 2009-05-26 | Panasonic Corporation | Semiconductor light emitting device |
JP4692314B2 (en) * | 2006-02-14 | 2011-06-01 | 住友電気工業株式会社 | Manufacturing method of semiconductor device |
JP5212605B2 (en) * | 2007-11-05 | 2013-06-19 | 住友電気工業株式会社 | Semiconductor laser device and manufacturing method thereof |
JP5418887B2 (en) * | 2009-05-27 | 2014-02-19 | 住友電気工業株式会社 | Semiconductor laser device manufacturing method and semiconductor laser device |
JP5185892B2 (en) * | 2009-06-25 | 2013-04-17 | 日本オクラロ株式会社 | Semiconductor optical device and manufacturing method thereof |
JP5598297B2 (en) * | 2010-12-08 | 2014-10-01 | 住友電気工業株式会社 | Semiconductor light modulation device and manufacturing method thereof |
JP5694075B2 (en) * | 2011-07-12 | 2015-04-01 | 日本電信電話株式会社 | Semiconductor laser |
JP2013191683A (en) * | 2012-03-13 | 2013-09-26 | Sumitomo Electric Ind Ltd | Method of manufacturing optical semiconductor element |
JP6920851B2 (en) * | 2017-03-29 | 2021-08-18 | 日本ルメンタム株式会社 | Semiconductor optical devices, optical transmission modules, optical modules, optical transmission devices, and methods for manufacturing them. |
-
2001
- 2001-12-13 JP JP2001380546A patent/JP4075367B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003188475A (en) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828018B2 (en) | Optical modulator, method for manufacturing the same, and optical semiconductor device | |
US6171876B1 (en) | Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode | |
JP4075367B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH10173291A (en) | Semiconductor laser device | |
CN105980895B (en) | Structure for crossing optical waveguide and contact wire | |
JP4763867B2 (en) | Electrical isolation of optoelectronic device components | |
JP2001091913A (en) | Modulator and semiconductor laser device with modulator and method for manufacturing the same | |
JP2013143393A (en) | Semiconductor integrated element, and method of fabricating the same | |
US9158139B2 (en) | Method for manufacturing mach-zehnder modulator, method for manufacturing optical waveguide, and optical waveguide | |
KR910009761B1 (en) | Semiconductor laser device | |
JP4147858B2 (en) | Optical device and manufacturing method thereof | |
US6200826B1 (en) | Method of fabricating a reverse mesa ridge waveguide type laser diode | |
CN110045520B (en) | Electro-optic phase modulator | |
US20030143769A1 (en) | Method for fabricating monolithic integrated semiconductor photonic device | |
US6807327B2 (en) | Semiconductor optical device | |
JPWO2019026943A1 (en) | Optical semiconductor device manufacturing method and optical semiconductor device | |
JP2002503825A (en) | Optical structure and method for manufacturing optical structure | |
US20060189016A1 (en) | Method of fabricating semiconductor optical device | |
JP2010230978A (en) | Optical semiconductor device and method of manufacturing the same | |
JP4430848B2 (en) | Light emitting device | |
US12050348B2 (en) | Fiber to chip coupler and method of making the same | |
JP2004158562A (en) | Semiconductor light element, semiconductor laser element, semiconductor optical modulator, and semiconductor optical integrated device | |
US20240361532A1 (en) | Fiber to chip coupler and method of making the same | |
JP6915446B2 (en) | Optical device | |
JP2005064512A (en) | Integrated optical device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |