JP4074264B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4074264B2 JP4074264B2 JP2004126537A JP2004126537A JP4074264B2 JP 4074264 B2 JP4074264 B2 JP 4074264B2 JP 2004126537 A JP2004126537 A JP 2004126537A JP 2004126537 A JP2004126537 A JP 2004126537A JP 4074264 B2 JP4074264 B2 JP 4074264B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- display device
- input terminal
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000012044 organic layer Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、表示装置及びその駆動方法に係り、特には、表示素子の光学特性をそれに流す電流により制御する表示装置及びその駆動方法に関する。 The present invention relates to a display device and a driving method thereof, and more particularly, to a display device that controls optical characteristics of a display element by a current passed through the display device and a driving method thereof.
有機EL(エレクトロルミネッセンス)表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、表示素子を駆動する駆動用トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、トランジスタをガラス基板などの絶縁体上に形成するため、トランジスタ特性のばらつきを生じ易い。 In a display device such as an organic EL (electroluminescence) display device in which the optical characteristics of a display element are controlled by a drive current applied thereto, image quality defects such as luminance unevenness occur when the drive current varies. Therefore, when the active matrix driving method is adopted in such a display device, it is required that the characteristics of the driving transistor for driving the display element are substantially the same between the pixels. However, in this display device, since the transistor is usually formed on an insulator such as a glass substrate, variations in transistor characteristics are likely to occur.
この問題に対しては、以下の特許文献1及び2において図5及び図6に示す回路がそれぞれ提案されている。以下、これら回路を用いた駆動用トランジスタの特性補正について説明する。
For this problem, the circuits shown in FIGS. 5 and 6 have been proposed in
図5の回路(閾値キャンセル型)を用いた有機EL表示装置1では、何れかの画素2を表示状態とするに際し、まず、走査信号線7を利用して出力制御用スイッチSw2を開く(OFF)とともに、走査信号線15を利用して補正用スイッチSw3を閉じて(ON)、駆動用トランジスタTrのソース−ドレイン間に電流が流れなくなるまでキャパシタC1及びC2に電荷を供給する。この状態では、駆動用トランジスタTrのドレインとゲートとは接続されているので、ノードAの電位は駆動用トランジスタTrの閾値Vthとなる。なお、この間、図示しない走査信号線ドライバから走査信号線6に走査信号を供給して選択用スイッチSw1を閉じるとともに、図示しない映像信号線ドライバから映像信号線9にリセット信号Vrstを供給しておく。
In the organic
以上の動作を終了したのち、補正用スイッチSw3を開くとともに出力制御用スイッチSw2を閉じ、さらに、映像信号線ドライバから映像信号線9に映像信号Vsigを供給する。これにより、駆動用トランジスタTrのゲート電位は、VrstからVsigへの変量と等しい量だけ閾値Vthから変動する。その結果、その変動量に応じた駆動電流が、電源配線11から駆動用トランジスタTr及び出力制御用スイッチSw2を介して有機EL素子20に供給される。
After completing the above operation, the correction switch Sw3 is opened and the output control switch Sw2 is closed, and the video signal Vsig is supplied to the
このように、図5の回路によると、駆動電流に閾値Vthが与える影響を排除することができる。したがって、画素2間で駆動用トランジスタTrの閾値がばらついていたとしても、そのようなばらつきが有機EL素子20に供給する駆動電流に与える影響を最小とすることができる。
Thus, according to the circuit of FIG. 5, the influence of the threshold value Vth on the drive current can be eliminated. Therefore, even if the threshold value of the driving transistor Tr varies between the
しかしながら、駆動電流は、駆動用トランジスタTrの閾値だけでなく、その移動度や寸法などの影響も受ける。そのため、図5の回路によると、表示ムラが視認されなくなるまで発光均一性を改善することは難しい。 However, the drive current is affected not only by the threshold value of the drive transistor Tr but also by its mobility and size. Therefore, according to the circuit of FIG. 5, it is difficult to improve the light emission uniformity until the display unevenness is not visually recognized.
他方、図6の回路(カレントコピー型)を用いた有機EL表示装置1では、何れかの画素2を表示状態とするに際し、まず、出力制御用スイッチSw2を開くとともに、選択用スイッチSw1及び補正/書き込み用スイッチSw4を閉じる。次いで、この状態で、駆動用トランジスタTrのソースとドレインとの間に、図示しない定電流回路を用いて映像信号に対応した電流Isigを流す。この動作により、キャパシタC2の両電極間の電圧は、駆動用トランジスタTrのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧となる。
On the other hand, in the organic
その後、選択用スイッチSw1及び補正/書き込み用スイッチSw4を開き、さらに、出力制御用スイッチSw2を閉じる。ノードBの電位は、先の動作により、駆動用トランジスタTrのソース−ドレイン間に電流Isigとほぼ等しい駆動電流が流れるように設定されている。 Thereafter, the selection switch Sw1 and the correction / writing switch Sw4 are opened, and the output control switch Sw2 is closed. The potential of the node B is set such that a driving current substantially equal to the current Isig flows between the source and drain of the driving transistor Tr by the previous operation.
このように、図6の回路によると、書き込み期間において映像信号として供給した電流Isigとほぼ等しい大きさの電流を、書き込み期間に続く保持期間においても駆動用トランジスタTrのソースとドレインとの間に流すことができる。それゆえ、駆動用トランジスタTrの閾値Vthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。 As described above, according to the circuit of FIG. 6, a current having a magnitude almost equal to the current Isig supplied as the video signal in the writing period is applied between the source and drain of the driving transistor Tr in the holding period following the writing period. It can flow. Therefore, not only the threshold value Vth of the driving transistor Tr but also the influence of mobility and dimensions on the driving current can be eliminated.
しかしながら、図6の回路では、画素の大型化に伴い映像信号配線の配線容量が増大したり、構成の細化に伴って書き込み期間が短くなると、以下の問題を生じる。すなわち、電流Isigが小さい場合、書き込み不足が生じる。換言すれば、所望の映像信号を書き込むことが難しくなる。
本発明の目的は、映像信号による表示動作の制御性を向上させ、良好な表示を可能とすることにある。 An object of the present invention is to improve the controllability of a display operation using a video signal and to enable good display.
本発明の第1側面によると、マトリクス状に配置された複数の画素を具備した表示装置であって、前記複数の画素のそれぞれは、電圧信号が供給される電圧信号入力端子と、第1電源端子に接続された第1端子と、制御端子と、それらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、前記電圧信号入力端子と前記制御端子との間に接続された第1キャパシタと、電流信号が供給される電流信号入力端子と、前記電流信号入力端子と前記制御端子との間に接続された第1スイッチと、前記電流信号入力端子と前記第2端子との間に接続された第2スイッチと、前記第2端子に入力端子が接続された出力制御スイッチと、第2電源端子と前記出力制御スイッチの出力端子との間に接続された表示素子とを具備し、前記表示装置の書き込み動作は、前記電圧信号入力端子を第1電位に設定するとともに前記出力制御スイッチを開き且つ前記第1及び第2スイッチを閉じて、前記第1及び第2端子間に映像信号としての電流を流し、次いで、第1スイッチを開き、それと同時またはその後、前記電圧信号入力端子を前記第1電位とは異なる第2電位に設定することを含んだ表示装置が提供される。 According to a first aspect of the present invention, there is provided a display device including a plurality of pixels arranged in a matrix, each of the plurality of pixels including a voltage signal input terminal to which a voltage signal is supplied, and a first power source. A drive control element including a first terminal connected to the terminal, a control terminal, and a second terminal that outputs a current corresponding to a voltage between them; and between the voltage signal input terminal and the control terminal A first capacitor connected to the first capacitor; a current signal input terminal to which a current signal is supplied; a first switch connected between the current signal input terminal and the control terminal; the current signal input terminal; A second switch connected between two terminals, an output control switch having an input terminal connected to the second terminal, and a display connected between a second power supply terminal and the output terminal of the output control switch Comprising the elements, In the writing operation of the apparatus, the voltage signal input terminal is set to a first potential, the output control switch is opened, the first and second switches are closed, and a video signal is generated between the first and second terminals. A display device is provided which includes passing a current, then opening a first switch, and simultaneously or subsequently setting the voltage signal input terminal to a second potential different from the first potential.
本発明の第2側面によると、マトリクス状に配置された複数の画素を具備した表示装置であって、前記複数の画素のそれぞれは、対向電極間に有機層を挟持した表示素子と、前記表示素子と直列接続する薄膜トランジスタと、前記薄膜トランジスタのドレインおよび前記表示素子間に接続される第1スイッチと、前記薄膜トランジスタのゲートと定電位端子又は前記薄膜トランジスタのソースとを接続する第1キャパシタと、前記薄膜トランジスタのゲートおよびドレイン間を接続する第2スイッチと、前記薄膜トランジスタのドレインと信号入力端子とを接続する第3スイッチと、前記薄膜トランジスタのゲートと前記第3スイッチの制御端子との間に接続される第2キャパシタとを備えることを特徴とする表示装置が提供される。 According to a second aspect of the present invention, there is provided a display device including a plurality of pixels arranged in a matrix, each of the plurality of pixels including a display element having an organic layer sandwiched between opposing electrodes, and the display a thin film transistor for element connected in series, a first capacitor connected to the first switch connected between the drain and the display device of the thin film transistor, and a source of the gate to a constant potential terminal or the thin film transistor of the thin film transistor, the thin film transistor a second switch for connecting the gate and drain of a third switch for connecting the drain and the signal input terminal of the thin film transistor, Ru is connected between the control terminal of the third switch and the gate of the TFT second A display device comprising two capacitors is provided.
本発明によると、映像信号による表示動作の制御性を向上させることができ、良好な表示が可能となる。 According to the present invention, the controllability of the display operation by the video signal can be improved, and a good display is possible.
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。 Hereinafter, some aspects of the present invention will be described in detail with reference to the drawings. In addition, in each figure, the same referential mark is attached | subjected to the same or similar component, and the overlapping description is abbreviate | omitted.
図1は、本発明の第1態様に係る表示装置を概略的に示す平面図である。この表示装置1は、例えば、有機EL表示装置であり、複数の画素2を含んでいる。これら画素2は、基板3上にマトリクス状に配置されている。
FIG. 1 is a plan view schematically showing a display device according to a first aspect of the present invention. The
基板3上には、走査信号線ドライバ4がさらに設けられている。なお、ここでは、映像信号線ドライバ25は基板3上に設けていないが、映像信号線ドライバ25は基板3上に設けてもよい。走査信号線ドライバ4は、電圧信号供給回路の少なくとも一部を構成している。また、映像信号線ドライバ25は、電流信号供給回路の少なくとも一部を構成している。
A scanning
この基板3上には、走査信号線ドライバ4に接続された走査信号線7及び8が画素2の行方向に延在するように設けられている。これら走査信号線7及び8には、走査信号線ドライバ4から走査信号が電圧信号として供給される。
On this
また、基板3上には、映像信号線ドライバ25に接続されるとともにそれから電流信号が供給される映像信号線10が、画素2の列方向に延在するように設けられている。
On the
さらに、この基板3上には、電源配線11が設けられている。
Further,
画素2は、駆動制御素子Trと、出力制御用スイッチSw2と、選択用スイッチSw5aと、補正信号供給制御用スイッチSw5bと、キャパシタC1及びC2と、表示素子20とを含んでいる。これらスイッチSw2,Sw5a及びSw5bは、例えば、薄膜トランジスタ(TFT)であり、キャパシタC1及びC2は、例えば、薄膜キャパシタである。また、駆動制御素子TrはここではTFTで構成されていることとする。
The
表示素子20は、互いに対向した陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子20は、活性層として発光層を含んだ有機EL素子とする。また、ここでは、一例として、陽極は、下部電極として設けるとともに、出力制御用スイッチSw2を介して駆動制御素子Trに接続する。他方、陰極は、例えば、活性層を介して下部電極と対向配置された上部電極として設ける。
The
駆動制御素子Trは、例えば、pチャネルTFTであり、そのゲートはキャパシタC1の一方の電極に接続されている。駆動制御素子TrがpチャネルTFTである場合、そのソースは電源配線11に接続し、ドレインは出力制御用スイッチSw2を介して有機EL素子20の下部電極に接続する。
The drive control element Tr is, for example, a p-channel TFT, and its gate is connected to one electrode of the capacitor C1. When the drive control element Tr is a p-channel TFT, its source is connected to the
出力制御用スイッチSw2は、駆動制御素子Trと有機EL素子20との間に接続されている。出力制御用スイッチSw2のスイッチング動作は、走査信号線7から供給される走査信号によって制御する。出力制御用スイッチSw2は、例えば、pチャネルTFTである。この場合、そのゲートは走査信号線7に接続し、ソース及びドレインは駆動制御素子Trと有機EL素子20とにそれぞれ接続する。
The output control switch Sw <b> 2 is connected between the drive control element Tr and the
選択用スイッチSw5aは、駆動制御素子Trのドレインと映像信号線10との間に接続されている。なお、映像信号線10上のノードCは、映像信号供給端子としての役割を果たす。スイッチSw5aのスイッチング動作は、走査信号線8から供給される走査信号によって制御する。選択用スイッチSw5aは、例えば、pチャネルTFTである。この場合、そのゲートは走査信号線8に接続し、ソース及びドレインは駆動制御素子Trのドレインと映像信号線10とにそれぞれ接続する。
The selection switch Sw5a is connected between the drain of the drive control element Tr and the
補正信号供給制御用スイッチSw5bは、駆動制御素子Trのドレインとゲートとの間に接続されている。スイッチSw5bのスイッチング動作は、走査信号線8から供給される走査信号によって制御する。補正信号供給制御用スイッチSw5bは、例えば、pチャネルTFTである。この場合、そのゲートは走査信号線8に接続し、ソース及びドレインは駆動制御素子Trのドレインとゲートとにそれぞれ接続する。
The correction signal supply control switch Sw5b is connected between the drain and gate of the drive control element Tr. The switching operation of the switch Sw5b is controlled by a scanning signal supplied from the
選択用スイッチSw5a及び補正信号供給制御用スイッチSw5bの接続関係は、駆動制御素子Trのドレインと駆動制御素子Trのゲートと映像信号線10との接続/非接続を切り替えることができれば、図1に示す以外の構造を有していてもよい。
The connection relationship between the selection switch Sw5a and the correction signal supply control switch Sw5b is as shown in FIG. 1 if the connection / disconnection between the drain of the drive control element Tr, the gate of the drive control element Tr, and the
例えば、図1では選択用スイッチSw5a及び補正信号供給制御用スイッチSw5bのスイッチング動作を1本の走査信号線8で制御しているが、個々に独立した走査信号線で制御してもよい。
For example, in FIG. 1, the switching operations of the selection switch Sw5a and the correction signal supply control switch Sw5b are controlled by one
また、図1では、補正信号供給制御用スイッチSw5bを駆動制御素子Trのドレインとゲートとの間に接続しているが、補正信号供給制御用スイッチSw5bは映像信号線10と駆動制御素子Trのゲートとの間に接続してもよい。
In FIG. 1, the correction signal supply control switch Sw5b is connected between the drain and gate of the drive control element Tr. However, the correction signal supply control switch Sw5b is connected to the
キャパシタC1は、走査信号線8と駆動制御素子Trのゲートとの間に接続されている。キャパシタC2は、駆動制御素子Trのソースと駆動制御素子Trのゲートとの間に接続されている。なお、走査信号線8に接続された配線上のノードEは、電圧信号入力端子としての役割を果たす。
The capacitor C1 is connected between the
キャパシタC1及びC2の容量は互いに等しくなくてもよいが、簡略化のため、ここでは互いに等しいこととする。また、キャパシタC2は、駆動制御素子Trのソースと駆動制御素子Trのゲートとの間に接続する代わりに、例えば、駆動制御素子Trのゲートと駆動制御素子Trのソースから絶縁された定電位端子との間に接続してもよい。すなわち、キャパシタC2は、その一方の端子が駆動制御素子Trのゲートに接続され且つ映像信号に対応して駆動制御素子Trのゲート−ソース間電圧を保持可能であれば、駆動制御素子Trのゲート−ソース間に接続しなくてもよい。 The capacitances of the capacitors C1 and C2 do not have to be equal to each other, but are assumed to be equal to each other for simplicity. In addition, the capacitor C2 is, for example, a constant potential terminal insulated from the gate of the drive control element Tr and the source of the drive control element Tr instead of being connected between the source of the drive control element Tr and the gate of the drive control element Tr. You may connect between. That is, if one terminal of the capacitor C2 is connected to the gate of the drive control element Tr and can hold the gate-source voltage of the drive control element Tr corresponding to the video signal, the gate of the drive control element Tr is provided. -There is no need to connect between sources.
図2は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。この駆動方法では、第1書き込み期間P3Cと第2書き込み期間P3Vとで一水平周期を構成し、第1書き込み期間P3Cと第2書き込み期間P3Vと保持期間P4とで一垂直周期を構成する。 FIG. 2 is a timing chart schematically showing an example of a method for driving the display device shown in FIG. In this driving method, the first writing period P3C and the second writing period P3V constitute one horizontal period, and the first writing period P3C, the second writing period P3V, and the holding period P4 constitute one vertical period.
或る階調を表示すべき画素2を選択する期間では、まず、スイッチSw2を開く。スイッチSw2を開いている期間内に、第1書き込み動作及び第2書き込み動作を順次実施する。
In the period for selecting the
第1書き込み動作を行う第1書き込み期間P3Cでは、スイッチSw5a及びSw5bを閉じる。この状態で、先の画素2が接続された映像信号線10に映像信号線ドライバ25が出力する出力電流Ioutを、映像信号に略対応した電流Isig’に設定する。このときのノードEの電位V1は、表示すべき階調に拘らず一定とする。これにより、駆動用トランジスタTrのゲート−ソース間電圧は、そのソース−ドレイン間に電流Isig’が流れる時の値Vsig’に設定される。第1書き込み期間P3Cは、スイッチSw5a及びSw5bを開くことにより終了する。
In the first writing period P3C in which the first writing operation is performed, the switches Sw5a and Sw5b are closed. In this state, the output current Iout output from the video
第2書き込み動作を行う第2書き込み期間P3Vでは、スイッチSw5a及びSw5bを開く。このときのノードEの電位V2は、表示すべき階調に拘らず一定とする。第2書き込み期間P3Vは、ノードEが電位V2で安定した時点で終了する。 In the second writing period P3V in which the second writing operation is performed, the switches Sw5a and Sw5b are opened . At this time, the potential V2 of the node E is constant regardless of the gradation to be displayed. The second writing period P3V ends when the node E is stabilized at the potential V2.
第1書き込み期間P3Cが終了した時点で、ノードDの電位は、駆動用トランジスタTrのソース−ドレイン間に電流Isig’が流れる時の値Vsig’に設定されている。そのため、第2書き込み期間P3Vにおいて、スイッチSw5のオンからオフへの動作によりノードEの電位をV1からV2へと変化させると、ノードDの電位はVsig’からVsig’−(V1−V2)へと変化する。 At the end of the first writing period P3C, the potential of the node D is set to the value Vsig 'when the current Isig' flows between the source and drain of the driving transistor Tr. Therefore, in the second write period P3V, when the potential of the node E is changed from V1 to V2 by the operation of the switch Sw5 from on to off, the potential of the node D changes from Vsig ′ to Vsig ′ − (V1−V2). And change.
保持期間P4では、スイッチSw2を閉じる。表示素子20には、電位Vsig’−(V1−V2)に略対応した大きさの電流Isigが流れる。
In the holding period P4, the switch Sw2 is closed. A current Isig having a magnitude substantially corresponding to the potential Vsig ′ − (V1−V2) flows through the
なお、この例では、スイッチSw5a及びSw5bとしてpチャネルTFTを使用しているので、電位V2は電位V1よりも高い。そのため、電位Vsigは、電位Vsig’よりも高電位である。また、この例では、駆動用トランジスタTrとしてpチャネルTFTを使用している。それゆえ、電流Isig’は電流Isigよりも大きい。 In this example, since the p-channel TFT is used as the switches Sw5a and Sw5b, the potential V2 is higher than the potential V1. Therefore, the potential Vsig is higher than the potential Vsig ′. In this example, a p-channel TFT is used as the driving transistor Tr. Therefore, the current Isig 'is larger than the current Isig.
このように、本態様では、各書き込み動作で、駆動用トランジスタTrのソース−ドレイン間に、映像信号として電流信号Isig’を流す。これにより、ノードDの電位を映像信号に対応した値Vsig’に設定する。上記の通り、電流Isig’は電流Isigよりも大きい。したがって、電位Vsig’は、駆動用トランジスタTrの特性を忠実に反映する。すなわち、本態様によると、駆動用トランジスタTrの閾値Vthだけでなく移動度や寸法などが駆動電流に与える影響も十分に排除することができる。 As described above, in this aspect, the current signal Isig ′ is supplied as the video signal between the source and the drain of the driving transistor Tr in each writing operation. Thereby, the potential of the node D is set to a value Vsig ′ corresponding to the video signal. As described above, the current Isig 'is larger than the current Isig. Therefore, the potential Vsig 'faithfully reflects the characteristics of the driving transistor Tr. That is, according to this aspect, not only the threshold Vth of the driving transistor Tr but also the influence of mobility and dimensions on the driving current can be sufficiently eliminated.
次に、本発明の第2態様について説明する。
図3は、本発明の第2態様に係る表示装置を概略的に示す平面図である。図3に示す表示装置1は、例えば、有機EL表示装置である。この表示装置1は、以下の構成を採用したこと以外は、図1の表示装置1と同様の構造を有している。
Next, the second aspect of the present invention will be described.
FIG. 3 is a plan view schematically showing a display device according to the second aspect of the present invention. The
すなわち、図3の表示装置1では、補正信号供給制御用スイッチSw5fと走査信号線17とが設けられている。補正信号供給制御用スイッチSw5fは、補正信号供給制御用スイッチSw5bの出力端子と駆動用トランジスタTrのゲートとの間に接続されている。補正信号供給制御用スイッチSw5fのスイッチングは、走査信号線17から供給される走査信号によって制御する。
That is, in the
図3の表示装置1は、第1態様で説明したのと同様の方法により駆動することができる。したがって、本態様でも、第1態様で説明したのと同様の効果を得ることができる。
The
また、本態様では、スイッチSw5fのスイッチングは、スイッチSw5bのスイッチングから独立して制御することができる。したがって、第1書き込み期間P3Cにおいて、スイッチSw5bを開くべくノードEの電位を変化させるのに先立って、スイッチSw5fを開くことができる。それゆえ、ノードDの電位の不所望な変動を防止することができる。したがって、駆動用トランジスタTrの特性を確実に補正することができる。なお、この効果は、スイッチSw5bを設けない場合にも得ることができる。 In this aspect, the switching of the switch Sw5f can be controlled independently of the switching of the switch Sw5b. Therefore, in the first writing period P3C, the switch Sw5f can be opened prior to changing the potential of the node E to open the switch Sw5b. Therefore, undesired fluctuations in the potential of the node D can be prevented. Therefore, the characteristics of the driving transistor Tr can be reliably corrected. This effect can be obtained even when the switch Sw5b is not provided.
また、本態様では、スイッチSw5f及びSw5bを、駆動用トランジスタTrのゲートとドレインとの間で直列に接続している。そのため、キャパシタC1に蓄積された電荷が保持期間P4においてリークするのを抑制することができる。すなわち、保持期間P4において、駆動用トランジスタTrのゲート電位が変動するのを抑制することができる。 In this embodiment, the switches Sw5f and Sw5b are connected in series between the gate and drain of the driving transistor Tr. Therefore, it is possible to suppress the charge accumulated in the capacitor C1 from leaking during the holding period P4. That is, it is possible to suppress the gate potential of the driving transistor Tr from changing in the holding period P4.
次に、本発明の第3態様について説明する。
図4は、本発明の第3態様に係る表示装置を概略的に示す平面図である。図4に示す表示装置1は、例えば、有機EL表示装置である。この表示装置1は、以下の構成を採用したこと以外は、図3の表示装置1と同様の構造を有している。
Next, the third aspect of the present invention will be described.
FIG. 4 is a plan view schematically showing a display device according to the third aspect of the present invention. The
すなわち、図4の表示装置1では、走査信号線18が設けられている。ノードEは、走査信号線8に接続する代わりに、走査信号線18に接続している。
That is, in the
図4の表示装置1は、第2態様で説明したのとほぼ同様の方法により駆動することができる。したがって、本態様でも、第2態様で説明したのと同様の効果を得ることができる。なお、本態様でも、スイッチSw5bを設けない場合であっても、駆動用トランジスタTrの特性を確実に補正することができる。
The
また、本態様では、ノードEの電位V1及びV2を、任意に設定可能である。加えて、本態様では、ノードEの電位を、スイッチSw5a及びSw5bのスイッチングから独立して変化させることができる。 In this aspect, the potentials V1 and V2 of the node E can be arbitrarily set. In addition, in this aspect, the potential of the node E can be changed independently from the switching of the switches Sw5a and Sw5b.
さらなる利益及び変形は、当業者には容易である。それゆえ、本発明は、そのより広い側面において、ここに記載された特定の記載や代表的な態様に限定されるべきではない。したがって、添付の請求の範囲及びその等価物によって規定される本発明の包括的概念の真意または範囲から逸脱しない範囲内で、様々な変形が可能である。 Further benefits and variations are readily apparent to those skilled in the art. Therefore, the invention in its broader aspects should not be limited to the specific descriptions and representative embodiments described herein. Accordingly, various modifications may be made without departing from the spirit or scope of the generic concept of the invention as defined by the appended claims and their equivalents.
1…表示装置、2…画素、3…基板、4…走査信号線ドライバ、6…走査信号線、7…走査信号線、8…走査信号線、9…映像信号線、10…映像信号線、11…電源配線、15…走査信号線、17…走査信号線、18…走査信号線、20…表示素子、25…映像信号線ドライバ、A…ノード、B…ノード、C…ノード、C1…キャパシタ、C2…キャパシタ、D…ノード、E…ノード、Sw1…選択用スイッチ、Sw2…出力制御用スイッチ、Sw3…補正用スイッチ、Sw4…補正/書き込み用スイッチ、Sw5a…補正信号供給制御用スイッチ、Sw5b…補正信号供給制御用スイッチ、Sw5f…補正信号供給制御用スイッチ、Tr…駆動制御素子。
DESCRIPTION OF
Claims (9)
電圧信号が供給される電圧信号入力端子と、
第1電源端子に接続された第1端子と、制御端子と、それらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、
前記電圧信号入力端子と前記制御端子との間に接続された第1キャパシタと、
電流信号が供給される電流信号入力端子と、
前記電流信号入力端子と前記制御端子との間に接続された第1スイッチと、
前記電流信号入力端子と前記第2端子との間に接続された第2スイッチと、
前記第2端子に入力端子が接続された出力制御スイッチと、
第2電源端子と前記出力制御スイッチの出力端子との間に接続された表示素子とを具備し、
前記表示装置の書き込み動作は、前記電圧信号入力端子を第1電位に設定するとともに前記出力制御スイッチを開き且つ前記第1及び第2スイッチを閉じて、前記第1及び第2端子間に映像信号としての電流を流し、次いで、第1スイッチを開き、それと同時またはその後、前記電圧信号入力端子を前記第1電位とは異なる第2電位に設定することを含んだ表示装置。 A display device comprising a plurality of pixels arranged in a matrix, wherein each of the plurality of pixels is
A voltage signal input terminal to which a voltage signal is supplied; and
A drive control element including a first terminal connected to the first power supply terminal, a control terminal, and a second terminal that outputs a current corresponding to a voltage therebetween;
A first capacitor connected between the voltage signal input terminal and the control terminal;
A current signal input terminal to which a current signal is supplied; and
A first switch connected between the current signal input terminal and the control terminal;
A second switch connected between the current signal input terminal and the second terminal;
An output control switch having an input terminal connected to the second terminal;
A display element connected between a second power supply terminal and an output terminal of the output control switch;
In the writing operation of the display device, the video signal is set between the first and second terminals by setting the voltage signal input terminal to a first potential, opening the output control switch, and closing the first and second switches. And then opening the first switch, and simultaneously or after that, setting the voltage signal input terminal to a second potential different from the first potential.
対向電極間に有機層を挟持した表示素子と、
前記表示素子と直列接続する薄膜トランジスタと、
前記薄膜トランジスタのドレインおよび前記表示素子間に接続される第1スイッチと、
前記薄膜トランジスタのゲートと定電位端子又は前記薄膜トランジスタのソースとを接続する第1キャパシタと、
前記薄膜トランジスタのゲートおよびドレイン間を接続する第2スイッチと、
前記薄膜トランジスタのドレインと信号入力端子とを接続する第3スイッチと、
前記薄膜トランジスタのゲートと前記第3スイッチの制御端子との間に接続される第2キャパシタとを備えることを特徴とする表示装置。 A display device comprising a plurality of pixels arranged in a matrix, wherein each of the plurality of pixels is
A display element having an organic layer sandwiched between opposing electrodes;
A thin film transistor connected in series with the display element;
A first switch connected between the drain and the display device of the thin film transistor,
A first capacitor connecting a gate of the thin film transistor and a constant potential terminal or a source of the thin film transistor ;
A second switch for connecting between the gate and drain of the thin film transistor;
A third switch connecting the drain of the thin film transistor and a signal input terminal;
Display device characterized by comprising a second capacitor that will be connected between the control terminal of the third switch and the gate of the thin film transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126537A JP4074264B2 (en) | 2003-12-03 | 2004-04-22 | Display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/015456 WO2004053825A1 (en) | 2002-12-06 | 2003-12-03 | Display, active matrix substrate and driving method |
JP2004126537A JP4074264B2 (en) | 2003-12-03 | 2004-04-22 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005165258A JP2005165258A (en) | 2005-06-23 |
JP4074264B2 true JP4074264B2 (en) | 2008-04-09 |
Family
ID=34737346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004126537A Expired - Fee Related JP4074264B2 (en) | 2003-12-03 | 2004-04-22 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4074264B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882536B2 (en) | 2006-06-19 | 2012-02-22 | セイコーエプソン株式会社 | Electronic circuit and electronic equipment |
-
2004
- 2004-04-22 JP JP2004126537A patent/JP4074264B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005165258A (en) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9293085B2 (en) | Pixel circuit which corrects variations in threshold voltage for a driving transistor and driving method thereof | |
JP4293262B2 (en) | Display device, display device driving method, and electronic apparatus | |
US8610695B2 (en) | Drive circuit and drive method of light emitting display apparatus | |
JP6124573B2 (en) | Display device | |
WO2006103797A1 (en) | Display device and method for driving same | |
TW200901131A (en) | Display apparatus, display-apparatus driving method and electronic equipment | |
KR20080057144A (en) | Display device, driving method of display device, and electronic apparatus | |
US20090278833A1 (en) | Display apparatus, display-apparatus driving method and eletronic instrument | |
JP2011135523A (en) | Drive circuit and display device | |
WO2016203841A1 (en) | Display device and electronic apparatus | |
KR20040094318A (en) | Display Apparatus | |
JP4831392B2 (en) | Pixel circuit and display device | |
KR20190044609A (en) | Display and electronic devices | |
US7746299B2 (en) | Display, array substrate, and method of driving display | |
US7573442B2 (en) | Display, active matrix substrate, and driving method | |
JP4501059B2 (en) | Pixel circuit and display device | |
JP4131659B2 (en) | Display device and driving method thereof | |
US7639215B2 (en) | El display having a blanking period, scanning period including precharge operation, and display period | |
JP4074264B2 (en) | Display device | |
KR20050032524A (en) | Active matrix type display apparatus | |
JP4044537B2 (en) | Display device and driving method thereof | |
US20060220577A1 (en) | Display and method of driving the same | |
JP2004361942A (en) | Active matrix type display device and its driving method | |
KR100865812B1 (en) | Display and method of driving the same | |
JP4581337B2 (en) | Pixel circuit, display device, and driving method of pixel circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |