JP4073692B2

JP4073692B2 - Probe card and manufacturing method thereof

Info

Publication number: JP4073692B2
Application number: JP2002076946A
Authority: JP
Inventors: 孝司表; 修谷口
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-03-19
Filing date: 2002-03-19
Publication date: 2008-04-09
Anticipated expiration: 2022-03-19
Also published as: JP2003270268A

Description

【０００１】
【発明の属する技術分野】
本発明は、プローブカード及びその製造方法に関し、より詳しくは、半導体集積回路装置や回路搭載基板等の電極や配線に接触させて測定信号を導くプローブピン(測定端子)を多数配設したプローブカード及びその製造方法に関する。
【０００２】
【従来の技術】
ウエハに回路を形成した半導体集積回路装置（以下、ＬＳＩ素子と称する。）やセラミック基板に回路を形成した回路搭載基板を効率よく評価するため、プローバが用いられている。プローバには、半導体集積回路装置や回路搭載基板等の電極や配線に接触させて測定信号を導くプローブピンを多数配設したプローブカードが設置される。より高密度化、大面積化されたＬＳＩ素子等に対してその特性を精密に評価する上で、プローブカードに対して以下のような要求がなされている。（１）高密度化された配線に対応できること、（２）大面積の評価対象に対応できること、（３）プローブピンの高さを調整することが可能であることなどである。
【０００３】
これらの要求を満たすために、図８（ｂ）に示すようなプローブカード１０２が提供されている。そのプローブカード１０２においては、高密度化された配線が形成され、かつ大面積の評価対象に対応できるようにするため、大面積の回路基板３上に、図８（ａ）に示す多数のプローブピン２が配設されたプローブ固定基板１０１を多数搭載している。そして、プローブ固定基板１０１の周辺の回路基板３上に配線パターン４の間隔を拡張して配線パターン４を引き出し、ボンディングワイヤ５によりプローブピン２と配線パターン４とを結線している。
【０００４】
また、そのプローブカード１０２においては、各プローブ固定基板１０１に配設されたプローブピン２の長さを長くすることにより、プローブピン２の弾性を利用してプローブピン２の高さのばらつきに影響されないようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来例のプローブカード１０２では、多数のプローブピン２が配設されたプローブ固定基板１０１を作成し、さらにそれを回路基板３に搭載し、さらにボンディングワイヤ５によりプローブピン２と配線パターン４とを結線するという作業が必要である。
【０００６】
従って、膨大な作成工程を必要とし、また、各部品を組み立てる際に精密さが要求されるため、歩留りの向上が図りにくく、コスト高になってしまう。
【０００７】
本発明は、上記従来例の問題点に鑑みて創作されたものであり、作成作業の容易性を確保しつつ、作成工程の簡略化を図ることができ、また、高密度な配線を有する大面積の評価対象に対応でき、さらにプローブピンの高さを調整することが可能であるプローブカード及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本願請求項１に記載のプローブカードは、第１の貫通孔及び第２の貫通孔を有するシリコン基板と、前記第１の貫通孔の側壁を含む前記シリコン基板表面に形成されたシリコン含有絶縁膜と、前記第１の貫通孔に充填された埋込み導体と、前記シリコン含有絶縁膜表面に形成されるとともに、一端側で前記埋込み導体と電気的導通がとられ、他端側の前記シリコン含有絶縁膜表面から離間した部分が前記第２の貫通孔を跨ぐプローブ導体とを有し、前記プローブ導体下の前記シリコン含有絶縁膜が、前記プローブ導体の前記離間した部分を支持していることを特徴とする。
【０００９】
本発明のプローブカードによれば、シリコン基板の表面にプローブ導体（プローブピン）が形成され、シリコン基板の貫通孔に充填された埋込み導体によりプローブ導体とシリコン基板裏面との電気的導通がとられた構造であるため、薄膜形成技術その他の半導体装置の製造技術を用いてプローブカードを作成することができる。
【００１０】
このため、そのプローブカードの作成作業の容易性を確保することができる。また、プローブ導体を大面積の基板に高密度に配設することができるので、高密度な配線が形成された大面積の評価対象に対してそのプローブ導体を適用することができる。また、基板上に直接複数のプローブ導体を作成できるので、作成工程の簡略化を図ることができる。
【００１１】
さらに、第２の貫通孔を跨ぐプローブ導体下のシリコン含有絶縁膜が、プローブ導体の離間した部分を支持する構成を有しているが、例えば、シリコン含有絶縁膜が形成されたシリコン基板に貫通孔を形成することで、表面に形成されたシリコン含有絶縁膜の歪みの開放を利用してシリコン含有絶縁膜により支持されたプローブ導体の他端側を持ち上げるようにすることができる。これにより、プローブ導体の高さを調整することが可能である。特に、プローブ導体個々に歪みを調整することにより、プローブ導体個々に高さ調節を行うことが可能となる。
【００１４】
本願請求項２記載のプローブカードは、前記基板の裏面に、前記埋込み導体と電気的導通がとられた、薄膜により形成された信号処理回路が設けられていることを特徴とする。
【００１５】
本発明によれば、プローブカードの基板として例えばシリコン基板を用いることができるため、通常プローバ側に設置されるコイルやキャパシタなどが多い信号処理回路をプローブカードの基板裏面に、例えば半導体装置の製造技術を用いて、薄膜により形成することができる。このように信号処理回路をプローブカード側に設けることにより、プローバに測定信号を入力する前に必要な信号処理、例えば測定信号に重畳したノイズの除去などをプローブカード側で行うことができる。従って、プローバ側の回路構成を簡略化することができる。
【００１６】
本願請求項３記載のプローブカードは、前記第２の貫通孔に熱膨張する樹脂が埋め込まれてなることを特徴とする。
【００１７】
本発明によれば、第２の貫通孔を跨ぐプローブ導体下のシリコン含有絶縁膜が、プローブ導体の離間した部分を支持する構成と、第２の貫通孔に熱膨張する樹脂が埋め込まれた構成を有しているため、上述した歪みの開放を利用するとともに、樹脂の熱膨張を利用することで、プローブピンをより高く持ち上げることができ、しかもプローブピンの機械的強度を向上させることができる。
【００１８】
本願請求項４記載のプローブカードの製造方法は、シリコン基板の表面に熱酸化により第１のシリコン酸化膜を形成する工程と、前記シリコン基板を裏面からエッチングして前記第１のシリコン酸化膜が底部に露出する第１及び第２の貫通孔を形成する工程と、熱酸化により前記第１及び第２の貫通孔の側壁に第２のシリコン酸化膜を形成する工程と、前記シリコン基板の表面に前記第１及び第２の貫通孔の上を通る帯状のプローブ導体を形成する工程と、前記第１の貫通孔の底部の第１のシリコン酸化膜を除去し、前記プローブ導体を露出する工程と、前記第１の貫通孔に導体を充填し、前記プローブ導体の一端で該プローブ導体と電気的導通をとる工程と、前記第２の貫通孔の上の前記プローブ導体とその周辺部をマスクで覆い、該マスクを介して前記第１のシリコン酸化膜をエッチングして、前記プローブ導体下の第２の貫通孔上に帯状の前記第１のシリコン酸化膜を形成し、かつ該帯状の第１のシリコン酸化膜を前記第２の貫通孔の片側縁部で固定し、他側縁部で切り離すことにより、該第１のシリコン酸化膜の歪みを開放して前記プローブ導体の他端側を持ち上げる工程とを有することを特徴とする。
【００１９】
本発明によれば、半導体装置の製造技術を用いてプローブ導体と、埋込み導体を充填したビアとを形成することができ、また、半導体装置の製造技術を用いて、プローブ導体の他端側を持ち上げる手段も形成することができる。
【００２０】
これにより、作成作業の容易性を確保しつつ、作成工程の簡略化を図ることができる。また、半導体装置の製造技術により大面積のシリコン基板上に微細化、高密度化を図りつつ、プローブピンを形成することができるので、製造されたプローブピンを高密度な配線が形成された大面積の評価対象に適用することができる。さらに、第１のシリコン酸化膜の歪みを開放してプローブピンとなるプローブ導体の他端側を持ち上げる工程を有している。従って、第１のシリコン酸化膜の形成条件や厚さ、幅、長さなどを選択して歪みを調整することにより、製造されたプローブピンの高さを調整することが可能である。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
（第１の実施の形態）
図１（ａ）は、本発明の第１の実施の形態である、多数のプローブピンを配設したプローブカードの構成を示す斜視図である。図１（ｂ）は、一チップの半導体集積回路装置に対応するプローブピンの集合の一単位を示す上面図である。図１（ｃ）は同じく図１（ｂ）のＩ−Ｉ線断面図である。
【００２３】
この実施の形態のプローブカードは、図１（ａ）に示すように、一チップの半導体集積回路装置に対応するプローブピンの集合の一単位１１２が基板１１に複数配設されている。基板１１として、この実施の形態では厚さ約６００μｍのシリコン基板を用いている。或いは、シリコン基板の代わりにセラミック基板を用いてもよい。
【００２４】
プローブピンの集合の一単位１１２は以下のような構成を有している。図１（ｂ）、（ｃ）に示すように、シリコン基板１１の表面に５本のプローブピン（プローブ導体）１４が形成されている。プローブピン１４は、それぞれ本体３１ａと、半導体集積回路装置等と接触する接触部３１ｂとを有している。本体３１ａは膜厚５乃至４０μｍの銅膜からなり、接触部３１ｂは高さ４０μｍ程度の銅などからなる。
【００２５】
プローブピン５本は、左側で本体３１ａが固定されたもの２本と、右側で本体３１ａが固定されたもの３本とからなり、左右それぞれ接触部３１ｂ側が向き合うように、かつ左右の接触部３１ｂが交互に並ぶように配置されている。そのピッチはおよそ５００μｍとなっている。
【００２６】
各プローブピン１４の下のシリコン基板１１に、円形状の第１の貫通孔１３ａと四角形状の第２の貫通孔１３ｂが形成されている。第１の貫通孔１３ａは直径およそ５０μｍを有し、第２の貫通孔１３ｂは一辺がおよそ５０μｍを有している。各プローブピン１４はそれらの第１及び第２の貫通孔１３ａ、１３ｂの上を通っている。
【００２７】
第１の貫通孔１３ａには、シリコン酸化膜１２ｂを介して基板１１と絶縁された銅などからなる埋込み導体１５が充填されている。プローブピン１４は接触部３１ｂ側と反対側（一端側）で埋込み導体１５と電気的導通がとられ、固定されている。一方、プローブピン１４の接触部３１ｂ側（他端側）は、プローブピン１４の接触部３１ｂ側を持ち上げる手段１２ａにより持ち上げられている。
【００２８】
プローブピン１４の接触部３１ｂ側を持ち上げる手段１２ａは、プローブピン１４下の第２の貫通孔１３ｂを跨いでいた帯状のシリコン酸化膜（シリコン含有絶縁膜）１２ａにより構成されている。シリコン酸化膜１２ａの膜厚は５００乃至１０００ｎｍ程度である。
【００２９】
持ち上げる力はシリコン酸化膜１２ａの成膜時に生じた歪みの開放を利用している。第２の貫通孔１３ｂを跨いでいた帯状のシリコン酸化膜１２ａを、プローブピン１４の下の第２の貫通孔１３ｂの縁部のうち接触部３１ｂ側の縁部で切り離すことにより、シリコン酸化膜１２ａの歪みを開放し、その開放された歪みによりプローブピン１４の接触部３１ｂ側を持ち上げている。
【００３０】
更に、基板１１の裏面には、膜厚１．５乃至２μｍ程度のシリコン酸化膜１２ｂが形成されている。その上に信号処理回路への電気的接続部１６が設けられている。電気的接続部１６は銅又は白金の薄膜で形成され、埋込み導体１５と電気的導通がとられている。
【００３１】
上記の第１の実施の形態のプローブカードは、基板１１の表面に薄膜からなる複数のプローブピン１４が形成され、基板１１の第１の貫通孔１３ａに充填された埋込み導体１５によりプローブピン１４と基板１１裏面の電気的接続部１６との電気的導通がとられた構造を有する。
【００３２】
従って、薄膜形成技術その他の半導体装置の製造技術を用いてプローブカード１１１を作成することができるため、プローブカード１１１の作成作業は容易となる。また、シリコン基板１１として例えばウエハを用いることでプローブピン１４を大面積の基板１１に高密度に配設することができ、このため、高密度な配線が形成された大面積の評価対象に対してそのプローブピン１４を適用可能である。さらに、基板１１上に直接複数のプローブピン１４を作成できるので、作成工程の簡略化を図ることができる。さらに、プローブピン１４の接触部３１ｂ側を持ち上げる手段を有するので、プローブピン１４の高さを調整することが可能である。
【００３３】
（第２の実施の形態）
次に、本発明の第２の実施の形態であるプローブカード１１１の構造について説明する。
【００３４】
第１の実施の形態と異なるところは、基板１１の裏面に、信号処理回路への電気的接続部１６の代わりに、信号処理回路自体が設けられていることである。
【００３５】
信号処理回路は、プローバに測定信号を入力する前に必要な信号処理、例えば測定信号に重畳したノイズの除去などを行う回路で、図２（ａ）、（ｂ）に示すようなコイルやキャパシタなどからなり、通常プローバ側に設置される。この発明では、プローブカード１１１の基板として例えばシリコン基板１１を用いることができるため、プローブカードの基板１１の裏面に、例えば半導体装置の製造技術を用いて、薄膜により信号処理回路を形成することができる。コイルは、例えば帯状の導電体薄膜を信号経路に形成し、或いはボンディングワイヤを信号経路に取り付けることにより作成でき、キャパシタは、例えば絶縁膜を導電膜で挟む構造を信号経路に形成することにより作成できる。
【００３６】
このように信号処理回路をプローブカード１１１側に設けることにより、プローバに測定信号を入力する前に必要な信号処理をプローブカード１１１側で行うことができる。従って、プローバ側の回路構成を簡略化することができる。
【００３７】
（第３の実施の形態）
次に、本発明の第３の実施の形態であるプローブカードの構造について図３（ａ）を参照して説明する。図３（ａ）は第３の実施の形態であるプローブカードの構造を示す断面図である。
【００３８】
第１の実施の形態と異なるところは、図３（ａ）に示すように、プローブ導体１４の接触部３１ｂ側を持ち上げる手段として、シリコン酸化膜１２ａの歪みの開放を利用したものとともに、第２の貫通孔１３ｂに充填された熱膨張樹脂１７の熱膨張を利用したものを用いている点である。熱膨張樹脂１７の材料としてシリコン系の樹脂を用いることができる。
【００３９】
この第３の実施の形態によれば、シリコン酸化膜１２ａの歪みの開放を利用するとともに、この熱膨張樹脂１７の熱膨張を利用することで、プローブピン１４をより高く持ち上げることができ、しかもプローブピン１４の機械的強度を向上させることができる。
【００４０】
（第４の実施の形態）
次に、本発明の第４の実施の形態であるプローブカードの構造について図３（ｂ）を参照して説明する。図３（ｂ）は第４の実施の形態であるプローブカードの構造を示す断面図である。
【００４１】
第１の実施の形態と異なるところは、プローブピン１４の接触部３１ｂ側を持ち上げる手段として、図３（ｂ）に示すように、シリコン酸化膜１２ａの歪みの開放を利用したものとともに、プローブピン１４の表面に熱収縮樹脂膜１８が設けられている点である。
【００４２】
この構造は、例えば銅膜の表面に塗布法により熱収縮樹脂膜１８を形成してパターニングすることにより作成される。プローブピン１４を作成後に加熱することにより熱収縮樹脂膜１８が収縮し、プローブピン１４が持ち上げられる。
【００４３】
以上のように、第４の実施の形態によれば、プローブピン１４をより高く持ち上げることができる。
【００４４】
（第５の実施の形態）
次に、本発明の第５の実施の形態のプローブカードの構造について図３（ｃ）を参照して説明する。図３（ｃ）は第５の実施の形態であるプローブカードの構造を示す断面図である。
【００４５】
第１の実施の形態と異なるところは、プローブピン１４の接触部３１ｂ側を持ち上げる手段として、図３（ｃ）に示すように、シリコン酸化膜１２ａの歪みの開放を利用したものとともに、プローブ導体１４の表面に形状記憶合金膜１９が設けられている点である。
【００４６】
この構造は、例えば銅膜の表面にスパッタ法などにより形状記憶合金膜１９を形成してパターニングすることにより作成される。プローブピン１４を作成後に形状記憶合金膜１９に形状記憶処理を行い、安定な状態で形状記憶合金膜１９の両端が上に持ち上がるような「く」の字型に変形するようにする。これにより、プローブピン１４が持ち上げられる。また、形状記憶処理の変形量を調節することで、プローブピン１４の高さを調整することができる。
【００４７】
以上のように、第５の実施の形態によれば、プローブピン１４をより高く持ち上げることができるとともに、プローブピン１４の高さ調節も可能となる。
【００４８】
（第６の実施の形態）
次に、本発明の第６の実施の形態のプローブカードの構造について図３（ｄ）を参照して説明する。図３（ｄ）は第６の実施の形態であるプローブカードの構造を示す断面図である。
【００４９】
第１の実施の形態と異なるところは、プローブピン１４の接触部３１ｂ側を持ち上げる手段として、図３（ｄ）に示すように、シリコン酸化膜１２ａの歪みの開放を利用したものとともに、プローブピン１４の一部が形状記憶合金膜１９ａから形成されている点である。
【００５０】
第５の実施の形態と同様な形状記憶処理を行うことにより、プローブピン１４が持ち上げられ、また、プローブピン１４の高さを調整することができる。
【００５１】
以上のように、第６の実施の形態によれば、プローブピン１４をより高く持ち上げることができるとともに、プローブピン１４の高さ調節も可能となる。
【００５２】
なお、上記では、プローブピン１４の一部を形状記憶合金膜１９ａで構成しているが、プローブ導体１４全体を形状記憶合金膜で作成することもできる。
【００５３】
（第７の実施の形態）
次に、本発明の第７の実施の形態であるプローブカードの構造について図４（ａ）を参照して説明する。図４（ａ）は第７の実施の形態であるプローブカードの構造を示す断面図である。
【００５４】
第１の実施の形態と異なるところは、プローブピン１４の接触部３１ｂ側を持ち上げる手段として、図４（ａ）に示すように、シリコン酸化膜１２ａの歪みの開放を利用したものとともに、プローブピン１４下の基板１１に設けられた第２の貫通孔１３ｂにネジ２０が設置されてなる。図中、符号２１ａ、２１ｂはスプリングである。
【００５５】
以上のように、第７の実施の形態によれば、第２の貫通孔１３ｂに設置されたネジ２０により、一つ一つのプローブピン１４の高さの調整が可能となる。しかも、プローブピン１４の機械的強度を向上させることができる。
【００５６】
（第８の実施の形態）
次に、本発明の第８の実施の形態であるプローブカードの構造について図４（ｂ）を参照して説明する。図４（ｂ）は第８の実施の形態であるプローブカードの構造を示す断面図である。
【００５７】
第１の実施の形態と異なるところは、プローブピン１４の接触部３１ｂ側を持ち上げる手段として、図４（ｂ）に示すように、シリコン酸化膜１２ａの歪みの開放を利用したものとともに、プローブ導体１４下の基板１１に設けられた第２の貫通孔１３ｂにアクチュエータ２２が設置されている点である。
【００５８】
アクチュエータ２２は、第１及び第２の電極板が圧電体を挟んで交互に積層されているような構造を有する。第１及び第２の電極板に正或いは負の電圧を印加することで伸縮を制御することができ、印加電圧の大小により伸縮の大きさを制御することができる。
【００５９】
以上のように、第８の実施の形態によれば、第２の貫通孔１３ｂに設置されたアクチュエータ２２により、一つ一つのプローブピン１４の高さの調整が可能となる。しかも、プローブピン１４の機械的強度を向上させることができる。
【００６０】
（第９の実施の形態）
次に、本発明の第９の実施の形態であるプローブカードの製造方法について図５（ａ）乃至（ｅ）、図６（ａ）、（ｂ）を参照して説明する。
【００６１】
図５（ａ）乃至（ｅ）、図６（ａ）、（ｂ）は第９の実施の形態であるプローブカードの製造方法を示す断面図であり、この製造方法により図３（ａ）に示す構造のプローブカードを作成する。
【００６２】
第９の実施の形態のプローブカードの製造方法は、まず、図５（ａ）に示すように、厚さ約６００μｍ程度のシリコン基板１１の表面に熱酸化により膜厚約５００乃至１０００ｎｍ程度の第１のシリコン酸化膜１２ａを形成する。
【００６３】
次いで、図５（ｂ）に示すように、シリコン基板１１の裏面にフォトレジスト膜のマスクを形成し、このマスク用いてシリコン基板１１を裏面から選択的にエッチングして、第１のシリコン酸化膜１２ａが底部に露出する直径５０μｍの円形状の第１の貫通孔１３ａと一辺が５０μｍの四角形状の第２の貫通孔１３ｂを形成する。エッチングは、ＩＣＰ（Inductively Coupled Plasma）装置のエッチング室内に反応ガスとしてＣ₄Ｆ₈とＳＦ₆とを交互に導入し、３００分間保持することにより行う。図７（ａ）に第２の貫通孔１３ｂの拡大断面写真を示す。
【００６４】
次に、図５（ｃ）に示すように、温度１０００℃、３時間の条件で熱酸化し、第１及び第２の貫通孔１３ａ、１３ｂの側壁及び基板１１裏面に膜厚１．５乃至２μｍの第２のシリコン酸化膜１２ｂを形成する。このとき、第２の貫通孔１３ｂの側壁を酸化することにより、第１のシリコン酸化膜１２ａの歪み量はさらに大きくなる。
【００６５】
次いで、図５（ｄ）に示すように、メッキ法によりシリコン基板１１の表面に膜厚３０乃至４０μｍの銅膜を形成した後、パターニングして、第１及び第２の貫通孔１３ａ、１３ｂの上を通る幅３０乃至４０μｍの帯状のプローブピン（プローブ導体）１４を形成する。
【００６６】
次に、図５（ｅ）に示すように、第１の貫通孔１３ａの底部の第１のシリコン酸化膜１２ａを除去し、プローブピン１４を露出する。
【００６７】
次いで、第１の貫通孔１３ａに導体１５を充填し、プローブピン１４の一端でプローブピン１４と電気的導通をとる。続いて、基板裏面に銅膜又は白金膜を形成した後、パターニングして電気的接続部１６を形成する。なお、このときに電気的接続部１６の代わりに、ノイズ除去のためのコイルやキャパシタンスからなる信号処理回路を薄膜より形成してもよい。
【００６８】
次いで、第２の貫通孔１３ｂに熱膨張性樹脂１７を充填する。
【００６９】
次に、第２の貫通孔１３ｂの上のプローブピン１４とその周辺部を図示しないマスクで覆い、マスクを介して第１のシリコン酸化膜１２ａをエッチングして、図６（ａ）に示すように、プローブピン１４下の第２の貫通孔１３ｂ上に帯状の第１のシリコン酸化膜１２ａを形成する。同時に、プローブピン１４下の第２の貫通孔１３ｂの両縁部のうち、プローブピン１４の固定部側の縁部で固定し、プローブピン１４の接触部３１ｂ側の縁部で、帯状の第１のシリコン酸化膜１２ａを切り離すことにより、第１のシリコン酸化膜１２ａの歪みを開放してプローブピン１４の接触部３１ｂ側を持ち上げる。図７（ｂ）にプローブピン１４の固定部側の第２の貫通孔１３ｂの拡大断面写真を示す。
【００７０】
次に、加熱することにより、図６（ｂ）に示すように、熱膨張性樹脂１７を膨張させる。これにより、膨張した熱膨張性樹脂１７がプローブピン１４を下から押し上げる結果、プローブピン１４はより高く持ち上げられる。以上により、プローブカード１１１が完成する。
【００７１】
以上のように、第９の実施の形態によれば、半導体装置の製造技術を用いてプローブピン１４と、埋込み導体１５を充填した第１の貫通孔１３ａとを形成することができ、また、半導体装置の製造技術を用いて、プローブピン１４の接触部３１ｂ側を持ち上げる手段１２ａも形成することができる。これにより、作成作業の容易性を確保しつつ、作成工程の簡略化を図ることができる。
【００７２】
また、半導体装置の製造技術により大面積のシリコン基板１１上に微細化、高密度化を図りつつ、プローブピン１４を形成することができるので、製造されたプローブピン１４を高密度な配線が形成された大面積の評価対象に適用することができる。
【００７３】
さらに、第１のシリコン酸化膜１２ａの歪みを開放してプローブピン１４の接触部３１ｂ側を持ち上げる工程を有している。従って、第１のシリコン酸化膜１２ａの形成条件や厚さ、幅、長さなどを選択して歪みを調整することにより、製造されたプローブピン１４の高さを調整することが可能である。
【００７４】
以上、実施の形態によりこの発明を具体的に説明したが、この発明は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【００７５】
例えば、上記では、プローブカード１１１の基板としてシリコン基板１１を用いているが、セラミック基板を用いることもできる。
【００７６】
また、一チップの半導体集積回路装置に対応する一単位のプローブピン１４の集合を５本としているが、これに限られず、任意の本数とすることができる。
【００７７】
また、プローブピン１４の集合の一単位の配置も、図１（ａ）の配置に限られるものではなく、それを任意に設計することができる。
【００７８】
また、プローブカード１１１を構成する各要素の寸法も、上記説明した範囲に限られず、任意に設計することができる。
【００７９】
(付記１) 複数の第１の貫通孔を有する基板と、
前記第１の貫通孔に充填された埋込み導体と、
前記基板の表面に形成されて一端側で前記埋込み導体と電気的導通がとられた複数のプローブ導体と、
前記プローブ導体の他端側を持ち上げる手段とを有することを特徴とするプローブカード。
【００８０】
(付記２) 前記基板はシリコン基板又はセラミック基板であることを特徴とする付記１記載のプローブカード。
【００８１】
(付記３) 前記基板の裏面に、前記埋込み導体と電気的導通がとられた信号処理回路が設けられていることを特徴とする付記１又は２記載のプローブカード。
【００８２】
(付記４) 前記基板の裏面に、前記埋込み導体と電気的導通がとられた信号処理回路への電気的接続部が設けられていることを特徴とする付記１又は２記載のプローブカード。
【００８３】
(付記５) 前記プローブ導体の他端側を持ち上げる手段は、
前記プローブ導体下の基板に設けられた第２の貫通孔にアクチュエータが設置されてなることを特徴とする付記１乃至４の何れか一に記載のプローブカード。
【００８４】
(付記６) 前記プローブ導体の他端側を持ち上げる手段は、
前記プローブ導体下の基板に設けられた第２の貫通孔にネジが設置されてなることを特徴とする付記１乃至４の何れか一に記載のプローブカード。
【００８５】
(付記７) 前記プローブ導体の他端側を持ち上げる手段は、
前記プローブ導体下の基板に設けられた第２の貫通孔に熱膨張する樹脂が埋め込まれてなることを特徴とする付記１乃至４の何れか一に記載のプローブカード。
【００８６】
(付記８) 前記プローブ導体の他端側を持ち上げる手段は、
前記プローブ導体の表面に熱収縮する樹脂、又は形状記憶合金が設けられてなることを特徴とする付記１乃至４の何れか一に記載のプローブカード。
【００８７】
(付記９) 前記プローブ導体の他端側を持ち上げる手段は、
前記プローブ導体の一部又は全体が形状記憶合金から形成されてなることを特徴とする付記１乃至４の何れか一に記載のプローブカード。
【００８８】
(付記１０) 前記基板はシリコン基板であり、
前記プローブ導体の他端側を持ち上げる手段は、前記プローブ導体下のシリコン基板表面に形成されたシリコン含有絶縁膜の歪みの開放を利用したものであることを特徴とする付記１乃至９の何れか一に記載のプローブカード。
【００８９】
(付記１１) シリコン基板の表面に熱酸化により第１のシリコン酸化膜を形成する工程と、
前記シリコン基板を裏面からエッチングして前記第１のシリコン酸化膜が底部に露出する第１及び第２の貫通孔を形成する工程と、
熱酸化により前記第１及び第２の貫通孔の側壁に第２のシリコン酸化膜を形成する工程と、
前記シリコン基板の表面に前記第１及び第２の貫通孔の上を通る帯状のプローブ導体を形成する工程と、
前記第１の貫通孔の底部の第１のシリコン酸化膜を除去し、前記プローブ導体を露出する工程と、
前記第１の貫通孔に導体を充填し、前記プローブ導体の一端で該プローブ導体と電気的導通をとる工程と、
前記第２の貫通孔の上の前記プローブ導体とその周辺部をマスクで覆い、該マスクを介して前記第１のシリコン酸化膜をエッチングして、前記プローブ導体下の第２の貫通孔上に帯状の前記第１のシリコン酸化膜を形成し、かつ該帯状の第１のシリコン酸化膜を前記第２の貫通孔の片側縁部で固定し、他側縁部で切り離すことにより、該第１のシリコン酸化膜の歪みを開放して前記プローブ導体の他端側を持ち上げる工程と
を有することを特徴とするプローブカードの製造方法。
【００９０】
(付記１２) 前記プローブ導体下の第２の貫通孔上に帯状形状の前記第１のシリコン酸化膜を形成し、かつ該帯状形状の第１のシリコン酸化膜を前記第２の貫通孔の片側縁部で固定し、他側縁部で切り離すことにより、該第１のシリコン酸化膜の歪みを開放して前記プローブ導体の他端側を持ち上げる工程の前に、前記第２の貫通孔に樹脂を充填する工程を有することを特徴とする付記１１記載のプローブカードの製造方法。
【００９１】
(付記１３) 前記基板の裏面に、前記埋込み導体と電気的導通がとられた信号処理回路を薄膜により形成する工程を有することを特徴とする付記１１又は１２記載のプローブカードの製造方法。
【００９２】
(付記１４) 前記基板の裏面に、前記埋込み導体と電気的導通がとられた信号処理回路への電気的接続部を形成する工程を有することを特徴とする付記１１又は１２記載のプローブカードの製造方法。
【００９３】
【発明の効果】
以上説明したように、本発明によれば、基板の表面に複数のプローブ導体（プローブピン）が形成され、基板の貫通孔に充填された埋込み導体によりプローブ導体と基板裏面との電気的導通がとられた構造であるため、薄膜形成技術その他の半導体装置の製造技術を用いてプローブカードを作成することができる。
【００９４】
このため、そのプローブカードの作成作業の容易性を確保することができる。また、プローブ導体を大面積の基板に高密度に配設することができるので、高密度な配線が形成された大面積の評価対象に対してそのプローブ導体を適用することができる。また、基板上に直接複数のプローブ導体を作成できるので、作成工程の簡略化を図ることができる。
【００９５】
さらに、プローブ導体の接触部側を持ち上げる手段を有するので、プローブ導体の高さを調整することが可能である。特に、プローブ導体個々にそれを持ち上げる手段を備えることにより、プローブ導体個々に高さ調節を行うことが可能となる。
【００９６】
また、本発明によれば、通常プローバ側に設置されるコイルやキャパシタなどが多い信号処理回路をプローブカードの基板裏面に薄膜により形成している。このため、プローバに測定信号を入力する前に必要な信号処理をプローブカード側で行うことができるので、プローバ側の回路構成を簡略化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のプローブカード全体の構成を示す斜視図であり、同図（ｂ）はプローブカード内のプローブピンの集合の一単位を示す上面図であり、同図（ｃ）は同図（ｂ）のＩ−Ｉ線に沿う断面図である。
【図２】（ａ）、（ｂ）は本発明の第２の実施の形態のプローブカードに設けられた信号処理回路の構成を示す図である。
【図３】（ａ）は本発明の第３の実施の形態のプローブカードの構成を示す断面図である。（ｂ）は本発明の第４の実施の形態のプローブカードの構成を示す断面図である。（ｃ）は本発明の第５の実施の形態のプローブカードの構成を示す断面図である。（ｄ）は本発明の第６の実施の形態のプローブカードの構成を示す断面図である。
【図４】（ａ）は本発明の第７の実施の形態のプローブカードの構成を示す断面図である。（ｂ）は本発明の第８の実施の形態のプローブカードの構成を示すである。
【図５】（ａ）乃至（ｅ）は本発明の第９の実施の形態のプローブカードの製造方法を示す断面図（その１）である。
【図６】（ａ）乃至（ｅ）は本発明の第９の実施の形態のプローブカードの製造方法を示す断面図（その２）である。
【図７】（ａ）、（ｂ）は本発明の実施の形態のプローブカードの製造工程途中の断面を示す写真である。
【図８】（ａ）は、従来例のプローブ固定基板を示す斜視図であり、（ｂ）は同じくプローブカード全体の構成を示す斜視図である。
【符号の説明】
１１シリコン基板、
１２ａ、１２ｂシリコン酸化膜、
１３ａ第１の貫通孔、
１３ｂ第２の貫通孔、
１４プローブピン（プローブ導体）、
１５埋込み導体、
１６電気的接続導体、
１７熱膨張樹脂、
１８熱収縮樹脂、
１９、１９ａ形状記憶合金膜、
２０ネジ、
２１ａ、２１ｂ
２２アクチュエータ、
３１ａ本体、
３１ｂ接触部、
１１１プローブカード、
１１２プローブピンの集合の一単位。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a probe card and a method for manufacturing the same, and more specifically, a probe card in which a large number of probe pins (measurement terminals) that guide measurement signals by bringing them into contact with electrodes or wirings of a semiconductor integrated circuit device or a circuit mounting substrate are arranged. And a manufacturing method thereof.
[0002]
[Prior art]
A prober is used to efficiently evaluate a semiconductor integrated circuit device (hereinafter referred to as an LSI element) in which a circuit is formed on a wafer and a circuit mounting substrate in which a circuit is formed on a ceramic substrate. The prober is provided with a probe card in which a large number of probe pins are arranged so as to be brought into contact with electrodes and wirings of a semiconductor integrated circuit device, a circuit mounting board, and the like to guide measurement signals. In order to accurately evaluate the characteristics of LSI elements and the like with higher density and larger area, the following demands are made on probe cards. (1) It can cope with high-density wiring, (2) It can cope with an evaluation object of a large area, (3) It is possible to adjust the height of the probe pin.
[0003]
In order to satisfy these requirements, a probe card 102 as shown in FIG. 8B is provided. In the probe card 102, a high-density wiring is formed and a large number of probes shown in FIG. A large number of probe fixing substrates 101 provided with pins 2 are mounted. The distance between the wiring patterns 4 is extended on the circuit board 3 around the probe fixing substrate 101, the wiring pattern 4 is drawn out, and the probe pins 2 and the wiring pattern 4 are connected by the bonding wires 5.
[0004]
Further, in the probe card 102, by increasing the length of the probe pin 2 disposed on each probe fixing substrate 101, the elasticity of the probe pin 2 is used to affect the variation in the height of the probe pin 2. I'm trying not to be.
[0005]
[Problems to be solved by the invention]
However, in the probe card 102 of the conventional example, the probe fixing substrate 101 on which a large number of probe pins 2 are arranged is prepared, and further mounted on the circuit substrate 3, and further, the probe pins 2 and the wiring patterns 4 are bonded by the bonding wires 5. It is necessary to connect the two.
[0006]
Therefore, an enormous production process is required, and precision is required when assembling each part. Therefore, it is difficult to improve the yield and the cost is increased.
[0007]
The present invention was created in view of the above-described problems of the conventional example, can simplify the creation process while ensuring the ease of the creation work, and has a high density wiring. It is an object of the present invention to provide a probe card that can correspond to an area evaluation target and that can adjust the height of a probe pin and a method for manufacturing the probe card.
[0008]
[Means for Solving the Problems]
  The probe card according to claim 1 of the present application has a first through hole.And second through holeHavesiliconA substrate,A silicon-containing insulating film formed on the surface of the silicon substrate including a side wall of the first through hole;A buried conductor filled in the first through hole;The silicon-containing insulating filmFormed on the surface and electrically connected to the buried conductor at one end.A portion spaced from the surface of the silicon-containing insulating film on the other end side straddles the second through hole.A probe conductor;The silicon-containing insulating film under the probe conductor supports the spaced apart portions of the probe conductor.It is characterized by that.
[0009]
  According to the probe card of the present invention,siliconSubstrateProbe conductor on the surface(Probe pin) is formed,siliconThe probe conductor is embedded by the embedded conductor filled in the through hole of the boardsiliconSince it has a structure in which electrical continuity with the back surface of the substrate is taken, a probe card can be produced by using a thin film formation technique or other semiconductor device manufacturing techniques.
[0010]
For this reason, the ease of creation of the probe card can be ensured. Further, since the probe conductor can be disposed on the large-area substrate with high density, the probe conductor can be applied to a large-area evaluation object on which high-density wiring is formed. Moreover, since a plurality of probe conductors can be created directly on the substrate, the creation process can be simplified.
[0011]
  further,The silicon-containing insulating film under the probe conductor straddling the second through-hole has a structure that supports the spaced apart portion of the probe conductor. For example, the through-hole is formed in the silicon substrate on which the silicon-containing insulating film is formed. By forming, the other end side of the probe conductor supported by the silicon-containing insulating film can be lifted using the strain relief of the silicon-containing insulating film formed on the surface. ThisIt is possible to adjust the height of the probe conductor. In particular,By adjusting the strain for each probe conductor,It becomes possible to adjust the height of each probe conductor.
[0014]
  Claim of this application2The probe card described is characterized in that a signal processing circuit formed of a thin film, which is electrically connected to the embedded conductor, is provided on the back surface of the substrate.
[0015]
According to the present invention, since a silicon substrate, for example, can be used as the probe card substrate, a signal processing circuit having a large number of coils, capacitors, etc., usually installed on the prober side, is provided on the back surface of the probe card substrate, for example, a semiconductor device manufacturing Using technology, it can be formed by a thin film. By providing the signal processing circuit on the probe card side in this way, signal processing necessary before inputting the measurement signal to the prober, for example, removal of noise superimposed on the measurement signal, can be performed on the probe card side. Therefore, the circuit configuration on the prober side can be simplified.
[0016]
  Claim of this application3The described probe card isA resin that thermally expands is embedded in the second through hole.It is characterized by that.
[0017]
  According to the present invention,Since the silicon-containing insulating film under the probe conductor straddling the second through-hole has a configuration for supporting the spaced apart portion of the probe conductor and a configuration in which a thermally expanding resin is embedded in the second through-hole. By utilizing the above-described strain relief and utilizing the thermal expansion of the resin, the probe pin can be lifted higher, and the mechanical strength of the probe pin can be improved.
[0018]
  Claim of this application4The method for manufacturing a probe card described above includes a step of forming a first silicon oxide film on the surface of a silicon substrate by thermal oxidation, and the silicon substrate is etched from the back surface so that the first silicon oxide film is exposed at the bottom. A step of forming first and second through holes, a step of forming a second silicon oxide film on the side walls of the first and second through holes by thermal oxidation, and the first on the surface of the silicon substrate. And forming a band-shaped probe conductor passing over the second through-hole, removing the first silicon oxide film at the bottom of the first through-hole, exposing the probe conductor, and Filling a through hole with one conductor and establishing electrical continuity with the probe conductor at one end of the probe conductor; covering the probe conductor over the second through hole and its periphery with a mask; Before through the mask The first silicon oxide film is etched to form the band-shaped first silicon oxide film on the second through hole under the probe conductor, and the band-shaped first silicon oxide film is formed on the second through-hole. Fixing the first side edge of the through-hole and separating the other side edge to release the distortion of the first silicon oxide film and lift the other end of the probe conductor. To do.
[0019]
According to the present invention, the probe conductor and the via filled with the embedded conductor can be formed by using the semiconductor device manufacturing technique, and the other end side of the probe conductor can be formed by using the semiconductor device manufacturing technique. Lifting means can also be formed.
[0020]
Thereby, the creation process can be simplified while ensuring the ease of the creation work. In addition, since the probe pins can be formed on a silicon substrate having a large area while miniaturizing and increasing the density by a semiconductor device manufacturing technique, the manufactured probe pins are formed with high-density wiring. It can be applied to the area evaluation target. Further, the method includes a step of lifting the other end side of the probe conductor to be a probe pin by releasing the distortion of the first silicon oxide film. Therefore, it is possible to adjust the height of the manufactured probe pin by adjusting the strain by selecting the formation conditions, thickness, width, length, etc. of the first silicon oxide film.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
(First embodiment)
FIG. 1A is a perspective view showing a configuration of a probe card having a large number of probe pins, which is a first embodiment of the present invention. FIG. 1B is a top view showing one unit of a set of probe pins corresponding to a one-chip semiconductor integrated circuit device. FIG.1 (c) is the II sectional view taken on the line of FIG.1 (b).
[0023]
In the probe card of this embodiment, as shown in FIG. 1A, a plurality of units 112 of a set of probe pins corresponding to a one-chip semiconductor integrated circuit device are arranged on a substrate 11. In this embodiment, a silicon substrate having a thickness of about 600 μm is used as the substrate 11. Alternatively, a ceramic substrate may be used instead of the silicon substrate.
[0024]
One unit 112 of the set of probe pins has the following configuration. As shown in FIGS. 1B and 1C, five probe pins (probe conductors) 14 are formed on the surface of the silicon substrate 11. Each of the probe pins 14 includes a main body 31a and a contact portion 31b that comes into contact with the semiconductor integrated circuit device or the like. The main body 31a is made of a copper film having a thickness of 5 to 40 μm, and the contact portion 31b is made of copper having a height of about 40 μm.
[0025]
The five probe pins consist of two ones with the main body 31a fixed on the left side and three ones with the main body 31a fixed on the right side, with the left and right contact portions 31b facing each other, and the left and right contact portions 31b. Are arranged alternately. The pitch is about 500 μm.
[0026]
A circular first through hole 13a and a square second through hole 13b are formed in the silicon substrate 11 under each probe pin 14. The first through hole 13a has a diameter of about 50 μm, and the second through hole 13b has a side of about 50 μm. Each probe pin 14 passes over the first and second through holes 13a and 13b.
[0027]
The first through hole 13a is filled with a buried conductor 15 made of copper or the like that is insulated from the substrate 11 via the silicon oxide film 12b. The probe pin 14 is fixed by being electrically connected to the embedded conductor 15 on the side (one end side) opposite to the contact portion 31b side. On the other hand, the contact portion 31b side (the other end side) of the probe pin 14 is lifted by means 12a for lifting the contact portion 31b side of the probe pin 14.
[0028]
The means 12a for lifting the contact portion 31b side of the probe pin 14 is constituted by a band-shaped silicon oxide film (silicon-containing insulating film) 12a straddling the second through hole 13b below the probe pin 14. The film thickness of the silicon oxide film 12a is about 500 to 1000 nm.
[0029]
The lifting force uses the release of strain generated during the formation of the silicon oxide film 12a. By separating the band-shaped silicon oxide film 12a straddling the second through-hole 13b at the edge on the contact portion 31b side of the edge of the second through-hole 13b below the probe pin 14, the silicon oxide film The strain 12a is released, and the contact portion 31b side of the probe pin 14 is lifted by the released strain.
[0030]
Further, a silicon oxide film 12b having a film thickness of about 1.5 to 2 μm is formed on the back surface of the substrate 11. On top of that, an electrical connection 16 to the signal processing circuit is provided. The electrical connection portion 16 is formed of a thin film of copper or platinum and is electrically connected to the embedded conductor 15.
[0031]
In the probe card according to the first embodiment, a plurality of probe pins 14 made of a thin film are formed on the surface of the substrate 11, and the probe pins 14 are formed by the embedded conductors 15 filled in the first through holes 13 a of the substrate 11. And the electrical connection portion 16 on the back surface of the substrate 11 is electrically connected.
[0032]
Therefore, since the probe card 111 can be created using a thin film formation technique or other semiconductor device manufacturing technique, the probe card 111 can be easily created. Further, for example, by using a wafer as the silicon substrate 11, the probe pins 14 can be arranged on the large area substrate 11 with high density. For this reason, for the large area evaluation object on which high density wiring is formed. The probe pin 14 can be applied. Furthermore, since a plurality of probe pins 14 can be created directly on the substrate 11, the creation process can be simplified. Furthermore, since it has a means for lifting the contact portion 31b side of the probe pin 14, the height of the probe pin 14 can be adjusted.
[0033]
(Second Embodiment)
Next, the structure of the probe card 111 which is the 2nd Embodiment of this invention is demonstrated.
[0034]
The difference from the first embodiment is that the signal processing circuit itself is provided on the back surface of the substrate 11 instead of the electrical connection portion 16 to the signal processing circuit.
[0035]
The signal processing circuit is a circuit that performs necessary signal processing before inputting a measurement signal to the prober, for example, removal of noise superimposed on the measurement signal, and is a coil or capacitor as shown in FIGS. 2 (a) and 2 (b). It is usually installed on the prober side. In the present invention, for example, the silicon substrate 11 can be used as the substrate of the probe card 111. Therefore, the signal processing circuit can be formed on the back surface of the substrate 11 of the probe card by a thin film using, for example, a semiconductor device manufacturing technique. it can. A coil can be created by, for example, forming a strip-shaped conductor thin film in the signal path, or by attaching a bonding wire to the signal path, and a capacitor can be created by, for example, forming a structure in which an insulating film is sandwiched between conductive films in the signal path. it can.
[0036]
By providing the signal processing circuit on the probe card 111 side in this way, necessary signal processing can be performed on the probe card 111 side before inputting the measurement signal to the prober. Therefore, the circuit configuration on the prober side can be simplified.
[0037]
(Third embodiment)
Next, the structure of the probe card according to the third embodiment of the present invention will be described with reference to FIG. FIG. 3A is a cross-sectional view showing the structure of a probe card according to the third embodiment.
[0038]
The difference from the first embodiment is that, as shown in FIG. 3A, as a means for lifting the contact portion 31b side of the probe conductor 14, the second method is used together with the one that utilizes the release of distortion of the silicon oxide film 12a. This is a point using the thermal expansion of the thermal expansion resin 17 filled in the through hole 13b. A silicon-based resin can be used as the material of the thermal expansion resin 17.
[0039]
According to the third embodiment, the probe pin 14 can be lifted higher by utilizing the strain relief of the silicon oxide film 12a and by utilizing the thermal expansion of the thermal expansion resin 17. The mechanical strength of the probe pin 14 can be improved.
[0040]
(Fourth embodiment)
Next, the structure of the probe card according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 3B is a cross-sectional view showing the structure of the probe card according to the fourth embodiment.
[0041]
The difference from the first embodiment is that, as shown in FIG. 3 (b), as a means for lifting the contact portion 31b side of the probe pin 14, the probe pin is used together with the use of releasing the distortion of the silicon oxide film 12a. The heat shrink resin film 18 is provided on the surface 14.
[0042]
This structure is created, for example, by forming the heat shrinkable resin film 18 on the surface of the copper film by a coating method and patterning it. By heating the probe pin 14 after it is formed, the heat-shrinkable resin film 18 contracts and the probe pin 14 is lifted.
[0043]
As described above, according to the fourth embodiment, the probe pin 14 can be lifted higher.
[0044]
(Fifth embodiment)
Next, the structure of the probe card according to the fifth embodiment of the present invention will be described with reference to FIG. FIG.3 (c) is sectional drawing which shows the structure of the probe card which is 5th Embodiment.
[0045]
The difference from the first embodiment is that, as shown in FIG. 3 (c), as a means for lifting the contact portion 31b side of the probe pin 14, the probe conductor is used together with the use of releasing the distortion of the silicon oxide film 12a. The shape memory alloy film 19 is provided on the surface 14.
[0046]
This structure is created, for example, by forming a shape memory alloy film 19 on the surface of a copper film by sputtering or the like and patterning it. After the probe pin 14 is formed, the shape memory alloy film 19 is subjected to shape memory processing so as to be deformed into a “<” shape so that both ends of the shape memory alloy film 19 are lifted up in a stable state. Thereby, the probe pin 14 is lifted. Moreover, the height of the probe pin 14 can be adjusted by adjusting the deformation amount of the shape memory processing.
[0047]
As described above, according to the fifth embodiment, the probe pin 14 can be lifted higher and the height of the probe pin 14 can be adjusted.
[0048]
(Sixth embodiment)
Next, the structure of the probe card according to the sixth embodiment of the present invention will be described with reference to FIG. FIG. 3D is a cross-sectional view showing the structure of the probe card according to the sixth embodiment.
[0049]
The difference from the first embodiment is that, as shown in FIG. 3 (d), as a means for lifting the contact portion 31b side of the probe pin 14, the probe pin is used together with the use of releasing the distortion of the silicon oxide film 12a. 14 is formed of a part of the shape memory alloy film 19a.
[0050]
By performing a shape memory process similar to that of the fifth embodiment, the probe pin 14 is lifted, and the height of the probe pin 14 can be adjusted.
[0051]
As described above, according to the sixth embodiment, the probe pin 14 can be lifted higher and the height of the probe pin 14 can be adjusted.
[0052]
In the above description, a part of the probe pin 14 is made of the shape memory alloy film 19a. However, the entire probe conductor 14 can be made of the shape memory alloy film.
[0053]
(Seventh embodiment)
Next, the structure of the probe card according to the seventh embodiment of the present invention will be described with reference to FIG. FIG. 4A is a cross-sectional view showing the structure of a probe card according to the seventh embodiment.
[0054]
The difference from the first embodiment is that, as shown in FIG. 4 (a), as a means for lifting the contact portion 31b side of the probe pin 14, the probe pin is used together with the use of releasing the strain of the silicon oxide film 12a. A screw 20 is installed in a second through-hole 13b provided in the substrate 11 below. In the figure, reference numerals 21a and 21b denote springs.
[0055]
As described above, according to the seventh embodiment, the height of each probe pin 14 can be adjusted by the screw 20 installed in the second through hole 13b. In addition, the mechanical strength of the probe pin 14 can be improved.
[0056]
(Eighth embodiment)
Next, the structure of the probe card according to the eighth embodiment of the present invention will be described with reference to FIG. FIG. 4B is a cross-sectional view showing the structure of the probe card according to the eighth embodiment.
[0057]
The difference from the first embodiment is that, as a means for lifting the contact portion 31b side of the probe pin 14, as shown in FIG. 14 is that the actuator 22 is installed in the second through-hole 13b provided in the lower substrate 11.
[0058]
The actuator 22 has a structure in which first and second electrode plates are alternately stacked with a piezoelectric material interposed therebetween. Expansion and contraction can be controlled by applying a positive or negative voltage to the first and second electrode plates, and the size of expansion and contraction can be controlled by the magnitude of the applied voltage.
[0059]
As described above, according to the eighth embodiment, the height of each probe pin 14 can be adjusted by the actuator 22 installed in the second through hole 13b. In addition, the mechanical strength of the probe pin 14 can be improved.
[0060]
(Ninth embodiment)
Next, a probe card manufacturing method according to the ninth embodiment of the present invention will be described with reference to FIGS. 5 (a) to 5 (e), FIGS. 6 (a) and 6 (b).
[0061]
5 (a) to 5 (e), 6 (a), and 6 (b) are cross-sectional views showing a probe card manufacturing method according to the ninth embodiment. This manufacturing method is shown in FIG. 3 (a). Create a probe card with the structure shown.
[0062]
In the probe card manufacturing method according to the ninth embodiment, first, as shown in FIG. 5A, the surface of a silicon substrate 11 having a thickness of about 600 μm is thermally oxidized on the surface of a silicon substrate 11 having a thickness of about 500 to 1000 nm. 1 silicon oxide film 12a is formed.
[0063]
Next, as shown in FIG. 5B, a mask of a photoresist film is formed on the back surface of the silicon substrate 11, and the silicon substrate 11 is selectively etched from the back surface using this mask to obtain a first silicon oxide film. A circular first through-hole 13a having a diameter of 50 μm and a rectangular second through-hole 13b having a side of 50 μm are formed so that 12a is exposed at the bottom. Etching is performed as a reactive gas in the etching chamber of an ICP (Inductively Coupled Plasma) apparatus._FourF₈And SF₆Are alternately introduced and held for 300 minutes. FIG. 7A shows an enlarged cross-sectional photograph of the second through hole 13b.
[0064]
Next, as shown in FIG. 5C, thermal oxidation is performed at a temperature of 1000 ° C. for 3 hours, and a film thickness of 1.5 to 1.5 is formed on the side walls of the first and second through holes 13a and 13b and the back surface of the substrate 11. A 2 μm second silicon oxide film 12b is formed. At this time, the amount of distortion of the first silicon oxide film 12a is further increased by oxidizing the side wall of the second through hole 13b.
[0065]
Next, as shown in FIG. 5D, a copper film having a film thickness of 30 to 40 μm is formed on the surface of the silicon substrate 11 by a plating method, and then patterned to form the first and second through holes 13a and 13b. A band-like probe pin (probe conductor) 14 having a width of 30 to 40 μm passing therethrough is formed.
[0066]
Next, as shown in FIG. 5E, the first silicon oxide film 12a at the bottom of the first through hole 13a is removed, and the probe pin 14 is exposed.
[0067]
Next, the first through hole 13 a is filled with the conductor 15 and is electrically connected to the probe pin 14 at one end of the probe pin 14. Subsequently, after forming a copper film or a platinum film on the back surface of the substrate, patterning is performed to form the electrical connection portion 16. At this time, instead of the electrical connection portion 16, a signal processing circuit including a coil and a capacitance for noise removal may be formed from a thin film.
[0068]
Next, the thermally expandable resin 17 is filled into the second through hole 13b.
[0069]
Next, the probe pin 14 and its peripheral part on the second through hole 13b are covered with a mask (not shown), and the first silicon oxide film 12a is etched through the mask, as shown in FIG. Then, a band-shaped first silicon oxide film 12 a is formed on the second through hole 13 b below the probe pin 14. At the same time, of both edges of the second through-hole 13b below the probe pin 14, it is fixed at the edge of the probe pin 14 on the fixed part side, and at the edge of the probe pin 14 on the contact part 31b side, By disconnecting one silicon oxide film 12a, the distortion of the first silicon oxide film 12a is released and the contact portion 31b side of the probe pin 14 is lifted. FIG. 7B shows an enlarged cross-sectional photograph of the second through-hole 13b on the fixed portion side of the probe pin 14.
[0070]
Next, the thermally expandable resin 17 is expanded by heating, as shown in FIG. As a result, the expanded thermally expandable resin 17 pushes up the probe pin 14 from below, so that the probe pin 14 is lifted higher. Thus, the probe card 111 is completed.
[0071]
As described above, according to the ninth embodiment, the probe pin 14 and the first through hole 13a filled with the embedded conductor 15 can be formed by using a semiconductor device manufacturing technique. The means 12a for lifting the contact portion 31b side of the probe pin 14 can also be formed by using a semiconductor device manufacturing technique. Thereby, the creation process can be simplified while ensuring the ease of the creation work.
[0072]
In addition, since the probe pins 14 can be formed on the silicon substrate 11 having a large area while miniaturizing and increasing the density by the semiconductor device manufacturing technology, high-density wiring is formed on the manufactured probe pins 14. It can be applied to a large area evaluation object.
[0073]
Furthermore, it has the process of releasing the distortion of the first silicon oxide film 12a and lifting the contact portion 31b side of the probe pin 14. Therefore, the height of the manufactured probe pin 14 can be adjusted by selecting the formation conditions, thickness, width, length, etc. of the first silicon oxide film 12a and adjusting the distortion.
[0074]
The present invention has been specifically described above by the embodiments. However, the present invention is not limited to the examples specifically shown in the above embodiments, and the above embodiments within the scope not departing from the gist of the present invention. These modifications are included in the scope of the present invention.
[0075]
For example, in the above description, the silicon substrate 11 is used as the substrate of the probe card 111, but a ceramic substrate can also be used.
[0076]
Further, the set of five probe pins 14 corresponding to one chip of the semiconductor integrated circuit device is five, but the number of probe pins 14 is not limited to this and may be any number.
[0077]
Also, the arrangement of one unit of the probe pins 14 is not limited to the arrangement shown in FIG. 1A, and can be arbitrarily designed.
[0078]
Further, the dimensions of the elements constituting the probe card 111 are not limited to the above-described ranges, and can be arbitrarily designed.
[0079]
(Supplementary note 1) a substrate having a plurality of first through holes;
A buried conductor filled in the first through hole;
A plurality of probe conductors formed on the surface of the substrate and electrically connected to the embedded conductor on one end side;
And a means for lifting the other end of the probe conductor.
[0080]
(Supplementary note 2) The probe card according to supplementary note 1, wherein the substrate is a silicon substrate or a ceramic substrate.
[0081]
(Supplementary note 3) The probe card according to supplementary note 1 or 2, wherein a signal processing circuit electrically connected to the embedded conductor is provided on the back surface of the substrate.
[0082]
(Additional remark 4) The probe card of Additional remark 1 or 2 characterized by the above-mentioned. WHEREIN: The electrical connection part to the signal processing circuit in which the electrical connection with the said embedded conductor was taken is provided in the back surface.
[0083]
(Supplementary Note 5) The means for lifting the other end of the probe conductor is:
The probe card according to any one of appendices 1 to 4, wherein an actuator is installed in a second through-hole provided in the substrate under the probe conductor.
[0084]
(Appendix 6) The means for lifting the other end of the probe conductor is:
The probe card according to any one of appendices 1 to 4, wherein a screw is installed in a second through hole provided in the substrate under the probe conductor.
[0085]
(Appendix 7) The means for lifting the other end of the probe conductor is:
The probe card according to any one of appendices 1 to 4, wherein a resin that thermally expands is embedded in a second through hole provided in the substrate under the probe conductor.
[0086]
(Appendix 8) The means for lifting the other end of the probe conductor is:
The probe card according to any one of appendices 1 to 4, wherein the surface of the probe conductor is provided with a heat-shrinkable resin or a shape memory alloy.
[0087]
(Supplementary Note 9) Means for lifting the other end of the probe conductor includes:
The probe card according to any one of appendices 1 to 4, wherein a part or the whole of the probe conductor is formed of a shape memory alloy.
[0088]
(Supplementary Note 10) The substrate is a silicon substrate,
Any one of appendixes 1 to 9, wherein the means for lifting the other end side of the probe conductor uses the release of strain of the silicon-containing insulating film formed on the surface of the silicon substrate under the probe conductor. The probe card according to one.
[0089]
(Appendix 11) A step of forming a first silicon oxide film on a surface of a silicon substrate by thermal oxidation;
Etching the silicon substrate from the back surface to form first and second through holes in which the first silicon oxide film is exposed at the bottom;
Forming a second silicon oxide film on the side walls of the first and second through holes by thermal oxidation;
Forming a band-like probe conductor passing over the first and second through holes on the surface of the silicon substrate;
Removing the first silicon oxide film at the bottom of the first through hole and exposing the probe conductor;
Filling the first through-hole with a conductor and establishing electrical continuity with the probe conductor at one end of the probe conductor;
Covering the probe conductor and its peripheral portion above the second through-hole with a mask, etching the first silicon oxide film through the mask, and over the second through-hole under the probe conductor The first silicon oxide film in a band shape is formed, and the first silicon oxide film in the band shape is fixed at one edge of the second through hole and separated at the other edge. Releasing the distortion of the silicon oxide film and lifting the other end of the probe conductor;
A method for manufacturing a probe card, comprising:
[0090]
(Supplementary Note 12) The first silicon oxide film having a band shape is formed on the second through hole under the probe conductor, and the first silicon oxide film having the band shape is formed on one side of the second through hole. Before the step of lifting the other end side of the probe conductor by releasing the distortion of the first silicon oxide film by fixing at the edge and separating at the other side edge, the resin is applied to the second through hole. The method for manufacturing a probe card according to claim 11, further comprising a step of filling the card.
[0091]
(Supplementary note 13) The method for manufacturing a probe card according to Supplementary note 11 or 12, further comprising a step of forming a signal processing circuit, which is electrically connected to the embedded conductor, on a back surface of the substrate with a thin film.
[0092]
(Supplementary note 14) The probe card according to Supplementary note 11 or 12, further comprising a step of forming an electrical connection portion to a signal processing circuit electrically connected to the embedded conductor on the back surface of the substrate. Production method.
[0093]
【The invention's effect】
As described above, according to the present invention, a plurality of probe conductors (probe pins) are formed on the surface of the substrate, and the electrical conduction between the probe conductor and the back surface of the substrate is achieved by the embedded conductor filled in the through hole of the substrate. Since the structure is adopted, the probe card can be produced by using a thin film forming technique and other semiconductor device manufacturing techniques.
[0094]
For this reason, the ease of creation of the probe card can be ensured. Further, since the probe conductor can be disposed on the large-area substrate with high density, the probe conductor can be applied to a large-area evaluation object on which high-density wiring is formed. Moreover, since a plurality of probe conductors can be created directly on the substrate, the creation process can be simplified.
[0095]
Furthermore, since it has a means for lifting the contact portion side of the probe conductor, it is possible to adjust the height of the probe conductor. In particular, it is possible to adjust the height of each probe conductor by providing means for lifting each probe conductor.
[0096]
In addition, according to the present invention, a signal processing circuit having a large number of coils, capacitors, etc., usually installed on the prober side, is formed on the back surface of the probe card substrate with a thin film. For this reason, since necessary signal processing can be performed on the probe card side before inputting the measurement signal to the prober, the circuit configuration on the prober side can be simplified.
[Brief description of the drawings]
FIG. 1 is a perspective view showing the entire configuration of a probe card according to a first embodiment of the present invention, and FIG. 1B is a top view showing one unit of a set of probe pins in the probe card; FIG. 4C is a cross-sectional view taken along the line II of FIG.
FIGS. 2A and 2B are diagrams showing a configuration of a signal processing circuit provided in a probe card according to a second embodiment of the present invention.
FIG. 3A is a cross-sectional view showing a configuration of a probe card according to a third embodiment of the present invention. (B) is sectional drawing which shows the structure of the probe card of the 4th Embodiment of this invention. (C) is sectional drawing which shows the structure of the probe card of the 5th Embodiment of this invention. (D) is sectional drawing which shows the structure of the probe card of the 6th Embodiment of this invention.
FIG. 4A is a cross-sectional view showing a configuration of a probe card according to a seventh embodiment of the present invention. (B) shows a configuration of a probe card according to an eighth embodiment of the present invention.
FIGS. 5A to 5E are cross-sectional views (No. 1) showing a probe card manufacturing method according to a ninth embodiment of the present invention. FIGS.
FIGS. 6A to 6E are sectional views (No. 2) showing the method for manufacturing the probe card according to the ninth embodiment of the invention. FIGS.
FIGS. 7A and 7B are photographs showing a cross section during the manufacturing process of the probe card according to the embodiment of the present invention. FIGS.
8A is a perspective view showing a conventional probe fixing substrate, and FIG. 8B is a perspective view showing the configuration of the entire probe card.
[Explanation of symbols]
11 Silicon substrate,
12a, 12b silicon oxide film,
13a first through hole,
13b second through hole,
14 Probe pin (probe conductor),
15 buried conductor,
16 Electrical connection conductor,
17 thermal expansion resin,
18 heat shrink resin,
19, 19a shape memory alloy film,
20 screws,
21a, 21b
22 Actuator,
31a body,
31b contact part,
111 probe card,
112 A unit of a set of probe pins.

Claims

A silicon substrate having a first through hole and a second through hole ;
A silicon-containing insulating film formed on the surface of the silicon substrate including a side wall of the first through hole;
A buried conductor filled in the first through hole;
A probe formed on the surface of the silicon-containing insulating film , electrically connected to the buried conductor on one end side, and a portion spaced from the surface of the silicon-containing insulating film on the other end straddling the second through hole A conductor,
The probe card , wherein the silicon-containing insulating film under the probe conductor supports the spaced apart portions of the probe conductor .

2. The probe card according to claim 1, wherein a signal processing circuit that is electrically connected to the embedded conductor is provided on the back surface of the silicon substrate.

The probe card according to claim 1, wherein a resin that thermally expands is embedded in the second through hole .

Forming a first silicon oxide film on the surface of the silicon substrate by thermal oxidation;
Etching the silicon substrate from the back surface to form first and second through holes in which the first silicon oxide film is exposed at the bottom;
Forming a second silicon oxide film on the side walls of the first and second through holes by thermal oxidation;
Forming a band-like probe conductor passing over the first and second through holes on the surface of the silicon substrate;
Removing the first silicon oxide film at the bottom of the first through hole and exposing the probe conductor;
Filling the first through-hole with a conductor and establishing electrical continuity with the probe conductor at one end of the probe conductor;
Covering the probe conductor and its peripheral portion above the second through-hole with a mask, etching the first silicon oxide film through the mask, and over the second through-hole under the probe conductor The first silicon oxide film in a band shape is formed, and the first silicon oxide film in the band shape is fixed at one edge of the second through hole and separated at the other edge. And a step of lifting the other end side of the probe conductor by releasing the distortion of the silicon oxide film.