JP4071391B2 - フィードフォワード歪補償回路 - Google Patents

フィードフォワード歪補償回路 Download PDF

Info

Publication number
JP4071391B2
JP4071391B2 JP11937299A JP11937299A JP4071391B2 JP 4071391 B2 JP4071391 B2 JP 4071391B2 JP 11937299 A JP11937299 A JP 11937299A JP 11937299 A JP11937299 A JP 11937299A JP 4071391 B2 JP4071391 B2 JP 4071391B2
Authority
JP
Japan
Prior art keywords
distortion
signal
loop
feedforward
main amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11937299A
Other languages
English (en)
Other versions
JP2000312117A (ja
Inventor
和郎 山下
高志 丸山
正人 曾根
健一 河野
良次 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP11937299A priority Critical patent/JP4071391B2/ja
Publication of JP2000312117A publication Critical patent/JP2000312117A/ja
Application granted granted Critical
Publication of JP4071391B2 publication Critical patent/JP4071391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、主増幅器にて発生した歪成分を抽出するための歪抽出ループ及びこの歪成分を除去するための歪除去ループを備えたフィードフォワード歪補償回路に関する。
【0002】
【従来の技術】
地上波ディジタルテレビジョン放送やディジタル移動体通信等のシステムでは、送信回路にて高周波(RF)電力増幅用の増幅器等として用いるため、広い周波数帯域に亘り良好な線形性を呈する増幅器が要求されている。増幅器の線形性を改善するための回路上の工夫としては、フィードフォワード方式の歪補償回路即ちフィードフォワード歪補償回路を使用する方法が従来から知られている。
【0003】
図5に、主増幅器MAINにフィードフォワード歪補償回路を付加した回路構成を示す。図中、入力端子INから入力された信号は主増幅器MAINにて増幅され出力端子OUTを介し後段の回路例えば出力フィルタやその先のアンテナに供給される。主増幅器MAINには、通常、ある程度の非線形性がある。ディジタル地上波テレビジョン放送で使用予定のOFDM(Orthogonal Frequency Division Multiplex)方式等のように多数のキャリアを小さな周波数間隔で並べる多重化方式を採用する場合、主増幅器MAINの非線形性により、キャリア同士の相互変調が生じ、その結果歪が発生する。この相互変調歪をはじめ各種の歪成分を補償すべく、フィードフォワード方式では歪抽出ループL1及び歪除去ループL2という2種類のフィードフォワードループを用いる。
【0004】
歪抽出ループL1は、入力端子INから入力される信号を変調器MOD1及び主増幅器MAINを介しハイブリッドHYB2に供給する一方で、変調器MOD1及び主増幅器MAINに前置されているハイブリッドHYB1にてこの入力信号の一部を分岐し歪抽出用フィードフォワード信号として遅延回路DL1を介しハイブリッドHYB2に供給し、ハイブリッドHYB2において主増幅器MAINの出力信号の一部と歪抽出用フィードフォワード信号とを結合させることにより抽出歪信号を生成する構成を有している。変調器MOD1は遅延回路DL1側の信号経路上に配置してもよい。
【0005】
他方、歪除去ループL2は、主増幅器MAINの出力信号をハイブリッドHYB2及び遅延回路DL2を介しハイブリッドHYB3に供給する一方で、歪抽出信号を変調器MOD2及び補助増幅器SUBを介し歪除去用フィードフォワード信号としてハイブリッドHYB3に供給し、ハイブリッドHYB3にて主増幅器MAINの出力信号に歪除去用フィードフォワード信号を結合させることにより生成した低歪出力信号を出力端子OUTから後段に出力する構成を有している。変調器MOD2は遅延回路DL2側の信号経路上に配置してもよい。
【0006】
遅延回路DL1における遅延時間は変調器MOD1及び主増幅器MAINにおける遅延時間と一致するよう設定されており、また遅延回路DL2における遅延時間は変調器MOD2及び補助増幅器SUBにおける遅延時間と一致するよう設定されている。変調器MOD1及びMOD2は、可変減衰器若しくは可変利得増幅器と可変移相器との組合せ又は直交変調器として実現される回路であり、制御部CONTにより制御される。
【0007】
例えば変調器MOD1は、ハイブリッドHYB2にて抽出歪信号生成のため結合の対象となる2種類の信号中のキャリア分の振幅及び位相を一致させ、それによって、抽出歪信号へのキャリア分のリークを抑え主増幅器MAINにて発生する歪成分のみを抽出歪信号として取り出せるようにするための回路であり、ハイブリッドHYB1から主増幅器MAINを経てハイブリッドHYB2に到る信号経路上に設けられる。また、変調器MOD2は、ハイブリッドHYB3にて低歪出力信号生成のため結合の対象となる2種類の信号中の歪成分の振幅及び位相を一致させ、それによって、低歪出力信号への歪成分のリークを抑えるための回路であり、ハイブリッドHYB2から補助増幅器SUBを経てハイブリッドHYB3に到る信号経路上に設けられる。
【0008】
制御部CONTは、図示しないが、回路各所でパイロット信号の挿入・検出を行いその結果に基づき変調器MOD1及びMOD2を制御する。或いは、本願出願人が先の特許出願にて開示した如く、直交検波器によりキャリア分或いは歪成分のリークを検出しその結果に基づき変調器MOD1及びMOD2を制御する。なお、図中のRはハイブリッドHYB1及びHYB3の端子のうち信号入出力に使用しない端子を終端するためのインピーダンス即ちダミーロードである。
【0009】
【発明が解決しようとする課題】
フィードフォワード歪補償回路をRF電力増幅等で使用する場合、低歪出力信号を生成するための方向性結合器における損失による電力効率の低下が問題になる。図5に示した回路を例としていえば、低歪出力信号を生成するための方向性結合器即ちハイブリッドHYB3にて損失が発生するため、その分、低歪出力信号のパワーが落ちる。ハイブリッドHYB3が結合度=10dBのハイブリッドであるならば、0.5dBの損失が生じる。この損失を埋めるには、主増幅器MAINの出力を増加させることが必要であり、主増幅器MAINと歪補償回路の全体で見た場合、主増幅器MAINの出力増加分は電力効率の効率となって現れる。
【0010】
本発明は、このような問題点を解決することを課題としてなされたものであり、比較的簡単な回路変形で或いは回路変形なしに、低歪出力信号生成の際の損失を抑え、主増幅器及び歪補償回路を併せた全体の電力効率を改善することを目的とする。
【0011】
【課題を解決するための手段】
このような目的を達成するために、本発明においては、主増幅器への入力信号の一部を、歪抽出ループを迂回して歪除去ループに供給し、それにより生じる歪除去用フィードフォワード信号中のキャリア分の増加を以て、低歪出力信号生成の際の損失を補い低歪出力信号のパワーを増大させるようにしている。この動作を実現するため本発明で採用している方法には、大きく分けて、歪抽出ループの制御状態を若干崩す方法と、フィードフォワードループを一つ追加する方法とがある。
【0012】
まず、歪抽出ループの制御状態を若干崩す方法の前提となるのは、制御部による歪抽出ループ及び歪除去ループの制御が、主増幅器にて発生した歪成分を示す抽出歪信号が得られかつ当該歪成分が抑圧又は低減された信号が低歪出力信号として得られるよう、行われていることである。ここでいう歪抽出ループは、主増幅器への入力信号の一部を分岐することにより生成した歪抽出用フィードフォワード信号と主増幅器からの出力信号の一部とを結合させることにより抽出歪信号を生成するフィードフォワードループであり、歪除去ループは、抽出歪信号に基づき生成した歪除去用フィードフォワード信号と主増幅器からの出力信号とを結合させることにより低歪出力信号を生成するフィーフォワードループである。歪抽出ループの制御状態を“若干崩す”動作は、より厳密には、主増幅器にて発生した歪成分に加え主増幅器への入力信号の一部(主としてキャリア分)も抽出歪信号中に入り込むよう、歪抽出ループの制御状態をオフセットさせることによって、低歪出力信号のパワーを増大させる動作である。
【0013】
この動作を実現する際には、新たなフィードフォワードループの追加は特に必要でない。従って、新規回路追加等の変形なしに、電力効率を改善できる。また、制御部の実現形態には、ソフトウエア的に実現する形態と、本願出願人が先の特許出願で開示した如く直交検波器等のハードウエアで実現する形態とがある。前者の形態では、歪抽出ループの制御状態を“若干崩す”動作は、ソフトウエアの変形のみで即ち比較的簡便に実現できる。後者の形態では、歪抽出ループの制御状態を“若干崩す”動作は、検波器のオフセット調整によりやはり簡便に実現できる。なお、ここでいう検波器は、抽出歪信号又は歪除去用フィードフォワード信号における入力信号の残留分を検出しその結果である入力信号残留分検出値を示す信号を変調器に与える回路である。ここでいう変調器は、歪抽出用フィードフォワード信号を生成するための分岐点から抽出歪信号を生成するための結合点に到る信号経路上に設けられ検波器による入力信号残留分検出値がより小さくなるよう主増幅器に係る信号の振幅及び位相を調整する回路である。制御部は、低歪出力信号のパワーを直接又は間接検出しその結果に応じかつ低歪出力信号のパワーが増大するよう検波器における入力信号残留分検出値をオフセットさせる。
【0014】
次に、フィードフォワードループを一つ追加する方法では、制御部が、低歪出力信号のパワーがより大きくなるよう出力補充ループを制御する。ここでいう出力補充ループは、主増幅器への入力信号の一部を分岐することにより出力補充用フィードフォワード信号を生成し抽出歪信号又は歪除去用フィードフォワード信号に結合させるフィードフォワードループである。従って、この方法を用いる場合にも、歪抽出ループの制御状態を“若干崩す”方法と同じく低歪出力新合成性の際の損失を補い電力効率を改善することができる。また、出力補充ループの追加が必要にはなるものの、これは大規模な回路変形乃至追加ではなく、比較的簡便かつ安価に実施できる。
【0015】
そして、歪抽出ループの制御状態を“若干崩す”方法を実行する際にもフィードフォワードループを一つ追加する方法を実行する際にも、低歪出力信号のパワーを増大させる方向への制御を行うために、低歪出力信号のパワーを直接又は間接的にモニターする必要がある。直接的な方法、即ち低歪出力信号のパワーを検出し、検出値が増大するように制御を行う方法によっても、本発明を実施できるが、より簡便な方法としては、歪除去ループにて歪除去用フィードフォワード信号と主増幅器の出力信号とを結合させる際に発生する損失を検出し、検出した損失がより小さくなるよう歪抽出ループを制御する、という間接的な方法がある。自明な如く、パワーが最大になったことを検出するのに比べパワーが零であることを検出する方が精度よい検出を行うことができる。更に、低歪出力信号を生成する際にハイブリッド等の方向性結合器を用いる場合、低歪出力信号を生成する際の損失をモニターする上で当該方向性結合器の端子を有効活用できる。例えば、図5中のハイブリッドHYB3の端子のうち一つはダミーロードRで終端されており、ハイブリッドHYB3における損失はこのダミーロードRで消費される電力又は電流として検出できる。
【0016】
【発明の実施の形態】
以下、本発明の好適な実施形態に関し図面に基づき説明する。なお、図5に示した従来技術と同様の又は対応する構成には同一の符号を付し、説明を省略する。
【0017】
図1に、本発明の第1実施形態に係る歪補償回路を備えた増幅回路の構成を示す。この図に示した回路が図5に示した従来回路と相違する点は、ハイブリッドHYB3のダミーロードRにおける消費電力を検出するため、カプラCを設け、このカプラCの出力を制御部CONTに供給している点にある。更に、制御部CONTの動作のうち、歪抽出ループL1の最適化のための動作、即ち変調器MOD1の制御手法は、従来のものと異なっている。
【0018】
図2に示すように、制御部CONTは、歪抽出ループL1及び歪除去ループL2を制御する際、まず、これらのループL1及びL2に係る制御量を演算する(100)。即ち、変調器MOD1及びMOD2における減衰量及び移相量又はI,Q各成分値を決定する。これらの制御量を決定するに際しては、例えば、従来行われていた如く抽出歪信号へのキャリア分の漏れ及び低歪出力信号への歪成分の漏れをパイロット信号を利用して検出し、その検出の結果に基づき制御量を決定する、といった手法を用いてもよいし、或いは、本願出願人が先に提案している如く、パイロット信号を用いた制御の代わりに抽出歪信号や低歪出力信号の直交検波を行いその結果に基づき制御量を決定する方法を、用いるようにしてもよい。
【0019】
制御部CONTは、決定した制御量を対応するループL1又はL2中の変調器MOD1又はMOD2に出力する(103)。本実施形態においては、この出力に先立ち、歪抽出ループL1について調整量を演算し(101)、この調整量に基づきループL1に係る制御量を調整するようにしている(102)。即ち、制御部CONTは、カプラCを用いて得られる情報特にダミーロードRにおける消費電力が、ループL1に対する制御量の出力によってより小さくなるよう(好ましくは0になるよう)ループL1に係る調整量の決定及びその結果に基づく制御量の調整を行う。
【0020】
ここに、主増幅器MAINの出力及び歪除去用フィードフォワード信号から低歪出力信号を生成する方向性結合器であるハイブリッドHYB3では、専ら、ダミーロードRにて電力が消費される。この電力消費は、遅延回路DL2側からダミーロードR側へと回り込む信号と、補助増幅器SUB側からダミーロードR側へと回り込む信号によって、決定される。従って、補助増幅器SUB側からダミーロードR側へと回り込む信号に調整を加え、ダミーロードRにおける電力消費を抑えることが可能である。ダミーロードRにおける電力消費は、ハイブリッドHYB3における損失でもあるから、これを抑えれば、低歪出力信号のパワーの増大乃至回路全体の電力効率の改善となる。
【0021】
本実施形態では、変調器MOD1の動作状態を若干崩すことによって、これを達成している。まず、従来は、主増幅器MAINにて発生した歪成分のみが補助増幅器SUB側に供給されるよう、言い換えれば抽出歪信号にキャリア分が漏れ出さないよう変調器MOD1が制御されていた。本実施形態も、主増幅器MAINにて発生した歪成分を表す信号たる抽出歪信号を生成する点では、従来と同様である。しかし、本実施形態では、キャリア分の漏れ出し=0の状態を、厳密に実現するのではなく、ハイブリッドHYB3における歪成分補償の支障とならずかつ低歪出力信号のパワー増大に寄与できる限りにおいて、歪抽出信号へとキャリア分を意図的に漏洩させている。これによって、本実施形態においては、キャリア分を含む補助増幅器SUBからの出力をもって低歪出力信号のパワーを増大させ、ひいては電力効率の改善を達成している。
【0022】
図3に、本発明の第2実施形態に係る回路、特に歪抽出ループL1の構成を示す。この実施形態においては、少なくとも歪抽出ループL1に関し、復調器DEM1を用いて変調器MOD1における制御量を発生させている。より詳細には、復調器DEM1は、カプラC1により検出され自動レベル制御回路ALC1により定レベル化された歪抽出用フィードフォワード信号を、基準信号として入力する一方で、カプラC2により検出された抽出歪信号を、誤差信号として入力する。復調器DEM1は、基準信号に基づき誤差信号を検波することによって、変調器MOD1に供給すべき制御量を発生させる。図中、AMP1は、復調器DEM1の出力を増幅して変調器MOD1に供給する増幅器である。
【0023】
この実施形態においては、前述した如く歪抽出ループL1の制御状態を若干崩す動作を、復調器DEM1のオフセット電圧の調整によって実行している。即ち、カプラCにより得られる情報に基づき復調器DEM1におけるオフセット電圧を調整し、これによって、復調器DEM1の出力をずらすことにより、歪抽出ループL1の制御状態を若干崩すことが可能である。
【0024】
図4に、本発明の第3実施形態に係る回路の構成を示す。この実施形態においては、カプラC11によりハイブリッドHYB1への入力信号の一部を分岐し、可変減衰器ATT1及び可変遅延回路DL3を介してカプラC12により抽出歪信号(又は歪除去用フィードフォーワード信号)にこれを結合させる出力補充ループL3が設けられている。即ち、歪抽出ループL1の制御状態を崩すのではなく、ハイブリッドHYB1への入力信号即ちキャリア分を含み歪成分を含まない信号を、歪除去ループL2へとフィードフォワードすることによって、補助増幅器SUBのキャリア出力を増大させひいてはハイブリッドHYB3における損失の発生を抑えている。
【0025】
出力補充ループL3に設けられている可変減衰器ATT1及び可変遅延回路DL3は、手動調整としてもよいし自動調整としてもよい。手動調整とする場合、制御部CONTの動作手順乃至構成は、図5に示した従来技術と同様のものとすることができる。自動調整とする場合、図1に示した第1実施形態と同様、カプラCを設け、制御部CONTが、カプラCを用いて得られる情報に従い可変減衰器ATT1及び可変遅延回路DL3を制御することによって、ダミーロードRにおける消費電力を抑えることとする。
【0026】
なお、以上の説明では、カプラCをダミーロードRに設けていたが、本発明は、このような実施形態に限定されるものではない。例えば、出力端子OUT近傍にカプラCを設け、低歪出力信号のパワーが最大になるように制御乃至調整を施すようにした構成も、本発明に包含されるものとする。また、ハイブリッドHYB3の結合度により、本願各実施形態における出力増加又は電力効率改善の効果は異なるものとなる。例えば、図5に示した回路においてハイブリッドHYB3の結合度は10dBでありその損失が0.5dBであるとする。同じハイブリッドを図1中のハイブリッドHYB3として用い、補助増幅器SUBのキャリア出力を主増幅器MAINのそれの−10dBとすると、出力端子OUTに現れる出力は、主増幅器MAINの出力に対して−0.5dBから+0.5dBへと、即ち1dB、増加する。この増加量は、ハイブリッドHYB3の結合度に依存している。
【図面の簡単な説明】
【図1】 本発明の第1実施形態に係る回路の構成を示すブロック図である。
【図2】 この実施形態における制御部の動作の流れを示すフローチャートである。
【図3】 本発明の第2実施形態に係る回路の一部構成を示すブロック図である。
【図4】 本発明の第3実施形態に係る回路の構成を示すブロック図である。
【図5】 従来技術に係る回路を示すブロック図である。
【符号の説明】
ATT1 可変減衰器、C,C1,C2,C11,C12 カプラ、DEM1復調器、CONT 制御部、DL1,DL2 遅延回路、DL3 可変遅延回路、HYB1,HYB2,HYB3 ハイブリッド、L1 歪抽出ループ、L2歪除去ループ、L3 出力補充ループ、MAIN 主増幅器、MOD1,MOD2 変調器、R ダミーロード、SUB 補助増幅器。

Claims (4)

  1. 主増幅器への入力信号の一部を分岐することにより生成した歪抽出用フィードフォワード信号と主増幅器からの出力信号の一部とを結合させることにより抽出歪信号を生成する歪抽出ループと、抽出歪信号に基づき生成した歪除去用フィードフォワード信号と主増幅器からの出力信号とを結合させることにより低歪出力信号を生成する歪除去ループと、主増幅器にて発生した歪成分を示す抽出歪信号が得られかつ当該歪成分が抑圧又は低減された信号が低歪出力信号として得られるよう歪抽出ループ及び歪除去ループを制御する制御部と、を備えるフィードフォワード歪補償回路において、
    制御部が、主増幅器にて発生した歪成分に加え主増幅器への入力信号の一部も抽出歪信号中に入り込むよう、歪抽出ループの制御状態をオフセットさせることによって、低歪出力信号のパワーを増大させ
    歪抽出ループが、歪抽出用フィードフォワード信号を生成するための分岐点から抽出歪信号を生成するための結合点に到る信号経路上に設けられた変調器を備え、
    制御部が、定レベル化された歪抽出用フィードフォワード信号が基準信号として入力され、抽出歪信号が誤差信号として入力される検波器であって、基準信号に基づき誤差信号を検波することによって変調器に供給すべき制御量を出力する検波器を備え、検波器におけるオフセット電圧の調整により検波器が出力する制御量をずらすことで、歪抽出ループの制御状態をオフセットさせることを特徴とするフィードフォワード歪補償回路。
  2. 請求項1記載のフィードフォワード歪補償回路において、
    制御部が、歪除去ループにて歪除去用フィードフォワード信号と主増幅器の出力信号とを結合させる際に発生する損失を検出し、検出した損失に基づき検波器におけるオフセット電圧を調整することを特徴とするフィードフォワード歪補償回路。
  3. 主増幅器への入力信号の一部を分岐することにより生成した歪抽出用フィードフォワード信号と主増幅器からの出力信号の一部とを結合させることにより抽出歪信号を生成する歪抽出ループと、抽出歪信号に基づき生成した歪除去用フィードフォワード信号と主増幅器からの出力信号とを結合させることにより低歪出力信号を生成する歪除去ループと、主増幅器にて発生した歪成分を示す抽出歪信号が得られかつ当該歪成分が抑圧又は低減された信号が低歪出力信号として得られるよう歪抽出ループ及び歪除去ループを制御する制御部と、を備えるフィードフォワード歪補償回路において、
    主増幅器への入力信号の一部を分岐することにより出力補充用フィードフォワード信号を生成し抽出歪信号又は歪除去用フィードフォワード信号に結合させる出力補充ループを備え、
    制御部が、低歪出力信号のパワーがより大きくなるよう出力補充ループを制御することを特徴とするフィードフォワード歪補償回路。
  4. 請求項1乃至3のいずれか記載のフィードフォワード歪補償回路において、
    制御部が、歪除去ループにて歪除去用フィードフォワード信号と主増幅器の出力信号とを結合させる際に発生する損失を検出し、検出した損失がより小さくなるよう歪抽出ループを制御することにより、低歪出力信号のパワーを増大させることを特徴とするフィードフォワード歪補償回路。
JP11937299A 1999-04-27 1999-04-27 フィードフォワード歪補償回路 Expired - Fee Related JP4071391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11937299A JP4071391B2 (ja) 1999-04-27 1999-04-27 フィードフォワード歪補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11937299A JP4071391B2 (ja) 1999-04-27 1999-04-27 フィードフォワード歪補償回路

Publications (2)

Publication Number Publication Date
JP2000312117A JP2000312117A (ja) 2000-11-07
JP4071391B2 true JP4071391B2 (ja) 2008-04-02

Family

ID=14759887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11937299A Expired - Fee Related JP4071391B2 (ja) 1999-04-27 1999-04-27 フィードフォワード歪補償回路

Country Status (1)

Country Link
JP (1) JP4071391B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020093327A (ko) * 2001-06-08 2002-12-16 주식회사 하이닉스반도체 아이엠티-2000시스템에서 피드포워드 선형화기

Also Published As

Publication number Publication date
JP2000312117A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
KR0168505B1 (ko) 피드포워드 전력 증폭용 방법 및 장치
JP3880329B2 (ja) ループゲイン制御方法及び電力増幅回路
US5963090A (en) Automatic predistortion adjusting circuit having stable non-linear characteristics regardless of input signal frequency
EP0996225B1 (en) Amplifier with feedforward loops for rejecting non-linear distortion
EP1158661A2 (en) Feed-forward amplifier
KR100438445B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
JPS60106209A (ja) マイクロ波電力増幅装置
JP2002299964A (ja) 非線形歪み補償方法及び非線形歪み補償回路
US6320461B1 (en) Ultra-linear feedforward RF power amplifier
US7769358B2 (en) Radio system, radio transmitter, and radio receiver
US7173484B2 (en) System and method of carrier reinjection in a feedforward amplifier
US20050110567A1 (en) System and method of pilot tone reuse in a feedforward amplifier
CA2284333C (en) Nested feed forward distortion reduction system
JP4896424B2 (ja) 歪補償増幅器
JP3643803B2 (ja) 増幅装置
KR100446500B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
US7209715B2 (en) Power amplifying method, power amplifier, and communication apparatus
JP4071391B2 (ja) フィードフォワード歪補償回路
EP1353438B1 (en) Feedforward amplifier, communication apparatus, feedforward amplifying method, program and medium
KR100371531B1 (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
KR20010027655A (ko) 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기
JP2000261253A (ja) フィードフォワード歪補償回路
JP2001007656A (ja) 歪補償方法及び回路
JP4477163B2 (ja) フィードフォワード歪補償回路
KR100519700B1 (ko) 선형 전력 증폭기의 최적 루프 제어 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees