JP4068620B2 - パルス幅変調器の集積回路に、シングルイベントアップセットに対する抵抗器を備えるための回路 - Google Patents

Description

本発明は、ソフトスタートリセット機能を備えるパルス幅変調集積回路と共に使用する回路に関するものである。

本出願は、２００２年１１月１４日に“PULSE WIDTH MODULATOR INTEGRATED CIRCUIT WITH RESISTANCE TO SINGLE EVENT UPSET”として出願され、それの全体の開示が参照されることによりここに組み込まれた米国の暫定特許出願60/426,448号に対する利点と優先権を主張する。

現代のＤＣ／ＤＣコンバータ及びスイッチング電源は、通常、回路の複雑さ、及び全体の部品点数を著しく減少させるために、商用のパルス幅変調器の集積回路（“ＰＷＭ ＩＣ”）を使用する。これらの“ＰＷＭ ＩＣ”は、一般的に、スイッチング電源の起動速度を制御するために外部のコンデンサをゆっくりと充電するソフトスタート機能を備えている。様々な障害状態の下で、“ＰＷＭ ＩＣ”は、ソフトスタートコンデンサを放電すると共に、障害によって引き起こされた過度のストレスから電源と負荷の両方を保護するために、電源の再起動を初期化することができる。この放電メカニズムは、シングルイベントアップセット（Single Event Upset ：ＳＥＵ）に関する潜在性のために、商用の“ＰＷＭ ＩＣ”を宇宙アプリケーション（すなわち、衛星、惑星探査、国際宇宙ステーション等）に適していない状態にする。

ＳＥＵは、一般的に宇宙環境において遭遇する高エネルギー粒子によって引き起こされる。これらの高エネルギー粒子は、不注意に半導体接合点をターンオンすると共に、電子機器、及びシステムの動作において好ましくない変化を引き起こす可能性がある。“ＰＷＭ ＩＣ”ソフトスタート回路のＳＥＵは、電源の出力の一時的な中断を引き起こすことができ、それ故に、電源の負荷を有するあらゆる電子システムに影響を及ぼす。従って、宇宙アプリケーションにおいて使用することを対象とした多くの電源、及びＤＣ／ＤＣコンバータは、ＳＥＵの潜在性を消去するように配置された多くの個別部品から成るＰＷＭ回路を利用する。これは、“ＰＷＭ ＩＣ”を利用する類似の設計と比較して、全体の部品点数、及び回路の複雑さを増加する。より高い水準の部品点数、及びサーキットの複雑さは、一般的に電源全体の信頼性に対して負の影響を与える。

図１は、“ＰＷＭ ＩＣ”におけるソフトスタートのリセットメカニズムの、従来のラッチしない実装を説明する。電流源Ｉｓは、起動の間にソフトスタートコンデンサＣ１を充電する。障害状態、またはシャットダウン命令が生成されるとき、ＱｄはＣ１を放電する。ＳＥＵイベントは、電源の通常動作において割込みを引き起こすことで、不注意にＱｄがターンオンされると共にＣ１の急速な放電を招く結果となり得る。

図２は、図１の回路のＳＥＵ応答を向上させるための変更を説明する。抵抗器Ｒ１の追加は、Ｑｄを流れる放電電流を制限する。従って、ＳＥＵイベントの間、Ｃ１は部分的に放電されることになるだけであり、それ故に、電源動作の中断を防いで、ＳＥＵイベントからのより速い回復を可能にする。Ｃ１が定電流源Ｉｓによって充電されるので、Ｒ１は、Ｃ１の所望の充電時間を妨害しない。

図３は、“ＰＷＭ ＩＣ”におけるソフトスタートのリセットメカニズムのラッチする実装を説明する。ソフトスタートコンデンサＣ１は、電源の起動の間、Ｒ１及びＲ２から成る抵抗分配器を通じて所定の電圧に充電される。障害状態、またはシャットダウン命令が生成されるとき、放電電流がＳＣＲの不動作電流（hold current）以下に低下するまで、ＳＣＲは誘発されてＣ１を放電する。従って、放電メカニズムは、放電メカニズムがリセットされると共にその場合に電源が再スタートする所定のレベルにＣ１が放電されるまでラッチされる。ＳＥＵイベントは、不注意にＳＣＲ（または、ラッチ回路に相当する）を誘発する結果となり得ると共に、その場合にＣ１のほとんど完全な放電を強要し、それ故に電源の通常動作において割込みを引き起こす。前の例（図２）と同様にコンデンサに直列に抵抗器を追加することは、抵抗器の所要値が法外に大きいと共に、それ故にコンデンサＣ１の所望の充電時間に対する障害の原因となるので、この場合は機能しないことになる。

図２の従来技術の回路は、ＳＥＵに逆らって、緩和するのを助けているが、ソフトスタートコンデンサＣ１のＳＥＵ放電を防ぐことはできない。図２の回路において、抵抗器Ｒ１は、コンデンサがＳＥＵによって放電する速度を低減するが、それは、同様に、好ましくない実際の障害またはシャットダウンが発生した場合にコンデンサが放電する速度も低減する。ＳＥＵがソフトスタートコンデンサを放電することを妨げると共に、実際の障害またはシャットダウンが発生した場合におけるコンデンサの充電時間を変えることにならない回路を提供することが望ましい。

同様に、ＳＥＵがソフトスタートコンデンサを放電することを妨げると共に、実際の障害またはシャットダウン状態の場合に、同様にコンデンサの放電を可能にする回路を提供することが望ましい。

ＳＥＵによって引き起こされたソフトスタートコンデンサの放電を妨げると共に、それと同時に、起動時のソフトスタートコンデンサの通常の充電時間を可能にする回路を提供することが、従って本発明の目的である。

実際の障害またはシャットダウンが発生した場合に、コンデンサが放電されることを可能にするような回路を提供することが、同様に本発明の目的である。

“ＰＷＭ ＩＣ”の外部に対する少量の個別部品の注意深い配置によって、“ＰＷＭ ＩＣ”が提供できる大部分の他の特徴及び利益を保持する一方で、ＳＥＵが“ＰＷＭ ＩＣ”のソフトスタート回路に及ぼす影響を最小限にするか、もしくは消去することが可能である。

本発明の上述の目的及び他の目的は、パルス幅変調集積回路と共に使用するための回路によって達成され、前記回路は、電圧基準と前記集積回路の共通端子との間に接続された分圧器と、前記集積回路のソフトスタートリセット端子に接続された第１の端子を有すると共に、前記分圧器のタップに接続された第２の端子を有するダイオードと、前記ダイオードの第２の端子と前記共通端子との間に接続されたソフトスタートコンデンサとを備え、それにより、前記集積回路の電源の起動時に、前記ソフトスタートコンデンサが、前記分圧器のタップによって充電されると共に、シングルイベントアップセット状態の場合において、前記集積回路の前記ソフトスタートリセット端子が、前記集積回路の前記共通端子と同じレベルまたは近いレベルまで下げられるとき、前記ソフトスタートコンデンサが前記集積回路を通じて放電することを前記ダイオードが防止することを特徴とする。

更なる特徴によれば、前記回路は、前記コンデンサを放電するために前記ソフトスタートコンデンサを横断して接続されて誘発される外部の障害検出及びシャットダウン回路を更に備える。

本発明の他の目的、特徴、及び利点は、以下の詳細な記述から明白になる。

本発明は、図を参照する以下の詳細な記述において、更に詳細に説明されることになる。

再度図面を参照すると、図４は、ＳＥＵによって引き起こされたコンデンサＣ１の放電を妨げるための回路を説明する。ダイオードＣＲ１の追加は、“ＰＷＭ ＩＣ”がコンデンサＣ１を放電するを防ぐが、一方Ｃ１の所望の充電時間に影響を及ぼさない。障害またはシャットダウン状態が発生した場合に、Ｑ１及びＲ３は、Ｃ１を放電するために、任意のＳＥＵに耐性があるメカニズムを提供する。

起動のためのコンデンサＣ１は、抵抗器Ｒ１、及び抵抗器Ｒ２から成る分圧器によって充電される。トランジスタＱ１は、通常はオフである。

ＳＣＲをターンオンするＳＥＵの場合に、ダイオードＣＲ１は、コンデンサＣ１がＳＣＲを通じて放電することを防止する。

シャットダウンの障害が発生した場合に、ソフトスタートコンデンサＣ１は、ダイオードＣＲ１のせいでＳＣＲを通じて放電し得ない。障害、またはシャットダウン状態が発生した場合においてソフトスタートコンデンサを放電するために、代わりのメカニズムが供給される。これは、もしトランジスタＱ１が障害、またはシャットダウン状態によってターンオンされる場合、Ｒ３及びＱ１を備える直列回路を通じてコンデンサＣ１を放電することを可能にするトランジスタＱ１によって供給される。

従って、商用で利用可能な“ＰＷＭ ＩＣ”は、ＳＥＵが発生した場合にソフトスタートコンデンサが放電されないことになると共に、従って、装置のための電源をシャットダウンしないことになるので、ＳＥＵが発生するアプリケーション、例えば、宇宙のアプリケーション、及び軍のアプリケーションにおいて使用されることができる。個別の障害検出及びシャットダウン回路は、シャットダウン及び障害検出を行うために、トランジスタＱ１及び抵抗器Ｒ３を備えて提供される。更に、本発明による回路は、コンデンサＣ１が抵抗器Ｒ１を通じて充電されるので、正常なコンデンサ充電時間を妨害しない。

本発明は、それについての特別な実施例に関して説明されたが、多くの他の変更と修正、及び他の使用が当業者にとっては明白になる。従って、本発明は、ここでの特定の開示によってではなく、添付のクレームによってのみ限定されるべきである。

ラッチしないソフトスタートリセット回路を備える従来技術の“ＰＷＭ ＩＣ”を示す図である。 外部の制限抵抗器によってラッチしないソフトスタートリセットを利用する従来技術の“ＰＷＭ ＩＣ”を示す図である。 ラッチするソフトスタートリセット回路を利用する“ＰＷＭ ＩＣ”を示す図である。 ＳＥＵに引き起こされたコンデンサ放電を防ぐと共に、外部リセットメカニズムを備えている、本発明によるラッチするソフトスタートリセット回路を示す図である。

符号の説明

Ｉｓ 電流源
Ｃ１ ソフトスタートコンデンサ
Ｑｄ、Ｑ１ トランジスタ
ＳＣＲ サイリスタ
Ｒ１、Ｒ２、Ｒ３ 抵抗器
ＣＲ１ ダイオード

Claims (9)

1. ソフトスタートリセット機能を備えるパルス幅変調集積回路と共に使用するための回路であって、
   電圧基準と前記集積回路の共通端子との間に接続された分圧器と、
   前記集積回路のソフトスタートリセット端子に接続された第１の端子を有すると共に、
   前記分圧器のタップに接続された第２の端子を有するダイオードと、
   前記ダイオードの第２の端子と前記共通端子との間に接続されたソフトスタートコンデンサとを備え、
   それにより、前記集積回路の電源の起動時に、前記ソフトスタートコンデンサが、前記分圧器のタップによって充電されると共に、
   シングルイベントアップセット状態の場合において、前記集積回路の前記ソフトスタートリセット端子が、前記集積回路の前記共通端子と同じレベルまたは近いレベルまで下げられるとき、前記ソフトスタートコンデンサが前記集積回路を通じて放電することを前記ダイオードが防止する
   ことを特徴とする回路。
2. 前記コンデンサを放電するために前記ソフトスタートコンデンサを横断して接続されて誘発される外部の障害検出及びシャットダウン回路を更に備える
   ことを特徴とする請求項１に記載の回路。
3. 前記外部の障害検出及びシャットダウン回路が、前記ソフトスタートコンデンサを横断して接続されたスイッチを備える
   ことを特徴とする請求項２に記載の回路。
4. 前記スイッチが、ソフトスタートコンデンサを横断する抵抗器と直列に配置される
   ことを特徴とする請求項３に記載の回路。
5. 前記スイッチが、外部の障害検出及びシャットダウン信号と接続された制御端子を有するトランジスタを備える
   ことを特徴とする請求項４に記載の回路。
6. 前記ＰＷＭ集積回路が、前記共通端子と前記ソフトスタートリセット端子との間に接続された半導体スイッチを備える
   ことを特徴とする請求項１に記載の回路。
7. 前記ＰＷＭ集積回路内の前記スイッチがサイリスタを備える
   ことを特徴とする請求項６に記載の回路。
8. 前記分圧器は、抵抗分配器回路を備える
   ことを特徴とする請求項１に記載の回路。
9. 前記ダイオードが、第１の端子がアノードであると共に第２の端子がカソードであるように分極化される
   ことを特徴とする請求項１に記載の回路。

Images