JP4063599B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4063599B2 JP4063599B2 JP2002176815A JP2002176815A JP4063599B2 JP 4063599 B2 JP4063599 B2 JP 4063599B2 JP 2002176815 A JP2002176815 A JP 2002176815A JP 2002176815 A JP2002176815 A JP 2002176815A JP 4063599 B2 JP4063599 B2 JP 4063599B2
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- semiconductor element
- lead
- lead frame
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関するものである。
【0002】
【従来の技術】
2つのダイオードをカソード・コンモン・ベース(cathode common base)として樹脂封止したタイプの半導体素子がある。例えば、図4及び図5にTO―220型(TO−262,TO−263AB)と呼ばれるこの種のタイプの半導体素子を示す。この2つの半導体素子1A,1Bの異なる点は、樹脂封止部2から外部に突出した3本のリード端子3a,3b,3c,13a,13b,13cの形状のみである。
【0003】
すなわち、図4に示した形状の半導体素子1A(TO−262)は、一般にプリント基板上への搭載用として使用され、図5に示した形状の半導体素子1B(TO−263AB)は、平面搭載に便利なようにリード端子13bを除いて、リード端子13a,13cに所定のフォーミングを施したタイプのものである。したがって、リード端子13a,13b,13cを分離カット及びフォーミングする以前の工程は全て共通化することが可能であり、また、現実にコスト削減等の見地からそのようにしている。
【0004】
さて、上記のような半導体素子1A,1Bを形成するためのリードフレーム上に、周知のダイ・ボンダ(Die−Bonder)で半導体チップを載置し、同じく周知のワイヤ・ボンダ(Wire−Bonder)を用いるか、あるいは内部リードを用いて、該半導体チップの裏面側の電極面は、リードフレームの放熱板上に、また、該半導体チップの表面側の電極面は、リードフレームのリード端子上に、十分な電気伝導性と長期使用にも耐える接続強度を以って接続される。
【0005】
続いて、ダイ・ボンド及びワイヤ・ボンド工程を経たチップ搭載済みのリードフレームがトラスファ・モールド樹脂金型内に送られ、周知の方法により、半導体チップ及びリード端子の一部がモールド樹脂内に封止される。図6は、モールド樹脂成形済みのリードフレームである。図中、4は10〜20連とした半導体素子用リードフレーム全体を示し、5は樹脂封止部2の一端から露出した放熱板である。また、樹脂封止部2の他端からはリード端子3a,3b,3cの部分が露出し、中間部タイバ6に接続されている。さらに、下方に連続して設けた下部タイバ6aの中間部タイバ6の長手方向端部には同一ピッチの位置決め用透孔7が形成されている。
【0006】
上記のような半導体素子用リードフレーム4を処理する次の工程は、タイバ・カット工程である。なお、半導体素子用リードフレーム4の中間部タイバ6が果たす役割は、周知のようにワイヤ・ボンド工程→ダイ・ボンド工程→樹脂封止工程の各工程において、各々の放熱板5に半導体チップを図6中の位置決め用透孔7を利用して精度良く搭載し、ワイヤ・ボンドあるいはリード付けし、また、モールド樹脂金型内での放熱板5とリード端子3a,3b,3cの位置を正確に保持することである。さらに、単品製品となる各々の半導体素子片の相互の位置を確実に維持することでもある。
【0007】
すなわち、中間部タイバ6が存在する間の工程は、各々の半導体素子片の放熱板5及びリード端子3a,3b,3cがしっかりと該中間部タイバ6によって相互に連結されているので、上記の樹脂封止工程に到る間には、各々の半導体素子片の放熱板5及びリード端子3a,3b,3cの各部分に曲がりや相互の相対位置関係に狂いが生じることがない。特に、放熱板5の上端に上部タイバが形成されないタイプのリードフレームでは、中間部タイバ6の果たす役割は大きい。
【0008】
しかしながら、タイバ・カット工程を経た後は、様相が一変することとなる。
以下に、この間の事情を、図を参照して説明する。
図7(a)中の左側に示したタイバ・カット前の半導体素子1Aは、図4に対応したプリント基板搭載型(TO−262)のもので、長いリード端子3a,3b,3cを有する。また、図7(a)中の右側に示した半導体素子1Bは、図5に対応した平面搭載型(TO−263AB)のもので、短いリード端子13a,13b,13cを有する。
そして、個々の半導体素子1A,1Bに分離するタイバ・カット方法は、中間部タイバ6のハッチングを施した部分を切断・除去することである。
【0009】
したがって、タイバ・カット後の半導体素子1Bの外形品は、図8に示すような形状となって以後の工程に進められることになる。すなわち、タイバ・カットされた半導体素子用リードフレーム4は、図8のように下部タイバ6aのみを残した形状となり、この下部タイバ6aと、分離カットする前の中央のリード端子13bとが、相対的に細くて長い板材で接続された不安定な形状となっている。
【0010】
図中のリード端子のうち、左側のリード端子13aと右側のリード端子13cは、フォーミング金型中で、図5中に示すように、クランク状にフォーミングされる必要がある。しかしながら、中央のリード端子13bは何等フォーミングされることなく、この相対的に細くて長いリード端子13bのみで各半導体素子片を下部タイバ6aに連結・支持させた状態で次の半田ディプ工程に送ることになる。そして、この中央のリード端子13bの根本の部分Rが極めて曲がり易いため、搬送中変形すると、左右のリード端子13a,13cがフォーミング金型中の正規の位置に入らないという問題が生じてくる。
【0011】
続いて、半田ディプ工程に移る。半田ディプ中には上記のリード端子13bが変形した結果、隣接する半導体素子片同士が接近すると、放熱板5の上部にも半田がディプされるので、図8の符号Sで示すように隣の放熱板5同士が半田で繋がってしまう不都合が発生する。このようになってしまうと、最早、次の中央のリード端子13bをカットラインLで切断する分離カット工程には送れなくなってしまう。
【0012】
さらに続いて、各々の半導体素子片を分離カットする工程がある。
上記の工程では図示の分離カットラインLが、金型内に精度良く位置決めされている必要がある。それにも拘らず、リード端子13bの下部タイバ6aとの連結部分である根本の部分Rが僅かでも曲がっていたり、あるいはリード端子13bの途中の部分が曲がっていたりすると、結果的に分離カットラインLが金型内の正規の位置に固定されなくなるので、左右のリード端子13a,13cをもカットしてしまう場合がある。あるいは金型バイトが触れてしまったり、中央のリード端子13bが正規の寸法に収まらなかったり、また、最悪の場合には上部放熱板5の繋がり現象を呈し、分離カット工程そのものが不可能となる。
【0013】
図5に示した半導体素子1Bのタイプ(TO−263AB)では、上記のような不都合がある一方で、図4に示した半導体素子1Aのタイプ(TO−262)では、そのような不都合が殆ど発生することがない。
その理由は、図7(a)に示したように各半導体素子片がリード端子3a,3b,3cの3本の板材をもって、下部タイバ6aに、タイバ・カット後も連結されているためである。
すなわち、3本のリード端子3a,3b,3cが下部タイバ6aに連結されている場合には、外部から予期せぬ応力が加わったとしてもそれらのリード端子が応力を分散して支え合う枠組み構造として作用するからである。
【0014】
以上述べたように、従来の共通型のリードフレームを用いて半導体素子1Aタイプ及び半導体素子1Bタイプの両タイプ(TO−262,TO−263AB)の製品を製造しようとすると、タイバ・カット以後、特に、半導体素子1Bタイプ(TO−263AB)製品の製造工程に種々の問題が生じることが明らかとなった。
その原因を考察すると、前述したように中央のリード端子13bの1本のみが下部タイバ6aと連結されているために、その下部タイバ6aの根本部分R付近で極めて曲がり易いことにある。それに加えて中央のリード端子13bの下部タイバ6aまでの長さが相対的に長すぎることにも原因がある。
【0015】
他方、上記のことから半導体素子1Aタイプと半導体素子1Bタイプとを別個のリードフレームを使用して、スタート時から別ラインで組み立てるということも考えられるが、その場合には投資効果の点で負担が大き過ぎる。また、中央のリード端子13bのみを太く、かつ、厚くして曲がり難いようにすることも解決策の1つではあるが、これもダイ・ボンド及びワイヤ・ボンド工程、あるいは樹脂モールド金型の寸法変化を伴うことや、製品の外形表示の変更、材料費の高騰などを招来させることから得策とは言えない。
【0016】
【発明が解決しようとする課題】
従来の共用リードフレームを使用して半導体素子1Aタイプと半導体素子1Bタイプを製作するには、以下のような解決すべき課題があった。
(1)半導体素子1Aタイプと半導体素子1Bタイプを共用リードフレームを使用して製作する場合、半導体素子1Aタイプを製作する際には問題が生じないが、半導体素子1Bタイプを製作する際には、中央のリード端子13bの1本で下部タイバ6aに連結されることとなるために、連結部である根本部分Rが曲がり易い。
(2)上記根本部分の曲がりにより分離カット金型の正規の位置への正確な固定に支障を来たし、そのための切断寸法不良、ディプ工程での隣接放熱板5同士の半田連結、最終分離カット工程の実施不能化等の不都合を招来させるおそれがある。
【0017】
本発明は上記のような課題を解決するためになされたもので、新たな投資を伴うことなく、また、製品外形形状、寸法の変更、材料費の高騰を生じさせることなく、樹脂封止部から突出した中央のリード端子に曲がりを生じさせることない半導体素子の製造方法を提供することを目的とするものである。
【0018】
【課題を解決するための手段】
請求項1に記載の発明によれば、半導体素子用リードフレームに形成された3本のリード端子のうち、中央に配置されたリード端子から延在する放熱板上に半導体チップを搭載・固着し、前記中央に配置されたリード端子の左右に配置されたリード端子に前記半導体チップの電極面から所定の配線を施す工程と、
前記放熱板の一部が外部に露出し、かつ、前記3本のリード端子の一部が外部に露出するように、前記放熱板と前記半導体チップと前記3本のリード端子とを樹脂封止する工程と、
前記中央に配置されたリード端子のみが所定のタイバ帯幅を有する中間部タイバを介して下部タイバに連結されるように、前記樹脂封止する工程を経た前記半導体素子用リードフレームを分離カットする第1のタイバ・カット工程と、
前記第1のタイバ・カット工程を経た前記半導体素子用リードフレームの前記左右に配置されたリード端子に所定のフォーミングを施すフォーミング工程と、
前記フォーミング工程を経た前記半導体素子用リードフレームを半田バスに送り半田ディプを実施する半田ディプ工程と、
前記半田ディプ工程を経た前記半導体素子用リードフレームから各半導体素子片を分離カットして個々の半導体素子とする第2のタイバ・カット工程と、
を含むことを特徴とする半導体素子の製造方法が提供される。
【0019】
請求項2に記載の発明によれば、前記第1のタイバ・カット工程において、前記中間部タイバのみを残存させ、下部タイバの連結部を含めて前記下部タイバを分離カットすることを特徴とする請求項1に記載の半導体素子の製造方法が提供される。
【0022】
請求項1に記載の半導体素子の製造方法では、中央に配置されたリード端子のみが所定のタイバ帯幅を有する中間部タイバを介して下部タイバに連結されるように、樹脂封止工程を経た半導体素子用リードフレームを分離カットする第1のタイバ・カット工程が備えられている。このため、その第1のタイバ・カット工程を経て分離カットされた後の半導体素子用リードフレームは、相対的に距離の短い板材で中央に配置されたリード端子と中間部タイバとが連結されることになる。これにより連結部に外部応力が加わっても中央のリード端子は曲がり難くなり、分離カット金型への正規の位置への正確な固定ができ、設計通りの寸法切断ができ、半田ディプ工程での隣接放熱板同士の半田連結、最終分離カット工程の実施不能化等の不都合を招来させるおそれがなくなる。
【0023】
請求項2に記載の半導体素子の製造方法では、第1のタイバ・カット工程において、中間部タイバのみを残存させ、下部タイバの連結部を含めて下部タイバが分離カットされる。このため、下部タイバは残存しないが、上記リード端子の曲がりに対する対策には何等影響を与えることなく、分離カット金型への正規の位置への正確な固定ができ、設計通りの寸法切断ができ、半田ディプ工程での隣接放熱板同士の半田連結、最終分離カット工程の実施不能化等の不都合を招来させるおそれがなくなる効果が得られると共に、半田ディプ工程において、余分な半田が余分な部分に付着しないので、半田消費量を減少させ、製品コストの引き下げに寄与する。
【0024】
【実施例】
以下に、本発明の実施例を、図を参照して説明する。
図1は、本発明の半導体素子用リードフレームのタイバ・カット前の状態を示す平面図である。
従来の半導体素子用リードフレーム4に比べ、フレームの高さ、幅、板厚、送りピッチ等は全て変更がない。変更があるのは中間部タイバの高さ(以下、タイバ帯幅という。)のみである。
【0025】
すなわち、本発明の半導体素子用リードフレーム14では、図1中のh1−h’1ラインからh2−h’2ラインの間に挟まれた部分の面積が広くなったタイバ帯幅(h0からh2までの高さ)の中間部タイバ8を有することを特徴としている。このことは、本発明で使用する半導体素子用リードフレーム14のように、放熱板5の上端に上部タイバを形成しないタイプのものでは、第1のタイバ・カット後のリード端子の動きを規制する上で極めて重要な意義を有している。なお、図中、樹脂封止部2の下端からh0−h’0ラインの寸法は、従来のものと同一、若しくは略同等である。その理由は、かかる寸法がトランスファモールド金型、あるいはプレスカットの刃の逃げ量等を考慮して最適値を以って設計されているためである。
【0026】
従来のリードフレーム4では、中間部タイバ6のタイバ帯幅が、h0−h1であったの対して、本発明の半導体素子用リードフレーム14では、h0−h2がタイバ帯幅である。したがって、h1−h2に相当する部分だけ従来よりも広い面積のタイバ帯幅を有する中間部タイバ8となっている。なお、下部タイバ6aのタイバ帯幅は従来と同じである。また、該下部タイバ6aに同一ピッチで半導体素子用リードフレーム14の長手方向に形成された位置決め用透孔7を有することも従来と同じである。
【0027】
次に、図2のハッチングを施した部分をタイバ・カットした後の半導体素子用リードフレーム14を図3に示す。なお、h0−h’0ラインとh1−h’1ラインの間のハッチング部分は、必ずタイバ・カットされる必要がある一方で、h2−h’2ラインよりも下の連結部6bを含めた下部タイバ6aの部分は、カット除去しても良いし、あるいは除去しなくても良い。
【0028】
したがって、図2のハッチングを施した部分以外の白地の部分が、タイバ・カット後に残り、以後のフォーミング工程→半田ディプ工程→半導体素子片分離カット工程に進められる半導体素子用リードフレーム形状(図3参照)である。なお、検査工程以後は、各素子が個々に分離された状態で、検査用ハンドラ工程→PKG(外囲器)工程まで進められるので、半導体素子用リードフレーム単位での作業は半導体素子に分ける分離カット工程までである。
【0029】
つまり、各素子への分離カット以前の工程では、半導体素子片相互間の位置関係や、リード端子の曲がりが深刻な問題となるが、それ以後の工程においては、外囲器に収められた半導体素子の外形寸法を以って位置決めするために、各素子が個々に指定の寸法内に入っているだけで良い。
【0030】
さて、図3のようにタイバ・カットされたリードフレーム単位の製品群が従来技術に比較して優れている点について考察すると、概略次のようになる。
▲1▼先ず、中央のリード端子13bが1本のみで中間部タイバ8と連結されている点は従来と変わらないものの、樹脂封止部2の下側端部からリード端子13bと下部タイバ6aの連結部6b(h3−h’3ライン)までの高さが、従来に比べてh1−h3高さ分だけ短くなる。
【0031】
つまり、本発明では樹脂封止部2の下側端部からh1までが中央のリード端子13bの高さ(長さ)となる。そのことのために、例えば樹脂封止部2に予期せぬ外部応力が加わっても、リード端子13bと中間部タイバ8の連結部に加わる回転モーメントは従来に比べ小さくなり、リード端子13bが曲がり難くなる効果が発揮される。
【0032】
▲2▼フォーミング工程においても、リード端子13bの曲がりが発生していなことは勿論メリットがある。
すなわち、h1−h’1ラインと左側のリード端子13a及び右側のリード端子13cの先端部までの距離がフォーミング金型内で正確に位置決めされているので、正規のフォーミング加工が可能である。
【0033】
▲3▼これも上記▲1▼の曲がりに関係するが、搬送中の変形に対する懸念が大幅に解消されることで収率は勿論、マシン・サイクル等に対しても大きな利点となっている。
【0034】
▲4▼半田ディプ工程を実施する前に、h2−h’2ラインより下部を予め除去してしまえば、より多くの不要な半田を消費してしまうというデメリットが解消され、また、熱容量が下がる分、半田バスの温度制御、電力消費の点でもメリットが生じる。
【0035】
▲5▼半田ディプ工程を終えたリードフレーム単位の製品群は、次の工程である半導体素子片の分離カット工程へと進められるが、ここでもリード端子13bの曲がりが殆ど皆無であるので、従来のような不都合が生じることがない。
【0036】
なお、前記h2−h’2ラインより下部を切り離した場合には、分離カット工程の位置決めは、樹脂封止部2、若しくは放熱板5の上部コーナ部等を用いたり、又は従来から広く知られた方法を用いることによって何等問題なく分離カット工程を実施できることは言うまでもない。
【0038】
次に、上記半導体素子用リードフレームを使用した半導体素子の製造方法について説明する。すなわち、本発明の製造方法は、先ず、上述した半導体素子用リードフレーム14を使用し、その中央に配置されたリード端子13bから延在する放熱板5上に半導体チップ(図示せず)を周知のダイ・ボンダ等の機械を使用して搭載・固着する。
【0039】
次に、前記リード端子13bの左右に配置されたリード端子13a,13cに前記半導体チップの電極面からワイヤ・ボンダ等の機械を使用して所定の配線を施す。次いで、上記半導体素子用リードフレーム14がトラファ・モールド樹脂金型内に送られる。そして、この金型で、前記放熱板5の一部が外部に露出し、かつ、前記3本のリード端子13a,13b,13cの一部が外部に露出するように、放熱板5と放熱板5上の半導体チップと3本のリード端子13a,13b,13cとが樹脂封止される。
【0040】
次に、第1のタイバ・カット工程で、中央に配置されるリード端子13bのみが所定のタイバ帯幅を有する中間部タイバ8を介して下部タイバ6aに連結されるように、樹脂封止工程を経た前記半導体素子用リードフレーム14が分離カットされる。
【0041】
次に、第1のタイバ・カット工程を経た前記半導体素子用リードフレーム14の前記リード端子13a,13cに所定のフォーミングを施すフォーミング工程を経た後、前記半導体素子用リードフレーム14を半田バスに送り半田ディプを実施する。次いで、該半田ディプ工程を経た前記半導体素子用リードフレーム14から各半導体素子片を分離カットして個々の半導体素子1Bとする第2のタイバ・カット工程へと送る。
【0042】
その後は、検査用ハンドラ工程、製品梱包工程を経て出荷されるが、本発明の要旨外となるので、その説明は省略する。以上のように、上記の製造方法では、第1のタイバ・カット工程で、所定のタイバ帯幅を有する中間部タイバ8が残存するように半導体素子用リードフレーム14を分離カットするので、中央に配置されたリード端子13bの根本部分に、たとえ曲げ応力が加わっても容易に曲がることがなくなる。このため、その後の工程で設計通りの寸法切断ができ、半田ディプ工程での隣接放熱板同士の半田連結、最終分離カット工程の実施不能化等の不都合を招来させるおそれがなくなる。
【0043】
また、第1のタイバ・カット工程において、中間部タイバ8のみを残存させ、下部タイバ6aの連結部6bを含めて下部タイバ6aを分離カットすることもできる。かかる場合には下部タイバ6aは残存しないが、上記リード端子13bの曲がりに対する対策には何等影響を与えることなく、上記と同様の効果が得られると共に、半田ディプ工程において、余分な半田が余分な部分に付着しないので、半田消費量を減少させ、製品コストの引き下げに寄与するという副次的効果も得られる。
【0045】
【発明の効果】
本発明は以上のように構成したので、新たの投資を伴うことなく、また、製品外形形状、寸法の変更、材料費の高騰を生じさせることなく、樹脂封止部から突出した中央のリード端子の曲がりを効果的防止することができる等の効果がある。そのため、分離カット金型への正規の位置への正確な固定ができ、設計通りの寸法切断ができ、半田ディプ工程での隣接放熱板同士の半田連結、最終分離カット工程の実施不能化等の不都合を招来させるおそれが解消される。
【図面の簡単な説明】
【図1】本発明の半導体素子用リードフレームのタイバ・カット前の状態を示す平面図である。
【図2】上記半導体素子用リードフレームの第1のタイバ・カット部分を示す平面図である。
【図3】図2のハッチングを施した部分をタイバ・カットした後の状態を示す平面図である。
【図4】プリント基板搭載型の半導体素子(TO−262)を示し、(a)はその平面図、(b)はその側面図、(c)はその等価回路図である。
【図5】平面搭載型(の半導体素子(TO−263AB)を示し、(a)はその平面図、(b)はその側面図、(c)はその等価回路図である。
【図6】従来のタイバ・カット前の半導体素子用リードフレームを示す平面図である。
【図7】上記従来の半導体素子用リードフレームにおけるタイバ・カット法をハッチングで示した平面図である。
【図8】平面搭載型の半導体素子(TO−263AB)を製作する場合のタイバ・カット後の状態を示す従来の半導体素子用リードフレームの平面図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device.
[0002]
[Prior art]
There is a semiconductor element of a type in which two diodes are sealed with a cathode common base as a cathode common base. For example, FIGS. 4 and 5 show a semiconductor element of this type called a TO-220 type (TO-262, TO-263AB). Different points of the two
[0003]
That is, the
[0004]
Now, a semiconductor chip is mounted on a lead frame for forming the
[0005]
Subsequently, the chip-mounted lead frame that has undergone the die bonding and wire bonding processes is sent into the mold for mold resin, and a part of the semiconductor chip and the lead terminals are sealed in the mold resin by a known method. Stopped. FIG. 6 shows a lead frame that has been molded with a mold resin. In the figure,
[0006]
The next process for processing the semiconductor
[0007]
That is, the step between the intermediate
[0008]
However, after the tie bar cutting process, the aspect changes completely.
Hereinafter, the situation during this period will be described with reference to the drawings.
The
And the tie bar cutting method which isolate | separates into each
[0009]
Therefore, the external shape of the
[0010]
Of the lead terminals in the figure, the
[0011]
Subsequently, the process proceeds to a solder dipping process. As a result of the deformation of the
[0012]
Further, there is a step of separating and cutting each semiconductor element piece.
In the above process, the illustrated separation cut line L needs to be accurately positioned in the mold. Nevertheless, if the root portion R, which is the connecting portion of the
[0013]
The
The reason is that, as shown in FIG. 7A, each semiconductor element piece is connected to the
That is, when the three
[0014]
As described above, when trying to manufacture both the
Considering the cause, as described above, since only one of the
[0015]
On the other hand, from the above, it can be considered that the
[0016]
[Problems to be solved by the invention]
To fabricate the
(1) When the
(2) above by bending of the root portion hindered the exact fixing of the position of the separation cuts mold normal cutting defective dimension therefor,
[0017]
The present invention has been made to solve the above problems, without new investment, also products outer shape, change of dimensions, without causing soaring material costs, the resin sealing portion it is an object to provide a method of manufacturing have semiconductor devices, such to cause bending in the center of the lead terminals protruding from.
[0018]
[Means for Solving the Problems]
According to the first aspect of the invention, among the three lead terminals formed on the lead frame for a semiconductor element, the semiconductor chip is mounted on and fixed to the heat sink extending from the lead terminal arranged at the center. Applying predetermined wiring from the electrode surface of the semiconductor chip to the lead terminals arranged on the left and right of the lead terminal arranged in the center;
The heat radiating plate, the semiconductor chip, and the three lead terminals are resin-sealed so that a part of the heat radiating plate is exposed to the outside and a part of the three lead terminals is exposed to the outside. And a process of
The lead frame for a semiconductor element that has undergone the resin sealing step is separated and cut so that only the lead terminal arranged at the center is connected to the lower tie bar through an intermediate tie bar having a predetermined tie bar band width. A first tie bar cutting process;
A forming step of applying a predetermined forming to the lead terminals arranged on the left and right of the lead frame for a semiconductor element that has undergone the first tie bar cutting step;
A solder dipping step of sending the semiconductor element lead frame that has undergone the forming step to a solder bus and performing a solder dipping;
A second tie bar cutting step in which each semiconductor element piece is separated and cut from the semiconductor element lead frame that has undergone the solder dipping step to form individual semiconductor elements;
A method for manufacturing a semiconductor device is provided.
[0019]
According to a second aspect of the present invention, in the first tie bar cutting step, only the intermediate tie bar remains, and the lower tie bar including the connecting portion of the lower tie bar is separated and cut. A method of manufacturing a semiconductor device according to
[0022]
In the method of manufacturing a semiconductor device according to
[0023]
In the method of manufacturing a semiconductor device according to
[0024]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a plan view showing a state before a tie bar cut of a lead frame for a semiconductor device of the present invention.
Compared with the
[0025]
That is, in the
[0026]
In the
[0027]
Next, FIG. 3 shows the
[0028]
Accordingly, the white portion other than the hatched portion in FIG. 2 remains after the tie bar cut, and the semiconductor device lead frame shape (FIG. 3) proceeds to the subsequent forming step → solder dipping step → semiconductor element piece separation / cutting step. Reference). Incidentally, the inspection process after a state in which each element is individually separated, so proceed until testing handler process → PKG (envelope) process, working with a lead frame for a semiconductor device is divided into semiconductor element Up to the separation cut process.
[0029]
In other words, in the process before the separation cut to each element, the positional relationship between the semiconductor element pieces and the bending of the lead terminal are serious problems, but in the subsequent process, the semiconductor contained in the envelope In order to position with the external dimensions of the elements, it is only necessary that each element individually falls within the specified dimensions.
[0030]
Now, considering the advantages of the tie bar-cut product group of lead frames as shown in FIG.
(1) First, although only one
[0031]
That is, in the present invention, the height (length) of the
[0032]
(2) Of course, there is a merit that the bending of the
That is, since the distance from the h1-
[0033]
{Circle around (3)} This also relates to the bending of the above {circle around (1)}, but since the concern about deformation during conveyance is largely eliminated, not only the yield but also the machine cycle is a great advantage.
[0034]
(4) If the lower part of the h2-
[0035]
(5) The product group of the lead frame after the solder dipping process is advanced to the next process of separating and cutting the semiconductor element pieces. However, since there is almost no bending of the
[0036]
When the lower part is cut off from the h2-
[0038]
Next, a method for manufacturing a semiconductor element using the lead frame for a semiconductor element will be described. That is, in the manufacturing method of the present invention, first, the semiconductor
[0039]
Next, predetermined wiring is applied to the
[0040]
Then, in the first tie-bar-cutting step, the so that is connected to the
[0041]
Next, after passing through a forming process for applying a predetermined forming to the
[0042]
Thereafter, the product is shipped through an inspection handler process and a product packaging process. However, since it is out of the scope of the present invention, the description thereof is omitted. As described above, in the above manufacturing method, the semiconductor
[0043]
In the first tie-bar-cutting process, thereby leaving only the intermediate portion tie-
[0045]
【The invention's effect】
Since the present invention is configured as described above, the central lead terminal protruding from the resin-sealed portion is not accompanied by a new investment, and without causing a change in the product outer shape, dimensions, and a rise in material cost. It is possible to effectively prevent such bending. Therefore, it is accurately fixed to the normal position to the separation cut die can dimension cut as designed, the solder adjacent radiating plate solder connection between at dip process, implementation disabling the like in the final separation cutting step The risk of inconvenience is eliminated.
[Brief description of the drawings]
FIG. 1 is a plan view showing a state before a tie bar cut of a lead frame for a semiconductor device of the present invention.
FIG. 2 is a plan view showing a first tie bar cut portion of the semiconductor element lead frame;
FIG. 3 is a plan view showing a state after the hatched portion of FIG. 2 is cut by a tie bar.
4A and 4B show a printed circuit board mounting type semiconductor element (TO-262), in which FIG. 4A is a plan view thereof, FIG. 4B is a side view thereof, and FIG. 4C is an equivalent circuit diagram thereof.
5A is a plan view of a semiconductor device (TO-263AB), FIG. 5A is a plan view thereof, FIG. 5B is a side view thereof, and FIG. 5C is an equivalent circuit diagram thereof.
FIG. 6 is a plan view showing a conventional lead frame for a semiconductor element before tie bar cutting.
FIG. 7 is a plan view showing hatching of the tie bar cutting method in the conventional lead frame for a semiconductor element .
FIG. 8 is a plan view of a conventional lead frame for a semiconductor element showing a state after tie bar cutting in the case of manufacturing a flat-mount semiconductor element (TO-263AB).
Claims (2)
前記放熱板の一部が外部に露出し、かつ、前記3本のリード端子の一部が外部に露出するように、前記放熱板と前記半導体チップと前記3本のリード端子とを樹脂封止する工程と、 The heat radiating plate, the semiconductor chip, and the three lead terminals are resin-sealed so that a part of the heat radiating plate is exposed to the outside and a part of the three lead terminals is exposed to the outside. And a process of
前記中央に配置されたリード端子のみが所定のタイバ帯幅を有する中間部タイバを介して下部タイバに連結されるように、前記樹脂封止する工程を経た前記半導体素子用リードフレームを分離カットする第1のタイバ・カット工程と、 The lead frame for a semiconductor element that has undergone the resin sealing step is separated and cut so that only the lead terminal arranged at the center is connected to the lower tie bar through an intermediate tie bar having a predetermined tie bar band width. A first tie bar cutting process;
前記第1のタイバ・カット工程を経た前記半導体素子用リードフレームの前記左右に配置されたリード端子に所定のフォーミングを施すフォーミング工程と、 A forming step of applying a predetermined forming to the lead terminals arranged on the left and right of the lead frame for a semiconductor element that has undergone the first tie bar cutting step;
前記フォーミング工程を経た前記半導体素子用リードフレームを半田バスに送り半田ディプを実施する半田ディプ工程と、 A solder dipping process in which the semiconductor element lead frame that has undergone the forming process is sent to a solder bus to perform solder dipping;
前記半田ディプ工程を経た前記半導体素子用リードフレームから各半導体素子片を分離カットして個々の半導体素子とする第2のタイバ・カット工程と、 A second tie bar cutting step in which each semiconductor element piece is separated and cut from the semiconductor element lead frame that has undergone the solder dipping step to form individual semiconductor elements;
を含むことを特徴とする半導体素子の製造方法。The manufacturing method of the semiconductor element characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002176815A JP4063599B2 (en) | 2002-06-18 | 2002-06-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002176815A JP4063599B2 (en) | 2002-06-18 | 2002-06-18 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004022861A JP2004022861A (en) | 2004-01-22 |
JP4063599B2 true JP4063599B2 (en) | 2008-03-19 |
Family
ID=31175020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002176815A Expired - Fee Related JP4063599B2 (en) | 2002-06-18 | 2002-06-18 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4063599B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102924966B (en) * | 2012-10-31 | 2014-08-13 | 常州大学 | Date peel red pigment, and preparation and application thereof |
-
2002
- 2002-06-18 JP JP2002176815A patent/JP4063599B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102924966B (en) * | 2012-10-31 | 2014-08-13 | 常州大学 | Date peel red pigment, and preparation and application thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2004022861A (en) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793197B2 (en) | Low profile leaded semiconductor package | |
US20050139982A1 (en) | Method of manufacturing a semiconductor device | |
US5291059A (en) | Resin-molded semiconductor device and lead frame employed for fabricating the same | |
US20100237479A1 (en) | Lead Frame Based, Over-Molded Semiconductor Package with Integrated Through Hole Technology (THT) Heat Spreader Pin(s) and Associated Method of Manufacturing | |
JP3837215B2 (en) | Individual semiconductor device and manufacturing method thereof | |
KR20000048011A (en) | A semiconductor device | |
KR100781149B1 (en) | Lead-frame strip and process for manufacturing semiconductor packages using the same | |
JP2003282809A (en) | Semiconductor device and its manufacturing method | |
US20230068748A1 (en) | Leaded semiconductor device package | |
JP4243270B2 (en) | Manufacturing method of semiconductor device | |
US20240105537A1 (en) | Mold, lead frame, method, and electronic device with exposed die pad packaging | |
JP4063599B2 (en) | Manufacturing method of semiconductor device | |
JP2003037236A (en) | Method for manufacturing semiconductor device, and semiconductor device manufactured by the same | |
US12040260B2 (en) | Electronic package with surface contact wire extensions | |
US20240178105A1 (en) | Method of manufacturing substrates for semiconductor devices, corresponding product and semiconductor device | |
KR20020093250A (en) | ELP type leadframe and ELP using the same | |
JP4747188B2 (en) | Manufacturing method of semiconductor device | |
US20230005824A1 (en) | Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device | |
US20230005825A1 (en) | Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device | |
US20240055327A1 (en) | Pre-plated lead tip for wettable flank leadframe | |
KR100575859B1 (en) | ball grid array package | |
CN116364686A (en) | Lead frame and single-phase module | |
JPS6050347B2 (en) | Single inline lead frame for semiconductor devices | |
TWI385773B (en) | Lead frame carrier and method of manufacturing the same | |
JP2002252319A (en) | Semiconductor device and its manufacturing method and lead frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |