JP4062979B2 - 絶縁抵抗測定装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、被測定物の絶縁抵抗を測定するための絶縁抵抗測定装置に関する。
【０００２】
【従来の技術】
一般に、絶縁抵抗測定装置を用いて、コンデンサなどの被測定物の絶縁抵抗を測定する場合、被測定物がショートした不良品であると、絶縁抵抗測定装置の測定回路が破壊されてしまう場合がある。そこで、従来は、複数の制限抵抗が並列接続された電流制限回路を備えた絶縁抵抗測定装置が用いられていた。この絶縁抵抗測定装置であれば、被測定物がショートしていても、測定回路が破壊されることを防止することができる。
【０００３】
ところで、コンデンサの絶縁抵抗測定は耐圧試験も兼ねているため、コンデンサの種類によって印加測定電圧も異なる。ところが、従来の絶縁抵抗測定装置の場合、抵抗による電流制限回路を使用しているため、測定電源の電圧を変えると、充電電流が変化してしまうことになる。そのため、充電電流を一定にするために印加測定電圧値に応じて制限抵抗を何種類か用意して切り換える必要があり、回路が複雑化するとともに、切換えに手間がかかるという問題があった。
【０００４】
また、被測定物のコンデンサの充電がＣＲの時定数によるｅｘｐカーブとなるため、充電に時間がかかり、測定効率が悪いという問題も抱えていた。
【０００５】
このような問題を解決するため、本願発明の発明者の一人は、特開平４−１３１７７０号公報に示す絶縁抵抗測定装置を提案している。すなわち、この絶縁抵抗測定装置は、ＦＥＴとバイアス電源（ＤＣ／ＤＣ変換器）とを組み合わせた定電流回路を備えている。この絶縁抵抗測定装置であれば、ＦＥＴの定電流特性を利用して被測定物に流れる電流を一定化するので、測定電源の電圧を変えても常に一定の電流が得られ、多数の部品を必要とせず、かつ切換えの手間も必要としない。また、ＦＥＴを使用しているので、充電時間を短縮でき、測定効率が良い。
【０００６】
【発明が解決しようとする課題】
ところが、特開平４−１３１７７０号公報に示す絶縁抵抗測定装置の場合、定電流回路にはＤＣ／ＤＣ変換器を使用している。ＤＣ／ＤＣ変換器は、１次側と２次側が電気的に絶縁されているものの、発振を利用して２次側電圧を生成しているため、発振ノイズが発生する。従って、このＤＣ／ＤＣ変換器の発振ノイズが測定精度を悪化させる要因となっていた。
【０００７】
そこで、本発明の目的は、測定電源の電圧を変えても常に一定の電流が得られるとともに、定電流回路の低ノイズ化を実現することができる絶縁抵抗測定装置を提供することにある。
【０００８】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る絶縁抵抗測定装置は、被測定物に測定電圧を印加する測定電源と、測定電源から供給される電流を一定化する定電流回路と、定電流回路の出力端に接続された被測定物の漏れ電流を電圧に変換するＩ／Ｖ変換器とを備え、Ｉ／Ｖ変換器の出力電圧により被測定物の絶縁抵抗を測定する絶縁抵抗測定装置であって、定電流回路は、ＦＥＴと、ＦＥＴのゲート−ソース間に直流電圧を印加し、光起電力回路を含んだバイアス電源と、ＦＥＴのソースに直列接続された定電流負帰還用抵抗と、ＦＥＴのバイアス電源の出力電圧を分圧してＦＥＴのゲート−ソース間に印加するゲート−ソース間電圧設定用抵抗と、ＦＥＴのゲート−ソース間に発生する寄生容量より大きい静電容量を有したコンデンサであって、ＦＥＴのゲート−ソース間に、ＦＥＴのソースに接続された定電流負帰還用抵抗を介して接続されたコンデンサと、を備えることを特徴とする。
【０００９】
また、本発明に係る絶縁抵抗測定装置は、被測定物に正負いずれか一方の測定電圧を印加する測定電源と、正負いずれか一方の測定電圧に選択的に切り替える切替器と、測定電源から供給される電流を一定化する定電流回路と、定電流回路の出力端に接続された被測定物の漏れ電流を電圧に変換するＩ／Ｖ変換器とを備え、Ｉ／Ｖ変換器の出力電圧により被測定物の絶縁抵抗を測定する絶縁抵抗測定装置であって、定電流回路は、ソース側同士およびドレイン側同士のいずれかが直列接続された二つのＦＥＴと、それぞれのＦＥＴのゲート−ソース間に直流電圧を印加し、光起電力回路を含んだバイアス電源と、それぞれのＦＥＴのソースに直列接続された定電流負帰還用抵抗と、ＦＥＴのバイアス電源の出力電圧を分圧してそれぞれのＦＥＴのゲート−ソース間に印加するゲート−ソース間電圧設定用抵抗と、それぞれのＦＥＴのゲート−ソース間に発生する寄生容量より大きい静電容量を有したコンデンサであって、それぞれのＦＥＴのゲート−ソース間に、それぞれのＦＥＴのソースに接続された定電流負帰還用抵抗を介して接続されたコンデンサと、を備えることを特徴とする。
【００１０】
以上の構成により、ＦＥＴのバイアス電源は、ノイズを発生させにくい光起電力回路を含んでいるため、低ノイズの定電流回路が得られる。また、定電流負帰還用抵抗とＦＥＴのゲート間に接続されたコンデンサは、突入電流防止用コンデンサとして機能する。
【００１２】
また、光起電力回路の一次側に接点を設け、該接点で測定電圧の印加をＯＮ／ＯＦＦ制御することにより、印加測定電圧にかかわらず、接点耐圧、開閉容量および接点容量の小さい接点が使用できる。
【００１３】
【発明の実施の形態】
以下、本発明に係る絶縁抵抗測定装置の実施の形態について添付の図面を参照して説明する。各実施形態は、コンデンサの絶縁抵抗測定装置について説明するが、必ずしもコンデンサに限るものではない。
【００１４】
［第１実施形態、図１］
図１に示すように、絶縁抵抗測定装置１は、直流測定電源２と、アース端子３と、切替器４と、直流測定電源２から供給される電流を一定化する定電流回路５と、定電流回路５の出力端子Ｂに接続される被測定物３１の漏れ電流を電圧に変換するＩ／Ｖ変換器であるＯＰアンプ６と、ＯＰアンプ６の出力電圧をデジタル化するＡ／Ｄ変換器７とを備えている。
【００１５】
直流測定電源２は、正電圧源２１と負電圧源２２を有している。これらの電圧源２１，２２の一端は接地され、他端は切替器４を介して定電流回路５の入力端子Ａに接続されている。また、アース端子３は切替器４を介して定電流回路５の入力端子Ａに接続されている。従って、切替器４により、正電圧源２１，負電圧源２２およびアース端子３を択一的に切り替えることができる。
【００１６】
定電流回路５の出力端子Ｂは、被測定物であるコンデンサ３１の一端に接続され、コンデンサ３１の他端は接点Ｃを介してＯＰアンプ６の負入力に接続されている。ＯＰアンプ６の正入力は接地されている。ＯＰアンプ６の出力端は、Ａ／Ｄ変換器７に接続されている。なお、この絶縁抵抗測定装置１では、回路を簡素化するため、ＯＰアンプ６の入力保護回路などは省略している。２５は帰還抵抗である。
【００１７】
次に、この絶縁抵抗測定装置１による、被測定物であるコンデンサ３１の絶縁抵抗の測定方法について説明する。まず、コンデンサ３１の種類に応じて、正負の電圧源２１，２２の出力電圧を設定する。
【００１８】
次に、切替器４を正電圧源２１に切り換える。これにより、正電圧源２１から供給される電流は定電流回路５により一定化され、一定化された電流は、コンデンサ３１に充電される。充電後、コンデンサ３１の漏れ電流をＯＰアンプ６でＩ／Ｖ変換し、この出力電圧をＡ／Ｄ変換器７でデジタル化したものを解析し、電圧換算でコンデンサ３１の絶縁抵抗を計算する。
【００１９】
逆電圧を測定する場合、コンデンサ３１の正充電電圧を一旦放電する必要があるため、切替器４をアース端子３へ切り替え、ついで負電圧源２２に切り替える。その後、前述の正電圧による絶縁抵抗測定と同様にして、負電圧による絶縁抵抗測定が行なわれる。これにより、正電圧を印加した場合と、負電圧を印加した場合との両方の漏れ電流が確実に測定できる。
【００２０】
次に、この絶縁抵抗測定装置１に用いられる定電流回路５について説明する。定電流回路５は、２つのＦＥＴ（電界効果型トランジスタ）５１，ＦＥＴ５２と、各ＦＥＴ５１，ＦＥＴ５２のゲート（Ｇ）−ソース（Ｓ）間に直流電圧を印加するバイアス電源９と、バイアス電源９の出力電圧を安定化するための定電圧ダイオード１１と、各ＦＥＴ５１，ＦＥＴ５２のゲート（Ｇ）−ソース（Ｓ）間の電圧を設定する可変抵抗器１２と、測定電圧の印加開始直後に発生する突入電流を防止するコンデンサ１３と、各ＦＥＴ５１，ＦＥＴ５２のソース（Ｓ）に直列接続された定電流負帰還用抵抗１６，１７とから構成されている。
【００２１】
ＦＥＴ５１は、ＦＥＴ５２に対向するように、正逆直列に接続されている。すなわち、ＦＥＴ５１のドレイン（Ｄ）側は入力端子Ａに接続され、ソース（Ｓ）側はＦＥＴ５２のソース（Ｓ）側に接続されている。ＦＥＴ５２のドレイン（Ｄ）側は出力端子Ｂに接続されている。ＦＥＴ５１，ＦＥＴ５２は、エンハンスメント型ＭＯＳ−ＦＥＴであり、高耐圧性に優れており、数百ボルトを印加するコンデンサ３１の耐圧測定に適している。さらに、ＦＥＴ５１，ＦＥＴ５２は、コンデンサ３１の充電時間を短縮でき、測定効率が良い。
【００２２】
ＦＥＴ５１，ＦＥＴ５２のそれぞれのソース（Ｓ）−ドレイン（Ｄ）間にはソース（Ｓ）からドレイン（Ｄ）方向への流れを許容する保護ダイオード１８，１９が並列接続されている。
【００２３】
定電圧ダイオード１１は、ＦＥＴ５１，ＦＥＴ５２のそれぞれのゲート（Ｇ）−ソース（Ｓ）間に並列接続されている。可変抵抗器１２も、ＦＥＴ５１，ＦＥＴ５２のそれぞれのゲート（Ｇ）−ソース（Ｓ）間に並列接続されている。この可変抵抗器１２は、各ＦＥＴ５１，ＦＥＴ５２のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流の増減に応じて、各ＦＥＴ５１，ＦＥＴ５２のゲート（Ｇ）−ソース（Ｓ）間に印加される電圧を調整するゲート−ソース間電圧設定用抵抗として機能する。
【００２４】
バイアス電源９は、光起電力回路１０（具体的には、赤外線ＬＥＤ２７とフォトダイオードアレイ素子２８を組み合わせたもの、いわゆるフォトボル）を含んでいる。
【００２５】
光起電力回路１０の一次側には直流電源２３が接続されており、光起電力回路１０の入力保護のために直流電源２３と直列に抵抗１４を接続している。また、光起電力回路１０の一次側には直流電源２３と直列に接点１５を接続している。接点１５がＯＮすると、赤外線ＬＥＤ２７が発光し、この光をフォトダイオードアレイ素子２８が受光して２次側電圧が発生する。この２次側電圧はＦＥＴ５１，ＦＥＴ５２のゲート（Ｇ）に供給される。なお、光起電力回路１０の出力電圧が安定している場合には、定電圧ダイオード１１を使用する必要はない。
【００２６】
このような構成の定電流回路５において、被測定物であるコンデンサ３１の正電圧による絶縁抵抗を測定する場合、または、負電圧印加後に放電する場合には、電流が入力端子Ａから出力端子Ｂへと流れる。このとき、ＦＥＴ５２側は、保護ダイオード１９に電流が流れ、定電流作用はＦＥＴ５１で行なうことになる。
【００２７】
より、具体的に説明する。ＦＥＴ５１のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流値は、ＦＥＴ５１のゲート（Ｇ）−ソース（Ｓ）間の電位差により決まる。ＦＥＴ５１のゲート（Ｇ）には、バイアス電源９から出力された電圧が印加される。この電圧は定電圧ダイオード１１で安定化され、可変抵抗器１２で分圧されている。そして、入力端子Ａから出力端子Ｂへ流れる電流が増加した場合、つまり、ＦＥＴ５１のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流が増加した場合には、定電流負帰還用抵抗１６の両端の電位差が上昇し、ＦＥＴ５１のゲート（Ｇ）−ソース（Ｓ）間に加わる電圧を下げ、ＦＥＴ５１のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流（入力端子Ａから出力端子Ｂへ流れる電流）を制限する。
【００２８】
逆に、入力端子Ａから出力端子Ｂへ流れる電流が減少した場合には、定電流負帰還用抵抗１６の両端の電位差が低下し、ＦＥＴ５１のゲート（Ｇ）−ソース（Ｓ）間に加わる電圧を上げ、ＦＥＴ５１のドレイン（Ｄ）−ソース（Ｓ）間に流れる電流（入力端子Ａから出力端子Ｂへ流れる電流）を増加させる。このように、正電圧源２１の電圧を変えても、ＦＥＴ５１の定電流特性を利用して、常に一定の電流をコンデンサ３１に流すことができる。
【００２９】
また、コンデンサ３１の負電圧による絶縁抵抗を測定する場合、または、正電圧印加後に放電する場合には、電流が出力端子Ｂから入力端子Ａへと流れる。このとき、ＦＥＴ５１側は、保護ダイオード１８に電流が流れ、定電流作用はＦＥＴ５２で行なうことになる。このように、ＦＥＴを２個直列に接続することで、正負の電圧印加時と放電時の電流を一定化できる。
【００３０】
ところで、一般に、ＦＥＴのゲート（Ｇ）−ソース（Ｓ）間には寄生容量（以下ではＦＥＴ寄生容量と称す）が存在する。従って、ＦＥＴのドレイン（Ｄ）−ソース（Ｓ）間に流れる電流値の増減に対する、ゲート（Ｇ）−ソース（Ｓ）間電位差の増減動作の追従性（以下では、定電流動作の追従性と称す）は、このＦＥＴ寄生容量の充／放電時間により決定される。この充／放電時間は、可変抵抗器１２と定電流負帰還用抵抗１６（または１７）の合成抵抗値ＲとＦＥＴ寄生容量の容量値Ｃの時定数ＣＲで決定される。
【００３１】
そして、ＦＥＴのゲート（Ｇ）−ソース（Ｓ）間に印加される電圧を供給するバイアス電源９の駆動電流が十分大きい場合には、可変抵抗器１２の抵抗値を小さくすることができ、定電流動作の追従性が良い。しかし、本第１実施形態で使用した光起電力回路１０は駆動電流が小さく、可変抵抗器１２の抵抗値を大きくする必要がある。このため、定電流動作の追従性が悪く、特に、測定電圧印加開始直後（電流値が急激に変化する場合）には数μｓ〜数ｍｓ程度の突入電流（設定した電流値より大きな電流）が流れる。
【００３２】
コンデンサ１３は、この突入電流を防止するためのものであり、ＦＥＴ寄生容量と定電流負帰還用抵抗１６（または１７）の間に接続されている。コンデンサ１３を接続することで、ＦＥＴのドレイン（Ｄ）−ソース（Ｓ）間に流れる電流が急激に変化した場合のＦＥＴ寄生容量の充／放電を、コンデンサ１３の放／充電により瞬時に行なうため、定電流動作の追従性が良くなり、突入電流の発生が防止される。この場合、定電流動作の追従性は、ＦＥＴ寄生容量と定電流負帰還用抵抗１６（または１７）により決定され、可変抵抗器１２の抵抗値には依存しない。したがって、光起電力回路１０の駆動電流の大小に関わらず、突入電流を防止でき、過電流による被測定物３１や絶縁抵抗測定装置１の破損を防止できる。
【００３３】
印加測定電圧は、被測定物３１の種類に応じて様々であり、測定電圧の正負切替、充／放電切替や測定電圧印加ＯＮ／ＯＦＦを行なう切替器は接点耐圧、開閉容量、接点容量の大きなものを使用する必要があり、コストアップとなる。本第１実施形態では、ＦＥＴ５１，ＦＥＴ５２のそれぞれに、バイアス電源９から出力された電圧が印加されており、バイアス電源９の１次側の接点１５をＯＮ／ＯＦＦすることにより、被測定物３１への測定電圧の印加をＯＮ／ＯＦＦ制御している。このため、接点耐圧、開閉容量、接点容量の小さな接点１５で実現可能である。また、測定電圧の印加ＯＦＦ時に切替器４を切り替えることで、印加測定電圧の大きさにかかわらず、切替器４は接点耐圧、開閉容量の小さな安価なものを使用できる。
【００３４】
以上の構成からなる絶縁抵抗測定装置１は、ＦＥＴ５１，ＦＥＴ５２のバイアス電源９が光起電力回路１０を含んでいる。従って、光起電力回路１０の１次側と２次側は電気的に絶縁されており、しかも、２次側電圧は光電効果を利用して発生させているため、低ノイズな電源となる。この結果、定電流回路５の低ノイズ化が実現でき、精度の良い絶縁抵抗測定が実現できる。
【００３５】
［第２実施形態、図２］
図２に示すように、絶縁抵抗測定装置１Ａの定電流回路５Ａは、各ＦＥＴ５１，ＦＥＴ５２毎にバイアス電源９ａ，９ｂと、定電圧ダイオード１１ａ，１１ｂと、可変抵抗器１２ａ，１２ｂと、突入電流防止コンデンサ１３ａ，１３ｂと、定電流負帰還用抵抗１６，１７とを備えている。ＦＥＴ５１とＦＥＴ５２はドレイン（Ｄ）同士が直列に接続している。
【００３６】
バイアス電源９ａ，９ｂは、それぞれ光起電力回路１０ａ，１０ｂを含んでいる。光起電力回路１０ａ，１０ｂの１次側には共通の直流電源２３が接続され、入力保護用抵抗１４ａ，１４ｂが直流電源２３に直列に接続している。また、光起電力回路１０ａ，１０ｂの１次側には、直流電源２３と直列に接点１５を接続している。
【００３７】
以上の構成からなる絶縁抵抗測定装置１Ａは、前記第１実施形態の装置１と同様の作用効果を奏する。さらに、二つのＦＥＴ５１，ＦＥＴ５２間に個体差があっても、可変抵抗器１２ａ，１２ｂやバイアス電源９ａ，９ｂなどの電気定数を種々設定することにより、ゲート（Ｇ）に印加する電圧値をそれぞれ独立して設定することができる。
【００３８】
［第３実施形態、図３］
図３に示す絶縁抵抗測定装置１Ｂは、正負の両電圧で絶縁抵抗測定を行なう必要がなく、かつ、被測定物３１に充電された電圧を放電する必要がない場合に用いられる。この絶縁抵抗測定装置１Ｂは、ＦＥＴ５１および定電流負帰還用抵抗１６が一つですむため、部品点数が少なく、安価である。
【００３９】
[第４実施形態、図４]
図４に示す絶縁抵抗測定装置１Ｃは、定電流回路５Ｃに、チャージポンプ回路を含んだバイアス電源４０を使用したものである。バイアス電源４０の１次側には、直流電源２３と入力保護用抵抗１４が接続している。一段目コンデンサ４１は、一段目スイッチＳ１ａ，Ｓ１ｂを介して直流電源に並列接続され、二段目スイッチＳ２ａ，Ｓ２ｂを介して二段目コンデンサ４２に並列接続されている。
【００４０】
バイアス電源４０による２次側電圧生成方法は以下の通りである。まず、一段目スイッチＳ１ａ，Ｓ１ｂをＯＮするとともに、二段目スイッチＳ２ａ，Ｓ２ｂをＯＦＦし、直流電源２３によって一段目コンデンサ４１を充電する。次に、一段目スイッチＳ１ａ，Ｓ１ｂをＯＦＦするとともに、二段目スイッチＳ２ａ，Ｓ２ｂをＯＮし、一段目コンデンサ４１に充電された電荷によって二段目コンデンサ４２を充電する。さらに、前述の充電動作を繰り返す。こうして、二段目コンデンサ４２に生成した２次側電圧は、ＦＥＴ５１，ＦＥＴ５２のゲート（Ｇ）に供給される。
【００４１】
以上の構成からなる絶縁抵抗測定装置１Ｃは、ＦＥＴ５１，ＦＥＴ５２のバイアス電源４０がチャージポンプ回路を含んでいる。従って、チャージポンプ回路の１次側と２次側は、一段目スイッチＳ１ａ，Ｓ１ｂにより電気的に絶縁されており、しかも、２次側電圧は充電された二段目コンデンサ４２（いわゆる電池と見做せる）にて発生させているため、低ノイズな電源となる。この結果、定電流回路５Ｃの低ノイズ化が実現でき、精度の良い絶縁抵抗測定が実現できる。
【００４２】
[他の実施形態]
なお、本発明に係る絶縁抵抗測定装置は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、前記実施形態では、ＦＥＴのゲート（Ｇ）−ソース（Ｓ）間に印加される電圧を調整するゲート−ソース間電圧設定用抵抗として可変抵抗器を使用したが、固定抵抗を使用して調整を不要化してもよい。
【００４３】
【発明の効果】
以上の説明で明らかなように、本発明によれば、ＦＥＴのバイアス電源は、ノイズを発生させにくい光起電力回路やチャージポンプ回路を含んでいるため、低ノイズの定電流回路が得られる。
【図面の簡単な説明】
【図１】本発明に係る絶縁抵抗測定装置の第１実施形態を示す電気回路図。
【図２】本発明に係る絶縁抵抗測定装置の第２実施形態を示す電気回路図。
【図３】本発明に係る絶縁抵抗測定装置の第３実施形態を示す電気回路図。
【図４】本発明に係る絶縁抵抗測定装置の第４実施形態を示す電気回路図。
【符号の説明】
１，１Ａ，１Ｂ，１Ｃ…絶縁抵抗測定装置
２…直流測定電源
４…切替器
５，５Ａ，５Ｂ，５Ｃ…定電流回路
６…ＯＰアンプ（Ｉ／Ｖ変換器）
９，９ａ，９ｂ，４０…バイアス電源
１０，１０ａ，１０ｂ…光起電力回路
１２，１２ａ，１２ｂ…ゲート−ソース間電圧設定用抵抗
１３，１３ａ，１３ｂ…突入電流防止コンデンサ
１５…接点
１６，１７…定電流負帰還用抵抗
５１，５２…ＦＥＴ

Claims (3)

1. 被測定物に測定電圧を印加する測定電源と、
   前記測定電源から供給される電流を一定化する定電流回路と、
   前記定電流回路の出力端に接続された被測定物の漏れ電流を電圧に変換するＩ／Ｖ変換器とを備え、
   前記Ｉ／Ｖ変換器の出力電圧により被測定物の絶縁抵抗を測定する絶縁抵抗測定装置であって、
   前記定電流回路は、
   ＦＥＴと、
   前記ＦＥＴのゲート−ソース間に直流電圧を印加し、光起電力回路を含んだバイアス電源と、
   前記ＦＥＴのソースに直列接続された定電流負帰還用抵抗と、
   前記ＦＥＴのバイアス電源の出力電圧を分圧してＦＥＴのゲート−ソース間に印加するゲート−ソース間電圧設定用抵抗と、
   前記ＦＥＴのゲート−ソース間に発生する寄生容量より大きい静電容量を有したコンデンサであって、前記ＦＥＴのゲート−ソース間に、前記ＦＥＴのソースに接続された定電流負帰還用抵抗を介して接続されたコンデンサと、
   を備えること、
   を特徴とする絶縁抵抗測定装置。
2. 被測定物に正負いずれか一方の測定電圧を印加する測定電源と、
   正負いずれか一方の測定電圧に選択的に切り替える切替器と、
   前記測定電源から供給される電流を一定化する定電流回路と、
   前記定電流回路の出力端に接続された被測定物の漏れ電流を電圧に変換するＩ／Ｖ変換器とを備え、
   前記Ｉ／Ｖ変換器の出力電圧により被測定物の絶縁抵抗を測定する絶縁抵抗測定装置であって、
   前記定電流回路は、
   ソース側同士およびドレイン側同士のいずれかが直列接続された二つのＦＥＴと、
   それぞれの前記ＦＥＴのゲート−ソース間に直流電圧を印加し、光起電力回路を含んだバイアス電源と、
   それぞれの前記ＦＥＴのソースに直列接続された定電流負帰還用抵抗と、
   前記ＦＥＴのバイアス電源の出力電圧を分圧してそれぞれのＦＥＴのゲート−ソース間に印加するゲート−ソース間電圧設定用抵抗と、
   それぞれの前記ＦＥＴのゲート−ソース間に発生する寄生容量より大きい静電容量を有したコンデンサであって、それぞれの前記ＦＥＴのゲート−ソース間に、それぞれの前記ＦＥＴのソースに接続された定電流負帰還用抵抗を介して接続されたコンデンサと、
   を備えること、
   を特徴とする絶縁抵抗測定装置。
3. 前記光起電力回路の一次側に接点を設け、該接点で前記測定電圧の印加をＯＮ／ＯＦＦ制御することを特徴とする請求項１又は請求項２のいずれかに記載の絶縁抵抗測定装置。

Images