JP2949242B2 - コンデンサの絶縁抵抗測定装置 - Google Patents
コンデンサの絶縁抵抗測定装置Info
- Publication number
- JP2949242B2 JP2949242B2 JP25467490A JP25467490A JP2949242B2 JP 2949242 B2 JP2949242 B2 JP 2949242B2 JP 25467490 A JP25467490 A JP 25467490A JP 25467490 A JP25467490 A JP 25467490A JP 2949242 B2 JP2949242 B2 JP 2949242B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- fet
- power supply
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンデンサの絶縁抵抗を測定するための絶縁
抵抗測定装置、特にコンデンサに流れる電流を一定化す
るための定電流回路に関するものである。
抵抗測定装置、特にコンデンサに流れる電流を一定化す
るための定電流回路に関するものである。
一般に、コンデンサの絶縁抵抗測定では、耐圧測定も
兼ねるので、コンデンサの種類によって印加測定電圧も
異なる。また、印加時の初期電流は印加電圧が変わって
も一定であることが要求される。さらに、コンデンサは
正電圧を印加した場合と負電圧を印加した場合とで漏れ
電流が異なることがあるので、正逆の両電圧で測定する
場合もある。
兼ねるので、コンデンサの種類によって印加測定電圧も
異なる。また、印加時の初期電流は印加電圧が変わって
も一定であることが要求される。さらに、コンデンサは
正電圧を印加した場合と負電圧を印加した場合とで漏れ
電流が異なることがあるので、正逆の両電圧で測定する
場合もある。
このような要求に応じるため、第２図のような絶縁抵
抗測定装置が提案されている。即ち、１は正弦波発生
器、２は正側の直流測定電源、３は負側の直流測定電源
であり、それぞれの一端はアースされ、他端は切換器４
によって択一的に切り換えられる。なお、4aはアース側
端子である。切換器４は複数の制限抵抗5aを並列接続し
てなる電流制限回路５の入力端Ａに接続され、この電流
制限回路５は切換器６によって任意の制限抵抗5aを択一
的に選択する。電流制限回路５の出力端Ｂは被検体であ
るコンデンサ７の一端に接続され、コンデンサ７の他端
はOPアンプ８の負入力に接続される。なお、OPアンプ８
の正入力はアースされている。OPアンプ８の出力端は帰
還抵抗９を介して負入力に接続されるとともに、切換器
10とRMS/DC変換器11とに接続される。切換器10をOPアン
プ側端子10aへ切り換えると、OPアンプ８の出力はその
ままA/D変換器12へ送られ、切換器10をRMS/DC変換器側
端子10bへ切り換えると、OPアンプ８の出力はRMS/DC変
換器11を経てA/D変換器12へ送られる。なお、この測定
装置では、回路を簡素化するためOPアンプ８の入力保護
回路等は省略してある。
抗測定装置が提案されている。即ち、１は正弦波発生
器、２は正側の直流測定電源、３は負側の直流測定電源
であり、それぞれの一端はアースされ、他端は切換器４
によって択一的に切り換えられる。なお、4aはアース側
端子である。切換器４は複数の制限抵抗5aを並列接続し
てなる電流制限回路５の入力端Ａに接続され、この電流
制限回路５は切換器６によって任意の制限抵抗5aを択一
的に選択する。電流制限回路５の出力端Ｂは被検体であ
るコンデンサ７の一端に接続され、コンデンサ７の他端
はOPアンプ８の負入力に接続される。なお、OPアンプ８
の正入力はアースされている。OPアンプ８の出力端は帰
還抵抗９を介して負入力に接続されるとともに、切換器
10とRMS/DC変換器11とに接続される。切換器10をOPアン
プ側端子10aへ切り換えると、OPアンプ８の出力はその
ままA/D変換器12へ送られ、切換器10をRMS/DC変換器側
端子10bへ切り換えると、OPアンプ８の出力はRMS/DC変
換器11を経てA/D変換器12へ送られる。なお、この測定
装置では、回路を簡素化するためOPアンプ８の入力保護
回路等は省略してある。
上記測定回路を用いて被検体であるコンデンサ７の絶
縁抵抗を測定する方法を説明する。
縁抵抗を測定する方法を説明する。
まず、コンデンサ７の種類により正負の測定電源2,3
の出力電圧を設定し、かつ規定の電流となるように制限
抵抗5aの中から適切なものに切換器６を切り換える。次
に、絶縁抵抗の測定に先立ち、コンデンサ７が正しく測
定端子に接触しているかを確認するため、切換器４を正
弦波発生器１側へ切り換え、回路に正弦波信号を流す。
同時に、切換器10をRMS/DC変換器側端子10bへ切り換え
る。その結果、正弦波信号つまり交流信号がコンデンサ
７を通り、OPアンプ８で増幅された後、RMS/DC変換器11
で実効値に対応した直流信号に変換される。そして、こ
の直流信号をA/D変換器12でデジタル化し、解析する。
デジタル化された信号が基準以下であれば、接触不良で
ある。
の出力電圧を設定し、かつ規定の電流となるように制限
抵抗5aの中から適切なものに切換器６を切り換える。次
に、絶縁抵抗の測定に先立ち、コンデンサ７が正しく測
定端子に接触しているかを確認するため、切換器４を正
弦波発生器１側へ切り換え、回路に正弦波信号を流す。
同時に、切換器10をRMS/DC変換器側端子10bへ切り換え
る。その結果、正弦波信号つまり交流信号がコンデンサ
７を通り、OPアンプ８で増幅された後、RMS/DC変換器11
で実効値に対応した直流信号に変換される。そして、こ
の直流信号をA/D変換器12でデジタル化し、解析する。
デジタル化された信号が基準以下であれば、接触不良で
ある。
接触が良好であれば、まずコンデンサ７の正電圧によ
る絶縁抵抗を測定する。この時、切換器４を正側の直流
電流２へ切り換えると同時に、切換器10をOPアンプ側端
子10aへ切り換える。これにより、制限抵抗5aで制限さ
れた電流はコンデンサ７に充電される。充電後、コンデ
ンサ７の漏れ電流をOPアンプ８でI/V変換し、この出力
電圧をA/D変換器12でデジタル化したものを解析し、電
圧換算でコンデンサ７の絶縁抵抗を計算する。
る絶縁抵抗を測定する。この時、切換器４を正側の直流
電流２へ切り換えると同時に、切換器10をOPアンプ側端
子10aへ切り換える。これにより、制限抵抗5aで制限さ
れた電流はコンデンサ７に充電される。充電後、コンデ
ンサ７の漏れ電流をOPアンプ８でI/V変換し、この出力
電圧をA/D変換器12でデジタル化したものを解析し、電
圧換算でコンデンサ７の絶縁抵抗を計算する。
逆電圧を測定する場合、コンデンサ７の正充電電圧を
一旦放電する必要があるため、切換器４をまずアース側
端子4aへ切り換え、ついで切換器４を負側の直流電流３
へ切り換える。その後、上記の正電圧による絶縁抵抗測
定と同様にして、負電圧による絶縁抵抗測定が行われ
る。
一旦放電する必要があるため、切換器４をまずアース側
端子4aへ切り換え、ついで切換器４を負側の直流電流３
へ切り換える。その後、上記の正電圧による絶縁抵抗測
定と同様にして、負電圧による絶縁抵抗測定が行われ
る。
ところが、上記絶縁抵抗測定装置の場合、抵抗による
電流制限回路５を使用しているため、測定電源2,3の電
圧を変えると、充電電流が変化してしまうことになる。
そのため、測定する電圧値に応じて制限抵抗5aを何種類
か用意して切り換える必要があり、回路が複雑化すると
ともに、切換に手間がかかるという問題があった。
電流制限回路５を使用しているため、測定電源2,3の電
圧を変えると、充電電流が変化してしまうことになる。
そのため、測定する電圧値に応じて制限抵抗5aを何種類
か用意して切り換える必要があり、回路が複雑化すると
ともに、切換に手間がかかるという問題があった。
また、コンデンサの充電がCRの時定数によるexpカー
ブとなるため、充電時間がかかり、測定効率が悪いとい
う問題もあった。
ブとなるため、充電時間がかかり、測定効率が悪いとい
う問題もあった。
そこで、本発明の目的は、測定電圧を代えてもコンデ
ンサに一定の電流を流すことができ、正逆の測定電圧の
定電流化が可能で、かつ測定効率の良好なコンデンサの
絶縁抵抗測定装置を提供することにある。
ンサに一定の電流を流すことができ、正逆の測定電圧の
定電流化が可能で、かつ測定効率の良好なコンデンサの
絶縁抵抗測定装置を提供することにある。
上記目的を達成するために、本発明は、正と負の直流
測定電源と、何れかの測定電源に選択的に切り換える切
換器と、測定電源から切換器を介して供給される電流を
一定化する定電流回路と、定電流回路の出力端に接続さ
れる被検体であるコンデンサの漏れ電流を電圧に変換す
るI/V変換器とを備え、I/V変換器の出力電圧によりコン
デンサの絶縁抵抗を測定する測定装置において、上記定
電流回路は、正逆直列接続された２個のエンハンスメン
ト型FETと、各FETのソース−ドレイン間に並列接続さ
れ、ソースからドレイン方向への電流の流れを許容する
保護ダイオードと、夫々のFETのゲート−ソース間に直
流電圧を印加する測定電源と独立したバイアス電源と、
各FETのソースに直列接続された定電流負帰還用の抵抗
と、バイアス電源の出力電圧を分圧して各FETのゲート
に印加するゲート−ソース間電圧設定用の抵抗とを備え
てなるものである。
測定電源と、何れかの測定電源に選択的に切り換える切
換器と、測定電源から切換器を介して供給される電流を
一定化する定電流回路と、定電流回路の出力端に接続さ
れる被検体であるコンデンサの漏れ電流を電圧に変換す
るI/V変換器とを備え、I/V変換器の出力電圧によりコン
デンサの絶縁抵抗を測定する測定装置において、上記定
電流回路は、正逆直列接続された２個のエンハンスメン
ト型FETと、各FETのソース−ドレイン間に並列接続さ
れ、ソースからドレイン方向への電流の流れを許容する
保護ダイオードと、夫々のFETのゲート−ソース間に直
流電圧を印加する測定電源と独立したバイアス電源と、
各FETのソースに直列接続された定電流負帰還用の抵抗
と、バイアス電源の出力電圧を分圧して各FETのゲート
に印加するゲート−ソース間電圧設定用の抵抗とを備え
てなるものである。
測定電源の電流は、定電流負帰還用の抵抗，一方のFE
T,他方のFET,定電流負帰還用の抵抗の順に流れる。FET
のドレイン−ソース間を流れる電流値はゲート−ソース
間の電位差により決まる。ゲート−ソース間の電位差
は、バイアス電源の出力電圧をゲート−ソース間電圧設
定用の抵抗で分圧した電圧から、定電流負帰還用の抵抗
に電流が流れることによる電圧降下分を差し引いたもの
となるので、定電流負帰還用の抵抗を流れる電流が増大
すると、その電圧降下が大きくなり、ゲート−ソース間
の電位差が縮まり、そのためドレイン−ソース間に流れ
る電流が小さくなる。このように、FETの定電流特性を
利用して測定電圧を変えても常に一定の電流をコンデン
サに流すことができる。また、２個のFETは逆向きに接
続されているので、片方のFETにはソースからドレイン
方向へ電流が流れようとし、このFETを損傷するおそれ
があるので、保護ダイオードが並列接続されている。し
たがって、この場合には他方のFETによって定電流化を
行う。このように、正逆いずれの測定電圧が印加されて
も定電流化が可能となる。
T,他方のFET,定電流負帰還用の抵抗の順に流れる。FET
のドレイン−ソース間を流れる電流値はゲート−ソース
間の電位差により決まる。ゲート−ソース間の電位差
は、バイアス電源の出力電圧をゲート−ソース間電圧設
定用の抵抗で分圧した電圧から、定電流負帰還用の抵抗
に電流が流れることによる電圧降下分を差し引いたもの
となるので、定電流負帰還用の抵抗を流れる電流が増大
すると、その電圧降下が大きくなり、ゲート−ソース間
の電位差が縮まり、そのためドレイン−ソース間に流れ
る電流が小さくなる。このように、FETの定電流特性を
利用して測定電圧を変えても常に一定の電流をコンデン
サに流すことができる。また、２個のFETは逆向きに接
続されているので、片方のFETにはソースからドレイン
方向へ電流が流れようとし、このFETを損傷するおそれ
があるので、保護ダイオードが並列接続されている。し
たがって、この場合には他方のFETによって定電流化を
行う。このように、正逆いずれの測定電圧が印加されて
も定電流化が可能となる。
本発明においてエンハンスメント型FETを使用した理
由は、デプレション型FETでは高電圧に耐え得られず、
数百ボルトを印加するコンデンサの耐圧測定には不向き
であるのに対し、エンハンスメント型では高耐圧性を備
えているためである。
由は、デプレション型FETでは高電圧に耐え得られず、
数百ボルトを印加するコンデンサの耐圧測定には不向き
であるのに対し、エンハンスメント型では高耐圧性を備
えているためである。
また、バイアス電源はエンハンスメント型FETのゲー
ト−ソース間に電位差を持たせるために用いられ、測定
電源やコンデンサとは独立したGNDレベルを持つ電源を
いう。
ト−ソース間に電位差を持たせるために用いられ、測定
電源やコンデンサとは独立したGNDレベルを持つ電源を
いう。
第１図は本発明にかかる定電流回路の一例を示す。
入力端子Ａは第２図における測定電源側に接続され、
出力端子Ｂはコンデンサ側に接続される。20,21はA,B間
に互いに逆向きに直列接続されたエンハンスメント型MO
S−FETであり、FET20,21のソース（Ｓ）−ドレイン
（Ｄ）間にはソースからドレイン方向への電流の流れを
許容する内部保護ダイオード22,23が並列接続されてい
る。Ａ端とFET20のソース（Ｓ）との間、およびＢ端とF
ET21のソース（Ｓ）との間には夫々定電流負帰還用の可
変抵抗24,25が接続され、FET20,21のゲート（Ｇ）は夫
々ゲート−ソース間電圧設定用の可変抵抗26,27と接続
されている。電圧設定用の可変抵抗26,27の両端はバイ
アス電源の一例であるDC/DC変換器28,29の二次側に接続
されており、各DC/DC変換器28,29の二次側の負極が夫々
A,B端と接続されている。なお、DC/DC変換器28,29の一
次側は共通の直流電源30に接続されている。
出力端子Ｂはコンデンサ側に接続される。20,21はA,B間
に互いに逆向きに直列接続されたエンハンスメント型MO
S−FETであり、FET20,21のソース（Ｓ）−ドレイン
（Ｄ）間にはソースからドレイン方向への電流の流れを
許容する内部保護ダイオード22,23が並列接続されてい
る。Ａ端とFET20のソース（Ｓ）との間、およびＢ端とF
ET21のソース（Ｓ）との間には夫々定電流負帰還用の可
変抵抗24,25が接続され、FET20,21のゲート（Ｇ）は夫
々ゲート−ソース間電圧設定用の可変抵抗26,27と接続
されている。電圧設定用の可変抵抗26,27の両端はバイ
アス電源の一例であるDC/DC変換器28,29の二次側に接続
されており、各DC/DC変換器28,29の二次側の負極が夫々
A,B端と接続されている。なお、DC/DC変換器28,29の一
次側は共通の直流電源30に接続されている。
上記構成の定電流回路において、被検体（コンデンサ
７）の正電圧による絶縁抵抗測を測定する場合には、電
流がＡ端からＢ端へと流れる。この時、FET20側は内部
保護ダイオード22を流れ、定電流作用はFET21で行う。
即ち、FET21のゲート（Ｇ）にはDC/DC変換器29の出力電
圧を可変抵抗27で分圧した電圧が印加され、ソース
（Ｓ）の電圧はＢ端に比べて可変抵抗25に電流が流れる
ことによる電圧降下分だけ高い。つまり、FET21のゲー
ト（Ｇ）−ソース（Ｓ）間の電位差は、DC/DC変換器29
の出力電圧を可変抵抗27で分圧した電圧から、可変抵抗
25に電流が流れることによる電圧降下だけ差し引いたも
のとなる。FET21のドレイン（Ｄ）−ソース（Ｓ）間を
流れる電流値はゲート（Ｇ）−ソース（Ｓ）間の電位差
によって決定されるので、可変抵抗25を流れる電流が増
大すると、電圧降下が大きくなり、ゲート（Ｇ）−ソー
ス（Ｓ）間の電位差が縮まり、これによりドレイン
（Ｄ）−ソース（Ｓ）間を流れる電流が小さくなる。こ
のようにして、被検体に流れる電流が自動的に一定化さ
れる。
７）の正電圧による絶縁抵抗測を測定する場合には、電
流がＡ端からＢ端へと流れる。この時、FET20側は内部
保護ダイオード22を流れ、定電流作用はFET21で行う。
即ち、FET21のゲート（Ｇ）にはDC/DC変換器29の出力電
圧を可変抵抗27で分圧した電圧が印加され、ソース
（Ｓ）の電圧はＢ端に比べて可変抵抗25に電流が流れる
ことによる電圧降下分だけ高い。つまり、FET21のゲー
ト（Ｇ）−ソース（Ｓ）間の電位差は、DC/DC変換器29
の出力電圧を可変抵抗27で分圧した電圧から、可変抵抗
25に電流が流れることによる電圧降下だけ差し引いたも
のとなる。FET21のドレイン（Ｄ）−ソース（Ｓ）間を
流れる電流値はゲート（Ｇ）−ソース（Ｓ）間の電位差
によって決定されるので、可変抵抗25を流れる電流が増
大すると、電圧降下が大きくなり、ゲート（Ｇ）−ソー
ス（Ｓ）間の電位差が縮まり、これによりドレイン
（Ｄ）−ソース（Ｓ）間を流れる電流が小さくなる。こ
のようにして、被検体に流れる電流が自動的に一定化さ
れる。
また、被検体の負電圧による絶縁抵抗を測定する場合
には、電流がＢ端からＡ端へと流れるので、上記とは逆
に、FET21側は内部保護ダイオード23を流れ、定電流作
用はFET20で行うことになる。
には、電流がＢ端からＡ端へと流れるので、上記とは逆
に、FET21側は内部保護ダイオード23を流れ、定電流作
用はFET20で行うことになる。
なお、被検体が正しく測定端子に接触していることを
確認するため、本定電流回路に交流信号を流しても何ら
支障がない。
確認するため、本定電流回路に交流信号を流しても何ら
支障がない。
上記実施例の定電流回路では、２個のFET20,21をドレ
インコモンにして正逆直列接続したが、これを左右入れ
替えてソースコモンにして正逆直列接続しても同様の効
果を奏することは勿論である。また、バイアス電源とし
てDC/DC変換器28,29を使用したのは、FET20,21がエンハ
ンスメント型であり、かつ定電流回路の両端A,Bがフロ
ーティングとなっているからである。さらに、定電流負
帰還用の抵抗24,25とゲート−ソース間電圧設定用の抵
抗26,27として可変抵抗を使用したが、固定抵抗を使用
して調整を不要化してもよい。
インコモンにして正逆直列接続したが、これを左右入れ
替えてソースコモンにして正逆直列接続しても同様の効
果を奏することは勿論である。また、バイアス電源とし
てDC/DC変換器28,29を使用したのは、FET20,21がエンハ
ンスメント型であり、かつ定電流回路の両端A,Bがフロ
ーティングとなっているからである。さらに、定電流負
帰還用の抵抗24,25とゲート−ソース間電圧設定用の抵
抗26,27として可変抵抗を使用したが、固定抵抗を使用
して調整を不要化してもよい。
以上の説明で明らかなように、本発明によれば、エン
ハンスメント型FETの定電流特性を利用してコンデンサ
に流れる電流を一定化したので、従来の抵抗による電流
制限回路と異なり、印加測定電圧を変えても常に一定の
電流が得られ、多数の部品を必要とせず、かつ切換の手
間も必要としない。
ハンスメント型FETの定電流特性を利用してコンデンサ
に流れる電流を一定化したので、従来の抵抗による電流
制限回路と異なり、印加測定電圧を変えても常に一定の
電流が得られ、多数の部品を必要とせず、かつ切換の手
間も必要としない。
また、２個のFETを逆向きに直列接続しているので、
正逆いずれの電流に対しても定電流化でき、かつ交流電
流を流しても支障がない。
正逆いずれの電流に対しても定電流化でき、かつ交流電
流を流しても支障がない。
さらに、従来の電流制限回路ではコンデンサの充電が
CRの時定数によるexpカーブとなるので、充電時間がか
かるのに対し、本発明ではFETを使用しているので、充
電時間を格段に短縮でき、測定効率が良いという効果が
ある。
CRの時定数によるexpカーブとなるので、充電時間がか
かるのに対し、本発明ではFETを使用しているので、充
電時間を格段に短縮でき、測定効率が良いという効果が
ある。
第１図は本発明にかかる定電流回路の一例の回路図、第
２図は従来の絶縁抵抗測定装置の回路図である。 2,3……測定電源、７……コンデンサ、８……OPアンプ
（I/V変換器）、20,21……FET、22,23……保護ダイオー
ド、24,25……定電流負帰還用抵抗、26,27……ゲート−
ソース間電圧設定用抵抗、28,29……バイアス電源。
２図は従来の絶縁抵抗測定装置の回路図である。 2,3……測定電源、７……コンデンサ、８……OPアンプ
（I/V変換器）、20,21……FET、22,23……保護ダイオー
ド、24,25……定電流負帰還用抵抗、26,27……ゲート−
ソース間電圧設定用抵抗、28,29……バイアス電源。
Claims (1)
- 【請求項１】正と負の直流測定電源と、何れかの測定電
源に選択的に切り換える切換器と、測定電源から切換器
を介して供給される電流を一定化する定電流回路と、定
電流回路の出力端に接続される被検体であるコンデンサ
の漏れ電流を電圧に変換するI/V変換器とを備え、I/V変
換器の出力電圧によりコンデンサの絶縁抵抗を測定する
測定装置において、 上記定電流回路は、正逆直列接続された２個のエンハン
スメント型FETと、各FETのソース−ドレイン間に並列接
続され、ソースからドレイン方向への電流の流れを許容
する保護ダイオードと、夫々のFETのゲート−ソース間
に直流電圧を印加する測定電源と独立したバイアス電源
と、各FETのソースに直列接続された定電流負帰還用の
抵抗と、バイアス電源の出力電圧を分圧して各FETのゲ
ートに印加するゲート−ソース間電圧設定用の抵抗とを
備えてなることを特徴とするコンデンサの絶縁抵抗測定
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25467490A JP2949242B2 (ja) | 1990-09-25 | 1990-09-25 | コンデンサの絶縁抵抗測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25467490A JP2949242B2 (ja) | 1990-09-25 | 1990-09-25 | コンデンサの絶縁抵抗測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131770A JPH04131770A (ja) | 1992-05-06 |
| JP2949242B2 true JP2949242B2 (ja) | 1999-09-13 |
Family
ID=17268289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25467490A Expired - Lifetime JP2949242B2 (ja) | 1990-09-25 | 1990-09-25 | コンデンサの絶縁抵抗測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949242B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3684802B2 (ja) * | 1997-05-09 | 2005-08-17 | 株式会社村田製作所 | 電子部品の抵抗測定装置 |
| JP4008173B2 (ja) | 2000-01-25 | 2007-11-14 | 株式会社 東京ウエルズ | 蓄電器の絶縁抵抗測定方法および絶縁抵抗測定装置 |
| JP5684856B2 (ja) * | 2013-05-24 | 2015-03-18 | 株式会社エーディーシー | 測定装置 |
-
1990
- 1990-09-25 JP JP25467490A patent/JP2949242B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04131770A (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038266A (en) | High efficiency, regulated DC supply | |
| KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
| US5323115A (en) | Electrostatic voltmeter producing a low voltage output | |
| US5612613A (en) | Reference voltage generation circuit | |
| EP0570148B1 (en) | Electrostatic voltmeter employing high voltage integrated circuit devices | |
| US9974129B1 (en) | Circuit and method for LED current regulation and ripple control | |
| US5097403A (en) | Current sensing synchronous rectifier apparatus | |
| US5854742A (en) | Logarithmic power compensation for a switching power supply | |
| JPH06335240A (ja) | スイッチングタイプ調整電源 | |
| JPH0313827B2 (ja) | ||
| GB2322488A (en) | Battery monitor and circuit breaker | |
| US10303193B2 (en) | Voltage regulator circuit, corresponding device, apparatus and method | |
| US5892389A (en) | Method and circuit for current limiting of DC-DC regulators | |
| US5045768A (en) | Off-line battery charger | |
| US4133025A (en) | Pulse width modulator symmetry correction circuit and method thereof | |
| JP2949242B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
| US5789971A (en) | Protection circuit and method for power transistors, voltage regulator using the same | |
| JP3233037B2 (ja) | 絶縁抵抗測定装置 | |
| JPH06201738A (ja) | 電流検出回路 | |
| US6281669B1 (en) | Circuit arrangement and method for limiting current for consumers of alternating current | |
| JPH0136591B2 (ja) | ||
| US10936000B1 (en) | Multi-mode high voltage circuit | |
| JPH09325825A (ja) | 電圧平滑化回路 | |
| JP3774313B2 (ja) | プシュプル型高速高圧電源装置 | |
| JP2707444B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110709 |