JP4062609B2 - パルス幅変調増幅装置 - Google Patents
パルス幅変調増幅装置 Download PDFInfo
- Publication number
- JP4062609B2 JP4062609B2 JP2003056104A JP2003056104A JP4062609B2 JP 4062609 B2 JP4062609 B2 JP 4062609B2 JP 2003056104 A JP2003056104 A JP 2003056104A JP 2003056104 A JP2003056104 A JP 2003056104A JP 4062609 B2 JP4062609 B2 JP 4062609B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- control signal
- delay time
- delay
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、パルス幅変調増幅装置(以下、「PWM増幅装置」と略称する)に関するものである。
【0002】
【従来の技術】
PWM(Pulse Width Modulation)増幅装置は、D級アンプである。D級アンプは、A級、B級アンプに比べて、出力段での半導体素子で消費する電力が少ないので、近年の省電力化において大いに注目されている。PWM増幅装置は、出力段のONとOFFの2値で信号を表現するので、正確なパルス幅や電圧変動のない電源が必要となる。また、素子のばらつき等でパルス幅が目的の値に比べて変化した場合、オフセットや歪が生じる。
【0003】
図9は、従来のPWM増幅装置の一例のブロック構成図である。図中、1はスピーカ、2,3はローパスフィルタ、4は制御信号発生部、5はドライバ、Q1〜Q4はスイッチング素子、VCC1は直流電源である。
【0004】
スイッチング素子Q1〜Q4はブリッジ回路を構成するように接続され、対向する一方の頂点間に直流電源VCC1が接続され、他方の頂点間に、ローパスフィルタ2,3を通してスピーカ1が接続されている。ブリッジ回路の一方の対辺に接続されているスイッチング素子Q1,Q3がONのときは、他方の対辺に接続されているスイッチング素子Q2,Q4は必ずOFFとなり、他方の対辺に接続されているスイッチング素子Q2,Q4がONのときは、一方の対辺に接続されているスイッチング素子Q1,Q3が必ずOFFとなるようにドライバ5からの出力が与えられる。そして、スピーカ1の一方の端子を+端子、他方の端子を−端子と呼べば、直流電源VCC1が正であれば、一方の対辺に接続されているスイッチング素子Q1,Q3がONとなるときは、スピーカ1の+端子に正の電圧が与えられ、他方の対辺に接続されているスイッチング素子Q2,Q4がONとなるときは、スピーカ1の−端子に正の電圧が与えられる。
【0005】
ローパスフィルタ2,3は、高周波成分やノイズを除去するためのもので、例えば、L(インダクタンス)とC(コンデンサ)で構成される。制御信号発生部4は、入力されたオーディオ信号に基づいてPWM信号を発生させるものであり、例えば、図示しないCDから再生されたオーディオ信号を三角波信号と比較し、その比較結果に基づいてオーディオ信号の信号レベルをパルス幅で表すPWM信号を発生させる。ドライバ5は、PWM信号に基づいてスイッチング素子Q1〜Q4を制御する。
【0006】
図9のPWM増幅装置の動作を説明する。オーディオ信号が、制御信号発生部4に入力され、PWM信号が発生されて、スイッチング素子Q1〜Q4を駆動するドライバ5に送られる。PWM信号は、2進信号としての「1」と「0」で表現されていて、「1」のときは、スピーカ1の+端子側に正の電圧を与えるように、スイッチング素子Q1とQ3をONさせる。同様に、「0」のときは、スピーカの−端子側に正の電圧を与えるように、スイッチング素子Q2とQ4をONさせる。
【0007】
ドライバ5においては、スイッチング素子Q1とQ4をONさせるドライバと、スイッチング素子Q2とQ3をONさせるドライバとは、回路が完全に同じ回路にできないため、制御信号発生部4からのPWM信号でスイッチング素子をON/OFFさせたときの遅延時間に違いが生じる。また、ONするまでの時間とOFFするまでの時間の違いや、素子のばらつきによる違いのため、理想的なPWM信号を制御信号発生部4で発生させたとしても、スピーカ1の両端では、理想とは違ったパルス幅の信号になってしまうので、オフセットや歪が生じる。
【0008】
オフセットをキャンセル技術としては、特許文献1「音声再生装置および方法」にあるように、オフセット電圧をフィードバックさせて正駆動側または負駆動側のパルス幅を広くあるいは狭くなるように補正することによってオフセットをキャンセルするものもある。
【0009】
しかしながら、オフセット電圧をフィードバックさせて正駆動側または負駆動側のパルス幅を広くあるいは狭くなるようにする方法は、パワーアンプの駆動制御信号をパルス幅の広い方あるいは狭い方に合わせるので、最大パワーが小さくなったりデッドタイムが大きくなり、オーディオ信号の歪みが増大する。また、直流オフセット電圧のフィードバックがかかっているので、直流電圧を出力することができなくなるという問題もある。
【0010】
【特許文献1】
特開2002−230905公報
【0011】
【発明が解決しようとする課題】
本発明は、上述した事情に鑑みてなされたもので、オフセット電圧をフィードバックさせて正駆動側または負駆動側のパルス幅を広くあるいは狭くなるようにすることなく、正確なパルス幅の信号を出力させることができるPWM増幅装置を提供することを目的とするものである。
【0012】
【課題を解決するための手段】
請求項1に記載の発明は、制御信号により最終段のスイッチング素子を動作させるパルス幅変調増幅装置において、前記スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、PWM信号発生手段を有し、前記時間測定手段は、前記制御信号が第1のレベルから第2のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第1の遅延時間と、前記制御信号が第2のレベルから第1のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第2の遅延時間を測定するものであり、前記PWM信号発生手段は、前記第1の遅延時間と前記第2の遅延時間の大小関係に基づいて、前記制御信号に前記第1の遅延時間を与えた第1の遅延制御信号と、前記制御信号に前記第2の遅延時間を与えた第2の遅延制御信号との論理積または論理和によりPWM信号を発生させるものであることを特徴とするものである。
【0013】
請求項2に記載の発明は、制御信号により最終段の複数のスイッチング素子を動作させるパルス幅変調増幅装置において、前記各スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、PWM信号発生手段を有し、前記時間測定手段は、前記各スイッチング素子について、前記制御信号が第1のレベルから第2のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第1の遅延時間と、前記制御信号が第2のレベルから第1のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第2の遅延時間を測定するものであり、前記PWM信号発生手段は、一定時間からそれぞれの前記第1の遅延時間を減算した第3の遅延時間と、前記一定時間からそれぞれの前記第2の遅延時間を減算した第4の遅延時間を演算し、前記第1の遅延時間と前記第2の遅延時間の大小関係に基づいて、前記制御信号に前記第3の遅延時間を与えた第1の遅延制御信号と、前記制御信号に前記第4の遅延時間を与えた第2の遅延制御信号との論理積または論理和によりPWM信号を発生させるものであることを特徴とするものである。
【0014】
請求項3に記載の発明は、請求項2に記載のパルス幅変調増幅装置において、前記一定時間が、前記それぞれの第1の遅延時間と、前記それぞれの第2の遅延時間のうちの最大値であることを特徴とするものである。
【0015】
【発明の実施の形態】
図1〜5は、本発明のPWM増幅装置の実施の形態の一例を説明するためのもので、図1は、PWM増幅装置のブロック構成図、図2,図3は、図1のPWM増幅装置の各部の動作波形図、図4,図5は、図1のPWM増幅装置の制御信号発生部の一例のブロック構成図である。図中、図9と同様の部分には同じ符号を付して説明を省略する。6は遅延時間設定部、7は動作感知部、8は遅延時間測定部である。
【0016】
スイッチング素子Q1〜Q4によりブリッジ回路が構成され、対向する一方の頂点間に直流電源VCC1が接続され、他方の頂点間に、ローパスフィルタ2,3を通してスピーカ1が接続されている構成および動作は、図9で説明したPWM増幅装置と同じである。この実施の形態では、スイッチング素子Q1〜Q4として、MOSFETを用いたが、他のスイッチング素子が用いられてもよい。
【0017】
制御信号発生部4は、図9のPWM増幅装置のものとは相違するもので、遅延時間設定部6を備えており、入力されたオーディオ信号に基づいてPWM信号を発生させ、さらに、遅延時間設定部6に設定された遅延時間に基づいて、ドライバ5へ送る信号のタイミングを調整して補正されたPWM信号を発生する。ドライバ5は、補正されたPWM信号に基づいてスイッチング素子Q1〜Q4を制御する。すなわち、最初に発生されたPWM信号に対して、パルス幅の補正を行なって、補正されたPWM信号を発生させる。補正前のPWM信号と補正されたPWM信号とを区別するために、この明細書では、補正前のPWM信号を「制御信号」と記載し、補正されたPWM信号を、単に、「PWM信号」と記載することにする。
【0018】
制御信号発生部4における制御信号の補正は、スイッチング素子Q1〜Q4のそれぞれについて、制御信号がONしてからスイッチング素子がONするまでの遅延時間と、制御信号がOFFしてからスイッチング素子がOFFするまでの遅延時間との差だけ制御信号のパルス幅を補正して、制御信号のパルス幅とスイッチング素子の動作時間とが等しくなるようなPWM信号を発生させる。
【0019】
スイッチング素子Q1〜Q4の動作状態、すなわち、ONとOFFは、動作感知部7で感知され、動作感知部7の出力信号と制御信号発生部4で発生された制御信号とが遅延時間測定部8に入力され、制御信号に対するスイッチング素子Q1〜Q4のそれぞれの動作の遅延時間が遅延時間測定部8で測定される。このような遅延時間は、スイッチング素子の作動遅延時間およびその入出力回路の時定数によって生じる。
【0020】
遅延時間測定部8の動作を図2,図3で説明する。遅延時間測定部8では、制御信号発生部4で発生された制御信号がONからOFFに変化してからスイッチング素子Qn(QnはQ1〜Q4)がONからOFFに変化するまで、および、制御信号がOFFからONに変化してからスイッチング素子QnがOFFからONに変化するまでの遅延時間の遅延時間Tdを測定する。測定方法は、制御信号発生部4から発生される制御信号と同じ信号でクロックのカウントを開始し、動作感知部7からの信号でカウントを終了し、そのときのカウンタ値を遅延時間Tdとするものであり、Tdがスイッチング素子の遅延時間になる。
【0021】
図2は、スイッチング素子QnがONするまでの遅延時間Tonを測定する動作の説明図であり、制御信号がOFFからONになる時点でクロックのカウントを開始し、動作感知器からのスイッチング素子QnがONを感知した信号が到来したところでカウントを終了し、その間のカウント値、図2では4クロックをもって、Tonを測定する。
【0022】
図3は、スイッチング素子QnがOFFするまでの遅延時間Toffを測定する動作の説明図であり、制御信号がONからOFFになる時点でクロックのカウントを開始し、動作感知器からのスイッチング素子QnがOFFを感知した信号が到来したところでカウントを終了し、その間のカウント値、図3では3クロックをもって、Toffを測定する。
【0023】
このようにして、スイッチング素子Qn、すなわち、スイッチング素子Q1,Q2,Q3,Q4のそれぞれについて、遅延時間Tonと遅延時間Toffが測定され、それぞれ、Ton1,Toff1,Ton2,Toff2,Ton3,Toff3,Ton4,Toff4が得られる。遅延時間の測定は、1回でも動作するが、数回行なって平均をとるなど、統計処理を行なうことで精度が増し、より高精度な信号をスピーカの両端子に与えることができる。
【0024】
得られたTon1,Toff1,Ton2,Toff2,Ton3,Toff3,Ton4,Toff4のうち最大の遅延時間Tdmaxを求めて、Tdmaxから各スイッチング素子Qnの遅延時間Ton1,Toff1,Ton2,Toff2,Ton3,Toff3,Ton4,Toff4を引いた値を演算して、遅延時間設定部6に格納する。すなわち、(Tdmax−Ton1),(Tdmax−Toff1),(Tdmax−Ton2),(Tdmax−Toff2),(Tdmax−Ton3),(Tdmax−Toff3),(Tdmax−Ton4),(Tdmax−Toff4)が、遅延時間設定部6に格納される。
【0025】
遅延時間設定部6では、目的の信号を作る際、TonとToffが比較され、Ton<Toffのときは、図4に示すように、制御信号を遅延回路1,2で遅延した信号が入力された論理積(AND)回路が用いられ、Ton>Toffのときは、図5に示すように、制御信号を遅延回路1,2で遅延した信号が入力された論理和(OR)回路が用いられる。Ton=Toffのときは、AND回路とOR回路のどちらを用いても同じ結果となるので、図4,図5のいずれを用いてもよく、制御信号をただ遅延させた信号でもよい。なお、遅延回路1,2には、スイッチング素子Q1では、(Tdmax−Ton1)と(Tdmax−Toff1)が入力される。他のスイッチング素子に関しても同様であり、TdmaxからTonを引いた値とTdmaxからToffを引いた値が設定される。遅延時間設定部6に設定する値を演算するために用いる遅延時間をTdmaxとした場合、本発明により元のオーディオ信号に対し遅延が少ないPWM信号により最終段のスイッチング素子の動作の開始時点を同じにすることができるが、Tdmaxは、上述した最大値でなければならないものではなく、最大値以上の値でもよい。なお、図4,図5の補正信号発生回路は、スイッチング素子ごとに設けられるが、複数のスイッチング素子に共用させるようにしてもよい。
【0026】
遅延時間設定部6の動作を図6〜図8で説明する。まず、図6によりスイッチング素子の遅延時間について説明する。図6(A)のクロックは、時間を示すために図示したものであるが、クロック発振器から発生したクロックであり、図3で説明したカウンタに用いられるクロックである。クロック発振器は、制御信号発生部4に内蔵させてもよいが、図示しないCPU(Central Processing Unit)のためのクロック発振器を用いてもよい。図6(B)は、制御信号発生部4でオーディオ信号に基づいて発生される制御信号である。この制御信号をドライバ5に送出してスイッチング素子Qnを駆動すると、上述したように、この制御信号がスイッチング素子Qnに入力されると、図6(C)または図6(D)に示すように、制御信号の立ち上がりおよび立ち下がりで、それぞれTonおよびToffの遅延が生じることがある。
【0027】
図6(C)に示すように、遅延時間Tonに対して遅延時間Toffが大きい場合(Ton<Toff)は、スイッチング素子QnのONからOFFまでの時間(動作時間)が制御信号のパルス幅より長くなる。長くなる分は、(Toff−Ton)に相当する。
【0028】
また、図6(D)に示すように、遅延時間Tonに対して遅延時間Toffが小さい場合(Ton>Toff)は、スイッチング素子QnのONからOFFまでの時間が制御信号のパルス幅より短くなる。短くなる分は、(Ton−Toff)であり、(Toff−Ton)が負の値となることから、(Toff−Ton)だけ長くなるということもできる。
【0029】
図7は、Ton<Toffの場合において、制御信号からPWM信号(補正されたPWM信号)を作成する動作の説明図である。上述したTdmax以上の一定値をTkとすると、図4において、(Tk−Ton)が遅延回路1にセットされ、(Tk−Toff)が遅延回路2にセットされていることになる。Ton<Toffであるから、(Tk−Ton)>(Tk−Toff)である。
【0030】
図7(A)は、クロック発振器から発生したクロックである。制御信号発生部4は、入力したオーディオ信号に基づいて図7(B)に示すようなパルス幅Hの制御信号を発生する。この制御信号をドライバ5に与えてスイッチング素子Qnを駆動すると、スイッチング素子Qnが、パルス幅Hより長いパルス幅の作動時間となることは、図6(C)で説明したとおりである。当然に、Tonにより、スイッチング素子Qnの作動開始の時点も遅延する。
【0031】
図4の遅延回路1,2には、図7(B)の制御信号が入力されるから、遅延回路1の出力信号は、図7(C)に示すように、制御信号が(Tk−Ton)だけ遅延された信号となる。また、遅延回路2の出力信号は、図7(D)に示すように、制御信号が(Tk−Toff)だけ遅延された信号となる。遅延回路1および遅延回路2の出力信号は、AND回路によって、図7(E)に示すように、制御信号のパルス幅よりも(Tk−Ton)−(Tk−Toff)=(Toff−Ton)だけ短くなったパルス幅H1の信号となり、これがPWM信号として、ドライバ5に送出される。このPWM信号によってスイッチング素子Qnが駆動されると、図7(F)に示すように、スイッチング素子Qnの動作時間(ONからOFFまでの時間)は、オーディオ信号から生成された図7(B)に示す制御信号(パルス幅H)と同じパルス幅の信号になる。また、動作の開始時点は、図7(B)に示す制御信号の立ち上がり時点から、(Tk−Ton)+Ton=Tkとなり、Ton,Toffの値にかかわらず、一定値Tkとなる。
【0032】
図8は、Ton>Toffの場合において、制御信号からPWM信号(補正されたPWM信号)を作成する動作の説明図である。図5において、(Tk−Ton)が遅延回路1にセットされ、(Tk−Toff)が遅延回路2にセットされていることになる。Ton>Toffであるから、(Tk−Ton)<(Tk−Toff)である。
【0033】
図8(A)は、クロック発振器から発生したクロックであり、図8(B)は制御信号である。いずれも図7と同じである。この制御信号をドライバ5に与えてスイッチング素子Qnを駆動すると、スイッチング素子Qnが、パルス幅Hより短いパルス幅の作動時間となることは、図6(D)で説明したとおりである。当然に、Tonにより、スイッチング素子Qnの作動開始の時点も遅延する。
【0034】
図5の遅延回路1,2には、図8(B)の制御信号が入力されるから、遅延回路1の出力信号は、図8(C)に示すように、制御信号が(Tk−Ton)だけ遅延された信号となる。また、遅延回路2の出力信号は、図8(D)に示すように、制御信号が(Tk−Toff)だけ遅延された信号となる。遅延回路1および遅延回路2の出力信号は、OR回路によって、図8(E)に示すように、制御信号のパルス幅よりも(Tk−Toff)−(Tk−Ton)=(Ton−Toff)だけ長くなったパルス幅H2の信号となる。換言すれば、(Tk−Ton)−(Tk−Toff)=(Toff−Ton)だけ短くなったパルス幅H2の信号となったということができる。これがPWM信号として、ドライバ5に送出される。このPWM信号によってスイッチング素子Qnが駆動されると、図8(F)に示すように、スイッチング素子Qnの動作時間(ONからOFFまでの時間)は、オーディオ信号から生成された図8(B)に示す制御信号(パルス幅H)と同じパルス幅の信号になる。また、動作の開始時点は、図8(B)に示す制御信号の立ち上がり時点から、(Tk−Ton)+Ton=Tkとなり、Ton,Toffの値にかかわらず、一定値Tkとなる。したがって、Ton=Toffの場合は、制御信号にTkの遅延を与えてもよいのである。
【0035】
このように、最終段に複数のスイッチング素子が用いられている場合に各スイッチング素子の動作時間を制御信号のパルス幅と等しくできるとともに、各スイッチング素子の動作の開始時点を同じにできるので、オフセットや歪を抑えることができる。
【0036】
なお、制御信号の立ち上がり時点と最終段のスイッチング素子の動作の開始時点の遅延時間を考慮する必要のない回路構成においては、遅延回路1,2にセットするデータは、Ton,Toffをそのまま用いてもよい。
【0037】
このように、この実施の形態においては、オーディオ信号に基づいて発生されたPWM信号のパルス幅を補正したPWM信号で最終段のスイッチング素子を制御することによって、オーディオ信号に基づいて発生されたPWM信号のパルス幅と、最終段のスイッチング素子がONしてからOFFするまでの時間(動作時間)を等しくすることができる。さらに、最終段のスイッチング素子として複数のスイッチング素子が用いられている場合には、各スイッチング素子の動作の開始時点を同じにすることができる。
【0038】
【発明の効果】
以上の説明から明らかなように、本発明によれば、最終段のスイッチング素子の出力端、例えば、スピーカの両端子に目的のパルス幅になるようなPWM信号を与えることができるので、オフセットや歪を抑えることができるという効果がある。
【図面の簡単な説明】
【図1】本発明のPWM増幅装置の実施の形態の一例を説明するためのブロック構成図である。
【図2】図1のPWM増幅装置の各部の動作波形図である。
【図3】図1のPWM増幅装置の各部の動作波形図である。
【図4】図1のPWM増幅装置の制御信号発生部の一例のブロック構成図である。
【図5】図1のPWM増幅装置の制御信号発生部の一例のブロック構成図である。
【図6】スイッチング素子の遅延時間の説明図である。
【図7】制御信号からPWM信号を作成する動作の説明図である。
【図8】制御信号からPWM信号を作成する動作の説明図である。
【図9】従来のPWM増幅装置の一例のブロック構成図である。
【符号の説明】
1…スピーカ、2,3…ローパスフィルタ、4…制御信号発生部、5…ドライバ、6…遅延時間設定部、7…動作感知部、8…遅延時間測定部、Q1〜Q4…スイッチング素子、VCC1…直流電源。
Claims (3)
- 制御信号により最終段のスイッチング素子を動作させるパルス幅変調増幅装置において、前記スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、PWM信号発生手段を有し、前記時間測定手段は、前記制御信号が第1のレベルから第2のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第1の遅延時間と、前記制御信号が第2のレベルから第1のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第2の遅延時間を測定するものであり、前記PWM信号発生手段は、前記第1の遅延時間と前記第2の遅延時間の大小関係に基づいて、前記制御信号に前記第1の遅延時間を与えた第1の遅延制御信号と、前記制御信号に前記第2の遅延時間を与えた第2の遅延制御信号との論理積または論理和によりPWM信号を発生させるものであることを特徴とするパルス幅変調増幅装置。
- 制御信号により最終段の複数のスイッチング素子を動作させるパルス幅変調増幅装置において、前記各スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、PWM信号発生手段を有し、前記時間測定手段は、前記各スイッチング素子について、前記制御信号が第1のレベルから第2のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第1の遅延時間と、前記制御信号が第2のレベルから第1のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第2の遅延時間を測定するものであり、前記PWM信号発生手段は、一定時間からそれぞれの前記第1の遅延時間を減算した第3の遅延時間と、前記一定時間からそれぞれの前記第2の遅延時間を減算した第4の遅延時間を演算し、前記第1の遅延時間と前記第2の遅延時間の大小関係に基づいて、前記制御信号に前記第3の遅延時間を与えた第1の遅延制御信号と、前記制御信号に前記第4の遅延時間を与えた第2の遅延制御信号との論理積または論理和によりPWM信号を発生させるものであることを特徴とするパルス幅変調増幅装置。
- 前記一定時間が、前記それぞれの第1の遅延時間と、前記それぞれの第2の遅延時間のうちの最大値であることを特徴とする請求項2に記載のパルス幅変調増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003056104A JP4062609B2 (ja) | 2003-03-03 | 2003-03-03 | パルス幅変調増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003056104A JP4062609B2 (ja) | 2003-03-03 | 2003-03-03 | パルス幅変調増幅装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004266650A JP2004266650A (ja) | 2004-09-24 |
JP2004266650A5 JP2004266650A5 (ja) | 2005-11-17 |
JP4062609B2 true JP4062609B2 (ja) | 2008-03-19 |
Family
ID=33119924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003056104A Expired - Lifetime JP4062609B2 (ja) | 2003-03-03 | 2003-03-03 | パルス幅変調増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4062609B2 (ja) |
-
2003
- 2003-03-03 JP JP2003056104A patent/JP4062609B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004266650A (ja) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI272765B (en) | Audio reproducing apparatus and method | |
JP6150865B2 (ja) | 増幅装置 | |
US7425864B2 (en) | Recovery from clipping events in a class D amplifier | |
US8299853B2 (en) | Class D amplifier | |
JP2004007324A (ja) | D級増幅器における三角波生成回路 | |
US7355472B2 (en) | Method and device for correcting signal distortions in an amplifier device | |
JPH11122112A (ja) | 波形整形装置およびσδ型d/a変換装置 | |
JP2000009409A (ja) | インダクタンス変化検出回路 | |
JP2006050589A (ja) | パルス幅変調増幅器のクリップ抑止回路 | |
JP2007124625A (ja) | D級増幅器 | |
JP4062609B2 (ja) | パルス幅変調増幅装置 | |
JP2002230905A (ja) | 音声再生装置および方法 | |
JP2002151974A (ja) | パルス幅変調アンプ | |
JP4453463B2 (ja) | 三角波生成回路 | |
JP2005147831A (ja) | 電流検出回路及び電流検出方法 | |
US20050044455A1 (en) | High-accuracy continuous duty-cycle correction circuit | |
JP3776392B2 (ja) | D級増幅器 | |
US8035446B1 (en) | Natural sampling for a digital Class-D power amplifier | |
JP2004180294A (ja) | 電力増幅装置 | |
JP4016833B2 (ja) | パルス幅変調増幅器 | |
JP5636754B2 (ja) | 画像読取装置及び画像形成装置 | |
JP2009171450A (ja) | スイッチングアンプ | |
JP2006105900A (ja) | センサ回路 | |
JP2004170220A (ja) | 電流センサ | |
JP2008160367A (ja) | 信号変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050922 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4062609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
S843 | Written request for trust registration of cancellation of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R314361 |
|
SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z03 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S321 | Written request for registration of change in pledge agreement |
Free format text: JAPANESE INTERMEDIATE CODE: R316321 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R316531 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |