JP4061193B2 - Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法 - Google Patents

Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法 Download PDF

Info

Publication number
JP4061193B2
JP4061193B2 JP2002540298A JP2002540298A JP4061193B2 JP 4061193 B2 JP4061193 B2 JP 4061193B2 JP 2002540298 A JP2002540298 A JP 2002540298A JP 2002540298 A JP2002540298 A JP 2002540298A JP 4061193 B2 JP4061193 B2 JP 4061193B2
Authority
JP
Japan
Prior art keywords
signal
phase
amplitude
modulator
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002540298A
Other languages
English (en)
Other versions
JP2004513551A (ja
Inventor
ベングトソン、エリク、エル
ハッジクリストス、アリストトゥル
ジャスティス、スコット、アール
キャンプ、ウィリアム、オー、ジュニア
ゴア、チャールズ、ジュニア
ペールク、デイヴィッド、アール
ケアンズ、スティーブン、ジー
カーティブザデー、エム、アリ
シュラング、ジェフリー
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/703,037 external-priority patent/US6975686B1/en
Application filed by テレフオンアクチーボラゲット エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Publication of JP2004513551A publication Critical patent/JP2004513551A/ja
Application granted granted Critical
Publication of JP4061193B2 publication Critical patent/JP4061193B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/38Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/362Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/504Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【0001】
(発明の分野)
本発明は、変調システム及び方法に関し、特にIQ変調システム及び方法に関する。
【0002】
(発明の背景)
変調システム及び方法は、送信機において搬送波上に音声及び/又はデータを含む情報を変調するために広く使用されている。この搬送波は、最終的な搬送波または中間の搬送波であり得る。搬送周波数はUHF、VHF、RF、マイクロ波又は他の任意の周波数帯域であり得る。これらの変調器は、更に「ミクサ」または「乗算器」と呼ばれている。例えば、移動無線電話のようなワイヤレス通信端末では、無線電話送信機用の変調器を使用することができる。
【0003】
図1は、従来のIQ変調器を示す。図1に示すように、「4相変調器」又は「直交変調器」と更に呼ばれるIQ変調器110は、90°位相器として更に知られている直交スプリッタ120、及びこの直交スプリッタに接続された一対の乗算器116a、116bを含む。電圧制御発振器(VCO)のような制御発振器115は、直交スプリッタ120に接続されて90°移送された発振器信号を発生する。同相(I)データ111a及び直交位相(Q)データ111bは、それぞれの乗算器即ちミクサ116a、116bに接続されている。ディジタル入力データは、Iディジタル・アナログ変換器(DAC)114a及びQ DAC114bによってそれぞれアナログ・データに変換される。各DAC114a及び114bの出力は、それぞれのロー・パス・フィルタ112a及び112bに供給されてそれぞれI及びQデータ入力111a及び111bを得る。変調器110は、加算ノード118において乗算器116a、116bの出力を加算することにより、搬送波上の入力データを変調する。被変調搬送波113は、電力増幅器122により増幅され、アンテナ124を介して送信される。
【0004】
最新のワイヤレス通信において、移動無線電話のようなワイヤレス通信端末は、サイズ、コスト及び/又は電力消費が減少し続けている。これらの目的を達成するために、IQ変調システムと、大電力変調を可能とし、同時に消費されるバッテリ電力量を減少させる方法とを得ることが一般的に望まれる。残念ながらIQ変調器の電力増幅器122は、その効率限界のために余分な電力を消費する恐れがある。特に、線形A級又はAB級の電力増幅器122は、30パーセント程度の低効率となり得ることが知られている。従って、多量のバッテリ電力が熱として消耗され得る。更に、従来のIQ変調器の雑音指数は、高過ぎて高コストの表面音響波(Surface Acoustic Wave(SAW))フィルタを使用せざるを得なくなる。
【0005】
図2は、従来の他の変調システムを示す。図2に示すように、Iデータ及びQデータとIF電圧制御発振器202の出力とをIQ変調器204に供給することにより、Iデータ及びQデータが電圧制御発振器202のような制御発振器によって、供給される中間周波数(IF)上で変調される。次に、変調器の出力は、IFバンドパス・フィルタ206により帯域ろ波される。ローカル発振器212及びアップ・コンバージョン・ミクサ214は、バンドパス・フィルタ206の出力を所望の無線周波数へアップ・コンバージョンするために使用される。アップ・コンバージョン・ミクサ214の出力は、無線周波数バンドパス・フィルタ216によりバンドパス・フィルタ処理されて雑音及びスプリアス・レベルを低下させる。次に、ろ波された信号は、可変ゲイン増幅器222を使用して増幅され、電力増幅器226に適当な信号レベルを供給し、電力増幅器226は信号をデュープレックス・フィルタ234を介してアンテナ232に送出する。可変ゲイン増幅器222と電力増幅器226との間に追加的なRFバンドパス・フィルタリング224を使用してもよい。
【0006】
図3は、従来の他の変調システムのブロック図であり、図2と同一の要素が同一の番号により表示されている。図3に示すアプローチは、まずIF信号をRF帯域へアップ・コンバージョンをし、次にIQ変調器204において変調を行うことを除き、図2のものと同一である。
【0007】
残念ながら、図2又は図3の従来アプローチのいずれにおいても、IQ変調器204、アップ・コンバージョン・ミクサ214及び/又は可変ゲイン増幅器222は、その信号が電力増幅器226に達する前にろ波しなければならない相当量の付加的な雑音及びスプリアス・レベルを発生させる恐れがある。図2及び図3のシステムは、更に高い電流消費が避けられず、所望の出力スプリアス・レベル及び所望の雑音レベルに適合するために余分な数のフィルタを必要とする。
【0008】
アールシータ(rTheta)技術を使用して入力信号の振幅及び位相を個別的に変調することも知られている。アールシータ技術では、位相が発振器において変調され、かつ振幅が電力増幅器段において変調される。残念ながら、アールシータ技術は、位相変調帯域幅を確保するために発振器フェーズ・ロックド・ルーが必要となり得る。TDMA及びCDMAのような広帯域無線電話信号に従って、発振器フェーズ・ロックド・ループにおける所要帯域幅を得るのは、ますます困難となるであろう。
【0009】
(発明の概要)
本発明の実施例は、個別的な位相信号パス及び振幅信号パスを有する変調システム及び方法を提供する。特に、本発明の実施例によれば、ディジタル信号プロセッサが1つのベースバンド信号から同相信号、直交位相信号及び振幅信号を発生する。変調器がこれらの同相信号及び直交位相信号を変調して1つの被変調信号を発生する。フェーズ・ロックド・ループがこの被変調信号に対して応答する。このフェーズ・ロックド・ループは、制御発振器入力を有する制御発振器を含む。増幅器が信号入力、振幅即ちゲイン制御入力、及び出力を有する。この信号入力は制御発振器出力に対して応答し、また振幅制御入力は振幅信号に対して応答する。
【0010】
本発明による他の実施例において、これらの同相信号及び直交位相信号は、正規化された同相信号及び直交位相信号である。これらの実施例において、ディジタル信号は、それぞれ角度θの正弦又は余弦として正規化された同相信号を発生し、またそれぞれ角度θの余弦又は正弦として正規化された直交位相信号を発生する。ただし、θは角度であり、その正接が同相信号により割算された直交位相信号である。更に、振幅信号は、正規化され、かつ2乗した同相信号と2乗した直交位相信号との和の平方根として、発生される。
【0011】
他の実施例において、変調器は第1の変調器であり、かつ被変調信号は第1の被変調信号である。これらの実施例は、制御発振器出力に応答して第2の被変調信号を発生する第2の変調器を更に備え、またフェーズ・ロックド・ループは第2の被変調信号に対して応答する。その上、他の実施例では、電力制御信号が更に供給され、かつ振幅制御入力が振幅信号及び電力制御信号に対して応答する。
【0012】
更に他の実施例において、被変調信号に応答するフェーズ・ロックド・ループは、制御発振器出力を有する制御発振器と、制御発振器入力と制御発振器出力との間のフィードバック・ループとを含む。このフィードバック・ループは、ローカル発振器に応答するミクサを含む。これらの実施例において、変調器は、フェーズ・ロックド・ループに配置されてもよい。いくつかの実施例において、変調器は、制御発振器出力とミクサとの間、ローカル発振器とミクサとの間、又はミクサと制御発振器入力に位置されてもよい。従って、変調は、フェーズ・ロックド・ループの前で実行する代わりに、又は実行するのに加えて、フェーズ・ロックド・ループ内で実行してもよい。
【0013】
本発明の実施例による他の変調システム及び方法は、同相信号及び直交位相信号を変調して被変調信号を発生する直交変調器を含む。位相トラッキング・サブシステムは、直交変調器に応答して、その被変調信号における位相変化に応答し、かつ被変調信号における振幅変化から独立した位相信号を発生する。振幅トラッキング・サブシステムは、変調器に応答して、被変調信号における振幅変化に応答し、かつ被変調信号における位相変化から独立している振幅信号を発生する。増幅器が信号入力、振幅制御入力及び出力を有する。この信号入力は位相信号に応答し、また振幅制御入力は振幅信号に応答する。
【0014】
他の実施例において、この位相トラッキング・サブシステムは、被変調信号に応答するフェーズ・ロックド・ループを備えている。このフェーズ・ロックド・ループは、制御発振器出力を有する制御発振器を備えており、位相信号を発生する。
【0015】
他の実施例において、振幅トラッキング・サブシステムは、被変調信号に応答して振幅信号を発生する自動ゲイン制御サブシステムを備えている。いくつかの実施例において、この自動ゲイン制御サブシステムは、被変調信号に応答する第1のエンベロープ検出器と、フェーズ・ロックド・ループに応答する第2のエンベロープ検出器と、第1及び第2のエンベロープ検出器に応答して振幅信号を発生する比較器とを含む。更に他の実施例において、この自動ゲイン制御サブシステムは、被変調信号に応答する第1のエンベロープ検出器と、増幅器に応答する第2のエンベロープ検出器と、第1及び第2のエンベロープ検出器に応答して振幅信号に発生する比較器とを含む。更なる他の実施例において、この振幅トラッキング・サブシステムは、被変調信号に応答して振幅信号を発生するエンベロープ検出器を含む。
【0016】
更なる他の実施例において、位相トラッキング・サブシステムは、被変調信号に応答するフェーズ・ロックド・ループを含む。このフェーズ・ロックド・ループは、制御発振器入力及び制御発振器出力を有し、位相信号を発生する制御発振器を含む。このフェーズ・ロックド・ループは、制御発振器入力と制御発振器出力との間にフィードバック・ループを更に含む。このフィードバック・ループは、ローカル発振器に応答するミクサを含む。変調器はフェーズ・ロックド・ループに配置される。いくつかの実施例において、変調器は、制御発振器出力とミクサとの間、ローカル発振器とミクサとの間、又はミクサと制御発振器入力との間のフェーズ・ロックド・ループに配置される。従って、変調は、フェーズ・ロックド・ループの前で実行されるのに加えて、フィードバック・ループ内でも実行されてもよい。
【0017】
前述した実施例の全てにおいて、信号入力、振幅制御入力及び出力を有する増幅器の出力に応答する任意選択的な電力増幅器が備えられてもよい。代わって、電力増幅器それ自体が信号入力、振幅制御入力及び出力を有してもよい。送信アンテナは、増幅器及び電力増幅器に応答する。
【0018】
更に、前述した実施例の全てにおいて、増幅器は、可変ゲイン増幅器及び/又は電力増幅器を備えてもよく、そのうちの少なくとも1つは、振幅信号に応答する振幅制御入力を含む。可変ゲイン増幅器及び電力増幅器を共に使用するときは、そのいずれが振幅制御入力を備えているのかに関係なく、可変ゲイン増幅器が電力増幅器に先行してもよく、又は電力増幅器が可変ゲイン増幅器に先行してもよい。更に、追加的な可変ゲイン増幅器及び/又は電力増幅器が増幅器に備えられてもよい。
【0019】
最後に、無線電話のようなワイヤレス通信端末を得るために、ユーザ入力に応答してベースバンド信号、又は同相信号若しくは直交信号を発生するユーザ・インターフェースが設けられてもよい。
【0020】
(好ましい実施例の詳細な説明)
ここで、本発明の好ましい実施例を示す添付図面を参照して、本発明を更に詳細に説明する。しかしながら、本発明は、多くの異なる形式により実施されてもよく、ここで説明する実施例に限定されると解釈されるべきでない。むしろ、これらの実施例は、この開示が詳細かつ完全となるように、また当該技術分野に習熟する者に本発明の範囲を十分に伝えるように提供される。ある要素が他の要素「間」に存在すると呼ばれるときは、それが他の要素間に直接存在してよい、又は介在要素が更に存在してもよいと理解すべきである。対照的に、要素が他の要素「間に直接」存在していると云うときは、干渉する要素は存在しない。
【0021】
本発明の実施例は、図2及び図3のシステムの潜在的な欠点が、実行される2つの混合(ヘテロダイン)処理に原因があると認識することによる。特に、周波数混合は、アップ・コンバージョン・ミクサ214において、2つの2重平衡ミクサを備えたものでもよいIQ変調器204において行われる。周波数混合は、高いスプリアス雑音レベル及び/又は雑音が本質的に発生する。更に、送信搬送波から遙かに離れたいくつかのスプリアス・レベルがフィルタ206、216及び224によって減衰されても、送信機の許容送信帯域内に他のレベルが存在し得て、ろ波できていないことである。更に、出力雑音及びスプリアス・レベルを減少させるフィルタリング量は、単一のRFフィルタリングで達成し得るものを超えている恐れがある。従って、変調器に多数のフィルタを配置することが必要となり得る。これは、更に、システムに対してコスト及び/又はスペースを付加することになり得る。最後に、被変調信号(情報プラス+搬送波)の歪みを減少させて、送信音声品質の要求を満足させるために、アップ・コンバージョン・ミクサ214、IQ変調器204及び可変ゲイン増幅器222は、高い電流レベルで動作することになり、これが動作時間をさせ、かつ携帯ワイヤレス通信端末に過度の熱を発生させる恐れがある。
【0022】
本発明の実施例は、出力雑音及び/又はスプリアス・レベルを減少できるので、付加的なフィルタに対する必要性を減少させ、好ましくは、不要にすることができる。更に、IQ変調器の電流消費を減少でき、なおかつ所望の線形性を満足させることがきる。
【0023】
ここで図4を参照すると、本発明の実施例による変調システム及び方法を示す。図4に示すように、これら変調システム及び方法400の実施例は、直交(IQ)変調器420を含み、これはユーザ・コマンドに応答してユーザ・インターフェース410により発生されるIデータ及びQデータと呼ばれる同相信号及び直交位相信号を変調して、被変調信号422を発生する。位相トラッキング・サブシステム430は、直交変調器420に応答して、被変調信号422における位相変化に応答し、かつ被変調信号422における振幅変化から独立した位相信号432を発生する。更に、振幅トラッキング・サブシステム440は、直交変調器420に応答して、被変調信号における振幅変化に応答し、かつ被変調信号422における位相変化から独立した振幅信号442を発生する。増幅器450は、信号入力、振幅又はゲイン入力、及び出力を備えている。信号入力は、位相信号432に応答する。振幅制御入力は、振幅信号442に応答し、かつその出力は、任意選択的に電力増幅器460を介して、送信アンテナ470に供給される。代わって、増幅器450は、電力増幅器であってもよい。
【0024】
ここで、図5を参照すると、本発明の実施例による他の変調システム及び方法が示されている。図6に示されているように、これらの変調システム及び方法500は、IQ変調器420’位相トラッキング・サブシステム430’、振幅トラッキング・サブシステム440’増幅器450、電力増幅器460及びアンテナ470を含む。送信機の搬送周波数は、示されているように、例えば45MHz離れたところで、−165dBc/Hz程度の極めて高い信号対雑音比を有し得る電圧制御発振器532のように、基本的な無線周波数制御発振器を使用して発生される。出力信号レベルは、例えば飽和可変ゲイン増幅器のような増幅器450を使用して制御される。情報信号(Iデータ及びQデータ)は、まず直交変調器420を使用してIF信号上で変調される。IF信号は、電圧制御発振器510のような個別的な基本制御発振器により発生される。次に被変調信号は、それぞれ振幅トラッキング・ループ440’及び位相トラッキング・ループ430’の形式で個別的な振幅トラッキング・サブシステム及び位相トラッキング・サブシステムに供給される。変調IF信号422は、対応する2つのトラッキング・ループ440’及び430’における振幅比較器及び位相比較器用の基準として動作する。増幅器450からのRF出力信号は、システム・ローカル発振器534を使用し、IF周波数へミックス・ダウンされる。VCO532は、分周器535a、535b、位相−周波数検出器又は位相検出器537、一対のロー・パス・フィルタ538a、及びリミッタ539を備えたフェーズ・ロックド・ループを使用して位相ロックされる。このフェーズ・ロックド・ループは、送信機用のチャネル・シンクロナイザとして動作する。ミクサ533の出力は、ロー・パス・フィルタ538bを介してロー・パスのろ波動作をし、被変調基準IF信号534と共にリミッタ539に供給される。
【0025】
位相トラッキング・ループ430’において、任意選択的なRF分周器535a及び535bは、それぞれM及びNにより分周するために、位相及び周波数検出器537の基準アーム及び比較アームに配置される。高い周波数で位相及び周波数検出器を実施することは困難となり得るので、これは、比較周波数を低くすることを可能にし、かつ位相比較上で無視可能な影響となる。更に、分周器535a及び535bは、M=N又はM=N=1のようにセットされても、又は省略されてもよいことを理解すべきである。
【0026】
振幅トラッキング・ループ440’では、一対のエンベロープ一致検出器442a及び442bを使用してダウン・コンバージョンしたIF信号又はフェーズ・ロックド・ループからの他の信号の振幅レベルを被変調信号422のものと比較する。2つのエンベロープ検出器442a及び442b間でよく一致すると、AMオフセットを減少させることができる。更に、振幅トラッキング・ループ440に調整可能な定遅延要素445を導入して振幅信号及び位相信号に対する総合群遅延を一致させてもよい。総合群遅延が一致しないときは、出力信号に所望の変調特性を持たせることができない。
【0027】
送信機の出力電力レベルを増幅器450(VGA1)により広いレンジにわたって制御するので、総合ループ・ゲインが振幅トラッキング・ループ及び位相トラッキング・ループについて変化し得る。振幅トラッキング・ループ440’において、増幅器450として逆ゲイン対制御電圧スロープを有する個別的な可変ゲイン増幅器446(VGA2)を使用する間に、位相トラッキング・ループにおいて、リミッタ539及び/又は位相検出器537の制限動作が一定のループ・ゲインを保持できる。VGA1 450のゲインを低下させて出力信号レベルを低下させるに従って、VGA2 446のゲインを同一量だけ増加させることによりエンベロープ一致検出器442a、442bへの信号レベルをほぼ一定に保持できる。そうでなければ、エンベロープ検出器442a、442bは、入力において非常に大きな(>50dB)レンジにわたって良く一致する必要があり得る。このように広いダイナミック・レンジのエンベロープ検出器を実施することは、困難となり得る。図5の実施例の1つの付加的な潜在利点は、VGA1 450におけるAM/PM歪みを位相トラッキング・ループ430’において補償することである。
【0028】
位相検出器及び増幅器検出器の出力信号は、ロー・パス・フィルタ538a、444を使用してろ波され、これらは、被変調信号(ベースバンド)を通過させるために十分広いが、しかし変調帯域幅外の雑音レベル及びスプリアス・レベルを抑圧するために十分狭い帯域幅を有していてもよい。実際に、振幅トラッキング・サブシステム440’及び位相トラッキング・サブシステム430’におけるロー・パス・フィルタ538a、538b及び444は、非常に狭い帯域幅(即ち、非常に高いQ)を有するRF送信搬送波信号上でバンドパス・フィルタとして動作できる。例えば、30kHz変調帯域幅(ディジタル・ワイヤレス電話に共通)に対して、ロー・パス・フィルタの帯域幅は、1MHz以下でよい。従って、ループにおけるロー・パス・フィルタは、送信周波数(例えば、825MHz)を中心とし、1MHz以下の帯域幅(Q>825)を有するバンドパス・フィルタと等価でよい。搬送波周辺の1MHz帯域幅の雑音レベル及びスプリアス・レベルは、トラッキング・ループにおけるロー・パス・フィルタの減衰特性により減衰される。このようなロー・パス・フィルタは、抵抗及びコンデンサにより実施可能であり、従って例えば多重SAWフィルタを不要とすることができる。
【0029】
電力増幅器(特にD級の飽和電力増幅器)の直接振幅変調は公知であろう。本発明のいくつかの実施例は、変調ループとアンテナとの間を電気絶縁する。例えば、図5の実施例はアンテナ470と送信変調器との間を電気絶縁する絶縁体として電力増幅器460を使用することができる。この場合、増幅器(VGA1)450の効率は、総合電力消費にとってそれほど重要でないといえる。従って、VGA1において同時的なAM変調及び大電力制御レンジを容易に実施することができる。増幅器450は、ダイナミック・バイアス調整を必要とすることなく、固定した高効率リニア・モードにおいて動作するように設計されてもよい。代わって、他の実施例は電力増幅器そのものを振幅変調することができる。これは、飽和電力増幅器を使用して、その供給源の変調によるエンベロープ振幅を記憶することにより、線形マージンの拡大及び/又は効率の向上が得られる。
【0030】
図6は、TDMAのみのIS−136端末又はEDGE端末のような半二重システムにおける本発明の実施例を示す。この場合に、図5のデュプレックス・フィルタ480を送信パスにおける送受信(T/R)スイッチ580によって置換できるように、送信機の信号対雑音比を十分に高くすることができる。更に図6では、電力増幅器460それ自体が振幅変調される。
【0031】
更に、図5及び図6において、当該技術分野に習熟する者は、図示されたようにミクサ533に対する入力が増幅器450の出力と電力増幅器460との間よりも、VCO532と増幅器450との間から取り出されたものでもよいことを理解すべきである。
【0032】
図7は、本発明による他の変調システム及び方法のブロック図である。これらの実施例において、振幅トラッキング・サブシステム440”は、直接変調又はオープン・ループとして実施される。これは、例えば線形電圧制御特性を有する増幅器450を使用すれば達成できる。このような回路は集積回路設計技術により実現可能である。図7の実施例において、フェーズ・ロックド・ループの割算比は、1にセットされるので、M及びNは1にセットされる、又は割算器535a、535bは使用されない。ダウンコンバーティング・ミクサ533の後のIF増幅器746は、可変ゲイン増幅器か又はAGC増幅器でよい。この増幅器746は、リミッタ539の入力動作レンジを減少させるために使用されてもよい。これによって、リミッタ539のAM/PM歪みを減少させることができる。図7において、振幅トラッキング・サブシステム440”は、ダイオードのようなエンベロープ検出器742と、調整可能遅延445とを含む。
【0033】
図8は、TDMAのみのIS−136端末又はEDGE端末のような半二重システムにおける本発明の実施例を示す。図8において、送信機の信号対雑音比は十分に高くすることができるので、デュプレックス・フィルタ480は、受信器増幅器490に接続する送信パスにおける送受信(T/R)スイッチ580によって置換されてもよい。
【0034】
低電流の標準集積回路解決法として位相及び周波数検出器537を実施するのが困難なときは、ギルバート(Gilbert)セル・ミクサのような標準的なアクティブ・アナログ位相検出器を使用できることを理解すべきである。そのときは、支援捕捉技術(Assisted acquisition techniques)を使用してPLL用に急速なロック時間が得られる。
【0035】
図9は、本発明の他の実施例による変調システム及び方法のブロック図である。図9は、セルラ及びPCS信号を発生できるデュアル・モード変調システム及び方法900を示す。図9に示すように、フェーズ・ロックド・ループは、位相周波数検出器又は移動検出器1140と、ロー・パス・フィルタ1144a、1144bと、各モード用にVCO1142a、1142bのような制御発振器とを含む。更に、メイン・ローカル発振器534及び一対のミクサ533a、533bも設けられる。更に、振幅トラッキング・サブシステム440”’は電力制御信号1110に応答してもよい。一対の可変ゲイン増幅器及び/又は電力増幅器1150a、1150bが設けられる。更に、変調器420と位相周波数検出器1140との間にリミッタ1120を設けてもよい。
【0036】
要するに、図4〜9の実施例は、非常に高い信号対雑音比(例えば、45mHzオフセット時に−165dBc/Hz程度)により、振幅情報及び位相情報を共に含む低歪率複合変調信号を電力増幅器に送り出すことができる。これらの実施例は、従来のディジタル無線送信機アーキテクチャに伝統的に使用されているSAWフィルタの必要性を減少又はなくすことができる。更に、これらは、従来のアップ・ミキシング送信機に比較して電力消費及びスプリアス積を減少させることができる。
【0037】
ここで図10を参照すると、本発明による変調システム及び方法の他の実施例のブロック図である。図10に示すように、これらの変調システム及び方法1000は、ディジタル信号プロセッサ(DSP)920を含み、これは、ユーザ・インターフェース910により発生することができるベースバンド信号912から、それぞれ同相信号(I)922、直交位相信号(Q)924及び振幅信号(A)926を発生する。IQ変調器930のような変調器は、それぞれ同相信号922、直交位相信号924を変調して被変調信号932を発生する。フェーズ・ロックド・ループ940は、被変調信号に応答する。フェーズ・ロックド・ループ940は、制御発振器出力944を有する制御発振器942を含む。増幅器950は、信号入力、振幅又はゲイン制御入力、及び出力を含む。この信号入力は制御発振器出力944に応答し、また振幅制御入力は振幅信号926に応答する。任意選択的な電力増幅器960は、増幅器950の出力に応答する。送信アンテナは、電力増幅器960及び/又は増幅器950に応答する。
【0038】
図11は、本発明の実施例による他の変調システム及び方法1100を示す。図11に示すように、ディジタル信号プロセッサ920’は、その入力921におけるベースバンド信号912からそれぞれ同相I信号923、直交位相Q信号925を発生する。次いで、ディジタル信号プロセッサ920’内の発生器928は、正規化した同相(I’)信号922’、正規化した直交位相(Q’)信号924’及び正規化した振幅信号926’を発生する。発生器928は、ディジタル信号プロセッサ920’におけるハードウェア及び/又はソフトウェア・モジュールとして実施されてもよく、また信号922’、924’及び926’は、中間信号923、925を発生させる必要性なしに、ベースバンド信号912から直接発生されてもよいことを理解すべきである。正規化した同相信号922’及び直交信号924’は、被変調信号936が一定振幅となるように、IQ変調器930のような変調器に供給され、図9に関連して説明したように、フェーズ・ロックド・ループ940、増幅器950、任意選択的な電力増幅器960及びアンテナ970が続く。正規化された振幅信号A’は増幅器950のゲイン制御入力に供給される。
【0039】
引き続き図11を参照すると、本発明の実施例において、ディジタル信号プロセッサ920’は、角度θの余弦として正規化した同相信号I’922を発生し、また角度θの正弦として正規化した直交位相信号Q’924’を発生する。ただし、角度θは、正接が同相信号923で割算された直交位相信号925となる角度である。更に、正規化した振幅信号926’は、同相信号I923の2乗と直交位相信号Q925の2乗との和の平方根として発生される。以上で説明したことから正弦関数及び余弦関数を入換えてもよいことを理解すべきである。
【0040】
図10及び図11の実施例は、変調器における歪みを減少させるようにI、Q及びAを数学的に処理することができる。通常、I信号及びQ信号は、送信されるべき音声及び/又はデータ信号を表す変調情報を搬送しているワイヤレス端末のベースバンド部から来る。更に、I信号及びQ信号は、振幅信号及び位相信号としても表され得る。前述のように、従来の送信機は、I及びQ情報によりVCOを変調し、次にこの複合信号を増幅し、かつその周波数を送信周波数へアップコンバージョンする。対照的に、図10及び図11の実施例は、ベースバンドからI、Q及びA信号を数量的に発生する。更に、図11の実施例は、ベースバンドからそれぞれ正規化したI信号I’、Q信号Q’及びA信号A’を発生する。これは、リミッタの必要性をなくしてアールシータ・アーキテクチャのフェーズ・ロックド・ループにこれらの信号を注入することができる。振幅信号A’は、この信号のアナログ再構築にエンベロープ検出器を必要としないように、ベースバンドから数量的に発生されてもよい。更に、ベースバンドから直接的な振幅は、アールシータ・アーキテクチャの振幅波形と位相波形との間で柔軟性のある位相ずれを許容する。
【0041】
特に、例えば図1、図2及び図3に示すように、従来の変調システムは、IQ信号から振幅情報を発生するので、所望の変調仕様を満足させるためには残りの送信機チェーンが十分な線形性を必要とすることがある。対照的に、振幅を線形の代わりに飽和させてよいときは、電流消費を減少させることができる。更に、従来の変調システムは、与えられた電流消費に対して低レベルの線形性となることがある。これは、そのピーク対平均が基本的な限定とならない変調機構にとって特に真となり、その上、チャネル干渉レベル近傍で満足させるために更なるバック・オフが必要となることがある。
【0042】
更に、図9の実施例は、IQ変調器420で発生する歪みのために理想的とならない振幅制御信号442を発生し得る。更に、振幅トラッキング回路440”’も歪みを発生する恐れがある。リミッタ1120は、通常、望ましくない振幅情報を除去するためにIQ変調器420とフェーズ・ロックド・ループとの間に配置されることが望ましい。リミッタ1120は、位相信号432a、432bにAM/PM歪みを発生させる恐れがあり、更に、振幅信号と位相信号とが駆動段1150a及び1150bにおいて組み合わせられたときは、これらの間に望ましくない遅延を発生させる恐れがある。
【0043】
対して、図10及び図11の実施例は、振幅トラッキング・サブシステム440(図4)に対する所望の出力を計算することができ、かつこの出力を直接供給することができる。更に、I’及びQ’信号の発生に制限動作が既に係わっているので、リミッタを不要とすることができる。
【0044】
図12は、本発明の他の実施例による変調システム及び方法のブロック図である。図12に示すように、DSP920’は、ベースバンド信号912からI’信号922’、Q’信号924’、及びA’信号926’を発生する。制御発振器910、I’信号922’、及びQ’信号924’は、それぞれIQ変調器930に供給されて被変調信号932を発生し、これを一対のロー・パス・フィルタ944a、944bと一対の制御発振器942a、942bとを備えた位相及び周波数検出器又は位相検出器940に供給する。更に、位相周波数検出器940に供給されるのは、第2の変調器992a、992bにより変調されたメイン・ローカル発振器990である。制御発振器942a、942bの出力は、増幅器950a及び960bにそれぞれ供給され、これらは、可変ゲイン増幅器及び/又は電力増幅器若しくは駆動増幅器のような他の通常的な増幅器であってもよい、図12に示すように、振幅制御は、更に組み合わせ電力制御及び振幅制御モジュール980において電力制御信号982と組み合わせられてもよい。従って、改良されたアールシータ・アーキテクチャを提供することができる。図13は、図12のシングル・バンド版のブロック図である。
【0045】
下記の式は、図11、図12及び図13の実施例のために、どのようにしてI’、Q’及びA’信号を計算できるのかを示す。
【0046】
【数1】
Figure 0004061193
【0047】
角度は、I及びQデータの4象限表示である必要がある。
【0048】
【数2】
Figure 0004061193
更に、I’信号及びQ’信号を入換えることもできる。従って、I’信号及びQ’信号は、IFを変調するために使用されてもよく、かつ理想リミッタを通過したIQ被変調IF信号と同一となるIFを発生することができる。I’及びQ’信号は、振幅情報に制約されないので、リミッタはフェーズ・ロックド・ループの位相周波数検出器の入力で不必要となり得る。更に、実際のリミッタに発生し得る位相歪み又はAM/PM歪みも減少又は除去することができる。
【0049】
A’信号は以下のように計算される。
【0050】
【数3】
Figure 0004061193
A’信号は数学的に計算されて増幅器に直接供給されるので、IFのIQ変調において発生する如何なる歪みも含む必要はなく、更に振幅検出回路からの如何なる歪みを含む必要もない。
【0051】
従って、リミッタ/エンベロープ検出器は削除されてもよく、また関連するAM/PM歪みは減少又は削除され得る。更に、位相のみ信号の振幅変動により発生するVCOプリング(pulling)は除去され得る。ベースバンドから直接、振幅を送出すると、アールシータ送信機における位相のみ信号に関連する振幅の位相ずれにおける柔軟性と共に、正確かつ反復可能な電力制御に帰結し得る。
【0052】
図4〜図13において説明した本発明の実施例は、フェーズ・ロックド・ループの前に直交変調器を配置した。従って、例えば図4〜図8では、IQ変調器420が同相信号及び直交位相信号を変調して、被変調信号422を位相トラッキング・サブシステム430又は430’におけるフェーズ・ロックド・ループに供給する。同様に、図10〜図11では、IQ変調器930がI信号及びQ信号を変調して、被変調信号932をフェーズ・ロックド・ループ940に供給する。従って、これらの実施例では、IF周波数においてIF基準信号を直接変調することにより、IQ変調を実行することができる。
【0053】
図14〜図22に関連して以下で説明する他の実施例によれば、変調はフェーズ・ロックド・ループ自体に実施される。特に、フェーズ・ロックド・ループは、制御発振器入力及び制御発振器出力を有する制御発振器と、制御発振器入力と制御発振器出力との間のフィードバック・ループとを備えている。フィードバック・ループは、ローカル発振器に応答するミクサを備えている。いくつかの実施例において、変調器は、制御発振器とミクサとの間、ローカル発振器とミクサとの間、又はミクサと制御発振器入力との間のフィードバック・ループに配置される。従って、変調は、ローカル発振器信号を変調し、かつ非変調信号としてIFを残すことにより実施される。代わって、変調は、RF出力に対して実施され、次に非変調ローカル発振器及びIF周波数と混合されることでもよい。更に他に代わって、IF周波数で動作するIQ変調器を保持したいときは、フェーズ・ロックド・ループのフィードバック・パスにおけるミクサの後で変調を実行してもよい。
【0054】
例えば、図14は、IQ変調器が位相トラッキング・サブシステム430”内に、好ましくは、位相トラッキング・サブシステム430”のフェーズ・ロックド・ループのフィードバック・ループ内に備えていることを除き、図4と同一である。図15は、IQ変調器が位相トラッキング・サブシステム440’内に、好ましくは、フェーズ・ロックド・ループ自体内に備えられたことを除き、図10と同一である。
【0055】
図16は、フェーズ・ロックド・ループ内のIQ変調器についての種々の代替位置を表す、本発明の実施例のブロック図である。図16は、図4の位相トラッキング・サブシステム430、図5〜図8の430’及び/又は図14の430”、及び/又は図10〜図13の940及び/又は図15の940’に対応し得ることを理解すべきである。
【0056】
図16に示すように、フェーズ・ロックド・ループ1600は、図5〜図8の位相−周波数検出器又は検出器537、図9の1140、及び/又は図12〜図13の940に対応し得る位相検出器又は位相及び周波数検出器1620と、図5〜図8のロー・パス・フィルタ538a、図9の1144a、及び/又は図12の944aに対応し得るロー・パス・フィルタ1630とを含む。電圧制御発振器(VCO)1640のような制御発振器は、図5〜図8のVCO532,図9の1142a、1142b、図12の942a、942b及び/又は図10、図11、図13及び図15の942に対応し得る。更に図16に示すように、制御発振器は、制御発振器入力1604と、制御発振器出力1606とを有する。フィードバック・ループ1602は、制御発振器入力1606と、位相及び周波数検出器又は位相検出器1620及びロー・パス・フィルタ1630を介する制御発振器入力1604との間に設けられる。このフィードバック・ループは、図5〜図8のミクサ533、図9の533a、533b、図12の922a、922b、及び/又は図13の922に対応し得るミクサ1660と、図5〜図9のローカル発振器534及び/又は図12〜図13の990に対応し得るローカル発振器1680とを備えている。
【0057】
図16において、図4〜図9のIQ変調器420及び/又は図10〜図13の930に対応するIQ変調器の4可能位置を1610、1650、1670及び1690により示す。唯一のIQ変調器が図16に示す位置のうちの1位置のみに設けられる必要があることは、当該技術分野に習熟する者により理解されるべきである。しかしながら、多数のIQ変調器を更に設けてもよい。
【0058】
IQ変調器1610は、以上で詳細に説明した図4〜図13に対応するようにフェーズ・ロックド・ループ1600の前に配置される。IQ変調器1650は、制御発振器出力1606とミクサ1660との間のフィードバック・ループ1602に配置される。IQ変調器1670は、ローカル発振器1680とミクサ1660との間のフィードバック・ループ1602に配置される。最後に、IQ変調器1690は、ミクサ1660と制御発振器入力1604との間のフィードバック・ループ1602に配置される。
【0059】
IQ変調器1650が制御発振器1606の出力とミクサ1660との間に配置されるときは、制御発振器1640のRF出力がI信号及びQ信号により変調される。従って、これはRF変調の1例である。IQ変調器1690がミクサ1660と制御発振器入力1604との間に配置されるときは、これがIF周波数でのIQ変調に対応し得るが、変調器1610の場合のように、IF入力よりもむしろフェーズ・ロックド・ループ1600のフィードバック・ループ1602において実行される。変調器1670がローカル発振器1680とミクサ1660との間に配置されるときは、ローカル発振器の周波数がRFと混合される前に、変調されてIFフィードバック信号を発生する。ミクサを通して位相が維持され得るので、変調器1610により変調することに類似した状況が得られる。
【0060】
当該技術分野に習熟する者は、図16に示す変調器1610、1650、1670及び1690の4位置のそれぞれが、出力に同一結果を供給できることを理解すべきである。変調器をどこに配置するかを判断する際に、種々の考慮を採用することができる。例えば、IF周波数においてIQ変調するのがより効率的であると思われるので、変調器1610及び1690が好ましいものとなり得る。RF(変調器1650)において、又はローカル発振器(変調器1670)において変調すると、IFにおいて変調するよりも多くの電流を消費する恐れがある。しかしながら、電流消費は、システムの周波数プランに依存したものになり得る。振幅信号は、以上のいずれかの図で説明したようにして発生され、かつ/又は供給されてもよいことを理解すべきである。
【0061】
図17は、図5のIQ変調器420と異なり、IQ変調器1650が制御発振器5332の出力とミクサ533との間のフィードバック・ループに配置されたことを除き、図5に類似するブロック図である。更に、図16IQ変調器1670又は1690は、図17の実施例に使用されてもよい。
【0062】
図18は、図6におけるフェーズ・ロックド・ループの入力におけるIQ変調器420の代わりに、ローカル発振器534とミクサ533との間でIQ変調器1670を使用したことを示す。更に図16のIQ変調器1650又は1690を使用してもよいことを理解すべきである。
【0063】
図19は、図7のIQ調器420の代わりに、ミクサ533と制御発振器532の入力との間でIQ変調器1690を使用することを示す。更にIQ変調器1650又は1670を使用してもよいことを理解すべきである。更に、図8及び図9による本発明の他の実施例において、図16に示した位置にIQ変調器を使用してもよい。
【0064】
図20は、図13のIQ変調器930の代わりに、制御発振器942とミクサ992との間にIQ変調器1650を使用することを示す。図21は、図13のIQ変調器930の代わりに、ローカル発振器990とミクサ992との間のIQ変調器1670を示す。図22は、図13のIQ変調器930の代わりに、ミクサ992と制御発振器942の入力との間のIQ変調器1690を示す。変調器の同様配置を図12の実施例に実施してもよい。
【0065】
図面及び明細書に、本発明の典型的な好ましい実施例を開示し、また特定の用語を使用したが、これらは、一般名称及び記述的な意味でのみ使用されており、限定を目的として使用するものでない。本発明の範囲は、以下の請求の範囲に記述されている。
【図面の簡単な説明】
【図1】 図1は従来のIQ変調器のブロック図である。
【図2】 図1は従来のIQ変調器のブロック図である。
【図3】 図1は従来のIQ変調器のブロック図である。
【図4】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図5】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図6】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図7】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図8】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図9】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図10】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図11】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図12】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図13】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図14】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図15】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図16】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図17】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図18】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図19】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図20】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図21】 本発明の実施例によるIQ変調システム及び方法のブロック図である。
【図22】 本発明の実施例によるIQ変調システム及び方法のブロック図である。

Claims (4)

  1. 変調システムにおいて、
    同相信号及び直交位相信号を変調して被変調信号を発生する直交変調器と、
    前記直交変調器に接続され、前記被変調信号における位相変化に応答しかつ前記被変調信号における振幅変化から独立している位相信号を発生する位相トラッキング・サブシステムと、
    前記直交変調器に接続され、前記被変調信号における振幅変化に応答しかつ前記被変調信号における位相変化から独立している振幅信号を発生する振幅トラッキング・サブシステムと、
    前記位相信号に対応する信号と、前記振幅信号に対応する振幅制御信号とが入力され、出力信号を出力する増幅器と、を備え
    前記位相トラッキング・サブシステムは、更に、フェーズ・ロックド・ループを備え、
    該フェーズ・ロックド・ループは、
    入出力部を有し、かつ位相信号を生成するように構成された制御発振器を備え、
    該制御発振器の出力が該制御発振器に入力されるようにフィードバックループが形成されており、該フィードバックループは、接続されたローカル発振器の出力に応答して動作するミクサを含み、
    前記直交変調器は、前記制御発振器の出力が前記ミクサに入力され、前記ローカル発振器の出力が前記ミクサに入力され、前記ミクサの出力が前記制御発振器に入力されることで形成される前記フィードバックループに接続されることを特徴とする変調システム。
  2. 前記フェーズ・ロックド・ループは、前記被変調信号に応答して動作することを特徴とする請求項記載の変調システム。
  3. 前記振幅トラッキング・サブシステムは、前記被変調信号に応答して前記振幅信号を発生する自動ゲイン制御サブシステムを含むことを特徴とする請求項記載の変調システム。
  4. 前記位相トラッキング・サブシステムは、前記直交変調器と前記フェーズ・ロックド・ループとの間にリミッタを更に含むことを特徴とする請求項記載の変調システム。
JP2002540298A 2000-10-31 2001-10-24 Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法 Expired - Lifetime JP4061193B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/703,037 US6975686B1 (en) 2000-10-31 2000-10-31 IQ modulation systems and methods that use separate phase and amplitude signal paths
US09/746,823 US7072421B2 (en) 2000-10-31 2000-12-22 IQ modulation systems and methods that use separate phase and amplitude signal paths and perform modulation within a phase locked loop
PCT/US2001/046111 WO2002037666A2 (en) 2000-10-31 2001-10-24 Iq modulator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007262721A Division JP4634428B2 (ja) 2000-10-31 2007-10-05 Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法

Publications (2)

Publication Number Publication Date
JP2004513551A JP2004513551A (ja) 2004-04-30
JP4061193B2 true JP4061193B2 (ja) 2008-03-12

Family

ID=27107065

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002540298A Expired - Lifetime JP4061193B2 (ja) 2000-10-31 2001-10-24 Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法
JP2007262721A Expired - Lifetime JP4634428B2 (ja) 2000-10-31 2007-10-05 Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007262721A Expired - Lifetime JP4634428B2 (ja) 2000-10-31 2007-10-05 Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法

Country Status (4)

Country Link
EP (1) EP1368891B8 (ja)
JP (2) JP4061193B2 (ja)
AU (1) AU2002228748A1 (ja)
WO (1) WO2002037666A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2389255B (en) * 2002-05-31 2005-08-31 Hitachi Ltd Apparatus for radio telecommunication system and method of building up output power
GB2412512B (en) 2002-05-31 2005-11-16 Renesas Tech Corp A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
GB2416254B (en) 2002-05-31 2006-06-28 Renesas Tech Corp Semiconductor integrated circuit for communication, radio-communications apparatus, and transmission starting method
GB2389253B (en) 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
US7145385B2 (en) 2003-12-05 2006-12-05 Telefonaktiebolaget Lm Ericsson (Publ) Single chip power amplifier and envelope modulator
US7409192B2 (en) 2005-07-21 2008-08-05 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for frequency synthesis in direct-conversion transmitters
EP2194684B1 (en) * 2007-09-26 2012-12-19 Fujitsu Limited Transmitter-receiver amplifier and method for compensating delay deviation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2117589B (en) * 1982-03-26 1985-10-16 Philips Electronic Associated Polar loop transmitter
JPH05218752A (ja) * 1992-02-03 1993-08-27 Hitachi Ltd 線形電力増幅装置
JPH0653920A (ja) * 1992-07-31 1994-02-25 Kyocera Corp Tdma送信機の送信出力自動制御装置
US5420536A (en) * 1993-03-16 1995-05-30 Victoria University Of Technology Linearized power amplifier
US5313173A (en) * 1993-04-26 1994-05-17 Ericsson Ge Mobile Communications Inc. Quadrature modulated phase-locked loop
US5412351A (en) 1993-10-07 1995-05-02 Nystrom; Christian Quadrature local oscillator network
US5511236A (en) * 1993-12-07 1996-04-23 National Semiconductor Corporation Half duplex RF transceiver
DE19743275A1 (de) * 1997-09-30 1999-04-08 Siemens Ag Sender zum Erzeugen eines hochfrequenten Sendesignals
FI105609B (fi) * 1998-10-27 2000-09-15 Nokia Mobile Phones Ltd Menetelmä ja järjestely lähetyssignaalin muodostamiseksi
JP2000286915A (ja) * 1999-03-31 2000-10-13 Toshiba Corp 信号変調回路及び信号変調方法
GB2349994B (en) * 1999-05-10 2003-06-04 Intek Global Technologies Ltd Apparatus for producing a radio-frequency signal

Also Published As

Publication number Publication date
WO2002037666A3 (en) 2003-09-12
EP1368891B8 (en) 2014-02-19
JP2008072735A (ja) 2008-03-27
EP1368891B1 (en) 2013-12-25
WO2002037666A2 (en) 2002-05-10
JP2004513551A (ja) 2004-04-30
EP1368891A2 (en) 2003-12-10
JP4634428B2 (ja) 2011-02-16
AU2002228748A1 (en) 2002-05-15

Similar Documents

Publication Publication Date Title
US7072421B2 (en) IQ modulation systems and methods that use separate phase and amplitude signal paths and perform modulation within a phase locked loop
KR101442265B1 (ko) 가변 이득 주파수 체배기, 이를 이용하여 송신 신호의 주파수와 이득을 제어하는 방법, 및 가변 이득 주파수 체배기를 갖는 휴대형 트랜시버
US7194242B2 (en) Direct-conversion transmitter circuit and transceiver system
US6317589B1 (en) Radio receiver and method of operation
US6018275A (en) Phase locked loop with down-conversion in feedback path
JP3711109B2 (ja) 無線電話機の電力増幅器への変調の注入を含む連続閉ループ電力制御システム
US6397044B1 (en) Transceiver
KR101387262B1 (ko) 직교 믹서를 위한 lo 신호 생성 시스템 및 방법
JP4634428B2 (ja) Iq変調システム並びに個別的な位相パス及び信号パスを使用する方法
US6118984A (en) Dual conversion radio frequency transceiver
CN100481741C (zh) 放大电路、无线基站、无线终端及放大方法
US7599448B2 (en) Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier
US20070149143A1 (en) Local oscillation frequency generation apparatus and wireless transceiver having the same
US20100009641A1 (en) Digital rf phase control in polar modulation transmitters
US20140232468A1 (en) Suppression circuit for suppressing unwanted transmitter output
KR100527844B1 (ko) 초고주파 송수신 장치
JPWO2003073628A1 (ja) マイクロ波帯無線送信装置およびマイクロ波帯無線受信装置およびマイクロ波帯無線通信システム
RU2325758C2 (ru) Новая архитектура недорогостоящего/маломощного аналогового приемопередатчика
US7983632B2 (en) Feedback control loop for amplitude modulation in a polar transmitter with a translational loop
US20070161356A1 (en) Method and apparatus for improved carrier feed thru rejection for a linear amplifier
US8369446B2 (en) Transmitter
US6826237B1 (en) Radio transmitter
KR20090019067A (ko) 무선통신 시스템의 송신 장치 및 방법
US7796958B2 (en) Transmitter and transmitting method thereof in wireless communication system
JPWO2004002098A1 (ja) 無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20060629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4061193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term