JP4057996B2 - 固体撮像装置およびそれを利用した撮像システム - Google Patents

Description

本発明は、固体撮像装置およびそれを利用した撮像システムに関するもので、特に、被写体の三次元カラー画像を撮像可能な電子（デジタルスチル）カメラ、および、それに用いられるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに関する。

従来、光学系により結像された光学像を電気信号に変換するための光電変換セル（画素）のいくつかを、オートフォーカス（ＡＦ）のための測距などに利用するようにした固体撮像装置が提案されている（たとえば、特許文献１参照）。これは、二次元的に配列された複数の光電変換セルのうち、一部のセルについて、マイクロレンズの中心に対し、遮光膜の開口のピッチを上側または下側にずらして形成する。つまり、フォーカスがずれた状態で被写体を撮像した場合に、信号のピークの位置が上方向または下方向にずれる二種類の測距用画素を構成する。このような測距用画素を、通常の撮像用画素に混在させて配置することにより、１チップによって、被写体の二次元カラー画像（光学像）の撮像と被写体までの距離情報の取得とを可能にしたものである。
特開２０００−１５６８２３

上記した構成の固体撮像装置は、たとえば、２画素×２画素を１単位とする撮像用画素のうちの１つを、距離情報を得るための測距用画素として構成し、その測距用画素からの信号を読み出すことによって、ＡＦのための測距を可能にしたものである。すなわち、この固体撮像装置の場合、１チップにより、被写体の二次元カラー画像の撮像と距離情報の取得とが可能となっている。しかしながら、この固体撮像装置では、立体画像である被写体の三次元カラー画像を撮像することはできない。

上記したように、従来においては、１チップによって被写体の二次元カラー画像の撮像と距離情報の取得とが可能な固体撮像装置が提案されているものの、近年、被写体の色情報付きの三次元画像（被写体の三次元カラー画像）を１チップにより撮像することが可能な固体撮像装置およびそれを利用した撮像システムの開発が望まれていた。

本発明の目的は、１チップにより被写体の色情報付きの三次元画像を撮像することが可能な固体撮像装置およびそれを利用した撮像システムを提供することにある。

本願発明の一態様によれば、半導体基板上に、前記基板の垂直方向のｎ画素×前記基板の水平方向の（ｎ＋ｍ）画素を１単位として設けられ、被写体の二次元カラー画像を撮像する複数の撮像用画素と、前記半導体基板上に、前記複数の撮像用画素とは独立して前記１単位ごとに設けられた、前記被写体の奥行き値を取得するための、少なくとも１つの奥行き情報取得用画素と、前記半導体基板上に設けられ、前記被写体に光を照射した際の、前記少なくとも１つの奥行き情報取得用画素の出力と、前記被写体に光を照射しない際の、前記少なくとも１つの奥行き情報取得用画素の出力との差分により、前記被写体の奥行き値を算出する差分回路とを具備し、前記少なくとも１つの奥行き情報取得用画素は、前記被写体の光学像を電気信号として蓄積する第１の光電変換蓄積部、前記第１の光電変換蓄積部に蓄積された前記電気信号を読み出す第１のリード用トランジスタ、前記第１のリード用トランジスタによって前記第１の光電変換蓄積部より読み出された前記電気信号を転送するための、少なくとも３つの転送用トランジスタを直列に接続した二相ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）と、前記二相ＣＣＤに直列に接続された出力用トランジスタとを含む転送部を備えて構成されていることを特徴とする固体撮像装置が提供される。

また、本願発明の一態様によれば、被写体に光を照射する光源と、半導体基板上に、前記基板の垂直方向のｎ画素×前記基板の水平方向の（ｎ＋ｍ）画素を１単位として設けられ、前記被写体の二次元カラー画像を撮像する複数の撮像用画素と、前記半導体基板上に、前記複数の撮像用画素とは独立して前記１単位ごとに設けられた、前記被写体の奥行き値を取得するための、少なくとも１つの奥行き情報取得用画素と、前記半導体基板上に設けられ、前記光源の発光時の、前記少なくとも１つの奥行き情報取得用画素の出力と、前記光源の非発光時の、前記少なくとも１つの奥行き情報取得用画素の出力との差分により、前記被写体の奥行き値を算出する差分回路と、前記複数の撮像用画素によって撮像された前記被写体の二次元カラー画像と前記差分回路により算出された前記被写体の奥行き値とを合成し、前記被写体の三次元カラー画像を得る合成回路とを具備し、前記少なくとも１つの奥行き情報取得用画素は、前記被写体の光学像を電気信号として蓄積する第１の光電変換蓄積部、前記第１の光電変換蓄積部に蓄積された前記電気信号を読み出す第１のリード用トランジスタ、前記第１のリード用トランジスタによって前記第１の光電変換蓄積部より読み出された前記電気信号を転送するための、少なくとも３つの転送用トランジスタを直列に接続した二相ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）と、前記二相ＣＣＤに直列に接続された出力用トランジスタとを含む転送部を備えて構成されていることを特徴とする撮像システムが提供される。

この発明によれば、メカニカルな装置などを必要とすることなく、被写体の奥行き値（距離情報をもった被写体の二次元画像）を高解像度により取得できるようになる結果、１チップにより被写体の色情報付きの三次元画像を撮像することが可能な固体撮像装置およびそれを利用した撮像システムを提供できる。

以下、本発明の実施の形態について図面を参照して説明する。

［実施形態］
図１は、この発明の一実施形態にしたがった、ＣＭＯＳイメージセンサ（固体撮像装置）の基本構成を示すものである。ここでは、ｎ画素×（ｎ＋ｍ）画素からなる１単位分の撮像用画素の数を“４（この場合、ｎ＝２，ｍ＝０）”とし、その４つの撮像用画素と少なくとも１つの奥行き情報取得用画素とによって、１つの単位繰り返しセル構造が構成されている場合を例に説明する。

このＣＭＯＳイメージセンサ１０の場合、たとえば、半導体基板１１上に４つの単位繰り返しセル構造が二次元状に配置されている。各単位繰り返しセル構造は、被写体の色情報付きの二次元画像、つまり二次元カラー画像（以下、ＲＧＢ画像と称する）取得用の４つの画素１２と、三次元画像（距離情報をもった被写体の二次元画像）である、上記被写体の奥行き値（以下、Ｄｅｐｔｈ情報と称する）取得用の少なくとも１つの画素１３とを有している。

すなわち、上記ＲＧＢ画像取得用画素１２および上記Ｄｅｐｔｈ情報取得用画素１３は、上記半導体基板１１の垂直方向に対して交互に配置されている。本実施形態の場合、上記ＲＧＢ画像取得用画素１２が２ライン配置された後、上記Ｄｅｐｔｈ情報取得用画素１３が１ライン配置されている。さらに、上記ＲＧＢ画像取得用画素１２が２ライン配置された後、上記Ｄｅｐｔｈ情報取得用画素１３が１ライン配置されている。また、上記半導体基板１１の水平方向（各ライン）に対しては、上記ＲＧＢ画像取得用画素１２が４つずつ（２単位分）、上記Ｄｅｐｔｈ情報取得用画素１３が２つずつ（２単位分）配置されている。このように、上記Ｄｅｐｔｈ情報取得用画素１３は、１チップ上に上記ＲＧＢ画像取得用画素１２と独立して配置され、かつ、上記ＲＧＢ画像取得用画素１２のほぼ４倍の面積を有して形成されている。

上記半導体基板１１上の、上記ＲＧＢ画像取得用画素１２および上記Ｄｅｐｔｈ情報取得用画素１３が配置された画素領域の左側には、Ｖレジスタである、ＲＧＢ画像用垂直レジスタ（ＲＧＢ画素レジスタ）１４、Ｄｅｐｔｈ情報用垂直レジスタ（ＭＰ画素レジスタ）１５、および、電子シャッタ用レジスタ１６が配置されている。上記ＲＧＢ画像用垂直レジスタ１４は、ラインごとに、上記ＲＧＢ画像取得用画素１２を駆動するための第１の垂直駆動回路であり、リセット信号（ＲＥＳＥＴ＿ＲＧＢ）、アドレス信号（ＡＤＲＥＳ＿ＲＧＢ）、および、リード信号（ＲＥＡＤ＿ＲＧＢ）を生成する。上記Ｄｅｐｔｈ情報用垂直レジスタ１５は、ラインごとに、上記Ｄｅｐｔｈ情報取得用画素１３を駆動するための第２の垂直駆動回路であり、リセット信号（ＲＥＳＥＴ＿Ｄ）、アドレス信号（ＡＤＲＥＳ＿Ｄ）、リード信号（ＲＥＡＤ＿Ｄ）、第１，第２の転送信号（φ１＿Ｄ，φ２＿Ｄ）、および、アウトプットゲート信号（ＯＧ＿Ｄ）を生成する。上記電子シャッタ用レジスタ１６は、後述する電子シャッタ動作を制御するためのシャッタ制御信号を生成し、ラインごとに設けられたマルチプレクサ１７に出力するものである。

上記マルチプレクサ１７は、上記電子シャッタ用レジスタ１６からの上記シャッタ制御信号と上記ＲＧＢ画像用垂直レジスタ１４からの上記リード信号（ＲＥＡＤ＿ＲＧＢ）との論理和出力（ＯＲ）を、それぞれ、上記ＲＧＢ画像取得用画素１２に供給するものである。すなわち、通常の読み出し動作を行う場合、上記リード信号（ＲＥＡＤ＿ＲＧＢ）がハイ（Ｈ）となる。これにより、上記マルチプレクサ１７の出力（ＯＲ）がハイ（Ｈ）になって、対応する上記ＲＧＢ画像取得用画素１２のリード用トランジスタのゲートがハイ（オン）になる。その際、上記シャッタ制御信号はロウ（Ｌ）である。これに対し、通常の電子シャッタ用に読み出し動作を行う場合には、上記シャッタ制御信号がハイ（Ｈ）になる。これにより、上記マルチプレクサ１７の出力（ＯＲ）がハイ（Ｈ）になって、対応する上記ＲＧＢ画像取得用画素１２のリード用トランジスタのゲートがハイ（オン）になる。その際、上記リード信号（ＲＥＡＤ＿ＲＧＢ）はロウ（Ｌ）である。

一方、上記半導体基板１１上の、上記画素領域の下側には水平レジスタ１８が配置されている。この水平レジスタ１８は、上記ＲＧＢ画像取得用画素１２および上記Ｄｅｐｔｈ情報取得用画素１３の各出力をコントロールするための第１の水平駆動回路である。上記水平レジスタ１８には、ＳＩＮ選択駆動用トランジスタ１９および差分回路２０を介して、出力信号線である垂直信号線（ＳＩＮ）２１の一端がそれぞれ接続されている。なお、上記垂直信号線２１の他端は、上記画素領域の上側において、それぞれ、負荷（ＬＯＡＤ）用トランジスタ２２を介して接地されている。

さらに、上記半導体基板１１上には、増幅回路（ＡＭＰ．）２３、Ａ／Ｄ（アナログ・デジタル）変換回路２４、出力回路２５、および、タイミング発生回路２６が配設されている。上記増幅回路２３は上記ＳＩＮ選択駆動用トランジスタ１９の各ドレインに共通に接続されて、上記差分回路２０の各出力を増幅する。上記Ａ／Ｄ変換回路２４は、上記増幅回路２３の増幅出力をアナログ信号からデジタル信号に変換する。上記出力回路２５は、上記Ａ／Ｄ変換器２４の出力（ＲＧＢ画像またはＤｅｐｔｈ情報）を、ＣＭＯＳイメージセンサ１０の外部に出力する。上記タイミング発生回路２６は、上記ＲＧＢ画像用垂直レジスタ１４、上記Ｄｅｐｔｈ情報用垂直レジスタ１５、上記電子シャッタ用レジスタ１６、上記水平レジスタ１８、上記Ａ／Ｄ変換回路２４、および、上記出力回路２５をそれぞれ制御する。

図２および図３は、上記した画素領域のレイアウト例を示すものである。ここでは、１つの単位繰り返しセル構造（４つのＲＧＢ画像取得用画素１２および１つのＤｅｐｔｈ情報取得用画素１３）を例に示している。なお、図２は平面図であり、図３は図２に示すIII − III線に沿う断面図である。

すなわち、上記ＲＧＢ画像取得用画素１２は、それぞれ、フォトダイオードＰＤ１と、その上に配置されたＲＧＢベイヤー配列のカラーフィルタおよびマイクロレンズなどを備えて構成されている。本実施形態の場合、たとえば図１に示したように、各単位繰り返しセル構造のうち、１つのＲＧＢ画像取得用画素１２には“Ｒ”色フィルタが、他の１つのＲＧＢ画像取得用画素１２には“Ｂ”色フィルタが、残りの２つのＲＧＢ画像取得用画素１２には“Ｇ”色フィルタが、それぞれ割り当てられている。なお、上記ＲＧＢ画像取得用画素１２は、たとえば図２に示すように、色フィルタ（ＲＧＢ）に関わらず、いずれもほぼ同じレイアウトになっている。

一方、上記Ｄｅｐｔｈ情報取得用画素１３は、たとえば図２に示すように、リード用トランジスタ１３ａのゲート（ＲＥＡＤ）と平行に、４本のゲート電極が配置された構成となっている。より具体的には、上記リード用トランジスタ１３ａのゲート（ＲＥＡＤ）に沿って、転送用トランジスタ１３ｂのゲート（φ１）、転送用トランジスタ１３ｃのゲート（φ２）、転送用トランジスタ１３ｄのゲート（φ１）、および、出力用トランジスタ１３ｅのゲート（ＯＧ）が、ほぼ平行に配列されている。なお、その他のトランジスタ、つまり、リセット用トランジスタ１３ｆ、アドレス用トランジスタ１３ｇ、および、増幅用トランジスタ１３ｈは、上記ＲＧＢ画像取得用画素１２とほぼ同じレイアウトとなっている。

また、上記Ｄｅｐｔｈ情報取得用画素１３の場合、たとえば図３に示すように、フォトダイオードＰＤ２上に、層間絶縁膜３０ａおよびパッシベーション膜３０ｂを介して、上記カラーフィルタとほぼ同じ高さの透明樹脂３３、および、複数（この場合、４つ）のマイクロレンズ３２が設けられている。

図４は、上記したＲＧＢ画像取得用画素１２の構成の具体例を示すものである。ここでは、１つの単位繰り返しセル構造における４つのＲＧＢ画像取得用画素１２を例に示している。図４に示すように、上記ＲＧＢ画像取得用画素１２は、それぞれ、フォトダイオード（第１の光電変換蓄積部）ＰＤ１、リード用トランジスタ（ＲＥＡＤ Ｔｒ）１２ａ、リセット用トランジスタ（ＲＥＳＥＴ Ｔｒ）１２ｂ、アドレス用トランジスタ（ＡＤＤＲＥＳＳ Ｔｒ）１２ｃ、および、増幅用トランジスタ（ＡＭＰ Ｔｒ）１２ｄを有して構成されている。

つまり、図２および図３に示したように、各ＲＧＢ画像取得用画素１２の上記フォトダイオードＰＤ１には、上記リード用トランジスタ１２ａのソースが接続されている。このリード用トランジスタ１２ａのゲートは、上記マルチプレクサ１７の出力（ＯＲ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。また、上記リード用トランジスタ１２ａのドレインは、たとえば、コンタクトＣおよび第一層メタル配線（Ａｌ）Ｍ１を介して、上記増幅用トランジスタ１２ｄのゲート（制御電極）、および、上記リセット用トランジスタ１２ｂのソースに接続されている。上記リセット用トランジスタ１２ｂのドレインには電源電圧（たとえば、ＶＤＤ）が供給されるとともに、ゲートが上記リセット信号（ＲＥＳＥＴ＿ＲＧＢ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。これにより、検出部（Ｄｅｔｅｃｔｉｏｎ Ｎｏｄｅ）ＤＮ１の電位が、上記リセット用トランジスタ１２ｂによって、ある電圧にあらかじめ設定（リセット）されるようになっている。

また、上記増幅用トランジスタ１２ｄは、たとえば、ソースがコンタクトＣを介して上記垂直信号線２１となる第一層メタル配線Ｍ１に接続されるとともに、ドレインが上記アドレス用トランジスタ１２ｃのソースに接続されている。このアドレス用トランジスタ１２ｃのドレインには、たとえばコンタクトＣおよび第三層メタル配線（Ａｌ）Ｍ３を介して電源電圧が供給されるとともに、ゲートが上記アドレス信号（ＡＤＲＥＳ＿ＲＧＢ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。なお、上記第三層メタル配線Ｍ３は、たとえば、上記フォトダイオードＰＤ１の上部を除く、上記画素領域のほぼ全面に対応して配置されている（第１の遮光膜を兼用）。

次に、上記したＲＧＢ画像取得用画素１２の駆動方法（通常の読み出し動作時）について簡単に説明する。たとえば、上記リード信号（ＲＥＡＤ＿ＲＧＢ）をハイ（Ｈ）にして、上記マルチプレクサ１７の出力（ＯＲ）をハイ（Ｈ）にする。これにより、上記リード用トランジスタ１２ａのゲートをオンさせる（その際、上記シャッタ制御信号はロウ（Ｌ））。すると、上記フォトダイオードＰＤ１において光電変換されて蓄積された信号電荷（電気信号）が、上記検出部ＤＮ１に読み出される。この後、上記アドレス信号（ＡＤＲＥＳ＿ＲＧＢ）用の配線が選択的に活性化されて、読み出しのラインが選択される。これにより、上記負荷用トランジスタ２２と上記増幅用トランジスタ１２ｄとからなるソースフォロワ回路によって、その読み出しのラインに対応する、上記増幅用トランジスタ１２ｄのゲートの電圧に応じた電圧が、上記垂直信号線２１に出力される。

図５は、上記したＤｅｐｔｈ情報取得用画素１３の構成の具体例を示すものである。ここでは、１つの単位繰り返しセル構造における１つのＤｅｐｔｈ情報取得用画素１３を例に示している。図５に示すように、上記Ｄｅｐｔｈ情報取得用画素１３は、フォトダイオード（第２の光電変換蓄積部）ＰＤ２、リード用トランジスタ（ＲＥＡＤ Ｔｒ）１３ａ、二相ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を構成する３つの転送用トランジスタ１３ｂ，１３ｃ，１３ｄ、その二相ＣＣＤに直列に接続された出力用トランジスタ１３ｅ、リセット用トランジスタ（ＲＥＳＥＴ Ｔｒ）１３ｆ、アドレス用トランジスタ（ＡＤＤＲＥＳＳ Ｔｒ）１３ｇ、および、増幅用トランジスタ（ＡＭＰ Ｔｒ）１３ｈを有して構成されている。

つまり、図２および図３に示したように、Ｄｅｐｔｈ情報取得用画素１３の上記フォトダイオードＰＤ２には、上記リード用トランジスタ１３ａのソースが接続されている。このリード用トランジスタ１３ａのゲートは、上記リード信号（ＲＥＡＤ＿Ｄ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。また、上記リード用トランジスタ１３ａのドレインは、上記転送用トランジスタ１３ｂ，１３ｃ，１３ｄおよび上記出力用トランジスタ１３ｅを介して、上記増幅用トランジスタ１３ｈのゲート（制御電極）、および、上記リセット用トランジスタ１３ｆのソースに接続されている。上記リセット用トランジスタ１３ｆのドレインには電源電圧が供給されるとともに、ゲートが上記リセット信号（ＲＥＳＥＴ＿Ｄ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。これにより、検出部ＤＮ２の電位が、上記リセット用トランジスタ１３ｆによって、ある電圧にあらかじめ設定（リセット）されるようになっている。

転送部を構成する、上記転送用トランジスタ１３ｂ，１３ｃ，１３ｄおよび上記出力用トランジスタ１３ｅは直列に接続されている。そして、上記転送用トランジスタ１３ｂ，１３ｄのゲートは、それぞれ、上記第１の転送信号（φ１＿Ｄ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。上記転送用トランジスタ１３ｃのゲートは、上記第２の転送信号（φ２＿Ｄ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。上記出力用トランジスタ１３ｅのゲートは、上記アウトプットゲート信号（ＯＧ＿Ｄ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。

また、上記増幅用トランジスタ１３ｈは、たとえば、ソースがコンタクトＣを介して上記垂直信号線２１となる第一層メタル配線Ｍ１に接続されるとともに、ドレインが上記アドレス用トランジスタ１３ｇのソースに接続されている。このアドレス用トランジスタ１３ｇのドレインには、たとえばコンタクトＣおよび第三層メタル配線（Ａｌ）Ｍ３を介して電源電圧が供給されるとともに、ゲートが上記アドレス信号（ＡＤＲＥＳ＿Ｄ）用の配線である、たとえば水平方向に走る第二層メタル配線（図示していない）に接続されている。なお、上記第三層メタル配線Ｍ３は、たとえば、上記フォトダイオードＰＤ２の上部を除く、上記画素領域のほぼ全面に対応して配置されている（第２の遮光膜を兼用）。

このように、上記Ｄｅｐｔｈ情報取得画素１３は、上記ＲＧＢ画像取得用画素１２と比較して、転送部（二相ＣＣＤ１３ｂ，１３ｃ，１３ｄ＋出力用トランジスタ１３ｅ）の分だけ回路の構成要素が増える。そこで、現実のレイアウトを考え、上記Ｄｅｐｔｈ情報取得用画素１３の面積を、上記ＲＧＢ画像取得用画素１２の面積の約４倍としている。上記Ｄｅｐｔｈ情報取得用画素１３の面積を大きくすることは、上記Ｄｅｐｔｈ情報取得用画素１３の光感度を確保するためにも重要である。

なお、上記垂直信号線２１には、上述したように、上記ＲＧＢ画像取得用画素１２のみが接続される第１の信号線と、上記ＲＧＢ画像取得用画素１２および上記Ｄｅｐｔｈ情報取得用画素１３が接続される第２の信号線とがある。上記第１，第２の信号線は交互に配設されている。

次に、上記したＤｅｐｔｈ情報取得画素１３の駆動方法について簡単に説明する。たとえば、後述するＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）の非発光期間内に、上記フォトダイオードＰＤ２において光電変換されて蓄積された信号電荷は、上記リード用トランジスタ１３ａのゲートをオンにすることによって、二相ＣＣＤへと転送される。まず、上記信号電荷は、上記転送用トランジスタ１３ｂに送られ、そこに蓄積される。続いて、上記第１の転送信号（φ１＿Ｄ）をロウ（Ｌ）、上記第２の転送信号（φ２＿Ｄ）をハイ（Ｈ）にする。これにより、上記信号電荷は、上記転送用トランジスタ１３ｃに送られ、そこに蓄積される。続いて、上記第１の転送信号（φ１＿Ｄ）をハイ（Ｈ）、上記第２の転送信号（φ２＿Ｄ）をロウ（Ｌ）にする。これにより、上記信号電荷は、上記転送用トランジスタ１３ｄに送られ、そこに蓄積される。

上記Ｄｅｐｔｈ情報取得用画素１３からの出力の外部への読み出しは、ラインごとに行われる。つまり、読み出しのタイミングがくると、上記第１の転送信号（φ１＿Ｄ）をロウ（Ｌ）に、上記第２の転送信号（φ２＿Ｄ）をハイ（Ｈ）にする。すると、ＬＥＤ非発光期間内の信号電荷が上記出力用トランジスタ１３ｅに転送されて、上記増幅用トランジスタ１３ｈのゲートの電位を変化させる。この後、上記アドレス信号（ＡＤＲＥＳ＿Ｄ）用の配線が選択的に活性化されて、読み出しのラインが選択される。これにより、上記負荷用トランジスタ２２と上記増幅用トランジスタ１３ｈとからなるソースフォロワ回路によって、その読み出しのラインに対応する、上記増幅用トランジスタ１３ｈのゲートの電圧に応じた電圧が、上記垂直信号線２１に出力される。

一方、ＬＥＤの発光期間中に、上記フォトダイオードＰＤ２において光電変換されて蓄積された信号電荷は、同様に、上記リード用トランジスタ１３ａのゲートをオンにすることによって、上記二相ＣＣＤへと転送される。そして、上記第２の転送信号（φ２＿Ｄ）をロウ（Ｌ）、上記第１の転送信号（φ１＿Ｄ）をハイ（Ｈ）にし、さらに、上記第１の転送信号（φ１＿Ｄ）をロウ（Ｌ）、上記第２の転送信号（φ２＿Ｄ）をハイ（Ｈ）にする。すると、ＬＥＤ発光期間内の信号電荷は上記二相ＣＣＤから上記出力用トランジスタ１３ｅへと転送されて、上記増幅用トランジスタ１３ｈのゲートの電位を変化させる。この後、上記アドレス信号（ＡＤＲＥＳ＿Ｄ）用の配線が選択的に活性化されて、読み出しのラインが選択される。これにより、上記負荷用トランジスタ２２と上記増幅用トランジスタ１３ｈとからなるソースフォロワ回路によって、その読み出しのラインに対応する、上記増幅用トランジスタ１３ｈのゲートの電圧に応じた電圧が、上記垂直信号線２１に出力される。

図６は、上記した差分回路２０の構成例を示すものである。ここでは、１つの単位繰り返しセル構造に対応して、１つの演算部が設けられてなる場合を例に示している。本実施形態の場合、たとえば図６に示すように、上記垂直信号線２１のうち、上記Ｄｅｐｔｈ情報取得用画素１３が接続される垂直信号線にのみ演算部２０Ａが設けられている。上記演算部２０Ａは、それぞれ、２つのトランジスタ２０ａ，２０ｂと１つの差動アンプ２０ｃとから構成されている。つまり、上記Ｄｅｐｔｈ情報取得用画素１３が接続される上記垂直信号線２１には、それぞれ、上記トランジスタ２０ａのソースおよび上記トランジスタ２０ｂのソースが接続されている。上記トランジスタ２０ａのドレインは、上記差動アンプ２０ｃの非反転入力端に接続されている。上記トランジスタ２０ａのゲートは、差分算出用レジスタ（図示していない）によって制御される、外光＋ＬＥＤ成分蓄積用の信号線２７に接続されている。上記トランジスタ２０ｂのドレインは、上記差動アンプ２０ｃの反転入力端に接続されている。上記トランジスタ２０ｂのゲートは、上記差分算出用レジスタにより制御される、外光成分蓄積用の信号線２８に接続されている。

この差分回路２０の各演算部２０Ａによって、上記垂直信号線２１に現れるＬＥＤ発光期間内の信号（上記外光＋ＬＥＤ成分に相当する、上記増幅用トランジスタ１３ｈのゲートの電圧に応じた電圧）とＬＥＤ非発光期間内の信号（上記外光成分に相当する、上記増幅用トランジスタ１３ｈのゲートの電圧に応じた電圧）との差分が求められる。こうすることによって、ＬＥＤの光照射による被写体からの反射光より、奥行き値としての反射成分のみを取り出すことができる。

一般に、反射光の強さは被写体までの距離の二乗に反比例する。そこで、この関係を用いて、被写体のＤｅｐｔｈ情報（色情報なしの三次元画像）を取得する。そして、このＤｅｐｔｈ情報を、上記ＲＧＢ画像取得用画素１２の各出力から得られるＲＧＢ画像（色情報付きの二次元画像）と合成する。これにより、被写体の三次元カラー画像（被写体の色情報付きの三次元画像）を得ることが可能になる。

なお、本実施形態の場合、上記リード用トランジスタ１３ａのオン／オフのタイミングは、全てのＤｅｐｔｈ情報取得用画素１３に対して共通であり、所謂、同時性が実現されている。

図７は、上記のＣＭＯＳイメージセンサ１０が適用される電子カメラ（撮像システム）の構成例を示すものである。この電子カメラ１は、被写体２に光を照射する光源としてのＬＥＤ３、上記被写体２からの反射光が光学系４により光学像として結像される上記ＣＭＯＳイメージセンサ１０、および、上記ＬＥＤ３および上記ＣＭＯＳイメージセンサ１０を制御するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５などを備えている。また、この電子カメラ１では、上記ＣＰＵ５につながるフォトダイオード６によって、蛍光灯７の発光タイミング（発光周波数）を検出するようになっている。

次に、上記した構成の電子カメラ１を例に、上記Ｄｅｐｔｈ情報取得用画素１３の駆動方法について、図８〜図２７を参照してさらに説明する。なお、図８，図９はタイミングチャートであり、図１０は上記Ｄｅｐｔｈ情報取得用画素１３の各ゲートと直交する方向の断面図であり、図１１〜図２７は上記Ｄｅｐｔｈ情報取得用画素１３での信号電荷の転送状態を示す図である。

たとえば、図８に示した時刻ｔ１は、実際には使用しないが、上記Ｄｅｐｔｈ情報取得用画素１３のフォトダイオードＰＤ２に信号電荷（無効成分）が蓄積されている状態である（図１０および図１１参照）。

図８に示した時刻ｔ２は、上記ＬＥＤ３の非発光期間における信号電荷（外光成分）の蓄積を開始する時刻である（図１２参照）。この時刻ｔ２は、上記ＣＰＵ５の制御により上記蛍光灯７の発光タイミングに同期されている。

この時点で、上記フォトダイオードＰＤ２に蓄積された無効信号電荷（無効成分）は、図１０に示した各ゲートを以下のように制御することにより、上記転送用トランジスタ１３ｂに転送される。

ＲＥＡＤ：Ｌ→Ｈ→Ｌ
φ１ ：Ｈ→Ｌ→Ｈ
φ２ ：Ｌ→Ｈ→Ｌ
図８に示した時刻ｔ３は、上記ＬＥＤ３の非発光期間における信号電荷の蓄積が行われる時刻であり、上記フォトダイオードＰＤ２に信号電荷（外光成分）が蓄積される（図１３参照）。

図８に示した時刻ｔ４は、上記ＬＥＤ３の非発光期間における信号電荷の蓄積を終了する時刻であり、また、上記ＬＥＤ３の発光期間における信号電荷（ＬＥＤ成分＋外光成分）の蓄積を開始する時刻である（図１４参照）。この時刻ｔ４は、上記した時刻ｔ２の場合と同様に、上記ＣＰＵ５の制御により上記蛍光灯７の発光タイミングに同期されている。

この時点で、上記フォトダイオードＰＤ２に蓄積された上記ＬＥＤ３の非発光期間の信号電荷は、図１０に示した各ゲートを以下のように制御することにより、上記転送用トランジスタ１３ｂに転送される。同時に、前述の無効信号電荷は、上記転送用トランジスタ１３ｄに転送される。

ＲＥＡＤ：Ｌ→Ｈ→Ｌ
φ１ ：Ｈ→Ｌ→Ｈ
φ２ ：Ｌ→Ｈ→Ｌ
図８に示した時刻ｔ５は、上記ＬＥＤ３の発光期間における信号電荷の蓄積が行われる時刻であり、上記フォトダイオードＰＤ２に信号電荷（ＬＥＤ成分＋外光成分）が蓄積される（図１５参照）。

図８に示した時刻ｔ６は、上記ＬＥＤ３の発光期間における信号電荷の蓄積を終了する時刻である（図１６参照）。この時刻ｔ６は、上記した時刻ｔ２，ｔ４の場合と同様に、上記ＣＰＵ５の制御により上記蛍光灯７の発光タイミングに同期されている。

この時点で、上記フォトダイオードＰＤ２に蓄積された上記ＬＥＤ３の発光期間における信号電荷は、図１０に示した各ゲートを以下のように制御することにより、上記転送用トランジスタ１３ｂに転送される。

ＲＥＡＤ：Ｌ→Ｈ→Ｌ
φ１ ：Ｈ→Ｌ→Ｈ
φ２ ：Ｌ→Ｈ→Ｌ
同時に、前述の上記ＬＥＤ３の非発光期間における信号電荷は上記転送用トランジスタ１３ｄに転送され、上記無効信号電荷は上記検出部ＤＮ２に転送される。

図８に示した時刻ｔ７は、上記Ｄｅｐｔｈ情報用垂直レジスタ１５の走査が始まる時刻である（図１７参照）。

図９に示した時刻ｔ８は、選択された上記Ｄｅｐｔｈ情報取得用画素１３のあるラインにおいて、上記検出部ＤＮ２の電位がリセットされる時刻である（図１８参照）。具体的には、上記リセット用トランジスタ１３ｆのゲートがハイ（Ｈ）になって、上記無効電荷信号がドレインに捨てられる。

図９に示した時刻ｔ９は、上記検出部ＤＮ２の電位のリセットが終了する時刻であり、上記検出部ＤＮ２の電位がドレインの電位とほぼ等しくなる（図１９参照）。

図９に示した時刻ｔ１０は、上記ＬＥＤ３の非発光期間における信号電荷を上記検出部ＤＮ２に転送する時刻である。具体的には、図１０に示した各ゲートを以下のように制御することにより、上記ＬＥＤ３の非発光期間における信号電荷が上記検出部ＤＮ２に転送される。

φ１ ：Ｈ→Ｌ→Ｈ
φ２ ：Ｌ→Ｈ→Ｌ
同時に、上記ＬＥＤ３の発光期間における信号電荷が上記転送用トランジスタ１３ｃを経て、上記転送用トランジスタ１３ｄに転送される（図２０参照）。

図９に示した時刻ｔ１１は、この転送動作が終了する時刻である。この状態で、上記増幅用トランジスタ１３ｈと上記負荷用トランジスタ２２とをソースフォロワ回路として動作させることにより、上記ＬＥＤ３の非発光期間における信号電荷が、上記垂直信号線２１に出力される（図２１参照）。

図９に示した時刻ｔ１２は、選択された上記Ｄｅｐｔｈ情報取得用画素１３のあるラインにおいて、上記検出部ＤＮ２の電位がリセットされる時刻である（図２２参照）。具体的には、上記リセット用トランジスタ１３ｆのゲートがハイ（Ｈ）になって、上記ＬＥＤ３の非発光期間における信号電荷がドレインに捨てられる。

図９に示した時刻ｔ１３は、上記検出部ＤＮ２の電位のリセットが終了する時刻であり、上記検出部ＤＮ２の電位がドレインの電位と等しくなる（図２３参照）。

図９に示した時刻ｔ１４は、上記ＬＥＤ３の発光期間における信号電荷を上記検出部ＤＮ２に転送する時刻である（図２４参照）。具体的には、図１０に示した各ゲートを以下のように制御することにより、上記ＬＥＤ３の発光期間における信号電荷が上記検出部ＤＮ２に転送される。

φ１ ：Ｈ→Ｌ→Ｈ
φ２ ：Ｌ→Ｈ→Ｌ
図９に示した時刻ｔ１５は、この転送動作が終了する時刻である。この状態で、上記増幅用トランジスタ１３ｈと上記負荷用トランジスタ２２とをソースフォロワ回路として動作させることにより、上記ＬＥＤ３の発光期間における信号電荷が上記垂直信号線２１に出力される（図２５参照）。

図９に示した時刻ｔ１６は、選択された上記Ｄｅｐｔｈ情報取得用画素１３のあるラインにおいて、上記検出部ＤＮ２の電位がリセットされる時刻である（図２６参照）。具体的には、上記リセット用トランジスタ１３ｆのゲートがハイ（Ｈ）になって、上記ＬＥＤ３の発光期間における信号電荷がドレインに捨てられる。

図９に示した時刻ｔ１７は、上記検出部ＤＮ２の電位のリセットが終了した時刻であり、上記検出部ＤＮ２の電位がドレインの電位と等しくなる（図２７参照）。

なお、上記ＲＧＢ画像取得用画素１２は同時性がないので、上記蛍光灯７の発光タイミングに合せて電子シャッタ動作を行う必要がある。この場合の電子シャッタ動作は、たとえば図８に点線で示したタイミングとなる。

このようにして、上記ＬＥＤ３の非発光期間における信号電荷および上記ＬＥＤ３の発光期間における信号電荷が、それぞれ上記垂直信号線２１に出力される。これにより、上記差分回路２０において、上記ＬＥＤ３の光照射による被写体２からの反射成分のみが取り出される。しかして、この反射成分より導き出される上記被写体２までのＤｅｐｔｈ情報を、たとえば上記ＣＰＵ５において、上記ＲＧＢ画像取得用画素１２の各出力から得られるＲＧＢ画像（色情報付きの二次元画像）と合成する。その結果、被写体の三次元カラー画像（被写体の色情報付きの三次元画像）が得られる。

上記したように、２画素×２画素を１単位とする、被写体の二次元カラー画像を撮像するための通常のＲＧＢ画像取得用画素と、これとは独立して、被写体の奥行き値を取得するためのＤｅｐｔｈ情報取得用画素とを１チップ上に配置するようにしている。これにより、原理的に光軸ズレをなくすことができるとともに、被写体の奥行き値を取得するための画素の光感度を十分に確保することが可能となる。したがって、メカニカルな装置などを必要とすることなく、被写体の奥行き値を高解像度により取得することが可能となる結果、被写体の三次元カラー画像を容易に撮像できるようになるものである。

なお、本実施形態の電子カメラを実現するにあたっては、白色ＬＥＤなどの可視波長全般にわたって光を発する光源を選定するとよい。白色ＬＥＤは、少なくとも赤、緑、青の三色の光を発する。したがって、上記被写体の色が赤であろうが、緑であろうが、青であろうが、上記被写体は光源からの光を確実に反射するので、Ｄｅｐｔｈ情報を問題なく取得することが可能となる。

ここで、図２８は、図１のIIXVIII − IIXVIII線に沿う上記画素領域の断面構造を示すものである。光源に白色ＬＥＤを選定する場合、たとえば図２８（ａ）に示すように、上記Ｄｅｐｔｈ情報取得用画素１３のフォトダイオードＰＤ２上には、赤や緑や青のカラーフィルタ３１を設けないことが望ましい。上記フォトダイオードＰＤ２上にもカラーフィルタ３１を設けるようにした場合、たとえ白色ＬＥＤを光源として用いたとしても、カラーフィルタ３１の分光のせいで被写体からの反射光がフォトダイオードＰＤ２に届かなくなる。

通常、マイクロレンズ３２は上記カラーフィルタ３１の上部に形成される。上記Ｄｅｐｔｈ情報取得用画素１３の上部だけカラーフィルタ３１が存在しないと、マイクロレンズ３２の下部の平坦性が悪くなり、マイクロレンズ３２の形成が難しくなる問題がある。さらに、マイクロレンズ３２の焦点位置が変わってしまうという問題点もある。このような場合、たとえば図２８（ｂ）に示すように、上記フォトダイオードＰＤ２の上部には、カラーフィルタ３１を形成する変わりに、上記カラーフィルタ３１とほぼ同じ高さの透明樹脂３３を埋め込む。このようにして、マイクロレンズ３２の下部の平坦性をよくするとともに、マイクロレンズ３２の焦点位置を均一にすることが望ましい。

また、本実施形態の場合、ＲＧＢ画像取得用画素１２のフォトダイオードＰＤ１に対して、Ｄｅｐｔｈ情報取得用画素１３のフォトダイオードＰＤ２の面積が大きくなっている。これにより、Ｄｅｐｔｈ情報取得用画素１３の光感度を高くすることができる。Ｄｅｐｔｈ情報取得用画素１３の光感度が高ければ高いほど、上記ＬＥＤ３の明るさを低く設定できる。つまり、カメラ全体の低消費電力化の面で有利となる。

特に、本実施形態のように、Ｄｅｐｔｈ情報取得用画素１３の面積をＲＧＢ画像取得用画素１２の４倍とした場合には、Ｄｅｐｔｈ情報取得用画素１３のフォトダイオードＰＤ２の上部に４つのマイクロレンズ３２を配置するとよい。これにより、マイクロレンズの焦点位置を均一にすることが容易に可能となる。

また、２画素×２画素を１単位とする場合に限らず、たとえば２画素×４画素または２画素×８画素などをそれぞれ１単位とする、ＣＭＯＳイメージセンサにも同様に適用できる。

その他、本発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。

なお、請求項の記載に関連して、本発明はさらに次の態様をとり得る。

（１） 前記複数の撮像用画素は前記ｎ画素×（ｎ＋ｍ）画素を１単位として水平方向に配置されるとともに、前記ｎ画素×（ｎ＋ｍ）画素を１単位とする前記複数の撮像用画素および前記少なくとも１つの奥行き情報取得用画素が垂直方向に交互に配置されていることを特徴とする固体撮像装置。

（２） 前記第１，第２の光電変換蓄積部はそれぞれ同一サイズのレンズを備え、前記第１の光電変換蓄積部のレンズの数よりも前記第２の光電変換蓄積部のレンズの数の方が多いことを特徴とする固体撮像装置。

（３） 前記第１の光電変換蓄積部と前記レンズとの間にはカラーフィルタが設けられ、前記第２の光電変換蓄積部と前記レンズとの間には、前記カラーフィルタと同じ高さの透明樹脂が設けられていることを特徴とする固体撮像装置。

（４） 前記複数の撮像用画素は前記ｎ画素×（ｎ＋ｍ）画素を１単位として水平方向に配置されるとともに、前記ｎ画素×（ｎ＋ｍ）画素を１単位とする前記複数の撮像用画素および前記少なくとも１つの奥行き情報取得用画素が垂直方向に交互に配置され、垂直方向に配置された、前記複数の撮像用画素を選択的に駆動する第１の垂直駆動回路と、垂直方向に配置された、前記少なくとも１つの奥行き情報取得用画素を選択的に駆動する第２の垂直駆動回路と、水平方向に配置された、前記複数の撮像用画素を選択的に駆動する第１の水平駆動回路と、前記第１，第２の垂直駆動回路および前記第１の水平駆動回路を制御するタイミング回路とをさらに備えることを特徴とする固体撮像装置。

（５） 前記タイミング回路は、制御のタイミングが蛍光灯の発光周波数に同期されていることを特徴とする撮像システム。

本発明の一実施形態にしたがった、ＣＭＯＳイメージセンサの概略を示す構成図。 図１に示したＣＭＯＳイメージセンサの、画素領域のレイアウト例を示す平面図。 図２のIII − III線に沿う、画素領域のレイアウト例を示す断面図。 図１に示したＣＭＯＳイメージセンサにおける、ＲＧＢ画像取得用画素の構成例を示す回路図。 図１に示したＣＭＯＳイメージセンサにおける、Ｄｅｐｔｈ情報取得用画素の構成例を示す回路図。 図１に示したＣＭＯＳイメージセンサにおける、差分回路の構成例を示す回路図。 図１に示したＣＭＯＳイメージセンサを、電子カメラに適用した場合を例に示す構成図。 図７に示した電子カメラを例に、Ｄｅｐｔｈ情報取得用画素の駆動方法について説明するために示すタイミングチャート。 図７に示した電子カメラを例に、Ｄｅｐｔｈ情報取得用画素の駆動方法について説明するために示すタイミングチャート。 駆動方法を説明するために示す、Ｄｅｐｔｈ情報取得用画素の断面図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 Ｄｅｐｔｈ情報取得用画素１３の駆動方法を説明するために示す図。 図１のIIXVIII − IIXVIII線に沿う、画素領域の断面図。

符号の説明

１…電子カメラ（撮像システム）、２…被写体、３…ＬＥＤ、４…光学系、５…ＣＰＵ、６…フォトダイオード、７…蛍光灯、１０…ＣＭＯＳイメージセンサ（固体撮像装置）、１１…半導体基板、１２…ＲＧＢ画像取得用画素（撮像用画素）、１２ａ…リード用トランジスタ、１２ｂ…リセット用トランジスタ、１２ｃ…アドレス用トランジスタ、１２ｄ…増幅用トランジスタ、１３…Ｄｅｐｔｈ情報取得用画素（奥行き情報取得用画素）、１３ａ…リード用トランジスタ、１３ｂ，１３ｃ，１３ｄ…転送用トランジスタ（二相ＣＣＤ）、１３ｅ…出力用トランジスタ、１３ｆ…リセット用トランジスタ、１３ｇ…アドレス用トランジスタ、１３ｈ…増幅用トランジスタ、１４…ＲＧＢ画像用垂直レジスタ、１５…Ｄｅｐｔｈ情報用垂直レジスタ、１６…電子シャッタ用レジスタ、１７…マルチプレクサ、１８…水平レジスタ、１９…ＳＩＮ選択駆動用トランジスタ、２０…差分回路、２０Ａ…演算部、２０ａ，２０ｂ…トランジスタ、２０ｃ…差動アンプ、２１…垂直信号線、２２…負荷（ＬＯＡＤ）用トランジスタ、２３…増幅回路、２４…Ａ／Ｄ変換回路、２５…出力回路、２６…タイミング発生回路、２７…信号線（外光＋ＬＥＤ成分蓄積用）、２８…信号線（外光成分蓄積用）、３０ａ…層間絶縁膜、３０ｂ…パッシベーション膜、３１…カラーフィルタ、３２…マイクロレンズ、３３…透明樹脂、ＰＤ１…フォトダイオード（ＲＧＢ画像取得用画素）、ＰＤ２…フォトダイオード（Ｄｅｐｔｈ情報取得用画素）、Ｃ…コンタクト、Ｍ１…第一層メタル配線（Ａｌ）、Ｍ３…第三層メタル配線（Ａｌ）、ＤＮ１，ＤＮ２…検出部。

Claims (7)

1. 半導体基板上に、前記基板の垂直方向のｎ画素×前記基板の水平方向の（ｎ＋ｍ）画素を１単位として設けられ、被写体の二次元カラー画像を撮像する複数の撮像用画素と、
   前記半導体基板上に、前記複数の撮像用画素とは独立して前記１単位ごとに設けられた、前記被写体の奥行き値を取得するための、少なくとも１つの奥行き情報取得用画素と、
   前記半導体基板上に設けられ、前記被写体に光を照射した際の、前記少なくとも１つの奥行き情報取得用画素の出力と、前記被写体に光を照射しない際の、前記少なくとも１つの奥行き情報取得用画素の出力との差分により、前記被写体の奥行き値を算出する差分回路と
   を具備し、
   前記少なくとも１つの奥行き情報取得用画素は、前記被写体の光学像を電気信号として蓄積する第１の光電変換蓄積部、前記第１の光電変換蓄積部に蓄積された前記電気信号を読み出す第１のリード用トランジスタ、前記第１のリード用トランジスタによって前記第１の光電変換蓄積部より読み出された前記電気信号を転送するための、少なくとも３つの転送用トランジスタを直列に接続した二相ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）と、前記二相ＣＣＤに直列に接続された出力用トランジスタとを含む転送部を備えて構成されていることを特徴とする固体撮像装置。
2. 前記少なくとも１つの奥行き情報取得用画素は、さらに、前記転送部を転送された前記電気信号を増幅する第１の増幅用トランジスタ、前記第１の増幅用トランジスタの制御電極の電位に応じた出力を出力信号線に出力させるための第１の選択用トランジスタ、および、前記第１の増幅用トランジスタの制御電極の電位をリセットする第１のリセット用トランジスタを備えて構成されていることを特徴とする請求項１に記載の固体撮像装置。
3. 前記複数の撮像用画素は、それぞれ、前記被写体の光学像を電気信号として蓄積する第２の光電変換蓄積部、前記第２の光電変換蓄積部に蓄積された前記電気信号を読み出す第２のリード用トランジスタ、前記第２のリード用トランジスタによって前記第２の光電変換蓄積部より読み出された前記電気信号を増幅する第２の増幅用トランジスタ、前記第２の増幅用トランジスタの制御電極の電位に応じた出力を出力信号線に出力させるための第２の選択用トランジスタ、および、前記第２の増幅用トランジスタの制御電極の電位をリセットする第２のリセット用トランジスタを備えて構成されていることを特徴とする請求項１に記載の固体撮像装置。
4. 被写体に光を照射する光源と、
   半導体基板上に、前記基板の垂直方向のｎ画素×前記基板の水平方向の（ｎ＋ｍ）画素を１単位として設けられ、前記被写体の二次元カラー画像を撮像する複数の撮像用画素と、
   前記半導体基板上に、前記複数の撮像用画素とは独立して前記１単位ごとに設けられた、前記被写体の奥行き値を取得するための、少なくとも１つの奥行き情報取得用画素と、
   前記半導体基板上に設けられ、前記光源の発光時の、前記少なくとも１つの奥行き情報取得用画素の出力と、前記光源の非発光時の、前記少なくとも１つの奥行き情報取得用画素の出力との差分により、前記被写体の奥行き値を算出する差分回路と、
   前記複数の撮像用画素によって撮像された前記被写体の二次元カラー画像と前記差分回路により算出された前記被写体の奥行き値とを合成し、前記被写体の三次元カラー画像を得る合成回路と
   を具備し、
   前記少なくとも１つの奥行き情報取得用画素は、前記被写体の光学像を電気信号として蓄積する第１の光電変換蓄積部、前記第１の光電変換蓄積部に蓄積された前記電気信号を読み出す第１のリード用トランジスタ、前記第１のリード用トランジスタによって前記第１の光電変換蓄積部より読み出された前記電気信号を転送するための、少なくとも３つの転送用トランジスタを直列に接続した二相ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）と、前記二相ＣＣＤに直列に接続された出力用トランジスタとを含む転送部を備えて構成されていることを特徴とする撮像システム。
5. 前記少なくとも１つの奥行き情報取得用画素は、さらに、前記転送部を転送された前記電気信号を増幅する第１の増幅用トランジスタ、前記第１の増幅用トランジスタの制御電極の電位に応じた出力を出力信号線に出力させるための第１の選択用トランジスタ、および、前記第１の増幅用トランジスタの制御電極の電位をリセットする第１のリセット用トランジスタを備えて構成されていることを特徴とする請求項４に記載の撮像システム。
6. 前記複数の撮像用画素は、それぞれ、前記被写体の光学像を電気信号として蓄積する第２の光電変換蓄積部、前記第２の光電変換蓄積部に蓄積された前記電気信号を読み出す第２のリード用トランジスタ、前記第２のリード用トランジスタによって前記第２の光電変換蓄積部より読み出された前記電気信号を増幅する第２の増幅用トランジスタ、前記第２の増幅用トランジスタの制御電極の電位に応じた出力を出力信号線に出力させるための第２の選択用トランジスタ、および、前記第２の増幅用トランジスタの制御電極の電位をリセットする第２のリセット用トランジスタを備えて構成されていることを特徴とする請求項４に記載の撮像システム。
7. 前記半導体基板上には、前記複数の撮像用画素が前記基板の垂直方向のｎ画素×前記基板の水平方向の（ｎ＋ｍ）画素を１単位として前記基板の水平方向に配置され、かつ、前記基板の垂直方向のｎ画素×前記基板の水平方向の（ｎ＋ｍ）画素を１単位とする前記複数の撮像用画素および前記少なくとも１つの奥行き情報取得用画素が前記基板の垂直方向に交互に配置されるとともに、
   さらに、
   前記基板の垂直方向に交互に配置された、前記複数の撮像用画素を選択的に駆動する第１の垂直駆動回路と、
   前記基板の垂直方向に交互に配置された、前記少なくとも１つの奥行き情報取得用画素を選択的に駆動する第２の垂直駆動回路と、
   前記基板の水平方向に配置された、前記複数の撮像用画素を選択的に駆動する第１の水平駆動回路と、
   前記第１，第２の垂直駆動回路および前記第１の水平駆動回路を制御するタイミング回路と
   が設けられていることを特徴とする請求項４に記載の撮像システム。

Images