JP4057471B2

JP4057471B2 - Carrier synchronization circuit

Info

Publication number: JP4057471B2
Application number: JP2003162529A
Authority: JP
Inventors: 陽介秋元; 裕史白戸
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2003-06-06
Filing date: 2003-06-06
Publication date: 2008-03-05
Anticipated expiration: 2023-06-06
Also published as: JP2004364157A

Description

【０００１】
【発明の属する技術分野】
本発明は、直交多値振幅変調方式を用いたディジタル通信の受信機における、直交検波後のベースバンド信号を用いた自動周波数制御（ＡＦＣ：ＡｕｔｏｍａｔｉｃＦｒｅｑｕｅｎｃｙＣｏｎｔｒｏｌ）回路及び自動位相制御（ＡＰＣ：ＡｕｔｏｍａｔｉｃＰｈａｓｅＣｏｎｔｒｏｌ）回路による搬送波同期に関するものである。
【０００２】
【従来の技術】
ディジタル通信における受信信号の復調方式の一つとして、受信信号を、これと同期が確立していない正弦波を用いて一旦ベースバンドに周波数変換し、自動周波数制御回路及び自動位相制御回路を用いて、送受信機間の搬送波周波数偏差（以下、周波数オフセットという。）及び位相偏差（以下、位相オフセットという。）を補償し復調を行う準同期検波がある。この準同期検波では、周波数・位相の同期処理をディジタル化できるため、特性補償のための各種信号処理が適用可能であるという利点がある。
【０００３】
準同期検波後の受信信号に適用する自動搬送波同期回路には、ＡＦＣ回路とＡＰＣ回路により構成されるものが考えられる。図６は、従来の自動搬送波同期回路を示すブロック図である。図中、２０１はＮ１シンボル離れた既知の受信シンボルを用いて１シンボル時間に生じる位相回転量を算出するＮ１間隔既知信号ブロック間位相回転量算出回路、２０２はＮ１間隔既知信号ブロック間位相回転量算出回路２０１の出力である位相回転量を平均化する平均化処理回路、２０３は受信信号に重畳する周波数オフセットを平均化処理回路２０２で得られた位相回転量の推定値（平均値）により補償する第一の周波数偏差補償回路、２０４は周波数偏差補償回路２０３の出力である周波数オフセットが補償された受信信号に残留する周波数オフセットについて、Ｎ２シンボル離れた既知の受信シンボルを用いて１シンボル時間に生じる位相回転量を算出するＮ２間隔既知信号ブロック間位相回転量算出回路、２０５はＮ２間隔既知信号ブロック間位相回転量算出回路２０４の出力である位相回転量を平均化する第二の平均化処理回路、２０６は平均化処理回路２０２と平均化処理回路２０５のそれぞれの出力である位相回転量から１シンボル時間あたりの位相回転量を算出する１シンボル間位相回転量算出回路、２０７は受信信号に重畳する周波数オフセットを補償する第二の周波数偏差補償回路、２０８は受信信号に重畳する位相オフセットを補償する位相偏差補償回路、２０９は位相偏差補償回路２０８の出力である位相オフセットが補償された受信信号に残留する位相オフセットについて、位相回転量を算出する位相回転量算出回路、２１０は位相回転量算出回路２０９の出力である位相回転量の出力を平滑化するループフィルタ、２１１はループフィルタ２１０の出力である位相回転量により位相回転量推定値を更新する位相回転量推定値更新回路である。この搬送波同期回路２６０において、Ｎ１間隔既知信号ブロック間位相回転量算出回路２０１から周波数偏差補償回路２０７で構成される回路がＡＦＣ回路２５０に相当し、その後段に接続された位相偏差補償回路２０８から位相回転量推定値更新回路２１１で構成される回路がＡＰＣ回路２５１に相当する。
【０００４】
この搬送波同期回路２６０に入力される受信信号は、図７に示すように、情報信号（情報シンボル）及び既知信号（既知シンボル）の繰り返しにより構成される。搬送波同期回路２６０がこのうちの既知シンボルを受信すると、まず、ＡＦＣ回路２５０は既知シンボルを入力し、周波数オフセットの推定・補償を行う。Ｎ１間隔既知信号ブロック間位相回転量算出回路２０１は、この受信信号を入力し、Ｎ１（Ｎ１は１に近い自然数とする。）シンボル時間過去に受信した既知シンボルから位相回転量を算出することにより、１シンボル時間あたりの位相回転量を算出する。平均化処理回路２０２は、この出力である位相回転量を入力し平均化を行うことによってノイズを抑圧し、周波数オフセットの推定値を得る（以下、この課程を粗推定という。）。
【０００５】
周波数偏差補償回路２０３は、受信信号と周波数オフセットの粗推定値を入力し、受信信号に重畳する周波数オフセットの補償を行う。この出力はＮ２（Ｎ１≪Ｎ２とする。）間隔既知信号ブロック間位相回転量算出回路２０４に供給され、Ｎ２間隔既知信号ブロック間位相回転量算出回路２０４は、Ｎ２シンボル時間過去に受信した既知シンボルから位相回転量を算出することにより、残留した周波数オフセットに起因する１シンボル時間あたりの位相回転量を算出する。平均化処理回路２０５は、この位相回転量を入力しノイズを抑制し、残留周波数オフセットを推定する（以下、この課程を微推定という。）。１シンボル間位相回転量算出回路２０６は、周波数オフセットの粗推定値と周波数オフセットの微推定値との和を求め、周波数オフセットを算出し、これを周波数偏差補償回路２０７に供給する。これにより、受信信号に重畳する周波数オフセットの補償を実現することができる。
【０００６】
次に、ＡＰＣ回路２５１は、周波数オフセットが補償された受信信号を入力し、位相オフセットの推定・補償を行う。周波数偏差補償回路２０７の出力は位相偏差補償回路２０８に供給され、位相偏差補償回路２０８は、位相オフセットを補償し、準同期検波の完了したバースバンド信号として出力端子に供給する。これと同時に、位相偏差補償回路２０８の出力は位相回転量算出回路２０９に供給され、位相回転量算出回路２０９は、位相オフセットを補償した後の信号に残留する位相オフセットの算出を行う。ループフィルタ２１０がこの位相オフセットを平滑化し、位相回転量推定値更新回路２１１に供給する。位相回転量推定値更新回路２１１は、新たな位相オフセットの推定値を得る。以上の動作を繰り返すことにより、位相オフセットの推定値は一定の値に収束し、受信信号に重畳する位相オフセットの補償を実現することができる。
【０００７】
上述した搬送波同期回路２６０におけるＡＦＣ回路２５０は、１より十分に大きいＮ２シンボル時間離れた受信シンボルを用いて位相回転量を算出しているが、位相回転量の算出を行う２つの受信シンボルの時間差を大きくすると、ノイズに起因する位相推定値のゆらぎに対して、周波数オフセットに起因する位相回転量が相対的に増加するため、精度の高い周波数オフセットの補償を実現できる。
【０００８】
一方、この時間内で位相回転量を正しく算出できる範囲は、−πからπに限られるため、周波数オフセット捕捉範囲が小さくなる。この場合、先行技術として、第一段階として１に近いＮ１シンボル時間離れた既知シンボルを用いて、精度は低いが捕捉範囲の広い推定を行い、第二段階としてＮ２シンボルの時間差周波数捕捉範囲の狭い、高精度な周波数オフセットの推定・補償を行う技術が開示されている（例えば、特許文献１参照。）。これにより、各段階毎に周波数オフセットの推定精度が向上し、総合的に捕捉範囲が広く高精度な補償を実現している。一般的に、周波数オフセットの重畳した受信信号をＡＰＣ回路２５１に適用すると、その出力信号には周波数オフセットの大きさに依存した定常位相誤差が重畳するが、この搬送波同期回路２６０を用いると、周波数オフセットを高精度に推定できるため、定常位相誤差の小さい出力信号を得ることができる。
【０００９】
【特許文献１】
再表００／０７６１６５号公報（請求項１、図４）
【００１０】
【発明が解決しようとする課題】
この従来技術の搬送波同期回路２６０においては、ＡＦＣ回路２５０が２段階の推定・補償機能を具備しているため、捕捉範囲が広く高精度な周波数オフセット補償を実現することができる。通常、周波数オフセットの推定・補償には回路規模の大きい複素乗算を要するため、周波数オフセットの推定精度の向上に対して回路規模が大幅に増加する。また、ＡＦＣ回路２５０の後段には全く別の回路構成であるＡＰＣ回路２５１が接続されるため、搬送波同期回路２６０全体として回路規模がさらに増加するという問題があった。
【００１１】
そこで、本発明は、かかる問題を鑑みてなされたものであり、その目的は、簡易な構成により、高精度な周波数・位相オフセット推定が可能な搬送波同期回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の搬送波同期回路は、準同期検波によりベースバンド帯に変換された受信信号を用いて、送信機と受信機との間の周波数オフセット及び位相オフセットを補償する搬送波同期回路であって、前記受信信号及び周波数オフセットの推定値を入力信号として、前記受信信号における周波数オフセットを補償し、該補償後の信号を出力する周波数偏差補償回路と、該周波数偏差補償回路により出力された信号及び位相オフセットの推定値を入力信号として、前記信号における位相オフセットを補償し、該補償後の信号を出力する位相偏差補償回路と、該位相偏差補償回路により出力された信号を入力信号として、位相回転量を算出し、該算出した位相回転量を出力する位相回転量算出回路と、該位相回転量算出回路により出力された位相回転量を入力信号として、該入力信号を平滑化し該平滑化した位相回転量を出力するループフィルタと、該ループフィルタにより出力された位相回転量を入力信号として、前記周波数偏差補償回路における入力信号としての位相オフセットの推定値を更新する位相回転量推定値更新回路と、前記受信信号を入力信号として、周波数オフセットの推定を開始するタイミングで真の制御信号を、該タイミング以外では偽の制御信号を出力する第一の制御回路と、前記受信信号を入力信号として、周波数オフセットの推定値を更新するタイミングで真の制御信号を、該タイミング以外では偽の制御信号を出力する第二の制御回路と、前記ループフィルタにより出力された位相回転量及び前記第一の制御回路により出力された制御信号を入力信号とし、該制御信号が偽である場合には前記位相回転量の平均値を求めて１シンボル時間あたりの位相回転量として出力し、前記制御信号が真である場合には内部状態をリセットする平均化処理回路と、現在の周波数オフセットの推定値及び前記平均化処理回路により出力された位相回転量を入力信号として、前記推定値と位相回転量を加算し、新たな周波数オフセットの推定値を出力する加算回路と、該加算回路により出力された周波数オフセットの推定値及び前記第二の制御回路により出力された制御信号を入力信号として、該制御信号が真である場合には前記周波数オフセットの推定値を保持するともに前記加算回路及び周波数偏差補償回路に出力し、前記制御信号が偽である場合には保持している周波数オフセットの推定値を前記加算回路及び周波数偏差補償回路に出力するレジスタとを備えたことを特徴とする。
【００１５】
本発明の搬送波同期回路において、前記位相回転量算出回路は、前記位相偏差補償回路により出力された信号を入力信号として、該信号をシンボル判定して判定結果を出力するシンボル判定回路と、前記位相偏差補償回路により出力された信号を入力信号として、前記受信信号のシンボル数を数えてカウント値を出力する計数回路と、該計数回路により出力されたカウント値を入力信号として、前記受信信号のうち現在受信しているシンボルが既知シンボルである場合には真の制御信号を、既知シンボルでない場合には偽の制御信号を出力する第三の制御回路と、前記シンボル判定回路により出力された判定結果を入力信号として、前記送信機から送信された送信信号の系列を推定し該系列を出力する送信系列推定回路と、前記計数回路により出力されたカウント値を入力信号として、前記受信信号のうち現在受信しているシンボルが既知シンボルである場合には該既知シンボルを出力する既知シンボルＲＯＭと、該既知シンボルＲＯＭにより出力された既知シンボル、前記送信系列推定回路により出力された送信信号の系列及び前記第三の制御回路により出力された制御信号を入力信号として、該制御信号が真である場合には前記既知シンボルを出力し、前記制御信号が偽である場合には前記送信信号の系列を出力する選択回路と、前記位相偏差補償回路により出力された信号と、前記選択回路により出力された既知シンボルまたは送信信号の系列とを入力信号として、該２つの入力信号の位相差を算出し位相回転量として前記ループフィルタに出力する位相差算出回路とを備えたことを特徴とする。
【００１６】
一般的なＡＰＣ回路は、位相オフセットの引き込み開始から収束するまでの間に、主に受信信号に重畳する定常的な位相オフセットの補償を行い（以下、初期引き込みという。）、収束した後は周波数オフセットによって生じる位相回転の補償を行う（以下、トラッキングという。）。このＡＰＣ回路におけるトラッキングでは、周波数オフセットに起因する位相変化の補償が正しく行われ位相オフセットを一定に保つことができているときは、ＡＰＣ回路により保証する位相は周波数オフセットにより変化した位相に一致する。
【００１７】
請求項１の発明は、この特徴を利用したものであり、搬送波同期回路に備えたＡＰＣ回路部分がトラッキング区間に補償する位相を用いて周波数オフセットの算出を行うことを特徴としている。従来のＡＦＣ回路では、周波数オフセットを算出するために、それ専用の複素乗算器やａｒｃｔａｎ回路が必要であったが、本発明では、周波数オフセットに起因する位相の変化量（位相回転量）がＡＰＣ回路部分から得られるため、従来に比べて回路規模を小さくすることが可能である。また、ＡＰＣ回路部分から得られる位相の補償値（位相回転量）について、十分に長い時間で平均を取ることにより、従来と同様に高精度な周波数オフセットの補償が可能となる。
【００１８】
請求項２の発明は、位相回転量の算出に用いる基準のシンボルを、既知シンボルまたは判定後のシンボルのいずれかに切り替えることを可能としている。このため、既知シンボルを用いた推定を行うと、周波数オフセット及び位相オフセットが大きくシンボル判定を誤る状況においても、これらを正しく推定できるが、既知シンボル数の増加に対してフレーム効率が低下するという問題や、判定後のシンボルを用いた推定を行うと、受信するシンボルの特質にとらわれずに周波数オフセット及び位相オフセットの算出が可能であるが、シンボル判定を誤った場合にこれらを正しく算出できないという問題を解決することができる。すなわち、周波数オフセットの大きい段階及び位相オフセットの初期引き込み区間には既知シンボルを用いることによって、周波数オフセット及び位相オフセットの補償を確実に行い、十分に引き込んだ後には判定後のシンボルによる周波数オフセット及び位相オフセットの補償に切り替えることにより、フレームの利用効率のよい高精度な搬送波同期が可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明にする。
ここでは、本発明を適用する領域について、バースト通信やＴＤＭＡ（ＴｉｍｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）通信を想定するが、受信するバーストやＴＤＭＡフレームにおける周波数オフセットが一定である状態を前提とする。これは、通信相手が同一である場合に相当し、Ｐ−Ｐ（ＰｏｉｎｔｔｏＰｏｉｎｔ）を想定したものである。この場合、周波数オフセットの推定をバースト毎に完了する必要がなく、複数のバーストを用いた周波数オフセットの推定が可能となる。
【００２０】
図１は、本発明の実施の形態に係る搬送波同期回路を示すブロック図である。図中、１６０は搬送波同期回路、１００は受信信号の周波数オフセットを補償する周波数偏差補償回路、１０１は受信信号の位相オフセットを補償する位相偏差補償回路、１０２は位相偏差補償回路１０１の出力に残留する位相オフセット（位相回転量）を算出する位相回転量算出回路、１０３は残留位相オフセット（位相回転量）の推定値を平滑化するループフィルタ、１１０はループフィルタ１０３により得られた残留位相オフセットの推定値（位相回転量）を用いて、位相オフセットの推定値を更新する位相回転量推定値更新回路、１０４は平均化処理回路１０６の制御を行う第一の制御回路、１０５はレジスタ１０９の制御を行う第二の制御回路、１０６はループフィルタ１０３の出力を平均化し、残留周波数オフセットの推定値（位相回転量）として出力する平均化処理回路、１０８は平均化処理回路１０６により出力される残留周波数オフセット推定値（位相回転量）と過去の周波数オフセット推定値とを加算して新たな周波数オフセットを算出する加算回路、１０９は周波数オフセット推定値を保持するレジスタである。この搬送波同期回路１６０において、位相偏差補償回路１０１、位相回転量算出回路１０２、ループフィルタ１０３及び位相回転量推定値更新回路１１０で構成される回路がＡＰＣ回路１５１に相当し、ＡＰＣ回路１５１を構成する各回路、周波数偏差補償回路１００及び制御回路１０４からレジスタ１０９で構成される回路がＡＦＣ回路１５０に相当する。
【００２１】
次に、搬送波同期回路１６０の動作について説明する。
搬送波同期回路１６０に準同期検波後のべースバンド受信信号が入力されると、周波数偏差補償回路１００が周波数オフセットを補償し、その後、位相偏差補償回路１０１が位相オフセットを補償する。そして、位相偏差補償回路１０１の出力信号は、復調後の信号として出力端子に供給されるとともに、出力信号に残留した位相・周波数オフセットの算出のために使用される。
【００２２】
上述した出力信号は位相回転量算出回路１０２に入力される。位相回転量算出回路１０２は、送信信号からの位相回転量を算出し、ループフィルタ１０３は、ノイズを抑圧して受信信号に残留する位相オフセット（位相回転量）を算出する。この残留位相オフセット（位相回転量）は位相回転量推定値更新回路１１０に供給される。位相回転量推定値更新回路１１０は、位相オフセット推定値を更新し位相偏差補償回路１０１に供給する。このように、以上の動作を受信信号が入力される毎に繰り返すことにより、位相オフセットの補償を実現できる。
【００２３】
また、ループフィルタ１０３の出力は、位相回転量推定値更新回路１１０に供給されると同時に平均化処理回路１０６にも供給される。平均化処理回路１０６は、周波数偏差補償回路１００の出力に残留する周波数オフセットの推定を行う。推定開始時において、第一の制御回路１０４は、真の制御信号を平均化処理回路１０６に供給し、平均化処理回路１０６の内部状態をリセットする。その後、制御回路１０４は、偽の制御信号を平均化処理回路１０６に供給し、平均化処理回路１０６に残留周波数オフセットによって生じる１シンボル時間あたりの位相回転量を算出させる。加算回路１０８は、現在の周波数オフセットの推定値を保持するレジスタ１０９の出力と、平均化処理回路１０６の出力とを加算し、新たな周波数オフセットの推定値を算出する。ここで、平均化処理回路１０６は長時間平均を行うことにより推定精度を向上させることができるため、第一の制御回路１０４は十分に長い時間連続して偽の制御信号を出力することにより、平均化処理回路１０６に十分な精度が実現できるまで平均化処理を行わせる。その後、第二の１０５は、真の制御信号をレジスタ１０９に供給し、レジスタ１０９の内部状態を加算回路１０８から出力される最新の周波数オフセット推定値に更新する。このレジスタ１０９の出力を周波数偏差補償回路１００に供給する。このように、以上の動作を受信信号が入力される毎に繰り返すことにより、周波数オフセットの補償を実現できる。
【００２４】
図２は、図１の搬送波同期回路１６０に入力される受信信号のフォーマットを示す図である。図２に示すように、各バーストは、先頭にＮ１シンボルの既知信号（プリアンブルＮ１シンボル）を持ち、その後に連続したＮ２シンボルの情報信号（データ区間Ｎ２シンボル）を持つように構成される。バーストは、これらの繰り返しにより構成されるものとする。
【００２５】
図３は、図１の搬送波同期回路１６０における位相回転量算出回路１０２の内部構成を示すブロック図である。図中、１２１は位相偏差補償回路１０１からの出力を受けて入力端子を介した入力信号のシンボル判定を行うシンボル判定回路、１２２はシンボル判定結果に基づいて送信機側から送信された系列を求める送信系列推定回路、１２３は２つの入力のうち一方を選択して出力する選択回路、１２４は入力信号がフレーム先頭から何シンボル目であるかをカウントする計数回路、１２７は計数回路１２４からの出力を受け、受信信号が既知シンボルの場合は真の制御信号を、それ以外の場合は偽の制御信号を出力する第三の制御回路、１２５は受信信号が既知シンボルの場合にはその信号の送信系列を出力し、既知シンボル以外の場合にはエラー信号を出力する既知シンボルＲＯＭ、１２６は２つの入力シンボルにおける位相差を算出する位相差算出回路である。
【００２６】
次に、図２に示したフォーマットを持つ受信信号が搬送波同期回路１６０に入力された場合の動作について、図３に示した位相回転量算出回路１０２の動作を中心に説明する。
初期段階において、レジスタ１０９がリセットされた後、１番目のバーストが入力されると、１〜Ｍシンボル目のプリアンブル（Ｍ＜Ｎ１）を用いて、位相オフセットの初期引き込みを行う。受信信号は、周波数偏差補償回路１００により周波数オフセットが補償され、位相偏差補償回路１０１により位相オフセットが補償され、位相回転量算出回路１０２の位相差算出回路１２６、シンボル判定回路１２１及び計数回路１２４に供給される。
【００２７】
計数回路１２４は、この受信信号におけるバーストの先頭からの位置をカウントし、既知シンボルＲＯＭ１２５は、このカウント値に基づいて既知シンボルの系列を出力する。これと同時に、シンボル判定回路１２１は、受信信号の判定を行い、この判定結果を送信系列推定回路１２２に出力する。送信系列推定回路１２２は、この判定結果に基づいて送信機側から送られた理想的な系列を推定する。選択回路１２３は、送信系列推定回路１２２からの系列と既知シンボルＲＯＭ１２５からの系列を入力し、制御回路１２７から供給される制御信号により、系列を選択する。ここでは、受信信号は既知シンボルであることから、制御回路１２７は真の制御信号を出力し、選択回路１２３は、既知シンボルＲＯＭ１２５から供給された信号（系列）を出力する。位相差算出回路１２６は、位相偏差補償回路１０１から出力された信号と選択回路１２３から出力された信号との位相比較を行い、残留位相オフセット（位相回転量）を算出する。この残留位相オフセットを位相回転量算出回路１０２の出力端子を介してループフィルタ１０３に供給することにより、上述した手順と同じ手順により、位相オフセットの推定・補償を実現できる。
【００２８】
以上の手順をＭシンボルまで繰り返し、位相オフセットが一定値に収束して初期引き込みが完了すると、位相オフセットの推定・補償動作はトラッキング状態へと遷移する。これとともに、制御回路１０４は、平均化処理回路１０６に真の制御信号を出力して平均化処理回路１０６の内部状態をリセットし、そして、偽の制御信号を出力して周波数オフセットの推定を開始させる。ここで、通信開始直後は、周波数偏差補償回路１００における周波数オフセット補償が不完全であるため、位相偏差補償回路１０１の出力に大きな定常位相オフセットが生じ、データシンボルを正確に判定できない可能性がある。そこで、通信開始後Ｌバースト間は、Ｍ＋１〜Ｎ１シンボル目のプリアンブルのみを用いて確実に周波数オフセットの推定を行う。このシンボル区間では、上記の初期位相オフセットの引き込みと同様の手順により位相オフセットの推定を行った後、ループフィルタ１０３の出力を平均化処理回路１０６に供給することにより、周波数オフセットを推定する。この作業をＮ１シンボル目のプリアンブルが受信されるまで繰り返した後、第二の制御回路１０５は、レジスタ１０９に真の制御信号を出力し、レジスタ１０９に周波数オフセットの推定値を更新させる。この周波数オフセットの引き込み作業をＬバースト繰り返すことにより、周波数オフセットの推定値が一定値に収束したときに初期引き込みを終了する。
【００２９】
次に、Ｌ個のバーストを用いた周波数オフセットの初期引き込みが完了すると、残留周波数オフセットに起因してシンボル判定を誤る確率は十分に低くなると考えられる。そこで、Ｌ＋１番目のバースト以降では、シンボル判定回路１２１を用いた残留位相オフセットの算出を正しく行うことができると考え、受信バーストにおける全てのシンボルを用いた周波数オフセットの推定を行う。すなわち、受信バーストのうちプリアンブルが受信されると、周波数偏差補償回路１００及び位相偏差補償回路１０１に入力され、周波数オフセット及び位相オフセットを補償する。その後、位相回転量算出回路１０２の位相差算出回路１２６は、既知シンボルＲＯＭ１２５の出力を用いて位相オフセットの初期引き込みを行う。位相オフセットの初期引き込みが完了し、データシンボルを受信すると、位相差算出回路１２６は、送信系列推定回路１２２の出力を用いて位相差を算出し、位相のトラッキングを開始する。これと同時に、第一の制御回路１０４が平均化処理回路１０６に真の制御信号を出力して平均化処理回路１０６の内部状態をリセットし、周波数オフセットの推定を開始する。そのバーストにおける最終尾のシンボルを受信したとき、制御回路１０５は、レジスタ１０９に真の制御信号を出力してレジスタ１０９に保持した周波数オフセットの推定値を更新させる。この動作を繰り返すことにより、周波数オフセットが大きい場合にも高精度な補償が可能となる。
【００３０】
図４は、周波数オフセット推定に関する計算機シミュレーションを行った結果を示す図である。このシミュレーションは、図３に示した位相回転量算出回路１０２の効果を示すために、ＣＮＲ＝２６．３ｄＢ、Ｎ１＝３２、Ｎ２＝５００、Ｍ＝３１、Ｌ＝１１、変調方式が６４ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）、シンボルレートで正規化した周波数オフセットが０．０２５である条件に対して適用するものである。図４において、横軸は受信バースト、縦軸はシンボルレートで正規化した周波数オフセットを示している。図中の実線は周波数オフセット補償後に残留する周波数オフセットの平均値を、波線はその標準偏差を示している。この図によれば、バーストの受信開始から２０バーストで、２．０×１０^−６の周波数オフセット補償を実現できることが示されている。
【００３１】
また、図５は、位相オフセット推定に関する計算機シミュレーションを行った結果を示す図である。この結果は、３２バーストを用いた周波数オフセットの初期引き込みを行った後の出力信号に残留する位相オフセットを示したものである。図５において、横軸はバースト先頭からの受信シンボル数、縦軸は位相オフセットを示している。この図によれば、プリアンブルを３２シンボル、トレーニングバースト区間（初期引き込み区間）を３２バースト設けることにより、定常位相オフセット０．１ｄｅｇ、位相の標準偏差０．３ｄｅｇを実現できることが示されている。このとき、固定劣化０．５ｄＢを実現する定常位相誤差（図中の点線）は、約１．０ｄｅｇであることから、本発明の実施の形態を用いることにより、上記の条件で固定劣化０．５ｄＢを実現できる。また、搬送波同期系による固定劣化の軽減にも優れている。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、高精度な搬送波同期回路が、小規模な回路構成により実現可能である。また、本発明は高い精度が要求されるＴＤＭＡ通信に容易に適用可能であり、小型化が要求される端末に至適である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る搬送波同期回路を示すブロック図である。
【図２】図１の搬送波同期回路に入力される受信信号のフォーマットを示す図である。
【図３】図１の搬送波同期回路における位相回転量算出回路の内部構成を示すブロック図である。
【図４】周波数オフセット推定に関する計算機シミュレーションを行った結果を示す図である。
【図５】位相オフセット推定に関する計算機シミュレーションを行った結果を示す図である。
【図６】従来の搬送波同期回路を示すブロック図である。
【図７】従来の搬送波同期回路に入力される受信信号のフォーマットを示す図である。
【符号の説明】
１００，２０３，２０７周波数偏差補償回路
１０１，２０８位相偏差補償回路
１０２，２０９位相回転量算出回路
１０３，２１０ループフィルタ
１０４，１０５，１２７制御回路
１０６，２０２，２０５平均化処理回路
１０８加算回路
１０９レジスタ
１１０，２１１位相回転量推定値更新回路
１２１シンボル判定回路
１２２送信系列推定回路
１２３選択回路
１２４計数回路
１２５既知シンボルＲＯＭ
１２６位相差算出回路
１５０，２５０ＡＦＣ回路
１５１，２５１ＡＰＣ回路
１６０，２６０搬送波同期回路
２０１Ｎ１間隔既知信号ブロック間位相回転量算出回路
２０４Ｎ２間隔既知信号ブロック間位相回転量算出回路
２０６１シンボル間位相回転量算出回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an automatic frequency control (AFC) circuit and an automatic phase control (APC) circuit using a baseband signal after quadrature detection in a digital communication receiver using an orthogonal multilevel amplitude modulation system. This relates to carrier wave synchronization by a control circuit.
[0002]
[Prior art]
As one of the demodulation methods of the received signal in digital communication, the received signal is frequency-converted to baseband once using a sine wave that is not synchronized with this, and using an automatic frequency control circuit and an automatic phase control circuit There is quasi-synchronous detection that performs demodulation by compensating for a carrier frequency deviation (hereinafter referred to as a frequency offset) and a phase deviation (hereinafter referred to as a phase offset) between the transceivers. This quasi-synchronous detection has an advantage that various signal processing for characteristic compensation can be applied because frequency / phase synchronization processing can be digitized.
[0003]
As an automatic carrier synchronization circuit applied to a received signal after quasi-synchronous detection, an automatic carrier synchronization circuit configured by an AFC circuit and an APC circuit can be considered. FIG. 6 is a block diagram showing a conventional automatic carrier synchronization circuit. In the figure, 201 is an N1 interval known signal inter-block phase rotation amount calculation circuit that calculates a phase rotation amount occurring in one symbol time using known received symbols separated by N1 symbols, and 202 is an N1 interval known signal block phase rotation amount. An averaging processing circuit that averages the phase rotation amount, which is the output of the calculation circuit 201, and 203 compensates the frequency offset superimposed on the received signal by the estimated value (average value) of the phase rotation amount obtained by the averaging processing circuit 202. The first frequency deviation compensation circuit 204, which is the output of the frequency deviation compensation circuit 203, the frequency offset remaining in the received signal compensated for the frequency offset, using known received symbols separated by N2 symbols in one symbol time. An N2 interval known signal inter-block phase rotation amount calculating circuit for calculating the phase rotation amount generated, 205 is an N2 interval known signal A second averaging processing circuit 206 that averages the phase rotation amount that is the output of the inter-block phase rotation amount calculation circuit 204, and 206 is based on the phase rotation amounts that are the respective outputs of the averaging processing circuit 202 and the averaging processing circuit 205. The inter-symbol phase rotation amount calculation circuit that calculates the phase rotation amount per symbol time, 207 is a second frequency deviation compensation circuit that compensates the frequency offset superimposed on the received signal, and 208 is the phase offset superimposed on the received signal. A phase deviation compensation circuit for compensation; 209, a phase rotation amount calculation circuit for calculating a phase rotation amount for the phase offset remaining in the received signal whose phase offset is compensated, which is an output of the phase deviation compensation circuit 208; and 210, a phase rotation amount A loop filter that smoothes the output of the phase rotation amount, which is the output of the calculation circuit 209, and 211 is the loop filter 210 It is a phase rotation amount estimated value update circuit for updating the phase rotation amount estimation value by the phase rotation amount is the force. In this carrier synchronization circuit 260, the circuit composed of the N1 interval known signal inter-block phase rotation amount calculation circuit 201 to the frequency deviation compensation circuit 207 corresponds to the AFC circuit 250, and from the phase deviation compensation circuit 208 connected to the subsequent stage. A circuit constituted by the phase rotation amount estimated value update circuit 211 corresponds to the APC circuit 251.
[0004]
As shown in FIG. 7, the received signal input to the carrier synchronization circuit 260 is constituted by repetition of an information signal (information symbol) and a known signal (known symbol). When the carrier synchronization circuit 260 receives the known symbols, the AFC circuit 250 first inputs the known symbols and estimates / compensates the frequency offset. The N1 interval known signal inter-block phase rotation amount calculation circuit 201 receives this received signal and calculates a phase rotation amount from a known symbol received in the past by N1 (N1 is a natural number close to 1) symbol time. The amount of phase rotation per symbol time is calculated. The averaging processing circuit 202 receives the phase rotation amount, which is the output, and performs averaging to suppress noise and obtain an estimated value of the frequency offset (this process is hereinafter referred to as rough estimation).
[0005]
The frequency deviation compensation circuit 203 receives the received signal and a rough estimated value of the frequency offset, and compensates for the frequency offset superimposed on the received signal. This output is supplied to an N2 (N1 << N2) interval known signal inter-block phase rotation amount calculation circuit 204, and the N2 interval known signal inter-block phase rotation amount calculation circuit 204 receives a known symbol received in the past for N2 symbol times. From this, the phase rotation amount per symbol time caused by the remaining frequency offset is calculated. The averaging processing circuit 205 inputs this phase rotation amount, suppresses noise, and estimates the residual frequency offset (hereinafter, this process is referred to as fine estimation). The inter-symbol phase rotation amount calculation circuit 206 calculates the sum of the rough estimated value of the frequency offset and the fine estimated value of the frequency offset, calculates the frequency offset, and supplies this to the frequency deviation compensation circuit 207. Thereby, compensation of the frequency offset superimposed on the received signal can be realized.
[0006]
Next, the APC circuit 251 receives the received signal with the compensated frequency offset, and estimates and compensates for the phase offset. The output of the frequency deviation compensation circuit 207 is supplied to the phase deviation compensation circuit 208. The phase deviation compensation circuit 208 compensates for the phase offset and supplies it to the output terminal as a verse-band signal for which quasi-synchronous detection has been completed. At the same time, the output of the phase deviation compensation circuit 208 is supplied to the phase rotation amount calculation circuit 209, and the phase rotation amount calculation circuit 209 calculates the phase offset remaining in the signal after compensating for the phase offset. The loop filter 210 smoothes this phase offset and supplies it to the phase rotation amount estimated value update circuit 211. The phase rotation amount estimated value update circuit 211 obtains a new estimated value of the phase offset. By repeating the above operations, the estimated value of the phase offset converges to a constant value, and compensation for the phase offset superimposed on the received signal can be realized.
[0007]
The AFC circuit 250 in the carrier synchronization circuit 260 described above calculates the amount of phase rotation using received symbols separated by N2 symbol time sufficiently larger than 1, but the time difference between two received symbols for calculating the amount of phase rotation. Is increased, the phase rotation amount due to the frequency offset relatively increases with respect to the fluctuation of the phase estimation value due to noise, so that it is possible to realize highly accurate frequency offset compensation.
[0008]
On the other hand, the range in which the amount of phase rotation can be calculated correctly within this time is limited to -π to π, so the frequency offset capture range becomes small. In this case, as a prior art, using a known symbol separated by N1 symbol time close to 1 as the first stage, estimation with a low accuracy but a wide capture range is performed, and as a second stage, the time difference frequency capture range of N2 symbols is narrow. A technique for estimating and compensating a frequency offset with high accuracy is disclosed (for example, see Patent Document 1). As a result, the estimation accuracy of the frequency offset is improved at each stage, and high-accuracy compensation is realized with a comprehensively wide acquisition range. In general, when a reception signal on which a frequency offset is superimposed is applied to the APC circuit 251, a stationary phase error depending on the magnitude of the frequency offset is superimposed on the output signal. Since the offset can be estimated with high accuracy, an output signal with a small stationary phase error can be obtained.
[0009]
[Patent Document 1]
Table No. 00/076165 (Claim 1, FIG. 4)
[0010]
[Problems to be solved by the invention]
In this conventional carrier synchronization circuit 260, since the AFC circuit 250 has a two-stage estimation / compensation function, it is possible to realize a high-accuracy frequency offset compensation with a wide acquisition range. Normally, estimation / compensation of the frequency offset requires complex multiplication with a large circuit scale, so that the circuit scale greatly increases as the accuracy of frequency offset estimation improves. Further, since the APC circuit 251 having a completely different circuit configuration is connected to the subsequent stage of the AFC circuit 250, there is a problem that the circuit scale of the carrier wave synchronization circuit 260 as a whole further increases.
[0011]
Therefore, the present invention has been made in view of such a problem, and an object of the present invention is to provide a carrier synchronization circuit capable of highly accurate frequency / phase offset estimation with a simple configuration.
[0013]
[Means for Solving the Problems]
  BookinventionCarrier synchronization circuitIs a carrier synchronization circuit that compensates for a frequency offset and a phase offset between a transmitter and a receiver using a received signal converted into a baseband by quasi-synchronous detectionBecauseThe frequency deviation compensation circuit that compensates the frequency offset in the reception signal using the received signal and the estimated value of the frequency offset as the input signal and outputs the compensated signal, the signal output by the frequency deviation compensation circuit, and The phase offset compensation circuit that compensates the phase offset in the signal using the estimated value of the phase offset as an input signal and outputs the signal after the compensation, and the phase rotation using the signal output by the phase deviation compensation circuit as an input signal A phase rotation amount calculation circuit for calculating the amount and outputting the calculated phase rotation amount, and using the phase rotation amount output by the phase rotation amount calculation circuit as an input signal, the input signal is smoothed and the smoothed phase A loop filter that outputs the rotation amount, and the phase rotation amount output by the loop filter as an input signal to the frequency deviation compensation circuit. A phase rotation amount estimated value update circuit for updating an estimated value of a phase offset as an input signal, and a true control signal at a timing when frequency offset estimation is started with the received signal as an input signal, and a false signal at other timings. A second control circuit that outputs a true control signal at a timing at which the estimated value of the frequency offset is updated, and a false control signal at a timing other than the timing, with the received signal as an input signal. The control circuit and the phase rotation amount output by the loop filter and the control signal output by the first control circuit are input signals, and if the control signal is false, the average value of the phase rotation amount And an average processing circuit for resetting the internal state when the control signal is true, An addition circuit for adding the estimated value and the amount of phase rotation by using the estimated value of the frequency offset and the phase rotation amount output by the averaging processing circuit as input signals, and outputting an estimated value of the new frequency offset; Using the estimated value of the frequency offset output from the adder circuit and the control signal output from the second control circuit as input signals, if the control signal is true, the estimated value of the frequency offset is held and the A register that outputs to the addition circuit and the frequency deviation compensation circuit, and outputs an estimated value of the frequency offset that is held to the addition circuit and the frequency deviation compensation circuit when the control signal is false. And
[0015]
  The present inventionThe phase rotation amount calculation circuit includes: a symbol determination circuit that performs symbol determination on the signal output from the phase deviation compensation circuit and outputs a determination result; and the phase deviation compensation A counting circuit that counts the number of symbols of the received signal and outputs a count value using the signal output by the circuit as an input signal, and a currently received signal among the received signals using the count value output by the counting circuit as an input signal A third control circuit that outputs a true control signal when the symbol being processed is a known symbol, and a false control signal when the symbol is not a known symbol, and a determination result output by the symbol determination circuit As a signal, a transmission sequence estimation circuit that estimates a sequence of transmission signals transmitted from the transmitter and outputs the sequence, and is output by the counting circuit When the received count value is a known symbol using the counted value as an input signal, a known symbol ROM that outputs the known symbol, and a known symbol output by the known symbol ROM, Using the transmission signal sequence output by the transmission sequence estimation circuit and the control signal output by the third control circuit as input signals, if the control signal is true, the known symbol is output and the control When a signal is false, a selection circuit that outputs the transmission signal sequence, a signal output by the phase deviation compensation circuit, and a known symbol or transmission signal sequence output by the selection circuit are input signals. And a phase difference calculation circuit that calculates a phase difference between the two input signals and outputs the phase difference to the loop filter as a phase rotation amount. And features.
[0016]
A general APC circuit mainly compensates for a stationary phase offset superimposed on a received signal from the start of phase offset acquisition until convergence (hereinafter referred to as initial acquisition). Compensation of phase rotation caused by the offset is performed (hereinafter referred to as tracking). In tracking in this APC circuit, when the phase change caused by the frequency offset is correctly compensated and the phase offset can be kept constant, the phase guaranteed by the APC circuit matches the phase changed by the frequency offset. .
[0017]
  Claim1The present invention utilizes this feature, and is characterized in that the frequency offset is calculated using the phase compensated for in the tracking section by the APC circuit portion provided in the carrier synchronization circuit. In the conventional AFC circuit, in order to calculate the frequency offset, a dedicated complex multiplier and an arctan circuit are necessary. However, in the present invention, the amount of phase change (phase rotation amount) caused by the frequency offset is APC. Since it is obtained from the circuit portion, it is possible to reduce the circuit scale as compared with the prior art. In addition, by taking an average over a sufficiently long time for the phase compensation value (phase rotation amount) obtained from the APC circuit portion, it is possible to compensate for the frequency offset with high accuracy as in the conventional case.
[0018]
  Claim2According to the invention, it is possible to switch the reference symbol used for calculating the phase rotation amount to either a known symbol or a symbol after determination. For this reason, if estimation using known symbols is performed, even in a situation where the frequency offset and phase offset are large and the symbol determination is incorrect, these can be estimated correctly, but the problem is that the frame efficiency decreases as the number of known symbols increases. In addition, if estimation using the determined symbol is performed, it is possible to calculate the frequency offset and the phase offset regardless of the characteristics of the received symbol. However, if the symbol determination is incorrect, these cannot be calculated correctly. Can be solved. That is, by using known symbols for the stage where the frequency offset is large and the initial phase of the phase offset, the frequency offset and the phase offset are reliably compensated. By switching to offset compensation, high-accuracy carrier synchronization with high frame utilization efficiency is possible.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Here, burst communication or TDMA (Time Division Multiple Access) communication is assumed for the area to which the present invention is applied, but it is assumed that the frequency offset in the received burst or TDMA frame is constant. This corresponds to a case where communication partners are the same, and assumes P-P (Point to Point). In this case, it is not necessary to complete frequency offset estimation for each burst, and frequency offset estimation using a plurality of bursts is possible.
[0020]
FIG. 1 is a block diagram showing a carrier synchronization circuit according to an embodiment of the present invention. In the figure, 160 is a carrier wave synchronization circuit, 100 is a frequency deviation compensation circuit that compensates the frequency offset of the received signal, 101 is a phase deviation compensation circuit that compensates for the phase offset of the received signal, and 102 remains in the output of the phase deviation compensation circuit 101. A phase rotation amount calculation circuit for calculating a phase offset (phase rotation amount) to be performed; 103, a loop filter for smoothing an estimated value of the residual phase offset (phase rotation amount); 110, a residual phase offset obtained by the loop filter 103; A phase rotation amount estimated value update circuit that updates the estimated value of the phase offset using the estimated value (phase rotation amount), 104 is a first control circuit that controls the averaging processing circuit 106, and 105 is a control of the register 109. The second control circuit 106 that performs the above processing averages the output of the loop filter 103 and estimates the residual frequency offset ( An average processing circuit 108 that outputs as a phase rotation amount) adds a residual frequency offset estimation value (phase rotation amount) output by the averaging processing circuit 106 and a past frequency offset estimation value to obtain a new frequency offset. An adder circuit 109 for calculating calculates a frequency offset estimated value. In this carrier wave synchronization circuit 160, a circuit constituted by the phase deviation compensation circuit 101, the phase rotation amount calculation circuit 102, the loop filter 103, and the phase rotation amount estimated value update circuit 110 corresponds to the APC circuit 151, and constitutes the APC circuit 151. The circuit composed of the circuit 109, the frequency deviation compensation circuit 100, and the control circuit 104 to the register 109 corresponds to the AFC circuit 150.
[0021]
Next, the operation of the carrier wave synchronization circuit 160 will be described.
When the baseband received signal after quasi-synchronous detection is input to the carrier synchronization circuit 160, the frequency deviation compensation circuit 100 compensates for the frequency offset, and then the phase deviation compensation circuit 101 compensates for the phase offset. The output signal of the phase deviation compensation circuit 101 is supplied to the output terminal as a demodulated signal and is used for calculating the phase / frequency offset remaining in the output signal.
[0022]
The output signal described above is input to the phase rotation amount calculation circuit 102. The phase rotation amount calculation circuit 102 calculates a phase rotation amount from the transmission signal, and the loop filter 103 calculates a phase offset (phase rotation amount) remaining in the reception signal while suppressing noise. This residual phase offset (phase rotation amount) is supplied to the phase rotation amount estimated value update circuit 110. The phase rotation amount estimated value update circuit 110 updates the phase offset estimated value and supplies it to the phase deviation compensation circuit 101. Thus, by repeating the above operation every time a reception signal is input, it is possible to realize phase offset compensation.
[0023]
The output of the loop filter 103 is supplied to the phase rotation amount estimated value update circuit 110 and also to the averaging processing circuit 106 at the same time. The averaging processing circuit 106 estimates a frequency offset remaining in the output of the frequency deviation compensation circuit 100. At the start of estimation, the first control circuit 104 supplies a true control signal to the averaging processing circuit 106 and resets the internal state of the averaging processing circuit 106. Thereafter, the control circuit 104 supplies a false control signal to the averaging processing circuit 106, and causes the averaging processing circuit 106 to calculate the amount of phase rotation per symbol time caused by the residual frequency offset. The adder circuit 108 adds the output of the register 109 that holds the estimated value of the current frequency offset and the output of the averaging processing circuit 106, and calculates a new estimated value of the frequency offset. Here, since the averaging processing circuit 106 can improve the estimation accuracy by performing long-time averaging, the first control circuit 104 outputs a false control signal continuously for a sufficiently long time, The averaging processing circuit 106 is allowed to perform averaging processing until sufficient accuracy is achieved. Thereafter, the second 105 supplies a true control signal to the register 109, and updates the internal state of the register 109 to the latest frequency offset estimated value output from the adder circuit 108. The output of the register 109 is supplied to the frequency deviation compensation circuit 100. In this manner, frequency offset compensation can be realized by repeating the above operation every time a received signal is input.
[0024]
FIG. 2 is a diagram showing a format of a received signal input to the carrier wave synchronization circuit 160 of FIG. As shown in FIG. 2, each burst is configured to have a known signal (preamble N1 symbol) of N1 symbols at the head and then an information signal (data interval N2 symbol) of consecutive N2 symbols. A burst is composed of these repetitions.
[0025]
FIG. 3 is a block diagram showing an internal configuration of the phase rotation amount calculation circuit 102 in the carrier wave synchronization circuit 160 of FIG. In the figure, 121 is a symbol determination circuit that receives an output from the phase deviation compensation circuit 101 and performs symbol determination of an input signal through an input terminal, and 122 calculates a sequence transmitted from the transmitter side based on the symbol determination result. A transmission sequence estimation circuit, 123 is a selection circuit that selects and outputs one of the two inputs, 124 is a counting circuit that counts the number of symbols from the beginning of the frame, and 127 is an output from the counting circuit 124 The third control circuit 125 outputs a true control signal when the received signal is a known symbol, and outputs a false control signal otherwise, and 125 transmits the signal when the received signal is a known symbol. A known symbol ROM that outputs a series and outputs an error signal in the case of other than known symbols, 126 is a phase difference for calculating a phase difference between two input symbols A detection circuit.
[0026]
Next, the operation when the received signal having the format shown in FIG. 2 is input to the carrier synchronization circuit 160 will be described focusing on the operation of the phase rotation amount calculation circuit 102 shown in FIG.
At the initial stage, when the first burst is input after the register 109 is reset, the phase offset is initially drawn using the 1st to Mth symbol preambles (M <N1). The received signal is compensated for the frequency offset by the frequency deviation compensation circuit 100 and compensated for the phase offset by the phase deviation compensation circuit 101, and is sent to the phase difference calculation circuit 126, the symbol determination circuit 121 and the counting circuit 124 of the phase rotation amount calculation circuit 102. Supplied.
[0027]
The counting circuit 124 counts the position of the received signal from the beginning of the burst, and the known symbol ROM 125 outputs a sequence of known symbols based on this count value. At the same time, symbol determination circuit 121 determines the received signal and outputs the determination result to transmission sequence estimation circuit 122. The transmission sequence estimation circuit 122 estimates an ideal sequence sent from the transmitter side based on the determination result. The selection circuit 123 receives the sequence from the transmission sequence estimation circuit 122 and the sequence from the known symbol ROM 125, and selects a sequence based on the control signal supplied from the control circuit 127. Here, since the received signal is a known symbol, the control circuit 127 outputs a true control signal, and the selection circuit 123 outputs a signal (sequence) supplied from the known symbol ROM 125. The phase difference calculation circuit 126 performs phase comparison between the signal output from the phase deviation compensation circuit 101 and the signal output from the selection circuit 123, and calculates a residual phase offset (phase rotation amount). By supplying this residual phase offset to the loop filter 103 via the output terminal of the phase rotation amount calculation circuit 102, estimation / compensation of the phase offset can be realized by the same procedure as described above.
[0028]
When the above procedure is repeated up to M symbols and the phase offset converges to a constant value and the initial pull-in is completed, the phase offset estimation / compensation operation transitions to the tracking state. At the same time, the control circuit 104 outputs a true control signal to the averaging processing circuit 106 to reset the internal state of the averaging processing circuit 106, and then outputs a false control signal to start estimating the frequency offset. Let Here, since the frequency offset compensation in the frequency deviation compensation circuit 100 is incomplete immediately after the start of communication, a large steady phase offset occurs in the output of the phase deviation compensation circuit 101, and the data symbol may not be determined accurately. . Therefore, during the L burst after the start of communication, the frequency offset is reliably estimated using only the preambles of the M + 1 to N1 symbols. In this symbol interval, the phase offset is estimated by the same procedure as that for the initial phase offset, and the output of the loop filter 103 is supplied to the averaging processing circuit 106 to estimate the frequency offset. After repeating this operation until the preamble of the N1th symbol is received, the second control circuit 105 outputs a true control signal to the register 109 and causes the register 109 to update the estimated value of the frequency offset. By repeating this frequency offset pull-in operation for L bursts, the initial pull-in is completed when the estimated value of the frequency offset converges to a constant value.
[0029]
Next, when the initial pull-in of the frequency offset using L bursts is completed, the probability of erroneous symbol determination due to the residual frequency offset is considered to be sufficiently low. Therefore, after the (L + 1) th burst, it is considered that the residual phase offset can be correctly calculated using the symbol determination circuit 121, and the frequency offset is estimated using all symbols in the received burst. That is, when the preamble is received in the received burst, it is input to the frequency deviation compensation circuit 100 and the phase deviation compensation circuit 101 to compensate for the frequency offset and the phase offset. Thereafter, the phase difference calculation circuit 126 of the phase rotation amount calculation circuit 102 uses the output of the known symbol ROM 125 to initially draw in the phase offset. When the initial acquisition of the phase offset is completed and a data symbol is received, the phase difference calculation circuit 126 calculates the phase difference using the output of the transmission sequence estimation circuit 122 and starts tracking the phase. At the same time, the first control circuit 104 outputs a true control signal to the averaging processing circuit 106, resets the internal state of the averaging processing circuit 106, and starts estimating the frequency offset. When the last symbol in the burst is received, the control circuit 105 outputs a true control signal to the register 109 to update the estimated value of the frequency offset held in the register 109. By repeating this operation, high-precision compensation is possible even when the frequency offset is large.
[0030]
FIG. 4 is a diagram illustrating a result of computer simulation related to frequency offset estimation. This simulation shows CNR = 26.3 dB, N1 = 32, N2 = 500, M = 31, L = 11, and the modulation scheme is 64QAM (Quadrature) in order to show the effect of the phase rotation amount calculation circuit 102 shown in FIG. (Amplitude Modulation), which is applied to a condition where the frequency offset normalized by the symbol rate is 0.025. In FIG. 4, the horizontal axis indicates the received burst, and the vertical axis indicates the frequency offset normalized by the symbol rate. The solid line in the figure indicates the average value of the frequency offset remaining after frequency offset compensation, and the broken line indicates the standard deviation. According to this figure, 20 bursts from the start of burst reception, 2.0 × 10^-6It has been shown that a frequency offset compensation of
[0031]
FIG. 5 is a diagram showing a result of computer simulation related to phase offset estimation. This result shows the phase offset remaining in the output signal after the initial acquisition of the frequency offset using 32 bursts. In FIG. 5, the horizontal axis indicates the number of received symbols from the burst head, and the vertical axis indicates the phase offset. This figure shows that a stationary phase offset of 0.1 deg and a standard deviation of phase of 0.3 deg can be realized by providing 32 preambles and 32 training burst intervals (initial pull-in intervals). At this time, the stationary phase error (dotted line in the figure) that realizes the fixed deterioration of 0.5 dB is about 1.0 deg. Therefore, by using the embodiment of the present invention, the fixed deterioration 0. 5 dB can be realized. It is also excellent in reducing fixed deterioration due to the carrier wave synchronization system.
[0032]
【The invention's effect】
As described above, according to the present invention, a highly accurate carrier synchronization circuit can be realized with a small circuit configuration. In addition, the present invention can be easily applied to TDMA communication that requires high accuracy, and is optimal for a terminal that is required to be downsized.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a carrier synchronization circuit according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a format of a received signal input to the carrier wave synchronization circuit of FIG.
3 is a block diagram showing an internal configuration of a phase rotation amount calculation circuit in the carrier wave synchronization circuit of FIG. 1;
FIG. 4 is a diagram illustrating a result of a computer simulation related to frequency offset estimation.
FIG. 5 is a diagram illustrating a result of computer simulation regarding phase offset estimation;
FIG. 6 is a block diagram showing a conventional carrier synchronization circuit.
FIG. 7 is a diagram showing a format of a received signal input to a conventional carrier synchronization circuit.
[Explanation of symbols]
100, 203, 207 Frequency deviation compensation circuit
101, 208 Phase deviation compensation circuit
102,209 Phase rotation amount calculation circuit
103,210 loop filter
104, 105, 127 control circuit
106, 202, 205 Averaging processing circuit
108 Adder circuit
109 registers
110, 211 Phase rotation amount estimated value update circuit
121 Symbol determination circuit
122 Transmission sequence estimation circuit
123 selection circuit
124 Counting circuit
125 Known symbol ROM
126 Phase difference calculation circuit
150,250 AFC circuit
151,251 APC circuit
160, 260 Carrier synchronization circuit
201 N1 interval known signal block phase rotation amount calculation circuit
204 N2 interval known signal block phase rotation amount calculation circuit
206 Phase rotation amount calculation circuit between 1 symbol

Claims

In the carrier synchronization circuit that compensates for the frequency offset and phase offset between the transmitter and the receiver using the received signal converted to the baseband by quasi-synchronous detection , input the estimated value of the received signal and the frequency offset. As a signal, the frequency offset compensation circuit that compensates the frequency offset in the received signal and outputs the compensated signal, and the signal output by the frequency deviation compensation circuit and the estimated value of the phase offset are input signals. A phase deviation compensation circuit that compensates for the phase offset in the signal and outputs the signal after compensation, and a signal output from the phase deviation compensation circuit as an input signal, calculates a phase rotation amount, and calculates the calculated phase rotation amount. An output phase rotation amount calculation circuit, and the phase rotation amount output by the phase rotation amount calculation circuit as an input signal, the input A loop filter that smooths the signal and outputs the smoothed phase rotation amount, and updates the estimated value of the phase offset as the input signal in the frequency deviation compensation circuit using the phase rotation amount output by the loop filter as an input signal A phase rotation amount estimated value update circuit that performs the above operation, a first control circuit that outputs a true control signal at a timing at which estimation of a frequency offset is started with the received signal as an input signal, and a false control signal at other timings. The second control circuit that outputs the true control signal at the timing of updating the estimated value of the frequency offset with the received signal as an input signal, and the false control signal at other timings, and the loop filter outputs the true control signal. When the phase rotation amount and the control signal output by the first control circuit are input signals and the control signal is false An average value of the phase rotation amount is obtained and output as a phase rotation amount per symbol time, and when the control signal is true, an averaging processing circuit that resets the internal state, and an estimated value of the current frequency offset And an addition circuit for adding the estimated value and the amount of phase rotation, and outputting an estimated value of a new frequency offset, using the phase rotation amount output by the averaging processing circuit as an input signal, and output by the addition circuit Using the estimated value of the frequency offset and the control signal output from the second control circuit as an input signal, if the control signal is true, the estimated value of the frequency offset is held and the adder circuit and the frequency deviation compensation When the control signal is false, the estimated frequency offset value is output to the adder circuit and the frequency deviation compensation circuit. A carrier synchronization circuit comprising: a register ;

2. The carrier wave synchronization circuit according to claim 1, wherein the phase rotation amount calculation circuit includes: a symbol determination circuit configured to perform symbol determination on the signal output from the phase deviation compensation circuit and output a determination result; A counting circuit that counts the number of symbols of the received signal and outputs a count value using the signal output by the phase deviation compensation circuit as an input signal, and the reception value using the count value output by the counting circuit as an input signal A third control circuit that outputs a true control signal when the currently received symbol of the signal is a known symbol, and a false control signal when the symbol is not a known symbol, and the symbol determination circuit. A transmission sequence estimation circuit that estimates a sequence of transmission signals transmitted from the transmitter and outputs the sequence using the determination result as an input signal, and the counting When the count value output by the path is an input signal and the currently received symbol of the received signal is a known symbol, the known symbol ROM that outputs the known symbol and the known symbol ROM The known symbol, the transmission signal sequence output by the transmission sequence estimation circuit and the control signal output by the third control circuit are input signals, and the known symbol is output when the control signal is true. A selection circuit that outputs the transmission signal sequence when the control signal is false, a signal output by the phase deviation compensation circuit, and a known symbol or transmission signal sequence output by the selection circuit; as input signals, calculates the phase difference of the two input signal phase difference calculation circuit which outputs the loop filter as the phase rotation amount , Carrier synchronization circuit comprising the.