JP4049452B2 - 半導体素子用接着シートおよびそれを用いた半導体装置 - Google Patents
半導体素子用接着シートおよびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP4049452B2 JP4049452B2 JP18771298A JP18771298A JP4049452B2 JP 4049452 B2 JP4049452 B2 JP 4049452B2 JP 18771298 A JP18771298 A JP 18771298A JP 18771298 A JP18771298 A JP 18771298A JP 4049452 B2 JP4049452 B2 JP 4049452B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- sheet
- adhesive sheet
- semiconductor element
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子用接着シートおよびそれを用いた半導体装置に関するものであり、詳しくは、半導体パッケージの配線回路基板と半導体素子との間の応力を緩和する半導体素子用接着シートおよびそれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
半導体パッケージと称される従来の半導体装置は、一般に、半導体チップをダイパッドに対し、半田、銀ペースト、エポキシ樹脂等のダイボンディング材によって接合し、これを樹脂によって封止したものであって、近年における電子機器の小型化、高性能化に伴い、薄型化、小型化、軽量化され、表面実装型半導体パッケージとして広く活用されている。
【０００３】
しかしながら、従来用いられている、エポキシ樹脂、ポリイミド樹脂、シリコーン系樹脂等のダイボンディング材は、一般に弾性率が高く、温度差によって半導体チップに大きな熱応力が生じるため、電気接続部の信頼性に劣り、半導体チップまたは半導体パッケージが破壊する等の問題が生じる。この場合、ダイボンディング材として弾性率の低いシリコーン系樹脂を用いることが考えられるが、液状樹脂のため、生産性が低く、実用性に劣るという難点がある。なお、生産性の改善のため、スクリーン印刷等の方法もとられているが、歩留りが低減するといった難点がある。
【０００４】
【発明が解決しようとする課題】
これらの問題を解決するため、特開平８−１５７６２１号公報に見られるように、フッ素樹脂多孔質体に所定の比誘電率に設定されたエポキシ樹脂を含浸等してなる接着シート、および特表平９−５００４１８号公報に見られるように、ポリテトラフルオロエチレン（ＰＴＦＥ）多孔質体にエポキシ樹脂、ポリイミド樹脂等を含浸等してなる接着シートが提案されている。しかしながら、エポキシ樹脂を用いた接着シートは、Ｂステージ（半硬化）の接着時にエポキシ樹脂の溶融粘度が低く流れやすいため、接着層を厚く形成することができず、また、接着シートを半導体素子に貼りつける時にエポキシ樹脂がはみ出す等の難点がある。一方、ポリイミド樹脂を用いた接着シートは、弾性率が高く、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和することができないという難点がある。
【０００５】
本発明は、このような事情に鑑みなされたもので、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和でき、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができる半導体素子用接着シートおよびそれを用いた半導体装置の提供をその目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、シート状多孔質基材と，下記の（Ａ）からなる接着剤と，からなる接着シートであって、硬化後において、２５℃における引張弾性率が３００〜１５０００ＭＰａである半導体素子用接着シートを第１の要旨とし、配線回路基板上に半導体素子が搭載され、この半導体素子が樹脂封止されてなる半導体装置であって、上記配線回路基板と半導体素子との間に、上記接着シートからなる硬化物層が形成されている半導体装置を第２の要旨とする。
（Ａ）ビフェニル型エポキシ樹脂およびゴムを必須成分とし、その配合比率が、重量比で、ビフェニル型エポキシ樹脂／ゴム＝３６．９／４０〜５８．５／１０の範囲に設定されている接着剤組成物。
【０００７】
すなわち、この発明者は、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和でき、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができる接着シートを得るため鋭意研究を重ねた。その一連の研究の過程で、この発明者は、接着シートの引張弾性率に着目し、好ましい引張弾性率について種々研究を重ねた結果、シート状多孔質基材と，特定の接着剤と，からなる接着シートであって、硬化後において、２５℃における引張弾性率が３００〜１５０００ＭＰａである接着シートにより所期の目的を達成できることを見出し、本発明に到達した。
【０００８】
そして、本発明の半導体素子用接着シートを用いてなる半導体装置は、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができる。
【０００９】
【発明の実施の形態】
つぎに、本発明の実施の形態を詳しく説明する。
【００１０】
本発明の半導体素子用接着シート（以下、「接着シート」と略す）としては、例えば、図１に示すように、シート状多孔質基材１の両面に接着剤層２が形成された構造のものがあげられる。この接着シートにおいて、接着剤はシート状多孔質基材１の微孔に含浸されていてもよく、あるいは含浸されていなくてもよい。なお、接着剤層２の厚みは、通常、５〜５００μｍである。図２は本発明の他の例であり、接着剤層を形成せず（あるいは形成してもその厚みは極薄である）シート状多孔質基材１の微孔に接着剤を含浸させたタイプの接着シートを示している。図２に示す接着シートにおける接着剤の含浸率は、通常、５〜５０％に設定される。この含浸率は、シート状多孔質基材１に含浸された接着剤の重量を、シート状多孔質基材１と含浸された接着剤の合計重量で除し、これに１００を乗じて算出される値である。
【００１１】
上記多孔質基材の材質としては、フッ素樹脂が好ましい。具体的には、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）、ポリフッ化ビニル、ポリフッ化ビニリデン等があげられ、特にＰＴＦＥが好ましい。これらは単独でもしくは２種以上併せて用いられる。この多孔質基材の厚み、微孔の孔径、気孔率は適宜設定できるが、通常、厚みは１〜５００μｍ、気孔率は１０〜９５％、微孔の孔径は０．０５〜５μｍである。
【００１２】
上記接着剤としては、特定のビフェニル型エポキシ樹脂およびゴムを必須成分とし、その配合比率が、重量比で、ビフェニル型エポキシ樹脂／ゴム＝３６．９／４０〜５８．５／１０の範囲に設定されている接着剤組成物が用いられる。
【００１３】
なお、必要に応じ、ビフェニル型エポキシ樹脂とともに、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂等が、単独でもしくは２種以上併せて用いられる。なお、上記ビフェニル型エポキシ樹脂と、他のエポキシ樹脂とを併用する場合は、ビフェニル型エポキシ樹脂の配合量を、エポキシ樹脂全体の２０重量％以上となるように設定することが好ましく、特に好ましくは５０重量％以上である。
【００１４】
上記特定のビフェニル型エポキシ樹脂としては、下記の一般式（１）で表されるビフェニル型エポキシ樹脂が用いられる。このビフェニル型エポキシ樹脂は、グリシジル基を有するフェニル環に、下記のＲ1 〜Ｒ4 で表される炭素数１〜４のアルキル基が付加されたものである。
【００１５】
【化３】
【００１６】
上記一般式（１）中のＲ1 〜Ｒ4 で表される炭素数１〜４のアルキル基としては、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基等の直鎖状または分岐状の低級アルキル基があげられ、特にメチル基が好ましく、上記Ｒ1 〜Ｒ4 は互いに同じであっても異なっていてもよい。なかでも、上記Ｒ1 〜Ｒ4 が全てメチル基である下記の構造式で表されるビフェニル型エポキシ樹脂を用いることが特に好適である。
【００１７】
【化４】
【００１８】
上記一般式（１）で表されるビフェニル型エポキシ樹脂としては、エポキシ当量が１７７〜２４０ｇ／ｅｑで、軟化点が８０〜１３０℃のものを用いることが好ましく、なかでも、エポキシ当量が１７７〜２２０ｇ／ｅｑで、軟化点が８０〜１２０℃のものを用いることが特に好ましい。
【００１９】
接着剤の材料である接着剤組成物におけるエポキシ樹脂の配合割合は、先に述べたように、ビフェニル型エポキシ樹脂とゴムとの配合比率が特定範囲内となるよう設定することを要するが、特に１０〜９６重量％の範囲が好ましく、なかでも２０〜９４重量％の範囲が好適である。すなわち、エポキシ樹脂の配合割合が１０重量％未満であると、半導体素子の接着用途において、撥水性および低吸湿性が発揮され難く、９６重量％を超えると、得られる接着シート自身が脆くなり、取り扱いが容易でなくなるからである。
【００２０】
上記特定のビフェニル型エポキシ樹脂とともに用いられるゴムとしては、アクリロニトリル−ブタジエン系共重合体が好ましい。このアクリロニトリル−ブタジエン系共重合体は、アクリロニトリル−ブタジエン共重合体（ＮＢＲ）の含有量が１００重量％である場合のみならず、このＮＢＲに他の共重合成分が含まれている場合をも含む広い意味での共重合体をいう。他の共重合成分としては、例えば、水添アクリロニトリル−ブタジエンゴム、アクリル酸、アクリル酸エステル、スチレン、メタクリル酸等があげられ、なかでも、金属、プラスチックとの接着力に優れる等の点で、アクリル酸、メタクリル酸が好適である。すなわち、アクリロニトリル−ブタジエン−メタクリル酸共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体が好適に用いられる。また、上記ＮＢＲにおけるアクリロニトリルの含有量は、１０〜５０重量％が好ましく、なかでも、１５〜４０重量％のものが特に好適である。
【００２１】
接着剤の材料である接着剤組成物におけるゴムの配合割合は、先に述べたように、ビフェニル型エポキシ樹脂との配合比率が特定範囲内となるよう設定することを要するが、特に２〜６０重量％の範囲が好ましく、なかでも３〜５０重量％の範囲が好適である。すなわち、ゴムの配合割合が２重量％未満であると、半導体素子の接着用途において、冷熱サイクル下、高温高湿下の各ストレス試験において、優れた耐久性を発揮することが困難であり、６０重量％を超えると、高温下での固着力が低下する傾向がみられるからである。
【００２２】
また、接着剤組成物には、ビフェニル型エポキシ樹脂の硬化剤を配合することができる。このような硬化剤としては、例えば、フェノール樹脂、メチルヘキサヒドロ無水フタル酸等の酸無水物、アミン化合物等があげられ、信頼性の点から、特にフェノール樹脂が好適に用いられる。なかでも、接着性等の点から、ノボラック型フェノール樹脂を用いることがより好ましい。そして、より一層良好な接着力、吸湿性等の点から、特に下記の一般式（２）で表されるフェノール樹脂を用いることが好適である。
【００２３】
【化５】
【００２４】
上記一般式（２）中の繰り返し数ｍは、０または正の整数を示すが、特にｍは０〜１０の整数であることが好ましく、なかでもｍは０〜８の整数であることがより好適である。
【００２５】
上記一般式（２）で表されるフェノール樹脂は、例えば、アラルキルエーテルとフェノールとを、フリーデルクラフツ触媒で反応させることにより得られる。
【００２６】
上記フェノール樹脂としては、特に、水酸基当量が１４７〜２５０ｇ／ｅｑ、軟化点が６０〜１２０℃のものが好ましく、なかでも、水酸基当量が１４７〜２２０ｇ／ｅｑ、軟化点が６０〜１１０℃のものが好適である。
【００２７】
上記フェノール樹脂のビフェニル型エポキシ樹脂に対する配合割合は、ビフェニル型エポキシ樹脂中のエポキシ基１当量当たり、上記フェノール樹脂中の水酸基が０．７〜１．３当量となるように配合することが好適であり、なかでも０．９〜１．１当量となるように配合することがより好適である。
【００２８】
接着剤組成物には、ビフェニル型エポキシ樹脂の硬化剤の他に、さらに硬化促進剤を配合することもできる。このような硬化促進剤としては、従来からエポキシ樹脂の硬化促進剤として知られている種々の硬化促進剤が使用可能であり、例えば、アミン系、リン系、ホウ素系、リン−ホウ素系等の硬化促進剤があげられる。なかでも、トリフェニルホスフィン、ジアザビシクロウンデセン等が好適である。これらは単独でもしくは２種以上併せて用いられる。
【００２９】
なお、上記接着剤組成物には、必要に応じて他の材料（有機材料、無機材料）を適宜配合することもできる。上記有機材料としては、シランカップリング剤、チタンカップリング剤、表面調整剤、酸化防止剤等があげられ、無機材料としては、アルミナ、シリカ、窒化珪素等の各種無機質充填剤、銅、銀、アルミニウム、ニッケル、半田等の金属粒子、その他、顔料、染料等があげられる。上記無機材料の配合割合は、全配合物（接着剤組成物全体）中の８５重量％以下に設定することが好ましく、より好ましくは８０重量％以下である。すなわち、上記配合割合を超えて多量に配合すると、半導体素子の電極と配線回路基板の電極との電気的接合が良好に行われなくなり、不都合が生じ易くなるからである。
【００３０】
本発明の接着シートは、例えば、つぎのようにして製造することができる。まず、前記ビフェニル型エポキシ樹脂およびゴムを所定量配合し、これに必要に応じて各種成分、例えば、硬化剤、硬化促進剤、各種充填剤等を所定量配合して接着剤組成物を調製する。そして、この接着剤組成物を、トルエン、メチルエチルケトン、酢酸エチル等の溶剤に混合溶解し、この混合溶液を離型処理したポリエステルフィルム等の基材フィルム上に塗布する。つぎに、これを加熱して溶剤を除去することにより、上記基材フィルム上にシート状接着材料を形成することができる。また、他の方法として、トルエン等の溶剤を用いることなく、上記接着剤組成物を加熱溶融押し出しすることによっても、シート状接着材料を形成することができる。そして、このようにして得たシート状接着材料を加熱加圧してＰＴＦＥ等からなるシート状多孔質基材の両面にラミネートすれば、図１に示した接着シートを製造できる。なお、ラミネートする際の加熱加圧条件は、例えば、温度５０〜１６０℃、圧力０．１〜１０ｋｇ／ｃｍ2 に設定できる。また、シート状多孔質基材を上記溶液中に浸漬して引き上げ、ついで、加熱して溶剤を除去すれば、図２に示す接着シートを製造できる。
【００３１】
このようにして得られた本発明の接着シートは、接着剤を硬化させた後の引張弾性率が３００〜１５０００ＭＰａの範囲のものである。接着剤の硬化は、例えば、温度１００〜２２５℃で３〜３００分間加熱することにより行うことができる。なお、硬化に際しては加圧してもよく、このときの圧力は０．５〜５０ｋｇ／ｃｍ2 に設定できる。なかでも、半導体素子の接着用途において、配線回路基板と半導体素子にかかる応力をバランスよく緩和できる点で、上記引張弾性率は１０００〜１００００ＭＰａの範囲に設定することが好ましい。なお、上記引張弾性率は、ＪＩＳ Ｋ ６９００に準じて測定される値であって、具体的には、万能引張試験機（オートグラフ、島津製作所製）によって測定される。
【００３２】
そして、本発明の半導体装置は、配線回路基板上に半導体素子が搭載され、この半導体素子が樹脂封止され、かつ、上記配線回路基板と半導体素子との間に本発明の接着シートからなる硬化物層が形成された構成であれば、特に限定するものではない。本発明の半導体装置は、例えば図３に示すように、配線回路基板７上に接着シート３からなる硬化物層３′を介して半導体素子４が載置され、ワイヤーボンディング５により半導体素子４と配線回路基板７とが電気的に接続されて構成されている。なお、図３において、６は封止樹脂、８は配線回路基板７に取り付けられた半田ボールである。
【００３３】
上記配線回路基板７の材質としては、セラミック基板、プラスチック基板等があげられる。上記プラスチック基板としては、例えば、エポキシガラス基板、ビスマレイミドトリアジン基板、ポリフェニレンエーテル基板等があげられる。
【００３４】
図３に示した本発明の半導体装置は、例えばつぎのようにして製造することができる。すなわち、まず、配線回路基板７上に接着シート３を載置し、その上に半導体素子４を載置した後、上記接着シート３を所定の条件で加熱硬化させ硬化物層３′を形成することにより配線回路基板７と半導体素子４とを接着する。続いて、ワイヤーボンディング５により、半導体素子４と配線回路基板７とを電気的に接続した後、封止材料を用いて封止樹脂６を形成することにより樹脂封止する。そして、上記配線回路基板７の裏面に半田ボール８を取り付けることにより、目的とする半導体装置を製造することができる。
【００３５】
つぎに、実施例について比較例と併せて説明する。
【００３６】
まず、実施例および比較例に先立って、下記に示す各成分を準備した。
【００３７】
〔エポキシ樹脂＊１〕
下記の構造式で表されるビフェニル型エポキシ樹脂（エポキシ当量１９５ｇ／ｅｑ、軟化点１０５℃）
【化６】
【００３８】
〔エポキシ樹脂＊２〕
クレゾールノボラック型エポキシ樹脂（エポキシ当量１９５ｇ／ｅｑ、軟化点８０℃）
【００３９】
〔エポキシ樹脂＊３〕
スミエポキシ ＬＤＸ−４１２７、住友化学工業株式会社製（エポキシ当量３９５ｇ／ｅｑ）
【００４０】
〔硬化剤＊４〕
下記の構造式で表されるフェノール樹脂（水酸基当量１７５ｇ／ｅｑ、軟化点７５℃）
【化７】
【００４１】
〔硬化剤＊５〕
フェノールノボラック樹脂（水酸基当量１０５ｇ／ｅｑ、軟化点６０℃）
【００４２】
〔硬化剤＊６〕
フェノール樹脂 ＰＰ−７００−３００、日本石油化学株式会社製（水酸基当量３２０ｇ／ｅｑ）
【００４３】
〔アクリロニトリル−ブタジエン−メタクリル酸共重合体〕
ムーニー粘度５０、アクリロニトリル成分３０重量％、カルボキシル基量０．０５ｅｐｈｒ（ゴム１００ｇ当たりのモル数）
【００４４】
【実施例１〜４、比較例１〜４】
各成分を表１および表２に示す割合で配合し、接着剤組成物を調製した。この接着剤組成物をトルエンに混合溶解し、この混合溶液を離型処理したポリエステルフィルム上に塗布した。つぎに、１２０℃に加熱してトルエンを除去することにより、上記ポリエステルフィルム上に厚み５０μｍのシート状接着材料を形成した。そして、このシート状接着材料をＰＴＦＥ多孔質基材（厚み１５０μｍ、気孔率８０％、微孔の孔径０．５μｍ）の両面に、温度９０℃、圧力０．５ｋｇ／ｃｍ2 の条件で１分間加熱加圧してラミネートすることにより、図１と同構造の接着シートを製造した。
【００４５】
ついで、各実施例および比較例の接着シートを用い、前述の製法に従って半導体装置を製造した。すなわち、図３に示すように、配線回路基板７（厚み１ｍｍのガラスエポキシ基板）上に、上記接着シート３（厚み２５０μｍ、大きさ１３ｍｍ×９ｍｍ）を載置し、その上に半導体素子４（厚み３５０μｍ、大きさ１３ｍｍ×９ｍｍ）を載置した後、温度１５０℃、圧力１０ｋｇ／ｃｍ2 の条件で６０分間加熱加圧して硬化させて硬化物層３′を形成することにより、配線回路基板７と半導体素子４とを接着した。続いて、ワイヤーボンディング５により、半導体素子４と配線回路基板７とを電気的に接続した後、封止樹脂６を用いて樹脂封止した。そして、上記配線回路基板７に半田ボール８を取り付けることにより、目的とする半導体装置を製造した。
【００４６】
【表１】
【００４７】
【表２】
【００４８】
このようにして得られた各実施例，比較例の接着シートおよび各半導体装置を用いて、引張弾性率、チップ反り変形量、チップクラックおよび打抜き貼りつけ時の位置ずれ量を、下記に示す方法に従い測定した。これらの結果を、後記の表３および表４に併せて示した。
【００４９】
〔引張弾性率〕
接着シートを温度１５０℃で６０分間加熱して硬化させ、シート状硬化物を得た。このシート状硬化物の２５℃における引張弾性率を、ＪＩＳ Ｋ７１１３に準じて測定した。なお、測定には万能引張試験機（オートグラフ、島津製作所製）を用いた。
【００５０】
〔チップ反り変形量〕
１０ｍｍ×１０ｍｍの大きさのシリコーンチップに各接着シートを１００℃×１０秒で仮固着し、その時のレベルを０とする。ついで、１５０℃×６０分キュアして、完全に硬化接着したときの中央部と端部の高さの差を測定し、これをチップ反り変形量とした。
【００５１】
〔チップクラック〕
半導体装置を各例４個ずつ用いて、サーマルショックテスト〔ＴＳＴ試験（条件：−５０℃×５分⇔１２５℃×５分）５００サイクルを行い、半導体チップのクラックの有無検査を行った。
【００５２】
〔打抜き貼りつけ時の位置ずれ量〕
接着シートを１０ｍｍ×１０ｍｍの大きさに打抜き、これを１０ｍｍ×１０ｍｍの大きさのシリコーンチップに貼りつけ、１５０℃×６０分の条件で加熱して接着させた時の収縮した位置のずれ量を測定した。
【００５３】
【表３】
【００５４】
【表４】
【００５５】
上記表３および表４の結果から、実施例の接着シートは、ビフェニル型エポキシ樹脂とゴム（アクリロニトリル−ブタジエン−メタクリル酸共重合体）とが特定比率で配合された接着剤と、多孔質基材との組み合わせにより、シート状硬化物の２５℃における引張弾性率が３００〜１５０００ＭＰａの範囲に設定されているため、実施例の接着シートを用いてなる半導体装置は、チップクラックの発生がなく、チップ反り変形量および打抜き貼りつけ時の位置ずれ量も小さいことがわかる。これに対して、比較例１，３の接着シートは、接着剤中のゴムの比率が高く、シート状硬化物の引張弾性率が３００ＭＰａ未満であるため、この接着シートを用いてなる半導体装置は、打抜き貼りつけ時の位置ずれ量が大きいことがわかる。また、比較例２，４の接着シートは、シート状硬化物の引張弾性率が１５０００ＭＰａを超えるため、この接着シートを用いてなる半導体装置は、チップ反り変形量が大きく、チップクラックが発生することがわかる。
【００５６】
【発明の効果】
以上のように、本発明の接着シートは、シート状多孔質基材と，特定の接着剤と，からなる接着シートであって、硬化後において、２５℃における引張弾性率が３００〜１５０００ＭＰａであるため、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和することができる。そして、この接着シートを用いてなる半導体装置は、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明の接着シートの一例を示す断面図である。
【図２】 本発明の接着シートの他の例を示す断面図である。
【図３】 本発明の接着シートを用いた半導体装置の一例を示す断面図である。
【符号の説明】
１ シート状多孔質基材
２ 接着剤層
３ 接着シート
３′接着シートからなる硬化物層
４ 半導体素子
６ 封止樹脂
７ 配線回路基板
【発明の属する技術分野】
本発明は、半導体素子用接着シートおよびそれを用いた半導体装置に関するものであり、詳しくは、半導体パッケージの配線回路基板と半導体素子との間の応力を緩和する半導体素子用接着シートおよびそれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
半導体パッケージと称される従来の半導体装置は、一般に、半導体チップをダイパッドに対し、半田、銀ペースト、エポキシ樹脂等のダイボンディング材によって接合し、これを樹脂によって封止したものであって、近年における電子機器の小型化、高性能化に伴い、薄型化、小型化、軽量化され、表面実装型半導体パッケージとして広く活用されている。
【０００３】
しかしながら、従来用いられている、エポキシ樹脂、ポリイミド樹脂、シリコーン系樹脂等のダイボンディング材は、一般に弾性率が高く、温度差によって半導体チップに大きな熱応力が生じるため、電気接続部の信頼性に劣り、半導体チップまたは半導体パッケージが破壊する等の問題が生じる。この場合、ダイボンディング材として弾性率の低いシリコーン系樹脂を用いることが考えられるが、液状樹脂のため、生産性が低く、実用性に劣るという難点がある。なお、生産性の改善のため、スクリーン印刷等の方法もとられているが、歩留りが低減するといった難点がある。
【０００４】
【発明が解決しようとする課題】
これらの問題を解決するため、特開平８−１５７６２１号公報に見られるように、フッ素樹脂多孔質体に所定の比誘電率に設定されたエポキシ樹脂を含浸等してなる接着シート、および特表平９−５００４１８号公報に見られるように、ポリテトラフルオロエチレン（ＰＴＦＥ）多孔質体にエポキシ樹脂、ポリイミド樹脂等を含浸等してなる接着シートが提案されている。しかしながら、エポキシ樹脂を用いた接着シートは、Ｂステージ（半硬化）の接着時にエポキシ樹脂の溶融粘度が低く流れやすいため、接着層を厚く形成することができず、また、接着シートを半導体素子に貼りつける時にエポキシ樹脂がはみ出す等の難点がある。一方、ポリイミド樹脂を用いた接着シートは、弾性率が高く、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和することができないという難点がある。
【０００５】
本発明は、このような事情に鑑みなされたもので、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和でき、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができる半導体素子用接着シートおよびそれを用いた半導体装置の提供をその目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、シート状多孔質基材と，下記の（Ａ）からなる接着剤と，からなる接着シートであって、硬化後において、２５℃における引張弾性率が３００〜１５０００ＭＰａである半導体素子用接着シートを第１の要旨とし、配線回路基板上に半導体素子が搭載され、この半導体素子が樹脂封止されてなる半導体装置であって、上記配線回路基板と半導体素子との間に、上記接着シートからなる硬化物層が形成されている半導体装置を第２の要旨とする。
（Ａ）ビフェニル型エポキシ樹脂およびゴムを必須成分とし、その配合比率が、重量比で、ビフェニル型エポキシ樹脂／ゴム＝３６．９／４０〜５８．５／１０の範囲に設定されている接着剤組成物。
【０００７】
すなわち、この発明者は、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和でき、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができる接着シートを得るため鋭意研究を重ねた。その一連の研究の過程で、この発明者は、接着シートの引張弾性率に着目し、好ましい引張弾性率について種々研究を重ねた結果、シート状多孔質基材と，特定の接着剤と，からなる接着シートであって、硬化後において、２５℃における引張弾性率が３００〜１５０００ＭＰａである接着シートにより所期の目的を達成できることを見出し、本発明に到達した。
【０００８】
そして、本発明の半導体素子用接着シートを用いてなる半導体装置は、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができる。
【０００９】
【発明の実施の形態】
つぎに、本発明の実施の形態を詳しく説明する。
【００１０】
本発明の半導体素子用接着シート（以下、「接着シート」と略す）としては、例えば、図１に示すように、シート状多孔質基材１の両面に接着剤層２が形成された構造のものがあげられる。この接着シートにおいて、接着剤はシート状多孔質基材１の微孔に含浸されていてもよく、あるいは含浸されていなくてもよい。なお、接着剤層２の厚みは、通常、５〜５００μｍである。図２は本発明の他の例であり、接着剤層を形成せず（あるいは形成してもその厚みは極薄である）シート状多孔質基材１の微孔に接着剤を含浸させたタイプの接着シートを示している。図２に示す接着シートにおける接着剤の含浸率は、通常、５〜５０％に設定される。この含浸率は、シート状多孔質基材１に含浸された接着剤の重量を、シート状多孔質基材１と含浸された接着剤の合計重量で除し、これに１００を乗じて算出される値である。
【００１１】
上記多孔質基材の材質としては、フッ素樹脂が好ましい。具体的には、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）、ポリフッ化ビニル、ポリフッ化ビニリデン等があげられ、特にＰＴＦＥが好ましい。これらは単独でもしくは２種以上併せて用いられる。この多孔質基材の厚み、微孔の孔径、気孔率は適宜設定できるが、通常、厚みは１〜５００μｍ、気孔率は１０〜９５％、微孔の孔径は０．０５〜５μｍである。
【００１２】
上記接着剤としては、特定のビフェニル型エポキシ樹脂およびゴムを必須成分とし、その配合比率が、重量比で、ビフェニル型エポキシ樹脂／ゴム＝３６．９／４０〜５８．５／１０の範囲に設定されている接着剤組成物が用いられる。
【００１３】
なお、必要に応じ、ビフェニル型エポキシ樹脂とともに、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂等が、単独でもしくは２種以上併せて用いられる。なお、上記ビフェニル型エポキシ樹脂と、他のエポキシ樹脂とを併用する場合は、ビフェニル型エポキシ樹脂の配合量を、エポキシ樹脂全体の２０重量％以上となるように設定することが好ましく、特に好ましくは５０重量％以上である。
【００１４】
上記特定のビフェニル型エポキシ樹脂としては、下記の一般式（１）で表されるビフェニル型エポキシ樹脂が用いられる。このビフェニル型エポキシ樹脂は、グリシジル基を有するフェニル環に、下記のＲ1 〜Ｒ4 で表される炭素数１〜４のアルキル基が付加されたものである。
【００１５】
【化３】
上記一般式（１）中のＲ1 〜Ｒ4 で表される炭素数１〜４のアルキル基としては、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基等の直鎖状または分岐状の低級アルキル基があげられ、特にメチル基が好ましく、上記Ｒ1 〜Ｒ4 は互いに同じであっても異なっていてもよい。なかでも、上記Ｒ1 〜Ｒ4 が全てメチル基である下記の構造式で表されるビフェニル型エポキシ樹脂を用いることが特に好適である。
【００１７】
【化４】
上記一般式（１）で表されるビフェニル型エポキシ樹脂としては、エポキシ当量が１７７〜２４０ｇ／ｅｑで、軟化点が８０〜１３０℃のものを用いることが好ましく、なかでも、エポキシ当量が１７７〜２２０ｇ／ｅｑで、軟化点が８０〜１２０℃のものを用いることが特に好ましい。
【００１９】
接着剤の材料である接着剤組成物におけるエポキシ樹脂の配合割合は、先に述べたように、ビフェニル型エポキシ樹脂とゴムとの配合比率が特定範囲内となるよう設定することを要するが、特に１０〜９６重量％の範囲が好ましく、なかでも２０〜９４重量％の範囲が好適である。すなわち、エポキシ樹脂の配合割合が１０重量％未満であると、半導体素子の接着用途において、撥水性および低吸湿性が発揮され難く、９６重量％を超えると、得られる接着シート自身が脆くなり、取り扱いが容易でなくなるからである。
【００２０】
上記特定のビフェニル型エポキシ樹脂とともに用いられるゴムとしては、アクリロニトリル−ブタジエン系共重合体が好ましい。このアクリロニトリル−ブタジエン系共重合体は、アクリロニトリル−ブタジエン共重合体（ＮＢＲ）の含有量が１００重量％である場合のみならず、このＮＢＲに他の共重合成分が含まれている場合をも含む広い意味での共重合体をいう。他の共重合成分としては、例えば、水添アクリロニトリル−ブタジエンゴム、アクリル酸、アクリル酸エステル、スチレン、メタクリル酸等があげられ、なかでも、金属、プラスチックとの接着力に優れる等の点で、アクリル酸、メタクリル酸が好適である。すなわち、アクリロニトリル−ブタジエン−メタクリル酸共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体が好適に用いられる。また、上記ＮＢＲにおけるアクリロニトリルの含有量は、１０〜５０重量％が好ましく、なかでも、１５〜４０重量％のものが特に好適である。
【００２１】
接着剤の材料である接着剤組成物におけるゴムの配合割合は、先に述べたように、ビフェニル型エポキシ樹脂との配合比率が特定範囲内となるよう設定することを要するが、特に２〜６０重量％の範囲が好ましく、なかでも３〜５０重量％の範囲が好適である。すなわち、ゴムの配合割合が２重量％未満であると、半導体素子の接着用途において、冷熱サイクル下、高温高湿下の各ストレス試験において、優れた耐久性を発揮することが困難であり、６０重量％を超えると、高温下での固着力が低下する傾向がみられるからである。
【００２２】
また、接着剤組成物には、ビフェニル型エポキシ樹脂の硬化剤を配合することができる。このような硬化剤としては、例えば、フェノール樹脂、メチルヘキサヒドロ無水フタル酸等の酸無水物、アミン化合物等があげられ、信頼性の点から、特にフェノール樹脂が好適に用いられる。なかでも、接着性等の点から、ノボラック型フェノール樹脂を用いることがより好ましい。そして、より一層良好な接着力、吸湿性等の点から、特に下記の一般式（２）で表されるフェノール樹脂を用いることが好適である。
【００２３】
【化５】
上記一般式（２）中の繰り返し数ｍは、０または正の整数を示すが、特にｍは０〜１０の整数であることが好ましく、なかでもｍは０〜８の整数であることがより好適である。
【００２５】
上記一般式（２）で表されるフェノール樹脂は、例えば、アラルキルエーテルとフェノールとを、フリーデルクラフツ触媒で反応させることにより得られる。
【００２６】
上記フェノール樹脂としては、特に、水酸基当量が１４７〜２５０ｇ／ｅｑ、軟化点が６０〜１２０℃のものが好ましく、なかでも、水酸基当量が１４７〜２２０ｇ／ｅｑ、軟化点が６０〜１１０℃のものが好適である。
【００２７】
上記フェノール樹脂のビフェニル型エポキシ樹脂に対する配合割合は、ビフェニル型エポキシ樹脂中のエポキシ基１当量当たり、上記フェノール樹脂中の水酸基が０．７〜１．３当量となるように配合することが好適であり、なかでも０．９〜１．１当量となるように配合することがより好適である。
【００２８】
接着剤組成物には、ビフェニル型エポキシ樹脂の硬化剤の他に、さらに硬化促進剤を配合することもできる。このような硬化促進剤としては、従来からエポキシ樹脂の硬化促進剤として知られている種々の硬化促進剤が使用可能であり、例えば、アミン系、リン系、ホウ素系、リン−ホウ素系等の硬化促進剤があげられる。なかでも、トリフェニルホスフィン、ジアザビシクロウンデセン等が好適である。これらは単独でもしくは２種以上併せて用いられる。
【００２９】
なお、上記接着剤組成物には、必要に応じて他の材料（有機材料、無機材料）を適宜配合することもできる。上記有機材料としては、シランカップリング剤、チタンカップリング剤、表面調整剤、酸化防止剤等があげられ、無機材料としては、アルミナ、シリカ、窒化珪素等の各種無機質充填剤、銅、銀、アルミニウム、ニッケル、半田等の金属粒子、その他、顔料、染料等があげられる。上記無機材料の配合割合は、全配合物（接着剤組成物全体）中の８５重量％以下に設定することが好ましく、より好ましくは８０重量％以下である。すなわち、上記配合割合を超えて多量に配合すると、半導体素子の電極と配線回路基板の電極との電気的接合が良好に行われなくなり、不都合が生じ易くなるからである。
【００３０】
本発明の接着シートは、例えば、つぎのようにして製造することができる。まず、前記ビフェニル型エポキシ樹脂およびゴムを所定量配合し、これに必要に応じて各種成分、例えば、硬化剤、硬化促進剤、各種充填剤等を所定量配合して接着剤組成物を調製する。そして、この接着剤組成物を、トルエン、メチルエチルケトン、酢酸エチル等の溶剤に混合溶解し、この混合溶液を離型処理したポリエステルフィルム等の基材フィルム上に塗布する。つぎに、これを加熱して溶剤を除去することにより、上記基材フィルム上にシート状接着材料を形成することができる。また、他の方法として、トルエン等の溶剤を用いることなく、上記接着剤組成物を加熱溶融押し出しすることによっても、シート状接着材料を形成することができる。そして、このようにして得たシート状接着材料を加熱加圧してＰＴＦＥ等からなるシート状多孔質基材の両面にラミネートすれば、図１に示した接着シートを製造できる。なお、ラミネートする際の加熱加圧条件は、例えば、温度５０〜１６０℃、圧力０．１〜１０ｋｇ／ｃｍ2 に設定できる。また、シート状多孔質基材を上記溶液中に浸漬して引き上げ、ついで、加熱して溶剤を除去すれば、図２に示す接着シートを製造できる。
【００３１】
このようにして得られた本発明の接着シートは、接着剤を硬化させた後の引張弾性率が３００〜１５０００ＭＰａの範囲のものである。接着剤の硬化は、例えば、温度１００〜２２５℃で３〜３００分間加熱することにより行うことができる。なお、硬化に際しては加圧してもよく、このときの圧力は０．５〜５０ｋｇ／ｃｍ2 に設定できる。なかでも、半導体素子の接着用途において、配線回路基板と半導体素子にかかる応力をバランスよく緩和できる点で、上記引張弾性率は１０００〜１００００ＭＰａの範囲に設定することが好ましい。なお、上記引張弾性率は、ＪＩＳ Ｋ ６９００に準じて測定される値であって、具体的には、万能引張試験機（オートグラフ、島津製作所製）によって測定される。
【００３２】
そして、本発明の半導体装置は、配線回路基板上に半導体素子が搭載され、この半導体素子が樹脂封止され、かつ、上記配線回路基板と半導体素子との間に本発明の接着シートからなる硬化物層が形成された構成であれば、特に限定するものではない。本発明の半導体装置は、例えば図３に示すように、配線回路基板７上に接着シート３からなる硬化物層３′を介して半導体素子４が載置され、ワイヤーボンディング５により半導体素子４と配線回路基板７とが電気的に接続されて構成されている。なお、図３において、６は封止樹脂、８は配線回路基板７に取り付けられた半田ボールである。
【００３３】
上記配線回路基板７の材質としては、セラミック基板、プラスチック基板等があげられる。上記プラスチック基板としては、例えば、エポキシガラス基板、ビスマレイミドトリアジン基板、ポリフェニレンエーテル基板等があげられる。
【００３４】
図３に示した本発明の半導体装置は、例えばつぎのようにして製造することができる。すなわち、まず、配線回路基板７上に接着シート３を載置し、その上に半導体素子４を載置した後、上記接着シート３を所定の条件で加熱硬化させ硬化物層３′を形成することにより配線回路基板７と半導体素子４とを接着する。続いて、ワイヤーボンディング５により、半導体素子４と配線回路基板７とを電気的に接続した後、封止材料を用いて封止樹脂６を形成することにより樹脂封止する。そして、上記配線回路基板７の裏面に半田ボール８を取り付けることにより、目的とする半導体装置を製造することができる。
【００３５】
つぎに、実施例について比較例と併せて説明する。
【００３６】
まず、実施例および比較例に先立って、下記に示す各成分を準備した。
【００３７】
〔エポキシ樹脂＊１〕
下記の構造式で表されるビフェニル型エポキシ樹脂（エポキシ当量１９５ｇ／ｅｑ、軟化点１０５℃）
【化６】
〔エポキシ樹脂＊２〕
クレゾールノボラック型エポキシ樹脂（エポキシ当量１９５ｇ／ｅｑ、軟化点８０℃）
【００３９】
〔エポキシ樹脂＊３〕
スミエポキシ ＬＤＸ−４１２７、住友化学工業株式会社製（エポキシ当量３９５ｇ／ｅｑ）
【００４０】
〔硬化剤＊４〕
下記の構造式で表されるフェノール樹脂（水酸基当量１７５ｇ／ｅｑ、軟化点７５℃）
【化７】
〔硬化剤＊５〕
フェノールノボラック樹脂（水酸基当量１０５ｇ／ｅｑ、軟化点６０℃）
【００４２】
〔硬化剤＊６〕
フェノール樹脂 ＰＰ−７００−３００、日本石油化学株式会社製（水酸基当量３２０ｇ／ｅｑ）
【００４３】
〔アクリロニトリル−ブタジエン−メタクリル酸共重合体〕
ムーニー粘度５０、アクリロニトリル成分３０重量％、カルボキシル基量０．０５ｅｐｈｒ（ゴム１００ｇ当たりのモル数）
【００４４】
【実施例１〜４、比較例１〜４】
各成分を表１および表２に示す割合で配合し、接着剤組成物を調製した。この接着剤組成物をトルエンに混合溶解し、この混合溶液を離型処理したポリエステルフィルム上に塗布した。つぎに、１２０℃に加熱してトルエンを除去することにより、上記ポリエステルフィルム上に厚み５０μｍのシート状接着材料を形成した。そして、このシート状接着材料をＰＴＦＥ多孔質基材（厚み１５０μｍ、気孔率８０％、微孔の孔径０．５μｍ）の両面に、温度９０℃、圧力０．５ｋｇ／ｃｍ2 の条件で１分間加熱加圧してラミネートすることにより、図１と同構造の接着シートを製造した。
【００４５】
ついで、各実施例および比較例の接着シートを用い、前述の製法に従って半導体装置を製造した。すなわち、図３に示すように、配線回路基板７（厚み１ｍｍのガラスエポキシ基板）上に、上記接着シート３（厚み２５０μｍ、大きさ１３ｍｍ×９ｍｍ）を載置し、その上に半導体素子４（厚み３５０μｍ、大きさ１３ｍｍ×９ｍｍ）を載置した後、温度１５０℃、圧力１０ｋｇ／ｃｍ2 の条件で６０分間加熱加圧して硬化させて硬化物層３′を形成することにより、配線回路基板７と半導体素子４とを接着した。続いて、ワイヤーボンディング５により、半導体素子４と配線回路基板７とを電気的に接続した後、封止樹脂６を用いて樹脂封止した。そして、上記配線回路基板７に半田ボール８を取り付けることにより、目的とする半導体装置を製造した。
【００４６】
【表１】
【表２】
このようにして得られた各実施例，比較例の接着シートおよび各半導体装置を用いて、引張弾性率、チップ反り変形量、チップクラックおよび打抜き貼りつけ時の位置ずれ量を、下記に示す方法に従い測定した。これらの結果を、後記の表３および表４に併せて示した。
【００４９】
〔引張弾性率〕
接着シートを温度１５０℃で６０分間加熱して硬化させ、シート状硬化物を得た。このシート状硬化物の２５℃における引張弾性率を、ＪＩＳ Ｋ７１１３に準じて測定した。なお、測定には万能引張試験機（オートグラフ、島津製作所製）を用いた。
【００５０】
〔チップ反り変形量〕
１０ｍｍ×１０ｍｍの大きさのシリコーンチップに各接着シートを１００℃×１０秒で仮固着し、その時のレベルを０とする。ついで、１５０℃×６０分キュアして、完全に硬化接着したときの中央部と端部の高さの差を測定し、これをチップ反り変形量とした。
【００５１】
〔チップクラック〕
半導体装置を各例４個ずつ用いて、サーマルショックテスト〔ＴＳＴ試験（条件：−５０℃×５分⇔１２５℃×５分）５００サイクルを行い、半導体チップのクラックの有無検査を行った。
【００５２】
〔打抜き貼りつけ時の位置ずれ量〕
接着シートを１０ｍｍ×１０ｍｍの大きさに打抜き、これを１０ｍｍ×１０ｍｍの大きさのシリコーンチップに貼りつけ、１５０℃×６０分の条件で加熱して接着させた時の収縮した位置のずれ量を測定した。
【００５３】
【表３】
【表４】
上記表３および表４の結果から、実施例の接着シートは、ビフェニル型エポキシ樹脂とゴム（アクリロニトリル−ブタジエン−メタクリル酸共重合体）とが特定比率で配合された接着剤と、多孔質基材との組み合わせにより、シート状硬化物の２５℃における引張弾性率が３００〜１５０００ＭＰａの範囲に設定されているため、実施例の接着シートを用いてなる半導体装置は、チップクラックの発生がなく、チップ反り変形量および打抜き貼りつけ時の位置ずれ量も小さいことがわかる。これに対して、比較例１，３の接着シートは、接着剤中のゴムの比率が高く、シート状硬化物の引張弾性率が３００ＭＰａ未満であるため、この接着シートを用いてなる半導体装置は、打抜き貼りつけ時の位置ずれ量が大きいことがわかる。また、比較例２，４の接着シートは、シート状硬化物の引張弾性率が１５０００ＭＰａを超えるため、この接着シートを用いてなる半導体装置は、チップ反り変形量が大きく、チップクラックが発生することがわかる。
【００５６】
【発明の効果】
以上のように、本発明の接着シートは、シート状多孔質基材と，特定の接着剤と，からなる接着シートであって、硬化後において、２５℃における引張弾性率が３００〜１５０００ＭＰａであるため、半導体素子の接着用途において、半導体素子と配線回路基板との間の熱応力を充分に緩和することができる。そして、この接着シートを用いてなる半導体装置は、電気接続部の信頼性に優れ、半導体チップまたは半導体パッケージのクラックの発生を防止することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明の接着シートの一例を示す断面図である。
【図２】 本発明の接着シートの他の例を示す断面図である。
【図３】 本発明の接着シートを用いた半導体装置の一例を示す断面図である。
【符号の説明】
１ シート状多孔質基材
２ 接着剤層
３ 接着シート
３′接着シートからなる硬化物層
４ 半導体素子
６ 封止樹脂
７ 配線回路基板
Claims (9)
- シート状多孔質基材と，下記の（Ａ）からなる接着剤と，からなる接着シートであって、硬化後において、２５℃における引張弾性率が３００〜１５０００ＭＰａであることを特徴とする半導体素子用接着シート。
（Ａ）ビフェニル型エポキシ樹脂およびゴムを必須成分とし、その配合比率が、重量比で、ビフェニル型エポキシ樹脂／ゴム＝３６．９／４０〜５８．５／１０の範囲に設定されている接着剤組成物。 - 上記シート状多孔質基材に、上記（Ａ）からなる接着剤を含浸させてなる請求項１記載の半導体素子用接着シート。
- 上記シート状多孔質基材のシート面に、上記（Ａ）からなる接着剤層が形成されている請求項１または２記載の半導体素子用接着シート。
- 上記シート状多孔質基材が、ポリテトラフルオロエチレンからなる請求項１〜３のいずれか一項に記載の半導体素子用接着シート。
- 上記（Ａ）の接着剤組成物におけるビフェニル型エポキシ樹脂が、下記の一般式（１）で表されるビフェニル型エポキシ樹脂である請求項１〜４のいずれか一項に記載の半導体素子用接着シート。
- 上記（Ａ）の接着剤組成物におけるゴムが、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体およびアクリロニトリル−ブタジエン−メタクリル酸共重合体からなる群から選ばれた少なくとも一つである請求項１〜５のいずれか一項に記載の半導体素子用接着シート。
- 上記（Ａ）の接着剤組成物が、硬化剤を含有するものである請求項１〜６のいずれか一項に記載の半導体素子用接着シート。
- 上記（Ａ）の接着剤組成物に含有する硬化剤が、下記の一般式（２）で表されるフェノール樹脂である請求項７記載の半導体素子用接着シート。
- 配線回路基板上に半導体素子が搭載され、この半導体素子が樹脂封止されてなる半導体装置であって、上記配線回路基板と半導体素子との間に、請求項１〜８のいずれか一項に記載の接着シートからなる硬化物層が形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18771298A JP4049452B2 (ja) | 1998-07-02 | 1998-07-02 | 半導体素子用接着シートおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18771298A JP4049452B2 (ja) | 1998-07-02 | 1998-07-02 | 半導体素子用接着シートおよびそれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000017240A JP2000017240A (ja) | 2000-01-18 |
| JP4049452B2 true JP4049452B2 (ja) | 2008-02-20 |
Family
ID=16210861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18771298A Expired - Fee Related JP4049452B2 (ja) | 1998-07-02 | 1998-07-02 | 半導体素子用接着シートおよびそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4049452B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069015A (ko) * | 2000-01-13 | 2002-08-28 | 닛토덴코 가부시키가이샤 | 다공성 접착시트, 다공성 접착시트를 가진 반도체 웨이퍼,및 그 제조방법 |
| JP2007227950A (ja) * | 2000-01-19 | 2007-09-06 | Hitachi Chem Co Ltd | 半導体用接着フィルム、半導体用接着フィルム付きリードフレーム及びこれを用いた半導体装置 |
| US20030069331A1 (en) | 2000-02-15 | 2003-04-10 | Inada Teiichi | Adhesive composition , process for producing the same, adhesive film made with the same, substrate for semiconductor mounting, and semiconductor device |
| JP4718666B2 (ja) * | 2000-06-06 | 2011-07-06 | 三井化学株式会社 | エポキシ樹脂組成物および接着シート |
| DE10321875A1 (de) | 2003-05-15 | 2004-12-02 | Bayer Ag | HXNBR-Kautschuk als Vernetzungsmittel |
| JP2008063361A (ja) * | 2006-09-04 | 2008-03-21 | Fujikura Ltd | エポキシ系接着剤、カバーレイ、プリプレグ、金属張積層板、プリント配線基板 |
| JP2008117945A (ja) * | 2006-11-06 | 2008-05-22 | Nitto Denko Corp | ウォータージェットレーザダイシング用粘着シート |
| JP5508880B2 (ja) * | 2010-02-01 | 2014-06-04 | 日東電工株式会社 | 両面粘着テープおよびその製造方法 |
| JP5601682B2 (ja) * | 2010-06-03 | 2014-10-08 | 日東電工株式会社 | ダイボンド用接着フィルム、及びこれを用いた半導体装置 |
| JP2012184324A (ja) * | 2011-03-04 | 2012-09-27 | Nitto Denko Corp | 薄膜基板固定用粘接着シート |
| JP6476517B2 (ja) * | 2015-02-02 | 2019-03-06 | ナミックス株式会社 | フィルム状接着剤、それを用いた半導体装置 |
-
1998
- 1998-07-02 JP JP18771298A patent/JP4049452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000017240A (ja) | 2000-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4137827B2 (ja) | 導電性接着フィルムおよびこれを用いた半導体装置 | |
| KR19990007859A (ko) | 반도체 접속 기판용 접착제 시트, 접착제가 붙어 있는 ｔａｂ용테이프, 접착제가 붙어 있는 와이어 본딩 접속용 테이프, 반도체 접속용 기판 및 반도체 장치 | |
| JP4049452B2 (ja) | 半導体素子用接着シートおよびそれを用いた半導体装置 | |
| JP2004319823A (ja) | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 | |
| JP4994743B2 (ja) | フィルム状接着剤及びそれを使用する半導体パッケージの製造方法 | |
| JP5799056B2 (ja) | 高電圧で電気的信頼性が向上した粘着剤組成物及びこれを用いた半導体パッケージ用粘着テープ | |
| JP2008231287A (ja) | 半導体装置用接着剤組成物、それを用いた接着剤シート、半導体用接着剤付きテープおよび銅張り積層板 | |
| JP2007059787A (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
| JPH10335389A (ja) | 半導体装置およびそれに用いるシート状封止材料 | |
| JP2006176764A (ja) | 電子機器用接着剤組成物、電子機器用接着剤シート、およびそれを用いた電子部品ならびに電子機器 | |
| JP4505769B2 (ja) | 接着フィルム、接着フィルムを備えた半導体搭載用配線基板、半導体装置及びその製造方法 | |
| JP2011246586A (ja) | フィルム状接着剤、接着シート及び半導体装置 | |
| JP2007284670A (ja) | 接着フィルム及びこれを用いた半導体装置 | |
| TWI785138B (zh) | 安裝結構體之製造方法及使用於其之片材 | |
| JPH1117075A (ja) | 半導体装置 | |
| JP2005187508A (ja) | 半導体用接着フィルムおよび半導体装置 | |
| JP6768188B2 (ja) | 接着フィルム用接着剤組成物及びその製造方法 | |
| JP3774419B2 (ja) | 半導体装置用接着テープ | |
| JP2005191069A (ja) | 半導体用接着フィルムおよび半導体装置 | |
| KR100302212B1 (ko) | 전자부품용 접착테이프의 제조방법 | |
| KR100526624B1 (ko) | 반도체 장치용 접착테이프 | |
| JP2001220566A (ja) | 接着剤組成物の製造方法、接着剤組成物、接着フィルム、半導体搭載用配線基板及び半導体装置 | |
| JP2000001652A (ja) | 接着テープ | |
| CN114762104A (zh) | 半导体封装用底部填充膜和利用其的半导体封装的制造方法 | |
| JP2013006899A (ja) | 接着フィルム及びこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20161207 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |