JP4043391B2 - Electronic component mounting method and mounting apparatus therefor - Google Patents
Electronic component mounting method and mounting apparatus therefor Download PDFInfo
- Publication number
- JP4043391B2 JP4043391B2 JP2003090700A JP2003090700A JP4043391B2 JP 4043391 B2 JP4043391 B2 JP 4043391B2 JP 2003090700 A JP2003090700 A JP 2003090700A JP 2003090700 A JP2003090700 A JP 2003090700A JP 4043391 B2 JP4043391 B2 JP 4043391B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- metal
- terminal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品を基板上に接合する電子部品の実装方法およびその実装装置に関する。
【0002】
【従来の技術】
従来、電子部品を基板上に実装する方法として、はんだ粉末と融材(フラックス)などからなるソルダペーストを、スクリーン印刷機により基板の電極上に転写し、マウンタにて電子部品の端子を、ソルダペーストが塗布された基板の電極上に搭載した後、リフロー炉にて加熱し、ソルダペーストを溶融するとともに、電子部品の端子と基板の電極間を電気的かつ機械的に接合する実装方法が、現在も電気・電子機器製品の製造に用いられている。
【0003】
この加熱による実装方法は、電子機器、半導体デバイスの小型化、高機能化に伴ない接合部が微細化しているため、融材による電気的な損傷や、熱歪による信頼性低下が問題となっている。
【0004】
このような背景に基づき、新たな実装方法が検討されている。
【0005】
例えば突起電極と実装用パッドとの接触面積が点から面に拡大するように変形させた後、封止樹脂を硬化させて接合する実装方法がある(例えば、特許文献1参照)。
【0006】
また、融材を用いず、超音波振動または超音波振動と加熱とによる固相拡散による金−金接合、金−アルミニウム接合、はんだ接合する実装方法がある(例えば、特許文献2参照)。
【0007】
さらには、接合面をエネルギ波照射により活性化した後に、常温にて接合する実装方法がある(例えば、特許文献3参照)。
【0008】
【特許文献1】
特開平9−97816号公報(第3−4頁、図1)
【0009】
【特許文献2】
特開平10−335373号公報(第3−4頁、図1)
【0010】
【特許文献3】
特開2001−351892号公報(第3−4頁、図1)
【0011】
【発明が解決しようとする課題】
従来からの汎用技術であるリフロー炉を用いた実装方法に代わって開発された上記実装方法には、次のような問題点がある。
【0012】
特許文献1に記載された突起電極の場合は、通常、金スタッドバンプと呼ばれる中央部に突起部を有するバンプを、金ワイヤのボンディング技術を応用した方法で、1個ずつ電子部品の電極端子部位に形成する必要がある。これは、端子形成に時間を要する方法であり、高速情報処理用半導体デバイスなどには高コストとなる。
【0013】
また、特許文献1の実施例に記載されたように、金スタッドバンプを十分に変形させるために、1バンプ当り30gの荷重を要するとともに、樹脂硬化のために270℃の加熱処理がなされ、熱歪の発生を避けられない。
【0014】
基本的に、この特許文献1の実装方法は、封止樹脂の収縮応力をその機械的接続における信頼性の拠り所としているため、樹脂の応力緩和による信頼性低下の問題を抱えている。
【0015】
さらには、軟質はんだ合金などの接合への適用は、その金属表面の酸化膜を除去できないために不可能である。
【0016】
次に、特許文献2に記載の超音波振動を用いた電子部品の実装においては、融材を用いずにはんだ接合を実現させる方法であるが、接合材の融点近くまで加熱し、超音波振動により固相拡散させる方法である。
【0017】
しかし、この方法は、接合部材の融点近傍もしくは融点以上に加熱する必要があり、熱歪の問題は解決されない。
【0018】
さらには、接合端子部の微細化や半導体デバイスの低誘電率化は、端子部の機械的強度を脆弱なものとするため、超音波振動による端子部分の損傷が危倶される。
【0019】
次に、特許文献3に記載の方法は、接合金属表面に対するエネルギ波照射による清浄化で酸化物や不純物を除去するとともに、接合金属表面を活性化させることで、加熱することなしに金属端子部分を拡散接合させる技術に基づくものである。
【0020】
しかし、この方法は、基本的に電極部分を塑性変形させないため、電子部品に設けられた端子表面と基板側の端子表面とが平滑かつ高さのばらつきが小さい状態を必要とし、その制御は非常に困難を極める。
【0021】
さらに、エネルギ波照射には真空処理技術を用いる点から、コストの高い装置が必要となり、汎用的ではない。
【0022】
また、接合材料も非加熱では金に限られ、銅との接合には加熱を必要とする。さらに、軟質はんだ合金には適用できない。
【0023】
本発明は、このような点に鑑みなされたもので、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる電子部品の実装方法およびその実装装置を提供することを目的とするものである。
【0024】
【課題を解決するための手段】
請求項1に記載された発明は、突起状に形成された表面に酸化膜が形成され得る金属端子を有する電子部品を、基板上に突起状に形成された表面に酸化膜が形成され得る接合用の金属端子上に実装する際に、基板上の端子位置に対して電子部品の端子位置をその端子径の40%以上オフセットさせて荷重を印加し、電子部品および基板の各金属端子を塑性変形させて金属接合する電子部品の実装方法であり、電子部品および基板の突起状に形成された各金属端子をそれらの中心位置から端子径の40%以上オフセットさせて荷重を印加し塑性変形させることにより、各金属端子の表面の酸化膜を破壊するのに十分な塑性変形をさせることが可能となり、このときの塑性変形に伴う端子表面の応力が固相拡散のドライビングフォースとなり、金属間結合が得られるので、また、電子部品および基板の各金属端子をオフセットさせて荷重を印加することにより、金属端子によって異なる高さのばらつきにも対応でき、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる。
【0025】
請求項2に記載された発明は、請求項1記載の電子部品の実装方法で接合される電子部品および基板の各金属端子の少なくとも一方が、軟質はんだ合金と、錫、鉛、インジウム、インジウム合金などの低剛性金属との中の少なくともいずれかから選択された実装方法であり、軟質はんだ合金や、錫、鉛、インジウム、インジウム合金などの低剛性金属製の金属端子は、表面の塑性変形が容易であり、表面の酸化膜を破壊するのに適している。
【0026】
請求項3に記載された発明は、請求項1または2記載の電子部品の実装方法において、基板に対する電子部品の位置決め後に荷重を印加する実装方法であり、基板に対する電子部品の位置決め後の荷重印加により、金属端子を塑性変形させる力を確実に作用させることができる。
【0027】
請求項4に記載された発明は、請求項1乃至3のいずれか記載の電子部品の実装方法において、荷重が、鉛直方向のみに印加される実装方法であり、鉛直方向の一方向のみへの荷重印加であるため、金属端子間の機械的強度の劣化や非接触または接触不良を防止できる。
【0028】
請求項5に記載された発明は、請求項1乃至4のいずれか記載の電子部品の実装方法における基板上への電子部品の実装が、非加熱状態でなされる実装方法であり、非加熱状態での実装により、熱歪による信頼性低下を防止できる。
【0029】
請求項6に記載された発明は、請求項1乃至5のいずれか記載の電子部品の実装方法において、基板上への電子部品の実装が、非融材状態でなされる実装方法であり、基板上への電子部品の実装が非融材状態でなされるので、融材による電気的な損傷を防止できる。
【0030】
請求項7に記載された発明は、請求項1乃至6のいずれか記載の電子部品の実装方法において、基板上に電子部品を実装した後に、電子部品と基板との隙間に毛細管現象によりアンダーフィル材を充填する工程を有する実装方法であり、電子部品実装後に電子部品と基板との隙間に毛細管現象によりアンダーフィル材を充填するので、電子部品実装前にアンダーフィル材を塗布する方法より、電子部品と基板の金属端子間へのアンダーフィル材の噛み込みを防止でき、高い接合信頼性を確保できる。
【0031】
請求項8に記載された発明は、請求項1乃至7のいずれか記載の電子部品の実装方法で用いられた電子部品および基板の少なくとも一方が、有機材料、セラミックス材料、半導体材料、これらの複合体の中の少なくともいずれかから選択された実装方法であり、電子部品および基板の少なくとも一方が、有機材料、セラミックス材料、半導体材料、これらの複合体のいずれであっても、これらの電子部品および基板の各金属端子間の固相拡散による金属間結合が得られる。
【0032】
請求項9に記載された発明は、電子部品を保持する電子部品保持機構と、電子部品を搭載する基板を保持する基板保持機構と、電子部品の突起状に形成された表面に酸化膜が形成され得る金属端子と基板に突起状に形成された表面に酸化膜が形成され得る金属端子とを、基板上の端子位置に対して電子部品の端子位置をその金属端子径の40%以上オフセットさせて位置決めする位置決め機構と、基板に対し電子部品を相対的に鉛直方向にのみ移動して電子部品の金属端子と基板の金属端子との間に荷重を印加するとともにその荷重を制御して電子部品の金属端子と基板の金属端子とを塑性変形させて金属接合する荷重制御機構とを具備した電子部品の実装装置であり、電子部品保持機構と、基板保持機構と、位置決め機構とにより、電子部品および基板の突起状に形成された各金属端子をそれらの中心位置から金属端子径の40%以上オフセットさせて位置決めした状態で、荷重制御機構により基板に対し電子部品を相対的に鉛直方向にのみ移動して荷重を印加し塑性変形させることにより、各金属端子表面の酸化膜を破壊するのに十分な塑性変形をさせることが可能となり、このときの塑性変形に伴う端子表面の応力が固相拡散のドライビングフォースとなり、金属間結合が得られるので、また、電子部品および基板の各金属端子をオフセットさせて荷重を印加することにより、金属端子によって異なる高さのばらつきにも対応でき、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる。
【0033】
【発明の実施の形態】
以下、本発明を図1および図2に示された一実施の形態を参照しながら詳細に説明する。
【0034】
図1は、電子部品の実装装置を示し、基板21を保持する基板保持機構22が、X−Y位置決めステージを有する位置決め機構23により、平面方向すなわちX−Y方向へ移動可能に設けられている。
【0035】
この基板21に対向させて電子部品24を保持する電子部品保持機構25が、荷重制御機構26の下部に設置されている。
【0036】
位置決め機構23は、図2(a)に示されるように電子部品24の電極部に形成された金属端子24aと、この電子部品24を搭載する基板21に形成された金属端子21aとを、基板21上の端子位置に対して電子部品24の端子位置をその金属端子径の40%以上オフセットさせて位置決めするものである。
【0037】
荷重制御機構26は、図2(b)から(c)に示されるように基板21に対し電子部品24を相対的に鉛直方向にのみ移動して、オフセット状態に位置決めされた電子部品24の金属端子24aと基板21の金属端子21aとの間に鉛直方向のみの荷重を印加するとともに、その荷重を制御して電子部品24の金属端子24aと基板21の金属端子21aとを金属接合するものである。
【0038】
この実装装置で取扱われる基板21および電子部品24の少なくとも一方は、有機材料、セラミックス材料、半導体材料、これらの複合体の中の少なくともいずれかから選択されたものである。
【0039】
電子部品24には、半導体デバイスだけでなく、回路形成されたサブアッセンブリ基板も含まれる。
【0040】
また、金属接合される電子部品24の金属端子24aおよび基板21の金属端子21aは、突起状に形成されたバンプであり、これらの金属接合される金属端子24a,21aの少なくとも一方は、軟質はんだ合金と、錫、鉛、インジウム、インジウム合金などの低剛性金属との中の少なくともいずれかから選択されたものである。
【0041】
次に、このような電子部品の実装装置を用いて行う電子部品の実装方法を説明する。
【0042】
図2(a)および(b)に示されるように、突起状に形成された金属端子24aを有する電子部品24を、基板21上に形成された接合用の金属端子21a上に実装する際に、実装装置の位置決め機構23によって、基板21上の端子位置に対して電子部品24の端子位置を、その端子径の40%以上オフセットさせて位置決めする。
【0043】
このような基板21に対する電子部品24の位置決め後に、図2(c)に示されるように、荷重制御機構26によって、電子部品24を下方へ移動させるとともに、基板21の金属端子21aとオフセット状態で当接された電子部品24の金属端子24aに、鉛直方向の荷重を印加する。このとき、端子位置を、その端子径の40%以上オフセットさせて位置決めされた基板21および電子部品24の各金属端子21a,24aは、それらの少なくとも一方の表面が塑性変形する。
【0044】
すなわち、この実装方法は、突起状に形成された金属端子24aを有する電子部品24を、基板21上に形成された接合用の金属端子21a上に実装する際に、基板21および電子部品24の各金属端子21a,24aの少なくとも一方の表面を塑性変形させるように荷重を印加する実装方法であるが、その荷重は、基板21に対する電子部品24の位置決め後に、鉛直方向のみに印加される。
【0045】
このとき、基板21上への電子部品24の実装は、非加熱状態すなわち常温でなされる。また、基板21上への電子部品24の実装は、融材すなわちフラックスを用いない状態である非融材状態でなされる。
【0046】
このように、基板21および電子部品24の各金属端子21a,24aをオフセットさせて荷重を印加することにより、各金属端子21a,24aの塑性変形量が大きくなるため、各金属端子21a,24aによって異なる高さのばらつきにも対応でき、各金属端子21a,24a間の確実な金属接合が可能となる。
【0047】
図2(d)に示されるように、基板21上に電子部品24を実装した後に、基板21と電子部品24との隙間に毛細管現象によりアンダーフィル材31を充填する工程を有する。
【0048】
このアンダーフィル材31を充填は、熱膨張係数の著しく異なる基板21と電子部品24との実装方法において、その熱膨張係数のミスマッチに起因する熱歪に対する実装信頼性を確保するために、基板21と電子部品24との間にアンダーフィル材31を注入硬化して、機械的強度の補強を行う。
【0049】
このアンダーフィル材31は、熱硬化性樹脂すなわち熱硬化性のエポキシ材料が望ましいが、紫外線硬化型の材料でも可能である。
【0050】
電子部品(半導体デバイス)24をフリップチップ接合により樹脂基板21上に実装する場合、アンダーフィル材31の主材料となるエポキシ樹脂の弾性率は小さく熱膨張係数も大きいことから、単独では機械的強度の補強が難しいため、シリカなどのフィラーを添加し、物性値を半導体側に合せるよう調整されたものが望ましい。
【0051】
また、アンダーフィル材31の供給方法は先入れと後入れに分かれ、例えば、5mm角程度の小さな半導体デバイスの場合で、熱歪による機械的ストレスが小さく、また金バンプを用い端子数の少ないデバイスの実装にはフィラーを含まないアンダーフィル材を基板上に予め塗布しておく先入れ方法も取られるが、10mm以上の半導体デバイスの場合、熱歪による機械的ストレスが大きいため、フィラーを含有したアンダーフィル材31が使用される。
【0052】
この場合、先入れ法では、アンダーフィル材31中のフィラーが金属端子21a,24a間の金属接合部に噛み込み、接合信頼性が低下することから、電子部品24を基板21に実装した後に、その間隙にアンダーフィル材31を注入する後入れ法が望ましい。アンダーフィル材31は毛細管現象により電子部品24と基板21間に流入していく。
【0053】
そして、電子部品24と基板21間にアンダーフィル材31が供給された後、このアンダーフィル材31を150℃程度に加熱して硬化すると、電子部品24と基板21とを強固に接着して機械的補強効果を発揮する。
【0054】
このように、基板21および電子部品24の各金属端子21a,24aをそれらの中心位置から端子径の40%以上オフセットさせて荷重を印加することにより、これらの金属端子21a,24aの表面の酸化膜を破壊するのに十分な塑性変形をさせることが可能となり、このときの塑性変形に伴う端子表面の応力が固相拡散のドライビングフォースとなり、金属間結合が得られるので、また、基板21および電子部品24の各金属端子21a,24aをオフセットさせて荷重を印加することにより、各金属端子21a,24aによって異なる高さのばらつきにも対応でき、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる。
【0055】
例えば、強い活性を有する場合の問題点、地球環境保護の上でコスト高となる点、洗浄工程を必要とする点、生産効率が悪い点、制御が困難である点、コストの高い装置を必要とし汎用的でない点、接合材料が金に限られる点などを解決できる。
【0056】
また、基板21および電子部品24の各金属端子21a,24aの少なくとも一方の表面を塑性変形させるように荷重を印加することで、これらの金属端子21a,24aの表面の酸化膜を破壊するとともに、塑性変形に伴う端子表面の応力が固相拡散のドライビングフォースとなり、金属間結合が得られるので、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる。
【0057】
また、軟質はんだ合金や、錫、鉛、インジウム、インジウム合金などの低剛性金属製の金属端子21a,24aは、表面の塑性変形が容易であり、表面の酸化膜を破壊するのに適している。
【0058】
また、基板21に対する電子部品24の位置決め後の荷重印加により、金属端子21a,24aを塑性変形させる力を確実に作用させることができる。
【0059】
また、鉛直方向の一方向のみへの荷重印加であるため、金属端子21a,24a間の機械的強度の劣化や非接触または接触不良を防止できる。
【0060】
また、非加熱状態での実装により、熱歪による信頼性低下を防止できる。
【0061】
また、基板21上への電子部品24の実装が、融材すなわちフラックスを用いない非融材状態でなされるので、融材による電気的な損傷を防止できる。
【0062】
また、電子部品24の実装後に基板21と電子部品24との隙間に毛細管現象によりアンダーフィル材31を充填するので、電子部品24の実装前にアンダーフィル材を塗布する方法より、基板21および電子部品24の金属端子21a,24a間へのアンダーフィル材31の噛み込みを防止でき、高い接合信頼性を確保できる。
【0063】
また、基板21および電子部品24の少なくとも一方が、有機材料、セラミックス材料、半導体材料、これらの複合体のいずれであっても、これらの基板21および電子部品24の各金属端子21a,24a間の固相拡散による金属間結合が得られる。
【0064】
また、基板保持機構22と、位置決め機構23と、電子部品保持機構25とにより、基板21および電子部品24の各金属端子21a,24aをそれらの中心位置から金属端子径の40%以上オフセットさせて位置決めした状態で、荷重制御機構26により基板21に対し電子部品24を相対的に鉛直方向にのみ移動して荷重を印加することにより、金属端子表面の酸化膜を破壊するのに十分な塑性変形をさせることが可能となり、このときの塑性変形に伴う端子表面の応力が固相拡散のドライビングフォースとなり、金属間結合が得られるので、また、基板21および電子部品24の各金属端子21a,24aをオフセットさせて荷重を印加することにより、各金属端子21a,24aによって異なる高さのばらつきにも対応でき、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる。
【0065】
【実施例】
次に、図2に示された本発明の電子部品実装形態に対し、図3は従来の電子部品実装形態を示し、基板11上に形成された接合用の金属端子11a上に電子部品12の金属端子12aを実装する際に、これらの金属端子11a,12aが全くオフセットされていない場合であり、この場合、以下の実測データに示されるように、大きな荷重をかけても、金属端子11a,12aの表面における塑性変形量は小さい。
【0066】
一方、本発明の電子部品実装形態は、以下の実測データに示されるように、オフセット量のない従来方法と比較して、同じ荷重でも大きな塑性変形を得ることができる。
【0067】
なお、実測に用いられた基板21側の金属端子21aは、図4(a)に示されるように、ガラス板によりフラッタニング(平坦化)処理が施された接合用電極側のはんだバンプであり、基板21側の平坦度が確保された状態で、端子表面はある程度の面積を持った平面21bとなっているが、図4(b)に示されるように、平坦化処理を施さずに接合することも可能である。
【0068】
図5は、45kg(1バンプ当り112.5g)の鉛直荷重を作用させた本発明の実装方法により基板21上に電子部品24を実装した場合の、オフセット量とバンプ塑性変形量との相関を示す実測データである。
【0069】
このときの基板21側の金属端子21aは、Sn-3.0Ag−0.5Cuの金属組成で表される軟質はんだ合金であり、電子部品24側の金属端子24aは、Sn−3.5Agで表される軟質はんだ合金であり、その端子寸法が各々概ね100μm径で、電子部品24としては端子数400個のシリコンチップを用いている。
【0070】
この図5に示されたオフセット量に対するバンプ塑性変形量の関係から、50μm以上のオフセット量で塑性変形量が飽和することが分かる。
【0071】
また、図6は、オフセット量と、ダイシア強度および電気的接合性との相関を示す実測データである。荷重条件は、45×9.8Nの鉛直荷重を5分作用させ、ダイシア速度は、300μm/秒で作用させる。
【0072】
この図6に示されたオフセット量に対するダイシア強度の関係から、50μm以上のオフセット量で接合強度すなわちダイシア強度も飽和することが分かる。
【0073】
さらに、図6に示されたオフセット量に対する電気的接合性の関係から、40μm以上のオフセット量で電気的な導通は得られることが分かる。
【0074】
次に、図7乃至図14は、オフセット量を変化させた場合の、平坦化処理されたソルダバンプすなわち金属端子21aの表面の変形状態を比較する顕微鏡写真であり、図7は、オフセット量が0μmの場合であり、図8は、オフセット量が10μmの場合であり、図9は、オフセット量が20μmの場合であり、図10は、オフセット量が30μmの場合であり、図11は、オフセット量が40μmの場合であり、図12は、オフセット量が50μmの場合であり、図13は、オフセット量が60μmの場合であり、図14は、オフセット量が70μmの場合である。
【0075】
【発明の効果】
請求項1記載の発明によれば、電子部品および基板の突起状に形成された各金属端子をそれらの中心位置から端子径の40%以上オフセットさせて荷重を印加し塑性変形させることにより、各金属端子の表面の酸化膜を破壊するのに十分な塑性変形をさせることが可能となり、このときの塑性変形に伴う端子表面の応力が固相拡散のドライビングフォースとなり、金属間結合が得られるので、また、電子部品および基板の各金属端子をオフセットさせて荷重を印加することにより、金属端子によって異なる高さのばらつきにも対応でき、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる。
【0076】
請求項2記載の発明によれば、軟質はんだ合金や、錫、鉛、インジウム、インジウム合金などの低剛性金属製の金属端子は、表面の塑性変形が容易であり、表面の酸化膜を破壊するのに適している。
【0077】
請求項3記載の発明によれば、基板に対する電子部品の位置決め後の荷重印加により、金属端子を塑性変形させる力を確実に作用させることができる。
【0078】
請求項4記載の発明によれば、鉛直方向の一方向のみへの荷重印加であるため、金属端子間の機械的強度の劣化や非接触または接触不良を防止できる。
【0079】
請求項5記載の発明によれば、非加熱状態での実装により、熱歪による信頼性低下を防止できる。
【0080】
請求項6記載の発明によれば、基板上への電子部品の実装が非融材状態でなされるので、融材による電気的な損傷を防止できる。
【0081】
請求項7記載の発明によれば、電子部品実装後に電子部品と基板との隙間に毛細管現象によりアンダーフィル材を充填するので、電子部品実装前にアンダーフィル材を塗布する方法より、電子部品と基板の金属端子間へのアンダーフィル材の噛み込みを防止でき、高い接合信頼性を確保できる。
【0082】
請求項8記載の発明によれば、電子部品および基板の少なくとも一方が、有機材料、セラミックス材料、半導体材料、これらの複合体のいずれであっても、これらの電子部品および基板の各金属端子間の固相拡散による金属間結合が得られる。
【0083】
請求項9記載の発明によれば、電子部品保持機構と、基板保持機構と、位置決め機構とにより、電子部品および基板の突起状に形成された各金属端子をそれらの中心位置から金属端子径の40%以上オフセットさせて位置決めした状態で、荷重制御機構により基板に対し電子部品を相対的に鉛直方向にのみ移動して荷重を印加し塑性変形させることにより、各金属端子表面の酸化膜を破壊するのに十分な塑性変形をさせることが可能となり、このときの塑性変形に伴う端子表面の応力が固相拡散のドライビングフォースとなり、金属間結合が得られるので、また、電子部品および基板の各金属端子をオフセットさせて荷重を印加することにより、金属端子によって異なる高さのばらつきにも対応でき、従来の突起電極の変形による実装方法、超音波振動による固相拡散方法、エネルギ波照射による表面活性化処理方法が抱えていた種々の問題を解決できる。
【図面の簡単な説明】
【図1】 本発明に係る電子部品の実装装置の一実施の形態を示す正面図である。
【図2】 本発明に係る電子部品の実装方法の一実施の形態を示すものであり、(a)は基板および電子部品の各金属端子をオフセットさせて位置決めした状態の平断面図、(b)はその側面図、(c)は各金属端子を金属接合した状態の側面図、(d)は基板と電子部品との隙間にアンダーフィル材を充填した状態の断面図である。
【図3】 従来の電子部品の実装方法を示すものであり、(a)は基板および電子部品の各金属端子を位置決めした状態の平断面図、(b)はその側面図、(c)は各金属端子を金属接合した状態の側面図である。
【図4】 本発明に係る電子部品の実装方法における金属端子間のオフセット量を示す側面図であり、(a)は平坦化処理された金属端子の場合、(b)は平坦化処理されない金属端子の場合である。
【図5】 同上オフセット量とバンプ塑性変形量との相関を示す実測データのグラフである。
【図6】 同上オフセット量と、ダイシア強度および電気的接合性との相関を示す実測データのグラフである。
【図7】 同上オフセット量が0μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【図8】 同上オフセット量が10μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【図9】 同上オフセット量が20μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【図10】 同上オフセット量が30μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【図11】 同上オフセット量が40μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【図12】 同上オフセット量が50μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【図13】 同上オフセット量が60μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【図14】 同上オフセット量が70μmの場合の、ソルダバンプの変形状態を示す顕微鏡写真である。
【符号の説明】
21 基板
21a 金属端子
22 基板保持機構
23 位置決め機構
24 電子部品
24a 金属端子
25 電子部品保持機構
26 荷重制御機構
31 アンダーフィル材[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component mounting method for bonding an electronic component onto a substrate and a mounting apparatus for the same.
[0002]
[Prior art]
Conventionally, as a method of mounting an electronic component on a substrate, a solder paste made of solder powder and a flux (flux) is transferred onto an electrode of the substrate by a screen printer, and the terminals of the electronic component are soldered by a mounter. After mounting on the electrode of the substrate coated with the paste, heating in a reflow furnace, melting the solder paste, and electrically and mechanically bonding between the terminal of the electronic component and the electrode of the substrate, It is still used for manufacturing electrical and electronic equipment products.
[0003]
This heating mounting method has problems of electrical damage due to the melting material and reduced reliability due to thermal strain because the joints have become finer as electronic devices and semiconductor devices become smaller and more functional. ing.
[0004]
Based on this background, new mounting methods are being studied.
[0005]
For example, there is a mounting method in which the contact area between the protruding electrode and the mounting pad is deformed so as to expand from a point to a surface, and then the sealing resin is cured and bonded (for example, see Patent Document 1).
[0006]
In addition, there is a mounting method in which gold-gold bonding, gold-aluminum bonding, or solder bonding is performed by solid-phase diffusion using ultrasonic vibration or ultrasonic vibration and heating without using a melting material (see, for example, Patent Document 2).
[0007]
Furthermore, there is a mounting method in which bonding surfaces are activated by energy wave irradiation and then bonded at normal temperature (see, for example, Patent Document 3).
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-97816 (page 3-4, FIG. 1)
[0009]
[Patent Document 2]
Japanese Patent Laid-Open No. 10-335373 (page 3-4, FIG. 1)
[0010]
[Patent Document 3]
JP 2001-351892 A (page 3-4, FIG. 1)
[0011]
[Problems to be solved by the invention]
The mounting method developed in place of the conventional general-purpose mounting method using a reflow furnace has the following problems.
[0012]
In the case of the protruding electrode described in
[0013]
Further, as described in the example of
[0014]
Basically, the mounting method of
[0015]
Furthermore, application to joining of soft solder alloy or the like is impossible because the oxide film on the metal surface cannot be removed.
[0016]
Next, in the mounting of electronic components using ultrasonic vibration described in Patent Document 2, solder bonding is realized without using a melting material. This is a method of solid phase diffusion.
[0017]
However, this method requires heating near or above the melting point of the joining member, and the problem of thermal strain is not solved.
[0018]
Furthermore, miniaturization of the junction terminal part and reduction of the dielectric constant of the semiconductor device make the mechanical strength of the terminal part fragile, so that damage to the terminal part due to ultrasonic vibration is in danger.
[0019]
Next, the method described in
[0020]
However, since this method basically does not plastically deform the electrode portion, the terminal surface provided on the electronic component and the terminal surface on the substrate side are smooth and Small variation in height It requires state and its control is extremely difficult.
[0021]
Furthermore, energy wave irradiation requires a high-cost apparatus from the viewpoint of using a vacuum processing technique, and is not versatile.
[0022]
Further, the bonding material is not limited to gold when not heated, and heating is required for bonding with copper. Furthermore, it cannot be applied to soft solder alloys.
[0023]
The present invention has been made in view of these points, and has various problems associated with conventional mounting methods by deformation of protruding electrodes, solid-phase diffusion methods by ultrasonic vibration, and surface activation treatment methods by energy wave irradiation. It is an object of the present invention to provide an electronic component mounting method and a mounting apparatus capable of solving the problem.
[0024]
[Means for Solving the Problems]
The invention described in
[0025]
Contract Claim 2 The invention described in
[0026]
[0027]
Claim 4 The invention described in
[0028]
Claim 5 The invention described in
[0029]
Claim 6 The invention described in
[0030]
Claim 7 The invention described in
[0031]
[0032]
Claim 9 The electronic component holding mechanism for holding the electronic component, the substrate holding mechanism for holding the substrate on which the electronic component is mounted, and the projection of the electronic component are formed. An oxide film can be formed on the surface Metal terminal and board Projecting Been formed An oxide film can be formed on the surface Positioning mechanism for positioning metal terminals by offsetting the terminal position of the electronic component with respect to the terminal position on the substrate by 40% or more of the diameter of the metal terminal, and moving the electronic component relative to the substrate only in the vertical direction And applying a load between the metal terminal of the electronic component and the metal terminal of the substrate and controlling the load to connect the metal terminal of the electronic component and the metal terminal of the substrate. Plastically deformed An electronic component mounting apparatus including a load control mechanism for metal bonding, and includes an electronic component holding mechanism, a substrate holding mechanism, and a positioning mechanism. Formed in a protruding shape With each metal terminal positioned and offset by 40% or more of the metal terminal diameter from the center position, the load is controlled by moving the electronic component relative to the board only in the vertical direction. Plastic deformation By each Since it is possible to make enough plastic deformation to destroy the oxide film on the metal terminal surface, the stress on the terminal surface accompanying the plastic deformation at this time becomes the driving force of solid phase diffusion, and the intermetallic bond is obtained, In addition, by applying a load by offsetting each metal terminal of the electronic component and the substrate, it is possible to cope with variations in height that differ depending on the metal terminal, a conventional mounting method by deformation of the protruding electrode, and a solid phase by ultrasonic vibration. Various problems that the diffusion method and the surface activation treatment method by energy wave irradiation have can be solved.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to one embodiment shown in FIGS.
[0034]
FIG. 1 shows an electronic component mounting apparatus, in which a substrate holding mechanism 22 for holding a
[0035]
An electronic component holding mechanism 25 that holds the
[0036]
As shown in FIG. 2A, the positioning mechanism 23 includes a
[0037]
As shown in FIGS. 2B to 2C, the load control mechanism 26 moves the
[0038]
At least one of the
[0039]
The
[0040]
Further, the
[0041]
Next, an electronic component mounting method performed using such an electronic component mounting apparatus will be described.
[0042]
As shown in FIGS. 2A and 2B, when the
[0043]
After such positioning of the
[0044]
That is, in this mounting method, when mounting the
[0045]
At this time, the
[0046]
In this way, by applying a load by offsetting the
[0047]
As shown in FIG. 2D, after the
[0048]
The filling of the underfill material 31 is performed in the mounting method of the
[0049]
The underfill material 31 is preferably a thermosetting resin, that is, a thermosetting epoxy material, but may be an ultraviolet curable material.
[0050]
When the electronic component (semiconductor device) 24 is mounted on the
[0051]
Also, the supply method of the underfill material 31 is divided into first-in and last-in, for example, in the case of a small semiconductor device of about 5 mm square, a mechanical stress due to thermal strain is small, and a device with a small number of terminals using gold bumps In mounting, an underfill material that does not include a filler is applied in advance on the substrate. However, in the case of a semiconductor device of 10 mm or more, since mechanical stress due to thermal strain is large, a filler is included. An underfill material 31 is used.
[0052]
In this case, in the first-in method, the filler in the underfill material 31 bites into the metal joint between the
[0053]
Then, after the underfill material 31 is supplied between the
[0054]
In this way, by applying a load by offsetting the
[0055]
For example, there are problems with strong activity, high costs for protecting the global environment, points that require a cleaning process, poor production efficiency, difficult control, and high cost equipment It is possible to solve the problems that are not universal and the bonding material is limited to gold.
[0056]
Further, by applying a load so as to plastically deform at least one surface of each of the
[0057]
The
[0058]
In addition, by applying a load after positioning the
[0059]
Further, since the load is applied only in one direction in the vertical direction, it is possible to prevent deterioration of the mechanical strength between the
[0060]
In addition, reliability reduction due to thermal strain can be prevented by mounting in an unheated state.
[0061]
In addition, since the
[0062]
In addition, since the underfill material 31 is filled in the gap between the
[0063]
Further, even if at least one of the
[0064]
Further, the substrate holding mechanism 22, the positioning mechanism 23, and the electronic component holding mechanism 25 are used to offset the
[0065]
【Example】
Next, in contrast to the electronic component mounting form of the present invention shown in FIG. 2, FIG. 3 shows a conventional electronic component mounting form in which the
[0066]
On the other hand, as shown in the following actual measurement data, the electronic component mounting form of the present invention can obtain large plastic deformation even with the same load as compared with the conventional method without an offset amount.
[0067]
The
[0068]
Figure 5 shows 45 kg (per bump) 112.5 This is actual measurement data showing the correlation between the offset amount and the bump plastic deformation amount when the
[0069]
At this time, the
[0070]
From the relationship between the bump plastic deformation amount and the offset amount shown in FIG. 5, it can be seen that the plastic deformation amount is saturated at an offset amount of 50 μm or more.
[0071]
Moreover, FIG. 6 is actual measurement data showing the correlation between the offset amount, the dichroic strength, and the electrical jointability. As for the load condition, a vertical load of 45 × 9.8 N is applied for 5 minutes, and the die shear speed is applied at 300 μm / second.
[0072]
It can be seen from the relationship of the dyshear strength with respect to the offset amount shown in FIG.
[0073]
Furthermore, it can be seen from the relationship of the electrical connection property to the offset amount shown in FIG. 6 that electrical conduction can be obtained with an offset amount of 40 μm or more.
[0074]
Next, FIG. 7 to FIG. 14 are micrographs for comparing the deformation state of the surface of the solder bumps, that is, the
[0075]
【The invention's effect】
According to the first aspect of the present invention, the electronic component and the substrate Formed in a protruding shape Apply load by offsetting each metal terminal from their center position by 40% or more of the terminal diameter Plastic deformation By each It is possible to make enough plastic deformation to destroy the oxide film on the surface of the metal terminal, and the stress on the terminal surface accompanying the plastic deformation at this time becomes the driving force of solid phase diffusion, and the intermetallic bond is obtained. In addition, by applying a load by offsetting each metal terminal of the electronic component and the substrate, it is possible to cope with variations in height that vary depending on the metal terminal, and the conventional mounting method by deformation of the protruding electrode and fixation by ultrasonic vibration. Various problems that the phase diffusion method and the surface activation treatment method by energy wave irradiation have can be solved.
[0076]
Contract Claim 2 According to the described invention, a soft solder alloy or a metal terminal made of a low-rigidity metal such as tin, lead, indium, or an indium alloy is easily deformable on the surface and is suitable for destroying the oxide film on the surface. ing.
[0077]
[0078]
Claim 4 According to the described invention, since the load is applied only in one direction in the vertical direction, it is possible to prevent deterioration of mechanical strength between the metal terminals, non-contact or poor contact.
[0079]
Claim 5 According to the described invention, a decrease in reliability due to thermal strain can be prevented by mounting in a non-heated state.
[0080]
Claim 6 According to the described invention, since the electronic component is mounted on the substrate in a non-melting material state, electrical damage due to the melting material can be prevented.
[0081]
Claim 7 According to the described invention, since the underfill material is filled in the gap between the electronic component and the substrate by capillary action after the electronic component is mounted, the metal of the electronic component and the substrate can be obtained by the method of applying the underfill material before mounting the electronic component. The underfill material can be prevented from biting between the terminals, and high bonding reliability can be secured.
[0082]
[0083]
Claim 9 According to the described invention, the electronic component holding mechanism, the substrate holding mechanism, and the positioning mechanism can Formed in a protruding shape With each metal terminal positioned and offset by 40% or more of the metal terminal diameter from the center position, the load is controlled by moving the electronic component relative to the board only in the vertical direction. Plastic deformation By each Since it is possible to make enough plastic deformation to destroy the oxide film on the metal terminal surface, the stress on the terminal surface accompanying the plastic deformation at this time becomes the driving force of solid phase diffusion, and the intermetallic bond is obtained, In addition, by applying a load by offsetting each metal terminal of the electronic component and the substrate, it is possible to cope with variations in height that differ depending on the metal terminal, a conventional mounting method by deformation of the protruding electrode, and a solid phase by ultrasonic vibration. Various problems that the diffusion method and the surface activation treatment method by energy wave irradiation have can be solved.
[Brief description of the drawings]
FIG. 1 is a front view showing an embodiment of an electronic component mounting apparatus according to the present invention.
2A and 2B show an embodiment of a method for mounting an electronic component according to the present invention, in which FIG. 2A is a plan sectional view showing a state in which the metal terminals of the substrate and the electronic component are offset and positioned; ) Is a side view thereof, (c) is a side view of a state where each metal terminal is metal-bonded, and (d) is a cross-sectional view of a state where an underfill material is filled in a gap between a substrate and an electronic component.
3A and 3B show a conventional electronic component mounting method, in which FIG. 3A is a plan sectional view showing a state in which the metal terminals of the substrate and the electronic component are positioned, FIG. 3B is a side view thereof, and FIG. It is a side view in the state where each metal terminal was metal-joined.
4A and 4B are side views showing offset amounts between metal terminals in the electronic component mounting method according to the present invention, in which FIG. 4A is a metal terminal that has been flattened and FIG. 4B is a metal that is not flattened. This is the case with terminals.
FIG. 5 is a graph of measured data showing the correlation between the offset amount and the bump plastic deformation amount.
FIG. 6 is a graph of actual measurement data showing the correlation between the offset amount, the dichroic strength, and the electrical jointability.
FIG. 7 is a photomicrograph showing the deformation state of the solder bump when the offset amount is 0 μm.
FIG. 8 is a photomicrograph showing the deformation state of the solder bump when the offset amount is 10 μm.
FIG. 9 is a photomicrograph showing the deformation state of the solder bump when the offset amount is 20 μm.
FIG. 10 is a micrograph showing a deformation state of a solder bump when the offset amount is 30 μm.
FIG. 11 is a photomicrograph showing the deformation state of the solder bump when the offset amount is 40 μm.
FIG. 12 is a micrograph showing a deformation state of a solder bump when the offset amount is 50 μm.
FIG. 13 is a photomicrograph showing the deformation state of the solder bump when the offset amount is 60 μm.
FIG. 14 is a micrograph showing a deformation state of a solder bump when the offset amount is 70 μm.
[Explanation of symbols]
21 Board
21a Metal terminal
22 Board holding mechanism
23 Positioning mechanism
24 electronic components
24a Metal terminal
25 Electronic component holding mechanism
26 Load control mechanism
31 Underfill material
Claims (9)
電子部品および基板の各金属端子を塑性変形させて金属接合する
ことを特徴とする電子部品の実装方法。An electronic component having a metal terminal oxide film formed on the surface in the projection shape can be formed, when mounting on a metal terminal for bonding the oxide film on the surface formed with the protrusion shape on the substrate can be formed Applying a load by offsetting the terminal position of the electronic component with respect to the terminal position on the substrate by 40% or more of the terminal diameter ,
A method for mounting an electronic component, wherein the metal terminals of the electronic component and the substrate are plastically deformed to perform metal bonding .
軟質はんだ合金と、錫、鉛、インジウム、インジウム合金などの低剛性金属との中の少なくともいずれかから選択された
ことを特徴とする請求項1記載の電子部品の実装方法。At least one of the electronic parts and each metal terminal of the substrate is
And the soft solder alloy, tin, lead, indium, mounting method of the electronic component of claim 1 Symbol mounting, characterized in that it is selected from at least one among the low-rigidity metal such as indium alloy.
ことを特徴とする請求項1または2記載の電子部品の実装方法。Electronic part mounting method according to claim 1 or 2, wherein the applying a load after the positioning of the electronic component to the substrate.
ことを特徴とする請求項1乃至3のいずれか記載の電子部品の実装方法。Load, electronic part mounting method according to any one of claims 1 to 3, characterized in that it is applied only in the vertical direction.
ことを特徴とする請求項1乃至4のいずれか記載の電子部品の実装方法。The electronic component mounting method according to any one of claims 1 to 4 , wherein the electronic component is mounted on the substrate in an unheated state.
ことを特徴とする請求項1乃至5のいずれか記載の電子部品の実装方法。The electronic component mounting method according to any one of claims 1 to 5 , wherein the electronic component is mounted on the substrate in a non-melting material state.
ことを特徴とする請求項1乃至6のいずれか記載の電子部品の実装方法。The electronic component mounting method according to any one of claims 1 to 6 , further comprising a step of filling an underfill material in a gap between the electronic component and the substrate by a capillary phenomenon after mounting the electronic component on the substrate. .
ことを特徴とする請求項1乃至7のいずれか記載の電子部品の実装方法。The electronic component and at least one of the substrates, organic material, ceramic material, semiconductor material, an electronic component according to any one of claims 1 to 7, characterized in that it is selected from at least one among these complexes Implementation method.
電子部品を搭載する基板を保持する基板保持機構と、
電子部品の突起状に形成された表面に酸化膜が形成され得る金属端子と基板に突起状に形成された表面に酸化膜が形成され得る金属端子とを、基板上の端子位置に対して電子部品の端子位置をその金属端子径の40%以上オフセットさせて位置決めする位置決め機構と、
基板に対し電子部品を相対的に鉛直方向にのみ移動して電子部品の金属端子と基板の金属端子との間に荷重を印加するとともにその荷重を制御して電子部品の金属端子と基板の金属端子とを塑性変形させて金属接合する荷重制御機構と
を具備したことを特徴とする電子部品の実装装置。An electronic component holding mechanism for holding the electronic component;
A substrate holding mechanism for holding a substrate on which electronic components are mounted;
And a metal terminal electronic component oxide film formed on the surface in the protruding a projection shape formed surface to the metal terminal and the substrate having an oxide film may be formed of may be formed, electrons to the terminal position on the substrate A positioning mechanism for positioning the terminal position of the component by offsetting 40% or more of its metal terminal diameter;
The electronic component is moved relative to the substrate only in the vertical direction to apply a load between the metal terminal of the electronic component and the metal terminal of the substrate, and the load is controlled to control the load. An electronic component mounting apparatus comprising: a load control mechanism that plastically deforms a terminal to perform metal bonding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090700A JP4043391B2 (en) | 2003-03-28 | 2003-03-28 | Electronic component mounting method and mounting apparatus therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090700A JP4043391B2 (en) | 2003-03-28 | 2003-03-28 | Electronic component mounting method and mounting apparatus therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004297003A JP2004297003A (en) | 2004-10-21 |
JP4043391B2 true JP4043391B2 (en) | 2008-02-06 |
Family
ID=33404253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003090700A Expired - Fee Related JP4043391B2 (en) | 2003-03-28 | 2003-03-28 | Electronic component mounting method and mounting apparatus therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4043391B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154601A (en) | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | Mounting method of electronic component, electronic component mounting body and manufacturing method therefor |
-
2003
- 2003-03-28 JP JP2003090700A patent/JP4043391B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004297003A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100555354B1 (en) | A method of coupling singulated chip to a substrate package, fluxless flip chip interconnection and a method of forming contact points on chip | |
US6646355B2 (en) | Structure comprising beam leads bonded with electrically conductive adhesive | |
US6981317B1 (en) | Method and device for mounting electronic component on circuit board | |
EP1374297B1 (en) | Flip chip interconnection using no-clean flux | |
US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
JP4901933B2 (en) | Manufacturing method of semiconductor device | |
KR20100128275A (en) | Thermal mechanical flip chip die bonding | |
JP3381601B2 (en) | How to mount electronic components with bumps | |
JP2007019360A (en) | Mounting method of electric component | |
JP2007044754A (en) | Metal plate joining method | |
JP2001332583A (en) | Method of mounting semiconductor chip | |
KR20020044577A (en) | Advanced flip-chip join package | |
JP2009099669A (en) | Mounting structure of electronic component, and mounting method thereof | |
JPH1126922A (en) | Method for mounting chip | |
JP2009009994A (en) | Semiconductor device, and manufacturing method thereof | |
JP3998484B2 (en) | How to connect electronic components | |
JP2005116612A (en) | Flip chip packaging method and electronic circuit device using the same | |
JP5560713B2 (en) | Electronic component mounting method, etc. | |
JP4043391B2 (en) | Electronic component mounting method and mounting apparatus therefor | |
JP2005116596A (en) | Bonding method | |
JP2011187635A (en) | Semiconductor device, and method of manufacturing the same | |
JP2003297874A (en) | Connection structure and connection method for electronic component | |
JPWO2003001586A1 (en) | Mounting method and device | |
JP2014082526A (en) | Method for manufacturing electronic apparatus | |
JP2002016104A (en) | Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071113 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |