JP4040377B2 - Method for manufacturing liquid crystal display device - Google Patents

Method for manufacturing liquid crystal display device Download PDF

Info

Publication number
JP4040377B2
JP4040377B2 JP2002206367A JP2002206367A JP4040377B2 JP 4040377 B2 JP4040377 B2 JP 4040377B2 JP 2002206367 A JP2002206367 A JP 2002206367A JP 2002206367 A JP2002206367 A JP 2002206367A JP 4040377 B2 JP4040377 B2 JP 4040377B2
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
phase
temperature
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002206367A
Other languages
Japanese (ja)
Other versions
JP2003098529A (en
Inventor
吉晴 平形
哲二 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002206367A priority Critical patent/JP4040377B2/en
Publication of JP2003098529A publication Critical patent/JP2003098529A/en
Application granted granted Critical
Publication of JP4040377B2 publication Critical patent/JP4040377B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method for monostabilizing a state so as to eliminate an alignment defect by solving a problem of appearance of the alignment defect subsequent to monostabilization, for example, the alignment defect resulting in appearance of two states in a case of no voltage application, inherent in a conventional monostabilization method. SOLUTION: The method for solving the problem comprises applying a first voltage to a liquid crystal from a temperature of a chiral nematic phase state or of an isotropic phase state as shown in the figure 1 and applying a second voltage with polarity reverse of, and with a magnitude identical to, the first voltage to the liquid crystal at a temperature higher than that to start a phase transition between the chiral nematic phase and a chiral smectic phase, for example, a chiral smectic C phase in carrying out monostabilization treatment.

Description

【0001】
【発明の属する分野】
本発明は、液晶表示装置の作製方法に関する。より詳細にはスメクティック相を有する液晶、例えば強誘電性液晶を用いた液晶表示装置の作製方法に関する。
【0002】
【従来の技術】
液晶表示装置は、薄型、軽量で低消費電力駆動が可能であるという利点から、フラットパネルディスプレイとしての需要が伸びてきている。これまで、ネマティック液晶を利用したTNモードを採用したアクティブマトリックス型の液晶表示装置では視野角の狭さと応答速度の遅さという問題があった。
【0003】
近年、視野角の問題に対しては、観測者が表示を見たときに、広範囲に同じ屈折率の媒体をとうして映像を観察するように調整するフィルムを付加し、階調反転や色ズレ等の視野角特性の改善を図ったり、液晶の配向方向を複数分割して視野特性を改善する等の方法が実用化され、効果を上げている。
【0004】
しかしながら、ネマティック液晶の応答速度に関しては十分な特性が得られていない。液晶材料の粘性等の見直しにより十数ms程度までの改善が図られているが、まだ動画等への応用には改良を要する。
【0005】
ネマティック液晶より応答速度の速い液晶モードとして、クラーク及びラガーヴァルにより提案された強誘電性液晶(Ferroelectric Liquid Crystal:FLC)を用いた液晶表示装置(特開昭56-107216)がある。このFLCは図12(A)に示すように液晶分子201の長軸方向に垂直な自発分極202を有しており、この自発分極が応答に寄与するため、誘電率異方性を利用しているネマティック液晶よりも一桁から二桁応答速度が速いことが知られている。
【0006】
さらに、FLCは電圧の印加によって仮想的なコーン上を運動することから面内運動が可能となる。したがって視野角特性においても、IPS(In Plane Switching)モードと同様に、特別な工程の追加や、フィルム等の付加物を用いなくても良好な特性が得られる。
【0007】
このFLCをディスプレイとして応用する場合、2枚の基板の間隔を薄くすることにより、基板間のFLC分子は基板の上側から見たとき、コーンの左右どちらかに安定状態をもつ性質、つまり双安定性を利用して表面安定化強誘電性液晶(Surface Stabilized FLC:SSFLC)ディスプレイとして使用できる。このときのFLC分子のポテンシャルエネルギーは横軸をc-ダイレクター203の方位角Ψ204とすると図12(B)のようになる。このように、2箇所でポテンシャルエネルギーが最小値を持つので2つの安定状態、つまり双安定状態をとる。
【0008】
しかしながら、この双安定状態では2状態間でのスイッチングしか行えないので片方の安定状態に偏光子を合わせ、それに垂直に検光子を置いたときの電圧に対する透過光は白黒の2値表示しか行うことができず、中間調の表示が困難という問題があった。
【0009】
この問題を解決する方法として2つの方法が報告されている。例えば駆動方法を変える方法で、画素面積分割階調、時分割階調など、あるいはこれらの組み合わせによるデジタル階調表示法の方法である。
【0010】
デジタル階調表示による方法は、グレー表示における強誘電性あるいは反強誘電性液晶材料の温度変化による光学特性の変化の影響を受け難い駆動方式といえる。画素面積分割階調方式では、重みをつけ分割した面積からなる画素電極を選択することにより階調を実現するためであり、時分割階調方式では重みをつけて画素を通過する光の時間を制御するためである。
【0011】
しかし、この反面、画素面積分割階調方式では、1画素を複数の領域に分けるため制御する回路や占有面積が増加する。このため実現できる階調数に限界があり、高精細化が困難でもある。時分割階調方式では、光を透過させる時間を変化させて階調を得るため、1枚の映像を表示する時間内に、複数のサブフレームを用意し制御する必要がある。このため映像を制御するための周辺回路は高速に動作することが要求される。
【0012】
デジタル駆動方式では、どちらの方法においても映像を分割するための複雑なハードウェアやソフトウェアが必要となり、回路の増加、動作周波数の高速化が要求され、消費電力の増加となるだけでなくコストの増加につながる。
【0013】
もう1つの方法は単安定性のFLCを用いることである。この方法の1つに相系列が、等方‐キラルネマティック相‐キラルスメクティックC相を示すFLCを用いる方法が報告されている。図13はこのFLCの相系列と液晶分子の配向との関係を示したものである。この液晶では図13に示すように等方相211またはキラルネマティック相212からキラルスメクティックC相213へと冷却させると、電圧無印加時ではキラルスメクティックC相へ転移すると層構造が形成されると同時にFLC分子が傾く。そのとき層の法線214、215はラビング方向216に対し左右対称の二つの状態をとり、FLC分子217はラビング方向から左右わずかに傾いたところで安定状態となる。一方、少なくともキラルネマティック相からキラルスメクティックC相へと相転移をするときに図14に示すような直流電圧を印加する単安定化処理を施すことによって一様配向が得られ、層の法線218は1方向に向き、FLC分子219は安定方向がほぼラビング方向216となる単安定性を示す。このように、少なくともキラルネマティック相からキラルスメクティックC相への相転移において直流電圧を印加しながら冷却し、単安定化する処理の方法は特開2001−81466に記載されている。
【0014】
このような単安定FLCモードは、FLC分子のポテンシャルエネルギーが図15に示すように安定状態が1つしかないので、単安定化処理時の直流電圧と逆極性の電圧を印加すると液晶分子は傾き、電圧を除去すると元の安定状態へ戻る。この傾き角は印加電圧の強度により制御できるのでアナログ階調が可能である。一方、単安定化処理方向に電圧を印加するとコーンのほぼ端が安定状態なので液晶分子はほとんど動くことはない。
【0015】
したがってFLC分子の単安定方向に偏光子を合わせ、これに垂直な方向に検光子を置いた状態での電圧-透過率特性は図16に示すような片方の極性では暗状態を示し、逆の極性では印加電圧の大きさに応じて透過光強度が大きくなるHalf-V字型の曲線となる。このようなHalf-V字型の単安定FLCモードはCDR(Continuous Director Rotation)-FLCモードと言われている。
【0016】
このCDR-FLCモードは広視野角で高速応答を有する液晶表示装置となることが期待されている。また、高速応答という利点を活かしてカラー表示方式の一つである、人間の目が感知できない程度の時間間隔で、R、G、Bを順次点滅させる時間混合法を用いたフィールドシーケンシャル方式での応用も期待されている。
【0017】
この方式はグレー表示等の階調表示を実現する場合、デジタル階調表示方式に比べて、強誘電性あるいは反強誘電性液晶材料の温度変化による光学特性の変化の影響を受け易い欠点はあるが、構成が簡単となり回路規模が小さくできることや、映像データの加工も簡単で、比較的高精細の表示装置が安価にできるという特徴がある。
【0018】
さらに、Half-V字形の電気光学応答特性を利用し、映像表示期間と黒表示期間を繰り返し表示することにより、動画表示をする場合に動画ボケといわれる移動するものの輪郭が不明瞭になる不具合に対して有効である。従来の液晶の表示パネルが次のフレームの表示サイクルまで同一の映像をホールドしているのに対して、この方式では、映像の表示の間に黒が表示され前の表示がリセットされるためである。
【0019】
このため、表示のちらつきを抑えるために、この方式では少なくても2倍程度の周波数で動かす必要がある。通常1フレームを16.6msで表示するとすると、この方式では、映像表示に8.3msのサブフレームと、黒表示に8.3msのサブフレームで動かすとよい。
【0020】
つまり、液晶の応答速度は、画素への書き込み時間も考慮すると4ms以下、より好ましくは1ms以下が必要となる。これは、現在のネマティック系の液晶材料での実現は困難である。
【0021】
【発明が解決しようとする課題】
高精細化を含めて、動画に対する対応を考えた場合、上記のHalf−V字特性を利用することが望ましい。これを実現するためには配向制御の難しい自発分極を有する液晶材料を、欠陥なく均一に配向させ、かつ単安定化する必要がある。
【0022】
しかしながら、単安定化をするときに液晶に直流電圧を加えると、配向膜と液晶の界面に電荷が蓄積されて、液晶の配向に悪影響を及ぼす。とくに、FLCなどの自発分極を有する液晶は、電荷の蓄積による配向への影響が大きい。
【0023】
したがって、図14に示すような従来の単安定化方法では単安定化後に配向不良、例えば図13に示す電圧無印加時の二つの状態が出現する配向不良が出現してしまうという問題がある。本発明は上記問題を解決するものであり、配向不良をなくす単安定化方法を提供することを目的とする。
【0024】
【課題を解決するための手段】
上記問題を解決するために本発明は、単安定化処理を行う際、図1に示すようにキラルネマティック相または等方相から第1の電圧を印加し、キラルネマティック相とキラルスメクティック相、例えばキラルスメクティックC相との相転移を開始する温度より高い温度で第1の電圧とは逆極性で大きさの等しい第2の電圧を印加することを特徴としている。
【0025】
つまり、本発明は以下の構成を有する。
【0026】
キラルスメクティック相を有する液晶を注入後、前記液晶に電圧を印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法において、キラルネマティック相-キラルスメクティック相転移を開始する温度より高い温度において第1の電圧を印加し、その後前記第1の電圧を前記第1の電圧と異なる極性の第2の電圧を印加し、前記第2の電圧を印加したままキラルスメクティック相を示す温度まで冷却することを特徴とする液晶表示装置の作製方法。
【0027】
キラルスメクティックC相を有する液晶を注入後、前記液晶に電圧を印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法において、キラルネマティック相-キラルスメクティックC相転移を開始する温度より高い温度において第1の電圧を印加し、その後前記第1の電圧を前記第1の電圧と異なる極性の第2の電圧を印加し、前記第2の電圧を印加したままキラルスメクティックC相を示す温度まで冷却することを特徴とする液晶表示装置の作製方法。
【0028】
相系列が高温側から等方相-キラルネマティック相-キラルスメクティックC相を有する液晶を用い、キラルネマティック相-キラルスメクティックC相転移を開始する温度より高い温度において第1の電圧を印加し、その後前記第1の電圧を前記第1の電圧と異なる極性の第2の電圧を印加し、前記第2の電圧を印加したままキラルスメクティックC相を示す温度まで冷却することを特徴とする液晶表示装置の作製方法。
【0029】
キラルスメクティック相を有する液晶を注入後、前記液晶に電圧を印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法において、等方相もしくはキラルネマティック相を示す温度で第1の電圧を印加しながら前記液晶を冷却し始め、キラルネマティック相-キラルスメクティック相転移を開始する温度より高い温度で前記第1の電圧を前記第1の電圧と異なる極性の第2の電圧を印加し、キラルスメクティック相を示す温度まで冷却することを特徴とする液晶表示装置の作製方法。
【0030】
キラルスメクティックC相を有する液晶を注入後、前記液晶に電圧を印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法において、等方相もしくはキラルネマティック相を示す温度で第1の電圧を印加しながら前記液晶を冷却し始め、キラルネマティック相-キラルスメクティックC相転移を開始する温度より高い温度で前記第1の電圧を前記第1の電圧と異なる極性の第2の電圧を印加し、キラルスメクティックC相を示す温度まで冷却することを特徴とする液晶表示装置の作製方法。
【0031】
相系列が高温側から等方相-キラルネマティック相-キラルスメクティックC相を有する液晶を用い、等方相もしくはキラルネマティック相を示す温度で第1の電圧を印加しながら前記液晶を冷却し始め、キラルネマティック相-キラルスメクティックC相転移を開始する温度より高い温度で前記第1の電圧を前記第1の電圧と異なる極性の第2の電圧を印加し、キラルスメクティックC相を示す温度まで冷却することを特徴とする液晶表示装置の作製方法。
【0032】
前記各構成において、前記第1の電圧と前記第2の電圧とは直流電圧であることを特徴とする液晶表示装置の作製方法。
【0033】
前記各構成において、前記第1の電圧と前記第2の電圧の絶対値は、電圧-透過率特性において透過率の最大値の50%以上となる電圧値であることを特徴とする液晶表示装置の作製方法。
【0034】
前記各構成において、前記第1の電圧と前記第2の電圧の絶対値は、電圧-透過率特性において透過率の最大値の90%以上となる電圧値であることを特徴とする液晶表示装置の作製方法。
【0035】
前記各構成において、少なくとも前記キラルスメクティック相または前記キラルスメクティックC相への相転移が終了した後に、前記第2の電圧の絶対値を小さくすることを特徴とする液晶表示装置の作製方法。
【0036】
前記各構成において、少なくとも前記相転移が終了する温度から室温に冷却するまでに前記第2の電圧の絶対値を零にすることを特徴とする液晶表示装置の作製方法。
【0037】
前記各構成において、前記液晶表示装置は、マトリクス状に配置された画素電極と、前記画素電極に接続するトランジスタと、前記画素電極と前記液晶を介して配置された共通電極とを有し、前記画素電極と前記共通電極の間にて前記第1の電圧及び前記第2の電圧を付与することを特徴とする液晶表示装置の作製方法。
【0038】
この結果、液晶中の電荷の偏りをなくすことができ、良好な配向を得ることができる。
【0039】
以上に示す本発明について、以下に示す実施例、実施形態にて詳細に説明する。なお、実施例、実施形態は適宜に組み合わせることが可能である。
【発明の実施形態】
以下に本発明の実施形態の例を示す。
【0040】
対向基板には遮光膜が形成されており、遮光膜上に透明導電膜が形成されている。透明導電膜は酸化インジウム錫(ITO)膜を用いることができる。
【0041】
アクティブマトリクス基板と対向基板とに配向膜を形成し、配向処理をする。プレチルトが低い配向膜を用いると、強誘電性液晶の配向欠陥を抑えることができるので、プレチルトの値は2.0°以下、より好ましくは1.0°以下が好ましい。
【0042】
ここではポリイミドもしくはポリアミック酸系の配向膜材料を印刷法により形成、ベーク後、ラビング処理を採用したが、光配向処理を用いたり、無機膜を斜方蒸着したり、誘電体膜にイオンビームを照射して配向制御をしても良い。
【0043】
散布スペーサは、ランダムに散布されるため、画素電極上にも配置される。このスペーサの周辺では、液晶の配向が乱れ、配向欠陥ができやすく光漏れの原因となる。したがって、所定の位置、たとえばTFT、ゲート配線またはソース配線の上方に感光性の樹脂をパターニングして設けることが好ましい。 これにより、液晶の欠陥が抑えられるだけなく、黒レベルの表示が改善される。
【0044】
さらに、良好な白レベルを得るためには、透過型表示装置の場合は、液晶材料の屈折率異方性の値にもよるが、スペーサの高さはセルギャップが1.4〜2.0μmとなるように形成する。ここではセルギャップを1.8μmとした。散布スペーサやフォトリソ技術によるスペーサは欠陥の原因にもなるので、パネルの表示領域のサイズが1インチ以下程度であれば使用しないでセルギャップを形成しても良い。
【0045】
次に、シール剤により対向基板とアクティブマトリクス基板を貼り合せる。貼り合わせたときに、対向基板とアクティブマトリクス基板のラビング方向が互いに平行または反平行になるようにする。シール剤が硬化した後に、対向基板とアクティブマトリクス基板とを分断する。
【0046】
続いて、液晶材料を注入する。本実施形態において使用する液晶材料は、等方相-キラルネマティック相-キラルスメクティックC相系列を有する強誘電性液晶材料である。この材料は、粘性率の低い材料が高速応答という点で望ましい。
【0047】
液晶材料が注入されたことを確認し、UV硬化型の封止剤で注入口を封止する。なお、この封止は、この後に行う単安定化処理の後に行っても良い。
【0048】
その後、強誘電性液晶の単安定化処理を図1のように行う。図1において横軸は温度であり、縦軸は印加電圧である。液晶の相系列は高温側から等方相、キラルネマティック相、キラルスメクティックC相である。
【0049】
したがって、冷却していくうちに相転移が起こる。ここで相転移とは、温度などの変化によって物質が異なる相に移る現象をいい、数℃に渡って起こる。この相転移は示差走査熱量計や偏光顕微鏡観察などによって決定できる。示差走査熱量計で測定した場合、相転移時に発生する吸熱量、発熱量の差がピークとして表れる。このピークの温度幅は相転移の温度幅を示している。また、相転移を開始する温度とは、示差走査熱量測定において横軸を温度T、縦軸を吸熱量または発熱量qとしたときに、Δq/ΔT<0またはΔq/ΔT>0となる最初の温度である。本実施形態では、単安定化処理を冷却しながら行うため、相転移を開始する温度は相転移温度のうち高温側の温度となる。
【0050】
単安定化処理を行う上での最低限守るべき条件は、第2の電圧を印加する温度範囲と、第2の電圧の大きさである。
【0051】
キラルネマティック相からキラルスメクティックC相への相転移する期間を経てキラルスメクティックC相の状態となる温度範囲において第2の電圧を印加する。なお、第2の電圧を印加する期間はできるだけ狭くするのが望ましい。これは液晶に直流電圧を長時間印加することを避けるためである。
【0052】
また、第2の電圧の大きさは、単安定化を行うのに充分な電圧を印加する必要がある。この電圧が小さいと、層の法線はラビング方向に対し左右対称の二つの状態をとり、FLC分子はラビング方向から左右わずかに傾いたところで安定状態となるため液晶分子が一方向に配向できない。したがって、第2の電圧の大きさは電圧-透過率特性において透過率の最大値の少なくとも50%以上の透過率を示す電圧値、より好ましくは90%以上の透過率を示す電圧値とするとよい。実際のパネルでは液晶に印加する電圧の大きさは0〜10V程度であるので、単安定化処理に印加する電圧もその間の電圧値と考えてよい。
【0053】
単安定化処理は、キラルネマティック相または等方相から第1の電圧を印加しながら冷却を始める。第1の電圧を印加する温度は、等方相またはキラルネマティック相の温度であれば特に制限はない。ただし、第1の電圧を印加する温度範囲も、第2の電圧を印加する温度範囲と同様に、できるだけ狭い方がよい。かつ、液晶にかかる直流成分の偏りを抑えるため、第1の電圧を印加する温度範囲と第2の電圧を印加する温度範囲とは同程度が好ましい。
【0054】
冷却時の温度勾配が大きいと欠陥の発生原因となるので、温度勾配は-3.0℃/min以下が好ましく、-1.0℃/min前後が特に好ましい。
【0055】
第1の電圧の大きさは特に制限はないが、第2の電圧と同じ大きさの電圧が好ましい。
【0056】
続いてキラルネマティック相-キラルスメクティックC相転移を開始する温度より高い温度で第1の電圧と異なる極性の第2の電圧を印加する。第2の電圧の印加をはじめる温度は、液晶に直流電圧を長時間印加することを避けるため、できるだけ相転移を開始する温度に近い温度が好ましい。例えば、キラルネマティック相とキラルスメクティックC相との相転移を開始する温度より高い温度、より好ましくは0.1℃〜1℃高い温度から、第2の電圧の印加を開始するのが好ましい。そして、相転移後すぐに第2の電圧を除去する。このようにして、第2の電圧を印加する温度範囲をできるだけ狭くする。
【0057】
このとき、イオン性の不純物がパネルに混在していた場合、第2の電圧を突然除去すると逆起電力の影響によって配向不良を招く恐れがある。したがって、第2の電圧は相転移後、電圧を徐々に下げながら電圧を0Vにするのが好ましい。このようにして、良好な配向性を得る。
【0058】
本実施形態では、第1の電圧を印加する温度範囲と、第2の電圧を印加する温度範囲をできるだけ狭くして、直流電圧を印加することによる不純物イオンの界面への蓄積等に起因する配向への影響を抑える。また、冷却時に液晶に印加する第1の電圧、第2の電圧の大きさを等しくすることで、液晶にかかる直流成分の偏りを打ち消すことができる。
【0059】
【実施例】
〔実施例1〕
本実施例では液晶材料にクラリアントジャパン社製の強誘電性液晶R2402を用いた。この液晶の相転移温度は、等方相/キラルネマティック相=88.6〜85.9℃、キラルネマティック相/キラルスメクティックC相65.8℃(カタログ値)である。
【0060】
アクティブマトリクス基板に液晶材料を、毛細管現象を利用し注入し、UV硬化型の封止剤で注入口を封止した。
【0061】
その後、図2に示すように単安定化処理を行った。単安定化処理開始温度は75.0℃で、この状態で180秒維持した後に冷却速度-1.2℃/minで冷却を開始した。冷却開始と同時に強誘電性液晶R2402に第1の電圧である+6Vの直流電圧を印加した。なお、ここで使用した温度調節器はMettler社のMettler FP80を使用した。
【0062】
その後、キラルネマティック相-キラルスメクティックC相転移を開始する温度よりも1.0℃高い66.8℃で第2の電圧である-6Vの直流電圧を印加し、相転移させた。キラルスメクティックC相に転移してから62.0℃まで一定の大きさの直流電圧を印加しながら冷却した後に直流電圧を徐々に除去し、室温まで冷却することにより良好な配向性を得た。
【0063】
〔比較例〕
本比較例では、実施例1で用いた液晶パネルを、単一極性の直流電圧を加えながら単安定化処理をしたときの、液晶の配向状態を説明する。
【0064】
CDR-FLCは一旦、単安定化処理を行った後に昇温し、キラルスメクティックC相より高温側の相、例えば等方相またはキラルネマティック相に転移させた後、電圧無印加で冷却させキラルスメクティックC相まで転移させると図13に示すようにFLC分子がラビング方向216に対して対称に傾いた2つの状態217をとってしまい、単安定状態が得られなくなってしまう。しかし、再度単安定化処理を施すことによって再び元の単安定状態を取り戻すことが可能である。
【0065】
そこで、実施例1で使用した液晶表示装置を用いて、図3に示すような一方の極性の電圧だけを冷却時に加える単安定化処理を行うことにより、本発明による方法との比較を行った。
【0066】
温度調節器はMettler社のMettler FP80を使用し、一旦キラルネマティック相75.0℃で180秒維持した後に冷却速度-1.2℃/minで冷却を開始した。なお、この時点では電圧は印加していない。
【0067】
次に、キラルネマティック相-キラルスメクティックC相転移を開始する温度よりも1.0℃高い66.9℃で-6Vの直流電圧を印加し、相転移させた。そして、キラルスメクティックC相に転移後62.0℃で直流電圧を徐々に除去してから室温まで冷却し、単安定化処理を終了した。
【0068】
この一方の極性の電圧だけを冷却時に加える単安定化処理後の液晶の配向を調べた。2枚の偏光板に液晶パネルを挟んだ構成で、偏光板の光軸のなす角度を調節して、配向不良を目立ちやすくして、実施例1に示す本発明の単安定化処理後の配向との比較を行い、配向不良の画素数が多いことを確認した。
【0069】
〔実施例2〕
本実施例では本発明の構成について図4〜図6を用い、画素マトリクス回路とその周辺に設けられるドライバー回路の基本形態であるCMOS回路を同時に形成したアクティブマトリクス基板の作製方法を述べ、図7を用いてアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【0070】
最初に、基板301上に下地膜として窒化酸化シリコン膜302aを50〜500nm、代表的には100nmの厚さに形成した。窒化酸化シリコン膜302aは、SiH4とN2OとNH3を原料ガスとして作製されるものであり、含有する窒素濃度を25atomic%以上50atomic%未満となるようにした。その後、窒素雰囲気中で450〜650℃の熱処理を施し、窒化酸化シリコン膜302aを緻密化した。
【0071】
さらに窒化酸化シリコン膜302bを100〜500nm、代表的には200nmの厚さに形成し、連続して非晶質半導体膜(図示せず)を20〜80nmの厚さに形成した。本実施例では非晶質半導体膜としては非晶質シリコン膜を用いたが、微結晶シリコン膜や非晶質シリコンゲルマニウム膜を用いても良い。
【0072】
そして特開平7−130652号公報(米国特許番号5,643,826号に対応)に記載された結晶化手段により非晶質シリコン膜を結晶化し、結晶質シリコン膜(図示せず)を形成した。同公報記載の技術は、非晶質シリコン膜の結晶化に際して、結晶化を助長する触媒元素(ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素、代表的にはニッケル)を用いる結晶化手段である。具体的には、非晶質シリコン膜表面に触媒元素を保持させた状態で加熱処理を行い、非晶質シリコン膜を結晶質シリコン膜に変化させるものである。
【0073】
こうして結晶質シリコン膜を形成したら、エキシマレーザー光を照射することにより残存した非晶質成分の結晶化を行い、全体の結晶性を向上させる。なお、エキシマレーザー光はパルス発振型でも連続発振型でも良いが、ビーム形を線状に加工して照射することで大型基板にも対応できる。
【0074】
次に、結晶質シリコン膜をパターニングして、活性層303〜306を形成し、さらにそれらを覆ってゲート絶縁膜307を形成した。ゲート絶縁膜307は、SiH4とN2Oとから作製される窒化酸化シリコン膜であり、ここでは10〜200nm、好ましくは50〜150nmの厚さで形成した。(図4(A))
【0075】
次に、活性層303、306の全面と、活性層304、305の一部(チャネル形成領域を含む)を覆うレジストマスク308〜311を形成した。そして、フォスフィン(PH3)を用いたイオンドープ法でn型を付与する不純物元素(本実施例ではリン)を添加して後にLov領域またはLoff領域となるn-領域312〜314を形成した。この工程では、ゲート絶縁膜307を通してその下の活性層にリンを添加するために、加速電圧は65keVに設定した。活性層に添加されるリンの濃度は、2×1016〜5×1019atoms/cm3の範囲にするのが好ましく、ここでは1×1018atoms/cm3とした。(図4(B))
【0076】
次に、第1の導電膜315を、スパッタ法により窒化タンタル(TaN)で形成した。続いて、アルミニウム(Al)を主成分とする第2の導電膜316を、100〜300nmの厚さに形成した。(図4(C))
【0077】
そして、第2の導電膜をエッチングして配線317を形成した。本実施例の場合、第2の導電膜がAlであるので、リン酸溶液により下地であるTaN膜との選択比が良好であった。さらに、第1の導電層315と配線317の上に第3の導電膜318をタンタル(Ta)で100〜400nm(本実施例では200nm)の厚さに形成した。なお、このタンタル膜の上にさらに窒化タンタル膜を形成しても構わない。(図4(D))
【0078】
次に、レジストマスク319〜324を形成し、第1の導電膜と第3の導電膜の一部をエッチング除去して、低抵抗な接続配線325、pチャネル型TFTのゲート配線326、画素マトリクス回路のゲート配線327を形成した。なお、導電膜328〜330はnチャネル型TFTとなる領域上に残しておく。また、この接続配線325は、配線抵抗を極力小さくした部分(例えば、外部信号の入出力端子からドライバー回路の入出力端子までの配線部分)に形成する。但し、構造上、配線幅がある程度太くなってしまうので、微細な配線を必要とする部分には不向きである。
【0079】
上記第1の導電膜(TaN膜)と第2の導電膜(Ta膜)のエッチングはCF4とO2の混合ガスにより行うことができた。そして、レジストマスク319〜324をそのまま残して、pチャネル型TFTが形成される活性層303の一部に、p型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン(B26)を用いてイオンドープ法(勿論、イオンインプランテーション法でも良い)で添加した。ボロンの添加濃度は5×1020〜3×1021atoms/cm3(本実施例では2×1021atoms/cm3)とした。そして、ボロンが高濃度に添加されたp++領域331、332を形成した。(図5(A))
【0080】
なお、この工程において、レジストマスク319〜324をマスクとしてゲート絶縁膜307をエッチングし、活性層303の一部を露出させた後、ボロンを添加する工程を行っても良い。その場合、加速電圧が低くて済むため、活性層に与えるダメージも少ないし、スループットも向上する。
【0081】
次に、レジストマスク319〜324を除去した後、新たにレジストマスク333〜338を形成した。これはnチャネル型TFTのゲート配線を形成するためのものであり、ドライエッチング法によりnチャネル型TFTのゲート配線339〜341が形成された。このときゲート配線339、340はn-領域312〜314の一部と重なるように形成した。(図5(B))
【0082】
次に、レジストマスク333〜338を除去した後、新たにレジストマスク342〜346を形成した。レジストマスク344、346はnチャネル型TFTのゲート配線340、341とn-領域の一部を覆う形で形成した。
【0083】
そして、n型を付与する不純物元素(本実施例ではリン)を1×1020〜1×1021atoms/cm3(本実施例では5×1020atoms/cm3)の濃度で添加して活性層304〜306にn+領域347〜353を形成した。(図5(C))
【0084】
なお、この工程において、レジストマスク342〜346を用いてゲート絶縁膜307をエッチング除去し、活性層304〜306の一部を露出させた後、リンを添加する工程を行っても良い。その場合、加速電圧が低くて済むため、活性層に与えるダメージも少ないし、スループットも向上する。
【0085】
次に、レジストマスク342〜346を除去し、画素マトリクス回路のnチャネル型TFTとなる活性層306にn型を付与する不純物元素(本実施例ではリン)を添加する工程を行った。こうして前記n-領域の1/2〜1/10の濃度(具体的には1×1016〜5×1018atoms/cm3)でリンが添加されたn--領域354〜357を形成した。
【0086】
また、この工程ではゲート配線で隠された不純物領域358〜360を除いて全ての不純物領域にn--の濃度でリンが添加された。実際、その濃度は非常に低濃度であるため無視して差し支えない。但し、厳密には359、360で示される領域がn-領域であるのに対し、361、362で示される領域は(n-+n--)領域となり、前記n-領域359、360よりも若干高い濃度でリンを含む。(図6(A))
【0087】
次に、100〜400nm厚の保護絶縁膜363をプラズマCVD法でSiH4、N2O、NH3を原料とした窒化酸化シリコン膜で形成した。この窒化酸化シリコン膜中の含有水素濃度は1〜30atomic%となるように形成することが望ましかった。保護絶縁膜344としては、他にも酸化シリコン膜、窒化シリコン膜またはそれらを組み合わせた積層膜を用いることができる。
【0088】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において300〜650℃、好ましくは400〜550℃、ここでは450℃、2時間の熱処理を行った。
【0089】
さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。(図6(B))
【0090】
活性化工程を終えたら、保護絶縁膜363の上に0.5〜1.5μm厚の層間絶縁膜364を形成した。前記保護絶縁膜363と層間絶縁膜364とでなる積層膜を第1の層間絶縁膜とした。
【0091】
その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線365〜368と、ドレイン配線369〜372を形成した。なお、図示されていないがCMOS回路を形成するためにドレイン配線369と370は同一配線として接続されている。また、入出力端子間、回路間を結ぶ接続配線373、374も同時に形成した。なお、図示していないが本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。
【0092】
次に、パッシベーション膜375として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50〜500nm(代表的には200〜300nm)の厚さで形成した。パッシベーション膜375はプラズマCVD法でSiH4、N2O、NH3から形成される窒化酸化シリコン膜、またはSiH4、N2、NH3から作製される窒化シリコン膜で形成すれば良い。
【0093】
まず、膜の形成に先立ってN2O、N2、NH3等を導入してプラズマ水素化処理により水素化の工程を行った。プラズマ処理により励起された水素は第1の層間絶縁膜中に供給され、基板を200〜400℃に加熱しておけば、その水素を下層側にも拡散させて活性層を水素化することができた。このパッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。
【0094】
また、パッシベーション膜を形成した後に、さらに水素化工程を行っても良い。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜375に開口部を形成しておいても良い。
【0095】
その後、有機樹脂からなる第2の層間絶縁膜376を約1μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。
【0096】
次に、画素マトリクス回路となる領域において、第2の層間絶縁膜376上に遮蔽膜377を形成した。遮蔽膜377はアルミニウム(Al)、チタン(Ti)、タンタル(Ta)から選ばれた元素またはいずれかを主成分とする膜で100〜300nmの厚さに形成した。なお、第2の層間絶縁膜376上に酸化シリコン膜等の絶縁膜を5〜50nm形成しておくと、この上に形成する遮蔽膜の密着性を高めることができた。また、有機樹脂で形成した第2の層間絶縁膜376の表面にCF4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができた。
【0097】
また、遮蔽膜だけでなく、他の接続配線を形成することも可能である。例えば、ドライバー回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第2の層間絶縁膜にコンタクトホールを形成しておく必要がある。
【0098】
次に、遮蔽膜377の表面に陽極酸化法により10〜100nm(好ましくは15〜75nm)の厚さの陽極酸化膜378を形成した。本実施例では遮蔽膜377としてアルミニウム膜またはアルミニウムを主成分とする膜を用いたため、陽極酸化膜378として酸化アルミニウム膜(アルミナ膜)が形成された。
【0099】
陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製した。これは15%の酒石酸アンモニウム水溶液とエチレングリコールとを2:8で混合した溶液であり、これにアンモニア水を加え、pHが7±0.5となるように調節した。そして、この溶液中に陰極となる白金電極を設け、遮蔽膜377が形成されている基板を溶液に浸し、遮蔽膜377を陽極として、一定(数mA〜数百mA)の直流電流を流した。電流密度は、1.0mA/cm2〜20.0mA/cm2の範囲に制御しながら、陽極酸化を行うことが好ましい。
【0100】
本実施例では、1枚の基板に100mAの電流を流し、単位時間あたりの電圧値を87〜430V/minとした。溶液中の陰極と陽極との間の電圧は酸化膜の成長に従い時間と共に変化するが、電流が一定となるように電圧を調整し、35Vとなったところで終了した。本実施例の陽極酸化工程時間は7秒であった。
【0101】
このようにして遮蔽膜377の端部側面には厚さ20〜30nmの陽極酸化膜378を形成することができた。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【0102】
また、ここでは遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は30〜150nm(好ましくは50〜75nm)とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、DLC(Diamond like carbon)膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【0103】
次に、第2の層間絶縁膜376、パッシベーション膜375にドレイン配線372に達するコンタクトホールを形成し、画素電極379を形成した。なお、画素電極380、381はそれぞれ隣接する別の画素の画素電極である。画素電極379〜381は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には反射性を有する金属膜(例えば、アルミニウム、銀、Al−Ag合金等)を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成した。
【0104】
また、この時、画素電極379と遮蔽膜377とが陽極酸化膜378を介して重なった領域382が保持容量を形成した。
【0105】
こうして同一基板上に、ドライバー回路となるCMOS回路と画素マトリクス回路とを有したアクティブマトリクス基板が完成した。なお、ドライバー回路にはpチャネル型TFT501、nチャネル型TFT502、503が形成され、画素マトリクス回路にはnチャネル型TFTでなる画素TFT504が形成された。(図6(C))
【0106】
CMOS回路のpチャネル型TFT501には、チャネル形成領域401、ソース領域402、ドレイン領域403がそれぞれp+領域で形成された。
【0107】
また、nチャネル型TFT502には、チャネル形成領域404、ソース領域405、ドレイン領域406、そしてチャネル形成領域の片側にLov領域407が形成された。この時、ソース領域405は、(n--+n+)領域、ドレイン領域406は(n--+n-+n+)領域でそれぞれ形成され、Lov領域407はn-領域で形成された。また、Lov領域407はゲート配線と全部重なって形成された。
【0108】
また、nチャネル型TFT503には、チャネル形成領域408、ソース領域409、ドレイン領域410、そしてチャネル形成領域の両側にLov領域411a、412aおよびLoff領域411b、412bが形成された。この時、ソース領域409、ドレイン領域410は(n--+n-+n+)領域、Lov領域411a、412aはn-領域、Loff領域411b、412bは(n--+n-)領域でそれぞれ形成された。なお、この構造ではLDD領域の一部がゲート配線と重なるように配置されたために、Lov領域とLoff領域が実現されている。
【0109】
また、画素TFT504には、チャネル形成領域413、414、ソース領域415、ドレイン領域416、Loff領域417〜420、Loff領域418、419に接したn+領域421が形成された。この時、ソース領域415、ドレイン領域416はそれぞれ(n--+n+)領域で形成され、Loff領域417〜420はn--領域で形成された。
【0110】
本実施例では、画素マトリクス回路およびドライバー回路が要求する回路仕様に応じて各回路を形成するTFTの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができた。具体的には、nチャネル型TFTは回路仕様に応じてLDD領域の配置を異ならせ、Lov領域またはLoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したTFT構造と低オフ電流動作を重視したTFT構造とを実現した。
【0111】
例えば、アクティブマトリクス型液晶表示装置の場合、nチャネル型TFT502は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などのロジック回路に適している。即ち、チャネル形成領域の片側(ドレイン領域側)のみにLov領域を配置することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア(電子)の移動する方向が一定だからである。但し、必要に応じてチャネル形成領域の両側にLov領域を配置することもできる。
【0112】
また、nチャネル型TFT503はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路(サンプルホールド回路)に適している。即ち、Lov領域を配置することでホットキャリア対策とし、さらにLoff領域を配置することで低オフ電流動作を実現した。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が180°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはLov領域のみとすることもありうる。
【0113】
また、nチャネル型TFT504は低オフ電流動作を重視した画素マトリクス回路、サンプリング回路(サンプルホールド回路)に適している。即ち、オフ電流値を増加させる要因となりうるLov領域を配置せず、Loff領域のみを配置することで低オフ電流動作を実現している。また、ドライバー回路のLDD領域よりも低い濃度のLDD領域をLoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、n+領域321はオフ電流値を低減する上で非常に有効であることが確認されている。
【0114】
また、チャネル長3〜7μmに対してnチャネル型TFT502のLov領域407の長さ(幅)は0.5〜3.0μm、代表的には1.0〜1.5μmとすれば良い。また、nチャネル型TFT503のLov領域411a、412aの長さ(幅)は0.5〜3.0μm、代表的には1.0〜1.5μm、Loff領域411b、412bの長さ(幅)は1.0〜3.5μm、代表的には1.5〜2.0μmとすれば良い。また、画素TFT504に設けられるLoff領域417〜420の長さ(幅)は0.5〜3.5μm、代表的には2.0〜2.5μmとすれば良い。
【0115】
さらに、pチャネル型TFT501は自己整合(セルフアライン)的に形成され、nチャネル型TFT502〜504は非自己整合(ノンセルフアライン)的に形成されている点も特徴の一つである。
【0116】
続いてアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【0117】
図7に示すように、図6(C)の状態の基板に対し、配向膜601を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板602には、透明導電膜からなる対向電極603と、配向膜604とを形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素マトリクス回路と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ(共に図示せず)などを介して貼りあわせる。その後、両基板の間に液晶材料605を注入し、封止剤(図示せず)によって完全に封止した。液晶材料には公知のスメクティック相を有する液晶材料を用いれば良い。本実施例では液晶材料にクラリアントジャパン社製の強誘電性液晶R2402を用いた。
【0118】
続いて、図2に示すように単安定化処理を行った。単安定化処理開始温度は75.0℃で、この状態で180秒維持した後に冷却速度-1.2℃/minで冷却を開始した。冷却開始と同時に強誘電性液晶R2402に第1の電圧である+6Vの直流電圧を印加した。なお、液晶への電圧印加は駆動回路を用いて、画素すべてに同時に直流電圧を印加できるようにした。
【0119】
その後、キラルネマティック相-キラルスメクティックC相転移を開始する温度よりも1.0℃高い66.8℃で第2の電圧である-6Vの直流電圧を印加し、相転移させた。キラルスメクティックC相に転移してから62.0℃まで一定の大きさの直流電圧を印加しながら冷却した後に直流電圧を徐々に除去し、室温まで冷却することにより良好な配向性を得た。このようにして図7に示すアクティブマトリクス型液晶表示装置が完成した。
【0120】
本実施例では保持容量の誘電体として比誘電率が7〜9と高いアルミナ膜を用いたことで、保持容量を大きくすることが可能である。したがって、液晶材料に自発分極を有するスメクティック液晶を用いても自発分極の反転に伴う電圧の降下量を小さくすることができる。
【0121】
〔実施例3〕
実施例2で作製した液晶表示装置の斜視図を図8に示す。尚、図8は、図4〜図6の断面構造図と対応付けるため、共通の符号を用いている。
【0122】
アクティブマトリクス基板は、ガラス基板301上に形成された、画素マトリクス回路1401と、走査(ゲート)線駆動回路1402と、信号(ソース)線駆動回路1403で構成される。画素マトリクス回路の画素TFT504はnチャネル型TFTであり、周辺に設けられるドライバー回路はCMOS回路を基本として構成されている。走査(ゲート)線駆動回路1402と、信号(ソース)線駆動回路1403はそれぞれゲート配線341とソース配線368で画素マトリクス回路1401に接続されている。また、FPC1404が接続された外部入出力端子1405からドライバー回路の入出力端子までの接続配線1407、1408が設けられている。
【0123】
〔実施例4〕
上記実施例1乃至3のいずれか一を実施して形成された液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を適用できる。
【0124】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図9、図10及び図11に示す。
【0125】
図9(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を表示部2003に適用することができる。
【0126】
図9(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102に適用することができる。
【0127】
図9(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205に適用できる。
【0128】
図9(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は表示部2302に適用することができる。
【0129】
図9(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402に適用することができる。
【0130】
図9(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本発明を表示部2502に適用することができる。
【0131】
図10(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808に適用することができる。
【0132】
図10(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808に適用することができる。
【0133】
なお、図10(C)は、図10(A)及び図10(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図10(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0134】
また、図10(D)は、図10(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図10(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0135】
ただし、図10に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【0136】
図11(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本発明を表示部2904に適用することができる。
【0137】
図11(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003に適用することができる。
【0138】
図11(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。
【0139】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜3のどのような組み合わせからなる構成を用いても実現することができる。
【0140】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。そして本発明を用いることにより、動画ボケ、表示ちらつきを抑えた良好な表示状態が得ることができる。
【0141】
〔実施例5〕
本実施例においては、実施例1〜実施例3により単安定化した液晶表示パネルにおいて、第1の電圧に対する液晶の配向の様子を示す。
図17は、第1の電圧を変化させたときの液晶パネルを光学顕微鏡で観察したときの表面写真(画素数42×31、なお、全体の画素数は320×240である。)を示す。これらの液晶パネルは、単安定化処理開始温度を75.0℃とし、この状態で180秒維持した後に冷却速度-1.2℃/minで冷却を開始し、冷却開始と同時に強誘電性液晶R2402に第1の電圧を印加した。なお、図17(A)、図17(B)及び図17(C)の液晶パネルは、それぞれ第1の印加電圧を+1V、+2V及び+5Vとした。その後、キラルネマティック相―キラルスメクティックC相転移を開始する温度よりも0.7℃高い66.5℃で第2の電圧であるー6Vの直流電圧を印加し、相転移させた。その後、キラルスメクティックC相に転移してから61.0℃まで一定の大きさの直流電圧を印加しながら冷却した後に直流電圧を徐々に除去して作製したものである。
【0142】
図17において、白色の縞の部分が、配向不良の部分である。第1の電圧の絶対値が第2の電圧の絶対値に近づくほど、配向不良を示す白色縞が減少していることがわかる。
【0143】
次に、図18について説明する。図18は、図17(A)〜図17(C)に示した液晶パネルの配向不良の画素数を示す。図17より、第1の電圧の絶対値が第2の電圧の絶対値に近づくほど、すなわち、第1の電圧と第2の電圧のそれぞれの絶対値の差が0に近いほど、液晶の配向不良が減少していることがわかる。このことから、本発明の単安定化を行うことにより、従来の単安定化において不純物イオン等の存在により界面に蓄積された電荷由来の、液晶の配向不良を減少することができる。好ましくは、第1の電圧の絶対値と第2の電圧の絶対値とを等しくすることにより、更に配向不良を減少させることができる。以上のことにより、実施例1〜実施例3により作製した液晶表示装置を、実施例4の電子機器に応用することにより、動画ボケや表示ちらつきを抑えた良好な表示状態を有する電子機器を得ることができる。
【発明の効果】
本発明は、単安定化時の冷却の際に少なくともキラルスメクティックC相の相転移が始まる直前までに印加する直流電圧を、キラルスメクティックC相への相転移が始まる直前から印加する直流電圧の極性と異なるものにすることによって、良好な配向性を実現した液晶表示装置を作製することができる。
【図面の簡単な説明】
【図1】単安定化処理の方法を示す図。
【図2】単安定化処理の方法を示す図。
【図3】単安定化処理の方法を示す図。
【図4】AM-LCDの作製工程を示す図。
【図5】AM-LCDの作製工程を示す図。
【図6】AM-LCDの作製工程を示す図。
【図7】アクティブマトリックス型液晶表示装置の断面構造図。
【図8】AM-LCDの外観を示す図。
【図9】電子機器の一例を示す図。
【図10】電子機器の一例を示す図。
【図11】電子機器の一例を示す図。
【図12】強誘電性液晶の説明と双安定性を示す図。
【図13】CDR-FLCの相系列と液晶分子の配向を示す図。
【図14】単安定化処理の方法を示す図(従来例)。
【図15】単安定ポテンシャルを示す図。
【図16】HALF-V字型の電圧-透過率特性を示す図。
【図17】本発明により作製した液晶パネルの表示写真を示す図。
【図18】本発明により作製した液晶パネルの配向不良の数を示す図。
[0001]
[Field of the Invention]
The present invention relates to a method for manufacturing a liquid crystal display device. More particularly, the present invention relates to a method for manufacturing a liquid crystal display device using a liquid crystal having a smectic phase, for example, a ferroelectric liquid crystal.
[0002]
[Prior art]
Liquid crystal display devices have been growing in demand as flat panel displays due to the advantages of being thin, lightweight, and capable of being driven with low power consumption. Up to now, active matrix type liquid crystal display devices adopting a TN mode using nematic liquid crystals have a problem of narrow viewing angle and slow response speed.
[0003]
In recent years, with respect to the problem of viewing angle, when an observer looks at the display, a film that adjusts to observe the image through a medium with the same refractive index over a wide range is added, and gradation inversion and color are added. Methods such as improving viewing angle characteristics such as misalignment, and improving the viewing characteristics by dividing the alignment direction of the liquid crystal into a plurality of parts have been put into practical use and are effective.
[0004]
However, sufficient characteristics have not been obtained with respect to the response speed of the nematic liquid crystal. Improvements to about 10 ms have been made by reviewing the viscosity of liquid crystal materials, but improvements are still required for application to moving images.
[0005]
As a liquid crystal mode having a response speed faster than that of a nematic liquid crystal, there is a liquid crystal display device using a ferroelectric liquid crystal (Ferroelectric Liquid Crystal: FLC) proposed by Clark and Lagerval (JP-A-56-107216). This FLC has a spontaneous polarization 202 perpendicular to the major axis direction of the liquid crystal molecules 201 as shown in FIG. 12 (A). Since this spontaneous polarization contributes to the response, the FLC uses dielectric anisotropy. It is known that the response speed is one to two digits faster than the nematic liquid crystal.
[0006]
Furthermore, the FLC moves on a virtual cone by applying a voltage, so that it can move in a plane. Therefore, in the viewing angle characteristics, as in the IPS (In Plane Switching) mode, good characteristics can be obtained without adding a special process or using an additive such as a film.
[0007]
When this FLC is applied as a display, the distance between the two substrates is reduced so that the FLC molecules between the substrates have a stable state on either the left or right side of the cone when viewed from the upper side of the substrate, that is, bistable. It can be used as a surface stabilized ferroelectric liquid crystal (Surface Stabilized FLC: SSFLC) display. The potential energy of the FLC molecule at this time is as shown in FIG. 12B, where the horizontal axis is the azimuth angle Ψ 204 of the c-director 203. In this way, since the potential energy has a minimum value at two locations, it takes two stable states, that is, a bistable state.
[0008]
However, in this bistable state, only switching between the two states can be performed, so the polarizer is set to one of the stable states, and the transmitted light with respect to the voltage when the analyzer is placed perpendicularly to it, only displays binary values in black and white. There was a problem that it was difficult to display halftones.
[0009]
Two methods have been reported as methods for solving this problem. For example, a method of changing the driving method is a method of a digital gradation display method using pixel area division gradation, time division gradation, or a combination thereof.
[0010]
The digital gray scale display method can be said to be a drive system that is not easily affected by changes in optical characteristics due to temperature changes of the ferroelectric or antiferroelectric liquid crystal material in gray display. In the pixel area division gradation method, the gradation is realized by selecting a pixel electrode having a weighted and divided area. In the time division gradation method, the time of light passing through the pixel with the weight is set. It is for control.
[0011]
However, in the pixel area division gradation method, a circuit to be controlled and an occupied area increase because one pixel is divided into a plurality of regions. For this reason, the number of gradations that can be realized is limited, and it is difficult to achieve high definition. In the time-division gray scale method, it is necessary to prepare and control a plurality of subframes within the time for displaying one image in order to obtain a gray scale by changing the light transmission time. For this reason, the peripheral circuit for controlling the video is required to operate at high speed.
[0012]
The digital drive method requires complex hardware and software to divide the video in both methods, which requires an increase in circuit and operating frequency, which not only increases power consumption but also increases cost. Leads to an increase.
[0013]
Another method is to use monostable FLC. As one of the methods, there has been reported a method using FLC in which the phase sequence shows an isotropic-chiral nematic phase-chiral smectic C phase. FIG. 13 shows the relationship between this FLC phase sequence and the orientation of liquid crystal molecules. In this liquid crystal, when it is cooled from the isotropic phase 211 or the chiral nematic phase 212 to the chiral smectic C phase 213 as shown in FIG. The FLC molecule tilts. At that time, the normals 214 and 215 of the layers take two states that are bilaterally symmetric with respect to the rubbing direction 216, and the FLC molecule 217 is in a stable state when it is slightly tilted to the left and right from the rubbing direction. On the other hand, uniform orientation can be obtained by applying a mono-stabilization treatment by applying a DC voltage as shown in FIG. 14 when phase transition from at least a chiral nematic phase to a chiral smectic C phase is performed. Is oriented in one direction, and the FLC molecule 219 exhibits monostability in which the stability direction is substantially the rubbing direction 216. As described above, Japanese Patent Application Laid-Open No. 2001-81466 describes a treatment method in which at least a phase transition from a chiral nematic phase to a chiral smectic C phase is effected by cooling while applying a direct-current voltage.
[0014]
In such a monostable FLC mode, since the potential energy of the FLC molecule has only one stable state as shown in FIG. 15, the liquid crystal molecules are tilted when a voltage having a polarity opposite to that of the DC voltage during the monostabilization process is applied. When the voltage is removed, the original stable state is restored. Since this inclination angle can be controlled by the strength of the applied voltage, analog gradation is possible. On the other hand, when a voltage is applied in the direction of mono-stabilization, the liquid crystal molecules hardly move because almost the end of the cone is in a stable state.
[0015]
Therefore, the voltage-transmittance characteristics in the state where the polarizer is aligned in the monostable direction of the FLC molecule and the analyzer is placed in the direction perpendicular thereto show a dark state in one polarity as shown in FIG. The polarity is a Half-V-shaped curve in which the transmitted light intensity increases with the applied voltage. Such a Half-V-shaped monostable FLC mode is said to be a CDR (Continuous Director Rotation) -FLC mode.
[0016]
This CDR-FLC mode is expected to be a liquid crystal display device having a wide viewing angle and a high-speed response. In addition, one of the color display methods taking advantage of high-speed response, which is a field-sequential method using a time-mixing method in which R, G, and B are sequentially blinked at time intervals that human eyes cannot perceive. Application is also expected.
[0017]
This method, when realizing gray scale display such as gray display, has a drawback that it is more susceptible to changes in optical properties due to temperature changes of ferroelectric or antiferroelectric liquid crystal materials than digital gray scale display methods. However, there is a feature that the configuration is simple and the circuit scale can be reduced, and the processing of video data is simple, and a relatively high-definition display device can be made inexpensive.
[0018]
Furthermore, using the Half-V-shaped electro-optic response characteristics, by repeatedly displaying the video display period and the black display period, the outline of the moving object, which is called moving image blurring, becomes unclear when displaying moving images. It is effective against this. The conventional LCD display panel holds the same image until the display cycle of the next frame, but in this method, black is displayed during image display and the previous display is reset. is there.
[0019]
For this reason, in order to suppress the flickering of the display, it is necessary to move at a frequency of at least about twice in this method. When one frame is normally displayed at 16.6 ms, in this method, it is preferable to move the image by a 8.3 ms subframe for video display and an 8.3 ms subframe for black display.
[0020]
That is, the response speed of the liquid crystal needs to be 4 ms or less, more preferably 1 ms or less in consideration of the writing time to the pixel. This is difficult to achieve with current nematic liquid crystal materials.
[0021]
[Problems to be solved by the invention]
When dealing with moving images including high definition, it is desirable to use the Half-V characteristics described above. In order to achieve this, it is necessary to uniformly align and mono-stabilize a liquid crystal material having spontaneous polarization, which is difficult to control the alignment, without defects.
[0022]
However, if a DC voltage is applied to the liquid crystal during monostabilization, charges are accumulated at the interface between the alignment film and the liquid crystal, which adversely affects the alignment of the liquid crystal. In particular, a liquid crystal having spontaneous polarization such as FLC has a great influence on the alignment due to charge accumulation.
[0023]
Therefore, in the conventional monostabilization method as shown in FIG. 14, there is a problem that an orientation failure such as two orientations appearing when no voltage is applied as shown in FIG. The present invention solves the above-described problems, and an object thereof is to provide a monostabilization method that eliminates alignment defects.
[0024]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the present invention applies a first voltage from a chiral nematic phase or an isotropic phase as shown in FIG. 1 when performing a monostabilization treatment, and a chiral nematic phase and a chiral smectic phase, for example, A second voltage having a polarity opposite to that of the first voltage and having the same magnitude is applied at a temperature higher than the temperature at which the phase transition with the chiral smectic C phase starts.
[0025]
That is, the present invention has the following configuration.
[0026]
In a method for manufacturing a liquid crystal display device, which includes a step of applying a voltage to the liquid crystal and monostabilizing the alignment of the liquid crystal after injecting a liquid crystal having a chiral smectic phase, Applying a first voltage at a high temperature, then applying a second voltage having a polarity different from that of the first voltage to the first voltage, and a temperature exhibiting a chiral smectic phase while the second voltage is applied A method for manufacturing a liquid crystal display device.
[0027]
Injecting a liquid crystal having a chiral smectic C phase and then applying a voltage to the liquid crystal to mono-stabilize the alignment of the liquid crystal, a chiral nematic phase-chiral smectic C phase transition is started. A first voltage is applied at a temperature higher than the temperature, and then the second voltage having a polarity different from the first voltage is applied to the first voltage, and the chiral smectic C phase is applied while the second voltage is applied. A method for manufacturing a liquid crystal display device, characterized by cooling to a temperature indicating
[0028]
Using a liquid crystal having an isotropic phase-chiral nematic phase-chiral smectic C phase from the high temperature side, applying a first voltage at a temperature higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition starts, and then A liquid crystal display device, wherein the first voltage is applied to a second voltage having a polarity different from that of the first voltage, and is cooled to a temperature showing a chiral smectic C phase while the second voltage is applied. Manufacturing method.
[0029]
In a method for manufacturing a liquid crystal display device, which includes a step of applying a voltage to the liquid crystal and monostabilizing the alignment of the liquid crystal after injecting a liquid crystal having a chiral smectic phase, the first is performed at a temperature showing an isotropic phase or a chiral nematic phase. The liquid crystal is started to cool while applying a voltage of the first voltage, and the first voltage is applied at a temperature higher than the temperature at which the chiral nematic phase-chiral smectic phase transition starts, and a second voltage having a polarity different from the first voltage is applied. And cooling to a temperature exhibiting a chiral smectic phase.
[0030]
In a method for manufacturing a liquid crystal display device, which includes a step of injecting a liquid crystal having a chiral smectic C phase and then applying a voltage to the liquid crystal to monostabilize the alignment of the liquid crystal, the liquid crystal display device has a temperature at which the isotropic phase or chiral nematic phase is exhibited. The liquid crystal starts to cool while applying a voltage of 1, and the first voltage is changed to a second voltage having a polarity different from that of the first voltage at a temperature higher than a temperature at which a chiral nematic phase-chiral smectic C phase transition starts. Is applied to cool to a temperature exhibiting a chiral smectic C phase.
[0031]
Using a liquid crystal having an isotropic phase-chiral nematic phase-chiral smectic C phase from the high temperature side, starting to cool the liquid crystal while applying the first voltage at a temperature showing the isotropic phase or the chiral nematic phase, Apply a second voltage having a polarity different from that of the first voltage at a temperature higher than a temperature at which a chiral nematic phase-chiral smectic C phase transition is initiated, and cool to a temperature indicating a chiral smectic C phase. A method for manufacturing a liquid crystal display device.
[0032]
The method for manufacturing a liquid crystal display device according to any one of the above structures, wherein the first voltage and the second voltage are DC voltages.
[0033]
In each of the above configurations, the absolute value of the first voltage and the second voltage is a voltage value that is 50% or more of the maximum value of transmittance in the voltage-transmittance characteristics. Manufacturing method.
[0034]
In each of the above-described configurations, the absolute value of the first voltage and the second voltage is a voltage value that is 90% or more of the maximum transmittance in the voltage-transmittance characteristics. Manufacturing method.
[0035]
In each of the above structures, a method for manufacturing a liquid crystal display device, wherein the absolute value of the second voltage is reduced after at least the phase transition to the chiral smectic phase or the chiral smectic C phase is completed.
[0036]
In each of the above structures, a method for manufacturing a liquid crystal display device is characterized in that the absolute value of the second voltage is set to zero before cooling to room temperature from at least the temperature at which the phase transition ends.
[0037]
In each of the above configurations, the liquid crystal display device includes pixel electrodes arranged in a matrix, transistors connected to the pixel electrodes, and a common electrode arranged via the pixel electrodes and the liquid crystal, A method for manufacturing a liquid crystal display device, wherein the first voltage and the second voltage are applied between a pixel electrode and the common electrode.
[0038]
As a result, it is possible to eliminate the bias of charge in the liquid crystal and to obtain good alignment.
[0039]
The present invention described above will be described in detail in the following examples and embodiments. In addition, an Example and embodiment can be combined suitably.
DETAILED DESCRIPTION OF THE INVENTION
Examples of embodiments of the present invention are shown below.
[0040]
A light shielding film is formed on the counter substrate, and a transparent conductive film is formed on the light shielding film. As the transparent conductive film, an indium tin oxide (ITO) film can be used.
[0041]
An alignment film is formed on the active matrix substrate and the counter substrate, and alignment processing is performed. When an alignment film having a low pretilt is used, alignment defects of the ferroelectric liquid crystal can be suppressed, so the pretilt value is preferably 2.0 ° or less, more preferably 1.0 ° or less.
[0042]
Here, polyimide or polyamic acid-based alignment film material is formed by a printing method, baked and then rubbed, but photo-alignment is used, an inorganic film is obliquely deposited, or an ion beam is applied to the dielectric film. The orientation may be controlled by irradiation.
[0043]
Since the scattering spacer is randomly distributed, it is also disposed on the pixel electrode. In the vicinity of the spacer, the alignment of the liquid crystal is disturbed and alignment defects are likely to occur, causing light leakage. Accordingly, it is preferable to provide a photosensitive resin by patterning a predetermined position, for example, above the TFT, the gate wiring, or the source wiring. This not only suppresses liquid crystal defects, but also improves black level display.
[0044]
Furthermore, in order to obtain a good white level, in the case of a transmissive display device, the cell gap is 1.4 to 2.0 μm, although the height of the spacer depends on the value of the refractive index anisotropy of the liquid crystal material. It forms so that it becomes. Here, the cell gap was set to 1.8 μm. Since the scattering spacer and the spacer by the photolithographic technique also cause defects, the cell gap may be formed without being used if the size of the display area of the panel is about 1 inch or less.
[0045]
Next, the counter substrate and the active matrix substrate are bonded with a sealant. When bonded, the rubbing directions of the counter substrate and the active matrix substrate are made parallel or antiparallel to each other. After the sealant is cured, the counter substrate and the active matrix substrate are separated.
[0046]
Subsequently, a liquid crystal material is injected. The liquid crystal material used in the present embodiment is a ferroelectric liquid crystal material having an isotropic phase-chiral nematic phase-chiral smectic C phase series. This material is desirable in that a material having a low viscosity is a high-speed response.
[0047]
After confirming that the liquid crystal material has been injected, the injection port is sealed with a UV curable sealant. In addition, you may perform this sealing after the monostabilization process performed after this.
[0048]
Thereafter, the mono-stabilization process of the ferroelectric liquid crystal is performed as shown in FIG. In FIG. 1, the horizontal axis is temperature, and the vertical axis is applied voltage. The phase sequence of the liquid crystal is isotropic, chiral nematic, and chiral smectic C phase from the high temperature side.
[0049]
Therefore, a phase transition occurs during cooling. Here, the phase transition refers to a phenomenon in which a substance moves to a different phase due to a change in temperature or the like, and occurs over several degrees Celsius. This phase transition can be determined by a differential scanning calorimeter or observation with a polarizing microscope. When measured with a differential scanning calorimeter, the difference between the amount of heat absorbed and the amount of heat generated during phase transition appears as a peak. The temperature width of this peak indicates the temperature width of the phase transition. The temperature at which phase transition starts is the first time when Δq / ΔT <0 or Δq / ΔT> 0 when the horizontal axis is temperature T and the vertical axis is endothermic amount or calorific value q in differential scanning calorimetry. Temperature. In this embodiment, since the monostabilization process is performed while cooling, the temperature at which the phase transition starts is the higher temperature side of the phase transition temperature.
[0050]
The conditions that should be kept at a minimum in performing the mono-stabilization process are the temperature range to which the second voltage is applied and the magnitude of the second voltage.
[0051]
A second voltage is applied in the temperature range in which the state of the chiral smectic C phase is reached after the phase transition from the chiral nematic phase to the chiral smectic C phase. Note that it is desirable to make the period during which the second voltage is applied as narrow as possible. This is to avoid applying a DC voltage to the liquid crystal for a long time.
[0052]
In addition, the second voltage needs to be applied with a voltage sufficient for monostabilization. When this voltage is small, the normal of the layer takes two states that are bilaterally symmetric with respect to the rubbing direction, and the FLC molecules are in a stable state when tilted slightly left and right from the rubbing direction, so that the liquid crystal molecules cannot be aligned in one direction. Therefore, the magnitude of the second voltage may be a voltage value indicating a transmittance of at least 50% of the maximum value of the transmittance in the voltage-transmittance characteristics, and more preferably a voltage value indicating a transmittance of 90% or more. . In an actual panel, the voltage applied to the liquid crystal is about 0 to 10 V. Therefore, the voltage applied to the monostabilization process may be considered as a voltage value therebetween.
[0053]
The monostabilization process starts cooling while applying the first voltage from the chiral nematic phase or the isotropic phase. The temperature at which the first voltage is applied is not particularly limited as long as it is an isotropic phase or a chiral nematic phase. However, the temperature range in which the first voltage is applied is preferably as narrow as possible, similarly to the temperature range in which the second voltage is applied. In order to suppress the bias of the direct current component applied to the liquid crystal, the temperature range in which the first voltage is applied and the temperature range in which the second voltage is applied are preferably approximately the same.
[0054]
Since a large temperature gradient during cooling causes defects, the temperature gradient is preferably −3.0 ° C./min or less, particularly preferably around −1.0 ° C./min.
[0055]
The magnitude of the first voltage is not particularly limited, but a voltage having the same magnitude as the second voltage is preferable.
[0056]
Subsequently, a second voltage having a polarity different from the first voltage is applied at a temperature higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition starts. The temperature at which the application of the second voltage is started is preferably as close to the temperature at which the phase transition is started as much as possible in order to avoid applying a DC voltage to the liquid crystal for a long time. For example, the application of the second voltage is preferably started from a temperature higher than the temperature at which the phase transition between the chiral nematic phase and the chiral smectic C phase starts, more preferably from 0.1 ° C. to 1 ° C. higher. Then, the second voltage is removed immediately after the phase transition. In this way, the temperature range for applying the second voltage is made as narrow as possible.
[0057]
At this time, in the case where ionic impurities are mixed in the panel, if the second voltage is suddenly removed, there is a possibility that alignment failure is caused by the influence of the counter electromotive force. Therefore, the second voltage is preferably set to 0 V while gradually decreasing the voltage after the phase transition. In this way, good orientation is obtained.
[0058]
In this embodiment, the temperature range in which the first voltage is applied and the temperature range in which the second voltage is applied are made as narrow as possible, and orientation caused by accumulation of impurity ions at the interface by applying a DC voltage, etc. Reduce the impact on Further, by making the magnitudes of the first voltage and the second voltage applied to the liquid crystal during cooling equal, it is possible to cancel the bias of the DC component applied to the liquid crystal.
[0059]
【Example】
[Example 1]
In this example, a ferroelectric liquid crystal R2402 manufactured by Clariant Japan was used as the liquid crystal material. The phase transition temperature of this liquid crystal is isotropic phase / chiral nematic phase = 88.6 to 85.9 ° C., chiral nematic phase / chiral smectic C phase 65.8 ° C. (catalog value).
[0060]
A liquid crystal material was injected into the active matrix substrate using a capillary phenomenon, and the injection port was sealed with a UV curable sealant.
[0061]
Thereafter, a monostabilization treatment was performed as shown in FIG. The monostabilization treatment start temperature was 75.0 ° C., and after maintaining in this state for 180 seconds, cooling was started at a cooling rate of −1.2 ° C./min. Simultaneously with the start of cooling, a DC voltage of +6 V as the first voltage was applied to the ferroelectric liquid crystal R2402. The temperature controller used here was a Mettler FP80 manufactured by Mettler.
[0062]
Thereafter, a DC voltage of −6 V, which is the second voltage, was applied at 66.8 ° C., which is 1.0 ° C. higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition is initiated, to cause phase transition. After the transition to the chiral smectic C phase, cooling was performed while applying a constant DC voltage to 62.0 ° C., and then the DC voltage was gradually removed, and good orientation was obtained by cooling to room temperature.
[0063]
[Comparative Example]
In this comparative example, the alignment state of the liquid crystal when the liquid crystal panel used in Example 1 is mono-stabilized while applying a single polarity DC voltage will be described.
[0064]
Once CDR-FLC is monostabilized, the temperature is raised and the phase is changed to a higher temperature phase than the chiral smectic C phase, for example, isotropic phase or chiral nematic phase, and then cooled without voltage application. When transitioning to the C phase, as shown in FIG. 13, the FLC molecule takes two states 217 inclined symmetrically with respect to the rubbing direction 216, and a monostable state cannot be obtained. However, it is possible to regain the original monostable state by performing the monostabilization process again.
[0065]
Therefore, by using the liquid crystal display device used in Example 1 and performing a mono-stabilization process in which only one polarity voltage as shown in FIG. 3 is applied during cooling, a comparison with the method according to the present invention was performed. .
[0066]
As the temperature controller, Mettler FP80 manufactured by Mettler was used. After maintaining the chiral nematic phase at 75.0 ° C. for 180 seconds, cooling was started at a cooling rate of −1.2 ° C./min. At this time, no voltage is applied.
[0067]
Next, a DC voltage of −6 V was applied at 66.9 ° C., which was 1.0 ° C. higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition was initiated, to cause phase transition. Then, after the transition to the chiral smectic C phase, the DC voltage was gradually removed at 62.0 ° C. and then cooled to room temperature to complete the monostabilization treatment.
[0068]
The orientation of the liquid crystal after the monostabilization treatment in which only the voltage of one polarity was applied during cooling was examined. In a configuration in which a liquid crystal panel is sandwiched between two polarizing plates, the angle formed by the optical axis of the polarizing plate is adjusted to make the alignment failure conspicuous, and the alignment after the monostabilization treatment of the present invention shown in Example 1 The number of pixels with poor alignment was confirmed to be large.
[0069]
[Example 2]
In this embodiment, a method for manufacturing an active matrix substrate in which a pixel matrix circuit and a CMOS circuit which is a basic form of a driver circuit provided in the periphery thereof are simultaneously formed will be described with reference to FIGS. A process of manufacturing an active matrix type liquid crystal display device from an active matrix substrate using the above will be described.
[0070]
First, a silicon nitride oxide film 302a was formed as a base film on the substrate 301 to a thickness of 50 to 500 nm, typically 100 nm. The silicon nitride oxide film 302a is made of SiH. Four And N 2 O and NH Three The nitrogen concentration contained is set to be 25 atomic% or more and less than 50 atomic%. After that, heat treatment at 450 to 650 ° C. was performed in a nitrogen atmosphere to densify the silicon nitride oxide film 302a.
[0071]
Further, a silicon nitride oxide film 302b was formed to a thickness of 100 to 500 nm, typically 200 nm, and an amorphous semiconductor film (not shown) was continuously formed to a thickness of 20 to 80 nm. In this embodiment, an amorphous silicon film is used as the amorphous semiconductor film, but a microcrystalline silicon film or an amorphous silicon germanium film may be used.
[0072]
Then, the amorphous silicon film was crystallized by a crystallization means described in Japanese Patent Laid-Open No. 7-130652 (corresponding to US Pat. No. 5,643,826) to form a crystalline silicon film (not shown). . The technology described in the publication is a catalyst element (one or more elements selected from nickel, cobalt, germanium, tin, lead, palladium, iron, and copper) that promotes crystallization when crystallizing an amorphous silicon film. , Typically nickel). Specifically, heat treatment is performed with the catalytic element held on the surface of the amorphous silicon film to change the amorphous silicon film into a crystalline silicon film.
[0073]
After the crystalline silicon film is formed in this way, the remaining amorphous component is crystallized by irradiating with excimer laser light, thereby improving the overall crystallinity. The excimer laser light may be either a pulse oscillation type or a continuous oscillation type, but can be applied to a large substrate by processing the beam shape into a linear shape and irradiating it.
[0074]
Next, the crystalline silicon film was patterned to form active layers 303 to 306, and a gate insulating film 307 was formed to cover them. The gate insulating film 307 is made of SiH Four And N 2 A silicon nitride oxide film formed from O, which is formed to have a thickness of 10 to 200 nm, preferably 50 to 150 nm. (Fig. 4 (A))
[0075]
Next, resist masks 308 to 311 were formed to cover the entire surfaces of the active layers 303 and 306 and part of the active layers 304 and 305 (including the channel formation region). And phosphine (PH Three N) which becomes an Lov region or a Loff region after an impurity element imparting n-type (phosphorus in this embodiment) is added by an ion doping method using - Regions 312 to 314 were formed. In this step, the acceleration voltage was set to 65 keV in order to add phosphorus to the active layer therebelow through the gate insulating film 307. The concentration of phosphorus added to the active layer is 2 × 10 16 ~ 5x10 19 atoms / cm Three In the range of 1 × 10 18 atoms / cm Three It was. (Fig. 4 (B))
[0076]
Next, the first conductive film 315 was formed using tantalum nitride (TaN) by a sputtering method. Subsequently, a second conductive film 316 containing aluminum (Al) as a main component was formed to a thickness of 100 to 300 nm. (Fig. 4 (C))
[0077]
Then, the wiring 317 was formed by etching the second conductive film. In the case of this example, since the second conductive film is Al, the selectivity with respect to the underlying TaN film by the phosphoric acid solution was good. Further, a third conductive film 318 was formed using tantalum (Ta) to a thickness of 100 to 400 nm (200 nm in this embodiment) over the first conductive layer 315 and the wiring 317. A tantalum nitride film may be further formed on the tantalum film. (Fig. 4 (D))
[0078]
Next, resist masks 319 to 324 are formed, and the first conductive film and a part of the third conductive film are removed by etching, so that the low resistance connection wiring 325, the gate wiring 326 of the p-channel TFT, the pixel matrix A gate wiring 327 of the circuit was formed. Note that the conductive films 328 to 330 are left over a region to be an n-channel TFT. The connection wiring 325 is formed in a portion where the wiring resistance is minimized (for example, a wiring portion from the input / output terminal of the external signal to the input / output terminal of the driver circuit). However, since the wiring width is increased to some extent due to the structure, it is not suitable for a portion requiring fine wiring.
[0079]
The etching of the first conductive film (TaN film) and the second conductive film (Ta film) is CF Four And O 2 It was possible to carry out with a mixed gas of Then, a process of adding an impurity element imparting p-type to a part of the active layer 303 where the p-channel TFT is formed is performed while leaving the resist masks 319 to 324 as they are. Here, boron is used as the impurity element and diborane (B 2 H 6 ) Using an ion doping method (of course, an ion implantation method may be used). Boron concentration is 5 × 10 20 ~ 3x10 twenty one atoms / cm Three (In this embodiment, 2 × 10 twenty one atoms / cm Three ). And p with boron added at high concentration ++ Regions 331 and 332 were formed. (Fig. 5 (A))
[0080]
Note that in this step, the gate insulating film 307 may be etched using the resist masks 319 to 324 as a mask to expose part of the active layer 303, and then boron may be added. In that case, since the acceleration voltage is low, the damage to the active layer is small and the throughput is improved.
[0081]
Next, after removing the resist masks 319 to 324, new resist masks 333 to 338 were formed. This is for forming the gate wiring of the n-channel TFT, and the gate wirings 339 to 341 of the n-channel TFT were formed by the dry etching method. At this time, the gate wirings 339 and 340 are n - It was formed so as to overlap with a part of the regions 312 to 314. (Fig. 5 (B))
[0082]
Next, after removing the resist masks 333 to 338, new resist masks 342 to 346 were formed. The resist masks 344 and 346 are n-channel TFT gate wirings 340 and 341 and n - It was formed so as to cover a part of the region.
[0083]
Then, an impurity element imparting n-type (phosphorus in this embodiment) is added at 1 × 10 20 ~ 1x10 twenty one atoms / cm Three (In this embodiment, 5 × 10 20 atoms / cm Three ) To the active layers 304 to 306 + Regions 347 to 353 were formed. (Fig. 5 (C))
[0084]
Note that in this step, a step of adding phosphorus may be performed after the gate insulating film 307 is removed by etching using the resist masks 342 to 346 to expose part of the active layers 304 to 306. In that case, since the acceleration voltage is low, the damage to the active layer is small and the throughput is improved.
[0085]
Next, a step of removing the resist masks 342 to 346 and adding an impurity element imparting n-type (phosphorus in this embodiment) to the active layer 306 to be an n-channel TFT of the pixel matrix circuit was performed. Thus, the n - A concentration of 1/2 to 1/10 of the region (specifically, 1 × 10 16 ~ 5x10 18 atoms / cm Three ) With phosphorus added - Regions 354 to 357 were formed.
[0086]
In this step, all impurity regions except for the impurity regions 358 to 360 hidden by the gate wiring are formed in n. - Phosphorus was added at a concentration of. In fact, the concentration is so low that it can be ignored. However, strictly speaking, the region indicated by 359 and 360 is n - The area indicated by 361 and 362 is (n - + N - ) Region, and said n - It contains phosphorus at a slightly higher concentration than regions 359, 360. (Fig. 6 (A))
[0087]
Next, a protective insulating film 363 having a thickness of 100 to 400 nm is formed on the SiH film by plasma CVD. Four , N 2 O, NH Three The silicon nitride oxide film was used as a raw material. It was desirable to form the silicon nitride oxide film so that the hydrogen concentration in the silicon nitride oxide film was 1 to 30 atomic%. As the protective insulating film 344, a silicon oxide film, a silicon nitride film, or a stacked film including a combination thereof can be used.
[0088]
Thereafter, a heat treatment process was performed to activate the impurity element imparting n-type or p-type added at each concentration. This step can be performed by a furnace annealing method, a laser annealing method, or a rapid thermal annealing method (RTA method). Here, the activation process was performed by furnace annealing. The heat treatment was performed in a nitrogen atmosphere at 300 to 650 ° C., preferably 400 to 550 ° C., here 450 ° C. for 2 hours.
[0089]
Further, a process of hydrogenating the active layer was performed by performing heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is a step of terminating dangling bonds in the semiconductor layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. (Fig. 6 (B))
[0090]
After the activation process, an interlayer insulating film 364 having a thickness of 0.5 to 1.5 μm was formed on the protective insulating film 363. A laminated film composed of the protective insulating film 363 and the interlayer insulating film 364 was used as a first interlayer insulating film.
[0091]
Thereafter, contact holes reaching the source region or the drain region of each TFT were formed, and source wirings 365 to 368 and drain wirings 369 to 372 were formed. Although not shown, the drain wirings 369 and 370 are connected as the same wiring in order to form a CMOS circuit. Further, connection wirings 373 and 374 connecting the input / output terminals and the circuits were formed at the same time. Although not shown, in this embodiment, this electrode is a laminated film having a three-layer structure in which a Ti film is formed to 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film is formed to 150 nm by sputtering.
[0092]
Next, a passivation film 375 was formed using a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film with a thickness of 50 to 500 nm (typically 200 to 300 nm). The passivation film 375 is formed by plasma CVD using SiH. Four , N 2 O, NH Three Silicon nitride oxide film formed from SiH or SiH Four , N 2 , NH Three It may be formed of a silicon nitride film manufactured from the above.
[0093]
First, prior to film formation, N 2 O, N 2 , NH Three Etc. were introduced and a hydrogenation step was performed by plasma hydrogenation treatment. Hydrogen excited by the plasma treatment is supplied into the first interlayer insulating film, and if the substrate is heated to 200 to 400 ° C., the active layer can be hydrogenated by diffusing the hydrogen to the lower layer side. did it. The conditions for producing this passivation film are not particularly limited, but a dense film is desirable.
[0094]
Further, after forming the passivation film, a hydrogenation step may be further performed. For example, heat treatment may be performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen, or the same effect can be obtained by using a plasma hydrogenation method. Note that an opening may be formed in the passivation film 375 at a position where a contact hole for connecting the pixel electrode and the drain wiring is formed later.
[0095]
Thereafter, a second interlayer insulating film 376 made of an organic resin was formed to a thickness of about 1 μm. As the organic resin, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. Advantages of using the organic resin film are that the film forming method is simple, the relative dielectric constant is low, the parasitic capacitance can be reduced, and the flatness is excellent. Note that organic resin films other than those described above, organic SiO compounds, and the like can also be used. Here, it was formed by baking at 300 ° C. using a type of polyimide that is thermally polymerized after being applied to the substrate.
[0096]
Next, a shielding film 377 was formed over the second interlayer insulating film 376 in a region to be a pixel matrix circuit. The shielding film 377 is a film having an element selected from aluminum (Al), titanium (Ti), and tantalum (Ta) or any one of them as a main component and formed to a thickness of 100 to 300 nm. Note that when an insulating film such as a silicon oxide film was formed to a thickness of 5 to 50 nm on the second interlayer insulating film 376, the adhesion of the shielding film formed thereon could be improved. Further, CF is formed on the surface of the second interlayer insulating film 376 formed of an organic resin. Four When the plasma treatment using gas was performed, the adhesion of the shielding film formed on the film by surface modification could be improved.
[0097]
In addition to the shielding film, other connection wirings can be formed. For example, it is possible to form a connection wiring that connects the circuits in the driver circuit. However, in that case, it is necessary to form a contact hole in the second interlayer insulating film in advance before forming the material for forming the shielding film or the connection wiring.
[0098]
Next, an anodic oxide film 378 having a thickness of 10 to 100 nm (preferably 15 to 75 nm) was formed on the surface of the shielding film 377 by an anodic oxidation method. In this embodiment, since an aluminum film or a film mainly composed of aluminum is used as the shielding film 377, an aluminum oxide film (alumina film) is formed as the anodic oxide film 378.
[0099]
At the time of anodizing treatment, an ethylene glycol tartrate solution having a sufficiently low alkali ion concentration was first prepared. This was a solution in which 15% ammonium tartrate aqueous solution and ethylene glycol were mixed at a ratio of 2: 8, and aqueous ammonia was added thereto to adjust the pH to 7 ± 0.5. Then, a platinum electrode serving as a cathode is provided in the solution, the substrate on which the shielding film 377 is formed is immersed in the solution, and a constant (several mA to several hundred mA) direct current is passed using the shielding film 377 as an anode. . The current density is 1.0 mA / cm 2 ~ 20.0mA / cm 2 It is preferable to perform anodization while controlling within this range.
[0100]
In this example, a current of 100 mA was passed through one substrate, and the voltage value per unit time was 87 to 430 V / min. The voltage between the cathode and the anode in the solution changes with time as the oxide film grows. However, the voltage was adjusted so that the current became constant, and the operation was terminated when the voltage reached 35V. The anodic oxidation process time in this example was 7 seconds.
[0101]
Thus, an anodic oxide film 378 having a thickness of 20 to 30 nm could be formed on the side surface of the end portion of the shielding film 377. The numerical values related to the anodic oxidation method shown here are only examples, and the optimum values can naturally vary depending on the size of the element to be manufactured.
[0102]
Although the insulating film is provided only on the surface of the shielding film here, the insulating film may be formed by a vapor phase method such as a plasma CVD method, a thermal CVD method, or a sputtering method. In that case also, the film thickness is preferably 30 to 150 nm (preferably 50 to 75 nm). Alternatively, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, a DLC (Diamond like carbon) film, or an organic resin film may be used. Further, a laminated film combining these may be used.
[0103]
Next, a contact hole reaching the drain wiring 372 was formed in the second interlayer insulating film 376 and the passivation film 375, and a pixel electrode 379 was formed. Note that the pixel electrodes 380 and 381 are pixel electrodes of different adjacent pixels. The pixel electrodes 379 to 381 use a transparent conductive film in the case of a transmissive liquid crystal display device, and a reflective metal film (for example, aluminum, silver, Al-Ag) in the case of a reflective liquid crystal display device. An alloy or the like) may be used. Here, in order to obtain a transmissive liquid crystal display device, an indium tin oxide (ITO) film was formed to a thickness of 100 nm by sputtering.
[0104]
At this time, a region 382 in which the pixel electrode 379 and the shielding film 377 overlap with each other with the anodic oxide film 378 formed a storage capacitor.
[0105]
Thus, an active matrix substrate having a CMOS circuit and a pixel matrix circuit as a driver circuit on the same substrate was completed. Note that a p-channel TFT 501 and n-channel TFTs 502 and 503 are formed in the driver circuit, and a pixel TFT 504 made of an n-channel TFT is formed in the pixel matrix circuit. (Fig. 6 (C))
[0106]
In the p-channel TFT 501 of the CMOS circuit, a channel formation region 401, a source region 402, and a drain region 403 are each p. + Formed in the region.
[0107]
In the n-channel TFT 502, a channel formation region 404, a source region 405, a drain region 406, and a Lov region 407 are formed on one side of the channel formation region. At this time, the source region 405 has (n - + N + ) Region and drain region 406 are (n - + N - + N + ) Region, and the Lov region 407 is n - Formed in the region. The Lov region 407 is formed so as to overlap with the gate wiring.
[0108]
In the n-channel TFT 503, a channel formation region 408, a source region 409, a drain region 410, and Lov regions 411a and 412a and Loff regions 411b and 412b are formed on both sides of the channel formation region. At this time, the source region 409 and the drain region 410 are (n - + N - + N + ) Region, Lov regions 411a, 412a are n - Region, Loff regions 411b and 412b are (n - + N - ) Formed in each region. In this structure, the Lov region and the Loff region are realized because part of the LDD region is arranged so as to overlap the gate wiring.
[0109]
Further, the pixel TFT 504 includes n in contact with the channel formation regions 413 and 414, the source region 415, the drain region 416, the Loff regions 417 to 420, and the Loff regions 418 and 419. + Region 421 was formed. At this time, the source region 415 and the drain region 416 are each (n - + N + ) Region, and the Loff regions 417 to 420 are n - Formed in the region.
[0110]
In this example, the structure of the TFT forming each circuit was optimized according to the circuit specifications required by the pixel matrix circuit and the driver circuit, and the operation performance and reliability of the semiconductor device could be improved. Specifically, n-channel TFTs have a low LDD region arrangement according to circuit specifications and use different Lov regions or Loff regions. A TFT structure with an emphasis on off-current operation was realized.
[0111]
For example, in the case of an active matrix liquid crystal display device, the n-channel TFT 502 is suitable for logic circuits such as a shift register circuit, a frequency dividing circuit, a signal dividing circuit, a level shifter circuit, and a buffer circuit that place importance on high-speed operation. That is, by arranging the Lov region only on one side (drain region side) of the channel formation region, a structure in which the resistance component is reduced as much as possible and the hot carrier countermeasure is emphasized. This is because in the case of the above circuit group, the functions of the source region and the drain region are not changed, and the direction in which carriers (electrons) move is constant. However, Lov regions can be arranged on both sides of the channel formation region as necessary.
[0112]
Further, the n-channel TFT 503 is suitable for a sampling circuit (sample hold circuit) that places importance on both hot carrier countermeasures and low off-current operation. That is, the arrangement of the Lov region is used as a countermeasure against hot carriers, and further, the low off current operation is realized by arranging the Loff region. In addition, since the functions of the source region and the drain region are inverted and the carrier moving direction is changed by 180 °, the sampling circuit must be structured so as to be symmetric with respect to the gate wiring. In some cases, only the Lov region may be used.
[0113]
The n-channel TFT 504 is suitable for a pixel matrix circuit and a sampling circuit (sample hold circuit) that place importance on low off-current operation. That is, a low off-current operation is realized by arranging only the Loff region without arranging the Lov region that can increase the off-current value. Further, by using an LDD region having a lower concentration than the LDD region of the driver circuit as the Loff region, a measure is taken to thoroughly reduce the off-current value even if the on-current value slightly decreases. N + It has been confirmed that the region 321 is very effective in reducing the off-current value.
[0114]
The length (width) of the Lov region 407 of the n-channel TFT 502 may be 0.5 to 3.0 μm, typically 1.0 to 1.5 μm, with respect to the channel length of 3 to 7 μm. The length (width) of the Lov regions 411a and 412a of the n-channel TFT 503 is 0.5 to 3.0 μm, typically 1.0 to 1.5 μm, and the length (width) of the Loff regions 411b and 412b. May be 1.0 to 3.5 μm, typically 1.5 to 2.0 μm. The length (width) of the Loff regions 417 to 420 provided in the pixel TFT 504 may be 0.5 to 3.5 μm, typically 2.0 to 2.5 μm.
[0115]
Another feature is that the p-channel TFT 501 is formed in a self-aligned manner and the n-channel TFTs 502 to 504 are formed in a non-self-aligned manner (non-self-aligned).
[0116]
Next, a process for manufacturing an active matrix liquid crystal display device from an active matrix substrate will be described.
[0117]
As shown in FIG. 7, an alignment film 601 is formed on the substrate in the state of FIG. Usually, a polyimide resin is often used for the alignment film of the liquid crystal display element. A counter electrode 603 made of a transparent conductive film and an alignment film 604 were formed on the counter substrate 602. After the alignment film was formed, rubbing treatment was performed so that the liquid crystal molecules were aligned with a certain pretilt angle. Then, the pixel matrix circuit, the active matrix substrate on which the CMOS circuit is formed, and the counter substrate are bonded to each other through a sealing material, a spacer (both not shown), or the like by a known cell assembling process. Thereafter, a liquid crystal material 605 was injected between both substrates and completely sealed with a sealant (not shown). A liquid crystal material having a known smectic phase may be used as the liquid crystal material. In this example, a ferroelectric liquid crystal R2402 manufactured by Clariant Japan was used as the liquid crystal material.
[0118]
Subsequently, a monostabilization process was performed as shown in FIG. The monostabilization treatment start temperature was 75.0 ° C., and after maintaining in this state for 180 seconds, cooling was started at a cooling rate of −1.2 ° C./min. Simultaneously with the start of cooling, a DC voltage of +6 V as the first voltage was applied to the ferroelectric liquid crystal R2402. Note that a voltage was applied to the liquid crystal using a drive circuit so that a DC voltage could be applied to all the pixels simultaneously.
[0119]
Thereafter, a DC voltage of −6 V, which is the second voltage, was applied at 66.8 ° C., which is 1.0 ° C. higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition is initiated, to cause phase transition. After the transition to the chiral smectic C phase, cooling was performed while applying a constant DC voltage to 62.0 ° C., and then the DC voltage was gradually removed, and good orientation was obtained by cooling to room temperature. In this way, the active matrix type liquid crystal display device shown in FIG. 7 was completed.
[0120]
In this embodiment, an alumina film having a high relative dielectric constant of 7 to 9 is used as the dielectric of the storage capacitor, so that the storage capacitor can be increased. Therefore, even when a smectic liquid crystal having spontaneous polarization is used as the liquid crystal material, the amount of voltage drop due to inversion of the spontaneous polarization can be reduced.
[0121]
Example 3
A perspective view of the liquid crystal display device fabricated in Example 2 is shown in FIG. Note that FIG. 8 uses common reference numerals in order to correspond to the cross-sectional structure diagrams of FIGS.
[0122]
The active matrix substrate includes a pixel matrix circuit 1401, a scanning (gate) line driving circuit 1402, and a signal (source) line driving circuit 1403 formed on the glass substrate 301. A pixel TFT 504 of the pixel matrix circuit is an n-channel TFT, and a driver circuit provided in the periphery is configured based on a CMOS circuit. The scanning (gate) line driving circuit 1402 and the signal (source) line driving circuit 1403 are connected to the pixel matrix circuit 1401 by a gate wiring 341 and a source wiring 368, respectively. In addition, connection wirings 1407 and 1408 are provided from the external input / output terminal 1405 to which the FPC 1404 is connected to the input / output terminal of the driver circuit.
[0123]
Example 4
The liquid crystal display device formed by implementing any one of Embodiments 1 to 3 can be used for various electro-optical devices. That is, the present invention can be applied to all electronic devices in which these electro-optical devices are incorporated in a display unit.
[0124]
Such electronic devices include video cameras, digital cameras, projectors, head-mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.), etc. Can be mentioned. Examples of these are shown in FIGS. 9, 10 and 11.
[0125]
FIG. 9A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a keyboard 2004, and the like. The present invention can be applied to the display portion 2003.
[0126]
FIG. 9B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like. The present invention can be applied to the display portion 2102.
[0127]
FIG. 9C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an image receiving unit 2203, an operation switch 2204, a display unit 2205, and the like. The present invention can be applied to the display portion 2205.
[0128]
FIG. 9D shows a goggle type display, which includes a main body 2301, a display portion 2302, an arm portion 2303, and the like. The present invention can be applied to the display portion 2302.
[0129]
FIG. 9E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, an operation switch 2405, and the like. This player uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 2402.
[0130]
FIG. 9F shows a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown), and the like. The present invention can be applied to the display portion 2502.
[0131]
FIG. 10A illustrates a front type projector, which includes a projection device 2601, a screen 2602, and the like. The present invention can be applied to a liquid crystal display device 2808 that constitutes a part of the projection device 2601.
[0132]
FIG. 10B illustrates a rear projector, which includes a main body 2701, a projection device 2702, a mirror 2703, a screen 2704, and the like. The present invention can be applied to a liquid crystal display device 2808 that constitutes a part of the projection device 2702.
[0133]
FIG. 10C is a diagram showing an example of the structure of the projection devices 2601 and 2702 in FIGS. 10A and 10B. The projection devices 2601 and 2702 include a light source optical system 2801, mirrors 2802, 2804 to 2806, a dichroic mirror 2803, a prism 2807, a liquid crystal display device 2808, a phase difference plate 2809, and a projection optical system 2810. Projection optical system 2810 includes an optical system including a projection lens. Although the present embodiment shows a three-plate type example, it is not particularly limited, and for example, a single-plate type may be used. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the optical path indicated by an arrow in FIG. Good.
[0134]
FIG. 10D is a diagram showing an example of the structure of the light source optical system 2801 in FIG. In this embodiment, the light source optical system 2801 includes a reflector 2811, a light source 2812, lens arrays 2813 and 2814, a polarization conversion element 2815, and a condenser lens 2816. Note that the light source optical system illustrated in FIG. 10D is an example and is not particularly limited. For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the light source optical system.
[0135]
However, the projector shown in FIG. 10 shows a case where a transmissive electro-optical device is used, and an application example in a reflective electro-optical device is not shown.
[0136]
FIG. 11A illustrates a mobile phone, which includes a main body 2901, an audio output portion 2902, an audio input portion 2903, a display portion 2904, operation switches 2905, an antenna 2906, and the like. The present invention can be applied to the display portion 2904.
[0137]
FIG. 11B illustrates a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006, and the like. The present invention can be applied to the display portions 3002 and 3003.
[0138]
FIG. 11C illustrates a display, which includes a main body 3101, a support base 3102, a display portion 3103, and the like. The present invention can be applied to the display portion 3103.
[0139]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic device of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-3.
[0140]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. By using the present invention, it is possible to obtain a favorable display state in which moving image blur and display flicker are suppressed.
[0141]
Example 5
In this example, the liquid crystal display panel mono-stabilized by Examples 1 to 3 shows the state of liquid crystal alignment with respect to the first voltage.
FIG. 17 shows a surface photograph (the number of pixels is 42 × 31, and the total number of pixels is 320 × 240) when the liquid crystal panel is observed with an optical microscope when the first voltage is changed. These liquid crystal panels are set at a monostabilization treatment start temperature of 75.0 ° C., maintained in this state for 180 seconds, and then started cooling at a cooling rate of −1.2 ° C./min. A first voltage was applied to R2402. Note that in the liquid crystal panels of FIGS. 17A, 17B, and 17C, the first applied voltages were set to +1 V, +2 V, and +5 V, respectively. Thereafter, a DC voltage of −6 V, which is the second voltage, was applied at 66.5 ° C., which is 0.7 ° C. higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition was initiated, to cause phase transition. Then, after transitioning to the chiral smectic C phase, cooling was performed while applying a DC voltage having a constant magnitude to 61.0 ° C., and then the DC voltage was gradually removed.
[0142]
In FIG. 17, white stripes are poorly aligned parts. It can be seen that as the absolute value of the first voltage approaches the absolute value of the second voltage, white stripes indicating poor alignment decrease.
[0143]
Next, FIG. 18 will be described. FIG. 18 shows the number of pixels with poor alignment of the liquid crystal panel shown in FIGS. 17 (A) to 17 (C). From FIG. 17, the closer the absolute value of the first voltage is to the absolute value of the second voltage, that is, the closer the difference between the absolute values of the first voltage and the second voltage is to 0, the alignment of the liquid crystal. It can be seen that defects are decreasing. From this, by performing the monostabilization of the present invention, it is possible to reduce liquid crystal alignment defects derived from charges accumulated at the interface due to the presence of impurity ions or the like in the conventional monostabilization. Preferably, the alignment defect can be further reduced by making the absolute value of the first voltage equal to the absolute value of the second voltage. As described above, by applying the liquid crystal display device manufactured according to the first to third embodiments to the electronic device according to the fourth embodiment, an electronic device having a good display state with reduced moving image blur and display flicker is obtained. be able to.
【The invention's effect】
In the present invention, the DC voltage applied at least immediately before the start of the phase transition of the chiral smectic C phase at the time of cooling during monostabilization is applied to the polarity of the DC voltage applied immediately before the phase transition to the chiral smectic C phase starts. By making it different from the above, it is possible to manufacture a liquid crystal display device that realizes good orientation.
[Brief description of the drawings]
FIG. 1 is a diagram showing a method of monostabilization processing.
FIG. 2 is a diagram showing a method of mono-stabilization processing.
FIG. 3 is a diagram showing a method of mono-stabilization processing.
4A and 4B are diagrams illustrating a manufacturing process of an AM-LCD.
FIGS. 5A and 5B are diagrams illustrating a manufacturing process of an AM-LCD. FIGS.
6A and 6B are diagrams illustrating a manufacturing process of an AM-LCD.
FIG. 7 is a cross-sectional structure diagram of an active matrix liquid crystal display device.
FIG. 8 is a diagram showing an external appearance of an AM-LCD.
FIG 9 illustrates an example of an electronic device.
FIG 10 illustrates an example of an electronic device.
FIG 11 illustrates an example of an electronic device.
FIG. 12 is a diagram illustrating ferroelectric liquid crystal and bistability.
FIG. 13 is a diagram showing the phase sequence of CDR-FLC and the orientation of liquid crystal molecules.
FIG. 14 is a diagram showing a method of mono-stabilization processing (conventional example).
FIG. 15 shows a monostable potential.
FIG. 16 is a graph showing voltage-transmittance characteristics of a HALF-V shape.
FIG. 17 shows a display photograph of a liquid crystal panel manufactured according to the present invention.
FIG. 18 is a diagram showing the number of alignment defects of a liquid crystal panel manufactured according to the present invention.

Claims (11)

晶を注入後、前記液晶に電圧を2回印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法であって
キラルネマティック相−キラルスメクティック相転移を開始する温度より高い温度において第1の電圧を印加しながら冷却し、
続いて前記相転移を開始する温度より高い温度で前記第1の電圧と異なる極性の第2の電圧を印加し、
前記第2の電圧を印加したままキラルスメクティック相を示す温度まで冷却し、
前記キラルスメクティック相への相転移が終了した後前記第2の電圧を徐々に除去することを特徴とする液晶表示装置の作製方法。
After injecting the liquid crystal, a manufacturing method of a liquid crystal display device comprising the step of single-stabilize alignment of the liquid crystal by applying a voltage twice to the liquid crystal,
Cooling while applying a first voltage at a temperature higher than the temperature at which the chiral nematic phase-chiral smectic phase transition is initiated ,
Subsequently, a second voltage having a polarity different from that of the first voltage is applied at a temperature higher than a temperature at which the phase transition starts .
Cooling to a temperature exhibiting a chiral smectic phase while applying the second voltage ;
A method for manufacturing a liquid crystal display device, wherein the second voltage is gradually removed after the phase transition to the chiral smectic phase is completed .
晶を注入後、前記液晶に電圧を2回印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法であって
キラルネマティック相−キラルスメクティックC相転移を開始する温度より高い温度において第1の電圧を印加しながら冷却し、
続いて前記相転移を開始する温度より高い温度で前記第1の電圧と異なる極性の第2の電圧を印加し、
前記第2の電圧を印加したままキラルスメクティックC相を示す温度まで冷却し、
前記キラルスメクティックC相への相転移が終了した後前記第2の電圧を徐々に除去することを特徴とする液晶表示装置の作製方法。
After injecting the liquid crystal, a manufacturing method of a liquid crystal display device comprising the step of single-stabilize alignment of the liquid crystal by applying a voltage twice to the liquid crystal,
Cooling while applying a first voltage at a temperature higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition is initiated ,
Subsequently, a second voltage having a polarity different from that of the first voltage is applied at a temperature higher than a temperature at which the phase transition starts .
Cooling to a temperature exhibiting chiral smectic C phase while applying the second voltage ;
A method for manufacturing a liquid crystal display device, wherein the second voltage is gradually removed after the phase transition to the chiral smectic C phase is completed .
相系列が高温側から等方相−キラルネマティック相−キラルスメクティックC相である液晶に電圧を2回印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法であって
キラルネマティック相−キラルスメクティックC相転移を開始する温度より高い温度において第1の電圧を印加しながら冷却し、
続いて前記相転移を開始する温度より高い温度で前記第1の電圧と異なる極性の第2の電圧を印加し、
前記第2の電圧を印加したままキラルスメクティックC相を示す温度まで冷却し、
前記キラルスメクティックC相への相転移が終了した後前記第2の電圧を徐々に除去することを特徴とする液晶表示装置の作製方法。
A method for producing a liquid crystal display device comprising a step of applying voltage twice to a liquid crystal whose phase series is isotropic phase-chiral nematic phase-chiral smectic C phase from a high temperature side to monostabilize the alignment of the liquid crystal ,
Cooling while applying a first voltage at a temperature higher than the temperature at which the chiral nematic phase-chiral smectic C phase transition is initiated ,
Subsequently, a second voltage having a polarity different from that of the first voltage is applied at a temperature higher than a temperature at which the phase transition starts .
Cooling to a temperature exhibiting chiral smectic C phase while applying the second voltage ;
A method for manufacturing a liquid crystal display device, wherein the second voltage is gradually removed after the phase transition to the chiral smectic C phase is completed .
晶を注入後、前記液晶に電圧を2回印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法であって
等方相もしくはキラルネマティック相を示す温度で第1の電圧を印加しながら前記液晶を冷却し始め、
キラルネマティック相−キラルスメクティック相転移を開始する温度より高い温度で前記第1の電圧と異なる極性の第2の電圧を印加し、
キラルスメクティック相を示す温度まで冷却し、
前記キラルスメクティック相への相転移が終了した後前記第2の電圧を徐々に除去することを特徴とする液晶表示装置の作製方法。
After injecting the liquid crystal, a manufacturing method of a liquid crystal display device comprising the step of single-stabilize alignment of the liquid crystal by applying a voltage twice to the liquid crystal,
Starting to cool the liquid crystal while applying a first voltage at a temperature exhibiting an isotropic or chiral nematic phase;
Chiral nematic phases - a second voltage having a polarity different from the previous SL first voltage at a temperature higher than the temperature for starting the chiral smectic phase transition is applied,
It cooled to a temperature showing a chiral smectic phase,
A method for manufacturing a liquid crystal display device, wherein the second voltage is gradually removed after the phase transition to the chiral smectic phase is completed .
晶を注入後、前記液晶に電圧を2回印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法であって
等方相もしくはキラルネマティック相を示す温度で第1の電圧を印加しながら前記液晶を冷却し始め、
キラルネマティック相−キラルスメクティックC相転移を開始する温度より高い温度で前記第1の電圧と異なる極性の第2の電圧を印加し、
キラルスメクティックC相を示す温度まで冷却し、
前記キラルスメクティックC相への相転移が終了した後前記第2の電圧を徐々に除去することを特徴とする液晶表示装置の作製方法。
After injecting the liquid crystal, a manufacturing method of a liquid crystal display device comprising the step of single-stabilize alignment of the liquid crystal by applying a voltage twice to the liquid crystal,
Starting to cool the liquid crystal while applying a first voltage at a temperature exhibiting an isotropic or chiral nematic phase;
Chiral nematic phases - a second voltage having a polarity different from the previous SL first voltage at a temperature higher than the temperature for starting the chiral smectic C phase transition applied,
Cool to a temperature showing the chiral smectic C phase ,
A method for manufacturing a liquid crystal display device, wherein the second voltage is gradually removed after the phase transition to the chiral smectic C phase is completed .
相系列が高温側から等方相−キラルネマティック相−キラルスメクティックC相である液晶に電圧を2回印加し前記液晶の配向を単安定化する工程を有する液晶表示装置の作製方法であって
等方相もしくはキラルネマティック相を示す温度で第1の電圧を印加しながら前記液晶を冷却し始め、
キラルネマティック相−キラルスメクティックC相転移を開始する温度より高い温度で前記第1の電圧と異なる極性の第2の電圧を印加し、
キラルスメクティックC相を示す温度まで冷却し、
前記キラルスメクティックC相への相転移が終了した後前記第2の電圧を徐々に除去することを特徴とする液晶表示装置の作製方法。
A method for producing a liquid crystal display device comprising a step of applying voltage twice to a liquid crystal whose phase series is isotropic phase-chiral nematic phase-chiral smectic C phase from the high temperature side to monostabilize the alignment of the liquid crystal ,
Starting to cool the liquid crystal while applying a first voltage at a temperature exhibiting an isotropic or chiral nematic phase;
Chiral nematic phases - a second voltage having a polarity different from the previous SL first voltage at a temperature higher than the temperature for starting the chiral smectic C phase transition applied,
Cool to a temperature showing the chiral smectic C phase ,
A method for manufacturing a liquid crystal display device, wherein the second voltage is gradually removed after the phase transition to the chiral smectic C phase is completed .
請求項1乃至6のいずれか一項において、前記第1の電圧と前記第2の電圧とは直流電圧であることを特徴とする液晶表示装置の作製方法。  The method for manufacturing a liquid crystal display device according to claim 1, wherein the first voltage and the second voltage are DC voltages. 請求項1乃至7のいずれか一項において、前記第1の電圧と前記第2の電圧の絶対値は、電圧−透過率特性において透過率の最大値の50%以上となる電圧値であることを特徴とする液晶表示装置の作製方法。  8. The absolute value of the first voltage and the second voltage is a voltage value that is 50% or more of the maximum value of the transmittance in the voltage-transmittance characteristic according to claim 1. A method for manufacturing a liquid crystal display device. 請求項1乃至7のいずれか一項において、前記第1の電圧と前記第2の電圧の絶対値は、電圧−透過率特性において透過率の最大値の90%以上となる電圧値であることを特徴とする液晶表示装置の作製方法。  8. The absolute value of the first voltage and the second voltage according to claim 1 is a voltage value that is 90% or more of the maximum value of transmittance in the voltage-transmittance characteristic. A method for manufacturing a liquid crystal display device. 請求項1乃至請求項9のいずれか一項において、In any one of Claims 1 thru | or 9,
前記第1の電圧の絶対値と前記第2の電圧の絶対値は等しいことを特徴とする液晶表示装置の作製方法。The method for manufacturing a liquid crystal display device, wherein an absolute value of the first voltage is equal to an absolute value of the second voltage.
請求項1乃至10のいずれか一項において、前記液晶表示装置は、マトリクス状に配置された画素電極と、前記画素電極に接続するトランジスタと、前記画素電極と前記液晶を介して配置された共通電極とを有し、
前記画素電極と前記共通電極の間にて前記第1の電圧及び前記第2の電圧を付与することを特徴とする液晶表示装置の作製方法。
In any one of claims 1 to 10, wherein the liquid crystal display device, pixel electrodes arranged in a matrix, and transistors connected to the pixel electrode, which is arranged through the said pixel electrode liquid crystal common An electrode,
A method for manufacturing a liquid crystal display device, wherein the first voltage and the second voltage are applied between the pixel electrode and the common electrode.
JP2002206367A 2001-07-16 2002-07-16 Method for manufacturing liquid crystal display device Expired - Fee Related JP4040377B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002206367A JP4040377B2 (en) 2001-07-16 2002-07-16 Method for manufacturing liquid crystal display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001215304 2001-07-16
JP2001-215304 2001-07-16
JP2002206367A JP4040377B2 (en) 2001-07-16 2002-07-16 Method for manufacturing liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2003098529A JP2003098529A (en) 2003-04-03
JP4040377B2 true JP4040377B2 (en) 2008-01-30

Family

ID=26618785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002206367A Expired - Fee Related JP4040377B2 (en) 2001-07-16 2002-07-16 Method for manufacturing liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4040377B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931489B1 (en) 2003-12-30 2009-12-11 엘지디스플레이 주식회사 Liquid Crystal Display and Manufacturing Method Thereof
CN100520536C (en) * 2004-01-22 2009-07-29 大日本印刷株式会社 Liquid crystal display element
JP4537718B2 (en) * 2004-01-22 2010-09-08 大日本印刷株式会社 Liquid crystal display element
CN100485492C (en) * 2004-02-10 2009-05-06 大日本印刷株式会社 Liquid crystal display element
KR101021696B1 (en) 2005-05-19 2011-03-15 다이니폰 인사츠 가부시키가이샤 Liquid crystal display element
JP5062182B2 (en) * 2006-12-20 2012-10-31 大日本印刷株式会社 Liquid crystal display element

Also Published As

Publication number Publication date
JP2003098529A (en) 2003-04-03

Similar Documents

Publication Publication Date Title
JP3844613B2 (en) Thin film transistor circuit and display device using the same
JP5719918B2 (en) Semiconductor device
JP4940288B2 (en) Liquid crystal display device
JP5292451B2 (en) Semiconductor display device
US7106316B2 (en) Display device
US7190360B1 (en) Display device and method of driving the same
US20060238483A1 (en) Shift register circuit, driving circuit of display device, and display device using the driving circuit
US20070200986A1 (en) Contrast ratio and viewing angle improvement for a TN- LCD
US7492417B2 (en) Method of manufacturing liquid crystal display device
JP4040377B2 (en) Method for manufacturing liquid crystal display device
JP4801247B2 (en) Display device
JP4059969B2 (en) Display device and driving method thereof
JP4809540B2 (en) Driving method of liquid crystal display device
JP4827343B2 (en) Liquid crystal display device and method for manufacturing liquid crystal display device
JP4459332B2 (en) Active matrix liquid crystal display device
JP4476391B2 (en) Driving method of semiconductor display device
JP4459351B2 (en) Driving method of semiconductor display device
JP2001324723A (en) Semiconductor device and its manufacturing method
JPH11194342A (en) Electro-optical device
JP4849733B2 (en) Manufacturing method of active matrix type liquid crystal display device
JP2003309456A (en) Thin-film transistor circuit and semiconductor display apparatus using the same
JP2014123137A (en) Display device
JP2000004130A (en) Thin film transistor circuit and semiconductor display device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees