JP4040013B2 - Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method - Google Patents
Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method Download PDFInfo
- Publication number
- JP4040013B2 JP4040013B2 JP2003366859A JP2003366859A JP4040013B2 JP 4040013 B2 JP4040013 B2 JP 4040013B2 JP 2003366859 A JP2003366859 A JP 2003366859A JP 2003366859 A JP2003366859 A JP 2003366859A JP 4040013 B2 JP4040013 B2 JP 4040013B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching
- switching elements
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
本発明は、パワーMOS FET(metal-oxide semiconductor field effect transistor:電界効果トランジスタ)等のスイッチング素子の制御により信号を再生する回路等に関する。 The present invention relates to a circuit for reproducing a signal by controlling a switching element such as a power MOS FET (metal-oxide semiconductor field effect transistor).
従来より、オーディオ信号再生装置等のスイッチング増幅部を構成するスイッチング回路であって、パワーMOSFET等のスイッチング素子で構成されたブリッジ回路により、ディジタル信号を制御信号として定電圧をスイッチングして電力増幅するスイッチング回路には、ハーフブリッジ回路とフルブリッジ回路とが用いられている。 2. Description of the Related Art Conventionally, a switching circuit that constitutes a switching amplification unit of an audio signal reproduction device or the like, and a bridge circuit constituted by a switching element such as a power MOSFET performs power amplification by switching a constant voltage using a digital signal as a control signal As the switching circuit, a half bridge circuit and a full bridge circuit are used.
図3は、定電圧として+Vd、−Vdが印加されたハーフブリッジ回路102と、スイッチング信号から高域成分を除去するローパスフィルタ(Low Pass Filter:LPF)103とスピーカ104とを備えて構成されるオーディオ信号再生装置の一部を示す回路ブロック図である。また、ハーフブリッジ回路102を構成するスイッチング素子Q1、Q2を制御してスイッチング動作を行うための制御信号を図4に示す。図4において、S1がハイサイド側のスイッチング素子Q1をオン/オフする制御信号であり、S2がローサイド側のスイッチング素子Q2をオン/オフする制御信号である。
FIG. 3 includes a half-
スイッチング素子Q1、Q2は、各制御信号がH(High)信号のときにオンとなり、L(Low)信号のときオフになる。従って、ハーフブリッジ回路102において、スイッチング素子Q1がオンのとき、スイッチング素子Q2はオフであり、スイッチング素子Q1がオフのとき、スイッチング素子Q2はオンとなる。このように、正常動作時においては、スイッチング素子Q1、Q2は交互にオン/オフを繰り返し、いずれもがオンになることはないように制御されている。
The switching elements Q1 and Q2 are turned on when each control signal is an H (High) signal and turned off when the control signal is an L (Low) signal. Accordingly, in the half-
図5は、定電圧として+Vd、−Vdが印加されたフルブリッジ回路112と、スイッチング信号から高域成分を除去するローパスフィルタ103とスピーカ104とを備えて構成されるオーディオ信号再生装置の一部を示す回路ブロック図である。また、フルブリッジ回路112を構成するスイッチング素子Q11〜Q14を制御してスイッチング動作を行うための制御信号を図6に示す。図6において、S11がスイッチング素子Q11、Q14をオン/オフする制御信号であり、S12がスイッチング素子Q12、Q13をオン/オフする制御信号である。
FIG. 5 shows a part of an audio signal reproducing apparatus configured to include a
スイッチング素子Q11〜Q14は、各制御信号がH(High)信号のときにオンとなり、L(Low)信号のときオフになる。従って、フルブリッジ回路112において、スイッチング素子Q11、Q14がオンのとき、スイッチング素子Q12、Q13はオフであり、スイッチング素子Q11、Q14がオフのとき、スイッチング素子Q12、Q13はオンとなる。従って、正常動作時において信号電流は、+Vdからハイサイド側のスイッチング素子Q11、LPT103、スピーカ104、ローサイド側のスイッチング素子Q14、−Vdの経路か、または、+Vdからハイサイド側のスイッチング素子Q13、LPT103、スピーカ104、ローサイド側のスイッチング素子Q12、−Vdの経路かのいずれかの経路を流れて、スピーカ104を駆動する。
The switching elements Q11 to Q14 are turned on when each control signal is an H (High) signal and turned off when the control signal is an L (Low) signal. Accordingly, in the
このように、正常動作時においては、スイッチング素子Q11、Q14とスイッチング素子Q12、Q13とは交互にオン/オフを繰り返し、スイッチング素子Q11とQ12、または、スイッチング素子Q13とQ14が同時にオンになることがないように制御されている。 As described above, during normal operation, the switching elements Q11 and Q14 and the switching elements Q12 and Q13 are alternately turned on and off, and the switching elements Q11 and Q12 or the switching elements Q13 and Q14 are simultaneously turned on. There is no control.
しかしながら、図3に示すハーフブリッジ回路102において、制御信号S1をスイッチング素子Q1へ供給するドライバ(不図示)や、制御信号S2をスイッチング素子Q2へ供給するドライバ(不図示)、または、その更に上流の制御機器等(不図示)にスイッチング素子Q1またはQ2を常時オンさせてしまうような異常が発生した場合には、スイッチング素子Q1とQ2が同時にオンになる状態が発生し、スイッチング素子Q1とQ2を貫通する大きな貫通電流が流れ、スイッチング素子Q1、Q2が破壊されてしまう可能性がある。また、スイッチング素子Q1またはQ2のいずれかが常時オンしてしまうように故障した場合にも、スイッチング素子Q1とQ2を貫通する大きな貫通電流が流れ、故障していない方のスイッチング素子まで破壊されてしまう可能性がある。
However, in the half-
また、図5に示すフルブリッジ回路112においても、制御信号S11をスイッチング素子Q11、Q14へ供給するドライバ(不図示)や、制御信号S12をスイッチング素子Q12、Q13へ供給するドライバ(不図示)、または、その更に上流の制御機器等(不図示)にスイッチング素子Q11〜Q14のいずれかを常時オンさせてしまうような異常が発生した場合には、スイッチング素子Q11とQ12、または、スイッチング素子Q13とQ14が同時にオンになり、スイッチング素子Q11とQ12、または、スイッチング素子Q13とQ14を貫通する大きな貫通電流が流れ、スイッチング素子Q11〜Q14のいずれか、または、複数のスイッチング素子が破壊されてしまう可能性がある。また、スイッチング素子Q11〜Q14のいずれかが常時オンしてしまうように故障した場合にも、スイッチング素子Q11とQ12、または、スイッチング素子Q13とQ14を貫通する大きな貫通電流が流れ、故障していないスイッチング素子まで破壊されてしまう可能性がある。
Also in the
従来より、過電流によってスイッチング素子が破壊されることを防止するために、スイッチング素子が接続された電源ラインに抵抗を接続し、この抵抗の両端に発生する電圧からスイッチング素子に流れる電流を検出し、過電流が流れたときにはスイッチング素子をオフする等してスイッチング素子の保護を図ったスイッチング回路がある。 Conventionally, in order to prevent the switching element from being destroyed by an overcurrent, a resistor is connected to the power supply line to which the switching element is connected, and the current flowing through the switching element is detected from the voltage generated at both ends of the resistor. There is a switching circuit that protects the switching element by turning off the switching element when an overcurrent flows.
また、Hブリッジ回路を構成する複数のMOSFETのゲートディレイ回路を含む信号検出回路において、昇温検出回路を設けることにより、温度によって前記各MOSFETの立ち上がり時または立ち下がり時の切り替わり間隔を制御しているものもある(例えば、特許文献1参照)。
しかしながら、スイッチング素子が接続された電源ラインに過電流検出用の抵抗を接続してスイッチング素子の保護を図ったスイッチング回路は、正常動作時においても、この電流検出用抵抗に信号電流が流れるので、この電流検出用抵抗が発熱するうえ、無駄な消費電力が発生するという問題があった。 However, the switching circuit that protects the switching element by connecting the overcurrent detection resistor to the power supply line to which the switching element is connected has a signal current that flows through the current detection resistor even during normal operation. This current detection resistor generates heat and wasteful power consumption occurs.
また、特許文献1に記載の従来技術では、Hブリッジ回路を構成するMOSFETであって、電源に直列に接続された上下のMOSFETのターンオン時間、ターンオフ時間の差に基づく貫通電流が流れることを、温度変化が生じても安定的に防ぐことはできるが、前記上下のMOSFETの一方のMOSFETがオンしたままになるというような異常な場合に、この上下のMOSFETを貫通する貫通電流が流れることによるMOSFETの破壊を防ぐことはできないという問題があった。
Further, in the prior art described in
本発明は、上記の点に鑑み、定電圧電源に直列に接続されブリッジ回路を構成する2個のスイッチング素子の一方がオンしたままの状態になる異常が発生したときに、これら2個のスイッチング素子を貫通する貫通電流によってスイッチング素子が破壊されることを防止することのできるスイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法を提供することを目的とする。 In view of the above-mentioned points, the present invention switches between two switching elements when an abnormality occurs in which one of two switching elements that are connected in series to a constant voltage power source and constitute a bridge circuit remains on. An object of the present invention is to provide a switching circuit capable of preventing a switching element from being destroyed by a through current passing through the element, an audio signal reproducing apparatus using the switching circuit, and a switching element protection method.
上記目的を達成するために本発明は、高位電源端子と低位電源端子間に直列に接続された第1、第2スイッチング素子を備え、入力信号に応じて第1スイッチング素子をオン、第2スイッチング素子をオフとする第1の期間と第1スイッチング素子をオフ、第2スイッチング素子をオンとする第2の期間とを切り換えて、第1、第2スイッチング素子の接続点から出力を取り出すスイッチング回路において、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第1、第2電流検出手段が共に所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして貫通電流を遮断し第1、第2スイッチング素子を保護する保護手段とを設けたものである。 To achieve the above object, the present invention includes first and second switching elements connected in series between a high-level power supply terminal and a low-level power supply terminal, and the first switching element is turned on and second switching is performed in accordance with an input signal. A switching circuit for taking out an output from a connection point of the first and second switching elements by switching between a first period in which the element is turned off and a second period in which the first switching element is turned off and the second switching element is turned on The first current detecting means for detecting the current flowing through the first switching element, the second current detecting means for detecting the current flowing through the second switching element, and the first and second current detecting means both have predetermined current values. And a protection means for protecting the first and second switching elements by turning off the first and second switching elements and cutting off the through current when a current exceeding the current is detected. It is.
このようにすると、第1、第2スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときに、前記貫通電流が流れたことを検出して遮断することができるので、前記貫通電流が流れ続けることにより第1、第2スイッチング素子が破壊されることを防止することができる。 In this way, when a malfunction or the like occurs in which one of the first and second switching elements remains on, and a large through current that passes through the first and second switching elements flows, Since the flow of the through current can be detected and interrupted, it is possible to prevent the first and second switching elements from being destroyed by the continuous flow of the through current.
また、例えば、第1電流検出手段を第1スイッチング素子両端の電圧を検出する第1電圧検出回路にし、第2電流検出手段を第2スイッチング素子両端の電圧を検出する第2電圧検出回路にすると良い。このようにすると、各スイッチングに大きな電流が流れていることをスイッチング素子両端の電圧から検出することができ、電流検出用抵抗等の無駄な消費電力を発生させる電流検出器を取り付ける必要が無くなる。 Further, for example, if the first current detection means is a first voltage detection circuit that detects the voltage across the first switching element, and the second current detection means is a second voltage detection circuit that detects the voltage across the second switching element. good. In this way, it can be detected from the voltage across the switching element that a large current flows in each switching, and there is no need to attach a current detector that generates wasteful power consumption such as a current detection resistor.
また、例えば、前記保護手段は、第1電圧検出回路で検出された電圧が第1所定電圧より小さく、且つ、第2電圧検出回路で検出された電圧が第2所定電圧より小さいことを検知して検知信号を出力する検知回路と、前記検知信号を所定時間だけ遅延させる遅延回路と、該遅延回路からの検知信号を保持するとともに保持している間は第1、第2スイッチング素子をオフにして貫通電流を遮断するためのプロテクト信号を出力する保持回路を備えていると良い。 In addition, for example, the protection unit detects that the voltage detected by the first voltage detection circuit is smaller than the first predetermined voltage and the voltage detected by the second voltage detection circuit is smaller than the second predetermined voltage. A detection circuit that outputs a detection signal, a delay circuit that delays the detection signal by a predetermined time, and holds the detection signal from the delay circuit and turns off the first and second switching elements while holding the detection signal. It is preferable to provide a holding circuit that outputs a protect signal for interrupting the through current.
このようにすると、前記検知回路により第1、第2スイッチング素子共に所定の電流値を超える電流が流れていることが検知でき、前記遅延回路により第1、第2スイッチング素子が共にスイッチング動作する微小時間に第1、第2スイッチング素子両端の電圧が不安定になることから生じる誤検出を防止でき、前記保持回路により第1、第2スイッチング素子を流れる貫通電流を遮断するためのプロテクト信号を出力し続けることができるので、第1、第2スイッチング素子を貫通する貫通電流を安定して遮断させることができる。 In this way, the detection circuit can detect that a current exceeding a predetermined current value is flowing in both the first and second switching elements, and the delay circuit can perform a switching operation for both the first and second switching elements. It is possible to prevent erroneous detection caused by the voltage at both ends of the first and second switching elements becoming unstable over time, and to output a protect signal for interrupting the through current flowing through the first and second switching elements by the holding circuit. Therefore, the through current that penetrates the first and second switching elements can be stably interrupted.
また、例えば、高位電源端子と低位電源端子間に順次直列に接続された第1、第2スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第3、第4スイッチング素子とを備え、入力信号に応じて第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを切り換えて、第1、第2スイッチング素子の接続点と第3、第4スイッチング素子の接続点との間から出力を取り出すスイッチング回路において、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第3スイッチング素子に流れる電流を検出する第3電流検出手段と、第4スイッチング素子に流れる電流を検出する第4電流検出手段と、第1、第2電流検出手段が共に第1の所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断し第1、第2スイッチング素子を保護するとともに、第3、第4電流検出手段が共に第2の所定電流値を超える電流を検出したときに第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断し第3、第4スイッチング素子を保護する保護手段とを設けると良い。 Further, for example, first and second switching elements sequentially connected in series between a high-level power supply terminal and a low-level power supply terminal, and third and fourth switching elements sequentially connected in series between the high-level power supply terminal and low-level power supply terminal. A first period in which the first and fourth switching elements are turned on, and the second and third switching elements are turned off according to the input signal, and the first and fourth switching elements are turned off, and the second, second In the switching circuit that switches the second period during which the three switching elements are turned on and extracts the output from between the connection point of the first and second switching elements and the connection point of the third and fourth switching elements, A first current detecting means for detecting a current flowing through the switching element; a second current detecting means for detecting a current flowing through the second switching element; and a current flowing through the third switching element. The third current detecting means, the fourth current detecting means for detecting the current flowing through the fourth switching element, and the first and second current detecting means both detect the current exceeding the first predetermined current value. The second switching element is turned off, the through currents of the first and second switching elements are cut off to protect the first and second switching elements, and the third and fourth current detection means are both set to the second predetermined current value. It is preferable to provide protection means for protecting the third and fourth switching elements by turning off the third and fourth switching elements when a current exceeding the first current is detected and cutting off the through currents of the third and fourth switching elements.
このようにすると、第1、第2スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第1、第2スイッチング素子の貫通電流が流れたときに、該貫通電流が流れたことを検出して遮断することができるので、該貫通電流が流れ続けることにより第1、第2スイッチング素子が破壊されることを防止することができ、また、第3、第4スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第3、第4スイッチング素子の貫通電流が流れたときに、該貫通電流が流れたことを検出して遮断することができるので、該貫通電流が流れ続けることにより第3、第4スイッチング素子が破壊されることを防止することができる。 In this way, when a malfunction or the like occurs in which one of the first and second switching elements remains on, and the through current of the first and second switching elements flows, the through current Therefore, it is possible to prevent the first and second switching elements from being destroyed by the flow of the through current, and to prevent the third and fourth switching. When a malfunction or the like that causes one of the elements to remain on occurs and a through current flows through the third and fourth switching elements, the fact that the through current has flown is detected and shut off. Therefore, it is possible to prevent the third and fourth switching elements from being destroyed by continuing the flow of the through current.
また、例えば、第1電流検出手段を第1スイッチング素子両端の電圧を検出する第1電圧検出回路にし、第2電流検出手段を第2スイッチング素子両端の電圧を検出する第2電圧検出回路にし、第3電流検出手段を第3スイッチング素子両端の電圧を検出する第3電圧検出回路にし、第4電流検出手段を第4スイッチング素子両端の電圧を検出する第4電圧検出回路にすると良い。このようにすると、各スイッチング素子に大きな電流が流れていることをスイッチング素子両端の電圧から検出することができ、電流検出用抵抗等の無駄な消費電力を発生させる電流検出器を取り付ける必要が無くなる。 Also, for example, the first current detection means is a first voltage detection circuit that detects the voltage across the first switching element, and the second current detection means is a second voltage detection circuit that detects the voltage across the second switching element, The third current detection means may be a third voltage detection circuit that detects the voltage across the third switching element, and the fourth current detection means may be a fourth voltage detection circuit that detects the voltage across the fourth switching element. In this way, it is possible to detect that a large current flows through each switching element from the voltage across the switching element, and there is no need to attach a current detector that generates wasteful power consumption such as a current detection resistor. .
また、例えば、前記保護手段は、第1電圧検出回路で検出された電圧が第1所定電圧より小さく、且つ、第2電圧検出回路で検出された電圧が第2所定電圧より小さいことを検知して第1検知信号を出力する第1検知回路と、第1検知信号を第1の所定時間だけ遅延させる第1遅延回路と、第1遅延回路からの第1検知信号を保持するとともに保持している間は第1、第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断するための第1プロテクト信号を出力する第1保持回路と、第3電圧検出回路で検出された電圧が第3所定電圧より小さく、且つ、第4電圧検出回路で検出された電圧が第4所定電圧より小さいことを検知して第2検知信号を出力する第2検知回路と、第2検知信号を第2の所定時間だけ遅延させる第2遅延回路と、第2遅延回路からの第2検知信号を保持するとともに保持している間は第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断するための第2プロテクト信号を出力する第2保持回路とを備えていると良い。 In addition, for example, the protection unit detects that the voltage detected by the first voltage detection circuit is smaller than the first predetermined voltage and the voltage detected by the second voltage detection circuit is smaller than the second predetermined voltage. A first detection circuit for outputting the first detection signal, a first delay circuit for delaying the first detection signal by a first predetermined time, and holding and holding the first detection signal from the first delay circuit. The first holding circuit that outputs the first protect signal for turning off the first and second switching elements and shutting off the through current of the first and second switching elements and the third voltage detecting circuit detect A second detection circuit that outputs a second detection signal upon detecting that the detected voltage is lower than the third predetermined voltage and the voltage detected by the fourth voltage detection circuit is lower than the fourth predetermined voltage; Delay signal for second predetermined time The second delay circuit to be turned off, and while holding the second detection signal from the second delay circuit, the third and fourth switching elements are turned off to cut off the through current of the third and fourth switching elements And a second holding circuit for outputting a second protect signal for the purpose.
このようにすると、第1検知回路により第1、第2スイッチング素子共に所定の電流値を超える電流が流れていることが検知でき、第1遅延回路により第1、第2スイッチング素子が共にスイッチング動作する微小時間に第1、第2スイッチング素子両端の電圧が不安定になることから生じる誤検出を防止でき、第1保持回路により第1、第2スイッチング素子の貫通電流を遮断するための第1プロテクト信号を出力し続けることができるので、第1、第2スイッチング素子の貫通電流を安定して遮断させることができる。また、第2検知回路により第3、第4スイッチング素子共に所定の電流値を超える電流が流れていることが検知でき、第2遅延回路により第3、第4スイッチング素子がスイッチング動作する微小時間に第3、第4スイッチング素子両端の電圧が不安定になることから生じる誤検出を防止でき、第2保持回路により第3、第4スイッチング素子の貫通電流を遮断するための第2プロテクト信号を出力し続けることができるので、第1、第2スイッチング素子の貫通電流を安定して遮断させることができる。 In this way, it can be detected by the first detection circuit that a current exceeding a predetermined current value flows in both the first and second switching elements, and both the first and second switching elements are switched by the first delay circuit. First detection for blocking the through current of the first and second switching elements by the first holding circuit can be prevented because the voltage across the first and second switching elements becomes unstable during a very short time. Since the protect signal can be continuously output, the through current of the first and second switching elements can be stably cut off. Further, the second detection circuit can detect that a current exceeding a predetermined current value flows in both the third and fourth switching elements, and the second delay circuit can detect the third and fourth switching elements in a minute time for switching operation. It is possible to prevent erroneous detection caused by the voltage across the third and fourth switching elements becoming unstable, and the second holding circuit outputs a second protect signal for interrupting the through current of the third and fourth switching elements. Therefore, the through current of the first and second switching elements can be stably interrupted.
また、例えば、前記スイッチング素子をMOSFETにすると、消費電力を少なくして高速でスイッチングできるので、高効率なオーディオ信号再生装置にすることができる。 Further, for example, when the switching element is a MOSFET, the power consumption can be reduced and switching can be performed at a high speed, so that a highly efficient audio signal reproducing apparatus can be obtained.
また、例えば、前記電圧検出回路をMOSFETのドレイン、ソース間の電圧を検出して増幅する差動増幅回路にすると、MOSFETのドレイン、ソース間の電圧を正確に検出することができる。 For example, when the voltage detection circuit is a differential amplifier circuit that detects and amplifies the voltage between the drain and source of the MOSFET, the voltage between the drain and source of the MOSFET can be detected accurately.
また、例えば、アナログ信号または多ビットで割り当てられて表現されたディジタル信号から成るオーディオ信号を1ビットで割り当てられる1ビット信号に変換する1ビット信号変換手段と、高位電源端子と低位電源端子間に直列に接続された第1、第2スイッチング素子から成るスイッチング回路と、前記1ビット信号に応じて第1スイッチング素子をオン、第2スイッチング素子をオフとする第1の期間と第1スイッチング素子をオフ、第2スイッチング素子をオンとする第2の期間とを切り換えるドライバとを備え、第1、第2スイッチング素子の接続点に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、前記スイッチング回路に、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第1、第2電流検出手段が共に所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして貫通電流を遮断し第1、第2スイッチング素子を保護する保護手段とを設けると良い。 Further, for example, a 1-bit signal conversion means for converting an audio signal composed of an analog signal or a digital signal assigned and expressed in multiple bits into a 1-bit signal assigned in 1 bit, and between a high-level power supply terminal and a low-level power supply terminal A switching circuit composed of first and second switching elements connected in series, a first period in which the first switching element is turned on and the second switching element is turned off according to the 1-bit signal, and a first switching element In an audio signal reproducing apparatus for reproducing the audio signal from a speaker connected to a connection point of the first and second switching elements, comprising a driver for switching off and a second period in which the second switching element is turned on. In the switching circuit, a first current detection for detecting a current flowing in the first switching element. And the second current detecting means for detecting the current flowing through the second switching element, and the first and second switching elements are turned off when both the first and second current detecting means detect a current exceeding a predetermined current value. And a protective means for interrupting the through current and protecting the first and second switching elements.
このようにすると、第1、第2スイッチング素子の誤作動等が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときであっても、前記貫通電流が流れたことを検出して第1、第2スイッチング素子をオフにすることができるので、前記貫通電流が流れ続けることにより第1、第2スイッチング素子が破壊されることを防止することのできるオーディオ信号再生装置が実現できる。 In this case, malfunctions of the first and second switching elements occur, and even when a large through current that passes through the first and second switching elements flows, the through current flows. Since the first and second switching elements can be turned off by detection, an audio signal reproducing apparatus capable of preventing the first and second switching elements from being destroyed by the flow of the through current continues. realizable.
また、例えば、アナログ信号または多ビットで割り当てられて表現されたディジタル信号から成るオーディオ信号を1ビットで割り当てられる1ビット信号に変換する1ビット信号変換手段と、高位電源端子と低位電源端子間に順次直列に接続された第1、第2スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第3、第4スイッチング素子とから成るスイッチング回路と、前記1ビット信号に応じて第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを切り換えるドライバとを備え、第1、第2スイッチング素子の接続点と第3、第4スイッチング素子の接続点との間に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、前記スイッチング回路に、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第3スイッチング素子に流れる電流を検出する第3電流検出手段と、第4スイッチング素子に流れる電流を検出する第4電流検出手段と、第1、第2電流検出手段が共に第1の所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断し第1、第2スイッチング素子を保護するとともに、第3、第4電流検出手段が共に第2の所定電流値を超える電流を検出したときに第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断し第3、第4スイッチング素子を保護する保護手段とを設けると良い。 Further, for example, a 1-bit signal conversion means for converting an audio signal composed of an analog signal or a digital signal assigned and expressed in multiple bits into a 1-bit signal assigned in 1 bit, and between a high-level power supply terminal and a low-level power supply terminal A switching circuit comprising first and second switching elements sequentially connected in series, and third and fourth switching elements sequentially connected in series between the high-level power supply terminal and the low-level power supply terminal; Accordingly, the first period in which the first and fourth switching elements are turned on, the second and third switching elements are turned off, and the first and fourth switching elements are turned off, and the second and third switching elements are turned on. And a driver for switching between the two periods, and is connected between the connection point of the first and second switching elements and the connection point of the third and fourth switching elements. In the audio signal reproducing apparatus for reproducing the audio signal from the speaker, the first current detecting means for detecting the current flowing in the first switching element and the second current for detecting the current flowing in the second switching element in the switching circuit. The current detection means, the third current detection means for detecting the current flowing through the third switching element, the fourth current detection means for detecting the current flowing through the fourth switching element, and the first and second current detection means are both the first and second current detection means. When a current exceeding a predetermined current value of 1 is detected, the first and second switching elements are turned off to cut off the through currents of the first and second switching elements to protect the first and second switching elements, and 3. When the fourth current detection means detects a current exceeding the second predetermined current value, the third and fourth switching elements are turned off. The third block the through current of the fourth switching element, may fourth providing a protection means for protecting the switching element.
このようにすると、第1、第2スイッチング素子の誤作動等が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときであっても、前記貫通電流が流れたことを検出して第1、第2スイッチング素子をオフにすることができるので、前記貫通電流が流れ続けることにより第1、第2スイッチング素子が破壊されることを防止できるとともに、第3、第4スイッチング素子の誤作動等が発生し、第3、第4スイッチング素子を貫通する大きな貫通電流が流れたときであっても、前記貫通電流が流れたことを検出して第3、第4スイッチング素子をオフにすることができるので、前記貫通電流が流れ続けることにより第3、第4スイッチング素子が破壊されることを防止することのできるオーディオ信号再生装置が実現できる。 In this case, malfunctions of the first and second switching elements occur, and even when a large through current that passes through the first and second switching elements flows, the through current flows. Since the first and second switching elements can be turned off by detection, it is possible to prevent the first and second switching elements from being destroyed due to the flow of the through current, and to prevent the third and fourth switching elements from being destroyed. Even when a malfunction of the element occurs and a large through current that flows through the third and fourth switching elements flows, the third and fourth switching elements are detected by detecting that the through current has flowed. Since it can be turned off, it is possible to realize an audio signal reproduction device that can prevent the third and fourth switching elements from being destroyed by the flow of the through current. .
また、例えば、高位電源端子と低位電源端子間に直列に接続された第1、第2スイッチング素子を備え、入力信号に応じて第1スイッチング素子をオン、第2スイッチング素子をオフとする第1の期間と第1スイッチング素子をオフ、第2スイッチング素子をオンとする第2の期間とを切り換えて、第1、第2スイッチング素子の接続点から出力を取り出すスイッチング回路におけるスイッチング素子保護方法において、第1スイッチング素子に流れる電流と第2スイッチング素子に流れる電流とを検出し、該検出した第1スイッチング素子に流れる電流の電流値と該検出した第2スイッチング素子に流れる電流の電流値とが共に所定電流値を超えるときに第1、第2スイッチング素子をオフにすると良い。
For example, the first and second switching elements connected in series between the high-level power supply terminal and the low-level power supply terminal are provided, and the first switching element is turned on and the second switching element is turned off according to the input signal. In the switching element protection method in the switching circuit for taking out the output from the connection point of the first and second switching elements by switching between the period of 1 and the second period in which the first switching element is turned off and the second switching element is turned on, The current flowing through the first switching element and the current flowing through the second switching element are detected, and both the detected current value of the current flowing through the first switching element and the detected current value of the current flowing through the second switching element are both When the predetermined current value is exceeded, the first and second switching elements may be turned off.
このようにすると、第1、第2スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときに、前記貫通電流が流れたことを検出して第1、第2スイッチング素子をオフにするので、前記貫通電流が流れ続けることにより第1、第2スイッチング素子が破壊されることを防止することができる。 In this way, when a malfunction or the like occurs in which one of the first and second switching elements remains on, and a large through current that passes through the first and second switching elements flows, Since the first and second switching elements are turned off by detecting that the through current has flown, it is possible to prevent the first and second switching elements from being destroyed due to the flow of the through current. .
本発明によると、高位電源端子と低位電源端子間に直列に接続された第1、第2スイッチング素子を備え、入力信号に応じて第1スイッチング素子をオン、第2スイッチング素子をオフとする第1の期間と第1スイッチング素子をオフ、第2スイッチング素子をオンとする第2の期間とを切り換えて、第1、第2スイッチング素子の接続点から出力を取り出すスイッチング回路において、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第1、第2電流検出手段が共に所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして貫通電流を遮断し第1、第2スイッチング素子を保護する保護手段とを設けたので、第1、第2スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときには、第1、第2スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第1、第2スイッチング素子が破壊されることを防止することができる。
According to the present invention, the first and second switching elements connected in series between the high-level power supply terminal and the low-level power supply terminal are provided, and the first switching element is turned on and the second switching element is turned off according to the input signal. In the switching circuit for taking out the output from the connection point of the first and second switching elements by switching between the
また、本発明によると、高位電源端子と低位電源端子間に順次直列に接続された第1、第2スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第3、第4スイッチング素子とを備え、入力信号に応じて第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを切り換えて、第1、第2スイッチング素子の接続点と第3、第4スイッチング素子の接続点との間から出力を取り出すスイッチング回路において、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第3スイッチング素子に流れる電流を検出する第3電流検出手段と、第4スイッチング素子に流れる電流を検出する第4電流検出手段と、第1、第2電流検出手段が共に第1の所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断し第1、第2スイッチング素子を保護するとともに、第3、第4電流検出手段が共に第2の所定電流値を超える電流を検出したときに第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断し第3、第4スイッチング素子を保護する保護手段とを設けたので、第1、第2スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときには、第1、第2スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第1、第2スイッチング素子が破壊されることを防止することができ、また、第3、第4スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第3、第4スイッチング素子を貫通する大きな貫通電流が流れたときには、第3、第4スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第3、第4スイッチング素子が破壊されることを防止することができる。 Further, according to the present invention, the first and second switching elements sequentially connected in series between the high-level power supply terminal and the low-level power supply terminal, and the third, sequentially connected in series between the high-level power supply terminal and the low-level power supply terminal. A first switching period in which the first and fourth switching elements are turned on, the second and third switching elements are turned off according to the input signal, and the first and fourth switching elements are turned off, 2. In a switching circuit that switches between a second period during which the third switching element is turned on and extracts an output between a connection point of the first and second switching elements and a connection point of the third and fourth switching elements. The first current detecting means for detecting the current flowing through the first switching element, the second current detecting means for detecting the current flowing through the second switching element, and the current flowing through the third switching element When the third current detecting means for detecting, the fourth current detecting means for detecting the current flowing through the fourth switching element, and the first and second current detecting means both detect a current exceeding the first predetermined current value. The first and second switching elements are turned off to cut off the through currents of the first and second switching elements to protect the first and second switching elements, and the third and fourth current detection means are both second predetermined Protecting means for protecting the third and fourth switching elements by turning off the third and fourth switching elements when the current exceeding the current value is detected and cutting off the through current of the third and fourth switching elements is provided. Therefore, when an abnormal state occurs in which one of the first and second switching elements remains on, and a large through current that flows through the first and second switching elements flows, the first and second switching elements flow. Both the switching elements can be turned off to interrupt the flow of the through current, and the first and second switching elements can be prevented from being destroyed, and any of the third and fourth switching elements can be prevented. When an abnormal state occurs in which one of them remains on and a large through current flows through the third and fourth switching elements, the through current flows with both the third and fourth switching elements turned off. Can be blocked, and the third and fourth switching elements can be prevented from being destroyed.
以下に、本発明の実施形態を図面を参照して説明する。図1は、本発明の実施形態のオーディオ信号再生装置の電気的構成を示す回路ブロック図である。図1に示すオーディオ信号再生装置は、ディジタルアンプ(スイッチング回路)1と、ローパスフィルタ2、3と、スピーカ4と、ΔΣ変調部(1ビット信号変換手段)5と、ドライバ6とから構成されている。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit block diagram showing an electrical configuration of an audio signal reproduction device according to an embodiment of the present invention. The audio signal reproducing device shown in FIG. 1 is composed of a digital amplifier (switching circuit) 1, low-pass filters 2 and 3, a speaker 4, a ΔΣ modulation unit (1-bit signal converting means) 5, and a driver 6. Yes.
ΔΣ変調部5は、アナログ信号または多ビットで表されたディジタル信号を1ビット信号に符号化する方式として良く知られたΔΣ変調方式によって、入力されるオーディオ信号であるアナログ信号または多ビットで表されたディジタル信号を1ビット信号に変換する。そして、ドライバ6はその1ビット信号に基づいて、後段のディジタルアンプ1のスイッチング素子を駆動するための制御信号を生成して前記スイッチング素子に与える。尚、ドライバ6に与えられる前記1ビット信号は、入力されるオーディオ信号であるアナログ信号と基準となる鋸歯状波との比較により生成されるPWM(Pulse Width Modulation)信号であっても良い。
The ΔΣ modulation unit 5 represents an analog signal or multi-bit that is an input audio signal by a ΔΣ modulation method well known as a method for encoding an analog signal or a digital signal represented by multiple bits into a 1-bit signal. The converted digital signal is converted into a 1-bit signal. Based on the 1-bit signal, the driver 6 generates a control signal for driving the switching element of the
また、ディジタルアンプ1は、電圧+VBB[V]を供給する定電圧電源(高位電源端子)VBBとグランド(低位電源端子)GND間に直列に接続されたNチャンネル型のMOSFET(スイッチング素子)M1、M2と、同じく、定電圧電源VBBとグランドGND間に直列に接続されたNチャンネル型のMOSFET(スイッチング素子)M3、M4とを備えており、MOSFETM1、M2の接続中点とMOSFETM3、M4の接続中点との間にローパスフィルタ2、3を介してスピーカ4を接続してフルブリッジ回路を構成している。ここで、MOSFETM1、M3が定電圧電源VBB側に接続されたハイサイドFETであり、MOSFETM2、M4がグランドGND側に接続されたローサイドFETである。
The
ローパスフィルタ2は、コイルL1とコンデンサC1とで構成され、コイルL1の一端がMOSFETM1、M2の接続中点に接続され、他端がスピーカ4の一端に接続されるとともに、コンデンサC1を介してグランドGNDに接続されている。また、ローパスフィルタ3は、コイルL2とコンデンサC2とで構成され、コイルL2の一端がMOSFETM3、M4の接続中点に接続され、他端がスピーカ4の他端に接続されるとともに、コンデンサC2を介してグランドGNDに接続されている。 The low-pass filter 2 includes a coil L1 and a capacitor C1, and one end of the coil L1 is connected to a connection midpoint between the MOSFETs M1 and M2, and the other end is connected to one end of the speaker 4 and is grounded via the capacitor C1. Connected to GND. The low-pass filter 3 includes a coil L2 and a capacitor C2. One end of the coil L2 is connected to the connection midpoint of the MOSFETs M3 and M4, the other end is connected to the other end of the speaker 4, and the capacitor C2 is connected. To the ground GND.
MOSFETM1〜M4の各ゲートはドライバ6に接続され、ドライバ6はΔΣ変調部5からの1ビット信号に基づいて、MOSFETM1、M4をオン、MOSFETM2、M3をオフする期間とMOSFETM1、M4をオフ、MOSFETM2、M3をオンする期間とが交互に切り替わるようにMOSFETM1〜M4のゲートに制御信号を与える。このようにして、定電圧電源VBBをスイッチングして電力増幅を行い、その出力でスピーカ4を駆動して前記オーディオ信号を再生する。 The gates of the MOSFETs M1 to M4 are connected to the driver 6. The driver 6 turns on the MOSFETs M1 and M4, turns off the MOSFETs M2 and M3, and turns off the MOSFETs M1 and M4, based on the 1-bit signal from the ΔΣ modulator 5. , A control signal is applied to the gates of MOSFETs M1 to M4 so that the periods during which M3 is turned on are alternately switched. In this way, power amplification is performed by switching the constant voltage power supply VBB, and the speaker 4 is driven by the output to reproduce the audio signal.
また、何らかの異常、例えば、MOSFETM1を駆動するドライバ6の故障や、MOSFETM1自体の故障等により、MOSFETM1がオンしたままの状態になった場合、MOSFETM1、M4がオン、MOSFETM2、M3がオフする期間は問題無いが、MOSFETM1、M4がオフ、MOSFETM2、M3がオンする期間のときには、オフするはずのMOSFETM1がオンしたままなので、MOSFETM1、M2が共にオンしてしまうことになり、定電圧電源VBBからMOSFETM1、M2を貫通してグランドGNDに大きな貫通電流が流れることになる。そして、この貫通電流によりMOSFETM1、及び/または、MOSFETM2は容易に破壊され、また、この貫通電流が流れる経路の配線等も破壊されてしまうことがある。尚、オンしたままの異常な状態になるMOSFETは、MOSFETM1〜M4のいずれのMOSFETであっても、同様の破壊現象が発生する。 In addition, when MOSFET M1 remains on due to some abnormality, for example, failure of driver 6 driving MOSFET M1 or failure of MOSFET M1 itself, the period during which MOSFET M1, M4 is on and MOSFET M2, M3 is off Although there is no problem, during the period when the MOSFETs M1 and M4 are turned off and the MOSFETs M2 and M3 are turned on, the MOSFET M1 that should be turned off remains on, so both the MOSFETs M1 and M2 are turned on, and the MOSFET M1 from the constant voltage power supply VBB. , A large through current flows through the ground GND through M2. The through current causes the MOSFET M1 and / or the MOSFET M2 to be easily destroyed, and the wiring on the path through which the through current flows may be destroyed. It should be noted that the same destruction phenomenon occurs in any of the MOSFETs M1 to M4 that are in an abnormal state while being turned on.
そこで、ディジタルアンプ1には、このような異常な状態におけるMOSFET等の破壊を防ぐ保護手段が設けられている。以下に、この保護手段の構成、及び、動作を説明する。先ず、MOSFETM1のドレイン−ソース間の電圧を検出するために、ダイオードD1、D2、抵抗R1〜R4及びオペアンプX1とから成る差動増幅回路(電流検出手段、電圧検出回路)が設けられている。オペアンプX1の反転入力端子(−)は抵抗R1を介して逆流防止用のダイオードD1のカソードに接続され、ダイオードD1のアノードはMOSFETM1のドレインと定電圧電源VBB間に接続されている。また、オペアンプX1の非反転入力端子(+)は、抵抗R3を介して逆流防止用のダイオードD2のカソードに接続され、ダイオードD2のアノードはMOSFETM1のソースとMOSFETM2のドレイン間に接続されている。そして、オペアンプX1の非反転入力端子(+)と抵抗R3間に抵抗R4を介して出力電圧が5[V]の電源5Vが接続され、オペアンプX1の出力が抵抗R2を介して反転入力端子(−)に負帰還されている。
Therefore, the
このように接続されたオペアンプX1は、図示しない直流電源(+、−)から±12[V]の直流電源を得て動作し、反転入力端子(−)に印加されるMOSFETM1のドレインの電圧と非反転入力端子(+)に印加されるMOSFETM1のソースの電圧との電圧差を抵抗R1〜R4の抵抗値により定まるゲインで5[V]を基準に反転増幅する。MOSFETM1のドレインの電圧は常に+VBB[V]であり、ソースの電圧はMOSFETM1がオンのとき、+VBB[V]、オフのとき、0[V]であるので、MOSFETM1がオンのときは電圧差が無くなり、オペアンプX1の出力電圧は5[V]になる。一方、MOSFETM1がオフのときは電圧差が+VBB[V]になるので、オペアンプX1の出力電圧は5[V]より小さくなる。このときの電圧を+VBB[V]と抵抗R1〜R4の抵抗値とから0[V]になるようにすると、MOSFETM1のオン/オフに応じて、オペアンプX1の出力電圧が5[V]/0[V]に変化する。 The operational amplifier X1 connected in this way operates by obtaining a DC power supply of ± 12 [V] from a DC power supply (+, −) (not shown), and the drain voltage of the MOSFET M1 applied to the inverting input terminal (−). The voltage difference from the source voltage of the MOSFET M1 applied to the non-inverting input terminal (+) is inverted and amplified with a gain determined by the resistance values of the resistors R1 to R4 as a reference. The drain voltage of the MOSFET M1 is always + VBB [V], and the source voltage is + VBB [V] when the MOSFET M1 is on, and 0 [V] when the MOSFET M1 is off. Therefore, when the MOSFET M1 is on, the voltage difference is The output voltage of the operational amplifier X1 is 5 [V]. On the other hand, when the MOSFET M1 is off, the voltage difference is + VBB [V], so the output voltage of the operational amplifier X1 is smaller than 5 [V]. When the voltage at this time is set to 0 [V] from + VBB [V] and the resistance values of the resistors R1 to R4, the output voltage of the operational amplifier X1 is 5 [V] / 0 in accordance with the on / off of the MOSFET M1. Change to [V].
また、MOSFETM2のドレイン−ソース間の電圧を検出するために、ダイオードD3、D4、抵抗R5〜R8とオペアンプX2とから成る差動増幅回路(電流検出手段、電圧検出回路)が設けられている。オペアンプX2の反転入力端子(−)は抵抗R5を介して逆流防止用のダイオードD3のカソードに接続され、ダイオードD3のアノードはMOSFETM2のドレインに接続されている。また、オペアンプX2の非反転入力端子(+)は、抵抗R7を介して逆流防止用のダイオードD4のカソードに接続され、ダイオードD4のアノードはMOSFETM2のソースとグランドGND間に接続されている。そして、オペアンプX2の非反転入力端子(+)と抵抗R7間に抵抗R8を介して電源5Vが接続され、オペアンプX2の出力が抵抗R6を介して反転入力端子(−)に負帰還されている。
In order to detect the voltage between the drain and source of the MOSFET M2, a differential amplifier circuit (current detection means, voltage detection circuit) including diodes D3 and D4, resistors R5 to R8, and an operational amplifier X2 is provided. The inverting input terminal (−) of the operational amplifier X2 is connected to the cathode of the backflow preventing diode D3 via the resistor R5, and the anode of the diode D3 is connected to the drain of the MOSFET M2. The non-inverting input terminal (+) of the operational amplifier X2 is connected to the cathode of the backflow prevention diode D4 via the resistor R7, and the anode of the diode D4 is connected between the source of the MOSFET M2 and the ground GND. The
このように接続されたオペアンプX2は、図示しない直流電源(+、−)から±12[V]の直流電源を得て動作し、反転入力端子(−)に印加されるMOSFETM2のドレインの電圧と非反転入力端子(+)に印加されるMOSFETM2のソースの電圧との電圧差を抵抗R5〜R8の抵抗値により定まるゲインで5[V]を基準に反転増幅する。MOSFETM2のソースの電圧は常に0[V]であり、ドレインの電圧はMOSFETM2がオフのとき、+VBB[V]、オンのとき、0[V]であるので、MOSFETM2がオンのときは電圧差が無くなり、オペアンプX2の出力電圧は5[V]になる。一方、MOSFETM2がオフのときは電圧差が+VBB[V]になるので、オペアンプX2の出力電圧は5[V]より小さくなる。例えば、このときの電圧を+VBB[V]と抵抗R5〜R8の抵抗値とから0[V]になるようにすると、MOSFETM2のオン/オフに応じて、オペアンプX2の出力電圧が5[V]/0[V]に変化する。 The operational amplifier X2 connected in this manner operates by obtaining a DC power supply of ± 12 [V] from a DC power supply (+, −) (not shown), and the voltage of the drain of the MOSFET M2 applied to the inverting input terminal (−). The voltage difference from the source voltage of the MOSFET M2 applied to the non-inverting input terminal (+) is inverted and amplified with a gain determined by the resistance values of the resistors R5 to R8 as a reference. The source voltage of the MOSFET M2 is always 0 [V], and the drain voltage is + VBB [V] when the MOSFET M2 is off, and 0 [V] when the MOSFET M2 is on. Therefore, when the MOSFET M2 is on, the voltage difference is As a result, the output voltage of the operational amplifier X2 becomes 5 [V]. On the other hand, when the MOSFET M2 is off, the voltage difference is + VBB [V], so that the output voltage of the operational amplifier X2 is smaller than 5 [V]. For example, if the voltage at this time is set to 0 [V] from + VBB [V] and the resistance values of the resistors R5 to R8, the output voltage of the operational amplifier X2 is 5 [V] according to the on / off of the MOSFET M2. / 0 [V].
また、オペアンプX1の出力端子はダイオードD5を介してAND回路(検知回路)U1の2つの入力端子の一方に接続され、オペアンプX2の出力端子はダイオードD6を介してAND回路U1の2つの入力端子の他方に接続されている。AND回路U1は、入力に0[V]〜5[V]の間の所定のスレショールドレベルが設定されており、このスレショールドレベルを超える電圧が入力端子に印加されると、入力にH(High)レベルの信号が入力されたと判断する。そして、AND回路U1は、2つの入力端子に共にHレベルの信号が入力されたときに出力をHレベルにする。それ以外のときのAND回路U1の出力はL(Low)レベルである。従って、オペアンプX1、X2の出力電圧が共に5[V]のとき、即ち、MOSFETM1、M2が共にオンしているとき、AND回路U1は2つの入力端子が共にHレベルなので出力をHレベルにし、それ以外のとき、即ち、MOSFETM1、M2の少なくとも片方がオフしているとき、AND回路U1は2つの入力端子が共にHレベルにならないので、出力をLレベルにする。 The output terminal of the operational amplifier X1 is connected to one of the two input terminals of the AND circuit (detection circuit) U1 via the diode D5, and the output terminal of the operational amplifier X2 is connected to the two input terminals of the AND circuit U1 via the diode D6. Is connected to the other of the two. The AND circuit U1 has a predetermined threshold level between 0 [V] and 5 [V] set at the input, and when a voltage exceeding this threshold level is applied to the input terminal, It is determined that an H (High) level signal has been input. The AND circuit U1 sets the output to the H level when both H level signals are input to the two input terminals. The output of the AND circuit U1 at other times is L (Low) level. Therefore, when the output voltages of the operational amplifiers X1 and X2 are both 5 [V], that is, when both the MOSFETs M1 and M2 are on, the AND circuit U1 sets the output to the H level because both of the input terminals are at the H level. In other cases, that is, when at least one of the MOSFETs M1 and M2 is OFF, the AND circuit U1 sets the output to the L level because both of the two input terminals do not become the H level.
このようにすると、上述したような異常な状態であって、MOSFETM1、M2が共にオンした状態でMOSFETM1、M2を貫通する大きな貫通電流が流れたときのみ、AND回路U1の出力がHレベルになる。即ち、MOSFETM1、M2が共にオンした状態でMOSFETM1、M2を貫通する大きな貫通電流が流れていることが検知できる。これは、正常動作時はハイサイドFETかローサイドFETのどちらかに大きな電流が流れ、そのとき、もう一方のFETには小さな電流しか流れず、両サイドのFETが共にONとなったときには両FET共に大きな貫通電流が流れるという点に着目したものである。 In this case, the output of the AND circuit U1 becomes the H level only when a large through current that passes through the MOSFETs M1 and M2 flows in the abnormal state as described above with both the MOSFETs M1 and M2 turned on. . That is, it can be detected that a large through current that passes through the MOSFETs M1 and M2 flows while both the MOSFETs M1 and M2 are turned on. This is because, during normal operation, a large current flows through either the high-side FET or the low-side FET. At that time, only a small current flows through the other FET, and both FETs when both FETs are turned on. Both focus on the point that a large through current flows.
また、AND回路U1の出力は、抵抗R13とコンデンサC7とから成る遅延回路に接続されている。AND回路U1の出力端子が抵抗R13の一端に接続され、抵抗R13の他端がコンデンサC7を介してグランド端子GNDに接続されている。また、この遅延回路の出力が出る抵抗R13とコンデンサC7との接続点は、ヒステリシスを有したインバータX5の入力端子に接続され、インバータX5の出力端子は保持回路X6に接続されている。 The output of the AND circuit U1 is connected to a delay circuit composed of a resistor R13 and a capacitor C7. The output terminal of the AND circuit U1 is connected to one end of the resistor R13, and the other end of the resistor R13 is connected to the ground terminal GND via the capacitor C7. The connection point between the resistor R13 from which the output of the delay circuit is output and the capacitor C7 is connected to the input terminal of the inverter X5 having hysteresis, and the output terminal of the inverter X5 is connected to the holding circuit X6.
このような構成であると、AND回路U1の出力がHレベルである間、抵抗R13とコンデンサC7との接続点の電圧は、抵抗R13とコンデンサC7との時定数に応じた時間で上昇し、その電圧がインバータX5の出力を反転させる電圧v1を超えたときに、インバータX5の出力が反転してLレベルになる。一方、AND回路U1の出力がLレベルになり、抵抗R13とコンデンサC7との接続点の電圧が降下し、その電圧が電圧v1より低い電圧である電圧v2より低くなったときに、インバータX5の出力は反転してHレベルになる。インバータX5にこのようなヒステリシスを持たせたのは、インバータX5の出力のチャタリングを防止するためである。 With such a configuration, while the output of the AND circuit U1 is at the H level, the voltage at the connection point between the resistor R13 and the capacitor C7 increases in a time corresponding to the time constant between the resistor R13 and the capacitor C7, When the voltage exceeds the voltage v1 for inverting the output of the inverter X5, the output of the inverter X5 is inverted and becomes L level. On the other hand, when the output of the AND circuit U1 becomes L level, the voltage at the connection point between the resistor R13 and the capacitor C7 drops and becomes lower than the voltage v2, which is a voltage lower than the voltage v1, the inverter X5 The output is inverted and becomes H level. The reason why the inverter X5 has such hysteresis is to prevent chattering of the output of the inverter X5.
インバータX5の出力が一瞬でもLレベルになったとき、保持回路X6内部の保持リレー(不図示)がオンになり、オンの状態を保持する。そして、この保持リレーがオンである間、MOSFETM1及びM2を強制的にオフにするプロテクト信号がドライバ6に出力され、MOSFETM1、M2は共に強制的にオフにされる。このようにして、MOSFETM1、M2を貫通して流れる大きな貫通電流を遮断することができ、この大きな貫通電流によってMOSFETM1、M2等が破壊されることを保護することができる。尚、このプロテクト信号は、必ずしもドライバ6に出力されてMOSFETM1、M2を強制的にオフするように用いられなくとも良い。即ち、MOSFETM1、M2を貫通する大きな貫通電流を遮断する目的の回路等を作動させるものであれば、これに限らない。例えば、MOSFETM1、M2に供給される定電圧電源VBBの電源ラインを遮断する回路を作動させても良い。 When the output of the inverter X5 becomes L level even for a moment, a holding relay (not shown) inside the holding circuit X6 is turned on, and the on state is held. While the holding relay is on, a protect signal for forcibly turning off the MOSFETs M1 and M2 is output to the driver 6, and both the MOSFETs M1 and M2 are forcibly turned off. In this way, a large through current flowing through the MOSFETs M1 and M2 can be cut off, and the destruction of the MOSFETs M1, M2 and the like by the large through current can be protected. This protect signal is not necessarily output to the driver 6 and used to forcibly turn off the MOSFETs M1 and M2. That is, the present invention is not limited to this as long as it operates a circuit for the purpose of interrupting a large through current passing through the MOSFETs M1 and M2. For example, a circuit that cuts off the power supply line of the constant voltage power supply VBB supplied to the MOSFETs M1 and M2 may be operated.
次に、抵抗R13とコンデンサC7とで構成された遅延回路を設けた理由と、抵抗R13の抵抗値とコンデンサC7の容量値の設定方法について説明する。この遅延回路は、AND回路U1が所定時間以上Hレベルの出力を継続しなければ、即ち、MOSFETM1、M2が共にオン状態になっている時間が所定時間以上継続しなければ、保持回路X6からプロテクト信号が出力されないようにするために設けられたものである。 Next, the reason why a delay circuit composed of the resistor R13 and the capacitor C7 is provided and a method for setting the resistance value of the resistor R13 and the capacitance value of the capacitor C7 will be described. This delay circuit protects from the holding circuit X6 if the AND circuit U1 does not continue to output the H level for a predetermined time or more, that is, if the time during which both the MOSFETs M1 and M2 are on does not continue for the predetermined time or more. This is provided to prevent signals from being output.
図2は、ディジタルアンプ1の出力電圧を取り出すMOSFETM1、M2の接続点の電圧波形を示した波形図であり、縦軸は電圧、横軸は時間を示している。図2に示す期間t1は、MOSFETM1がオフからオンに、MOSFETM2がオンからオフにスイッチングしている期間であり、MOSFETM1は少しずつオンになりつつあり、MOSFETM2は少しずつオフになりつつある。従って、MOSFETM1、M2の接続点の電圧はグランドGNDの電圧レベル(0[V])から定電圧電源端子VBBの電圧レベル(+VBB[V])まで徐々に上昇している。
FIG. 2 is a waveform diagram showing a voltage waveform at a connection point of MOSFETs M1 and M2 for extracting the output voltage of the
次に、期間t2は、MOSFETM1が完全にオンし、MOSFETM2が完全にオフしている期間であり、MOSFETM1、M2の接続点の電圧は+VBB[V]になっている。そして、期間t3は、MOSFETM1がオンからオフに、MOSFETM2がオフからオンにスイッチングしている期間であり、MOSFETM1は少しずつオフになりつつあり、MOSFETM2は少しずつオンになりつつある。従って、MOSFETM1、M2の接続点の電圧は+VBB[V]から0[V]まで徐々に下降している。そして、期間t4は、MOSFETM1が完全にオフし、MOSFETM2が完全にオンしている期間であり、MOSFETM1、M2の接続点の電圧は0[V]になっている。以後、期間t1〜t4の状態が繰り返される。 Next, the period t2 is a period in which the MOSFET M1 is completely turned on and the MOSFET M2 is completely turned off, and the voltage at the connection point of the MOSFETs M1 and M2 is + VBB [V]. The period t3 is a period in which the MOSFET M1 is switched from on to off and the MOSFET M2 is switched from off to on. The MOSFET M1 is gradually turned off and the MOSFET M2 is being turned on little by little. Therefore, the voltage at the connection point of the MOSFETs M1 and M2 gradually decreases from + VBB [V] to 0 [V]. The period t4 is a period in which the MOSFET M1 is completely turned off and the MOSFET M2 is completely turned on. The voltage at the connection point of the MOSFETs M1 and M2 is 0 [V]. Thereafter, the states in the periods t1 to t4 are repeated.
ここで、期間t1、t3は、MOSFETM1のドレイン−ソース間電圧、及び、MOSFETM2のドレイン−ソース間電圧共、その電圧が規定できない不安定な状況の期間であり、従って、この期間中に発生したMOSFETM1、M2のドレイン−ソース間電圧の検出結果は、MOSFETM1、M2を貫通する大きな貫通電流を検出したものではない可能性がある。即ち、この期間中にAND回路U1の出力がHレベルになっても、それはMOSFETM1、M2を貫通する大きな貫通電流を検出したものではない誤検出の可能性がある。 Here, the periods t1 and t3 are periods of an unstable situation in which the voltage between the drain and source of the MOSFET M1 and the voltage between the drain and source of the MOSFET M2 cannot be defined, and thus occurred during this period. The detection result of the drain-source voltage of the MOSFETs M1 and M2 may not be a result of detecting a large through current passing through the MOSFETs M1 and M2. That is, even if the output of the AND circuit U1 becomes H level during this period, there is a possibility of erroneous detection that is not a detection of a large through current passing through the MOSFETs M1 and M2.
そこで、この期間中の誤検出を除去するために、AND回路U1の出力を遅延させる遅延回路を設け、遅延回路を構成する抵抗R13とコンデンサC7との時定数を、期間t1(t3)<検出時間>期間t2(t4)の関係が成立するように設定する。ここで、検出時間とは、抵抗R13とコンデンサC7との接続点の電圧がグランドGNDのレベルからインバータX5の入力感知電圧である電圧v1まで上昇するのに必要な時間のことである。そして、この設定された時定数になるように抵抗R13の抵抗値とコンデンサC7の容量値が決定される。 Therefore, in order to eliminate erroneous detection during this period, a delay circuit for delaying the output of the AND circuit U1 is provided, and the time constant of the resistor R13 and the capacitor C7 constituting the delay circuit is set to the period t1 (t3) <detection. It is set so that the relationship of time> period t2 (t4) is established. Here, the detection time is a time required for the voltage at the connection point of the resistor R13 and the capacitor C7 to rise from the level of the ground GND to the voltage v1 that is the input sense voltage of the inverter X5. Then, the resistance value of the resistor R13 and the capacitance value of the capacitor C7 are determined so as to have the set time constant.
このように設定すると、期間t1(t3)中に誤検出が発生し、AND回路U1の出力がHレベルになっても、Hレベルになっている時間が期間t1(t3)より長く連続しなければインバータX5の出力は反転しない。このようにして、MOSFETM1、M2のドレイン−ソース間電圧が不安定なスイッチング期間中の誤検出による保護回路の誤動作を防止することができる。 With this setting, even if an erroneous detection occurs during the period t1 (t3) and the output of the AND circuit U1 becomes H level, the time when the output is H level must continue longer than the period t1 (t3). For example, the output of the inverter X5 is not inverted. In this way, it is possible to prevent malfunction of the protection circuit due to erroneous detection during the switching period in which the drain-source voltages of the MOSFETs M1 and M2 are unstable.
尚、図1にはMOSFETM3、M4用の保護手段の記載が省略されているが、MOSFETM1、M2用の上述した保護手段と同様の保護手段が設けられている。このとき、MOSFETM3、M4を保護するためのプロテクト信号を出力するMOSFETM3、M4用の保持回路は、MOSFETM1、M2用の保持回路である保持回路X6と共用しても良い。そのようにした場合、MOSFETM1、M2を貫通する大きな貫通電流、または、MOSFETM3、M4を貫通する大きな貫通電流を検知した場合には、MOSFETM1〜M4を全て強制的にオフにしても良いし、MOSFETM1〜M4に供給される電源ラインを全て遮断するようにしても良い。 In FIG. 1, the protection means for the MOSFETs M3 and M4 are not shown, but the same protection means as those described above for the MOSFETs M1 and M2 are provided. At this time, the holding circuit for the MOSFETs M3 and M4 that outputs a protection signal for protecting the MOSFETs M3 and M4 may be shared with the holding circuit X6 that is a holding circuit for the MOSFETs M1 and M2. In such a case, when a large through current passing through the MOSFETs M1 and M2 or a large through current passing through the MOSFETs M3 and M4 is detected, all of the MOSFETs M1 to M4 may be forcibly turned off, or the MOSFET M1. All of the power lines supplied to M4 may be cut off.
尚、本実施形態は、オーディオ信号再生装置を例に説明したが、スイッチング回路でスイッチングする信号はオーディオ信号に限られるものでは無く、スイッチング回路を有する他の装置にも本発明に係るスイッチング回路を用いることは可能である。また、本実施形態のスイッチング回路は、4個のNチャンネル型のMOSFETでフルブリッジ回路を構成したスイッチング回路を例に用いたが、ハーフブリッジ回路を構成するスイッチング回路にも本発明が適用可能であるのは言うまでもない。また、ブリッジ回路を構成するスイッチング素子はNチャンネル型MOSFETに限定されるものではなく、Pチャンネル型MOSFETやバイポーラ型トランジスタ等の他のスイッチング素子であっても良い。 In this embodiment, the audio signal reproducing device is described as an example. However, the signal switched by the switching circuit is not limited to the audio signal, and the switching circuit according to the present invention is applied to other devices having the switching circuit. It is possible to use. In addition, the switching circuit of this embodiment uses a switching circuit in which a full bridge circuit is configured by four N-channel MOSFETs as an example, but the present invention can also be applied to a switching circuit that configures a half bridge circuit. Needless to say, there are. The switching elements constituting the bridge circuit are not limited to N-channel MOSFETs, but may be other switching elements such as P-channel MOSFETs and bipolar transistors.
以上のように、本発明によると、高位電源端子と低位電源端子間に直列に接続された第1、第2スイッチング素子を備え、入力信号に応じて第1スイッチング素子をオン、第2スイッチング素子をオフとする第1の期間と第1スイッチング素子をオフ、第2スイッチング素子をオンとする第2の期間とを切り換えて、第1、第2スイッチング素子の接続点から出力を取り出すスイッチング回路において、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第1、第2電流検出手段が共に所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして貫通電流を遮断し第1、第2スイッチング素子を保護する保護手段とを設けたので、第1、第2スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときには、第1、第2スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第1、第2スイッチング素子が破壊されることを防止することができる。 As described above, according to the present invention, the first and second switching elements connected in series between the high-level power supply terminal and the low-level power supply terminal are provided, and the first switching element is turned on according to the input signal. In a switching circuit that switches between a first period in which the first switching element is turned off and a second period in which the first switching element is turned off and the second switching element is turned on to extract the output from the connection point of the first and second switching elements. The first current detecting means for detecting the current flowing through the first switching element, the second current detecting means for detecting the current flowing through the second switching element, and the first and second current detecting means both exceed a predetermined current value. Since the first and second switching elements are turned off when the current is detected and the through current is cut off to provide protection means for protecting the first and second switching elements, When an abnormal state occurs in which one of the first and second switching elements remains on, and a large through current that flows through the first and second switching elements flows, both the first and second switching elements are connected. It can be turned off to block the through current from flowing, and the first and second switching elements can be prevented from being destroyed.
また、本発明によると、高位電源端子と低位電源端子間に順次直列に接続された第1、第2スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第3、第4スイッチング素子とを備え、入力信号に応じて第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを切り換えて、第1、第2スイッチング素子の接続点と第3、第4スイッチング素子の接続点との間から出力を取り出すスイッチング回路において、第1スイッチング素子に流れる電流を検出する第1電流検出手段と、第2スイッチング素子に流れる電流を検出する第2電流検出手段と、第3スイッチング素子に流れる電流を検出する第3電流検出手段と、第4スイッチング素子に流れる電流を検出する第4電流検出手段と、第1、第2電流検出手段が共に第1の所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断し第1、第2スイッチング素子を保護するとともに、第3、第4電流検出手段が共に第2の所定電流値を超える電流を検出したときに第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断し第3、第4スイッチング素子を保護する保護手段とを設けたので、第1、第2スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第1、第2スイッチング素子を貫通する大きな貫通電流が流れたときには、第1、第2スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第1、第2スイッチング素子が破壊されることを防止することができ、また、第3、第4スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第3、第4スイッチング素子を貫通する大きな貫通電流が流れたときには、第3、第4スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第3、第4スイッチング素子が破壊されることを防止することができる。 Further, according to the present invention, the first and second switching elements sequentially connected in series between the high-level power supply terminal and the low-level power supply terminal, and the third, sequentially connected in series between the high-level power supply terminal and the low-level power supply terminal. A fourth period, a first period in which the first and fourth switching elements are turned on, a second and third switching elements are turned off according to an input signal, and the first and fourth switching elements are turned off, 2. In a switching circuit that switches between a second period during which the third switching element is turned on and extracts an output between a connection point of the first and second switching elements and a connection point of the third and fourth switching elements. The first current detecting means for detecting the current flowing through the first switching element, the second current detecting means for detecting the current flowing through the second switching element, and the current flowing through the third switching element When the third current detecting means for detecting, the fourth current detecting means for detecting the current flowing through the fourth switching element, and the first and second current detecting means both detect a current exceeding the first predetermined current value. The first and second switching elements are turned off to cut off the through currents of the first and second switching elements to protect the first and second switching elements, and the third and fourth current detection means are both second predetermined Protecting means for protecting the third and fourth switching elements by turning off the third and fourth switching elements when the current exceeding the current value is detected and cutting off the through current of the third and fourth switching elements is provided. Therefore, when an abnormal state occurs in which one of the first and second switching elements remains on, and a large through current that flows through the first and second switching elements flows, the first and second switching elements flow. Both the switching elements can be turned off to interrupt the flow of the through current, and the first and second switching elements can be prevented from being destroyed, and any of the third and fourth switching elements can be prevented. When an abnormal state occurs in which one of them remains on and a large through current flows through the third and fourth switching elements, the through current flows with both the third and fourth switching elements turned off. Can be blocked, and the third and fourth switching elements can be prevented from being destroyed.
1 ディジタルアンプ(スイッチング回路)
2、3 ローパスフィルタ
4 スピーカ
5 ΔΣ変調部(1ビット信号変換手段)
6 ドライバ
C1、C2、C7 コンデンサ
D1〜D6 ダイオード
L1、L2 コイル
M1〜M4 MOSFET(スイッチング素子)
Q1、Q2、Q11〜Q14 スイッチング素子
R1〜R8、R13 抵抗
U1 AND回路(検知回路)
X1、X2 オペアンプ
X5 インバータ
X6 保持回路
VBB 定電圧電源(高位電源端子)
GND グランド(低位電源端子)
1 Digital amplifier (switching circuit)
2, 3 Low-pass filter 4 Speaker 5 ΔΣ modulator (1-bit signal conversion means)
6 Driver C1, C2, C7 Capacitor D1-D6 Diode L1, L2 Coil M1-M4 MOSFET (switching element)
Q1, Q2, Q11 to Q14 Switching elements R1 to R8, R13 Resistance U1 AND circuit (detection circuit)
X1, X2 Operational amplifier X5 Inverter X6 Holding circuit VBB Constant voltage power supply (high power supply terminal)
GND ground (low power supply terminal)
Claims (11)
第1スイッチング素子に流れる電流を検出する第1電流検出手段と、
第2スイッチング素子に流れる電流を検出する第2電流検出手段と、
第1、第2電流検出手段が共に所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして貫通電流を遮断し第1、第2スイッチング素子を保護する保護手段と、
を設けたことを特徴とするスイッチング回路。 First and second switching elements connected in series between a high-level power supply terminal and a low-level power supply terminal, and a first period during which the first switching element is turned on and the second switching element is turned off according to an input signal In a switching circuit that switches between a second period in which one switching element is turned off and a second switching element is turned on to extract an output from a connection point of the first and second switching elements,
First current detecting means for detecting a current flowing through the first switching element;
Second current detection means for detecting a current flowing through the second switching element;
Protection means for protecting the first and second switching elements by turning off the first and second switching elements to interrupt the through current when both the first and second current detection means detect a current exceeding a predetermined current value; ,
A switching circuit comprising:
第1電圧検出回路で検出された電圧が第1所定電圧より小さく、且つ、第2電圧検出回路で検出された電圧が第2所定電圧より小さいことを検知して検知信号を出力する検知回路と、
前記検知信号を所定時間だけ遅延させる遅延回路と、
該遅延回路からの検知信号を保持するとともに保持している間は第1、第2スイッチング素子をオフにして貫通電流を遮断するためのプロテクト信号を出力する保持回路と、
を備えていることを特徴とする請求項2に記載のスイッチング回路。 The protective means is
A detection circuit that detects that the voltage detected by the first voltage detection circuit is lower than the first predetermined voltage and that the voltage detected by the second voltage detection circuit is lower than the second predetermined voltage, and outputs a detection signal; ,
A delay circuit for delaying the detection signal by a predetermined time;
A holding circuit that holds the detection signal from the delay circuit and outputs a protect signal for turning off the first and second switching elements and cutting off the through current while holding the detection signal;
The switching circuit according to claim 2, further comprising:
第1スイッチング素子に流れる電流を検出する第1電流検出手段と、
第2スイッチング素子に流れる電流を検出する第2電流検出手段と、
第3スイッチング素子に流れる電流を検出する第3電流検出手段と、
第4スイッチング素子に流れる電流を検出する第4電流検出手段と、
第1、第2電流検出手段が共に第1の所定電流値を超える電流を検出したときに第1、 第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断し第1、第2スイッチング素子を保護するとともに、第3、第4電流検出手段が共に第2の所定電流値を超える電流を検出したときに第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断し第3、第4スイッチング素子を保護する保護手段と、
を設けたことを特徴とするスイッチング回路。 First and second switching elements sequentially connected in series between a high-level power supply terminal and a low-level power supply terminal, and third and fourth switching elements sequentially connected in series between the high-level power supply terminal and the low-level power supply terminal. The first and fourth switching elements are turned on, the second and third switching elements are turned off according to the input signal, and the first and fourth switching elements are turned off, and the second and third switching elements are turned off. In the switching circuit that switches the second period to be turned on and extracts the output between the connection point of the first and second switching elements and the connection point of the third and fourth switching elements,
First current detecting means for detecting a current flowing through the first switching element;
Second current detection means for detecting a current flowing through the second switching element;
Third current detection means for detecting a current flowing through the third switching element;
Fourth current detection means for detecting a current flowing through the fourth switching element;
When both the first and second current detecting means detect a current exceeding the first predetermined current value, the first and second switching elements are turned off to cut off the through currents of the first and second switching elements. Protecting the second switching element, and turning off the third and fourth switching elements when the third and fourth current detection means both detect a current exceeding the second predetermined current value. Protection means for blocking the through current of the switching element and protecting the third and fourth switching elements;
A switching circuit comprising:
第1電圧検出回路で検出された電圧が第1所定電圧より小さく、且つ、第2電圧検出回路で検出された電圧が第2所定電圧より小さいことを検知して第1検知信号を出力する第1検知回路と、
第1検知信号を第1の所定時間だけ遅延させる第1遅延回路と、
第1遅延回路からの第1検知信号を保持するとともに保持している間は第1、第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断するための第1プロテクト信号を出力する第1保持回路と、
第3電圧検出回路で検出された電圧が第3所定電圧より小さく、且つ、第4電圧検出回路で検出された電圧が第4所定電圧より小さいことを検知して第2検知信号を出力する第2検知回路と、
第2検知信号を第2の所定時間だけ遅延させる第2遅延回路と、
第2遅延回路からの第2検知信号を保持するとともに保持している間は第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断するための第2プロテクト信号を出力する第2保持回路と、
を備えていることを特徴とする請求項5に記載のスイッチング回路。 The protective means is
A first detection signal is output by detecting that the voltage detected by the first voltage detection circuit is lower than the first predetermined voltage and the voltage detected by the second voltage detection circuit is lower than the second predetermined voltage. 1 detection circuit;
A first delay circuit for delaying the first detection signal by a first predetermined time;
The first protection signal for holding the first detection signal from the first delay circuit and for turning off the first and second switching elements and blocking the through current of the first and second switching elements while holding the first detection signal. A first holding circuit that outputs
A second detection signal is output by detecting that the voltage detected by the third voltage detection circuit is lower than the third predetermined voltage and the voltage detected by the fourth voltage detection circuit is lower than the fourth predetermined voltage. Two detection circuits;
A second delay circuit for delaying the second detection signal by a second predetermined time;
The second protection signal for holding the second detection signal from the second delay circuit and for turning off the third and fourth switching elements and blocking the through current of the third and fourth switching elements while holding the second detection signal. A second holding circuit that outputs
The switching circuit according to claim 5, further comprising:
高位電源端子と低位電源端子間に直列に接続された第1、第2スイッチング素子から成るスイッチング回路と、
前記1ビット信号に応じて第1スイッチング素子をオン、第2スイッチング素子をオフとする第1の期間と第1スイッチング素子をオフ、第2スイッチング素子をオンとする第2の期間とを切り換えるドライバと、
を備え、第1、第2スイッチング素子の接続点に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、
前記スイッチング回路に、
第1スイッチング素子に流れる電流を検出する第1電流検出手段と、
第2スイッチング素子に流れる電流を検出する第2電流検出手段と、
第1、第2電流検出手段が共に所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして貫通電流を遮断し第1、第2スイッチング素子を保護する保護手段と、
を設けたことを特徴とするオーディオ信号再生装置。 1-bit signal conversion means for converting an audio signal composed of an analog signal or a digital signal expressed by being assigned with multiple bits into a 1-bit signal assigned with 1 bit;
A switching circuit comprising first and second switching elements connected in series between a high level power supply terminal and a low level power supply terminal;
A driver that switches between a first period in which the first switching element is turned on and the second switching element is turned off and a second period in which the first switching element is turned off and the second switching element is turned on in accordance with the 1-bit signal. When,
An audio signal reproducing apparatus for reproducing the audio signal from a speaker connected to a connection point of the first and second switching elements,
In the switching circuit,
First current detecting means for detecting a current flowing through the first switching element;
Second current detection means for detecting a current flowing through the second switching element;
Protection means for protecting the first and second switching elements by turning off the first and second switching elements to interrupt the through current when both the first and second current detection means detect a current exceeding a predetermined current value; ,
An audio signal reproducing apparatus comprising:
高位電源端子と低位電源端子間に順次直列に接続された第1、第2スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第3、第4スイッチング素子とから成るスイッチング回路と、
前記1ビット信号に応じて第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを切り換えるドライバと、
を備え、第1、第2スイッチング素子の接続点と第3、第4スイッチング素子の接続点との間に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、
前記スイッチング回路に、
第1スイッチング素子に流れる電流を検出する第1電流検出手段と、
第2スイッチング素子に流れる電流を検出する第2電流検出手段と、
第3スイッチング素子に流れる電流を検出する第3電流検出手段と、
第4スイッチング素子に流れる電流を検出する第4電流検出手段と、
第1、第2電流検出手段が共に第1の所定電流値を超える電流を検出したときに第1、第2スイッチング素子をオフにして第1、第2スイッチング素子の貫通電流を遮断し第1、第2スイッチング素子を保護するとともに、第3、第4電流検出手段が共に第2の所定電流値を超える電流を検出したときに第3、第4スイッチング素子をオフにして第3、第4スイッチング素子の貫通電流を遮断し第3、第4スイッチング素子を保護する保護手段と、
を設けたことを特徴とするオーディオ信号再生装置。 1-bit signal conversion means for converting an audio signal composed of an analog signal or a digital signal expressed by being assigned with multiple bits into a 1-bit signal assigned with 1 bit;
First and second switching elements sequentially connected in series between a high power supply terminal and a low power supply terminal, and third and fourth switching elements sequentially connected in series between the high power supply terminal and the low power supply terminal. A switching circuit;
A first period in which the first and fourth switching elements are turned on and the second and third switching elements are turned off according to the 1-bit signal, and the first and fourth switching elements are turned off, and the second and third switching elements A driver that switches between a second period of turning on
An audio signal reproducing apparatus for reproducing the audio signal from a speaker connected between a connection point of the first and second switching elements and a connection point of the third and fourth switching elements,
In the switching circuit,
First current detecting means for detecting a current flowing through the first switching element;
Second current detection means for detecting a current flowing through the second switching element;
Third current detection means for detecting a current flowing through the third switching element;
Fourth current detection means for detecting a current flowing through the fourth switching element;
When both of the first and second current detecting means detect a current exceeding the first predetermined current value, the first and second switching elements are turned off to cut off the through currents of the first and second switching elements. Protecting the second switching element and turning off the third and fourth switching elements when the third and fourth current detection means both detect a current exceeding the second predetermined current value. Protection means for blocking the through current of the switching element and protecting the third and fourth switching elements;
An audio signal reproducing apparatus comprising:
第1スイッチング素子に流れる電流と第2スイッチング素子に流れる電流とを検出し、該検出した第1スイッチング素子に流れる電流の電流値と該検出した第2スイッチング素子に流れる電流の電流値とが共に所定電流値を超えるときに第1、第2スイッチング素子をオフにすることを特徴とするスイッチング素子保護方法。 First and second switching elements connected in series between a high-level power supply terminal and a low-level power supply terminal, and a first period during which the first switching element is turned on and the second switching element is turned off according to an input signal In a switching circuit that switches between a second period in which one switching element is turned off and a second switching element is turned on to extract an output from a connection point of the first and second switching elements,
The current flowing through the first switching element and the current flowing through the second switching element are detected, and both the detected current value of the current flowing through the first switching element and the detected current value of the current flowing through the second switching element are both A switching element protection method, wherein the first and second switching elements are turned off when a predetermined current value is exceeded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003366859A JP4040013B2 (en) | 2003-10-28 | 2003-10-28 | Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003366859A JP4040013B2 (en) | 2003-10-28 | 2003-10-28 | Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136452A JP2005136452A (en) | 2005-05-26 |
JP4040013B2 true JP4040013B2 (en) | 2008-01-30 |
Family
ID=34645026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003366859A Expired - Fee Related JP4040013B2 (en) | 2003-10-28 | 2003-10-28 | Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4040013B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5918512B2 (en) * | 2011-11-21 | 2016-05-18 | 旭化成エレクトロニクス株式会社 | H-type bridge circuit and motor drive device |
JP2014054042A (en) * | 2012-09-06 | 2014-03-20 | Furukawa Electric Co Ltd:The | Overcurrent protection circuit |
JP2015139326A (en) * | 2014-01-23 | 2015-07-30 | トヨタ自動車株式会社 | Device and method for power conversion |
JP6330566B2 (en) * | 2014-08-11 | 2018-05-30 | セイコーエプソン株式会社 | Circuit device and electronic device |
JP7342573B2 (en) * | 2019-09-27 | 2023-09-12 | 株式会社デンソー | power converter |
JPWO2022019033A1 (en) * | 2020-07-21 | 2022-01-27 |
-
2003
- 2003-10-28 JP JP2003366859A patent/JP4040013B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005136452A (en) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4319362B2 (en) | Reverse level shift circuit and power semiconductor device | |
US8427804B2 (en) | Power amplifier | |
US10367459B2 (en) | Class-D amplifier circuit | |
US7230481B2 (en) | System and method for reducing audible artifacts in an audio system | |
US20080043391A1 (en) | Timer reset circuit for overcurrent protection of switching power amplifier | |
JP2008042230A (en) | Load driving circuit and protecting method | |
US7205834B2 (en) | Power amplifier | |
US6859096B2 (en) | Class D amplifier | |
US6781458B2 (en) | Providing DC isolation in switching amplifiers | |
JP4040013B2 (en) | Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method | |
US6603353B2 (en) | Switching power amplifier | |
JP3102781B2 (en) | Pulse width modulation amplifier circuit | |
EP2092639B1 (en) | True current limit | |
JP4475257B2 (en) | Current limit circuit | |
JP2004248415A (en) | Switching circuit | |
US20050122168A1 (en) | Overcurrent protection in amplifier topologies employing DC isolation | |
JP2004056254A (en) | Power amplifier | |
JP2009219015A (en) | Overcurrent protection circuit, and class-d amplifier | |
JP2007097333A (en) | Short-circuit protecting circuit | |
JP2009260835A (en) | Overcurrent protection circuit and class d amplifier | |
JP3575168B2 (en) | MOSFET drive circuit | |
JP7437227B2 (en) | class D amplifier | |
JP2004364275A (en) | Mosfet gate driver with negative gate bias voltage | |
JPH06196941A (en) | Pulse width modulating and amplifying circuit | |
JP2004274865A (en) | Overcurrent protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |