JP4037366B2 - 薄膜技術における位相が最適化された共振器用電極の製造方法 - Google Patents

Description

本発明は、薄膜技術における共振器用電極の製造方法に関するものであり、より詳細には、下部電極と上部電極との間に少なくとも一部分が配置された圧電層を含む共振器の製造方法に関するものであり、ここでは特に、ＢＡＷ共振器（ＢＡＷ＝バルク音波）の製造方法に関するものである。

ＢＡＷ共振器とも呼ばれる薄層バルク音響共振器（ＦＢＡＲ＝Film Bulk Acoustic Resonator）を使用して、薄膜技術によって周波数フィルターを製造する際、圧電層（例えばＡｌＮ層、ＺｎＯ層、または、ＰＺＴ層）の蒸着は、通常、反応性スパッタ処理によって行う。この反応性スパッタ処理の利点は、処理温度が比較的低く、かつ、制御および再形成することが容易な蒸着条件であるという点にある。さらに、反応性スパッタ処理により、質のよい薄膜が製造される。

薄膜製造に関して、圧電層の特殊な成長条件が原因となって生じる問題がある。すなわち、特殊な成長条件とは、（圧電層の）結晶子は、特定の好適な方向性を有する結晶子のほうが、他の方向性を有する結晶子よりも成長が速いということである。スパッタ処理におけるエッジの被覆率の悪さと併せて、圧電層の特殊な成長条件は、位相段（Topologiestufen）での成長欠陥の形成を引き起こしてしまう。

次に、これらの成長欠陥を、図１に基づいて詳述する。図１Ａに、第１下面１０２および第２上面１０４を有する基板１００を備えた構成を示す。上面１０４の一部には、第１下面１０８および第２上面１１０を有する第１下部電極１０６が形成されている。この電極１０６によって覆われていない基板１００の上面１０４および、電極１０６の上面１１０には、上述したスパッタ処理を用いて、圧電層１１２（例えば上記ＡｌＮ層）が形成されている。

図１Ａから分かるように、基板１００の上面１０４に電極１０６が存在しているため、スパッタ処理の間に生じた成長欠陥の部分に段１１４（位相段）が形成される。この成長欠陥は、スパッタ処理におけるエッジ被覆率の悪さのため、かつ、圧電層１１２の成長条件が特殊であるため、スパッタ処理の間に生じる。なお、図１Ａでは、この成長欠陥を部材番号１１６で示す。図１Ａにおいて、様々な領域での圧電層の好適な成長方向を部材番号１１８として示している。段１１４の領域においては、成長線１１８が傾斜していることがわかる。この傾斜は、成長欠陥１１６の発生を導く。傾斜した成長線およびこれによって生じた成長欠陥は、下記の理由から望ましくなく、特に、続く上部電極の蒸着との関係から、製造される素子（装置）の信頼性に関わる問題を生じる。

より具体的には、続く、上部電極を形成するための金属の蒸着および成形の際、金属のスペーサーが残ってしまう。この金属スペーサーは、その後、漏電を引き起こすことになり、これにより、構成素子（例えばフィルター）の機能性は悪化するか、または、完全に破壊されてしまう。図１Ｂには、図１Ａに示した構造から始まり、上部電極形成用に、金属が成形された後の構造を示す。金属は全領域蒸着によるものである。また、図１Ｂに、第２上部電極１２０を示す。この電極１２０は、基板１００から離れた側の圧電層１１２の表面１２２上に、少なくとも一部が基板１０６に対向するように形成されている。電極１０６と上部電極１２０に挟まれる領域には、薄層バルク音響共振器が形成されている。また、図１Ｂに示すように、残余金属１２４（金属スペーサー）が成長欠陥１１６の領域には残っている。この金属スペーサー１２４は、漏電等とともに先ほど述べたような問題を引き起こす原因となる。

また、図１に示した構造の他の不都合な点としては、望ましくない偽モード（スプリアスモード）（Spurious Modes）を抑制するために、上部電極１２０の外側の領域に数マイクロメートルの幅に渡って所定の形状（つまり所定幅）を備えるという方法が、通常、用いられているという点にある。図１Ａおよび図１Ｂから分かるように、この方法では、上部電極１２０が電極１０６よりも明らかに小さく形成されている場合にのみ実現できる。この結果、望ましくない偽モードを抑制するため、構造を拡張する必要がある。つまり、構造を全体的に大きくする必要がある。また、完成した共振器素子の動作を、帯域幅および寄生的容量に関して著しく悪化させてしまう。

図１に関して述べた製造方法に関して生じる他の問題点としては、圧電層の弱点が、常に必要となる上部電極１２０が複数の成長欠陥を横断している領域に存在するという点である。この弱点は、絶縁破壊に関わる。したがって、図１に示した構造では、成長欠陥１１６（空洞欠陥）が原因となり、完全に平坦な構成において期待されるような所望のＥＳＤ強度（ＥＳＤ＝静電気放電、Electro Static Discharge）を達成することができない。

図１Ａに基づいて記載した方法や、特に、それと関連する従来技術の問題については、これまであまり議論されていない。原理的には、金属スペーサー１２４は、上部電極１２０を成形する際に著しく過剰なエッチングによって少なくすることができる。圧電層１１２は著しく突出した部分を有しているので、エッチングをおこなったとしても、この金属スペーサーを完全に除去できない。除去は、上部電極をさらに等方性エッチング（例えばウェットエッチング）することによってのみ実現できる。しかしながら、この方法の不都合な点は、レジストマスクのアンダーエッチング（Unteraetzung）は制御しにくいので、結果として電極端は他の層との関係を調整しにくくなり、その結果、上記と同様に、偽モード動作の悪化を招いてしまう。

次に、基板１００について指摘すると、基板１００は通常、一連の複数の層（複層）からなる。これらの層はそれぞれ成形され、したがってそれら自体が位相段を作り出す。これに関して、典型的な例としては、いわゆる音響鏡（すなわち、高かったり低かったりする音響インピーダンスを有する一連の層）がある。図１では、説明を簡略化するために、詳述せずに基板１００は均質のブロック体として示す。

この従来技術から、本発明の目的は、薄膜技術における、位相が最適化された共振器用電極の製造方法を改善することにある。本方法により、圧電層を形成する際の成長欠陥の発生および、それと関連する問題を回避することができる。

この目的は、請求項１の方法によって達成される。

本発明は、薄膜技術における共振器用電極の製造方法を提供するものである。この方法は、共振器の電極を、該電極の表面を露出させるように、かつ、該電極と絶縁層とによって規定される表面がほぼ平坦となるように、絶縁層に埋設する工程を含むものである。

本発明は、薄膜技術における共振器（例えばＢＡＷ共振器）用電極の製造方法を提供するものである。この共振器では、電極の望ましくない位相段を避けることによって、上記した従来技術の不都合を回避する。これを達成するために、電極の外側の領域に、電極の上端部の高さまで、誘電体層（例えば酸化珪素または窒化珪素）を満たす。本発明の利点は、このことを技術的観点から非常に容易に達成できるという点にある。

このために、第１の実施の形態では、初めに、電極がすでに上に形成されている基板／ウェハーの全表面に、誘電体層を蒸着する。この誘電体層の厚さは、位相段にほぼ相当する。次に、化学的機械研磨により、電極の上面が露出するように絶縁層（上記誘電体層）を除去する。このとき、絶縁層および電極（下部電極）の厚さがほぼ同じであるように除去する。ここでの化学的機械研磨の特徴的な除去動作は、電極上の絶縁材料の領域のみを除去することである。

他の実施の形態では、上述したように絶縁層をまず形成するが、次に、レジストマスクを用いて、電極上に位置する部分の絶縁材料をエッチングによって取り除く。リソグラフィーでの調整許容誤差のため、レジストのエッチング開口部は電極よりも小さい必要がある。なぜなら、そうしなければ、エッチングの際に位相段階が再び露出してしまうからである。ここでは、このエッチングは、ウェット化学およびドライエッチング（プラズマエッチング）の双方を含む。結果として、絶縁材料からなる「環（Kragen）」が、電極の上に残る。次に、この環を、化学的機械研磨によって除去し、その結果、ほぼ平坦な表面となる。

他の実施の形態によれば、初めに、絶縁層を形成し、次に、そこに開口部を形成する。そして、その中に、電極用の金属を蒸着する。この蒸着は、絶縁層と電極とによって形成される表面がほぼ同一平面になるように行われる。

本発明の好ましい他の形態については、従属請求項に記載する。

次に、本発明の好ましい実施の形態について、任意の図面に基づいて詳述する。図１Ａおよび図１Ｂは、位相段階によって生じた成長欠陥を含む、公知の製造方法によって製造されたＢＡＷ共振器を示す図である。図２Ａ〜図２Ｃは、本発明にかかる製造方法の第１の実施の形態を示す図である。図３Ａ〜図３Ｃは、本発明にかかる製造方法の第２の実施の形態を示す図である。図４は、積層共振器構造における本発明にかかる製造方法の第３の実施の形態を示す図である。

本発明の好ましい実施の形態に関する以下の記載において、図１において説明・記載した構成部材と同じ構成部材については、同じ部材番号を付している。

図２Ａに基板１００を示す。ここでは、基板１００の上面１０４の一部分に、電極１０６（アルミニウムよりなるものが好ましい）が形成されている。電極１０６は、タングステンや、アルミニウムとタングステンとの合金や、または、他の適切な金属から形成してもよい。

位相段を回避するために、図２に記載した実施の形態によれば、基板表面１０４の露出した部分および、電極１０６の上面１１０に、絶縁層１２６を蒸着する。上記した実施の形態によれば、絶縁層１２６は、酸化珪素層または窒化珪素層で形成されている。

次に、図２Ａに記載した構造に、化学的機械薄膜化処理を施す。この処理によって、電極１０６の領域に配置されている部分１２６ａを、電極１０６の上面１１０が露出するように、薄層化する。さらに、絶縁層１２６の残りの部分を、電極１０６の厚さと絶縁層１２６の厚さとがほぼ同じであるように、薄くする。これにより、図２Ｂに示しているような、ほぼ平坦な表面が生じる。

図２Ｃに、研磨後に生じる構造を示す。図示したように、基板とは反対側の、絶縁層１２６および電極１０６の表面は、ほぼ平坦であり、かつ、この表面には圧電層１１４が蒸着されている。また、この圧電層上には、上部電極１２０が蒸着されている。

本発明における方法の利点は、以下の点から明らかである。すなわち、上述したような従来において知られた成長欠陥に起因する問題は、本発明の方法によれば、共振器を製造する際に位相段をなくすことにより簡単に回避される。すなわち、本発明の利点は、素子（装置）（例えば、適切な共振器を含んだフィルター）の機能を下げるか、または、完全に破壊してしまうような上記漏電が生じないという点である。さらに、本発明の利点は、構造がほぼ完全に平坦であるため、所望のＥＳＤ強度が達成される点である。さらに、本発明の利点は、上部電極１２０の外側の領域に、広範囲な領域に渡って（ueber）所定の形状（厚さ）が規定されているので、望ましくない偽モードをより抑制できるという点である。

上述したように、図２に示した実施の形態では、電極１０６上の誘電体層１２６Ａを、非常に硬い研磨パッドによって直接除去する。この場合、誘電体層１２６と電極１０６の電極材料との間の研磨選択性を高くする必要がある。これは、電極１０６の上面１１０に達したときに電極材料がほとんど除去されないようにするためである。

また、高い研磨選択性が要求される誘電体層１２６と電極１０６の電極材料との間に起こりうる種々の問題を回避するため、本発明の第２の実施の形態では、以下のような他の方法を用いる。すなわち、パッドの硬度および／または研磨処理の選択に関する要求を著しく少なくした方法を用いる。次に、この方法に関する実施の形態を、図３に基づいて詳述する。以下においても、同様の構成部材には、同じ部材番号をつけている。

図３に示した実施の形態の構造は、図２Ａに示したような構造、つまり、基板１００の上にすでに電極１０６が蒸着しており、さらに、その上に絶縁層１２６がすでに蒸着している構造に基づいている。

図２に記載した実施の形態の場合とは異なり、ここでは、全表面に化学的機械研磨を行わず、その代わりに、フォトリソグラフィーマスク（図示せず）を用いて、電極１０６内の領域で誘電体層１２６を例えばエッチングにより除去する。これは、図３Ａに示したように、電極１０６の上面１１０を少なくとも部分的に露出させるためである。図示したように、ここでは、電極１０６の上に、絶縁層１２６の一部の幅の狭い隆起（Stag）１２６ａがまだ残っている。この方法の利点は、この幅の狭い隆起１２６Ａだけが残っている点にある。すなわち、絶縁層１２６全体を除去または研磨するのではなく、この隆起を、非常に短時間で、かつ、非常に緩やかな研磨条件で除去することができる。この結果、図３Ｂに示した構造となる。

図３Ｃに、上部電極１２０とともに圧電層１１４が研磨・成長した後の構造を示す。図３Ｃに示した構造は、図２Ｃに示した構造に相当する。図３に示した方法の利点は、この実施の形態では他のマスクと誘電体層１２６のエッチングとを用いるので、望ましくない位相段を技術的観点から非常に簡易に回避できるという点にある。

図示していない他の実施の形態では、誘電体層１２６をまず基板１００の表面に蒸着する。次の工程では、この誘電体層に、好ましくは基板表面１０４に達するまでの開口部を設け、下部電極１０６の電極材料を誘電体層１２６と形成された下部電極１０６との表面がほぼ平坦になるように、蒸着する。

上述した、位相段のない電極の形成方法は、複数の圧電層を有したいわゆる積層ＢＡＷ共振器／フィルターにも使用できる。図４に、このような共振器を示す。図示したように、本発明における電極の形成方法は、下部電極１０６と中間部電極１２０に適用できる。これにより、圧電層１１２・１１２´両方を、傾斜した成長線なく蒸着できる。また、２つ以上の圧電層を備えた形態も、同様に製造することができる。

位相段階によって生じた成長欠陥を含む、公知の製造方法によって製造されたＢＡＷ共振器を示す図である。 位相段階によって生じた成長欠陥を含む、公知の製造方法によって製造されたＢＡＷ共振器を示す図である。 本発明にかかる製造方法の第１実施の形態を示す図である。 本発明にかかる製造方法の第１実施の形態を示す図である。 本発明にかかる製造方法の第１実施の形態を示す図である。 本発明にかかる製造方法の第２実施の形態を示す図である。 本発明にかかる製造方法の第２実施の形態を示す図である。 本発明にかかる製造方法の第２実施の形態を示す図である。 積層共振器構造における本発明にかかる製造方法の第３実施の形態を示す図である。

符号の説明

１００ 基板
１０２ 基板の下面
１０４ 基板の上面
１０６ 下部電極
１０８ 下部電極の下面
１１０ 下部電極の上面
１１２ 圧電層
１１４ 位相段階
１１６ 成長欠陥
１１８ 成長線
１２０ 上部電極
１２２ 圧電層の上面
１２４ 金属スペーサー
１２６ 絶縁層
１２６Ａ 絶縁層の一部

Claims (9)

1. 下部電極（１０６）と上部電極（１２０）との間に、少なくとも部分的に配置された圧電層（１１４）を含み、かつ、基板（１００）上に形成される共振器を、薄膜技術において製造する製造方法であって、
   （ａ）基板上に共振器の下部電極（１０６）を形成する工程と、
   （ｂ）電極と厚さがほぼ同じになるように、基板（１００）の表面上に絶縁層（１２６）を蒸着する工程と、
   （ｃ）絶縁層（１２６）を除去して、下部電極（１０６）の表面を露出させ、かつ、下部電極（１０６）および絶縁層（１２６）によって規定される表面を平坦にする工程と、
   （ｄ）工程（ｃ）で形成された構造の上に、圧電層（１１４）を形成する工程と、
   （ｅ）上記圧電層（１１４）の上に上部電極（１２０）を形成する工程とを含むことを特徴とする製造方法。
2. 下部電極（１０６）表面の露出は、下部電極（１０６）の外側にある誘電体層（１２６）の一部がほぼ変化しないで残るように行われることを特徴とする請求項１に記載の製造方法。
3. 上記工程（ｃ）は、下部電極（１０６）の上の絶縁層（１２６）を化学的機械研磨により除去する工程を含むことを特徴とする請求項２に記載の製造方法。
4. 上記工程（ｃ）には、
   （ｃ．１）上記下部電極の上面の一部を露出させるように、下部電極の上の絶縁層（１２６）の一部（１２６Ａ）を、マスクを用いてエッチングする工程と、
   （ｃ．２．）工程（ｃ．１．）後に残った環を、化学的機械研磨によって除去する工程とを含むことを特徴とする請求項１に記載の製造方法。
5. 上記絶縁層（１２６）は誘電体層であることを特徴とする請求項１〜４のいずれか１項に記載の製造方法。
6. 上記誘電体層は、窒化珪素層または酸化珪素層であることを特徴とする請求項５に記載の製造方法。
7. 上記圧電層（１１４）は、ＡｌＮ、ＺｎＯ、または、ＰＺＴから形成されることを特徴とする請求項１〜６のいずれか１項に記載の製造方法。
8. 上記下部電極（１０６）および上部電極（１１０）が、アルミニウムおよび／またはタングステンを含むことを特徴とする請求項１〜７のいずれか１項に記載の製造方法。
9. 上記共振器がＢＡＷ共振器である、請求項１〜８のいずれか１項に記載の製造方法。

Images