JP4037264B2 - Ｍｐｅｇクロマインターレース解除方法及びシステム - Google Patents
Ｍｐｅｇクロマインターレース解除方法及びシステム Download PDFInfo
- Publication number
- JP4037264B2 JP4037264B2 JP2002553823A JP2002553823A JP4037264B2 JP 4037264 B2 JP4037264 B2 JP 4037264B2 JP 2002553823 A JP2002553823 A JP 2002553823A JP 2002553823 A JP2002553823 A JP 2002553823A JP 4037264 B2 JP4037264 B2 JP 4037264B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- chroma
- lines
- interlaced
- luma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 241000023320 Luma <angiosperm> Species 0.000 claims description 56
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 claims description 56
- 230000000750 progressive effect Effects 0.000 claims description 37
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/007—Transform coding, e.g. discrete cosine transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Discrete Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
［発明の属する技術分野］
本発明は、映像信号の処理に関し、特に、インターレース映像フォーマット（interlaced video format）のインターレース解除（de-interlacing）として知られるプログレッシブ映像フォーマット（progressive video format）への変換に関する。
【０００２】
［従来技術の説明］
現在、発信及び放送されているテレビ信号の多くはインターレースされている。これらの信号の多くはMPEG（Moving Picture Experts Group）形式で発信されている。例えば、ATSC（Advanced Television Systems Committee）は、ATSC信号と呼ばれるこれらの信号をMPEG形式で送信するデジタルテレビの基準つくりを行ってきた。ATSCフォーマットの中には、４８０iや１０８０iの映像信号のようなインターレース方式のものがある。これらMPEG信号はいわゆる４：２：０フォーマットである。したがってMPEG信号は、水平垂直両方向における半空間解像度（half-spatial resolution）のクロマ（chroma）、すなわち、映像信号の信号差部分を含む。映像信号のマトリックス化された赤、緑及び青部分である対応するルマ（luma）とともにこのクロマを表示するために、クロマは４：４：４フォーマットに再変換されねばならない。
【０００３】
大部分のMPEGデコーダは、インターレースルマ出力に合うようにフォーマット化された後、このクロマ要素を出力する。典型的に、このようなMPEGデコーダはインターレース４：２：０クロマをインターレース４：２：２クロマに変換する。もしこの変換されたクロマとルマがインターレース解除され異なるライン数に変換されれば、クロマ垂直解像度は、このデコーダの通常のクロマ出力がインターレース解除されている場合、劣化する。
【０００４】
プラズマ、液晶ディスプレイ（LCD）、LCOS（Liquid Crystal On Silicon）、あるいは他のマトリックスタイプディスプレイのような、本来的にプログレッシブな、すなわちインターレースでない多くの新しいディスプレイが開発されている。したがって、これら本来的にプログレッシブなディスプレイに映像信号を適切に表示するために、映像信号をデコードし、それを４：２：２フォーマットへ変換し、その後でインターレースを解除するということに加え、映像信号はさらに垂直フォーマット変換されねばならない。これによって、クロマ垂直解像度のさらなる劣化が生じうる。例えば、１０８０i信号が７２０pディスプレイに表示されるとき、大部分のMPEGデコーダは４：２：０クロマのフィールドあたり２７０ラインを垂直補間によりフィールドあたり５４０ラインに変換する。１０８０p信号を生成するのに、この信号のクロマ及びルマ要素の両方がインターレース解除される。このため垂直解像度が劣化する。さらに、ルマの１０８０から７２０への下方変換、及び５４０から７２０への上方変換では、垂直解像度はさらに劣化する。本発明は、この劣化を低減することを目的とする。
【０００５】
［発明の概要］
本発明は、インターレースMPEG映像信号をインターレース解除し、垂直フォーマット変換を行う方法及びシステムを提供することにある。本発明によると、クロマ要素に対して高い垂直解像度を保つために、インターレース映像信号はそのクロマ要素を垂直方向に拡張する前にインターレース解除される。
【０００６】
本発明は、インターレース映像信号をプログレッシブ映像信号に変換する方法からなる。インターレース映像信号をプログレッシブ映像信号に変換する方法では、ルマライン（luma line）を特定するルマ要素（luma component）及びクロマライン（chroma line）を特定するクロマ要素（chroma component）を表すインターレース映像信号が受信される。ここでクロマ要素がルマ要素のライン数の約１/２を特定する。このインターレース映像信号はデコードされ、クロマラインの本数がルマラインの本数とほぼ等しくなるよう増加される。その後、この増加するステップを実質的にリバースするようインターレース映像信号のクロマラインの本数が減少される。そしてこのインターレース映像信号はプログレッシブ映像信号を生成するようインターレース解除される。この解除により、ルマラインを特定するルマ要素及びクロマラインを特定するクロマ要素を表すプログレッシブ映像信号が生成される。このプログレッシブ映像信号に必要に応じてさらなる処理が加えられうる。
【０００７】
本発明はまた、インターレース４：２：０フォーマット映像信号を受信するステップを含むインターレースMPEG映像信号をプログレッシブ映像信号に変換する方法からなる。インターレース４：２：０フォーマット映像信号はデコードされ、インターレース４：２：２フォーマット映像信号に変換される。このインターレース４：２：２フォーマット映像信号はインターレース４：２：０フォーマット映像信号に再変換され、その後インターレース解除され、４：２：０フォーマットプログレッシブ映像信号となる。この４：２：０フォーマットプログレッシブ映像信号は、必要に応じてさらなる処理が加えられる。
【０００８】
本発明はまた、ルマラインを特定するルマ要素及び非補間クロマラインを特定するクロマ要素を表すインターレース映像信号を受信するステップを含むインターレース映像信号をプログレッシブ映像信号に変換する方法からなる。このインターレース映像信号はデコードされ、非補間クロマライン（non-interpolated chroma line）は補間クロマライン（interpolated chroma line）及び非補間クロマラインを特定する処理済クロマ要素（processed chroma component）を生成するため補間される。デコードされたインターレース映像信号はルマライン及び非補間クロマラインに基づきインターレース解除される。このインターレース解除により、ルマラインを特定するルマ要素及びクロマラインを特定するクロマ要素を表すプログレッシブ映像信号が生成される。上述のように、この映像信号は必要に応じてさらに処理されてもよい。
【０００９】
本発明はまた、ルマラインを特定するルマ要素及び非補間クロマラインを特定するクロマ要素を表すインターレース映像信号を受信するよう構成されたクロマ垂直補間器を有するMPEGデコーダからなる。このMPEGデコーダはインターレース映像信号をデコードし、補間クロマライン及び非補間クロマラインを特定する処理済クロマ要素を生成するよう非補間クロマラインを補間するよう構成される。この処理済クロマ要素は、非補間クロマラインのすべてを含むよう、補間クロマと非補間クロマを交互に特定する。
【００１０】
本発明はまた、インターレースMPEG映像信号をプログレッシブ映像信号に変換するシステムからなる。このシステムは、ルマラインを特定するルマ要素及びクロマラインを特定するクロマ要素を表すインターレース映像信号を受信するよう構成されたデコーダを備える。ここで、このクロマ要素はルマ要素のライン数の約１/２を特定する。デコーダはインターレース映像信号をデコードし、ルマラインの本数とほぼ等しくなるようクロマラインの本数を増加させるよう構成される。本システムはまた、実質的にこの増加ステップをリバースするよう、まずインターレース映像信号のクロマラインの本数をルマラインの本数の約１/２まで減少させるよう構成されたインターレース解除装置を備える。このインターレース解除装置はその後インターレース映像信号をインターレース解除するよう構成される。デコーダとインターレース解除装置とを調整させるよう構成されたプロセッサが備えられる。
【００１１】
本発明はまた、ルマラインを特定するルマ要素及び非補間クロマラインを特定するクロマ要素を表すインターレース映像信号を受信するよう構成されたデコーダを有するシステムからなる。このデコーダはインターレース映像信号をデコードし、補間クロマライン及び非補間クロマラインを特定する処理済クロマ要素を生成するよう非補間クロマラインを補間するよう構成される。この場合、ルマライン及び非補間クロマラインに基づき、デコードされたインターレース映像信号をインターレース解除するよう構成されたインターレース解除装置が備えられる。さらにデコーダとインターレース解除装置とを調整するよう構成されたプロセッサが備えられる。
【００１２】
［発明の詳細な説明］
本発明は、インターレースMPEG映像信号をインターレース解除し、垂直フォーマット変換を行う方法及びシステムに関する。本発明によると、インターレース映像信号はそのクロマ要素を垂直方向に拡張する前にインターレース解除される。これにより、インターレース解除及びクロマ垂直フォーマット変換を実行するとき、クロマ要素に対して高い垂直解像度（ルマ垂直解像度の約５０％）を保つことができる。
【００１３】
図１は、インターレース映像フォーマットをプログレッシブ映像フォーマットに変換するための一例となるシステム１００を示す概略図である。図１に示されるように、システム１００はMPEG２映像デコードモジュール（デコーダ）１１０、インターレースプログレッシブ映像処理システム（インターレース解除装置）１２０、及びプロセッサ１０５からなる。デコーダ１１０は受信したインターレース４：２：０フォーマットMPEG映像信号をインターレース４：２：２フォーマット映像信号にデコード及び変換する。インターレース解除装置１２０は映像信号をインターレース解除する前に、４：２：２フォーマット映像信号を４：２：０フォーマット映像信号に変換するよう構成される。変換前に、インターレース解除装置１２０はこのフォーマット変換された映像信号をプログレッシブ映像信号に変換することができる。プロセッサ１０５はデコーダ１１０とインターレース解除装置１２０の動作を調整する。上述の各要素はデータ通信バスや他の接続回路のような適当なデータ接続を通じて、通信可能なように接続されている。本発明によるシステムは、LCOSディスプレイや他の適切なプログレッシブ方式の画像装置を有する高品位テレビ（HDTV）受信機のような画像システムあるいはディスプレイ装置１３０を備えていてもよい。
【００１４】
システム１００は、インターレースMPEG信号を受け取り、この信号を高いクロマ垂直解像度を有するプログレッシブ映像信号に変換する。デコーダ１１０は、このインターレースMPEG４：２：０フォーマット映像信号を受け取り、このインターレースMPEG信号をデコードし、インターレース４：２：２フォーマット信号に変換する。本発明によると、インターレース解除装置１２０は、デコーダ１１０により実行される４：２：０から４：２：２への変換ステップの逆処理として、このインターレース４：２：２フォーマット信号をインターレース４：２：０フォーマット信号に再変換する。その後、インターレース解除装置１２０は、最適な順序でこのインターレース４：２：０フォーマット映像信号の処理を行う。具体的には、インターレース解除装置１２０はまずインターレース４：２：０フォーマット映像信号をインターレース解除し、これにより生成されるプログレッシブ４：２：０フォーマット映像信号をプログレッシブ４：２：２フォーマット映像信号に変換する。すなわち、生成されるプログレッシブ映像信号のクロマ要素のライン数がルマ要素のライン数に一致するよう拡張される。映像信号が供給されるディスプレイの垂直解像度に応じて、必要があればさらなる処理が与えられてもよい。
【００１５】
クロマライン数の拡張あるいはインターレース解除された４：２：０映像信号の４：２：２フォーマット映像信号への変換が、４：２：０フォーマット１０８０p信号が７２０pディスプレイに表示される場合において示される。映像信号が上述のようにインターレース解除されたとすると、クロマラインは２７０から５４０に上方変換される。この映像信号に様々な方法を利用してさらなる処理が加えられる。１つの例としては、ルマラインが１０８０から７２０へ下方変換され、クロマラインが５４０から７２０へ上方変換される。また、クロマラインが５４０から７２０へ上方変換される代わりに、まずクロマラインが５４０から１０８０へ上方変換されてもよい。その後ルマラインが１０８０から７２０へ下方変換され、クロマラインもまた１０８０から７２０へ下方変換される。７２０pディスプレイが説明のために利用されているが、異なる解像度を有する様々な表示装置が利用されうる。したがって、ルマ及びクロマのそれぞれは、ルマラインの本数とクロマラインの本数とが実質的に等しくなるよう、必要に応じて上方及び下方変換されうる。ここでの処理は使用されている特定の表示装置の解像度に大きく依存する。
【００１６】
図１のシステムを参照して、図２に示されるように、従来技術によるMPEGデコーダはインターレース出力するため受信したMPEG信号を処理する。そのルマはそのまま出力されるが、クロマは同一の垂直位置でルマと同じライン数に上方変換される。言い換えると、受信したインターレースMPEG４：２：０フォーマット映像信号はデコードされ、インターレース４：２：２フォーマット映像信号に変換される。ルマのライン３及び５に対してクロマを生成するため、デコーダによる一例となるプロセスは、ラインA及びCを使ってCr３及びCr５を導出する。例えば、MPEGデコーダは、
Cr３ = （５/８）A + （３/８）C Cr５ = （１/８）A + （７/８）C
として設定してもよい。
【００１７】
MPEGデコーダは、４：２：０クロマラインの適当なペアから始めて、同様にしてトップフィールドに対し４：２：２クロマラインの残りを導出する。
【００１８】
同様にして、MPEGデコーダは、ボトムフィールドに対して、
Cr４ = （７/８）B + （１/８）D Cr６ = （３/８）B + （５/８）D
と設定することにより、ラインBとDからCr４とCr６を導出することができる。
【００１９】
本発明では、４：２：２インターレースラインが４：２：０インターレースラインに再変換される。例えば、AとCはCr３及びCr５から以下のようにして再構成されうる。
【００２０】
A = （１/４）（７×Cr３−３×Cr５）
C = （１/４）（５×Cr５−Cr３）
ボトムフィールドに対して、B及びDは、Cr４とCr６から以下のように再構築されうる。
【００２１】
B = （１/４）（５×Cr４−Cr６）
D = （１/４）（７×Cr６−３×Cr４）
もちろん、AがCr３とCr５から計算されうるのと同様に、Cは（図示されない）Cr７とCr９から計算されうる。このことは、１つのフィールドのすべてのクロマラインに１つの計算が実行し使われうるということを意味する。様々な方法で、これらの等式は実現されうる。もしデコーダによって異なる等式が４：２：２変換に関して使用されれば、その等式は４：２：２から４：２：０への変換のためリバースされうる。
【００２２】
図３は、図１の発明により実行されるMPEGクロマインターレース解除の一例となる方法を示したフローチャート３００である。この方法はインターレースMPEG映像信号が受け取られるステップ３１０から始まる。この映像信号は４：２：０フォーマット映像信号でありうる。具体的には、この映像信号のクロマ要素のクロマライン数は、その映像信号のルマ要素のルマライン数の約１/２となりうる。ステップ３２０において、インターレース４：２：０フォーマット映像信号はデコードされ、インターレース４：２：２フォーマット映像信号に変換される。すなわち、デコーダは受信した映像信号をデコードするだけでなく、クロマ要素のクロマライン数をルマ要素のルマライン数と実質的に等しくなるよう増加あるいは上方変換する。
【００２３】
ステップ３３０で、生成されたインターレース４：２：２フォーマット映像信号がインターレース解除装置に供給される。ステップ３４０で、インターレース映像信号はインターレース４：２：０フォーマット映像信号に再変換される。図２に示されるように、インターレース解除装置はクロマを下方変換するか、あるいはデコーダのクロマ処理を効果的にリバースする。したがってクロマライン数はルマライン数の約１/２に減らされる。ステップ３５０で、インターレース４：２：０フォーマット映像信号はインターレース解除される。ステップ３６０で、垂直解像度の劣化を避けるために、生成されたプログレッシブ映像信号は必要に応じてさらなる処理がなされてもよい。例えば、生成されたプログレッシブ映像信号は、４：２：２フォーマット映像信号あるいは４：４：４映像信号に変換されてもよい。信号は使用されているディスプレイの垂直解像度に基づき、上述のように垂直フォーマット変換されてもよい。ステップ３７０で、すべての必要な処理の後、映像信号は表示のため表示装置に供給される。ステップ３７０の完了後、本発明によるシステムは映像信号のさらなる処理のため必要に応じて繰り返されてもよい。
【００２４】
図４は、インターレース映像フォーマットをプログレッシブ映像フォーマットに変換するもう１つのシステム４００の概略図である。システム４００は、それがデコーダ４１０、インターレース解除装置４２０、プロセッサ４０５及び表示装置４３０を備えているという点で、図１に示されたシステムと実質的に同一のものである。しかしながら、デコーダ４１０は、修正MPEGデコーダクロマ垂直補間装置（modified MPEG decoder chroma vertical interpolator）４１５を備えている。本発明によると、デコーダは、クロマ出力ラインのいくつかが補間されず、もとの４：２：０クロマラインのすべてが非補間ラインとして出力信号中の選ばれた時点で出力される。この場合、インターレース解除装置４２０はクロマライン数をルマライン数に実質的に等しくなるまで減らす（４：２：２フォーマット信号を４：２：０フォーマット信号に変換する）ことができるよう構成される必要はない。本発明による実施例では、この映像信号を再変換せずに、デコーダの出力クロマラインが１本おきにもとの４：２：０クロマラインから取られ、その間のラインが補間ラインから取られる。これによって、インターレース解除装置４２０は補間されたクロマラインを無視し、もとのクロマラインを維持するよう構成されうる。このようにして、静止画像の最大クロマ垂直解像度はインターレースされた出力の中に保持される。
【００２５】
図５は、図４の発明により実行されるMPEGクロマインターレース処理の一例となる方法を示したフローチャート５００である。この方法は、インターレースMPEG映像信号が受信されるステップ５１０から開始される。この映像信号は、クロマ要素のクロマライン数がルマ要素のルマライン数の約１/２である４：２：０フォーマット映像信号である。クロマライン数は補間により増やすことができる。クロマの上方変換と呼ばれるこのプロセスは、ルマラインとほぼ同数のクロマラインをもつ映像信号、例えば、インターレース４：２：２フォーマット映像信号を生成する。生成された映像信号は、オリジナルクロマライン、すなわち非補間クロマラインを含んでいる。本発明の実施例では、オリジナル４：２：０クロマラインのすべてが、非補間ラインとして出力信号中に選ばれた時点で出力される。例えば、デコーダの出力クロマラインは１本おきにオリジナルの非補間クロマラインから取られ、その間のラインは補間ラインから取られる。
【００２６】
ステップ５３０で、映像信号がインターレース解除される。しかしながら、補間されたクロマラインはこのプロセスにおいては、破棄あるいは無視される。したがって、非補間クロマラインのみがルマラインに加えて処理される必要がある。ステップ５４０で、垂直解像度の劣化を防ぐため、インターレース解除された映像信号が上述のようなさらなる処理が加えられてもよい。例えば、プログレッシブ映像信号が４：２：２あるいは４：４：４フォーマット映像信号に変換されてもよい。さらに、映像信号を表示するための使用されているディスプレイに基づき、この信号は垂直フォーマット変換されてもよい。ステップ５５０で、生成された映像信号は画像システムや表示装置に供給される。本発明による方法は、さらなる映像信号の処理のため必要に応じて繰り返されてもよい。
【００２７】
ここで開示された発明は、発明の精神や本質的属性から逸脱することなく、他の形態で実現されうる。したがって、上述の記述よりも本発明の範囲を示す請求項を参照されたい。
【図面の簡単な説明】
【図１】 図１は、本発明によるインターレース映像フォーマットをプログレッシブ映像フォーマットに変換する一例となるシステムを示す模式図である。
【図２】 図２は、デコードされたルマラインに対して、デコーダにおいて生成される４：２：０クロマラインを示す空間垂直図である。
【図３】 図３は、本発明によるMPEGクロマインターレース解除を行う一例となる方法を示すフローチャートである。
【図４】 図４は、本発明によるインターレース映像フォーマットをプログレッシブ映像フォーマットに変換する他の一例となるシステムを示す模式図である。
【図５】 図５は、本発明によるMPEGクロマインターレース解除を行う他の一例となる方法を示すフローチャートである。
［発明の属する技術分野］
本発明は、映像信号の処理に関し、特に、インターレース映像フォーマット（interlaced video format）のインターレース解除（de-interlacing）として知られるプログレッシブ映像フォーマット（progressive video format）への変換に関する。
【０００２】
［従来技術の説明］
現在、発信及び放送されているテレビ信号の多くはインターレースされている。これらの信号の多くはMPEG（Moving Picture Experts Group）形式で発信されている。例えば、ATSC（Advanced Television Systems Committee）は、ATSC信号と呼ばれるこれらの信号をMPEG形式で送信するデジタルテレビの基準つくりを行ってきた。ATSCフォーマットの中には、４８０iや１０８０iの映像信号のようなインターレース方式のものがある。これらMPEG信号はいわゆる４：２：０フォーマットである。したがってMPEG信号は、水平垂直両方向における半空間解像度（half-spatial resolution）のクロマ（chroma）、すなわち、映像信号の信号差部分を含む。映像信号のマトリックス化された赤、緑及び青部分である対応するルマ（luma）とともにこのクロマを表示するために、クロマは４：４：４フォーマットに再変換されねばならない。
【０００３】
大部分のMPEGデコーダは、インターレースルマ出力に合うようにフォーマット化された後、このクロマ要素を出力する。典型的に、このようなMPEGデコーダはインターレース４：２：０クロマをインターレース４：２：２クロマに変換する。もしこの変換されたクロマとルマがインターレース解除され異なるライン数に変換されれば、クロマ垂直解像度は、このデコーダの通常のクロマ出力がインターレース解除されている場合、劣化する。
【０００４】
プラズマ、液晶ディスプレイ（LCD）、LCOS（Liquid Crystal On Silicon）、あるいは他のマトリックスタイプディスプレイのような、本来的にプログレッシブな、すなわちインターレースでない多くの新しいディスプレイが開発されている。したがって、これら本来的にプログレッシブなディスプレイに映像信号を適切に表示するために、映像信号をデコードし、それを４：２：２フォーマットへ変換し、その後でインターレースを解除するということに加え、映像信号はさらに垂直フォーマット変換されねばならない。これによって、クロマ垂直解像度のさらなる劣化が生じうる。例えば、１０８０i信号が７２０pディスプレイに表示されるとき、大部分のMPEGデコーダは４：２：０クロマのフィールドあたり２７０ラインを垂直補間によりフィールドあたり５４０ラインに変換する。１０８０p信号を生成するのに、この信号のクロマ及びルマ要素の両方がインターレース解除される。このため垂直解像度が劣化する。さらに、ルマの１０８０から７２０への下方変換、及び５４０から７２０への上方変換では、垂直解像度はさらに劣化する。本発明は、この劣化を低減することを目的とする。
【０００５】
［発明の概要］
本発明は、インターレースMPEG映像信号をインターレース解除し、垂直フォーマット変換を行う方法及びシステムを提供することにある。本発明によると、クロマ要素に対して高い垂直解像度を保つために、インターレース映像信号はそのクロマ要素を垂直方向に拡張する前にインターレース解除される。
【０００６】
本発明は、インターレース映像信号をプログレッシブ映像信号に変換する方法からなる。インターレース映像信号をプログレッシブ映像信号に変換する方法では、ルマライン（luma line）を特定するルマ要素（luma component）及びクロマライン（chroma line）を特定するクロマ要素（chroma component）を表すインターレース映像信号が受信される。ここでクロマ要素がルマ要素のライン数の約１/２を特定する。このインターレース映像信号はデコードされ、クロマラインの本数がルマラインの本数とほぼ等しくなるよう増加される。その後、この増加するステップを実質的にリバースするようインターレース映像信号のクロマラインの本数が減少される。そしてこのインターレース映像信号はプログレッシブ映像信号を生成するようインターレース解除される。この解除により、ルマラインを特定するルマ要素及びクロマラインを特定するクロマ要素を表すプログレッシブ映像信号が生成される。このプログレッシブ映像信号に必要に応じてさらなる処理が加えられうる。
【０００７】
本発明はまた、インターレース４：２：０フォーマット映像信号を受信するステップを含むインターレースMPEG映像信号をプログレッシブ映像信号に変換する方法からなる。インターレース４：２：０フォーマット映像信号はデコードされ、インターレース４：２：２フォーマット映像信号に変換される。このインターレース４：２：２フォーマット映像信号はインターレース４：２：０フォーマット映像信号に再変換され、その後インターレース解除され、４：２：０フォーマットプログレッシブ映像信号となる。この４：２：０フォーマットプログレッシブ映像信号は、必要に応じてさらなる処理が加えられる。
【０００８】
本発明はまた、ルマラインを特定するルマ要素及び非補間クロマラインを特定するクロマ要素を表すインターレース映像信号を受信するステップを含むインターレース映像信号をプログレッシブ映像信号に変換する方法からなる。このインターレース映像信号はデコードされ、非補間クロマライン（non-interpolated chroma line）は補間クロマライン（interpolated chroma line）及び非補間クロマラインを特定する処理済クロマ要素（processed chroma component）を生成するため補間される。デコードされたインターレース映像信号はルマライン及び非補間クロマラインに基づきインターレース解除される。このインターレース解除により、ルマラインを特定するルマ要素及びクロマラインを特定するクロマ要素を表すプログレッシブ映像信号が生成される。上述のように、この映像信号は必要に応じてさらに処理されてもよい。
【０００９】
本発明はまた、ルマラインを特定するルマ要素及び非補間クロマラインを特定するクロマ要素を表すインターレース映像信号を受信するよう構成されたクロマ垂直補間器を有するMPEGデコーダからなる。このMPEGデコーダはインターレース映像信号をデコードし、補間クロマライン及び非補間クロマラインを特定する処理済クロマ要素を生成するよう非補間クロマラインを補間するよう構成される。この処理済クロマ要素は、非補間クロマラインのすべてを含むよう、補間クロマと非補間クロマを交互に特定する。
【００１０】
本発明はまた、インターレースMPEG映像信号をプログレッシブ映像信号に変換するシステムからなる。このシステムは、ルマラインを特定するルマ要素及びクロマラインを特定するクロマ要素を表すインターレース映像信号を受信するよう構成されたデコーダを備える。ここで、このクロマ要素はルマ要素のライン数の約１/２を特定する。デコーダはインターレース映像信号をデコードし、ルマラインの本数とほぼ等しくなるようクロマラインの本数を増加させるよう構成される。本システムはまた、実質的にこの増加ステップをリバースするよう、まずインターレース映像信号のクロマラインの本数をルマラインの本数の約１/２まで減少させるよう構成されたインターレース解除装置を備える。このインターレース解除装置はその後インターレース映像信号をインターレース解除するよう構成される。デコーダとインターレース解除装置とを調整させるよう構成されたプロセッサが備えられる。
【００１１】
本発明はまた、ルマラインを特定するルマ要素及び非補間クロマラインを特定するクロマ要素を表すインターレース映像信号を受信するよう構成されたデコーダを有するシステムからなる。このデコーダはインターレース映像信号をデコードし、補間クロマライン及び非補間クロマラインを特定する処理済クロマ要素を生成するよう非補間クロマラインを補間するよう構成される。この場合、ルマライン及び非補間クロマラインに基づき、デコードされたインターレース映像信号をインターレース解除するよう構成されたインターレース解除装置が備えられる。さらにデコーダとインターレース解除装置とを調整するよう構成されたプロセッサが備えられる。
【００１２】
［発明の詳細な説明］
本発明は、インターレースMPEG映像信号をインターレース解除し、垂直フォーマット変換を行う方法及びシステムに関する。本発明によると、インターレース映像信号はそのクロマ要素を垂直方向に拡張する前にインターレース解除される。これにより、インターレース解除及びクロマ垂直フォーマット変換を実行するとき、クロマ要素に対して高い垂直解像度（ルマ垂直解像度の約５０％）を保つことができる。
【００１３】
図１は、インターレース映像フォーマットをプログレッシブ映像フォーマットに変換するための一例となるシステム１００を示す概略図である。図１に示されるように、システム１００はMPEG２映像デコードモジュール（デコーダ）１１０、インターレースプログレッシブ映像処理システム（インターレース解除装置）１２０、及びプロセッサ１０５からなる。デコーダ１１０は受信したインターレース４：２：０フォーマットMPEG映像信号をインターレース４：２：２フォーマット映像信号にデコード及び変換する。インターレース解除装置１２０は映像信号をインターレース解除する前に、４：２：２フォーマット映像信号を４：２：０フォーマット映像信号に変換するよう構成される。変換前に、インターレース解除装置１２０はこのフォーマット変換された映像信号をプログレッシブ映像信号に変換することができる。プロセッサ１０５はデコーダ１１０とインターレース解除装置１２０の動作を調整する。上述の各要素はデータ通信バスや他の接続回路のような適当なデータ接続を通じて、通信可能なように接続されている。本発明によるシステムは、LCOSディスプレイや他の適切なプログレッシブ方式の画像装置を有する高品位テレビ（HDTV）受信機のような画像システムあるいはディスプレイ装置１３０を備えていてもよい。
【００１４】
システム１００は、インターレースMPEG信号を受け取り、この信号を高いクロマ垂直解像度を有するプログレッシブ映像信号に変換する。デコーダ１１０は、このインターレースMPEG４：２：０フォーマット映像信号を受け取り、このインターレースMPEG信号をデコードし、インターレース４：２：２フォーマット信号に変換する。本発明によると、インターレース解除装置１２０は、デコーダ１１０により実行される４：２：０から４：２：２への変換ステップの逆処理として、このインターレース４：２：２フォーマット信号をインターレース４：２：０フォーマット信号に再変換する。その後、インターレース解除装置１２０は、最適な順序でこのインターレース４：２：０フォーマット映像信号の処理を行う。具体的には、インターレース解除装置１２０はまずインターレース４：２：０フォーマット映像信号をインターレース解除し、これにより生成されるプログレッシブ４：２：０フォーマット映像信号をプログレッシブ４：２：２フォーマット映像信号に変換する。すなわち、生成されるプログレッシブ映像信号のクロマ要素のライン数がルマ要素のライン数に一致するよう拡張される。映像信号が供給されるディスプレイの垂直解像度に応じて、必要があればさらなる処理が与えられてもよい。
【００１５】
クロマライン数の拡張あるいはインターレース解除された４：２：０映像信号の４：２：２フォーマット映像信号への変換が、４：２：０フォーマット１０８０p信号が７２０pディスプレイに表示される場合において示される。映像信号が上述のようにインターレース解除されたとすると、クロマラインは２７０から５４０に上方変換される。この映像信号に様々な方法を利用してさらなる処理が加えられる。１つの例としては、ルマラインが１０８０から７２０へ下方変換され、クロマラインが５４０から７２０へ上方変換される。また、クロマラインが５４０から７２０へ上方変換される代わりに、まずクロマラインが５４０から１０８０へ上方変換されてもよい。その後ルマラインが１０８０から７２０へ下方変換され、クロマラインもまた１０８０から７２０へ下方変換される。７２０pディスプレイが説明のために利用されているが、異なる解像度を有する様々な表示装置が利用されうる。したがって、ルマ及びクロマのそれぞれは、ルマラインの本数とクロマラインの本数とが実質的に等しくなるよう、必要に応じて上方及び下方変換されうる。ここでの処理は使用されている特定の表示装置の解像度に大きく依存する。
【００１６】
図１のシステムを参照して、図２に示されるように、従来技術によるMPEGデコーダはインターレース出力するため受信したMPEG信号を処理する。そのルマはそのまま出力されるが、クロマは同一の垂直位置でルマと同じライン数に上方変換される。言い換えると、受信したインターレースMPEG４：２：０フォーマット映像信号はデコードされ、インターレース４：２：２フォーマット映像信号に変換される。ルマのライン３及び５に対してクロマを生成するため、デコーダによる一例となるプロセスは、ラインA及びCを使ってCr３及びCr５を導出する。例えば、MPEGデコーダは、
Cr３ = （５/８）A + （３/８）C Cr５ = （１/８）A + （７/８）C
として設定してもよい。
【００１７】
MPEGデコーダは、４：２：０クロマラインの適当なペアから始めて、同様にしてトップフィールドに対し４：２：２クロマラインの残りを導出する。
【００１８】
同様にして、MPEGデコーダは、ボトムフィールドに対して、
Cr４ = （７/８）B + （１/８）D Cr６ = （３/８）B + （５/８）D
と設定することにより、ラインBとDからCr４とCr６を導出することができる。
【００１９】
本発明では、４：２：２インターレースラインが４：２：０インターレースラインに再変換される。例えば、AとCはCr３及びCr５から以下のようにして再構成されうる。
【００２０】
A = （１/４）（７×Cr３−３×Cr５）
C = （１/４）（５×Cr５−Cr３）
ボトムフィールドに対して、B及びDは、Cr４とCr６から以下のように再構築されうる。
【００２１】
B = （１/４）（５×Cr４−Cr６）
D = （１/４）（７×Cr６−３×Cr４）
もちろん、AがCr３とCr５から計算されうるのと同様に、Cは（図示されない）Cr７とCr９から計算されうる。このことは、１つのフィールドのすべてのクロマラインに１つの計算が実行し使われうるということを意味する。様々な方法で、これらの等式は実現されうる。もしデコーダによって異なる等式が４：２：２変換に関して使用されれば、その等式は４：２：２から４：２：０への変換のためリバースされうる。
【００２２】
図３は、図１の発明により実行されるMPEGクロマインターレース解除の一例となる方法を示したフローチャート３００である。この方法はインターレースMPEG映像信号が受け取られるステップ３１０から始まる。この映像信号は４：２：０フォーマット映像信号でありうる。具体的には、この映像信号のクロマ要素のクロマライン数は、その映像信号のルマ要素のルマライン数の約１/２となりうる。ステップ３２０において、インターレース４：２：０フォーマット映像信号はデコードされ、インターレース４：２：２フォーマット映像信号に変換される。すなわち、デコーダは受信した映像信号をデコードするだけでなく、クロマ要素のクロマライン数をルマ要素のルマライン数と実質的に等しくなるよう増加あるいは上方変換する。
【００２３】
ステップ３３０で、生成されたインターレース４：２：２フォーマット映像信号がインターレース解除装置に供給される。ステップ３４０で、インターレース映像信号はインターレース４：２：０フォーマット映像信号に再変換される。図２に示されるように、インターレース解除装置はクロマを下方変換するか、あるいはデコーダのクロマ処理を効果的にリバースする。したがってクロマライン数はルマライン数の約１/２に減らされる。ステップ３５０で、インターレース４：２：０フォーマット映像信号はインターレース解除される。ステップ３６０で、垂直解像度の劣化を避けるために、生成されたプログレッシブ映像信号は必要に応じてさらなる処理がなされてもよい。例えば、生成されたプログレッシブ映像信号は、４：２：２フォーマット映像信号あるいは４：４：４映像信号に変換されてもよい。信号は使用されているディスプレイの垂直解像度に基づき、上述のように垂直フォーマット変換されてもよい。ステップ３７０で、すべての必要な処理の後、映像信号は表示のため表示装置に供給される。ステップ３７０の完了後、本発明によるシステムは映像信号のさらなる処理のため必要に応じて繰り返されてもよい。
【００２４】
図４は、インターレース映像フォーマットをプログレッシブ映像フォーマットに変換するもう１つのシステム４００の概略図である。システム４００は、それがデコーダ４１０、インターレース解除装置４２０、プロセッサ４０５及び表示装置４３０を備えているという点で、図１に示されたシステムと実質的に同一のものである。しかしながら、デコーダ４１０は、修正MPEGデコーダクロマ垂直補間装置（modified MPEG decoder chroma vertical interpolator）４１５を備えている。本発明によると、デコーダは、クロマ出力ラインのいくつかが補間されず、もとの４：２：０クロマラインのすべてが非補間ラインとして出力信号中の選ばれた時点で出力される。この場合、インターレース解除装置４２０はクロマライン数をルマライン数に実質的に等しくなるまで減らす（４：２：２フォーマット信号を４：２：０フォーマット信号に変換する）ことができるよう構成される必要はない。本発明による実施例では、この映像信号を再変換せずに、デコーダの出力クロマラインが１本おきにもとの４：２：０クロマラインから取られ、その間のラインが補間ラインから取られる。これによって、インターレース解除装置４２０は補間されたクロマラインを無視し、もとのクロマラインを維持するよう構成されうる。このようにして、静止画像の最大クロマ垂直解像度はインターレースされた出力の中に保持される。
【００２５】
図５は、図４の発明により実行されるMPEGクロマインターレース処理の一例となる方法を示したフローチャート５００である。この方法は、インターレースMPEG映像信号が受信されるステップ５１０から開始される。この映像信号は、クロマ要素のクロマライン数がルマ要素のルマライン数の約１/２である４：２：０フォーマット映像信号である。クロマライン数は補間により増やすことができる。クロマの上方変換と呼ばれるこのプロセスは、ルマラインとほぼ同数のクロマラインをもつ映像信号、例えば、インターレース４：２：２フォーマット映像信号を生成する。生成された映像信号は、オリジナルクロマライン、すなわち非補間クロマラインを含んでいる。本発明の実施例では、オリジナル４：２：０クロマラインのすべてが、非補間ラインとして出力信号中に選ばれた時点で出力される。例えば、デコーダの出力クロマラインは１本おきにオリジナルの非補間クロマラインから取られ、その間のラインは補間ラインから取られる。
【００２６】
ステップ５３０で、映像信号がインターレース解除される。しかしながら、補間されたクロマラインはこのプロセスにおいては、破棄あるいは無視される。したがって、非補間クロマラインのみがルマラインに加えて処理される必要がある。ステップ５４０で、垂直解像度の劣化を防ぐため、インターレース解除された映像信号が上述のようなさらなる処理が加えられてもよい。例えば、プログレッシブ映像信号が４：２：２あるいは４：４：４フォーマット映像信号に変換されてもよい。さらに、映像信号を表示するための使用されているディスプレイに基づき、この信号は垂直フォーマット変換されてもよい。ステップ５５０で、生成された映像信号は画像システムや表示装置に供給される。本発明による方法は、さらなる映像信号の処理のため必要に応じて繰り返されてもよい。
【００２７】
ここで開示された発明は、発明の精神や本質的属性から逸脱することなく、他の形態で実現されうる。したがって、上述の記述よりも本発明の範囲を示す請求項を参照されたい。
【図面の簡単な説明】
【図１】 図１は、本発明によるインターレース映像フォーマットをプログレッシブ映像フォーマットに変換する一例となるシステムを示す模式図である。
【図２】 図２は、デコードされたルマラインに対して、デコーダにおいて生成される４：２：０クロマラインを示す空間垂直図である。
【図３】 図３は、本発明によるMPEGクロマインターレース解除を行う一例となる方法を示すフローチャートである。
【図４】 図４は、本発明によるインターレース映像フォーマットをプログレッシブ映像フォーマットに変換する他の一例となるシステムを示す模式図である。
【図５】 図５は、本発明によるMPEGクロマインターレース解除を行う他の一例となる方法を示すフローチャートである。
Claims (8)
- インターレース映像信号をプログレッシブ映像信号に変換する方法であって：
クロマ要素がルマ要素の約１/２のライン数を特定するとき、ルマラインを特定する前記ルマ要素及びクロマラインを特定する前記クロマ要素を表すインターレース映像信号を受信するステップ；
新たな前記インターレース映像信号をデコードし、前記クロマラインの本数を前記ルマラインの本数にほぼ等しくなるよう増加させ、これにより前記受信したクロマ要素のコンテンツを利用して新たなクロマラインが計算されるステップ；
前記クロマラインの本数を増加させるステップが実質的に逆になるよう、前記インターレース映像信号の前記クロマラインの本数を前記ルマラインの本数の約１/２になるよう減少させるステップ；
ルマラインを特定するルマ要素及びクロマラインを特定するクロマ要素を表すプログレッシブ映像信号を生成するために、前記インターレース映像信号をインターレース解除するステップ；及び
前記プログレッシブ映像信号の前記ルマラインの本数と前記クロマラインの本数とを実質的に等しくするよう前記プログレッシブ映像信号を処理するステップ；
からなることを特徴とする方法。 - 請求項１記載の方法であって、前記プログレッシブ映像信号を処理するステップは、さらに、前記プログレッシブ映像信号と異なる垂直解像度を有するディスプレイに表示するため、前記プログレッシブ映像信号を垂直フォーマット変換する処理を備えることを特徴とする方法。
- 請求項１記載の方法であって、前記プログレッシブ映像信号を処理するステップは、さらに、処理された前記プログレッシブ映像信号を画像システムに供給する処理を備えることを特徴とする方法。
- 請求項３記載の方法であって、前記画像システムはLCOS画像装置を備えることを特徴とする方法。
- 請求項３記載の方法であって、前記画像システムは、さらに、高品位テレビ受信機を備えることを特徴とする方法。
- 請求項１記載の方法であって、前記インターレース映像信号を受信するステップにおける前記インターレース映像信号は、４：２：０フォーマット映像信号であることを特徴とする方法。
- 請求項１記載の方法であって、前記インターレース映像信号をデコードし、前記クロマラインの本数を前記ルマラインの本数にほぼ等しくなるよう増加させるステップは、インターレース４：２：２フォーマット映像信号を生成することを特徴とする方法。
- 請求項１記載の方法であって、前記クロマラインの本数を増加させるステップが実質的にリバースされるよう、前記インターレース映像信号の前記クロマラインの本数を前記ルマラインの本数の約１/２になるよう減少させるステップは、インターレース４：２：０フォーマット映像信号を生成することを特徴とする方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25772300P | 2000-12-22 | 2000-12-22 | |
| US25953101P | 2001-01-03 | 2001-01-03 | |
| US10/003,565 US7006147B2 (en) | 2000-12-22 | 2001-10-24 | Method and system for MPEG chroma de-interlacing |
| PCT/US2001/048365 WO2002052849A1 (en) | 2000-12-22 | 2001-12-10 | Method and system for mpeg chroma de-interlacing |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006032855A Division JP4243282B2 (ja) | 2000-12-22 | 2006-02-09 | Ｍｐｅｇクロマインターレース解除方法及びシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004517529A JP2004517529A (ja) | 2004-06-10 |
| JP4037264B2 true JP4037264B2 (ja) | 2008-01-23 |
Family
ID=27357434
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002553823A Expired - Fee Related JP4037264B2 (ja) | 2000-12-22 | 2001-12-10 | Ｍｐｅｇクロマインターレース解除方法及びシステム |
| JP2006032855A Expired - Fee Related JP4243282B2 (ja) | 2000-12-22 | 2006-02-09 | Ｍｐｅｇクロマインターレース解除方法及びシステム |
| JP2008000425A Ceased JP2008125119A (ja) | 2000-12-22 | 2008-01-07 | Ｍｐｅｇクロマインターレース解除方法及びシステム |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006032855A Expired - Fee Related JP4243282B2 (ja) | 2000-12-22 | 2006-02-09 | Ｍｐｅｇクロマインターレース解除方法及びシステム |
| JP2008000425A Ceased JP2008125119A (ja) | 2000-12-22 | 2008-01-07 | Ｍｐｅｇクロマインターレース解除方法及びシステム |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7006147B2 (ja) |
| EP (2) | EP1737231B1 (ja) |
| JP (3) | JP4037264B2 (ja) |
| KR (2) | KR100769244B1 (ja) |
| CN (1) | CN1330181C (ja) |
| BR (1) | BR0116167A (ja) |
| DE (2) | DE60130803T2 (ja) |
| MX (1) | MXPA03005689A (ja) |
| WO (1) | WO2002052849A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7006147B2 (en) * | 2000-12-22 | 2006-02-28 | Thomson Lincensing | Method and system for MPEG chroma de-interlacing |
| US7202907B2 (en) | 2002-04-09 | 2007-04-10 | Zoran Corporation | 2:2 and 3:2 pull-down detection techniques |
| AU2003233539A1 (en) * | 2002-05-17 | 2003-12-12 | Thomson Licensing S.A. | Method and system for vfc memory management |
| US7136417B2 (en) | 2002-07-15 | 2006-11-14 | Scientific-Atlanta, Inc. | Chroma conversion optimization |
| US7408992B2 (en) * | 2002-09-23 | 2008-08-05 | Silicon Image, Inc. | Detection and repair of MPEG-2 chroma upconversion artifacts |
| US7474355B2 (en) * | 2003-08-06 | 2009-01-06 | Zoran Corporation | Chroma upsampling method and apparatus therefor |
| US7274403B2 (en) * | 2004-01-30 | 2007-09-25 | Broadcom Corporation | Motion adaptive deinterlacer with integrated dynamic format change filter |
| US7653447B2 (en) | 2004-12-30 | 2010-01-26 | Mondo Systems, Inc. | Integrated audio video signal processing system using centralized processing of signals |
| US8880205B2 (en) | 2004-12-30 | 2014-11-04 | Mondo Systems, Inc. | Integrated multimedia signal processing system using centralized processing of signals |
| US8015590B2 (en) * | 2004-12-30 | 2011-09-06 | Mondo Systems, Inc. | Integrated multimedia signal processing system using centralized processing of signals |
| KR100736366B1 (ko) * | 2006-02-02 | 2007-07-06 | 삼성전자주식회사 | 비디오 신호 처리 장치 및 방법 |
| US7746408B2 (en) * | 2006-02-08 | 2010-06-29 | Broadcom Corporation | Method and system for improving the appearance of deinterlaced chroma formatted video |
| US7724305B2 (en) * | 2006-03-21 | 2010-05-25 | Mediatek Inc. | Video data conversion method and system for multiple receivers |
| US7952643B2 (en) | 2006-03-30 | 2011-05-31 | Intel Corporation | Pipelining techniques for deinterlacing video information |
| WO2008038442A1 (fr) * | 2006-09-26 | 2008-04-03 | Panasonic Corporation | Procédé de conversion ip de signal de différence de couleur |
| US8295357B2 (en) * | 2006-12-27 | 2012-10-23 | Intel Corporation | Method and apparatus for angular-directed spatial deinterlacer |
| JP5183231B2 (ja) * | 2008-02-05 | 2013-04-17 | キヤノン株式会社 | 映像再生装置及び制御方法 |
| JP5505691B2 (ja) * | 2009-09-15 | 2014-05-28 | カシオ計算機株式会社 | 色差成分補正装置及び色差成分補正装置を備えるプロジェクタ |
| US8068173B2 (en) | 2009-09-30 | 2011-11-29 | Kabushiki Kaisha Toshiba | Color difference signal format conversion device and method |
| JP4665061B1 (ja) * | 2010-09-08 | 2011-04-06 | 株式会社東芝 | 色差信号フォーマット変換装置及び方法 |
| CN102801948B (zh) * | 2012-08-14 | 2015-12-02 | 武汉微创光电股份有限公司 | 高清数字串行接口数据转换方法及装置 |
| CA2890174A1 (en) | 2012-11-05 | 2014-05-08 | 360 Heros, Inc. | 360 degree camera mount and related photographic and video system |
| US9998750B2 (en) | 2013-03-15 | 2018-06-12 | Cisco Technology, Inc. | Systems and methods for guided conversion of video from a first to a second compression format |
Family Cites Families (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2158674B (en) | 1981-04-10 | 1986-05-29 | Ampex | Television video signal processor |
| US4608594A (en) * | 1984-05-25 | 1986-08-26 | Rca Corporation | Television receiver using non-interlaced scanning format with motion compensation |
| US4672424A (en) * | 1985-02-14 | 1987-06-09 | Rca Corporation | Progressively scanned television system with reduced chrominance bandwidth |
| US4672445A (en) * | 1985-05-29 | 1987-06-09 | Rca Corporation | Progressive scan processor employing interpolation in luminance channel controlled by a motion signal and a vertical detail representative signal |
| JPH01251980A (ja) * | 1988-03-31 | 1989-10-06 | Hitachi Ltd | ディジタル映像信号処理回路 |
| US5161006A (en) * | 1990-07-26 | 1992-11-03 | Massachusetts Institute Of Technology | Method for separating chrominance and luminance components of a television signal |
| DE4126950A1 (de) * | 1991-08-16 | 1993-02-18 | Thomson Brandt Gmbh | Verfahren, coder und decoder zur kompatiblen uebertragung und/oder aufzeichnung von progressiven bildsignalen |
| KR930015760A (ko) * | 1991-12-31 | 1993-07-24 | 강진구 | 텔레비젼모드 자동변환장치 |
| US5790197A (en) * | 1994-01-12 | 1998-08-04 | Thomson Consumer Electronics,. Inc. | Multimode interpolation filter as for a TV receiver |
| US5625421A (en) * | 1994-01-14 | 1997-04-29 | Yves C. Faroudja | Suppression of sawtooth artifacts in an interlace-to-progressive converted signal |
| JPH07236151A (ja) * | 1994-02-23 | 1995-09-05 | Sony Corp | デジタルビデオスイッチャ |
| JP2933487B2 (ja) * | 1994-07-15 | 1999-08-16 | 松下電器産業株式会社 | クロマフォーマット変換の方法 |
| US5610661A (en) * | 1995-05-19 | 1997-03-11 | Thomson Multimedia S.A. | Automatic image scanning format converter with seamless switching |
| JPH10510696A (ja) * | 1995-10-05 | 1998-10-13 | ファルージャ，イブ・セ | 標準帯域幅のカラーテレビジョン信号から垂直の精細度が高められたカラービデオ信号を生成するための方法および装置 |
| US5844617A (en) * | 1995-10-05 | 1998-12-01 | Yves C. Faroudja | Method and apparatus for enhancing the vertical resolution of a television signal having degraded vertical chrominance transitions |
| JP3377667B2 (ja) * | 1995-12-25 | 2003-02-17 | 株式会社日立製作所 | 画像表示装置 |
| JP2835829B2 (ja) * | 1996-04-26 | 1998-12-14 | 日本テレビ放送網株式会社 | 走査線変換装置、及び走査線変換方法 |
| JPH1084558A (ja) * | 1996-07-19 | 1998-03-31 | Hitachi Ltd | ディジタル圧縮画像復号表示装置 |
| JP3407556B2 (ja) * | 1996-08-14 | 2003-05-19 | ソニー株式会社 | 映像符号化変換装置 |
| JP3953561B2 (ja) | 1996-10-15 | 2007-08-08 | 株式会社日立製作所 | 画像信号のフォーマット変換信号処理方法及び回路 |
| KR100517993B1 (ko) * | 1996-12-18 | 2005-09-29 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 효율적인 고정-길이 블록 압축 및 압축해제 |
| JP3901287B2 (ja) * | 1997-02-27 | 2007-04-04 | 松下電器産業株式会社 | 映像信号変換装置、映像信号変換方法及び映像提供システム |
| US5926220A (en) * | 1997-06-18 | 1999-07-20 | C-Cube Microsystems, Inc. | Composite digital video decoder and digital compressor |
| US6118486A (en) * | 1997-09-26 | 2000-09-12 | Sarnoff Corporation | Synchronized multiple format video processing method and apparatus |
| KR100244227B1 (ko) * | 1997-12-01 | 2000-02-01 | 구자홍 | 에이치디티브이의 디스플레이용 영상 처리장치 |
| JP3890715B2 (ja) * | 1997-12-04 | 2007-03-07 | ソニー株式会社 | 信号処理装置および方法 |
| JPH11308574A (ja) * | 1998-04-22 | 1999-11-05 | Sony Corp | 走査線数変換装置及び方法 |
| US6501507B1 (en) * | 1998-05-13 | 2002-12-31 | Barth Alan Canfield | Multimode interpolation filter as for a TV receiver |
| US6542162B1 (en) * | 1998-06-15 | 2003-04-01 | International Business Machines Corporation | Color mapped and direct color OSD region processor with support for 4:2:2 profile decode function |
| US6483951B1 (en) * | 1998-06-26 | 2002-11-19 | Lsi Logic Corporation | Digital video filter sequence for bandwidth constrained systems |
| KR100275700B1 (ko) * | 1998-07-10 | 2000-12-15 | 윤종용 | 영상신호 규격 변환장치 |
| US6297848B1 (en) | 1998-11-25 | 2001-10-02 | Sharp Laboratories Of America, Inc. | Low-delay conversion of 3:2 pulldown video to progressive format with field averaging |
| US6188437B1 (en) * | 1998-12-23 | 2001-02-13 | Ati International Srl | Deinterlacing technique |
| JP2000209611A (ja) | 1999-01-19 | 2000-07-28 | Sony Corp | 色信号垂直補間フィルタ及び色信号垂直補間方法 |
| US6175389B1 (en) * | 1999-02-04 | 2001-01-16 | Conexant Systems, Inc. | Comb filtered signal separation |
| US6493005B1 (en) * | 1999-03-30 | 2002-12-10 | Sony Corporation | On screen display |
| US6411333B1 (en) * | 1999-04-02 | 2002-06-25 | Teralogic, Inc. | Format conversion using patch-based filtering |
| US6417891B1 (en) * | 1999-04-16 | 2002-07-09 | Avid Technology, Inc. | Color modification on a digital nonlinear editing system |
| US6542196B1 (en) * | 1999-11-05 | 2003-04-01 | Lsi Logic Corporation | Adaptive field pairing system for de-interlacing |
| US6674479B2 (en) * | 2000-01-07 | 2004-01-06 | Intel Corporation | Method and apparatus for implementing 4:2:0 to 4:2:2 and 4:2:2 to 4:2:0 color space conversion |
| KR100351816B1 (ko) * | 2000-03-24 | 2002-09-11 | 엘지전자 주식회사 | 포맷 변환 장치 |
| US6717987B1 (en) * | 2000-05-04 | 2004-04-06 | Ati International Srl | Video compression method and apparatus employing error generation and error compression |
| US6831701B2 (en) * | 2000-11-30 | 2004-12-14 | Thomson Licensing S.A. | Optimizing display of progressive frame signals up converted to interlaced signals |
| US7006147B2 (en) * | 2000-12-22 | 2006-02-28 | Thomson Lincensing | Method and system for MPEG chroma de-interlacing |
| US6741263B1 (en) * | 2001-09-21 | 2004-05-25 | Lsi Logic Corporation | Video sampling structure conversion in BMME |
| US8453820B2 (en) | 2001-09-28 | 2013-06-04 | Cummins-Allison Corp. | Currency handling system having multiple output receptacles interfaced with one or more cash processing devices |
| AU2003233539A1 (en) * | 2002-05-17 | 2003-12-12 | Thomson Licensing S.A. | Method and system for vfc memory management |
-
2001
- 2001-10-24 US US10/003,565 patent/US7006147B2/en not_active Expired - Lifetime
- 2001-12-10 WO PCT/US2001/048365 patent/WO2002052849A1/en active IP Right Grant
- 2001-12-10 DE DE60130803T patent/DE60130803T2/de not_active Expired - Lifetime
- 2001-12-10 JP JP2002553823A patent/JP4037264B2/ja not_active Expired - Fee Related
- 2001-12-10 DE DE60142937T patent/DE60142937D1/de not_active Expired - Lifetime
- 2001-12-10 EP EP06019486A patent/EP1737231B1/en not_active Expired - Lifetime
- 2001-12-10 KR KR1020037008085A patent/KR100769244B1/ko not_active IP Right Cessation
- 2001-12-10 MX MXPA03005689A patent/MXPA03005689A/es active IP Right Grant
- 2001-12-10 CN CNB018211836A patent/CN1330181C/zh not_active Expired - Fee Related
- 2001-12-10 KR KR1020067025549A patent/KR100809571B1/ko not_active IP Right Cessation
- 2001-12-10 EP EP01985034A patent/EP1364532B1/en not_active Expired - Lifetime
- 2001-12-10 BR BR0116167-9A patent/BR0116167A/pt not_active IP Right Cessation
-
2005
- 2005-11-18 US US11/282,994 patent/US7728907B2/en active Active
-
2006
- 2006-02-09 JP JP2006032855A patent/JP4243282B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-07 JP JP2008000425A patent/JP2008125119A/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP1364532B1 (en) | 2007-10-03 |
| DE60130803D1 (de) | 2007-11-15 |
| KR100769244B1 (ko) | 2007-10-23 |
| EP1364532A1 (en) | 2003-11-26 |
| KR20070014192A (ko) | 2007-01-31 |
| EP1737231A3 (en) | 2007-05-30 |
| US7728907B2 (en) | 2010-06-01 |
| DE60130803T2 (de) | 2008-03-13 |
| CN1330181C (zh) | 2007-08-01 |
| MXPA03005689A (es) | 2003-10-06 |
| JP4243282B2 (ja) | 2009-03-25 |
| KR100809571B1 (ko) | 2008-03-04 |
| US20020080268A1 (en) | 2002-06-27 |
| KR20030062432A (ko) | 2003-07-25 |
| US7006147B2 (en) | 2006-02-28 |
| EP1364532A4 (en) | 2005-12-14 |
| CN1628458A (zh) | 2005-06-15 |
| BR0116167A (pt) | 2003-11-11 |
| JP2008125119A (ja) | 2008-05-29 |
| DE60142937D1 (de) | 2010-10-07 |
| EP1737231B1 (en) | 2010-08-25 |
| JP2004517529A (ja) | 2004-06-10 |
| JP2006187033A (ja) | 2006-07-13 |
| WO2002052849A1 (en) | 2002-07-04 |
| US20060077293A1 (en) | 2006-04-13 |
| EP1737231A2 (en) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4243282B2 (ja) | Ｍｐｅｇクロマインターレース解除方法及びシステム | |
| US6549240B1 (en) | Format and frame rate conversion for display of 24Hz source video | |
| US7667772B2 (en) | Video processing apparatus and method | |
| JP3514063B2 (ja) | 受信装置 | |
| US6256045B1 (en) | Device and method for processing picture in MPEG decoder | |
| KR20050000956A (ko) | 비디오 포맷 변환 장치 | |
| US20080247455A1 (en) | Video signal processing apparatus to generate both progressive and interlace video signals | |
| US8170099B2 (en) | Unified system for progressive and interlaced video transmission | |
| WO2001015442A1 (en) | System and method for performing interlaced-to-progressive conversion using interframe motion data | |
| JP2002057993A (ja) | インタレース・プログレッシブ変換装置、インタレース・プログレッシブ変換方法及び記録媒体 | |
| EP1646236B1 (en) | System and method for display of 50 Hz video at 60 Hz | |
| JP4928666B2 (ja) | ２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換 | |
| JPH0346479A (ja) | テレビジョン信号変換装置 | |
| WO2008038442A1 (fr) | Procédé de conversion ip de signal de différence de couleur | |
| JPH0435586A (ja) | Ｍｕｓｅデコーダ | |
| CN101072317A (zh) | 运动图像专家组色度隔行扫描消除处理的方法和系统 | |
| JPH1098733A (ja) | 映像信号処理装置 | |
| JPH05347750A (ja) | Ｍｕｓｅデコーダ | |
| JP2005525754A (ja) | 結合されたプログレッシブ系列とノンプログレッシブ系列のデインタレース | |
| KR20060059116A (ko) | 유연성있는 고화질 텔레비전의 아날로그 출력 싱크 발생기 | |
| JPH04238481A (ja) | テレビジョン信号変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060630 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |