JP4037255B2 - 情報信号における透かしの最適化検出装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、情報信号の係数の組合せの形態で透かしを検出する方法に関し、サイズＭ＊Ｍの行列の形態で前記透かしを構成し、サイズＭ＊Ｍの少なくとも一つの行列の形態で前記情報信号を構成し、信号行列のフーリエ変換行列の係数を計算し、透かし行列のフーリエ変換行列の係数を計算し、信号の変換行列と透かしの変換行列とを乗じた逆変換行列を計算し、乗算の逆変換行列の係数のピークを検出することにより透かしを検出するものである。
【０００２】
本発明はまた、本発明に係る方法のステップを実行する手段を有する集積回路と、情報信号を処理する装置とに関し、この装置は、例えばデジタル映像信号デコーダでありうる。
【０００３】
【従来の技術】
この種の方法は、特許分権１で知られている。この公報では、透かしをもつ信号の相関計算を使用することを述べている。信号と透かしは、サイズ１２８＊１２８の行列の形態で表される。この相関計算は、上述した種々のステップでなされる。信号の変換行列と透かしの変換行列の乗算の逆変換行列の計算ステップは、２つのサブステップで実行される。第１のサブステップは、透かしの共役をもつ信号の乗算を計算し、第２のサブステップは、逆変換を計算する。このように逆変換を計算するために、乗算で得られる行列の全行と全桁の係数は、逆変換の計算ステップの開始で利用可能である。これは、逆変換の計算の間に利用できるように、乗算で得られる行列をメモリに格納することを必要にする。メモリは、マトリクスのサイズよりも大きいか等しいサイズを持っている。
【０００４】
【特許文献１】
国際公開公報ＷＯ９９／４５７０６
【０００５】
【発明が解決しようとする課題】
本発明は、以下の検討材料に関連づけられている。
【０００６】
情報信号の透かしは、これら信号を認証するために、情報信号のコピーを防止することを特に意図している。これらの機能は、透かしの形態で一般に添付される透かし技術を必要にする。その透かしは、例えば、擬似乱数点によって構成され、秘密にされ、識別されないものである。実際に、この場合、識別された透かしは、誤った信号に添付されて除去されうる。ここで、透かしの特徴へのアクセスを保証する必要がある。これは、透かしの特徴が推察されうるデータを読み出し回路の部分に存在させないようにすることになる。
【０００７】
従来の場合、１２８＊１２８のメモリは、信号のフーリエ変換行列と透かしの変換行列との乗算の結果を格納することを必要にする。この種のメモリは、かなりのサイズを有する。例えば、１２８＊１２８の行列では、現在の技術（または０．１８μｍ）において、メモリサイズは２ｍｍ^２のオーダーである。第１の製造オプションは、回路の一部またはハードウェア回路にこのメモリを設けることである。この種の回路は、透かしの特徴が用いられる他の動作を実行する資源を有する。これは、前記回路またはハードウェア回路がかなりのサイズを有することを暗示する。
【０００８】
他の選択肢は、オンザフライでエンコードして、透かし検出が中間計算行列の係数を格納する回路部分以外のメモリを利用することである。これは、外部メモリへのアクセスの間でデータが読み出されうるので、セキュリティの観点から不利である。本発明の目的は、これら２つの選択肢の問題を解決することである。すなわち、透かし検出動作を行うハードウェア回路に組み合わされるメモリのサイズを削減し、回路の外部リソースの呼び出しを避けることにある。
【０００９】
実際には、最初の段落で説明した方法は、本発明では以下の特徴をもつ。乗算の逆変換行列の計算ステップは、乗算の逆変換行列のＩ桁を取得するシーケンスにて実行される。Ｍは、Ｉとは異なりＩの倍数であり、Ｉ桁は内部メモリと呼ばれるメモリに格納される。透かしの検出ステップは、Ｉ桁の各組のピークを検出することにより、各シーケンスで実行される。一方、Ｉ桁は内部メモリに存在する。Ｍより小さいＩ桁のシーケンスにおける逆変換行列の計算は、Ｍ＊Ｎより小さいサイズで、少なくともサイズＩ＊Ｍを有するメモリのみを利用させる。この種の削減されたサイズをもつメモリの利用は、ハードウェア回路部分へのメモリの挿入を容易にし、透かし係数を用いた動作を行う。
【００１０】
【課題を解決するための手段】
本実施形態において、サイズＭ＊Ｍの行列の形態の透かしと、透かし行列のフーリエ変換行列の係数の計算ステップと、乗算の逆変換計算ステップと、透かしの検出ステップとを有する構成ステップは、内部部分と呼ばれる同一回路部分の中で実行される。この内部部分は、内部メモリと、透かしの係数を格納する格納手段と、構成ステップで得られた行列と、透かし行列のフーリエ変換行列の係数の計算ステップとを有する。
【００１１】
この種の計算は、信号のフーリエ変換行列の係数と透かしのフーリエ変換行列の係数とを各シーケンスでフェッチすることを要求すると理解されうる。透かしのフーリエ変換行列の係数は、ハードウェア回路の内部部分に一般に格納され、容易にアクセス可能である。一方、内部部分にメモリを大量に設けなくて済むように、信号のフーリエ変換行列の係数は、内部部分の外部、例えばＳＤＲＡＭメモリに格納され、要求があったときにフェッチされる。このように、回路の内部部分用の外部メモリへのアクセスのパスバンドが制限されうるという２番目の問題がある。
【００１２】
好ましい実施形態では、桁Ｉの数は、外部メモリと呼ばれるメモリへのアクセスのパスバンド間の調停を行うために計算される。この外部メモリには、信号マトリクスのフーリエ変換行列の係数と内部メモリの容量とが格納される。
【００１３】
実際には、この場合、調停は、少なくともＩ＊Ｍでありうる内部メモリのサイズと外部メモリへのアクセスのパスバンドとの間でなされうる。
【００１４】
本発明は、乗算と逆フーリエ変換の共同計算の詳細を提供する、本発明による特定の実装に関する。
【００１５】
本発明は、情報信号における透かし検出を意図した集積回路で実装されうる。
【００１６】
より具体的には、本発明は、例えばデジタル映像信号デコーダのような、情報信号処理装置で実装されるのが望ましい。
【００１７】
【発明の実施の形態】
本発明の特徴は、以下の実施形態を参照しながら、非限定的な例により説明される。
【００１８】
以下の記述では、本発明を当業者に実装させて利用させるためのものである。以下の記述は、特許出願とその要求の文脈の中で与えられる。本実施形態の種々の変形は、当業者と本発明の一般原則から明らかであり、以下で説明される発明の一般的な特徴は他の実施形態に適用されうる。
【００１９】
このように、本発明は、記述された実施形態に限定されないが、以下の原則と特徴を維持するために最大の範囲を含んでいる。
【００２０】
図１は本発明による一方法の概略図である。複数の透かし検出方法、例えばデジタル映像データが知られている。これらの方法は、同一の原則に基づく種々の完成技術を利用する。例えば、係数の組合せを有する透かしと情報信号との間の相関関係の計算である。
【００２１】
例えば、ビデオ画像の場合、透かしはノイズを表す２次元行列による計算で代表されうる。本発明は、Ｍが１以上で、サイズＭ＊Ｍの行列の形態で表されるこの種の透かしに関する。さらに、透かしが信号で視認できないことを保証することは、信号品質から生じる種々の理由でも必要である。透かしは、情報信号に加えられた不感知のノイズと同様である。本発明による透かしは、ノイズが付加される、オーディオコンテンツ、ビデオ、マルチメディアや他のコンテンツなどに付加される目に見えないタグを有する。
【００２２】
情報信号の透かしは特に、これら信号を認証するために、情報信号のコピーを防止することを意図している。これらの機能は、透かしの形態で一般に付加された透かし技術に必要であり、例えば秘密を維持して識別されないようにするために、擬似乱数点で構成される。実際、この場合、識別された透かしは、除去されたり、誤った信号に付加されたりする。このことから、透かしの特徴へのアクセスを保証することが必要であることが理解されよう。これは、透かしの特徴が、読み出した回路部分に存在すると推論されるようなデータを残さないことになる。情報信号に含まれるデータの他の保護機能がこの種の透かしを介して実行されうるという事実を観察することは注目に値する。例えば、信号の最初のコピーを許可できるが、そのコピーは、所望の距離の方向にシフトされた第２の異なる透かしまたは同一の透かしを有する。その信号に対して可能ならシフトされたいくつの透かしを後に利用することは、その透かしを除去できないので特に興味深い。さらに、２つの透かしの間の距離を選択すると、画像の最後の透かしに異なる意味と機能を与えさせ、その意味と機能は例えば後述するセキュリティに関連する。
【００２３】
情報信号Ｓの係数の組合せにより形成される透かしＷを検出する方法は、図１に示すように、サイズＭ＊Ｍの行列ＷＭの形態の透かしＷとサイズＭ＊Ｍの少なくとも一つの行列ＳＭの形態の前記情報信号Ｓとを構成するための構成ステップＦＭＴと、信号行列ＳＭのフーリエ変換行列ＴＳＭの係数のための計算ステップＦＦＴと、透かし行列ＷＭのフーリエ変換行列ＴＷＭの係数のための計算ステップＦＦＴと、信号ＴＳＭの変換行列と透かしＴＷＭの共役変換行列の置換との乗算の逆変換行列ＩＴＭのための計算ステップＣＡＬと、乗算の逆変換行列ＩＴＭの係数のピーク検出により透かしを検出する検出ステップＤＥＴとを有する。周波数の表現において透かしを最終的に利用するフーリエ変換のための構成ステップと計算ステップがその方法の実施前に実行され、これらステップの結果は周波数領域で行列の形態で直接格納されることに着目するのは重要である。これは、周波数形態における透かしの存在は、行列の形態で計算し構成するのに必要である意味において、本発明の範囲を変えない。結果ＫＥＹは、透かしの有無の検出方法以外の他の機能とその意味および／またはその機能を知らせる。その検出方法は、従来から公知の種々のオプションや完成技術で実装されうる。例えば、透かしが検出される情報信号は、所定期間内に受信された一連の情報信号の蓄積の結果でありうる。信号の所定時間平均が得られる。これは、情報信号が例えば一連のビデオ画像のときに可能である。フーリエ変換ステップは、バタフライ技術による計算により簡易化されうる。透かしがある画像と次の画像で同一であるとき、画像の蓄積は、種々の画像から形成される平均画像の透かしを取り出すことを可能にし、その違いは平均化され、一方、透かしは蓄積される。情報信号の増幅度を正規化するステップは、乗算ステップに先立って、情報信号に対して実行される。これにより、平均値から明らかな信号を取得し、透かしの可能なピークを再び取得する。これらの技術は、公知文献から知られており、本明細書では詳しくは説明されない。情報信号が正規化される場合、”ＳＰＯＭＦ”と呼ばれる原則が考慮すべきである。この原則では、位相係数は、透かしの検出に必要かつ十分な情報を提供する。一方、信号の平均が引かれる（ＳＰＯＭＦ：Symmetrical Phase Only Matched Filtering、対称位相一致のみのフィルタリング）。
【００２４】
本発明は、計算ステップＣＡＬと検出ステップＤＥＴに関する。実際には、本発明によれば、図２を参照すると、信号ＴＳＭの変換行列と透かしＴＷＭの共役変換行列の置換との乗算の逆変換行列ＩＴＭの計算ステップＣＡＬは、乗算の逆変換行列ＩＴＭのＩ桁を取得することになるシーケンスで計算される。ＭはＩと異なるＩの倍数である。Ｉ桁は内部メモリと呼ばれるメモリに格納され、透かしの検出ステップＤＥＴはＩ桁の各セットのピークを検出することにより各シーケンスで実行され、Ｉ桁は内部メモリに存在する。
【００２５】
本発明によれば、乗算により得られる行列の全行及び列の係数は同時には利用できない。Ｉ桁（ＩはＭ未満）を順にした逆変換行列の計算は、Ｍ＊Ｍより小さいサイズだが、最小でもサイズＩ＊Ｍのメモリのみ（一般にはＳＲＡＭ）の利用を許容する。この種の小サイズのメモリの利用は、透かしの特徴が用いられる他の動作を実行するためのリソースを有するハードウェア回路部分に挿入される。これは、この回路部分の大容量メモリを利用する必要はないし、透かしの検出に関する計算の間のメモリ呼び出しのために、この回路が外部と接続されないとき、セキュリティ性能の高い保組み立てを提供する。
【００２６】
このように、図３に図示された集積回路の、図示された好適な実施形態において、サイズＮ＊Ｍの行列ＷＭの形態における透かしＷを構成する構成ステップＦＭＴと、透かし行列ＷＭのフーリエ変換行列ＴＷＭの計算ステップＦＦＴと、乗算の逆変換の計算ステップＣＡＬと、透かしの検出ステップＤＥＴとは、内部メモリＩＭＥ、上述したステップを実行する手段、透かしＷの係数と構成ステップから生じる行列ＷＭを格納する格納手段ＳＴＯ、および透かし行列のフーリエ変換行列ＴＷＭの係数の計算ステップＦＦＴを有する内部回路部分ＩＣＰと呼ばれる同一の回路部分に設けられる。内部回路部分ＩＣＰは、外部リソースから独立されることがわかる。半導体ハードウェア技術で実装されると、この実施形態は、これらの係数に特に、透かしの特徴へのアクセスを保護させる。
【００２７】
例えば図２に参照されるが、本発明によるシーケンスでの計算は、各シーケンスごとに、信号ＴＳＭのフーリエ変換行列の係数と透かしＴＷＭのフーリエ変換行列の係数とをフェッチすることを要求する。透かしＴＷＭのフーリエ変換行列の係数は一般には、ハードウェアの内部回路部分ＩＣＰに格納され、透かしの検出に適切な計算機能に容易にアクセスできる。一方、内部回路部分ＩＣＰの大容量メモリの存在を避けるために、信号のフーリエ変換行列の係数は、必要に応じてフェッチされる外部メモリＥＭＥ、例えばＳＲＡＭ内の内部部分の外部に格納される。効果的には、これらの係数は秘密に保持される必要はない。このように、第２の問題は、内部回路部分ＩＣＰの外部メモリＥＭＥにアクセスするパスバンドの制限がある。
【００２８】
好適な実施形態において、桁Ｉの数は、信号行列のフーリエ変換行列の係数と内部メモリの容量が格納される外部メモリと呼ばれるメモリへのアクセスのパスバンド間で調停を行うために計算される。
【００２９】
実際、このケースでは、調停は、少なくとも１＊Ｍであるサイズの内部メモリと、外部メモリへのアクセスのパスバンドとの間で実際に成立する。例えば、ある実施形態では、種々の動作が実行される行列は、１２８＊１２８のサイズである。本発明がなければ、内部回路部分に組み合わされるべきメモリサイズは、現在の技術で約２ｍｍ^２である。本発明によれば、同時に一つの桁が計算されるならば、内部メモリが乗算ＩＴＭの結果行列をすべて含んでいる場合と比較して、透かしの検出の全体的な結果を得るのに、１２８倍のより多くのメモリアクセスが必要である。もし、４桁が同時に計算されるならば、全体の行列を格納するのに必要な分より１６倍小さい容量のメモリで桁を連続的に計算するよりも、４倍少ないアクセスを要する。ここで、外部メモリと比較されるパスバンドが十分に小さい場合のメモリの純利益が理解されうる。
【００３０】
乗算と逆フーリエ変換の共同計算で詳細が示される、本発明による原理の特徴的な実施形態がより詳細に説明される。図２は、この点において、特定の実施形態を示している。実際、計算は、明確化のために、Ｉ桁の組合せを取得するためになされるが、本発明の原理を逸することなく、行の組合せを取得するために計算を実行させることができる。
【００３１】
図２は逆変換行列ＩＴＭの係数がどうやって取得されるかを示している。図３は、本発明による集積回路を代表しているが、内部回路部分ＩＣＰを有する。この内部回路部分ＩＣＰは、図２に示す特定の実施形態による透かしの検出に関する計算を実行する手段を有する。以下の記述は、これら２つの図に関する。信号ＴＳＭの変換行列は、例えば、外部メモリＥＭＥに格納される。この行列は、内部回路部分ＩＣＰ、より具体的には、乗算の逆変換の計算手段ＣＡＬにより読み出される。計算手段ＣＡＬは、行ＬＩＮごとに読み出す読み出し手段ＲＥＡを有する。この行は、ＩからＭまでのＫを有する数Ｋであり、格納されている外部メモリＥＭＥへのアクセスに対する信号ＴＳＭの変換行列の係数である。係数が行列内の対称性を示す場合、係数の半分だけが読み出され、引数の符号が係数の他の半分の計算を行うために変えられる。これは、パスバンドを解放させる。一方、乗算と乗算の逆変換の計算の結合手段ＣＯＭは、行列ＴＳＭの列Ｋと格納手段ＳＴＯに格納された行列ＴＷＭの係数とを受信する。このように、外部メモリＥＭＥに書き込まれた行Ｋと透かしＴＷＭの変換行列との乗算の結合は、１とＭ／２の間に含まれる数Ｉの計算と行Ｋの水平逆変換の係数ＨＩＣでなされる。この結合は全行ＬＩＮで連続的になされる。行ＬＩＮがすべて読み出される各シーケンスで、２つの行列の乗算の水平逆変換の結果である係数ＨＩＣのＩ桁の組合せが得られる。この計算は２度行われる。まず、係数と水平フーリエ変換のそれぞれのための従来の乗算の直後に、行列ＴＳＭの抽出された列に対応する行列ＩＴＭの列の係数の一時的な計算に基づいて行われる。各列ごとに、水平変換のＩ係数の計算は、ＩＴＭの第１列の全係数を計算する必要を生じさせる。各シーケンスの桁の数に等しいレジスタＲＥＧの数の少なくとも一部は、水平逆変換の係数ＨＩＣの計算時間を維持すべき必要な中間係数ＩＣの少なくとも一部を本発明に許容させる。実際、これらのレジスタは、信号の変換行列の抽出された行Ｋに対応する行Ｋに位置する２つの行列の乗算結果である係数の和がともに加算される積算器であり、各係数は、レジスタに加算される前に、逆変換式に対応する複雑な因子により乗じられる。この複雑な因子は、１２８＊１２８行列の場合には、ｅｘｐ（ｉ２．ｐｉ．Ｋ．ｎ／１２８）である。ここで、Ｋは行の数、ｎは行Ｋのサンプル数である。このように、例えば、全体の１２８＊１２８の行列（すなわち、すべてのシーケンス）Ｉ＝１から１２８＊１２８＊１２８までの演算回数だけ相関計算を行う必要がある。その後、２つの演算が個別に行われるならば、水平逆変換の計算が１２８＊１２８＊１２８回行われる。あるいは、相関計算と逆変換計算が連続的に行われるならば、全部で１２８＊１２８＊１２８回の演算が行われる。外部メモリへのアクセスを考慮すると、行列ＴＳＭを１２８回読み出す必要があり、１２８＊１２８＊１２８回のアクセスになる。
【００３２】
逆フーリエ変換ＨＩＣから生じるシーケンスの係数のＩ桁が得られると、垂直変換の計算は、垂直変換ＶＴの計算手段により桁の水平逆変換の結果であるすべての係数で実行される。垂直逆変換の計算のみが信号処理に用いられる通常の計算削減手法、例えばバタフライ技術により最適化されることに注目されたい。いわゆるバタフライ計算の場合には、７＊１２８＊１２８演算が実行され、全行列、すなわちすべてのシーケンスに対して垂直逆変換の計算が行われる。もし、演算が行われないならば、再度１２８＊１２８＊１２８の演算が垂直逆変換を計算するために必要になる。実際、垂直逆変換の計算は、桁の全係数が有効である間に実行され、水平変換の計算では、すべての係数は有効でなく、バタフライ技術による計算は実行されることができない。垂直変換の計算は、内部メモリＩＭＥに格納される行列ＩＴＭの最後の係数ＦＩＣを生成する。これらの最後の係数ＦＩＣは、検出手段ＤＥＴで用いられる。各シーケンスで、Ｉ桁は最大を見出すために分析され、レジスタに存在する値より値が大きいならば、レジスタまたは内部メモリにそれを保持する。レジスタの内容は、マトリクスの最大値を持つようにシーケンスの間に変更される。このように、最大ピークＰ１はマトリクスで検出される。その値はまた、後に発見されたピークの値とともに、値を相関できるように格納される。ピーク検出技術は、従来からよく知られている。
【００３３】
２番目のピークと図４に示された参照に関して、第１のピークを囲む８ピクセルのゾーンは、第２のピークの検索から無視される。また、第２のピークが求められない第１のピークの周りの除外ゾーンが定義される。例えば、図４において、このゾーンは第１のピークを囲む８ピクセルのゾーンの水平及び垂直の投影により定義される斜め線である。第２のピークと種々のサブピークを検出することは有効である。サブピークは、図では２つだが、より多くの数（例えば１６個）が望ましい。多くのレジスタがこれらピークを格納するために用いられる。これらのサブピークＳＰ１と第２のピークＰ２の同様のサブピークＳＰ２との相関を取るために除外ゾーンに位置する種々のサブピークＳＰ１の位置と値を持つことも役に立つ。ピークＰ２の検索は、除外ゾーンの外側に見られる１６個のサブピークのそれぞれを第１のピークと相関づけるようになり、第２のピークは最大相関があるものである。第２のピークとサブピークの検索ステップとして、行列ＴＳＭが重要な回数だけフェッチするので最適化がなされないならば、以前と同数の演算とメモリアクセスが必要である。
【００３４】
図４において、第２のピークとサブピークを検索すると、サブピークは第１のピークのまわりのゾーンの外部で求められる。それらは、検索が除外ゾーンで実行され、発見されたサブゾーンがメモリにも格納された後、３つのメモリ空間またはレジスタを充填する。その後、第１のピークは、除外ゾーンの外側にある各サブピークと相関づけられる。最善は第２のピークとして同定される。その後、サブピークは、それらに相関するピークと相関づけられる。すなわち、第１及び第２のピーク間に見出されるものに等しいシフトが細い矢で示すように入力される。図４において、相関は図の簡略化のために３＊３ゾーンで確立されるが、９＊９ゾーンの相関を取るのが望ましい。１６個のサブピークで作業しながら、内部メモリは蓄積された相関と逆変換の一時的な結果に対して２＊１６のメモリ位置を持つ。
【００３５】
より一般的には、本発明は、好ましくは情報信号を処理する装置、例えばデジタルビデオ信号デコーダに実装される。
【００３６】
本発明は、例えばデジタルビデオ信号デコーダである情報信号処理装置にも関する。この種の装置ＤＥＶは図５に示される。この装置は、装置ＤＥＶの主機能ＭＡＩＮで用いられることを意図した情報信号ＳＩＧを受信する。この主機能は、例えば、ビデオコンテンツやビデオコンテンツから出力される情報信号の表示である。この装置ＤＥＶは、情報信号を主機能ＭＡＩＮに供給する手段ＳＥＬを有する。これらの手段は、本発明による透かし検出の結果ＫＥＹにより導かれる。この結果ＫＥＹはキーと呼ばれる。第１及び第２のピークの間の距離と、第１及び第２のピークの位置に意味を与える。この検出は、上述したように、回路ＩＣＰの内部部分でなされる。この装置は、透かしをよりよく出現させるために、種々の情報信号から平均値を計算する格納手段ＡＣＣをさらに有するのが望ましい。透かしは、互いに異なる各信号で同一である。データ準備手段ＦＯＬは、ラフ信号を我々の方法で用いることが可能なデータに変換する。例えば、折り畳み技術を介して、ラフ信号は行列Ｍ＊Ｍに分割され、行列は所定の期間の間、加算される。第１の行列の各ピクセルは、第２の行列の対応するピクセルでともに加算される。種々のマトリクスＭ＊Ｍは、透かしを検出するために、本発明による方法で処理される。その後、信号は、フーリエ変換が適用された後、手段ＦＭＴにより構成され、その結果は内部回路部分ＩＣＰ内で使用される前に、外部メモリＥＭＥと呼ばれるメモリに格納される。
【００３７】
本発明は図示された実施形態で維持しながら説明されたが、当業者は、図示された実施形態には変形例があり、本発明の趣旨と範囲を逸脱しない限り変更が可能であると即座に認識するであろう。このように、以下の請求項により定義される趣旨と範囲を逸脱しなければ、当業者によって数多くの変形例が実現されうる。
【図面の簡単な説明】
【図１】本発明による透かし検出方法を説明する概略図。
【図２】本発明の一実施形態による本発明の動作図。
【図３】本発明による集積回路の概略図。
【図４】本発明による方法を利用して実行されるピーク検索を示す図。
【図５】本発明による情報信号処理装置を示す図。
【符号の説明】
ＦＭＴ 構成ステップ
ＣＡＬ 計算ステップ
ＷＭ 行列
ＴＷＭ 変換行列
ＩＴＭ 逆変換行列

Claims (10)

1. 情報信号において係数の組合せの形態で透かしを検出する方法であって、
   サイズM*Mの行列の形態で前記透かしを構成し、サイズM*Mの行列の形態で前記情報信号を構成するステップと、
   信号行列のフーリエ変換行列の係数を計算するステップと、
   透かし行列のフーリエ変換行列の係数を計算するステップと、
   信号の変換行列と透かしの変換行列との乗算の逆変換行列を計算するステップと、
   乗算の逆変換行列の係数のピーク検出により透かしを検出するステップと、を備え、
   乗算の逆変換行列の計算ステップは、乗算の逆変換行列のＩ桁をそれぞれ取得して繰返し実行され、ＭはＩとは異なるＩの倍数であり、前記Ｉ桁は内部メモリと呼ばれるメモリに格納され、前記透かしの検出ステップは、前記Ｉ桁が内部メモリに格納されている間にＩ桁のそれぞれについてのピークを検出することにより繰返し実行されることを特徴とする方法。
2. サイズM*Mの行列の形態で前記透かしを構成する構成ステップ、透かし行列のフーリエ変換行列の係数を計算するステップ、乗算の逆変換を計算するステップ、及び透かしを検出するステップは、内部部分と呼ばれる同一の回路部分の内部で実行され、前記内部部分は、内部メモリ及び透かしの係数を格納する格納手段と、前記構成ステップと透かし行列のフーリエ変換行列の係数の計算ステップとから生じる行列と、を有することを特徴とする請求項１に記載の方法。
3. 桁数Ｉは、外部メモリと呼ばれるメモリへのアクセスのパスバンド間の調停を行うために計算され、前記外部メモリには信号行列のフーリエ変換行列の係数と内部メモリ容量とが格納されることを特徴とする請求項１または２に記載の方法。
4. 乗算の逆変換を繰返し計算するステップは、
   信号の変換行列の係数を、これら係数が格納された外部メモリと呼ばれるメモリへのアクセスを介して行ごとに読み出し、
   外部メモリから読み出された行と透かしの変換行列との乗算を、１とM/2の間に含まれる、行の水平逆変換係数の数Ｉの計算と結合し、前記結合は２つの行列の乗算の水平逆変換の結果であるＩ番目の係数桁の組合せを繰返し取得し、
   各繰返しごとに、Ｍ個の係数の垂直逆フーリエ変換は水平逆変換の結果であるＩ番目の係数桁に存在することを特徴とする請求項１及至３のいずれかに記載の方法。
5. 情報信号における係数の組合せを有する透かしの検出を行う集積回路であって、
   サイズM*Mの行列の形態における前記透かしと、サイズM*Mの行列の形態における前記情報信号とを構成する手段と、
   信号行列のフーリエ変換行列の係数を計算する手段と、
   透かし行列のフーリエ変換行列の係数を計算する手段と、
   信号の変換行列と透かしの変換行列との乗算の逆変換行列を計算する手段と、
   乗算の逆変換行列の係数におけるピークを検出することにより透かしを検出する手段と、を備え、
   乗算の逆変換行列を計算する前記手段は、乗算の逆変換行列のＩ桁をそれぞれ取得する動作を繰返し、ＭはＩと異なりＩの倍数であり、Ｉ桁は内部メモリと呼ばれるメモリに格納され、透かしを検出する前記手段は、前記Ｉ桁が内部メモリに存在する間に、Ｉ桁のそれぞれのピーク検出を繰返し利用することを特徴とする集積回路。
6. 桁数Ｉは、外部メモリと呼ばれるメモリへのアクセスのパスバンド間で調停を実現するために計算され、前記外部メモリに、信号のフーリエ変換行列の係数と内部メモリの容量が格納されることを特徴とする請求項５に記載の集積回路。
7. サイズM*Mの行列の形態における前記透かしを構成する前記手段、透かしのフーリエ変換行列の係数を計算する前記手段、乗算の逆変換を計算する前記手段、及び透かしを検出する前記手段は、内部メモリと、透かしの係数を格納する格納手段と、構成する前記手段から生じた行列と、透かしのフーリエ変換行列の係数を計算する前記手段とを含む前記回路の同一部分で実現されることを特徴とする請求項５または６に記載の集積回路。
8. 乗算の逆変換を計算する前記手段は、
   信号の変換行列の係数を、これら係数が格納された外部メモリと呼ばれるメモリへのアクセスを介して行ごとに読み出す処理と、
   外部メモリから読み出した行と透かしの変換行列との乗算を、１とM/2との間に位置する数Ｉの計算と結合し、前記結合は、各繰返しごとに、全行について、２つの行列の乗算の水平逆変換の結果であるＩ番目の係数桁を取得させる処理と、
   水平逆変換の結果であるＩ番目の係数桁に存在するＭ個の係数の垂直逆フーリエ変換を繰返し計算する処理と、を繰り返すサブ手段を有することを特徴とする請求項５及至７のいずれかに記載の集積回路。
9. 前記内部メモリは、M*Mより著しく小さいサイズを有することを特徴とする請求項５及至８のいずれかに記載の集積回路。
10. 請求項５及至９のいずれかに記載の集積回路を有することを特徴とする情報信号処理装置。

Images