JP4014010B2 - 薄膜電子エミッタを具える電子装置 - Google Patents
薄膜電子エミッタを具える電子装置 Download PDFInfo
- Publication number
- JP4014010B2 JP4014010B2 JP50775698A JP50775698A JP4014010B2 JP 4014010 B2 JP4014010 B2 JP 4014010B2 JP 50775698 A JP50775698 A JP 50775698A JP 50775698 A JP50775698 A JP 50775698A JP 4014010 B2 JP4014010 B2 JP 4014010B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electron
- emitter
- film
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/308—Semiconductor cathodes, e.g. cathodes with PN junction layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/04—Cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
本発明は、特には、水素を添加したアモルファス及び／又は微細結晶のＳｉＣx、ＳｉＮy、ＳｉＯxＮyのような全てがシリコンではない材料、或いはＳｉの半導体膜により形成された薄膜電子エミッタを具える電子装置に関するものである。このような電子エミッタの薄膜アレイを半導体膜に並べて形成することが好適である。この電子装置を、例えば平滑なパネルディスプレイとすることができる。
文献「Experiments of hightly emissive metal-oxide-semiconductor electron tunnelling cathode」by Yokoo et al in J.Vac.Technol.B 14(3),May/June 1996 pp 2096-2099には、絶縁酸化膜を具える薄膜電子エミッタが開示されており、このエミッタを介して電子がｎ型の基板からゲートまでトンネルし、このゲートには放出領域を形成し、この放出領域から電子が放出される。このゲートは、酸化絶縁膜上に厚さ２０乃至３０ｎｍのドープされていないシリコンの半導体膜を、この膜上にｎ型にドープされたシリコンの半導体膜を、更にこの膜上にアルミニウムゲート電極を具える。シリコン半導体フィルムは、空乏層を支持するように２０乃至３０ｎｍの厚さだけはドープされておらず、酸化膜内での放出可能性よりも低い放射可能性によりこの空乏層は酸化膜から放射領域まで電子が加速する電界を形成し、放射効果を増大させる。このJ.Vac.Sci.Technol.paperの全内容を、これにより基準材料としてここに組み込む。
文献「Amorphous-Silicon-on-Glass Field Emitter Arrays」by Gamo et al in IEEE Electron Device Letters Vo117,No6,June 1996 pp 261-263には、半導体膜に並んで形成される電子エミッタの薄膜アレイと、電子を半導体膜に供給する為の半導体膜の後方面にある電子源と、電子が装置の動作中に放出する半導体膜の前部にある放出領域のアレイとが記載されている。１μｍの厚さのアモルファスシリコンの半導体膜を、基部接点にスパッタ堆積させ、装置基板上の絶縁体膜中の窓で個々の円錐形のエミッタに分割する。この絶縁膜は、離間したゲートを支持し、これにより下方にある基部接点から絶縁される。円錐体の先端は、エミッタの放出領域を形成し、この放出の特性は先端の質に依存し、この質を製造中に制御するのは容易ではない。これらのエミッタは動作用に高いゲート電圧を要する。このIEEE Electron Device Letter paperの全内容はこれにより基準材料としてここに組み込まれている。
文献「Nitrogen containing Hydrogenated amorphous Carbon for Tin-film field emission Cathodes」by Amaratunga and Silva,published in Applied Physics Letters Vol.68 No.18,29 April 1996,pages 2529 to 2531には、（０．３μｍの厚さのアモルファスカーボン）の半導体膜に形成された薄膜電子エミッタが記載されている。このエミッタには、半導体膜の主要前面でカソード電極を形成する十分にドープしたｎ型のシリコン基板と、電子がこの装置の動作中に放出される半導体膜の主要前面で反対側に位置する放出領域とを具える。カーボン膜の主要前面の全体に亘り均一に電子が放出されることが低電流密度（７×１０-2ｍＡ．ｃｍ-2）で観察された。より高い電流密度では、制御されていないスポットから優先的な放射が観察された。三極管の形状を取り入れることにより、エミッタが、ディスプレイ部材をスイッチングするのに好適であり得る。エミッタの薄膜アレイの組み立ては、いかなる形状でも記載されていない。これによりApplied Physics Letters paperの全内容を基準材料としてここに組み込む。
本発明の目的は、半導体膜の主要表面における放射領域からの十分な電子放出を改良し、放出の制御を簡単にするエミッタ配列と又半導体膜に並んでいるエミッタの薄膜アレイの組み立てを簡単にするエミッタ配列とを提供することにある。
更に、本発明の目的は、薄膜シリコンを基礎とした技術を使用する組み立てに良好に適合するエミッタ構造を提供することにある。
本発明によれば、半導体膜を具える薄膜電子エミッタであって、このエミッタはエミッタの動作中にホットエレクトロンが放出される半導体膜の主要前面の平滑な領域を具える放出領域と、電子が半導体膜に注入される半導体膜の主要後面の注入電極と、半導体膜の放出領域で電子の蓄積層を形成する為の電子蓄積手段と、放出領域で電子の蓄積の程度を制御する為及び放出領域から放出されない過分な電子を引き抜く為の放出領域での表面電位を決定する為に、放出領域の側に位置し且つ電子蓄積層に電気的に横方向に接続される前部電極であって、前記放出領域が前部電極から離間しており、放出領域がエミッタの動作中に注入電極から半導体膜に電子を注入する為の注入電極に関して十分正に前部電極によってバイアスされる場合に、半導体膜が注入電極から電子蓄積層まで空乏層を支持するような厚さを有し、前記空乏層が注入電極から放出領域まで電界を形成し、この電界中では電子が加熱されて放出領域に向かって指向される、当該薄膜電子エミッタを含む電子装置を提供する。
本発明は、半導体膜の平滑な表面領域からの十分な放出が、注入電極に関する放出領域をバイアスする為の横方向に接続される前部電極を形成することにより、注入電極の主要後面で半導体膜を有する良好に規定された電極バリアを形成することにより、及び前部電極から離間した放出領域で注入電極から電子蓄積層までの厚さに亘る膜を空乏化することにより、改良でき且つ制御でき、電子の半導体膜への放射を制御し、電子を加熱して主要前表面の蓄積層に指向するような電界を形成するという本発明者による認識に基づいている。（放出領域を覆い隠さないで放出領域に電気的に接続された）前部電極により、半導体膜のバンド湾曲を制御し、又放出領域で表面電位を決定し、蓄積層の電子の数を制御し、放出領域から放出されない過分な電子を引き抜く。放出領域での表面電位を制御すること及び放出領域から放出されない過分な電子を引き抜くことにより、前部電極はこの装置のアノード電位の影響下において、主要表面で蓄積層の電子群を制御することができる。この電子蓄積層内の電子を、対抗して位置する注入電極から主要表面に到達したホットエレクトロンによって加熱することができ、励起の程度は表面からの放出には十分である。この励起の為にホットエレクトロンを十分に供給することは、注入電極から放出領域まで低度にドープした半導体膜間の空乏層を介して形成される電界により得られる。
前部電極を、電子蓄積層の縁部に直接接続されるように放出領域の周囲に電気的に接触させることができる。次にエミッタは、前部電極の電位を変化させることによりスイッチをオン及びオフにすることができる。もう１つの形態においては、前部電極を放出領域に横方向の接続を、前部電極と電子蓄積層との間の電気的な接続を管理するように、前部電極と放出領域との間の半導体膜上に形成された絶縁ゲートの形態とすることができる。この場合においては、次にエミッタは、前部電極への横方向の接続を開閉する為にこの中間のゲートの電位を変化させることにより、スイッチをオン及びオフとすることができる。この管理された接続構造は、薄膜トランジスタ（ＴＦＴ）に類似しており、半導体膜がシリコンの場合には電子エミッタを組み立てるのに、良好に完成されたシリコンの薄膜ＴＦＴ技術が使用できる。本発明により達成可能な電子放出効能は、以下に記載するように、良好に完成されたシリコン薄膜ＴＦＴ技術によりエミッタの組み立てに良好に適合する。
本発明によるで電子エミッタの構造は、アレイ中に一体に良好に適合する。このアレイは、基板上の２方向のマトリックスとして組織することができる。この場合には、複数の薄膜金属トラックをエミッタの注入電極を形成するように基板上の一つの方向に沿って延在させることができ、複数の導電トラックを、半導体膜の前部主要表面に沿って延在させ、エミッタの前部電極の接続を形成する１つの方向に対して横方向とすることができる。
本発明は、例えば水素を添加したアモルファス及び／又は微細結晶のシリコン或いはＳｉＣx、ＳｉＮy及びＳｉＣＯxＮyのシリコンの化合物材料のような薄膜シリコン材料の半導体膜を有する電子エミッタの組み立てに良好に適合する。シリコンを規定とした薄膜技術は良好に構築され、そのパラメータは産業界では良好に理解されている。シリコン自身は例えばクロムのような種々のしばしば使用される薄膜電子材料により良好な注入バリアを形成する為の、又、前部電極用のドープした部分を介して良好なオーム接点を形成する為の簡便なエネルギーバンドギャップを有する。従って、例えば前部電極は、放出領域の側の半導体膜の領域内及び／又は当該領域上でｎ型にドープされた半導体部分として簡単に形成することができる。シリコンを基礎とした薄膜技術は、バリア及び接点のバンドギャプ及び特性が例えばアモルファスの水素を添加したＳｉＣx、ＳｉＮy及びＳｉＣＯxＮyのような非化学量論的なシリコンを基礎とした化合物及び／又は合金の組成を制御することにより如何に適合されるかを理解するのに、構築されてきた。更に、このような薄膜シリコン材料は、電子親和力が低く、この為電子放出が起こりやすいということが判明した。
電子蓄積手段は、放出領域で半導体膜のｎ型にドープされた半導体部分を含むことができる。このような電子ドーピングは、シリコンのような半導体膜材料に簡単に制御することができる。適当に高いｎ型ドーピング濃度を、蓄積層内の電子引き抜き経路に沿って高い横方向の抵抗を回避するように使用することができる。更に及び／又は或いは又、電子装置のアノードでの順方向のバイアスは、例えば真空ギャップ間のアノードと対抗する膜の放出面領域で電子の蓄積を誘起する電子蓄積手段を形成する。
好適には、前部電極は、放出領域の周囲の少なくとも殆どに亘り延在し、これにより放出領域の表面電位のより良好な均一性を提供する。この態様は、電子蓄積層が適当に高いドーピングを含まない場合には、特に（全くではないが）有利である。
本発明のこれら及び他の態様、並びにそれらの利点を、添付図面により実施例によって、記載すべき本発明の実施例中で特に記載する。
図１は、本発明による電子装置の断面図を示したものであり、
図２は、図１の電子装置の電子エミッタの薄膜アレイの実施例の部分の平面図を示したものであり、
図３は、電子の放出用にバイアスをかけた場合の、図１及び図２のエミッタのエネルギーバンド図を示したものであり、
図４は、僅かに弱くバイアスをかけた場合即ち電子放出を発生しない場合の図３のエミッタによるエネルギーレベル図を示したものであり、
図５は、本発明にもよる改良された形態の薄膜電子エミッタの部分の断面図を示したものであり、
図６は、応力を負荷したＳｉ：Ｈ膜エミッタに印加した電圧Ｖａ（ボルト）を横軸に、種々の放出電流ｌｅ（μＡ）を縦軸に示したグラフである。
図７は、図６のエミッタの連続的な寿命試験中の動作時間ｔ（分）を横軸に、放出電流ｌｅの僅かなバリエーションを縦軸に示したグラフである。
図１乃至図５は全て、図式的に示してあるが、寸法通りには示していないことを理解すべきである。これらの図の部分の相対的な寸法及び比は誇張して示してあるか或いは図面中では明晰及び簡便を期すために寸法を縮小してある。異なる実施例中で一致する態様或いは同様な態様には同じ参照符号を通常は使用する。
図１及び図２は、例えばフラットパネルディスプレイのような本発明による電子デバイスの実施例を示したものである。このようなディスプレイは、真空１０５内で電子エミッタアレイ５０から離間したアノードプレート１００を含む。このアノードプレート１００を、電極層１０１と電子エミッタアレイ５０からの電子放出により活性化される蛍光体或いは他の電子発光材料１０２とを具える既知の形態とすることができる。例えば約１KVの高正電位を電極層１０１に印加し、エミッタアレイ５０に対してアノードプレート１００をバイアスする。アノードプレート１００とエミッタアレイ５０との間の真空ギャップ１０５は、例えば約５０μｍ（マイクロメータ）とすることができる。
エミッタアレイ５０は、本発明による特別な構造の薄膜電子エミッタ５１を具える。これらのエミッタ５１は、エミッタの前側に前側主要面１１を、エミッタの後側に後側主要面１２を有する半導体膜１０内に並んで形成する。半導体膜１０は、例えばガラス又は他の絶縁材料の基板５と少なくともその上側表面と隣接して存在する。
各エミッタ５１は、半導体膜１０の前側主要表面１１の平面区域１１ａの形態の電子放出区域と、後側主要表面１２で半導体膜１０によりポテンシャルバリアΦBを形成する注入電極１４と、平面放出領域１１ａの側に位置する前側電極１５とを具える。放出領域１１ａは前側電極１５とは離れているのでこれにより障害を受けることはない。この前側部電極１５は、例えば図１及び図２の実施例の放出領域１１ａの縁部に電極１５を直接電気的に接触させることにより放出領域１１ａに横方向に電気的に接続する。
半導体膜１０は十分に薄い厚さを有すると共に注入電極１４から放出区域１１ａにわたって低い不純物濃度（可能な場合には、不純物を添加しない）を有しているので、前側電極１５が注入電極１４に対して正に十分にバイアスされて注入電極１４から半導体膜１０に電子ｅの電流Ｉeが注入されると、動作中に注入電極１４から放出区域１１ａにわたる電界を形成する空乏層が形成される（図３参照）。この電界は電子ｅをホットな状態に励起し、これらの電子ｅを、前部主要表面１１の放出区域１１ａに向けて移動させる。前電極１５と注入電極１４との間の正のバイアスＶ15は、低い正の電位（例えば約１０或いは２０ボルトまでの）を前電極１５に印加し注入電極１４を接地することにより達成することができる。前側電極１５の電位は、デバイスの動作中に電子ｅを放出区域１１ａからアノードプレート１００に向けて放出する放出区域１１ａの表面電位を決定する。このようにして、前部電極１５は、放出領域１１ａにおける半導体膜１０の電子蓄積層Ｎｅの大きさを制御し、又放出領域１１ａから放出されない過剰な電子を抜き取るように作用する。
好適には、半導体膜１０は障壁薄膜シリコン材料とする。この高さ及び接触抵抗が各注入電極１４及び各前部電極１５に対して正確に規定することができる。特別な実施例においては、膜１０は水素が添加されたアモルファスシリコンとすることができ、例えば薄膜シリコン技術に使用するような既知の化学気相堆積（ＣＶＤ）により蓄積することができる。或いは又、膜１０は、例えば水素添加されたアモルファスＳｉＣx、ＳｉＮy、ＳｉＯxＮyのような非化学量論的なシリコンリッチなシリコン化合物或いは合金とすることができる。膜１０は、約０．１μｍ或いはより厚い０．５μｍの厚さに蓄積することができる。放出電極１４と前部電極１５との間に必要な動作電圧は、膜厚が増大するに従って増大する。
放出電極１４は、通常「クロム」から形成することができる。クロムはドープされていないＣＶＤアモルファスシリコンと約０．８５ｅＶの障壁ΦBを形成し、アモルファスの非化学量論的なシリコンの化合物或いは合金とはよりもっと高いバリアを形成する。膜１０のシリコン材料は、オーム接点が前部電極１５により形成される部分を除いては、殆ど不純物が添加されていない。前部電極１５を、ヒ素或いはリンを高濃度に添加したｎ型の半導体領域として最も簡便に形成する。このドーピング濃度は、例えばイオン注入により放出領域１１ａの外側のシリコン膜１０の領域に導入することができる。或いは又、前部電極１５用に不純物が添加された半導体部分を、放出領域１１ａの外側の膜１０の領域に蓄積することができる。不純物が添加された表面電極１５は放出区域１１ａの全周囲に亘って延在することができる。アレイ５０のエミッタ５１の不純物を添加した表面電極１５への接続は、（例えばモリブデンのような金属の）導電性トラック２５により形成することができ、この導電性トラックは例えば半導体膜１０の領域の絶縁膜２０（例えば非化学量論的な絶縁窒化シリコンの）窓２１で電極１５と接触する。膜１０の放出領域１１ａには絶縁膜２０が存在しないので、これらの領域１１ａから電子放射を抑制することはない。トラック２５は絶縁膜２０上に亘って延在する。
図１及び図２に記載した特別な実施例では、電子エミッタ５１のアレイ５０は、基板５上の２次元マトリックスとして構成される。複数の薄膜金属トラック１４は、エミッタ５１の注入電極１４を形成するように基板５の一方向に沿って延在する。別の複数の導電トラック２５は、半導体膜１０の前主要表面１１に沿って前記一方向と直交するように延在し、エミッタ５１の前部電極１５と接続を形成する。この注入電極１４を形成するトラックは、代表的には約１００μｍの幅を有し、マトリックスの列導体を形成する。この放出領域１１ａは代表的には約６０μｍ乃至８０μｍの幅方向の寸法を有することができる。前部電極１５との接続部２５を形成するトラックは、例えば１０μｍ乃至２０μｍの間の幅を有し得る行導体としてマトリックスを横切るように延在する。好適には、これらトラック２５の部分（例えば、行電極よりも狭い幅を有する）は、全周囲に亘る環状窓２１内か或いは局部的な窓を介して絶縁膜２０内の前部電極１５と接触して放出領域５１のほぼ全周に亘り延在する。一体として、図２は４つの局部的な窓２１を示しており、この窓は図２の放出領域１１ａの各々４つの側にある。図１に示した特別な実施例では、半導体膜１０を、別個のアイランド部に分割する。各アイランド部には単一のエミッタ５１或いはエミッタ５１の列を具える。しかしながら、十分に厚い絶縁膜２０をエミッタ５１間に形成する場合には、アレイ５０を連続的な膜１０により形成することができる。
エミッタ５１のアレイ５０の動作を、図３及び図４により説明する。図３は、個々のエミッタ５１がオンの状態であり、これらエミッタが前部主要表面１１の放出領域１１ａから電子ｅを放出している場合を示したものである。図４は、個々のエミッタがオフ状態であり、放出領域１１ａから電子ｅが放出されない場合を示したものである。図３と図４との間の動作上の差異は、注入電極１４と比較した前部電極１５の電位の差により決定される。十分に大きな電界が注入電極１４と前部電極１５との間に形成され、膜１０の不純物が添加されていない区域（注入電極１４と放出領域１１ａとの間の）が空乏化され障壁ΦBを超えるまで、注入電極１４と半導体膜１０のとの間に存在するバリアΦBにより、膜１０への電子の電流Ｊｅの注入が阻止される。この電界は図３の電圧Ｖ15を前側電極１５へ印加し注入電極１４を例えば接地電位に維持することにより発生する。電圧Ｖ15はエミッタ５１に入力したデータにより変化する。従って、Ｖ15は、正の電位レベルの変化として表わされるデータ信号成分（即ちディスプレイの場合にはビデオ信号）を構成する。特有な実施においては、電圧Ｖ15は、１５ボルトから２０ボルトの範囲内とすることができ、１５ボルトは最小データレベル（即ちディスプレイ中のブラックレベル）に対応し、２０ボルトは最大データレベルに対応する。最小データレベル電圧Ｖ15は膜１０を空乏化し電子がバリアΦBを超えるのには十分ではない。
図４は、Ｖ15が電子ｅの電流Ｊｅを空乏化された膜１０に注入するのに十分な最小レベルより高いこと場合を示したものである。電極１４から注入された電子ｅは、この電子が膜１０の空乏化された領域を通過して達するまで加熱され、放出区域１１ａにおいてこれらの電子ｅの一部は領域１１ａから放出されるべき十分なエネルギーを有する。しかしながら、注入電極１４から注入されたホットエレクトロンの大部分は、前部主要表面１１に直接に放出されるのに十分なエネルギーを持っていない。アノードプレート１００の高い正の電位が、この電子の蓄積の形成を補助している。電子の蓄積は放出領域１１ａの付近で生じる。その結果表面１１ａに生じた電子反転層は、図３においてＮｅとして示す。又、表面１１ａでの電子の蓄積及び表面１１ａからの電子の放出の開始は、半導体フィルム１０のリーク経路に影響されることもあり得る。このようなリーク経路のメカニズムの１つは、文献「Current-Induce Defect Conductivity in Hydrogenated Silicon-Rich Amorphous Silicon Nitride」by Shannon et al,Philosophical Magazine Letters 1995,Vol72,No5,pp323-329においてシリコン材料膜に開示されているような欠陥バンド導通(defect band conduction)を介して形成される。膜１０にこれらのリーク経路を作ることにより、必要とされるよりも低い電界で表面領域１１ａに電子を蓄積することができる。
前部電極１５によって放出領域１１ａでの表面の電位を決定するので、前部電極１５の電位Ｖ15は、電子層Ｎｅ比率及び制御を決定するに当たって大いに影響を与える。電子層Ｎｅの個々の電子はそれ自身に放出されるのに十分なエネルギーを有していないが、これらの電子は、注入電極１４から注入され表面区域１１ａの蓄積層の電位井戸にトラップされたホットエレクトロンからのエネルギー喪失により放出されるのに十分に高いエネルギー状態に加熱することができる。その結果生ずる放出メカニズムは、上述のとおり引用したApplied Physics Letters paperの参照符号１７の絶縁体についてBayliss及びLathamにより提案されたホットエレクトロンモデルに幾分類似している。このBayliss及びLathamモデルは、大面積の高電圧電極についての金属−絶縁体の微細構造から放出される電界を誘電ホットエレクトロンの分析により得られている。この絶縁体の微細構造は、アモルファス粒子か或いは金属カソード表面上の含有物であって、いかなる意図的に組み立てられた構造でもなかった。本発明は、数個の重要な差異があり、即ち半導体膜１０が、注入電極と放出区域１１ａとの間が空乏化される厚さ及び不純物濃度（又は不純物が殆ど添加されていない）を有していること、及び前部電極１５が半導体膜１０の前側主要面と電気的に接触して放出領域１１ａの表面電位を決定し、これにより電子蓄積層Ｎｅの大きさを制御し且つこの放出領域１１ａから放出されない過剰な電子を引き抜いていることである。本発明の前部電極１５は、放出領域１１ａを注入電極１４に対して十分に正の電位にバイアスする手段を形成し、エミッタの動作中にデータ信号に対してバリアΦBを超えて電子ｅを半導体膜１０に注入することを制御することができる。更には前部電極１５によって、図４に示すようにエミッタ５１をオフにすることができる。
図１及び図２のエミッタアレイ５０は、２次元のマトリックスであり、このマトリックスは、個々の平行な注入電極トラック１４に対応する列と、前部電極１５の個々の平行な導電体２５に対応する行とを有する。特定のエミッタ５１を個別に切り離す必要のある２つの場合がある。第１の場合では、特定のエミッタ５１がアドレスされた行及びデータ信号が供給される列内ににあり、この特定なエミッタ５１に供給された信号Ｖ15が最小データレベルであり、このレベルは膜１０を空乏化し注入電極１４の電子を障壁ΦBを超えるように加熱するには不十分なものである。この特定のエミッタ５１のアドレスされた行のこの特定なエミッタ５１の注入電極１４は、エミッタをオンにする場合と同じ電位、例えば接地電位である。第２の場合では、特定なエミッタが、データ信号が供給される列でアドレスされていない行にある。この場合には、（例えば約１０ボルトの）正の電圧は注入電極１４に印加することができ、注入電極１４と前部電極１５との間の電位差がこのエミッタ区域の膜１０を空乏化するのには不十分となり、又バリアΦBを圧倒する注入電極１４内で十分に電子を加熱するには不十分となることが確実となる。
従って、例えばアドレスされていない行の注入電極１４は前部電極１５に印加された最小の正の電位よりも低い正の電位に維持することができるが、アドレスされた行の注入電極１４は、例えば接地電位で維持することができる。この場合は、図４に示してあり、この場合には前部電極１５と各エミッタ５１の注入電極１４との間の電位差が動作最小値よりも低い。この場合には、注入電極１４と前部電極１５との間の領域内の半導体膜１０が空乏化されず、バリアΦBにより電子が注入電極１４から半導体膜１０にまで注入することが防止される。それ故に、このエミッタ５１の領域１１ａからの放出は発生しない。従って、エミッタ５１は前部電極１５と注入電極１４とに印加された電圧をスイッチングすることによりオン及びオフにスイッチできる。
放出領域１１ａから電子を放出することを更に簡単にする為には、ｎ型の表面ドーピング濃度を、電子の蓄積層Ｎｅが発生する領域でドープされていない水素添加されたアモルファスのシリコン材料に有利に含ませることができる。放出領域１１ａでのこの表面ドーピングは、前部電極１５に対する蓄積層Ｎｅの大きさを調節するように作用し、従って表面１１で電子の閾値を調整するように作用する。例えばヒ素イオンか或いはアンチモンイオンの低エネルギイオン注入による既知の薄膜シリコン技術を使用することにより、このような電子閾値の制御が、簡単に得られた。
多くの改良及び変形が本発明により可能である。従って、例えば半導体膜１０は、均一な組成である必要はない。後側表面１２では、膜１０は、注入電極１４と共に、より高いバリアΦBを形成するように非化学量論的なシリコンリッチなシリコン化合物材料（例えばＳｉＮY）とすることができる。この膜１０の組成を、後方表面１２の水素を添加したアモルファスのＳｉＮyから前方表面の水素を添加したアモルファスのＳｉまで変化させることができる。良好なオーム接点を、前部電極１５とこのシリコン表面１１との間に形成することができる。膜１０の厚さ方向の組成の変化は、既知の化学気相堆積技術を使用して膜１０を蓄積する際のガスの組成を変化させることにより達成することができる。
図５は、改良したエミッタ５１を示したものであり、このエミッタにおいては、更なる電極接続体Ｇを設け、前部電極１５と放出領域１１ａとの間の絶縁ゲートを形成する。ｎ型の表面ドーピング２７が、放出用の電子閾値を調節するように、領域１１ａに含まれている。前部表面１１での配置構成は、薄膜電界効果トランジスタ（ＴＦＴ）構造に類似しており、この構造では、より薄い絶縁膜２８がゲート電極Ｇの下側のゲート誘電体を形成する。不純物がドープされている表面電極１５及び放出領域１１ａの表面ドーピング２７は、このＴＦＴ構造のソース及びドレインとして作用する。この場合には、前部電極１５を、電子放出用の一定の正の電位に接続することができる。後方表面１２では、注入電極１４の領域が、放出領域１１ａの下方にある（即ち対抗する）領域に制限され、即ち注入電極１４が前部電極１５の下方に或いは絶縁されたゲート構造Ｇ２８の下方に延在することはない。好適なゲート電位をゲート電極Ｇに印加することにより、導通チャネル２９を前部電極１５と放出領域１１ａとの間の膜１０の領域に形成することができる。このようにして、放出領域１１ａの表面電位の設定を規定することができる。それ故に、ゲートＧの電位は、空乏相が注入電極１４からパンチスルーする放射区域１１ａを決定することができ、つまりいずれのエミッタ５１がターンオン又はオフするかを決定することができる。又更に、ゲートＧは、放出領域１１ａから放出されない電子が前部電極１５から引き抜かれるのを規定するように作用する。図５のエミッタのアレイの場合には、ゲートＧを列トラックに接続し、このトラックに対して変化するデータ入力を供給する。誘起した導通チャネル２９と放出領域１１ａでの電子蓄積層Ｎｅとの間の良好に規定された縁部接続を形成する為には、局部的にｎ型にドープした部分２９ａは、ドープした表面電極１５を形成する工程と同一のドーピング工程でこれら領域１１ａと２９との間に形成することができる。或いは又、適度に高いドーピング濃度２７は、全放出領域１１ａに形成することができる。
図６及び図７は、２５０℃、２５ｎｍ／ｍｉｎの成長速度でＳｉＨ4及びＨ2の供給ガスを用いる標準のＰＥＣＯＤ（プラズマエンハンスド化学気相堆積）により蓄積した水素添加されたアモルファスシリコン（ａ−Ｓｉ：Ｈ）を用いて本発明者により得られた放出電流を示す。その結果生じた膜はほぼ１０原子パーセントの水素を含んでいた。不純物を添加しなかったが、膜は１０16ｃｍ-3のオーダの中間のギャップ欠陥状態密度を有する僅かにｎ型であった。５０ｎｍ（ナノメータ）の厚いＣｒ注入電極１４上に１００ｎｍの厚さに蓄積した膜１０は、平滑であり、ＡＭＬＣＤｓ（アクティブマトリックス液晶ディスプレイ）のスイッチングＴＦＴｓを生産するために用いたデバイス品質と同程度のデバイス品質であった。
電子放射測定は５０μｍの固定されたアノードエミッタギャップ１０５を有する平行なプレート形態で行った。ガラスプレートをコートしたＩＴＯ（酸化すずインジウム）の形状の簡単なアノードプレート１００を、これらの測定に使用した。このギャップ１０５は、薄膜エミッタとプレート１００との間のＰＴＦＥ及びガラスファイバスペーサにより維持した。全電界放射測定を、３×１０-6ｍｂａｒかそれより良好な真空で行い、エミッタを測定の各サイクルの後の反転リーク電流について調べた。反転リーク電流は使用した測定システムの１×１０-9Ａの最小検出可能な制限を下回った。図６及び図７にプロットされた放出電流ｌｅの各測定値は、読み取りの間に２秒の一定の遅れ期間により、固定バイアスで個々に測定を１０回したものの平均である。このバイアス電圧を６０秒の遅れの後に次の値にゆっくりと上昇させた。
本発明者は、ａＳｉ：Ｈ膜に応力を加えることにより、電子ｅの放出に必要な電圧をほぼ１／２に低下させることができることを見い出している。。応力の負荷は延長された期間に亘ってａ−Ｓｉ：Ｈ膜に高電界を印加することにより達成される。応力を負荷する前には、ＳＥＭ（走査電子顕微鏡）によってａ−Ｓｉ：Ｈ膜には認識可能な特徴或いは構造はなかった。応力を負荷した後には、５００ｎｍよりも寸法が小さく縁部が尖っていないという僅かな特徴がＳＥＭにより観察された。応力を加えられた膜に対する結果が図６及び図７で与えられる。
更に図６の測定結果は、最終的な装置に使用する前に製造において応力を負荷したａ−Ｓｉ：Ｈ膜を調製することが有利であることを示している。調整は、応力が加えられたａ−Ｓｉ：Ｈエミッタを用いてなくとも４つの前もって放出動作の処理を行なうことにより達成される。図６に示した印加されたアノード電圧Ｖａに対する電流ｌｅが放出される結果、異なるプロット（１は塗りつぶした正方形の点、２は菱形の点、３は三角の点、４は塗りつぶしていない正方形の点）付近に記載された１乃至４の数は、放出の流れを示しており、この流れでは、この測定結果が得られた。従って、図６は、これらａ−Ｓｉ：Ｈのエミッタの調整が平面のａ−Ｓｉ：Ｈ放出領域から安定して且つ再現可能な放出を行なう為に必要であることを示している。一旦エミッタが調整されると、放出は、放出が測定４に沿って行なわれる同一の下側限界値で安定に維持される。続いてこの調整されたエミッタで繰り返し測定すると、同一の結果が得られた。又、測定１ではおおきなヒステリシスが観察され、このヒステリシスは続いて測定したサイクル２乃至４では減少した。
図７は、このような代表的な（応力を負荷した及び条件設定した）ａ−Ｓｉ：Ｈエミッタの１個に対する寿命試験の測定結果を示したものであり、これらのエミッタは１乃至２５時間（１５００分）に亘って連続的に動作させた。（反転リークのない）連続的な放出電流ｌｅがこの２５時間に亘って得られた。この実験は、２５時間後に終了し、この２５時間の実験は、２０ｍｓｅｃのフレーム時間を有するアドレスされた画像のマトリックスラインを有するビデオディスプレイデバイスで２５０００時間に亘りエミッタを動作したのと同一視することができる。
図１乃至５により記載された実施例において、注入バリアは、金属電極膜１４と半導体膜１０との間の金属−半導体ヘテロ接合により形成された。しかしながら、注入電極１４は、他の方法によっても形成することができ、特にはエミッタ５１について確立されたシリコン技術を使用して形成することができる。従って、半導体膜１０を薄膜シリコン材料とし、注入電極１４は表面１２付近の膜１０のバルクにより逆バイアスされるｐ−ｎ接合を形成するドープされた領域として形成することができる。
本発明は、シリコンをベースとした薄膜技術の使用に特に有利に且つ良好に適合するが、本発明による電子エミッタ構造は、例えば上述で引用したApplied Physics Letter paperに記載したようなアモルファスカーボン、或いは多結晶のダイアモンド、或いは窒化ガリウムのようなアモルファスのIII−Ｖ族の半導体材料のような、他の材料の半導体膜１０により形成することができる。注入電極１４のアモルファスカーボンに良好なバリアΦBを形成することはより困難であるが、前部電極１５に対して良好なオーム接点を形成することは容易である。前部電極１５に対して多結晶体のダイアモンドに良好なオーム接点を形成することはもっと困難である。それ故に、シリコンを基板とした技術は、目下のところ、特に完成されたＴＦＴシリコン技術を使用することができるようなこれらの他の半導体材料技術に好適である。
図１は、実施例により、エミッタアレイ５０とアノードプレート１００との間の真空ギャップを有する通常のディスプレイアノード配置を示したものである。しかしながら、ディスプレイは、エミッタアレイ５０に電子発光材料１０２を蓄積させることによって及びこの電子発光材料１０２にアノード電極層１０１を蓄積させることにより形成することができる。薄膜エミッタアレイ５０を上述のように組み込むことにより、アノードは含むが真空ギャップ１０５は含まないディスプレイは、本発明により形成することができる。又本発明による薄膜エミッタアレイ５０は、例えばマイクロ波或いはIEEE Electron Device Letter paperに記載されたような他の高周波数真空装置のような他のタイプの電子装置にも使用することができる。
この開示を読むことにより、他の改良及び変形が当業者には明らかである。このような変更及び改良は、本技術分野において既知であるかここに既に開示した態様の代わりに或いはこの態様に加えて使用可能な態様と同等か他の態様を含み得る。請求項は、この用途において特にこれらの態様を組み合わせるように纏めてあるが、この用途の開示の見地が、いかなる及び全ての新規な態様或いはここで明白に或いは暗黙に開示したこれらの態様のいかなる新規な組み合わせと、各態様がいかなるクレームにも目下のところ請求されているのと同じ発明に関係があろうと無かろうと、及び各態様が本発明でするのと同じいかなる技術問題或いは全ての技術問題をもを軽減しようがしまいがこれらの態様の一般化をも含む、ということを理解すべきである。これにより、出願者は、新規な請求項を本発明の出願を実行する間のこのような態様及び／又はこのような態様の組み合わせ、或いはそこから更に生じるいかなる出願の態様及びこのような態様の組み合わせにより纏めることができるという見解が得られる。
文献「Experiments of hightly emissive metal-oxide-semiconductor electron tunnelling cathode」by Yokoo et al in J.Vac.Technol.B 14(3),May/June 1996 pp 2096-2099には、絶縁酸化膜を具える薄膜電子エミッタが開示されており、このエミッタを介して電子がｎ型の基板からゲートまでトンネルし、このゲートには放出領域を形成し、この放出領域から電子が放出される。このゲートは、酸化絶縁膜上に厚さ２０乃至３０ｎｍのドープされていないシリコンの半導体膜を、この膜上にｎ型にドープされたシリコンの半導体膜を、更にこの膜上にアルミニウムゲート電極を具える。シリコン半導体フィルムは、空乏層を支持するように２０乃至３０ｎｍの厚さだけはドープされておらず、酸化膜内での放出可能性よりも低い放射可能性によりこの空乏層は酸化膜から放射領域まで電子が加速する電界を形成し、放射効果を増大させる。このJ.Vac.Sci.Technol.paperの全内容を、これにより基準材料としてここに組み込む。
文献「Amorphous-Silicon-on-Glass Field Emitter Arrays」by Gamo et al in IEEE Electron Device Letters Vo117,No6,June 1996 pp 261-263には、半導体膜に並んで形成される電子エミッタの薄膜アレイと、電子を半導体膜に供給する為の半導体膜の後方面にある電子源と、電子が装置の動作中に放出する半導体膜の前部にある放出領域のアレイとが記載されている。１μｍの厚さのアモルファスシリコンの半導体膜を、基部接点にスパッタ堆積させ、装置基板上の絶縁体膜中の窓で個々の円錐形のエミッタに分割する。この絶縁膜は、離間したゲートを支持し、これにより下方にある基部接点から絶縁される。円錐体の先端は、エミッタの放出領域を形成し、この放出の特性は先端の質に依存し、この質を製造中に制御するのは容易ではない。これらのエミッタは動作用に高いゲート電圧を要する。このIEEE Electron Device Letter paperの全内容はこれにより基準材料としてここに組み込まれている。
文献「Nitrogen containing Hydrogenated amorphous Carbon for Tin-film field emission Cathodes」by Amaratunga and Silva,published in Applied Physics Letters Vol.68 No.18,29 April 1996,pages 2529 to 2531には、（０．３μｍの厚さのアモルファスカーボン）の半導体膜に形成された薄膜電子エミッタが記載されている。このエミッタには、半導体膜の主要前面でカソード電極を形成する十分にドープしたｎ型のシリコン基板と、電子がこの装置の動作中に放出される半導体膜の主要前面で反対側に位置する放出領域とを具える。カーボン膜の主要前面の全体に亘り均一に電子が放出されることが低電流密度（７×１０-2ｍＡ．ｃｍ-2）で観察された。より高い電流密度では、制御されていないスポットから優先的な放射が観察された。三極管の形状を取り入れることにより、エミッタが、ディスプレイ部材をスイッチングするのに好適であり得る。エミッタの薄膜アレイの組み立ては、いかなる形状でも記載されていない。これによりApplied Physics Letters paperの全内容を基準材料としてここに組み込む。
本発明の目的は、半導体膜の主要表面における放射領域からの十分な電子放出を改良し、放出の制御を簡単にするエミッタ配列と又半導体膜に並んでいるエミッタの薄膜アレイの組み立てを簡単にするエミッタ配列とを提供することにある。
更に、本発明の目的は、薄膜シリコンを基礎とした技術を使用する組み立てに良好に適合するエミッタ構造を提供することにある。
本発明によれば、半導体膜を具える薄膜電子エミッタであって、このエミッタはエミッタの動作中にホットエレクトロンが放出される半導体膜の主要前面の平滑な領域を具える放出領域と、電子が半導体膜に注入される半導体膜の主要後面の注入電極と、半導体膜の放出領域で電子の蓄積層を形成する為の電子蓄積手段と、放出領域で電子の蓄積の程度を制御する為及び放出領域から放出されない過分な電子を引き抜く為の放出領域での表面電位を決定する為に、放出領域の側に位置し且つ電子蓄積層に電気的に横方向に接続される前部電極であって、前記放出領域が前部電極から離間しており、放出領域がエミッタの動作中に注入電極から半導体膜に電子を注入する為の注入電極に関して十分正に前部電極によってバイアスされる場合に、半導体膜が注入電極から電子蓄積層まで空乏層を支持するような厚さを有し、前記空乏層が注入電極から放出領域まで電界を形成し、この電界中では電子が加熱されて放出領域に向かって指向される、当該薄膜電子エミッタを含む電子装置を提供する。
本発明は、半導体膜の平滑な表面領域からの十分な放出が、注入電極に関する放出領域をバイアスする為の横方向に接続される前部電極を形成することにより、注入電極の主要後面で半導体膜を有する良好に規定された電極バリアを形成することにより、及び前部電極から離間した放出領域で注入電極から電子蓄積層までの厚さに亘る膜を空乏化することにより、改良でき且つ制御でき、電子の半導体膜への放射を制御し、電子を加熱して主要前表面の蓄積層に指向するような電界を形成するという本発明者による認識に基づいている。（放出領域を覆い隠さないで放出領域に電気的に接続された）前部電極により、半導体膜のバンド湾曲を制御し、又放出領域で表面電位を決定し、蓄積層の電子の数を制御し、放出領域から放出されない過分な電子を引き抜く。放出領域での表面電位を制御すること及び放出領域から放出されない過分な電子を引き抜くことにより、前部電極はこの装置のアノード電位の影響下において、主要表面で蓄積層の電子群を制御することができる。この電子蓄積層内の電子を、対抗して位置する注入電極から主要表面に到達したホットエレクトロンによって加熱することができ、励起の程度は表面からの放出には十分である。この励起の為にホットエレクトロンを十分に供給することは、注入電極から放出領域まで低度にドープした半導体膜間の空乏層を介して形成される電界により得られる。
前部電極を、電子蓄積層の縁部に直接接続されるように放出領域の周囲に電気的に接触させることができる。次にエミッタは、前部電極の電位を変化させることによりスイッチをオン及びオフにすることができる。もう１つの形態においては、前部電極を放出領域に横方向の接続を、前部電極と電子蓄積層との間の電気的な接続を管理するように、前部電極と放出領域との間の半導体膜上に形成された絶縁ゲートの形態とすることができる。この場合においては、次にエミッタは、前部電極への横方向の接続を開閉する為にこの中間のゲートの電位を変化させることにより、スイッチをオン及びオフとすることができる。この管理された接続構造は、薄膜トランジスタ（ＴＦＴ）に類似しており、半導体膜がシリコンの場合には電子エミッタを組み立てるのに、良好に完成されたシリコンの薄膜ＴＦＴ技術が使用できる。本発明により達成可能な電子放出効能は、以下に記載するように、良好に完成されたシリコン薄膜ＴＦＴ技術によりエミッタの組み立てに良好に適合する。
本発明によるで電子エミッタの構造は、アレイ中に一体に良好に適合する。このアレイは、基板上の２方向のマトリックスとして組織することができる。この場合には、複数の薄膜金属トラックをエミッタの注入電極を形成するように基板上の一つの方向に沿って延在させることができ、複数の導電トラックを、半導体膜の前部主要表面に沿って延在させ、エミッタの前部電極の接続を形成する１つの方向に対して横方向とすることができる。
本発明は、例えば水素を添加したアモルファス及び／又は微細結晶のシリコン或いはＳｉＣx、ＳｉＮy及びＳｉＣＯxＮyのシリコンの化合物材料のような薄膜シリコン材料の半導体膜を有する電子エミッタの組み立てに良好に適合する。シリコンを規定とした薄膜技術は良好に構築され、そのパラメータは産業界では良好に理解されている。シリコン自身は例えばクロムのような種々のしばしば使用される薄膜電子材料により良好な注入バリアを形成する為の、又、前部電極用のドープした部分を介して良好なオーム接点を形成する為の簡便なエネルギーバンドギャップを有する。従って、例えば前部電極は、放出領域の側の半導体膜の領域内及び／又は当該領域上でｎ型にドープされた半導体部分として簡単に形成することができる。シリコンを基礎とした薄膜技術は、バリア及び接点のバンドギャプ及び特性が例えばアモルファスの水素を添加したＳｉＣx、ＳｉＮy及びＳｉＣＯxＮyのような非化学量論的なシリコンを基礎とした化合物及び／又は合金の組成を制御することにより如何に適合されるかを理解するのに、構築されてきた。更に、このような薄膜シリコン材料は、電子親和力が低く、この為電子放出が起こりやすいということが判明した。
電子蓄積手段は、放出領域で半導体膜のｎ型にドープされた半導体部分を含むことができる。このような電子ドーピングは、シリコンのような半導体膜材料に簡単に制御することができる。適当に高いｎ型ドーピング濃度を、蓄積層内の電子引き抜き経路に沿って高い横方向の抵抗を回避するように使用することができる。更に及び／又は或いは又、電子装置のアノードでの順方向のバイアスは、例えば真空ギャップ間のアノードと対抗する膜の放出面領域で電子の蓄積を誘起する電子蓄積手段を形成する。
好適には、前部電極は、放出領域の周囲の少なくとも殆どに亘り延在し、これにより放出領域の表面電位のより良好な均一性を提供する。この態様は、電子蓄積層が適当に高いドーピングを含まない場合には、特に（全くではないが）有利である。
本発明のこれら及び他の態様、並びにそれらの利点を、添付図面により実施例によって、記載すべき本発明の実施例中で特に記載する。
図１は、本発明による電子装置の断面図を示したものであり、
図２は、図１の電子装置の電子エミッタの薄膜アレイの実施例の部分の平面図を示したものであり、
図３は、電子の放出用にバイアスをかけた場合の、図１及び図２のエミッタのエネルギーバンド図を示したものであり、
図４は、僅かに弱くバイアスをかけた場合即ち電子放出を発生しない場合の図３のエミッタによるエネルギーレベル図を示したものであり、
図５は、本発明にもよる改良された形態の薄膜電子エミッタの部分の断面図を示したものであり、
図６は、応力を負荷したＳｉ：Ｈ膜エミッタに印加した電圧Ｖａ（ボルト）を横軸に、種々の放出電流ｌｅ（μＡ）を縦軸に示したグラフである。
図７は、図６のエミッタの連続的な寿命試験中の動作時間ｔ（分）を横軸に、放出電流ｌｅの僅かなバリエーションを縦軸に示したグラフである。
図１乃至図５は全て、図式的に示してあるが、寸法通りには示していないことを理解すべきである。これらの図の部分の相対的な寸法及び比は誇張して示してあるか或いは図面中では明晰及び簡便を期すために寸法を縮小してある。異なる実施例中で一致する態様或いは同様な態様には同じ参照符号を通常は使用する。
図１及び図２は、例えばフラットパネルディスプレイのような本発明による電子デバイスの実施例を示したものである。このようなディスプレイは、真空１０５内で電子エミッタアレイ５０から離間したアノードプレート１００を含む。このアノードプレート１００を、電極層１０１と電子エミッタアレイ５０からの電子放出により活性化される蛍光体或いは他の電子発光材料１０２とを具える既知の形態とすることができる。例えば約１KVの高正電位を電極層１０１に印加し、エミッタアレイ５０に対してアノードプレート１００をバイアスする。アノードプレート１００とエミッタアレイ５０との間の真空ギャップ１０５は、例えば約５０μｍ（マイクロメータ）とすることができる。
エミッタアレイ５０は、本発明による特別な構造の薄膜電子エミッタ５１を具える。これらのエミッタ５１は、エミッタの前側に前側主要面１１を、エミッタの後側に後側主要面１２を有する半導体膜１０内に並んで形成する。半導体膜１０は、例えばガラス又は他の絶縁材料の基板５と少なくともその上側表面と隣接して存在する。
各エミッタ５１は、半導体膜１０の前側主要表面１１の平面区域１１ａの形態の電子放出区域と、後側主要表面１２で半導体膜１０によりポテンシャルバリアΦBを形成する注入電極１４と、平面放出領域１１ａの側に位置する前側電極１５とを具える。放出領域１１ａは前側電極１５とは離れているのでこれにより障害を受けることはない。この前側部電極１５は、例えば図１及び図２の実施例の放出領域１１ａの縁部に電極１５を直接電気的に接触させることにより放出領域１１ａに横方向に電気的に接続する。
半導体膜１０は十分に薄い厚さを有すると共に注入電極１４から放出区域１１ａにわたって低い不純物濃度（可能な場合には、不純物を添加しない）を有しているので、前側電極１５が注入電極１４に対して正に十分にバイアスされて注入電極１４から半導体膜１０に電子ｅの電流Ｉeが注入されると、動作中に注入電極１４から放出区域１１ａにわたる電界を形成する空乏層が形成される（図３参照）。この電界は電子ｅをホットな状態に励起し、これらの電子ｅを、前部主要表面１１の放出区域１１ａに向けて移動させる。前電極１５と注入電極１４との間の正のバイアスＶ15は、低い正の電位（例えば約１０或いは２０ボルトまでの）を前電極１５に印加し注入電極１４を接地することにより達成することができる。前側電極１５の電位は、デバイスの動作中に電子ｅを放出区域１１ａからアノードプレート１００に向けて放出する放出区域１１ａの表面電位を決定する。このようにして、前部電極１５は、放出領域１１ａにおける半導体膜１０の電子蓄積層Ｎｅの大きさを制御し、又放出領域１１ａから放出されない過剰な電子を抜き取るように作用する。
好適には、半導体膜１０は障壁薄膜シリコン材料とする。この高さ及び接触抵抗が各注入電極１４及び各前部電極１５に対して正確に規定することができる。特別な実施例においては、膜１０は水素が添加されたアモルファスシリコンとすることができ、例えば薄膜シリコン技術に使用するような既知の化学気相堆積（ＣＶＤ）により蓄積することができる。或いは又、膜１０は、例えば水素添加されたアモルファスＳｉＣx、ＳｉＮy、ＳｉＯxＮyのような非化学量論的なシリコンリッチなシリコン化合物或いは合金とすることができる。膜１０は、約０．１μｍ或いはより厚い０．５μｍの厚さに蓄積することができる。放出電極１４と前部電極１５との間に必要な動作電圧は、膜厚が増大するに従って増大する。
放出電極１４は、通常「クロム」から形成することができる。クロムはドープされていないＣＶＤアモルファスシリコンと約０．８５ｅＶの障壁ΦBを形成し、アモルファスの非化学量論的なシリコンの化合物或いは合金とはよりもっと高いバリアを形成する。膜１０のシリコン材料は、オーム接点が前部電極１５により形成される部分を除いては、殆ど不純物が添加されていない。前部電極１５を、ヒ素或いはリンを高濃度に添加したｎ型の半導体領域として最も簡便に形成する。このドーピング濃度は、例えばイオン注入により放出領域１１ａの外側のシリコン膜１０の領域に導入することができる。或いは又、前部電極１５用に不純物が添加された半導体部分を、放出領域１１ａの外側の膜１０の領域に蓄積することができる。不純物が添加された表面電極１５は放出区域１１ａの全周囲に亘って延在することができる。アレイ５０のエミッタ５１の不純物を添加した表面電極１５への接続は、（例えばモリブデンのような金属の）導電性トラック２５により形成することができ、この導電性トラックは例えば半導体膜１０の領域の絶縁膜２０（例えば非化学量論的な絶縁窒化シリコンの）窓２１で電極１５と接触する。膜１０の放出領域１１ａには絶縁膜２０が存在しないので、これらの領域１１ａから電子放射を抑制することはない。トラック２５は絶縁膜２０上に亘って延在する。
図１及び図２に記載した特別な実施例では、電子エミッタ５１のアレイ５０は、基板５上の２次元マトリックスとして構成される。複数の薄膜金属トラック１４は、エミッタ５１の注入電極１４を形成するように基板５の一方向に沿って延在する。別の複数の導電トラック２５は、半導体膜１０の前主要表面１１に沿って前記一方向と直交するように延在し、エミッタ５１の前部電極１５と接続を形成する。この注入電極１４を形成するトラックは、代表的には約１００μｍの幅を有し、マトリックスの列導体を形成する。この放出領域１１ａは代表的には約６０μｍ乃至８０μｍの幅方向の寸法を有することができる。前部電極１５との接続部２５を形成するトラックは、例えば１０μｍ乃至２０μｍの間の幅を有し得る行導体としてマトリックスを横切るように延在する。好適には、これらトラック２５の部分（例えば、行電極よりも狭い幅を有する）は、全周囲に亘る環状窓２１内か或いは局部的な窓を介して絶縁膜２０内の前部電極１５と接触して放出領域５１のほぼ全周に亘り延在する。一体として、図２は４つの局部的な窓２１を示しており、この窓は図２の放出領域１１ａの各々４つの側にある。図１に示した特別な実施例では、半導体膜１０を、別個のアイランド部に分割する。各アイランド部には単一のエミッタ５１或いはエミッタ５１の列を具える。しかしながら、十分に厚い絶縁膜２０をエミッタ５１間に形成する場合には、アレイ５０を連続的な膜１０により形成することができる。
エミッタ５１のアレイ５０の動作を、図３及び図４により説明する。図３は、個々のエミッタ５１がオンの状態であり、これらエミッタが前部主要表面１１の放出領域１１ａから電子ｅを放出している場合を示したものである。図４は、個々のエミッタがオフ状態であり、放出領域１１ａから電子ｅが放出されない場合を示したものである。図３と図４との間の動作上の差異は、注入電極１４と比較した前部電極１５の電位の差により決定される。十分に大きな電界が注入電極１４と前部電極１５との間に形成され、膜１０の不純物が添加されていない区域（注入電極１４と放出領域１１ａとの間の）が空乏化され障壁ΦBを超えるまで、注入電極１４と半導体膜１０のとの間に存在するバリアΦBにより、膜１０への電子の電流Ｊｅの注入が阻止される。この電界は図３の電圧Ｖ15を前側電極１５へ印加し注入電極１４を例えば接地電位に維持することにより発生する。電圧Ｖ15はエミッタ５１に入力したデータにより変化する。従って、Ｖ15は、正の電位レベルの変化として表わされるデータ信号成分（即ちディスプレイの場合にはビデオ信号）を構成する。特有な実施においては、電圧Ｖ15は、１５ボルトから２０ボルトの範囲内とすることができ、１５ボルトは最小データレベル（即ちディスプレイ中のブラックレベル）に対応し、２０ボルトは最大データレベルに対応する。最小データレベル電圧Ｖ15は膜１０を空乏化し電子がバリアΦBを超えるのには十分ではない。
図４は、Ｖ15が電子ｅの電流Ｊｅを空乏化された膜１０に注入するのに十分な最小レベルより高いこと場合を示したものである。電極１４から注入された電子ｅは、この電子が膜１０の空乏化された領域を通過して達するまで加熱され、放出区域１１ａにおいてこれらの電子ｅの一部は領域１１ａから放出されるべき十分なエネルギーを有する。しかしながら、注入電極１４から注入されたホットエレクトロンの大部分は、前部主要表面１１に直接に放出されるのに十分なエネルギーを持っていない。アノードプレート１００の高い正の電位が、この電子の蓄積の形成を補助している。電子の蓄積は放出領域１１ａの付近で生じる。その結果表面１１ａに生じた電子反転層は、図３においてＮｅとして示す。又、表面１１ａでの電子の蓄積及び表面１１ａからの電子の放出の開始は、半導体フィルム１０のリーク経路に影響されることもあり得る。このようなリーク経路のメカニズムの１つは、文献「Current-Induce Defect Conductivity in Hydrogenated Silicon-Rich Amorphous Silicon Nitride」by Shannon et al,Philosophical Magazine Letters 1995,Vol72,No5,pp323-329においてシリコン材料膜に開示されているような欠陥バンド導通(defect band conduction)を介して形成される。膜１０にこれらのリーク経路を作ることにより、必要とされるよりも低い電界で表面領域１１ａに電子を蓄積することができる。
前部電極１５によって放出領域１１ａでの表面の電位を決定するので、前部電極１５の電位Ｖ15は、電子層Ｎｅ比率及び制御を決定するに当たって大いに影響を与える。電子層Ｎｅの個々の電子はそれ自身に放出されるのに十分なエネルギーを有していないが、これらの電子は、注入電極１４から注入され表面区域１１ａの蓄積層の電位井戸にトラップされたホットエレクトロンからのエネルギー喪失により放出されるのに十分に高いエネルギー状態に加熱することができる。その結果生ずる放出メカニズムは、上述のとおり引用したApplied Physics Letters paperの参照符号１７の絶縁体についてBayliss及びLathamにより提案されたホットエレクトロンモデルに幾分類似している。このBayliss及びLathamモデルは、大面積の高電圧電極についての金属−絶縁体の微細構造から放出される電界を誘電ホットエレクトロンの分析により得られている。この絶縁体の微細構造は、アモルファス粒子か或いは金属カソード表面上の含有物であって、いかなる意図的に組み立てられた構造でもなかった。本発明は、数個の重要な差異があり、即ち半導体膜１０が、注入電極と放出区域１１ａとの間が空乏化される厚さ及び不純物濃度（又は不純物が殆ど添加されていない）を有していること、及び前部電極１５が半導体膜１０の前側主要面と電気的に接触して放出領域１１ａの表面電位を決定し、これにより電子蓄積層Ｎｅの大きさを制御し且つこの放出領域１１ａから放出されない過剰な電子を引き抜いていることである。本発明の前部電極１５は、放出領域１１ａを注入電極１４に対して十分に正の電位にバイアスする手段を形成し、エミッタの動作中にデータ信号に対してバリアΦBを超えて電子ｅを半導体膜１０に注入することを制御することができる。更には前部電極１５によって、図４に示すようにエミッタ５１をオフにすることができる。
図１及び図２のエミッタアレイ５０は、２次元のマトリックスであり、このマトリックスは、個々の平行な注入電極トラック１４に対応する列と、前部電極１５の個々の平行な導電体２５に対応する行とを有する。特定のエミッタ５１を個別に切り離す必要のある２つの場合がある。第１の場合では、特定のエミッタ５１がアドレスされた行及びデータ信号が供給される列内ににあり、この特定なエミッタ５１に供給された信号Ｖ15が最小データレベルであり、このレベルは膜１０を空乏化し注入電極１４の電子を障壁ΦBを超えるように加熱するには不十分なものである。この特定のエミッタ５１のアドレスされた行のこの特定なエミッタ５１の注入電極１４は、エミッタをオンにする場合と同じ電位、例えば接地電位である。第２の場合では、特定なエミッタが、データ信号が供給される列でアドレスされていない行にある。この場合には、（例えば約１０ボルトの）正の電圧は注入電極１４に印加することができ、注入電極１４と前部電極１５との間の電位差がこのエミッタ区域の膜１０を空乏化するのには不十分となり、又バリアΦBを圧倒する注入電極１４内で十分に電子を加熱するには不十分となることが確実となる。
従って、例えばアドレスされていない行の注入電極１４は前部電極１５に印加された最小の正の電位よりも低い正の電位に維持することができるが、アドレスされた行の注入電極１４は、例えば接地電位で維持することができる。この場合は、図４に示してあり、この場合には前部電極１５と各エミッタ５１の注入電極１４との間の電位差が動作最小値よりも低い。この場合には、注入電極１４と前部電極１５との間の領域内の半導体膜１０が空乏化されず、バリアΦBにより電子が注入電極１４から半導体膜１０にまで注入することが防止される。それ故に、このエミッタ５１の領域１１ａからの放出は発生しない。従って、エミッタ５１は前部電極１５と注入電極１４とに印加された電圧をスイッチングすることによりオン及びオフにスイッチできる。
放出領域１１ａから電子を放出することを更に簡単にする為には、ｎ型の表面ドーピング濃度を、電子の蓄積層Ｎｅが発生する領域でドープされていない水素添加されたアモルファスのシリコン材料に有利に含ませることができる。放出領域１１ａでのこの表面ドーピングは、前部電極１５に対する蓄積層Ｎｅの大きさを調節するように作用し、従って表面１１で電子の閾値を調整するように作用する。例えばヒ素イオンか或いはアンチモンイオンの低エネルギイオン注入による既知の薄膜シリコン技術を使用することにより、このような電子閾値の制御が、簡単に得られた。
多くの改良及び変形が本発明により可能である。従って、例えば半導体膜１０は、均一な組成である必要はない。後側表面１２では、膜１０は、注入電極１４と共に、より高いバリアΦBを形成するように非化学量論的なシリコンリッチなシリコン化合物材料（例えばＳｉＮY）とすることができる。この膜１０の組成を、後方表面１２の水素を添加したアモルファスのＳｉＮyから前方表面の水素を添加したアモルファスのＳｉまで変化させることができる。良好なオーム接点を、前部電極１５とこのシリコン表面１１との間に形成することができる。膜１０の厚さ方向の組成の変化は、既知の化学気相堆積技術を使用して膜１０を蓄積する際のガスの組成を変化させることにより達成することができる。
図５は、改良したエミッタ５１を示したものであり、このエミッタにおいては、更なる電極接続体Ｇを設け、前部電極１５と放出領域１１ａとの間の絶縁ゲートを形成する。ｎ型の表面ドーピング２７が、放出用の電子閾値を調節するように、領域１１ａに含まれている。前部表面１１での配置構成は、薄膜電界効果トランジスタ（ＴＦＴ）構造に類似しており、この構造では、より薄い絶縁膜２８がゲート電極Ｇの下側のゲート誘電体を形成する。不純物がドープされている表面電極１５及び放出領域１１ａの表面ドーピング２７は、このＴＦＴ構造のソース及びドレインとして作用する。この場合には、前部電極１５を、電子放出用の一定の正の電位に接続することができる。後方表面１２では、注入電極１４の領域が、放出領域１１ａの下方にある（即ち対抗する）領域に制限され、即ち注入電極１４が前部電極１５の下方に或いは絶縁されたゲート構造Ｇ２８の下方に延在することはない。好適なゲート電位をゲート電極Ｇに印加することにより、導通チャネル２９を前部電極１５と放出領域１１ａとの間の膜１０の領域に形成することができる。このようにして、放出領域１１ａの表面電位の設定を規定することができる。それ故に、ゲートＧの電位は、空乏相が注入電極１４からパンチスルーする放射区域１１ａを決定することができ、つまりいずれのエミッタ５１がターンオン又はオフするかを決定することができる。又更に、ゲートＧは、放出領域１１ａから放出されない電子が前部電極１５から引き抜かれるのを規定するように作用する。図５のエミッタのアレイの場合には、ゲートＧを列トラックに接続し、このトラックに対して変化するデータ入力を供給する。誘起した導通チャネル２９と放出領域１１ａでの電子蓄積層Ｎｅとの間の良好に規定された縁部接続を形成する為には、局部的にｎ型にドープした部分２９ａは、ドープした表面電極１５を形成する工程と同一のドーピング工程でこれら領域１１ａと２９との間に形成することができる。或いは又、適度に高いドーピング濃度２７は、全放出領域１１ａに形成することができる。
図６及び図７は、２５０℃、２５ｎｍ／ｍｉｎの成長速度でＳｉＨ4及びＨ2の供給ガスを用いる標準のＰＥＣＯＤ（プラズマエンハンスド化学気相堆積）により蓄積した水素添加されたアモルファスシリコン（ａ−Ｓｉ：Ｈ）を用いて本発明者により得られた放出電流を示す。その結果生じた膜はほぼ１０原子パーセントの水素を含んでいた。不純物を添加しなかったが、膜は１０16ｃｍ-3のオーダの中間のギャップ欠陥状態密度を有する僅かにｎ型であった。５０ｎｍ（ナノメータ）の厚いＣｒ注入電極１４上に１００ｎｍの厚さに蓄積した膜１０は、平滑であり、ＡＭＬＣＤｓ（アクティブマトリックス液晶ディスプレイ）のスイッチングＴＦＴｓを生産するために用いたデバイス品質と同程度のデバイス品質であった。
電子放射測定は５０μｍの固定されたアノードエミッタギャップ１０５を有する平行なプレート形態で行った。ガラスプレートをコートしたＩＴＯ（酸化すずインジウム）の形状の簡単なアノードプレート１００を、これらの測定に使用した。このギャップ１０５は、薄膜エミッタとプレート１００との間のＰＴＦＥ及びガラスファイバスペーサにより維持した。全電界放射測定を、３×１０-6ｍｂａｒかそれより良好な真空で行い、エミッタを測定の各サイクルの後の反転リーク電流について調べた。反転リーク電流は使用した測定システムの１×１０-9Ａの最小検出可能な制限を下回った。図６及び図７にプロットされた放出電流ｌｅの各測定値は、読み取りの間に２秒の一定の遅れ期間により、固定バイアスで個々に測定を１０回したものの平均である。このバイアス電圧を６０秒の遅れの後に次の値にゆっくりと上昇させた。
本発明者は、ａＳｉ：Ｈ膜に応力を加えることにより、電子ｅの放出に必要な電圧をほぼ１／２に低下させることができることを見い出している。。応力の負荷は延長された期間に亘ってａ−Ｓｉ：Ｈ膜に高電界を印加することにより達成される。応力を負荷する前には、ＳＥＭ（走査電子顕微鏡）によってａ−Ｓｉ：Ｈ膜には認識可能な特徴或いは構造はなかった。応力を負荷した後には、５００ｎｍよりも寸法が小さく縁部が尖っていないという僅かな特徴がＳＥＭにより観察された。応力を加えられた膜に対する結果が図６及び図７で与えられる。
更に図６の測定結果は、最終的な装置に使用する前に製造において応力を負荷したａ−Ｓｉ：Ｈ膜を調製することが有利であることを示している。調整は、応力が加えられたａ−Ｓｉ：Ｈエミッタを用いてなくとも４つの前もって放出動作の処理を行なうことにより達成される。図６に示した印加されたアノード電圧Ｖａに対する電流ｌｅが放出される結果、異なるプロット（１は塗りつぶした正方形の点、２は菱形の点、３は三角の点、４は塗りつぶしていない正方形の点）付近に記載された１乃至４の数は、放出の流れを示しており、この流れでは、この測定結果が得られた。従って、図６は、これらａ−Ｓｉ：Ｈのエミッタの調整が平面のａ−Ｓｉ：Ｈ放出領域から安定して且つ再現可能な放出を行なう為に必要であることを示している。一旦エミッタが調整されると、放出は、放出が測定４に沿って行なわれる同一の下側限界値で安定に維持される。続いてこの調整されたエミッタで繰り返し測定すると、同一の結果が得られた。又、測定１ではおおきなヒステリシスが観察され、このヒステリシスは続いて測定したサイクル２乃至４では減少した。
図７は、このような代表的な（応力を負荷した及び条件設定した）ａ−Ｓｉ：Ｈエミッタの１個に対する寿命試験の測定結果を示したものであり、これらのエミッタは１乃至２５時間（１５００分）に亘って連続的に動作させた。（反転リークのない）連続的な放出電流ｌｅがこの２５時間に亘って得られた。この実験は、２５時間後に終了し、この２５時間の実験は、２０ｍｓｅｃのフレーム時間を有するアドレスされた画像のマトリックスラインを有するビデオディスプレイデバイスで２５０００時間に亘りエミッタを動作したのと同一視することができる。
図１乃至５により記載された実施例において、注入バリアは、金属電極膜１４と半導体膜１０との間の金属−半導体ヘテロ接合により形成された。しかしながら、注入電極１４は、他の方法によっても形成することができ、特にはエミッタ５１について確立されたシリコン技術を使用して形成することができる。従って、半導体膜１０を薄膜シリコン材料とし、注入電極１４は表面１２付近の膜１０のバルクにより逆バイアスされるｐ−ｎ接合を形成するドープされた領域として形成することができる。
本発明は、シリコンをベースとした薄膜技術の使用に特に有利に且つ良好に適合するが、本発明による電子エミッタ構造は、例えば上述で引用したApplied Physics Letter paperに記載したようなアモルファスカーボン、或いは多結晶のダイアモンド、或いは窒化ガリウムのようなアモルファスのIII−Ｖ族の半導体材料のような、他の材料の半導体膜１０により形成することができる。注入電極１４のアモルファスカーボンに良好なバリアΦBを形成することはより困難であるが、前部電極１５に対して良好なオーム接点を形成することは容易である。前部電極１５に対して多結晶体のダイアモンドに良好なオーム接点を形成することはもっと困難である。それ故に、シリコンを基板とした技術は、目下のところ、特に完成されたＴＦＴシリコン技術を使用することができるようなこれらの他の半導体材料技術に好適である。
図１は、実施例により、エミッタアレイ５０とアノードプレート１００との間の真空ギャップを有する通常のディスプレイアノード配置を示したものである。しかしながら、ディスプレイは、エミッタアレイ５０に電子発光材料１０２を蓄積させることによって及びこの電子発光材料１０２にアノード電極層１０１を蓄積させることにより形成することができる。薄膜エミッタアレイ５０を上述のように組み込むことにより、アノードは含むが真空ギャップ１０５は含まないディスプレイは、本発明により形成することができる。又本発明による薄膜エミッタアレイ５０は、例えばマイクロ波或いはIEEE Electron Device Letter paperに記載されたような他の高周波数真空装置のような他のタイプの電子装置にも使用することができる。
この開示を読むことにより、他の改良及び変形が当業者には明らかである。このような変更及び改良は、本技術分野において既知であるかここに既に開示した態様の代わりに或いはこの態様に加えて使用可能な態様と同等か他の態様を含み得る。請求項は、この用途において特にこれらの態様を組み合わせるように纏めてあるが、この用途の開示の見地が、いかなる及び全ての新規な態様或いはここで明白に或いは暗黙に開示したこれらの態様のいかなる新規な組み合わせと、各態様がいかなるクレームにも目下のところ請求されているのと同じ発明に関係があろうと無かろうと、及び各態様が本発明でするのと同じいかなる技術問題或いは全ての技術問題をもを軽減しようがしまいがこれらの態様の一般化をも含む、ということを理解すべきである。これにより、出願者は、新規な請求項を本発明の出願を実行する間のこのような態様及び／又はこのような態様の組み合わせ、或いはそこから更に生じるいかなる出願の態様及びこのような態様の組み合わせにより纏めることができるという見解が得られる。
Claims (10)
- 半導体膜を具える薄膜電子エミッタを含み、このエミッタはエミッタの動作中にホットエレクトロンが放出される半導体膜の主要前面の平坦な放出表面領域と、電子を半導体膜に注入する半導体膜の主要後面の注入電極と、前記放出表面領域の外側に位置し、前記放出表面領域の表面電位を決定する為に前記放出表面領域の外側に電気的に接続され、前記放出表面領域における電子の蓄積の大きさを制御すると共に放出されない過剰な電子を前記放出表面領域から引き抜く為の前部電極とを有し、それによって前記注入電極と前記主要前面の前部電極との間に所定の電位差を与えることに応じて半導体膜の前記放出表面領域に電子の蓄積層が形成され、前記放出表面領域は前部電極から開放されており、前記放出表面領域がエミッタの動作中に注入電極から半導体膜に電子を注入する為の注入電極に対して十分に正に前記前部電極によってバイアスされる場合に、前記半導体膜が前記注入電極から前記電子蓄積層まで空乏層を支持するような厚さを有し、前記空乏層が前記注入電極から前記放出表面領域までの電界を形成し、この電界中により電子が加熱されて前記放出表面領域に向かって移動する電子装置。
- 前記薄膜電子エミッタのアレイが半導体膜中に並んで形成されていることを特徴とする請求項１に記載の電子装置。
- 前記薄膜電子エミッタのアレイが基板上に２次元のマトリックスとして構成され、複数の薄膜金属トラックがエミッタの前記注入電極を形成するように基板上の一方向に沿って延在し、複数の導電性トラックが半導体膜の前記主要前面に沿って前記１方向に対して直交するように延在してエミッタの前記前部電極に対して接続を形成することを特徴とする請求項２に記載の電子装置。
- 前記主要前面の導電トラックが前部電極を構成し、これらトラックを各エミッタの電子蓄積層を形成する放出表面領域の周囲に接続したことを特徴とする請求項３に記載の電子装置。
- 前記薄膜電子エミッタの前部電極の接続は、前部電極と放出表面領域との間の半導体膜上の絶縁膜の上に積層され、所定の電圧が印加されることで導電チャネルを形成するためのゲート電極を含む、ことを特徴とする請求項３に記載の電子装置。
- 前部電極が放出表面領域の全周囲に亘って延在することを特徴とする請求項１乃至５のうちのいずれか１項に記載の電子装置。
- 前記半導体膜を、ＳｉＣ x 、ＳｉＮ y 、ＳｉＯ x Ｎ y 及びＳｉのグループのうちのいずれか１つからなるシリコン材料であって、かつ水素添加されたアモルファス状態及び／又は微細結晶状態のものとすることを特徴とする請求項１乃至６のうちのいずれか１項に記載の電子装置。
- 前記シリコン材料は、少なくとも前記注入電極と前記放出表面領域の電子蓄積層が生じる部分との間では、実質的にドープされていないことを特徴とする請求項７に記載の電子装置。
- 前記放出表面領域の表面での電子閾値を調整するために、前記放出表面領域の電子蓄積層が生じる部分に、ｎタイプのドーピング濃度にドープされた領域が含まれることを特徴とする請求項８に記載の電子装置。
- 前記薄膜電子エミッタと、前記薄膜電子エミッタからの電子放出により励起するように配置された電子発光層と、前記電子発光層上に積層されたアノード電極層とを含むディスプレイの形態であることを特徴とする請求項１乃至９のうちのいずれか１項に記載の電子装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9616265.6 | 1996-08-02 | ||
| GBGB9616265.6A GB9616265D0 (en) | 1996-08-02 | 1996-08-02 | Electron devices |
| PCT/IB1997/000938 WO1998006135A2 (en) | 1996-08-02 | 1997-07-28 | Electron devices comprising a thin-film electron emitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11513186A JPH11513186A (ja) | 1999-11-09 |
| JP4014010B2 true JP4014010B2 (ja) | 2007-11-28 |
Family
ID=10797922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50775698A Expired - Fee Related JP4014010B2 (ja) | 1996-08-02 | 1997-07-28 | 薄膜電子エミッタを具える電子装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6046542A (ja) |
| EP (1) | EP0858673B1 (ja) |
| JP (1) | JP4014010B2 (ja) |
| DE (1) | DE69716228T2 (ja) |
| GB (1) | GB9616265D0 (ja) |
| WO (1) | WO1998006135A2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351254B2 (en) * | 1998-07-06 | 2002-02-26 | The Regents Of The University Of California | Junction-based field emission structure for field emission display |
| FR2793602B1 (fr) * | 1999-05-12 | 2001-08-03 | Univ Claude Bernard Lyon | Procede et dispositif pour extraire des electrons dans le vide et cathodes d'emission pour un tel dispositif |
| JP3863325B2 (ja) * | 1999-09-10 | 2006-12-27 | 株式会社日立製作所 | 画像表示装置 |
| EP1274111B1 (en) * | 2001-07-06 | 2005-09-07 | ICT, Integrated Circuit Testing GmbH | Electron emission device |
| US6806630B2 (en) * | 2002-01-09 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | Electron emitter device for data storage applications and method of manufacture |
| WO2003075363A1 (en) * | 2002-03-06 | 2003-09-12 | Sharp Kabushiki Kaisha | Photoelectric converting device and its production method |
| JP6192081B2 (ja) * | 2013-09-30 | 2017-09-06 | エルジー ディスプレイ カンパニー リミテッド | 有機発光素子の製造方法 |
| KR20150037708A (ko) * | 2013-09-30 | 2015-04-08 | 주식회사 엘지화학 | 유기 발광 소자 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL184589C (nl) * | 1979-07-13 | 1989-09-01 | Philips Nv | Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting. |
| GB2109159B (en) * | 1981-11-06 | 1985-05-30 | Philips Electronic Associated | Semiconductor electron source for display tubes and other equipment |
| WO1989009479A1 (fr) * | 1988-03-25 | 1989-10-05 | Thomson-Csf | Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs |
| DE69223707T2 (de) * | 1991-09-13 | 1998-05-20 | Canon Kk | Halbleiter-Elektronenemittierende Einrichtung |
| JP2625349B2 (ja) * | 1993-06-17 | 1997-07-02 | 日本電気株式会社 | 薄膜冷陰極 |
| GB9313841D0 (en) * | 1993-07-05 | 1993-08-18 | Philips Electronics Uk Ltd | An electro-optic device |
| US5541478A (en) * | 1994-03-04 | 1996-07-30 | General Motors Corporation | Active matrix vacuum fluorescent display using pixel isolation |
| JP3254885B2 (ja) * | 1994-03-22 | 2002-02-12 | 双葉電子工業株式会社 | 抵抗体の製造方法 |
-
1996
- 1996-08-02 GB GBGB9616265.6A patent/GB9616265D0/en active Pending
-
1997
- 1997-07-28 JP JP50775698A patent/JP4014010B2/ja not_active Expired - Fee Related
- 1997-07-28 WO PCT/IB1997/000938 patent/WO1998006135A2/en active IP Right Grant
- 1997-07-28 DE DE69716228T patent/DE69716228T2/de not_active Expired - Fee Related
- 1997-07-28 EP EP97930707A patent/EP0858673B1/en not_active Expired - Lifetime
- 1997-08-01 US US08/904,389 patent/US6046542A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69716228D1 (de) | 2002-11-14 |
| DE69716228T2 (de) | 2003-09-11 |
| EP0858673A2 (en) | 1998-08-19 |
| US6046542A (en) | 2000-04-04 |
| WO1998006135A2 (en) | 1998-02-12 |
| WO1998006135A3 (en) | 1998-03-19 |
| EP0858673B1 (en) | 2002-10-09 |
| JPH11513186A (ja) | 1999-11-09 |
| GB9616265D0 (en) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Powell | The physics of amorphous-silicon thin-film transistors | |
| US6211533B1 (en) | Solid state imager including TFTs with variably doped contact layer system for reducing TFT leakage current and increasing mobility | |
| US5908699A (en) | Cold cathode electron emitter and display structure | |
| US6031250A (en) | Integrated circuit devices and methods employing amorphous silicon carbide resistor materials | |
| WO1997023002A9 (en) | Integrated circuit devices and methods employing amorphous silicon carbide resistor materials | |
| Ralph et al. | A new filamentary model for voltage formed amorphous oxide films | |
| JP4014010B2 (ja) | 薄膜電子エミッタを具える電子装置 | |
| Silva et al. | Modeling of the electron field emission process in polycrystalline diamond and diamond-like carbon thin films | |
| US4686553A (en) | Low capacitance amorphous silicon field effect transistor structure | |
| US6432732B1 (en) | Method and structure for limiting emission current in field emission devices | |
| US7755270B2 (en) | Cathode structure with nanotubes for emissive screen | |
| US5719406A (en) | Field emission device having a charge bleed-off barrier | |
| US5857882A (en) | Processing of materials for uniform field emission | |
| US6577058B2 (en) | Injection cold emitter with negative electron affinity based on wide-gap semiconductor structure with controlling base | |
| EP0211367B1 (en) | Doping for low capacitance amorphous silicon field effect transistor | |
| US6956333B2 (en) | Hot electron emission array for e-beam photolithography and display screens | |
| US5773920A (en) | Graded electron affinity semiconductor field emitter | |
| EP1062676B1 (en) | Field emission cathode and field emission display | |
| EP0053013B1 (en) | Non-volatile semiconductor memory device | |
| US6847045B2 (en) | High-current avalanche-tunneling and injection-tunneling semiconductor-dielectric-metal stable cold emitter, which emulates the negative electron affinity mechanism of emission | |
| Carey et al. | Field emission from amorphous semiconductors | |
| Binh et al. | Solid-state field-controlled emitters: a thin-film technology solution for industrial cathodes | |
| WO1994014153A1 (fr) | Ecran plat a micropointes protegees individuellement par dipole | |
| Negishi et al. | Characterization of an advanced high-efficiency electron emission device | |
| JP3387011B2 (ja) | 電子放出素子及びそれを利用した電界放出型ディスプレイ装置、並びにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20040728 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060613 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |