JP3999170B2 - Semiconductor chip pickup method and pickup device - Google Patents
Semiconductor chip pickup method and pickup device Download PDFInfo
- Publication number
- JP3999170B2 JP3999170B2 JP2003193751A JP2003193751A JP3999170B2 JP 3999170 B2 JP3999170 B2 JP 3999170B2 JP 2003193751 A JP2003193751 A JP 2003193751A JP 2003193751 A JP2003193751 A JP 2003193751A JP 3999170 B2 JP3999170 B2 JP 3999170B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wafer
- height
- collet
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、LED、トランジスタチップ、フォトトランジスタチップ、トライアックチップ、フォトトライアックチップ、OPICチップ、ICチップ等の半導体チップをウエハ上からピックアップするための半導体チップのピックアップ方法及びピックアップ装置に関する。
【0002】
【従来の技術】
一般に、ウエハ上の半導体チップをダイボンドする手順は、まず半導体チップをコレットにより吸引してウエハ上からピックアップし、コレットをリードフレームのヘッダーへと移動させ、半導体チップをコレットから解放してヘッダーに載せ、半導体チップをヘッダー上にダイボンドするというものである。
【0003】
ウエハ上には、多数の半導体チップが存在するため、各半導体チップ毎に、その様な手順が繰り返される。このとき、コレットを用いて、ウエハ上の各半導体チップを逐次ピックアップすることができる様に、ウエハの搭載ステージをXY方向に移動させて、各半導体チップを順次認識しつつ、コレットを各半導体チップ上方に逐次位置決めする。例えば、図7に示す様にウエハ101の搭載ステージをX方向に移動させ、搭載ステージが移動範囲X1の両端のいずれかに達すると、搭載ステージをY方向に僅かに移動させてから、搭載ステージをX方向に移動させることを繰り返し、これにより各半導体チップ102を経路A1に沿って順次認識する。そして、ウエハ101上の各半導体チップ102を順次認識しつつ、コレットを各半導体チップ102上方に逐次位置決めする。このとき、半導体チップ102の位置及び角度等のずれが認識された場合は、ウエハ101の搭載ステージの軸の位置及び回転角度の微調整を行なって、半導体チップ102の位置及び角度等を修正する。更に、コレットにより半導体チップ102をピックアップし、コレットを移動させて、半導体チップ102をコレットから解放してダイボンドする。
【0004】
各半導体チップ102の認識は、ウエハ101上に形成されるべき各半導体チップ102の一部が欠落していることが多いためであり、欠落したものを含む全ての各半導体チップ102毎に、半導体チップ102が撮影され、半導体チップ102の画像に基づいて、半導体チップ102の有無、位置、及び角度等が認識される。
【0005】
ところが、搭載ステージを移動範囲X1で往復移動させる場合は、半導体チップ102が存在しないウエハ101の外側領域でも、半導体チップ102を認識し続けることになり、時間のロスが長くなる。
【0006】
このため、例えば図8(a)に示す様に連続して4個の半導体チップ102が存在しないことが認識されると、搭載ステージをY方向に僅かに移動させて、次の行の各半導体チップ102に沿ってX方向に搭載ステージを移動させ、これにより各半導体チップ102を経路A2に沿って順次認識して、半導体チップ102が存在しない領域を認識し続ける時間を短くするという方法がある。しかしながら、この認識のための時間を短縮する余地は、十分に残されている。
【0007】
一方、メーカ間では、良品と不良品の半導体チップが混在して搭載されたウエハを受け渡す場合と、良品の半導体チップのみが搭載されたウエハを受け渡す場合とがある。
【0008】
良品と不良品の半導体チップが混在して搭載されたウエハを受け渡す場合は、不良品の半導体チップに印を付けることが多く、例えばバッドマークと称される印が不良品の半導体チップ上面に塗布されて、不良品の半導体チップがマスキングされ、目視による不良品の確認、及び半導体チップの画像に基づく不良品の認識が可能にされている。良品の半導体チップの2値化画像と、バッドマークによりマスキングされた不良品の半導体チップの2値化画像を比較すると、良品の2値化画像の方が不良品の2値化画像よりも明るいので、良品と不良品を認識して、不良品のピックアップ並びにダイボンドを避けることができる。
【0009】
また、良品の半導体チップのみが搭載されたウエハを受け渡す場合は、不良品の半導体チップの全てが予め取り除かれているため、ウエハ上の全ての半導体チップ毎に、良品の半導体チップが撮影されて認識される。
【0010】
ここで、不良品の半導体チップが予め取り除かれるのは、ウエハを納品する側のメーカが半導体チップの納入数量を明確化して管理し易くするためであり、またウエハを購入する側のメーカが不良品の半導体チップを認識することができないこともあり得るためである。
【0011】
ただし、良品の各半導体チップをウエハからピックアップして改めて並べ直すと、コストの上昇を伴う。このため、不良品の半導体チップを予め取り除いたとしても、半導体チップの欠落領域が良品の各半導体チップ間に散在するウエハをそのまま納品することが多い。
【0012】
従って、その様なウエハからの半導体チップのピックアップ並びにダイボンドを必然的に行なわねばならず、先に述べた様な半導体チップの認識に伴う時間のロスを避けることができない。
【0013】
更には、コレットによる半導体チップの吸引を確実に行なうためには、コレットを半導体チップから僅かに離して位置決めする必用があり、このためにコレットの高さ調整を行なわなければならない。通常は、ウエハ上の代表半導体チップに合わせて、コレットの高さを調整している。
【0014】
しかしながら、代表半導体チップの高さが他の各半導体チップと比較して高ければ、コレットと他の各半導体チップが離間する傾向にあり、コレットによる吸着が確実に行なえなくなる。また逆に、代表半導体チップの高さが他の各半導体チップと比較して低ければ、コレットと他の各半導体チップが接近する傾向にあり、コレットが半導体チップに接触して、半導体チップの割れが発生することがある。
【0015】
【発明が解決しようとする課題】
ところで、近年の半導体チップに対する低価格化の要求を満たすには、単位時間当たりの半導体チップの生産個数を増加させる必用があり、このために生産ラインの拡大と高速化が図られている。これに伴って、半導体チップ1個当たりの生産時間が極めて短くなって来ており、僅かな時間のロスであっても、半導体チップ1個当たりの生産時間に対する該ロス時間の比率が高くなって、半導体チップのコストに大きく影響する。
【0016】
従って、先に述べた様にウエハ上に形成されるべき各半導体チップ毎に、半導体チップを撮影し、半導体チップの画像に基づいて、半導体チップを認識するという手順では、欠落している半導体チップであっても認識されることから、時間のロスが問題となる。
【0017】
また、図8(a)に示す様に連続して4個の半導体チップ102が存在しないことが認識されると、搭載ステージをY方向に僅かに移動させて、次の行の各半導体チップ102の認識へと移り、これにより時間のロスが小さくされたとしても、この時間のロスを短縮する余地が十分に残されている。
【0018】
更に、図8(a)の認識方法では、図8(b)に示す様に経路A2から外れた各半導体チップ102の群102a、102b、102c等が発生し、各半導体チップ102の群102a、102b、102c等が認識されずピックアップされないこともあった。この場合は、搭載ステージの初期位置を再設定してから、残された各半導体チップ102のピックアップ並びにダイボンドをやり直していた。あるいは、残された各半導体チップ102のピックアップ並びにダイボンドの効率化を図るために、ウエハ101の方向を変更したり、ウエハ101を搭載ステージにセットし直したりする作業を行なっている。これに伴い、大きな時間のロスが発生する。
【0019】
このため、例えば良品の各半導体チップのみを整然と行列化して配列し、各半導体チップの位置を明確化した上で、各半導体チップのピックアップ及びダイボンドを行なうことが考えられる。しかしながら、先に述べた様に良品の各半導体チップをウエハからピックアップして改めて並べ直すとするならば、コストの上昇を避けることができない。
【0020】
また、ウエハ上の各半導体チップの位置及び角度等を示す詳細情報を予め設定しておき、この詳細情報に基づいて、各半導体チップのピックアップ及びダイボンドを行なうことも考えられる。しかしながら、半導体チップの縮小化に伴い、数千〜数万個の各半導体チップをウエハ上に配列しており、その上、歩留まりの向上のために、ウエハの隅々まで各半導体チップを配置することから、各半導体チップの並びが不規則になっていることも多く、ウエハ上の全ての半導体チップについての詳細情報を求めることは、実際上極めて困難であり、またコストの上昇を避けることができない。
【0021】
更には、チップサイズの縮小化及び生産ラインの高速化に伴い、これまではあまり影響しなかったチップ高さバラツキも、作業性低化の原因となる。先に述べた様にウエハ上の代表半導体チップに合わせて、コレットの高さを調整しているものの、代表半導体チップの高さが他の半導体チップと比較して高ければ、コレットと他の半導体チップが離間して、コレットによる吸着が確実に行なえず、また代表半導体チップの高さが他の半導体チップと比較して低ければ、コレットが他の半導体チップに接触して、半導体チップの割れが発生する。
【0022】
半導体チップ高さのバラツキは、液相エピタキシャル製法によるLEDチップの様な化合物半導体チップでの発生確率が高く、ウエハの中でも液体流出口に近い部分で、各半導体チップのうねりや傾きが発生する。LEDチップについては、チップサイズ縮小化の流れもあり、ウエハ内での各LEDチップの高さバラツキが軽視できない問題となっている。
【0023】
そこで、本発明は、上記従来の問題に鑑みてなされたものであり、ウエハ上に形成されるべき複数の半導体チップの一部が欠落した該ウエハからの半導体チップのピックアップを効率的に行なうことができ、ウエハ上の各半導体チップの高さのバラツキにも対処し得る半導体チップのピックアップ方法及びピックアップ装置を提供することを目的とする。
【0024】
【課題を解決するための手段】
上記課題を解決するために、本発明は、ウエハ上に形成されるべき複数の半導体チップの一部が欠落した該ウエハからの半導体チップのピックアップ方法において、ウエハ上に形成されるべき各半導体チップの有無を一括して認識する認識工程と、各半導体チップの有無に基づいて、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップするピックアップ工程とを含んでいる。
【0025】
この様な構成の本発明によれば、ウエハ上に形成されるべき各半導体チップの有無を一括して認識し、その上で、各半導体チップの有無に基づいて、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップしている。このため、ウエハ上の半導体チップが存在している領域と半導体チップが欠落している領域とを区別してから、半導体チップが存在している領域のみについて、各半導体チップ別に、半導体チップの位置や角度等を認識することができる。従って、従来の様に欠落している半導体チップを認識するという時間のロスがなく、半導体チップが存在していない領域で半導体チップを認識するという時間のロスもなく、半導体チップが認識されずに残されることもない。また、従来の様に良品の各半導体チップのみを整然と行列化して配列したり、ウエハ上の各半導体チップの位置及び角度等を示す詳細情報を予め設定したりする必要もない。
【0026】
尚、不良品の半導体チップの欠落という表現は、不良品の半導体チップのマスキングを包含するものとする。
【0027】
また、本発明においては、認識工程は、ウエハ上に形成されるべき各半導体チップを撮影し、撮影により得られた画像に基づいて、欠落した半導体チップの行列を求め、ピックアップ工程は、欠落した半導体チップの行列を回避して、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップしている。
【0028】
この様に各半導体チップの撮影により得られた画像を用いて、半導体チップが欠落している領域として、欠落した半導体チップの行列を求めても構わない。そして、欠落した半導体チップの行列を回避することにより、半導体チップが存在している領域のみについて、各半導体チップ別に、半導体チップの位置や角度等を認識しても良い。
【0029】
更に、本発明においては、認識工程は、撮影により得られた画像に基づいて、ウエハ上の各半導体チップの高さのバラツキを求め、ピックアップ工程は、ウエハ上の各半導体チップの高さのバラツキに応じて、ウエハ上の各半導体チップのピックアップ制御を行なっている。
【0030】
この様に各半導体チップの撮影により得られた画像を用いて、ウエハ上の各半導体チップの高さのバラツキを求めことができる。そして、ウエハ上の各半導体チップの高さのバラツキに応じて、ウエハ上の各半導体チップのピックアップ制御を行なえば、各半導体チップを確実にピックアップすることができる。例えば、各半導体チップの高さのバラツキに応じて、各半導体チップを吸引してピックアップするコレットの高さを調節し、各半導体チップとコレット間の距離を一定に維持すれば、コレットによる半導体チップの吸引を確実に行なうことができ、コレットが半導体チップに接触することもない。
【0031】
また、本発明においては、認識工程は、ウエハ上に形成されるべき各半導体チップをスキャンして、欠落した半導体チップの行列を求め、ピックアップ工程は、欠落した半導体チップの行列を回避して、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップしている。
【0032】
この様に各半導体チップのスキャンにより得られた画像を用いて、半導体チップが欠落している領域として、欠落した半導体チップの行列を求め、欠落した半導体チップの行列を回避することにより、半導体チップが存在している領域のみについて、各半導体チップ別に、半導体チップの位置や角度等を認識しても良い。
【0033】
更に、本発明においては、認識工程は、スキャンによりウエハ上の各半導体チップの高さのバラツキを求め、ピックアップ工程は、ウエハ上の各半導体チップの高さのバラツキに応じて、ウエハ上の各半導体チップのピックアップ制御を行なっている。
【0034】
この様にスキャンによってもウエハ上の各半導体チップの高さのバラツキを求めことができ、ウエハ上の各半導体チップの高さのバラツキに応じてピックアップ制御を行なえば、各半導体チップを確実にピックアップすることができる。
【0035】
また、本発明においては、認識工程は、少なくとも1つのスキャン手段を用いて、ウエハ上に形成されるべき各半導体チップをスキャンしている。
【0036】
各半導体チップのスキャンを行なうために、スキャン手段を用いる。1つのスキャン手段であっても、各半導体チップのスキャンが可能である。また、複数のスキャン手段を用いれば、一度により多数の半導体チップをスキャンすることができる。
【0037】
更に、本発明おいては、ピックアップ工程は、ピックアップ手段を用いて、ウエハ上の半導体チップをピックアップしており、該各半導体チップのピックアップの度に、半導体チップの高さのバラツキに応じて、該半導体チップに対するピックアップ手段の高さを調節している。
【0038】
この様に半導体チップの高さのバラツキに応じて、半導体チップに対するピックアップ手段の高さを調節すれば、半導体チップとピックアップ手段間の距離を一定に維持することができ、ピックアップ手段によるピックアップが確実に行なわれ、ピックアップ手段が半導体チップに接触せず、半導体チップの割れが発生することもない。
【0039】
また、本発明においては、ウエハ上の半導体チップの欠落数、及びウエハ上の各半導体チップの高さのバラツキを求め、この求められた欠落数及び高さのバラツキが規定の許容欠落数及び許容高さに入るか否かを判定する判定工程を更に含んでいる。
【0040】
この場合は、ウエハ上の半導体チップの欠落数、及び各半導体チップの高さのバラツキに関して、ウエハの良否を知ることができる。例えば、各メーカ間でウエハを取り引きする上で、ウエハを納品する側のメーカにより保証された欠落数や高さのバラツキが維持されているか否かを確認することができる。
【0041】
一方、本発明は、ウエハ上に形成されるべき複数の半導体チップの一部が欠落した該ウエハからの半導体チップのピックアップを行なう半導体チップのピックアップ装置において、ウエハ上に形成されるべき各半導体チップの有無を一括して認識する認識手段と、各半導体チップの有無に基づいて、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップするピックアップ手段とを備えている。
【0042】
この様な本発明のピックアップ装置においても、上記本発明のピックアップ方法と同様の作用及び効果を達成することができる。
【0043】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【0044】
図1は、本発明のピックアップ装置の第1実施形態を概略的に示す図である。本実施形態のピックアップ装置では、ウエハ1を搭載する搭載ステージ11と、搭載ステージ11をXY方向に移動制御したり回転制御したりするステージ制御部12と、ウエハ1全体を撮影する全体カメラ13と、ウエハ1上の各半導体チップ2を個別に撮影する個別カメラ14と、全体カメラ13及び個別カメラ14の撮影により得られたそれぞれの画像を処理する画像制御部15と、ウエハ1上の各半導体チップ2を1つずつ吸引してピックアップするコレット16と、コレット16による吸引及びコレット16のZ方向の位置を制御するコレット制御部17と、個別カメラ14及びコレット16をXY方向に移動制御するダイボンド制御部18と、利用者により入力操作される入力部19と、このピックアップ装置を総括的に制御する主制御部20とを備えている。
【0045】
ウエハ1は、その上に多数の半導体チップ2を配列して形成されたものであり、ウエハ1上に形成されるべき各半導体チップ2の一部が欠落しているかマスキングされている。各半導体チップ2が現存中で最も小さいものとすると、各半導体チップ2のサイズが200μm×200μm×250μmであり、各半導体チップ2の間隔が10μmである。半導体チップ2としては、LED、トランジスタチップ、フォトトランジスタチップ、トライアックチップ、フォトトライアックチップ、OPICチップ、ICチップ等がある。
【0046】
搭載ステージ11は、ウエハ1を着脱自在に搭載するものであり、ステージ制御部12によりXY方向に移動されたり回転されたりする。この搭載ステージ11の移動及び回転に伴って、個別カメラ14並びにコレット16がウエハ1に対してXY方向に移動されたり回転されたりする。これにより、ウエハ1上の各半導体チップ2毎に、半導体チップ2が個別カメラ14又はコレット16に対向して位置決めされたり、個別カメラ14並びにコレット16に対する半導体チップ2の角度が調節されたりする。
【0047】
全体カメラ13は、照明装置(図示せず)によりウエハ1全体を均一に照明した上で、ウエハ1全体を一括して撮影するものである。ウエハ1上の良品の半導体チップ2による光の反射率が高く、また不良品の半導体チップ2がバッドマークによりマスキングされているか、あるいは不良品の半導体チップ2が予め取り除かれて欠落しているため、不良品の半導体チップ2の箇所での光の反射率が低い。更に、ウエハ1外側で露出している搭載ステージ11の地肌による光の反射率が低い。従って、ウエハ1全体の均一照明により、ウエハ1上の良品の各半導体チップ2の領域のみが明るくなり、ウエハ1上の不良品の各半導体チップ2の領域及びウエハ1外側で露出している搭載ステージ11の地肌の領域が暗くなり、全体カメラ13により明るい領域と暗い領域からなる画像が撮影される。画像制御部15は、該画像を予め設定された閾値で2値画像化し、図2に示す様な2値画像を得る。
【0048】
尚、不良品の半導体チップの欠落という表現は、不良品の半導体チップのマスキングを包含するものとする。
【0049】
図2の2値画像において、白い部分がウエハ1上の良品の各半導体チップ2の領域21であり、領域21内に散在する黒い部分がウエハ1上の不良品の各半導体チップ2の領域22であり、領域21外側の黒い部分が搭載ステージ11の地肌の領域23である。
【0050】
更に、画像制御部15は、図2の2値画像、ウエハ1と全体カメラ13間の距離L、及び半導体チップ2のサイズに基づいて、領域21における良品の各半導体チップ2のXY座標を示す良品行列位置データ、及び領域22における不良品の各半導体チップ2のXY座標を示す不良品行列位置データを求める。そして、画像制御部15は、良品行列位置データ及び不良品行列位置データをステージ制御部12に与える。ステージ制御部12は、良品行列位置データ及び不良品行列位置データに基づいて、搭載ステージ11をXY方向に移動制御し、不良品の各半導体チップ2を回避もしくはスキップしつつ、個別カメラ14及びコレット16をウエハ1上の良品の各半導体チップ2に順次対向させて位置決めする。
【0051】
図3は、ステージ制御部12による搭載ステージ11のXY方向の移動制御により、個別カメラ14及びコレット16がウエハ1上の良品の各半導体チップ2に順次対向して位置決めされる経路A3を示している。ただし、白抜きの各矢印24は、個別カメラ14及びコレット16が経路A3の途中で不良品の領域22をスキップする箇所を示している。
【0052】
尚、全体カメラ13は、ウエハ1上に形成されるべき各半導体チップ2の位置(XY座標)を撮影して認識するためのものであるから、各半導体チップ2のピッチを認識し得る分解能であれば良く、低解像度のものでも十分である。
【0053】
一方、全体カメラ13は、カラー画像を撮影するものである。画像制御部15は、カラー画像におけるウエハ1上の良品の各半導体チップ2の濃淡、及び良品の各半導体チップ2から全体カメラ13までのそれぞれの光路等に基づいて、良品の各半導体チップ2の高さむら(Z方向の位置むら)を計算して求める。良品の各半導体チップ2の高さむらは、該各半導体チップ2のうちから平均的な高さの半導体チップ2を求めて、平均的な高さの半導体チップ2とコレット16間の距離を固定的に設定するために用いられたり、あるいは該各半導体チップ2毎に、半導体チップ2とコレット16間の距離を調節して一定に維持するために用いられたりする。半導体チップ2とコレット16間の距離は、コレット制御部17によりコレット16をZ方向に移動させて調節される。
【0054】
個別カメラ14及びコレット16は、両者間でX方向に一定距離を置いて位置決めされている。ステージ制御部12は、個別カメラ14をウエハ1上の良品の各半導体チップ2に順次対向させて位置決めする。そして、個別カメラ14は、各半導体チップ2を逐次個別に撮影する。画像制御部15は、半導体チップ2の画像に基づいて、半導体チップ2の有無、位置、及び角度等を求めて、これらをステージ制御部12に与える。ステージ制御部12は、半導体チップ2の有無、位置、及び角度等に応じて、搭載ステージ11をXY方向に移動制御したり回転制御し、また個別カメラ14とコレット16間の離間距離だけ搭載ステージ11をX方向に移動させ、これにより半導体チップ2をコレット16に対向配置させる。コレット制御部17は、半導体チップ2とコレット16間の距離を適宜に調節してから、コレット16により半導体チップ2を吸引させピックアップさせる。このため、コレット16による半導体チップ2の吸引が良好に行なわれる。
【0055】
ダイボンド制御部18は、個別カメラ14及びコレット16をXY方向に移動制御して、コレット16をリードフレーム25のヘッダー25a上方まで移動させる。そして、コレット制御部17は、コレット16による半導体チップ2の吸引を停止させ、半導体チップ2をコレット16から解放させてヘッダー25aに載せる。半導体チップ2は、ヘッダー25aにダイボンドされる。
【0056】
半導体チップ2とコレット16間の距離の調節により、コレット14の高さが適宜に調節されているので、コレット14に吸着されている半導体チップ2とヘッダー25a間の距離も適宜に維持されることになり、ヘッダー25aへの半導体チップ2のダイボンドを速やかに行なうことができ、各半導体チップ2の高さのバラツキを原因とするダイボンドのミスを減少させることができる。
【0057】
次に、図4に示すフローチャートに従って、本実施形態のピックアップ装置による処理過程を説明する。
【0058】
まず、ウエハ1が搭載ステージ11にセットされてから(ステップS101)、ウエハ1全体が均一に照明された上で、全体カメラ13によりウエハ1全体が撮影される(ステップS102)。そして、主制御部20は、入力部19の操作によりウエハ1上の良品の各半導体チップ2の高さむらの測定が指示されているか否かを判定する(ステップS103)。
【0059】
ここで、入力部19の操作により高さむらの測定が指示されていなければ(ステップS103で「No」)、各ステップS104〜S110をジャンプして、ステップS111へと移る。
【0060】
また、入力部19の操作により高さむらの測定が指示されていれば(ステップS103で「Yes」)、主制御部20は、カラー画像の取り込みを画像制御部15に指示する。これに応答して画像制御部15は、全体カメラ13からカラー画像を取り込み、このカラー画像におけるウエハ1上の良品の各半導体チップ2の濃淡、及び良品の各半導体チップ2から全体カメラ13までのそれぞれの光路等に基づいて、良品の各半導体チップ2の高さむらを計算して求める(ステップS104)。そして、主制御部20は、入力部19の操作により、良品の各半導体チップ2毎に、半導体チップ2とコレット16間の距離を一定に保つことが指示されているか否かを判定する(ステップS105)。
【0061】
例えば、良品の各半導体チップ2の高さむらが大きいことから、良品の各半導体チップ2毎に、距離を一定に保つことが指示されていれば(ステップS105で「Yes」)、引き続いて入力部19の操作により、代表の半導体チップ2のXY座標及び高さが指示されるので、この代表の半導体チップ2のXY座標及び高さを画像制御部15に与える(ステップS106)。画像制御部15は、代表の半導体チップ2のXY座標に基づいて、ステップS104で求めた良品の各半導体チップ2の高さむらのうちから代表の半導体チップ2の高さむらを求め、代表の半導体チップ2の高さ及び高さむらを基準とし、ステップS104で求めた良品の各半導体チップ2の高さむらを用いて、良品の各半導体チップ2の高さを求め、良品の各半導体チップ2の高さをコレット制御部17に与える(ステップS107)。コレット制御部17は、良品の各半導体チップ2の高さに基づいて、該各半導体チップ2毎に、半導体チップ2とコレット16間の距離を一定に保つためのコレット16の高さを求める(ステップS108)。
【0062】
また、良品の各半導体チップ2の高さむらが小さいことから、良品の各半導体チップ2毎に、距離を一定に保つことが指示されていなければ(ステップS105で「No」)、画像制御部15は、ステップS104で求めた良品の各半導体チップ2の高さむらに基づいて、平均的な高さの半導体チップ2を選択し、この平均的な高さの半導体チップ2のXY座標をステージ制御部12に与える(ステップS109)。ステージ制御部12は、この平均的な高さの半導体チップ2のXY座標に基づいて、搭載ステージ11をXY方向に移動制御し、この平均的な高さの半導体チップ2をコレット16に対向配置させる。この状態で、手動調整により該半導体チップ2とコレット16間の距離を調節して固定するか、入力部19の操作によりコレット制御部17に指示を与えて、コレット制御部17の制御により該半導体チップ2とコレット16間の距離を調節して固定する(ステップS110)。
【0063】
次に、画像制御部15は、ウエハ1の2値画像、ウエハ1と全体カメラ13間の距離L、及び半導体チップ2のサイズに基づいて、良品の各半導体チップ2のXY座標を示す良品行列位置データ、及び不良品の各半導体チップ2のXY座標を示す不良品行列位置データを求める。(ステップS111)。このとき、不良品の各半導体チップ2がなければ(ステップS112で「No」)、ステップS113をジャンプして、ステップS114に移る。
【0064】
また、不良品の各半導体チップ2があれば(ステップS112で「Yes」)、ステージ制御部12は、良品行列位置データ及び不良品行列位置データに基づいて、図3に示す様な個別カメラ14及びコレット16がウエハ1上の良品の各半導体チップ2に順次位置決めされる経路A3を求めると共に、経路A3の途中で不良品の領域22をスキップする距離を求める(ステップS113)。
【0065】
この後、本実施形態のピックアップ装置によるウエハ1上の各半導体チップ2のピックアップ及びダイボンドが実施される。すなわち、ステージ制御部12は、良品行列位置データ及び不良品行列位置データに基づいて、搭載ステージ11をXY方向に移動制御し、不良品の領域22を回避もしくはスキップしつつ、個別カメラ14及びコレット16をウエハ1上の良品の各半導体チップ2に順次対向させて位置決めする。そして、画像制御部15は、個別カメラ14により撮影された半導体チップ2の画像に基づいて、半導体チップ2の有無、位置、及び角度等を求めて、これらをステージ制御部12に与える。ステージ制御部12は、半導体チップ2の有無、位置、及び角度等に応じて、搭載ステージ11をXY方向に移動制御したり回転制御し、また個別カメラ14とコレット16間の離間離だけ搭載ステージ11をX方向に移動させ、これにより半導体チップ2をコレット16に対向配置させる。コレット制御部17は、コレット16により半導体チップ2を吸引させピックアップさせる。ダイボンド制御部18は、個別カメラ14及びコレット16をXY方向に移動制御して、コレット16をリードフレーム25のヘッダー25a上方まで移動させる。このとき、コレット制御部17は、コレット16による半導体チップ2の吸引を停止させ、半導体チップ2をコレット16から解放させてヘッダー25aに載せる。半導体チップ2は、ヘッダー25aにダイボンドされる。
【0066】
コレット16による半導体チップ2の吸引に先立ち、良品の各半導体チップ2の高さむらが小さいことから、平均的な高さの半導体チップ2とコレット16間の距離を調節して固定されている場合は、良品の各半導体チップ2とコレット16間の距離が略一定に保たれ、コレット16によるそれぞれの半導体チップ2の吸引が良好に行なわれる。
【0067】
また、良品の各半導体チップ2の高さむらが大きいことから、良品の各半導体チップ2の高さをコレット制御部17に与えた場合は、コレット制御部17は、良品の各半導体チップ2の高さに基づいて、該各半導体チップ2毎に、半導体チップ2とコレット16間の距離を一定に保つためのコレット16の高さを求めて、コレット16の高さを調節する。これにより、良品の各半導体チップ2とコレット16間の距離が一定に維持され、コレット16によるそれぞれの半導体チップ2の吸引が良好に行なわれる。
【0068】
この様に本実施形態では、ウエハ1全体の画像を用いて、個別カメラ14及びコレット16がウエハ1上の良品の各半導体チップ2に順次対向して位置決めされる経路A3を求め、更に経路A3の途中で不良品の領域22をスキップする距離を求め、この後に良品の各半導体チップ2だけを経路A3に沿って順次個別に撮影して、各半導体チップ2の位置や角度等を順次認識しつつ、不良品の領域22をスキップしている。従って、従来の様に欠落している半導体チップを認識するという時間のロスがなく、半導体チップが存在していない領域23で半導体チップを認識するという時間のロスもなく、半導体チップが認識されずに残されることもない。また、従来の様に良品の各半導体チップのみを整然と行列化して配列したり、ウエハ上の各半導体チップの位置及び角度等を示す詳細情報を予め設定したりする必要もない。
【0069】
尚、ウエハ1上の半導体チップ2の欠落数、及びウエハ1上の各半導体チップの高さのバラツキが規定の許容欠落数及び許容高さに入るか否かを判定しても良い。この場合は、ウエハ1上の半導体チップ2の欠落数、及び各半導体チップ2の高さのバラツキに関して、ウエハ1の良否を知ることができる。例えば、各メーカ間でウエハ1を取り引きする上で、ウエハを納品する側のメーカにより保証された欠落数や高さのバラツキが維持されているか否かを確認することができる。そして、保証された欠落数や高さのバラツキが守られなかったときの罰則等を予め設定することができる。
【0070】
図5は、本発明のピックアップ装置の第2実施形態を概略的に示す図である。尚、図5において、図1の装置と同様の作用を果たす部位には同じ符号を付す。
【0071】
本実施形態のピックアップ装置では、図1の装置における全体カメラ13の代わりに、Y方向に沿って配列支持された2つのスキャンヘッド31、32と、各スキャンヘッド31、32をXY方向に走査制御するスキャンヘッド制御部33とを備えている。
【0072】
各スキャンヘッド31、32は、例えばY方向に沿うラインCCDを有しており、スキャンヘッド制御部33によりY方向に僅かに移動される度に、スキャンヘッド制御部33によりX方向に走査されて、帯状領域を撮影し、これを繰り返して、ウエハ1全体の画像を撮影する。
【0073】
尚、スキャンヘッドの個数を増減させても良い。1個のスキャンヘッドのみを用いる場合は、1回のX方向の走査により撮影される帯状領域の幅が1/2となるため、X方向の走査回数を2倍にする必要がある。逆に、3個以上のスキャンヘッドを用いる場合は、1回のX方向の走査により撮影される帯状領域の幅が広くなり、X方向の走査回数が減少して、ウエハ1全体の画像の撮影時間を短縮させることができる。
【0074】
画像制御部15は、該画像を予め設定された閾値で2値画像化する。そして、画像制御部15は、該2値画像、ウエハ1と各スキャンヘッド31、32間の距離L、及び半導体チップ2のサイズに基づいて、良品の各半導体チップ2のXY座標を示す良品行列位置データ、及び不良品の各半導体チップ2のXY座標を示す不良品行列位置データを求め、良品行列位置データ及び不良品行列位置データをステージ制御部12に与える。ステージ制御部12は、良品行列位置データ及び不良品行列位置データに基づいて、搭載ステージ11をXY方向に移動制御し、不良品の各半導体チップ2を回避もしくはスキップしつつ、個別カメラ14及びコレット16をウエハ1上の良品の各半導体チップ2に順次対向して位置決めする。
【0075】
また、画像制御部15は、ウエハ1全体の画像における良品の各半導体チップ2の濃淡、及び良品の各半導体チップ2から各スキャンヘッド31、32までのそれぞれの光路等に基づいて、良品の各半導体チップ2の高さむら(Z方向の位置むら)を計算して求める。良品の各半導体チップ2の高さむらは、該各半導体チップ2のうちから平均的な高さの半導体チップ2を求めて、平均的な高さの半導体チップ2とコレット16間の距離を設定するために用いられたり、あるいは該各半導体チップ2毎に、半導体チップ2とコレット16間の距離を一定に保つために用いられたりする。半導体チップ2とコレット16間の距離は、コレット制御部17により調節される。
【0076】
図6のフローチャートは、本実施形態のピックアップ装置による処理過程を示している。尚、図6のフローチャートにおいて、ステップS101、ステップS103〜S110、及びステップS112〜S114までの処理は図4のフローチャートと全く同様であるため説明を省略する。
【0077】
図6のフローチャートにおいては、図4のフローチャートにおける各ステップS102、S111の代わりに、ステップS102A、S111Aを挿入している。
【0078】
ステップS102Aでは、ウエハ1全体が均一に照明された上で、スキャンヘッド制御部33により各スキャンヘッド31、32が走査制御され、各スキャンヘッド31、32によりウエハ1全体の画像が撮影される。
【0079】
また、ステップS111では、各スキャンヘッド31、32により撮影されたウエハ1全体の画像、ウエハ1と各スキャンヘッド31、32間の距離L、及び半導体チップ2のサイズに基づいて、良品の各半導体チップ2のXY座標を示す良品行列位置データ、及び不良品の各半導体チップ2のXY座標を示す不良品行列位置データが求められる。
【0080】
従って、本実施形態のピックアップ装置でも、良品の各半導体チップ2だけを順次個別に撮影して、各半導体チップ2の位置や角度等を順次認識しつつ、不良品の領域をスキップすることができ、従来の様に欠落している半導体チップを認識するという時間のロスがなく、半導体チップが存在していない領域で半導体チップを認識するという時間のロスもなく、半導体チップが認識されずに残されることもない。また、従来の様に良品の各半導体チップのみを整然と行列化して配列したり、ウエハ上の各半導体チップの位置及び角度等を示す詳細情報を予め設定したりする必要もない。
【0081】
【発明の効果】
以上説明した様に本発明によれば、ウエハ上に形成されるべき各半導体チップの有無を一括して認識し、その上で、各半導体チップの有無に基づいて、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップしている。このため、ウエハ上の半導体チップが存在している領域と半導体チップが欠落している領域とを区別してから、半導体チップが存在している領域のみについて、各半導体チップ別に、半導体チップの位置や角度等を認識することができる。従って、従来の様に欠落している半導体チップを認識するという時間のロスがなく、半導体チップが存在していない領域で半導体チップを認識するという時間のロスもなく、半導体チップが認識されずに残されることもない。また、従来の様に良品の各半導体チップのみを整然と行列化して配列したり、ウエハ上の各半導体チップの位置及び角度等を示す詳細情報を予め設定したりする必要もない。
【図面の簡単な説明】
【図1】本発明のピックアップ装置の第1実施形態を概略的に示す図である。
【図2】図1の装置における全体カメラにより撮影されたウエハ全体の2値画像を示す図である。
【図3】図1の装置における個別カメラ及びコレットがウエハ上の良品の各半導体チップに順次対向して位置決めされる経路を示す図である。
【図4】図1の装置による処理過程を示すフローチャートである。
【図5】本発明のピックアップ装置の第2実施形態を概略的に示す図である。
【図6】図5の装置による処理過程を示すフローチャートである。
【図7】従来の装置によるウエハ上の各半導体チップが認識される経路を示す図である。
【図8】(a)は従来の装置によるウエハ上の各半導体チップが認識される他の経路を示す図であり、(b)は認識されなかった各半導体チップの群を示す図である。
【符号の説明】
1 ウエハ
2 半導体チップ
11 搭載ステージ
12 ステージ制御部
13 全体カメラ
14 個別カメラ
15 画像制御部
16 コレット
17 コレット制御部
18 ダイボンド制御部
19 入力部
20 主制御部
31、32 スキャンヘッド
33 スキャンヘッド制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor chip pick-up method and pick-up apparatus for picking up a semiconductor chip such as an LED, a transistor chip, a phototransistor chip, a triac chip, a phototriac chip, an OPIC chip, and an IC chip from a wafer.
[0002]
[Prior art]
In general, the procedure for die-bonding a semiconductor chip on a wafer is as follows. First, the semiconductor chip is sucked by a collet and picked up from the wafer, the collet is moved to the header of the lead frame, the semiconductor chip is released from the collet and placed on the header. The semiconductor chip is die-bonded on the header.
[0003]
Since there are many semiconductor chips on the wafer, such a procedure is repeated for each semiconductor chip. At this time, the collet is used to sequentially pick up each semiconductor chip on the wafer, the wafer mounting stage is moved in the XY direction, and each semiconductor chip is sequentially recognized, while the collet is attached to each semiconductor chip. Position sequentially upward. For example, as shown in FIG. 7, when the mounting stage of the
[0004]
The recognition of each
[0005]
However, when the mounting stage is reciprocated within the movement range X1, the
[0006]
For this reason, for example, as shown in FIG. 8A, when it is recognized that four
[0007]
On the other hand, between manufacturers, there are cases where a wafer on which good and defective semiconductor chips are mixed and delivered, and a wafer on which only good semiconductor chips are mounted.
[0008]
When delivering a wafer mounted with a mixture of good and defective semiconductor chips, the defective semiconductor chip is often marked. For example, a mark called a bad mark is placed on the upper surface of the defective semiconductor chip. After being applied, the defective semiconductor chip is masked to enable visual confirmation of the defective product and recognition of the defective product based on the image of the semiconductor chip. Comparing the binarized image of the non-defective semiconductor chip with the binarized image of the defective semiconductor chip masked by the bad mark, the binarized image of the non-defective product is brighter than the binarized image of the defective product. Therefore, it is possible to recognize a good product and a defective product and avoid picking up the defective product and die bonding.
[0009]
Also, when delivering a wafer on which only good semiconductor chips are mounted, all defective semiconductor chips are removed in advance, so that a good semiconductor chip is photographed for every semiconductor chip on the wafer. Is recognized.
[0010]
Here, the defective semiconductor chip is removed in advance so that the manufacturer of the wafer delivery side can clarify and manage the delivery quantity of the semiconductor chip, and the manufacturer of the wafer purchase side is not allowed. This is because a good semiconductor chip may not be recognized.
[0011]
However, if each non-defective semiconductor chip is picked up from the wafer and rearranged again, the cost increases. For this reason, even if defective semiconductor chips are removed in advance, wafers in which missing regions of the semiconductor chips are scattered between the non-defective semiconductor chips are often delivered as they are.
[0012]
Therefore, the semiconductor chip must be picked up and die-bonded from such a wafer, and the time loss associated with the recognition of the semiconductor chip as described above cannot be avoided.
[0013]
Furthermore, in order to reliably suck the semiconductor chip by the collet, it is necessary to position the collet slightly apart from the semiconductor chip, and for this purpose, the height of the collet must be adjusted. Usually, the height of the collet is adjusted according to the representative semiconductor chip on the wafer.
[0014]
However, if the height of the representative semiconductor chip is higher than each other semiconductor chip, the collet and each other semiconductor chip tend to be separated from each other, and the suction by the collet cannot be performed reliably. Conversely, if the height of the representative semiconductor chip is lower than that of each of the other semiconductor chips, the collet and each of the other semiconductor chips tend to come close to each other. May occur.
[0015]
[Problems to be solved by the invention]
By the way, in order to satisfy the recent demand for lowering the price of semiconductor chips, it is necessary to increase the number of semiconductor chips produced per unit time. For this reason, the production line is expanded and the speed is increased. Along with this, the production time per semiconductor chip has become extremely short, and even with a slight loss of time, the ratio of the loss time to the production time per semiconductor chip has increased. This greatly affects the cost of the semiconductor chip.
[0016]
Therefore, as described above, for each semiconductor chip to be formed on the wafer, a semiconductor chip is photographed, and in the procedure of recognizing the semiconductor chip based on the image of the semiconductor chip, the missing semiconductor chip Even so, time loss becomes a problem.
[0017]
When it is recognized that four
[0018]
Further, in the recognition method of FIG. 8A, as shown in FIG. 8B,
[0019]
For this reason, for example, it is conceivable that only non-defective semiconductor chips are arranged in an orderly manner and the positions of the respective semiconductor chips are clarified, and then the semiconductor chips are picked up and die-bonded. However, as described above, if the good semiconductor chips are picked up from the wafer and rearranged again, an increase in cost cannot be avoided.
[0020]
It is also conceivable to set in advance detailed information indicating the position and angle of each semiconductor chip on the wafer, and to perform pick-up and die bonding of each semiconductor chip based on this detailed information. However, with the shrinking of semiconductor chips, several thousand to several tens of thousands of semiconductor chips are arranged on the wafer, and further, each semiconductor chip is arranged at every corner of the wafer in order to improve the yield. Therefore, the arrangement of the semiconductor chips is often irregular, and it is practically extremely difficult to obtain detailed information about all the semiconductor chips on the wafer, and an increase in cost is avoided. Can not.
[0021]
Furthermore, as the chip size is reduced and the production line speed is increased, the variation in the chip height, which has not been affected so far, also causes a decrease in workability. As described above, the collet height is adjusted according to the representative semiconductor chip on the wafer, but if the representative semiconductor chip height is higher than other semiconductor chips, the collet and other semiconductors If the chip is separated and suction by the collet cannot be performed reliably, and if the height of the representative semiconductor chip is low compared to other semiconductor chips, the collet will come into contact with the other semiconductor chip and the semiconductor chip will crack. appear.
[0022]
The variation in the height of the semiconductor chip has a high probability of occurrence in a compound semiconductor chip such as an LED chip formed by a liquid phase epitaxial manufacturing method, and the swell and inclination of each semiconductor chip occur in a portion of the wafer close to the liquid outlet. With respect to LED chips, there is a trend of reducing the chip size, and there is a problem that the variation in height of each LED chip within the wafer cannot be neglected.
[0023]
Therefore, the present invention has been made in view of the above-described conventional problems, and efficiently picks up a semiconductor chip from the wafer in which some of the plurality of semiconductor chips to be formed on the wafer are missing. An object of the present invention is to provide a semiconductor chip pick-up method and pick-up apparatus that can cope with variations in height of each semiconductor chip on a wafer.
[0024]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a method for picking up a semiconductor chip from a wafer in which some of the plurality of semiconductor chips to be formed on the wafer are missing, and each semiconductor chip to be formed on the wafer. A recognition process for collectively recognizing the presence or absence of a semiconductor chip, and a pickup process for recognizing a semiconductor chip for each semiconductor chip on the wafer and picking up the semiconductor chip from the wafer based on the presence or absence of each semiconductor chip. .
[0025]
According to the present invention having such a configuration, the presence / absence of each semiconductor chip to be formed on the wafer is collectively recognized, and on the basis of the presence / absence of each semiconductor chip, each semiconductor chip on the wafer is classified. The semiconductor chip is recognized, and the semiconductor chip is picked up from the wafer. For this reason, after distinguishing the region where the semiconductor chip is present on the wafer from the region where the semiconductor chip is missing, only the region where the semiconductor chip is present is separated for each semiconductor chip by the position of the semiconductor chip. Angles can be recognized. Accordingly, there is no loss of time for recognizing a missing semiconductor chip as in the prior art, no loss of time for recognizing a semiconductor chip in an area where no semiconductor chip exists, and no semiconductor chip is recognized. It will not be left behind. Further, it is not necessary to arrange only non-defective semiconductor chips in an orderly manner as in the prior art, or to set in advance detailed information indicating the position and angle of each semiconductor chip on the wafer.
[0026]
It should be noted that the expression “missing defective semiconductor chips” includes masking of defective semiconductor chips.
[0027]
Further, in the present invention, the recognition step images each semiconductor chip to be formed on the wafer, obtains a matrix of missing semiconductor chips based on the image obtained by the imaging, and the pickup step is missing A semiconductor chip is avoided, a semiconductor chip is recognized for each semiconductor chip on the wafer, and the semiconductor chip is picked up from the wafer.
[0028]
As described above, a matrix of missing semiconductor chips may be obtained as an area where the semiconductor chips are missing by using an image obtained by photographing each semiconductor chip. Then, by avoiding the matrix of missing semiconductor chips, the position and angle of the semiconductor chip may be recognized for each semiconductor chip only in the region where the semiconductor chip exists.
[0029]
Further, in the present invention, the recognition step obtains the variation in the height of each semiconductor chip on the wafer based on the image obtained by photographing, and the pickup step comprises the variation in the height of each semiconductor chip on the wafer. Accordingly, the pickup control of each semiconductor chip on the wafer is performed.
[0030]
Thus, using the image obtained by photographing each semiconductor chip, the variation in the height of each semiconductor chip on the wafer can be obtained. If each semiconductor chip on the wafer is controlled to be picked up according to the height variation of each semiconductor chip on the wafer, each semiconductor chip can be picked up reliably. For example, if the height of the collet that sucks and picks up each semiconductor chip is adjusted according to the variation in the height of each semiconductor chip and the distance between each semiconductor chip and the collet is kept constant, the semiconductor chip by the collet Therefore, the collet does not come into contact with the semiconductor chip.
[0031]
Further, in the present invention, the recognition process scans each semiconductor chip to be formed on the wafer to obtain a matrix of missing semiconductor chips, and the pickup process avoids the matrix of missing semiconductor chips, For each semiconductor chip on the wafer, the semiconductor chip is recognized and picked up from the wafer.
[0032]
In this way, by using the image obtained by scanning each semiconductor chip, the matrix of the missing semiconductor chip is obtained as an area where the semiconductor chip is missing, and the semiconductor chip is avoided by avoiding the matrix of the missing semiconductor chip. For only the region where the semiconductor chip exists, the position and angle of the semiconductor chip may be recognized for each semiconductor chip.
[0033]
Further, in the present invention, the recognition step obtains a variation in the height of each semiconductor chip on the wafer by scanning, and the pickup step performs the respective steps on the wafer in accordance with the variation in the height of each semiconductor chip on the wafer. The pickup control of the semiconductor chip is performed.
[0034]
In this way, the variation in the height of each semiconductor chip on the wafer can also be obtained by scanning, and if the pickup control is performed according to the variation in the height of each semiconductor chip on the wafer, each semiconductor chip is reliably picked up. can do.
[0035]
In the present invention, in the recognition step, each semiconductor chip to be formed on the wafer is scanned using at least one scanning means.
[0036]
A scanning unit is used to scan each semiconductor chip. Even with one scanning means, each semiconductor chip can be scanned. If a plurality of scanning means are used, a large number of semiconductor chips can be scanned at once.
[0037]
Furthermore, in the present invention, the pick-up process picks up the semiconductor chip on the wafer using the pick-up means, and each time the semiconductor chip is picked up, according to the variation in the height of the semiconductor chip, The height of the pick-up means for the semiconductor chip is adjusted.
[0038]
In this way, if the height of the pickup means relative to the semiconductor chip is adjusted according to the variation in the height of the semiconductor chip, the distance between the semiconductor chip and the pickup means can be maintained constant, and the pickup by the pickup means can be reliably performed. Thus, the pick-up means does not contact the semiconductor chip, and the semiconductor chip is not cracked.
[0039]
Further, in the present invention, the number of missing semiconductor chips on the wafer and the variation in height of each semiconductor chip on the wafer are obtained, and the obtained number of missing chips and the variation in height correspond to the prescribed allowable number of missing and allowable values. It further includes a determination step for determining whether or not the height is entered.
[0040]
In this case, the quality of the wafer can be known with respect to the number of missing semiconductor chips on the wafer and the variation in the height of each semiconductor chip. For example, when dealing with wafers between manufacturers, it is possible to confirm whether or not the variation in the number of missing portions and the height guaranteed by the manufacturer on the wafer delivery side is maintained.
[0041]
On the other hand, the present invention relates to a semiconductor chip pick-up apparatus for picking up a semiconductor chip from the wafer in which a part of the plurality of semiconductor chips to be formed on the wafer is missing, and each semiconductor chip to be formed on the wafer Recognizing means for collectively recognizing the presence or absence of semiconductor chips, and pick-up means for recognizing the semiconductor chips for each semiconductor chip on the wafer based on the presence or absence of each semiconductor chip and picking up the semiconductor chips from the wafer. .
[0042]
Such a pickup device of the present invention can also achieve the same operations and effects as the pickup method of the present invention.
[0043]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0044]
FIG. 1 is a diagram schematically showing a first embodiment of a pickup device of the present invention. In the pickup apparatus of the present embodiment, a mounting
[0045]
The
[0046]
The mounting
[0047]
The
[0048]
It should be noted that the expression “missing defective semiconductor chips” includes masking of defective semiconductor chips.
[0049]
In the binary image of FIG. 2, the white portion is the
[0050]
Furthermore, the
[0051]
FIG. 3 shows a path A3 in which the
[0052]
The
[0053]
On the other hand, the
[0054]
The
[0055]
The die
[0056]
Since the height of the
[0057]
Next, according to the flowchart shown in FIG.
[0058]
First, after the
[0059]
Here, if the measurement of height unevenness is not instructed by the operation of the input unit 19 (“No” in step S103), each step S104 to S110 is jumped, and the process proceeds to step S111.
[0060]
If measurement of height unevenness is instructed by the operation of the input unit 19 (“Yes” in step S103), the
[0061]
For example, since the unevenness of each
[0062]
Further, since the nonuniformity of the
[0063]
Next, the
[0064]
If there is a defective semiconductor chip 2 (“Yes” in step S112), the
[0065]
Thereafter, the pick-up and die-bonding of each
[0066]
Prior to the suction of the
[0067]
Further, since the nonuniformity of the
[0068]
As described above, in this embodiment, using the image of the
[0069]
Note that it may be determined whether or not the number of missing
[0070]
FIG. 5 is a diagram schematically showing a second embodiment of the pickup device of the present invention. Note that, in FIG. 5, the same reference numerals are given to parts that perform the same function as the apparatus of FIG.
[0071]
In the pickup apparatus of the present embodiment, instead of the
[0072]
Each of the scan heads 31 and 32 has, for example, a line CCD along the Y direction, and is scanned in the X direction by the scan
[0073]
Note that the number of scan heads may be increased or decreased. When only one scan head is used, the width of the band-like area captured by one scan in the X direction is halved, so the number of scans in the X direction needs to be doubled. On the other hand, when three or more scan heads are used, the width of the band-like region photographed by one X-direction scan is widened, the number of scans in the X-direction is reduced, and an image of the
[0074]
The
[0075]
Further, the
[0076]
The flowchart in FIG. 6 shows a process performed by the pickup device of this embodiment. In the flowchart of FIG. 6, the processes from step S101, steps S103 to S110, and steps S112 to S114 are the same as those in the flowchart of FIG.
[0077]
In the flowchart of FIG. 6, steps S102A and S111A are inserted in place of steps S102 and S111 in the flowchart of FIG.
[0078]
In step S <b> 102 </ b> A, after the
[0079]
In step S111, each non-defective semiconductor is determined based on the image of the
[0080]
Therefore, even in the pickup device of this embodiment, only the
[0081]
【The invention's effect】
As described above, according to the present invention, the presence / absence of each semiconductor chip to be formed on the wafer is collectively recognized, and on the basis of the presence / absence of each semiconductor chip, each semiconductor chip on the wafer is classified. The semiconductor chip is recognized, and the semiconductor chip is picked up from the wafer. For this reason, after distinguishing the region where the semiconductor chip is present on the wafer from the region where the semiconductor chip is missing, only the region where the semiconductor chip is present is separated for each semiconductor chip by the position of the semiconductor chip. Angles can be recognized. Accordingly, there is no loss of time for recognizing a missing semiconductor chip as in the prior art, no loss of time for recognizing a semiconductor chip in an area where no semiconductor chip exists, and no semiconductor chip is recognized. It will not be left behind. Further, it is not necessary to arrange only non-defective semiconductor chips in an orderly manner as in the prior art, or to set in advance detailed information indicating the position and angle of each semiconductor chip on the wafer.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a first embodiment of a pickup device of the present invention.
FIG. 2 is a view showing a binary image of the whole wafer taken by the whole camera in the apparatus of FIG. 1;
FIG. 3 is a diagram showing a path in which an individual camera and a collet in the apparatus of FIG. 1 are sequentially positioned to face each non-defective semiconductor chip on the wafer.
FIG. 4 is a flowchart showing a process performed by the apparatus of FIG. 1;
FIG. 5 is a diagram schematically showing a second embodiment of the pickup device of the present invention.
6 is a flowchart showing a process performed by the apparatus shown in FIG. 5;
FIG. 7 is a diagram showing a path through which each semiconductor chip on a wafer is recognized by a conventional apparatus.
FIG. 8A is a diagram showing another path through which each semiconductor chip on a wafer is recognized by a conventional apparatus, and FIG. 8B is a diagram showing a group of semiconductor chips that have not been recognized.
[Explanation of symbols]
1 Wafer
2 Semiconductor chip
11 On-board stage
12 Stage controller
13 Whole camera
14 Individual camera
15 Image control unit
16 Collet
17 Collet controller
18 Die bond control unit
19 Input section
20 Main control unit
31, 32 Scan head
33 Scan head controller
Claims (7)
各半導体チップが形成されたウエハ全体を該ウエハの上方に設けられたカメラにて一括して撮影するか又は該ウエハの上方に設けられたスキャンヘッドによりスキャンし、一括撮影又はスキャンにより得られた画像に基づいて、ウエハ上の各半導体チップの高さのバラツキを求める認識工程と、
ウエハ上の各半導体チップの高さのバラツキに応じて、ウエハ上の各半導体チップのピックアップ制御を行なうピックアップ工程とを含むことを特徴とする半導体チップのピックアップ方法。In a method of picking up a semiconductor chip from a wafer,
The whole wafer on which each semiconductor chip was formed was photographed collectively with a camera provided above the wafer, or scanned with a scan head provided above the wafer, and obtained by collective photographing or scanning. A recognition step for obtaining a variation in the height of each semiconductor chip on the wafer based on the image ;
A pick-up method of a semiconductor chip, comprising: a pick-up step for performing pick-up control of each semiconductor chip on the wafer according to variation in height of each semiconductor chip on the wafer.
ピックアップ工程は、各半導体チップの有無に基づき、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップすることを特徴とする請求項1に記載の半導体チップのピックアップ方法。The recognition process recognizes the presence or absence of each semiconductor chip to be formed on the wafer based on the image obtained by batch photography or scanning,
2. The method of picking up a semiconductor chip according to claim 1, wherein the pick-up step recognizes the semiconductor chip for each semiconductor chip on the wafer based on the presence or absence of each semiconductor chip and picks up the semiconductor chip from the wafer. .
ピックアップ工程は、欠落した半導体チップの行列を回避して、ウエハ上の各半導体チップ別に、半導体チップを認識して、半導体チップをウエハからピックアップすることを特徴とする請求項2に記載の半導体チップのピックアップ方法。The recognition process determines a matrix of missing semiconductor chips based on images obtained by batch shooting or scanning,
3. The semiconductor chip according to claim 2, wherein the pickup process avoids a matrix of missing semiconductor chips, recognizes the semiconductor chip for each semiconductor chip on the wafer, and picks up the semiconductor chip from the wafer. Pickup method.
各半導体チップが形成されたウエハ全体を該ウエハの上方に設けられたカメラにて一括して撮影するか又は該ウエハの上方に設けられたスキャンヘッドによりスキャンし、一括撮影又はスキャンにより得られた画像に基づいて、ウエハ上の各半導体チップの高さのバラツキを求める認識手段と、
ウエハ上の各半導体チップの高さのバラツキに応じて、ウエハ上の各半導体チップのピックアップ制御を行なうピックアップ手段とを含むことを特徴とする半導体チップのピックアップ装置。In a semiconductor chip pick-up device from a wafer,
The whole wafer on which each semiconductor chip was formed was photographed collectively with a camera provided above the wafer, or scanned with a scan head provided above the wafer, and obtained by collective photographing or scanning. Recognizing means for obtaining variations in the height of each semiconductor chip on the wafer based on the image ;
A pick-up device for a semiconductor chip, comprising: pick-up means for performing pick-up control of each semiconductor chip on the wafer in accordance with the variation in height of each semiconductor chip on the wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003193751A JP3999170B2 (en) | 2003-07-08 | 2003-07-08 | Semiconductor chip pickup method and pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003193751A JP3999170B2 (en) | 2003-07-08 | 2003-07-08 | Semiconductor chip pickup method and pickup device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032827A JP2005032827A (en) | 2005-02-03 |
JP3999170B2 true JP3999170B2 (en) | 2007-10-31 |
Family
ID=34205124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003193751A Expired - Fee Related JP3999170B2 (en) | 2003-07-08 | 2003-07-08 | Semiconductor chip pickup method and pickup device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3999170B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104246999B (en) * | 2012-03-29 | 2018-05-08 | 富士机械制造株式会社 | Wafer map verification of data system and wafer map verification of data method |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4574509B2 (en) * | 2005-10-03 | 2010-11-04 | キヤノン株式会社 | System camera, surveillance system, and surveillance method |
JP5054949B2 (en) | 2006-09-06 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP5191753B2 (en) * | 2008-02-05 | 2013-05-08 | キヤノンマシナリー株式会社 | Die bonder and die bonding method |
WO2011128982A1 (en) * | 2010-04-13 | 2011-10-20 | パイオニア株式会社 | Component transfer device and method |
JP5702119B2 (en) * | 2010-11-22 | 2015-04-15 | 富士機械製造株式会社 | Map creation method and chip removal method |
JP5721476B2 (en) * | 2011-03-09 | 2015-05-20 | 富士機械製造株式会社 | Electronic component mounting apparatus and electronic component mounting method |
CN104205317B (en) * | 2012-03-27 | 2017-02-22 | 富士机械制造株式会社 | Die supply device |
JP5999855B2 (en) * | 2012-12-20 | 2016-09-28 | 富士機械製造株式会社 | Die supply device |
CN113851417A (en) * | 2021-09-17 | 2021-12-28 | 深圳新益昌科技股份有限公司 | Method and device for grabbing wafer |
-
2003
- 2003-07-08 JP JP2003193751A patent/JP3999170B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104246999B (en) * | 2012-03-29 | 2018-05-08 | 富士机械制造株式会社 | Wafer map verification of data system and wafer map verification of data method |
Also Published As
Publication number | Publication date |
---|---|
JP2005032827A (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6685126B2 (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
CN108573901B (en) | Bare chip bonding apparatus and method for manufacturing semiconductor device | |
JP3999170B2 (en) | Semiconductor chip pickup method and pickup device | |
CN101069100A (en) | Electronic component handling device and defective component determination method | |
JP4804295B2 (en) | Component recognition method, component recognition device, surface mounter and component inspection device | |
US6557251B2 (en) | Digital feature separation | |
JP2021193744A (en) | Semiconductor manufacturing equipment and method for manufacturing semiconductor device | |
JP4381764B2 (en) | IMAGING DEVICE AND OBJECT MOVING DEVICE EQUIPPED WITH THE DEVICE | |
JP7161870B2 (en) | Die bonder and semiconductor device manufacturing method | |
JP6836938B2 (en) | Manufacturing method of die bonding equipment and semiconductor equipment | |
TWI798619B (en) | Die bonding device and method for manufacturing semiconductor device | |
JP2008124336A (en) | Shape recognition method and position correction method for semiconductor chip | |
JP4761672B2 (en) | Bonding method and bonding apparatus | |
JPH0715186A (en) | Mounting device for pga package and recognizing device for pin terminal of pga package | |
JP2000012571A (en) | Method for positioning in die bonder of semiconductor chip | |
JP4134169B2 (en) | Work recognition method and die bonder in die bonder | |
JP5511143B2 (en) | Mounting machine | |
JP7139174B2 (en) | IMAGING DEVICE, IMAGING METHOD, POSITIONING DEVICE, AND DIE BONDER | |
KR101015598B1 (en) | Method of adjusting a position of a wafer and method of separating a semiconductor chip using the same | |
JPH0845970A (en) | Die bonding device | |
TWI786739B (en) | Die bonding device and method for manufacturing semiconductor device | |
JP4569466B2 (en) | Chip mounting apparatus and chip mounting method | |
JP4237486B2 (en) | Pellet pick-up method and pellet bonding apparatus | |
JP4389868B2 (en) | Chip mounting apparatus and chip mounting method | |
JP3832359B2 (en) | Electronic component pick-up method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |