JP3997372B2

JP3997372B2 - Semiconductor device, active matrix substrate for liquid crystal display, and manufacturing method thereof

Info

Publication number: JP3997372B2
Application number: JP08072699A
Authority: JP
Inventors: 聡井上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-03-25
Filing date: 1999-03-25
Publication date: 2007-10-24
Anticipated expiration: 2019-03-25
Also published as: JPH11340417A

Description

【０００１】
【発明の属する技術分野】
本発明はトランジスタ素子に係わるものであり、具体的には、シリコン粒を用いてトランジスタ素子を得る技術に係わるものである。特に、大型液晶ディスプレイ等の製造に好適なトランジスタ素子に係わるものである。
【０００２】
【従来の技術】
従来のＴＦＴ液晶ディスプレイにおけるアクティブマトリクス基板の平面図を図１１に示す。絶縁基板１０上においてデータ線３１と走査線１５とによって区画形成された各画素領域のそれぞれにおいてＴＦＴ（Thin Film Transistor）が形成されている。
【０００３】
このＴＦＴは、図１２（Ｄ）に示すように、ソース領域１４とドレイン領域１６との間にチャネルを形成するためのチャネル領域１７、このチャネル領域１７にゲート絶縁膜１３を介して対峙するゲート電極１５、それらの表面に形成された層間絶縁膜２０のコンタクトホール２０１を介してソース領域１４に電気的接続するソース電極３１、及び層間絶縁膜２０のコンタクトホール２０２を介してドレイン領域１６に電気的接続するスパッタＩＴＯ（Indium Thin Oxide）膜からなる画素電極４０を備えている。ここで、ソース電極３１はデータ線の一部であり、ゲート電極１５は走査電極の一部である。従って、これらについては同一の符号を付してある。
【０００４】
このような構成のＴＦＴを製造するにあたっては、従来は図１２に示すような製造工程を経て製造されていた。この図は、図１１のＸ−Ｘ矢視断面図に相当するものである。図１２（Ａ）に示すように、絶縁基板１０の下地保護膜１１の表面に半導体膜を形成し、これをパターニングして島状の半導体膜とした後にゲート絶縁膜１３を形成する。
【０００５】
次に、アルミニウム膜等の薄膜をスパッタ形成した後、それをパターニングしてゲート電極１５を形成する。このとき走査線も形成される。次に、ゲート電極１５をマスクとして半導体膜に不純物イオンを導入し、ソース領域１４及びドレイン領域１６を形成する。その後、層間絶縁膜２０を形成する。次いで、図１２（Ｂ）に示すように、コンタクトホール２０１，２０２を形成し、コンタクトホール２０１を介してソース領域１４に電気的接続するソース電極３１を形成する。次いで、図１２（Ｃ）に示すように、層間絶縁膜２０の表面にＩＴＯ膜をスパッタ法により形成した後、レジストマスク７０１を所望のパターンに形成する。次いで、図１２（Ｄ）に示すように、レジストマスク７０１をマスクとしてＩＴＯ膜をパターニングし、画素電極４０を形成する。
【０００６】
【発明が解決しようとする課題】
このように、ＴＦＴ液晶ディスプレイのアクティブマトリクス基板を製造する場合、基板上に半導体膜を形成するには、ＣＶＤ法（Chemical Vapor Deposition）やＰＶＤ法（Physical Vapor Deposition）を用いていた。このため、１ｍ²以上の大きな面積を有するシリコン基板を有するＴＦＴディスプレイを製造するには、ＣＶＤ法等でシリコン基板を１ｍ²以上の面積に形成しなければならず、装置が大掛かりとなり製造コストが増大する問題があった。
【０００７】
また、小型のシリコン基板を組み合わせて大面積のＴＦＴディスプレイを製造することも考えられるが、アライメントが複雑になり、製造が困難になる問題がある。
【０００８】
一方、近年では、シリコン溶液を絶縁基板上に塗布し、その後、液体を除去してシリコン膜を形成することも試みられているが、この方法によっても大型のシリコン基板を形成することが困難である。従って、従来のシリコン基板上にトランジスタ素子等を形成する技術は、大面積のシリコン基板を必要とする場合に適していない問題があった。
【０００９】
また、近年配線形成用の導電性材料を液状態にして、配線パターン形成面にこれをインクジェットプリンタを用いて塗布し、溶媒を飛ばして配線パターンを形成することが行われている。しかしながら、このプロセスでは、配線パターンを形成するための工程が増える等の問題がある。
【００１０】
そこで、本発明はシリコン基板上に形成される従来の半導体素子とは異なり、いわば絶縁基板上に載置することで半導体素子として機能するトランジスタ素子及びその製造方法を提供することを第１の課題とする。
【００１１】
さらに、上記トランジスタ素子を用いた大型のＴＦＴ液晶ディスプレイのアクティブマトリクス基板及びその製造方法を提供することを第２の課題とする。
【００１２】
さらに本発明は、配線のパターンをより容易に形成可能な半導体装置を提供することをその他の課題とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係わる半導体素子は、絶縁基板上に複数の微小シリコンのバルク（粉、粒又は片等）をアレイ状に固定し、このシリコン粒そのものをトランジスタのチャネル層として利用したことを特徴とするものである。
【００１４】
さらに本発明は、このアクティブマトリクス基板の各画素電極に対するスイッチング素子をこの半導体素子から構成したものであることを特徴とするものである。
【００１５】
さらにまた、本発明は、従来半導体装置のワイヤボンディングに利用される金属細線そのものを半導体素子に対する配線パターンとして利用することを特徴とするものである。
さらに本発明は、半導体素子のソース領域及びドレイン領域につながるコンタクトホールを絶縁膜に形成してなる半導体装置において、このコンタクトホールが微細切削手段によって前記絶縁膜が選択的に切削された切削痕から形成されてなる半導体装置である。
【００１６】
本発明に係るトランジスタ素子の製造方法は、（ａ）透明基板上の少なくともトランジスタ素子を固定する位置に接着剤からなる絶縁膜を形成する第１工程と、（ｂ）前記絶縁膜上に酸化膜で覆われたシリコン粒を配置する第２工程と、（ｃ）前記透明基板から反対側に位置する前記シリコン粒の頂部を囲む略環状のゲート電極を前記酸化膜上に形成し、前記絶縁膜上に走査線を形成し、かつ前記ゲート電極と前記走査線とを接続する接続部を前記シリコン粒の表面に沿って形成する第３工程と、（ｄ）前記ゲート電極をマスクとして前記シリコン粒に対してイオン注入を行うことにより、前記ゲート電極を境に前記シリコン粒の下部側に配置されるドレイン領域と、前記ゲート電極を境に前記シリコン粒の上部側に配置されるソース領域と、前記シリコン粒の前記ゲート電極下に配置されるチャネル層と、を形成する第４工程と、（ｅ）前記ソース領域に接続するソース電極と、前記ドレイン電極に接続するドレイン電極と、を形成する第５工程と、を含む。
好ましくは、上記のトランジスタ素子の製造方法において、前記第２工程における前記シリコン粒の一部が前記絶縁膜の中に位置する。
好ましくは、上記のトランジスタ素子の製造方法において、前記シリコン粒が略球形である。
本発明に係るトランジスタ素子は、（ａ）透明基板と、（ｂ）前記透明基板上に形成された、接着剤からなる絶縁膜と、（ｃ）酸化膜で覆われており、前記絶縁膜上に配置されたシリコン粒と、（ｄ）前記酸化膜上に形成され、前記透明基板から反対側に位置する前記シリコン粒の頂部を囲む略環状のゲート電極と、前記絶縁膜上に形成された走査線と、前記シリコン粒の表面に沿って形成され、前記ゲート電極と前記走査線とを接続する接続部と、を含む金属線と、（ｅ）前記シリコン粒の前記ゲート電極下のチャネル層と隣接し、当該シリコン粒の上部側に配置されたソース領域及び当該シリコン粒の下部側に配置されたドレイン領域と、を含む不純物領域と、（ｆ）前記ソース領域に接続されたソース電極と前記ドレイン電極に接続されたドレイン電極と、を含む電極と、を備える。
好ましくは、上記のトランジスタ素子において、前記シリコン粒が略球形である。
好ましくは、上記のトランジスタ素子において、前記シリコン粒がシリコン単結晶から構成される。
好ましくは、上記のトランジスタ素子において、前記酸化膜がシリコン酸化膜である。
【００１７】
【発明の実施の形態】
既述の本発明の一つの形態は、チャネル領域を介して形成されたドレイン領域とソース領域を備えるシリコン粒と、シリコン粒の表面を覆う酸化膜と、酸化膜を介してチャネル領域の上部に形成されるゲート電極と、ドレイン領域に電気的接続するドレイン電極と、ソース領域に電気的接続するソース電極とを備えるものである。
【００１８】
このような構成により、本発明に係わるトランジスタ素子をプラスチック基板等の絶縁基板に固定するができ、これを所望の機能を備えるトランジスタ素子として利用すれば良い。したがって、大型のシリコン基板を作る困難性も解消される。さらに、シリコン膜を形成する工程を真空装置を利用した気層状態で実行する必要がないために、基板として既述のような耐熱性が低い基板を利用することができる。
【００１９】
本発明に係わるトランジスタ素子の好適な形態として、シリコン粒は略球形であることが好ましく、また、シリコン単結晶から構成されることが好ましい。また、酸化膜は二酸化珪素膜であることが好ましい。シリコン粒を略球形することで、本発明に係わるトランジスタ素子を絶縁基板上に載置、配置或いは固定する際に、シリコン粒の向きの調整が容易になる。また、シリコン粒をシリコン単結晶から構成することで、本発明に係わるトランジスタ素子の性能が向上する。また、シリコン粒を覆う酸化膜を二酸化珪素膜で形成することで、この二酸化珪素膜はゲート電極として機能する。ゲート電極はシリコン粒の周囲を囲むように環状に形成してもよい。
【００２０】
本発明に係わる液晶表示用アクティブマトリクス基板は、絶縁基板上においてデータ線と走査線とによって区画形成された複数の画素領域の各々に対して、データ線に電気的接続するソース領域、走査線に電気的接続するゲート電極及び画素電極に電気的接続するドレイン電極を備えるトランジスタ素子が構成された液晶表示用アクティブマトリクス基板において、このトランジスタ素子を本発明に係わるトランジスタ素子で構成するものである。液晶表示用アクティブマトリクス基板のスイッチング素子として本発明に係わるトランジスタ素子を用いることで、大型の液晶ディスプレイを製造することができる。
【００２１】
本発明に係わる液晶表示用アクティブマトリクス基板の好適な形態として、トランジスタ素子は絶縁基板に対して接着剤を介して固定されることが好ましく、さらに、接着剤はトランジスタ素子が配置されるべき位置に合わせて絶縁基板上に塗布されていることが好ましい。この接着剤は絶縁基板上にトランジスタ素子を固定するものであるが、この他、ＳＯＧ（Spin on Glass）等の絶縁膜でトランジスタ素子を固定することもできる。また、絶縁基板はプラスチック基板、又は、フレキシブル基板であることが好ましく、耐熱性が２００℃以下であることが好ましい。本発明によれば、３００℃乃至４００℃の温度環境下でシリコン薄膜を形成するＣＶＤ法等を採用する必要がないため、低温環境下で液晶表示用アクティブマトリクス基板を製造することができる。
【００２２】
本発明に係わるトランジスタ素子の製造方法は、シリコン片からシリコン粒を形成する工程と、シリコン粒の表面に酸化膜を形成する工程と、シリコン粒のチャネル領域が形成されるべき領域の上部にゲート電極を形成する工程と、ゲート電極をマスクとして前記シリコン粒に不純物イオンを導入し、ドレイン領域とソース領域を形成する工程と、ドレイン領域に電気的接続するドレイン電極を形成する工程と、ソース領域に電気的接続するソース電極を形成する工程と、を備える。この製造方法によれば、トランジスタ素子が位置するべき所望の位置にトランジスタ素子を載置すればよいため、シリコン基板上に各半導体素子を製造する従来の技術に必要とされる素子分離工程等を省略することができる。
【００２３】
本発明に係わるトランジスタ素子の製造方法の好適な形態として、トランジスタ素子の製造方法は、大気圧中、即ち、真空装置を使用しない方法であることが好ましい。シリコン粒を形成する工程は、シリコン粒を略球形に形成する工程であることが好ましく、また、シリコン片はシリコン単結晶から構成し、酸化膜は二酸化珪素膜から構成することが好ましい。
【００２４】
本発明に係わる液晶表示用アクティブマトリクス基板の製造方法は、絶縁基板上においてデータ線と走査線とによって区画形成された複数の画素領域の各々に対して、データ線に電気的接続するソース領域、走査線に電気的接続するゲート電極及び画素電極に電気的接続するドレイン電極を備えるトランジスタ素子が構成された液晶表示用アクティブマトリクス基板の製造方法において、このトランジスタ素子は、上記の本発明に係わるトランジスタ素子の製造方法で形成される。
【００２５】
本発明に係わる液晶表示用アクティブマトリクス基板の製造方法の好適な形態として、上記トランジスタ素子は、ディスペンサーを用いて絶縁基板上に載置することが好ましく、また、トランジスタ素子は、絶縁基板に対して接着剤を介して絶縁基板上に固定されることが好ましい。特に、接着剤はインクジェット式記録ヘッドを用いて絶縁基板上に形成する方法が好ましい。かかる構成により、従来のようにシリコン薄膜をフォトリソ工程でパターニングする必要はないため、製造工程を簡略化することができる。この場合、接着剤はインクジェット式記録ヘッドを用いて絶縁基板上にトランジスタ素子が形成されるべき位置に形成してもよい。
【００２６】
本発明他の実施形態は、金属細線そのものを半導体素子のゲート線及び／又はソース線として利用したものである。このような金属細線としては、従来ワイヤボンディング等でのＩＣ実装の分野で既に使用されている金属細線を利用し、かつＩＣ実装の分野で利用されている金属細線の配線技術をそのまま利用して、ここで説明する本発明に係わる半導体装置を得ることが可能となる。
【００２７】
これらの金属線は、金、アルミニウム、銅或いはこれらの合金から構成され、かつこの金属線としての太さは数十乃至数百μｍであることが低抵抗化の観点から好ましい。この配線を使用した半導体装置は、ＬＣＤ或いはＥＬディスプレイに使用される。金属線同士あるいは他の導体領域と重なったときの短絡を防止するために、金属細線の表面を絶縁膜でコートすることが好ましい。これらの絶縁膜を層間絶縁膜やゲート絶縁膜としてそのまま使用することにより、この絶縁膜を形成する工程を省略することも可能となる。
【００２８】
ここで、金属細線そのものを半導体装置のソース線やゲート線として利用することが可能となる。金属細線のうち、他の領域とコンタクトをとる必要がある部分を選択的にエッチングして絶縁被覆を除けば良い。この結果、この半導体装置が適用される基板をプラスチック、フレキシブル基板等耐熱性が摂氏２００度以下のものを使用することができる。
【００２９】
既述のとおり、金属配線を、配線材料を含む液状体から構成することも試みられているが、金属細線そのものを配線パターンとして利用することにより、この工程に伴う困難性を解消できる。
【００３０】
また、前記微細切削手段としてダイシングカッターを使用できる。このカッターは微細切削痕を形成できるので、微細シリコンバルクにもコンタクトホールを形成することが可能となる。
【００３１】
次に、本発明の具体的な実施形態について説明する。
【００３２】
［発明の実施の形態１］
（全体構成）
本発明の実施の形態１を図１乃至図７を参照して説明する。図１は、本発明に係わるトランジスタ素子・半導体素子を応用したアクティブマトリクス型のカラー液晶表示装置の分解斜視図である。液晶表示装置１は液晶７００を封入した２枚の透明基板５００、６００を備え、液晶７００としてはネマティック液晶が使われる。動作モードはＴＮモードである。
【００３３】
透明基板６００上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の着色層８０Ｒ、８０Ｇ及び８０Ｂを備えるカラーフィルタ８００が形成されている。着色層８０Ｒ、８０Ｇ及び８０Ｂの間にはブラックマトリクス８１０が形成され、透明基板２０側のカラーフィルタ８００には、対向電極９００が形成されている。
【００３４】
カラーフィルタ８００は、公知の技術を用いて製造することができる。例えば、透明基板６００上にクロム等の金属からなる遮光膜を形成した後、フォトリソグラフィ法で格子状にパターニングしてブラックマトリクス８１０を形成する。次いで、染色法、顔料分散法等を用いて着色層８０Ｒ、８０Ｇ及び８０Ｂを形成する。
【００３５】
透明基板５００上にはデータ線４００と走査線３００によって画設される格子状の区画領域に画素電極２００が形成される。また、データ線４００と走査線３００の各交点には本発明に係わるトランジスタ素子１００が形成される。トランジスタ素子１００は画素電極２００に供給される信号電圧を制御するスイッチング素子として機能する。また、透明基板５００、６００は、各着色層８０Ｒ、８０Ｇ及び８０Ｂのそれぞれが画素電極２００に対峙するように貼り合わされる。
【００３６】
（アクティブマトリクス基板の構造）
次に、図２及び図３を参照して本実施の形態のアクティブマトリクス基板の構造を説明する。図２はアクティブマトリクス基板の平面図である。データ線４００、走査線３００の各交点にはトランジスタ素子１００が形成される。
【００３７】
後に詳述するが、トランジスタ素子１００は直径１００μｍ程度の略球形をしたシリコン粒からなるトランジスタ素子であり、透明基板５００上に接着剤等を介してアレイ状に固定される。
【００３８】
このシリコン粒の上部には走査線３００に連設し、シリコン粒の上部を囲むように略環状に形成されたゲート電極３００Ａがパターン形成される。また、データ線４００に連設し、シリコン粒の頂部に接続するソース電極４００Ａが形成される。画素電極２００にはトランジスタ素子１００のドレイン領域と電気的に接続するドレイン電極２００Ａが形成される。
【００３９】
（トランジスタ素子の構造）
トランジスタ素子１００の全体構造を図３，４を参照して説明する。同図は、トランジスタ素子１００とゲート電極３００Ａ、ドレイン電極２００Ａ及びソース電極４００Ａとの立体的な接続関係を示した図である。これら電極間に位置する絶縁層等の記載は省略してある。
【００４０】
前述したように、トランジスタ素子１００はシリコン粒からなり、その表面はシリコン酸化膜１０１からなる。シリコン粒の形状は球形であることが好ましい。ゲート電極３００Ａ下にあるシリコン酸化膜１０１はゲート酸化膜として機能する。
【００４１】
従って、酸化膜１０１の厚さを１０オングストローム乃至１０μｍの範囲とし、ゲート電極３００Ａの幅を０．１μｍ乃至１００μｍとすることが好ましい。後述するように、トランジスタ素子１００にはゲート電極３００Ａをマスクとして不純物が導入されているので、図３及び図４において、ゲート電極３００Ａを境に、シリコン粒の下部側（透明基板５００側）がドレイン領域として機能し、シリコン粒の上部側（透明基板６００側）がソース領域として機能する。
【００４２】
また、ゲート電極３００Ａはトランジスタ素子１００の頂部を囲むように略環状に形成されており、走査線３００との間に接続部３００Ｂが形成されている。後述するように、走査線３００は透明基板５００上に形成される絶縁膜（膜厚がトランジスタ素子１００の半径程度）上に形成され、また、ゲート電極３００Ａはこの絶縁膜よりも高い位置に形成されるため、接続部３００Ｂは両者を接続するためにトランジスタ素子１００の表面に沿って形成される。
【００４３】
これらの走査線３００、ゲート電極３００Ａ及び接続部３００Ｂは同一の材質（例えば、アルミニウム、多結晶シリコン）を所望の領域に膜形成し、パターニングすることで得ることができる。
【００４４】
このトランジスタ素子１００の断面構造を、図４を参照して説明する。なお、同図は、図２におけるＡ−Ａ矢視断面図に相当する。透明基板５００上にはトランジスタ素子１００を固定する絶縁膜５１０が形成されており、走査線３００とデータ線４００の交差するアレイ状の各位置にトランジスタ素子１００を透明基板５００上に固定している。
【００４５】
また、絶縁膜５２０に形成されているコンタクトホール２００Ｂを介して画素電極（ＩＴＯ電極）２００と連通するドレイン電極２００Ａがトランジスタ素子１００のドレイン領域４０２に接続し、コンタクトホール４００Ｂを介してデータ線４００と連通するソース電極４００Ａがトランジスタ素子１００のソース領域４０１に接続する。
【００４６】
ゲート電極３００Ａ下の領域はチャネル領域４０３として機能する。また、トランジスタ素子１００の表面にはシリコン酸化膜１０１が形成されているが、ゲート電極３００Ａより上側のシリコン酸化膜１０１はエッチング除去されており、シリコン粒の表面が露出している。これは、絶縁膜５２０のコンタクトホール４００Ｂを介してソース電極４００Ａをソース領域４０１に電気的に接続させるためである。
【００４７】
（トランジスタ素子の製造工程）
トランジスタ素子１００の製造工程を図５及び図６を参照して説明する。これらの図で示されるトランジスタ素子１００の製造工程は図２のＢ−Ｂ矢視断面に沿って説明されている。
【００４８】
トランジスタ素子固定用絶縁膜形成工程（図５（Ａ））
透明基板５００としてプラスチック基板、フレキシブル基等を用いることができる。この他、汎用の無アルカリガラスを用いることができる。本発明によれば、ＣＶＤ法等を用いて基板上にシリコン薄膜を形成する必要はないため、低温プロセスで液晶表示用アクティブマトリクス基板を製造することができる。従って、透明基板５００として耐熱性が２００℃以下の絶縁基板でもかまわない。
【００４９】
透明基板５００を洗浄した後、透明基板５００の上にトランジスタ素子１００を固定するための絶縁膜５１０を形成する。この絶縁膜５１０として、紫外線硬化、熱硬化型等の接着剤を用いることができる。このとき、透明基板５００の全表面に絶縁膜としてこの接着剤を塗布するか、トランジスタ素子１００を固定する位置にのみ接着剤を塗布してもよい。
【００５０】
この場合、インクジェット式記録ヘッドを用いて上記接着剤を塗布すれば良い。また、絶縁膜５１０として、有機溶剤に溶けたガラス溶液を透明基板５００上にスピンコートして加熱処理し、ＳＯＧ（Spin on Glass）を形成してもよい。加熱処理はトランジスタ素子１００を透明基板５００上に置いてから行う。
【００５１】
シリコン粒載置工程（図５（Ｂ））
表面が酸化膜１０１で覆われたシリコン粒１００Ａを透明基板５００上に載置し、接着剤の接着作用等により透明基板５００上に固定する。シリコン粒１００Ａを透明基板５００上に載置するには、図１０（Ａ）に示すように、ノズル６３内を減圧して先端にシリコン粒１００Ａを吸引し、ノズル６３を所定の位置まで移動させ、次いでこの減圧を解除して基板上に複数のシリコン粒をアレイ状に配置する。
【００５２】
また、図１０（Ｂ）に示すように、アクティブマトリクス基板上に形成されるべきトランジスタ素子１００の位置に合わせて複数の空気吸入孔６１が形成された載置板６０の各空気送気孔６１にシリコン粒を吸着させ、圧縮空気を導入することで複数のシリコン粒１００Ａを一度で基板にアレイ状に載置することもできる。
【００５３】
シリコン粒１００Ａはシリコン片を細かい粒子状に粉砕し、研磨剤を入れたミキサーで研磨することで得ることができる。また、シリコン片を溶解させ、これを噴霧し、冷却させることで得ることもできる。シリコン粒の大きさは直径１００μｍ程度が好ましいが、特に限定されるものではない。また、シリコン粒１００Ａの表面に酸化膜１０１を形成するには、シリコン粒１００Ａを酸化炉にいれてシリコン酸化膜１０１を成長させる。酸化膜１０１の膜厚としては、１０オングストローム乃至１０μｍの範囲が好ましい。
【００５４】
ゲート電極形成工程（図６（Ｄ））
絶縁膜５１０と表面に露出したシリコン粒１００Ａにゲート電極３００Ａとなるアルミニウム膜等の薄膜をスパッタ形成する。膜厚は０．８μｍ程度にする。このとき、ゲート電極３００Ａとともに、走査線３００を一体成形する。アルミニウム膜を形成した後、図３に示すような形状にパターニングを行い、ゲート電極３００Ａ、接続部３００Ｂ及び走査線３００を同一工程で形成する。
【００５５】
尚、この工程では、大きさ１００Å程度の金の微粒子を溶媒に溶かした溶液をインクジェット式記録ヘッドで吐出することでゲート電極３００Ａ、走査線３００のパターンを形成してもよい。
【００５６】
不純物イオン打ち込み工程（図６（Ｄ））
ゲート電極３００Ａをマスクとしてシリコン粒１００Ａに不純物イオンを打ち込み、シリコン粒１００Ａにソース領域４０１、ドレイン領域４０２を形成する。ゲート電極３００Ａ下のシリコン粒１００Ａは不純物イオンが打ち込まれないため、チャネル層４０３として機能する。
【００５７】
この工程では、ゲート電極３００Ａが不純物イオン打ち込みの際のマスクとなるため、チャネル層４０３はゲート電極３００Ａ下にのみ形成される自己整合構造となるが、ＬＤＤ構造（Lightly Doped Drain-Source）にしてもよい。不純物イオンの導入は質量非分離型イオン注入装置を用いてドーパントとなる不純物と水素とを同時に注入するイオン・ドーピング法や、質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法等を用いることができる。不純物イオンの打ち込み後、レーザー照射を行いシリコン粒１００Ａをアニールし、シリコン粒１００Ａの結晶性を回復させる。
【００５８】
絶縁膜形成工程（図６（Ｅ））
トランジスタ素子１００のソース領域４０１、ドレイン領域４０２及びチャネル領域４０３を形成した後、トランジスタ素子１００、走査線３００を覆うように絶縁膜５２０を形成する。この工程は、ＣＶＤ法やＰＶＤ法を用いてシリコン酸化膜を形成することで絶縁膜５２０を形成する。次いで、この絶縁膜５２０のソース領域４０１に対応する位置にコンタクトホール４００Ｂを形成する。図示しないが、同様に、絶縁膜５２０のドレイン領域４０２に対応する位置にコンタクトホール２００Ｂを形成する。なお、勿論、ＣＶＤやＰＶＤのように気層を用いた膜の製造方法に依らず、ここでの実施形態の全てにおいて該当することであるが、液状物質をインクジェット式記録ヘッドによって半導体素子に塗布して、各種の電極パターンや絶縁膜のパターンを形成することもできる。シリコンバルクの使用は、シリコン基板自体を気層を利用した製造方法に依らないと云う点において改良された半導体素子の製造方法である。また、後述するように、金属パターンを金属細線自体から得ることも同様に理解される。
【００５９】
ソース電極形成工程（図６（Ｆ））
絶縁膜５２０の表面にアルミニウム膜をスパッタ法により形成した後、このアルミニウム膜をパターニングし、ソース電極４００Ａ、データ線４００を同一工程で形成する。また、図４に示すような画素電極２００とこの画素電極２００に接続するドレイン電極２００Ａを形成する。この場合、画素電極２００はＩＴＯ（Indium Thin Oxide）からなる薄膜を絶縁膜５２０上に形成した後、所望の領域にレジストマスク（図示せず）を形成し、これらを一括して王水系やＨＢｒ等を用いてウエットエッチングするか、又は、ＣＨ₄等のガスでドライエッチングし、パターニングすることで得る。
【００６０】
また、画素電極２００の組成としてＩＴＯ膜の他、酸化インジウムと酸化亜鉛の複合酸化物等の光透過性・導電性を兼ね備えた材料を用いることができる。このようにしてアクティブマトリクス基板を製造することができる。
【００６１】
［発明の実施の形態２］
本発明の実施の形態の第２例を図７乃至図１１を参照して説明する。この実施の形態は、本発明に係わるトランジスタ素子を応用したアクティブマトリクス型のカラー液晶表示装置に関するものであり、実施の形態１と異なる点は、トランジスタ素子１００のソース領域４０１が下側（透明基板５００側）に位置し、ドレイン領域４０２が上側（透明基板６００側）に位置される点である。
【００６２】
（トランジスタ素子の構造）
図７（Ａ）は、アクティブマトリクス基板上に形成される画素電極の一部を含むトランジスタ素子と各配線（データ線、走査線等）の平面的位置関係を示す説明図である。また、図７（Ｂ）は、図７（Ａ）のＣ―Ｃ矢視断面図である。前述したように、トランジスタ素子１００は上半球部にドレイン領域４０２が形成され、下上半球部にソース領域４０１が形成されている。また、ゲート電極３００Ａに囲まれている領域にはチャネル領域４０３が形成されている。
【００６３】
透明基板５００上にはデータ線４００が形成されており、データ線４００の側面と透明基板５００の全面にはＰＳＧ（Phospho Silicate Glass）からなる絶縁膜５３０が形成されている。
【００６４】
データ線４００の上にはトランジスタ素子１００が固定されており、ソース領域４０１がデータ線４００に接続している。この場合、トランジスタ素子１００は絶縁膜５３０上に形成されている接着剤等からなる絶縁膜５４０によって固定される。この接着剤は絶縁膜５３０の全面に塗布してもよく、トランジスタ素子１００が固定されるべき位置にのみ塗布してもよい。
【００６５】
この絶縁膜５４０上には走査線３００とゲート電極３００Ａが同一工程で一体成形されている。ゲート電極３００Ａはトランジスタ素子１００の周囲を囲むように略環状に形成されている。トランジスタ素子１００の表面にはシリコン酸化膜１０１が形成されており、ゲート電極３００Ａ下のシリコン酸化膜１０１はゲート酸化膜として機能する。
【００６６】
絶縁膜５４０上にはシリコン酸化膜等からなる絶縁膜５５０が形成されている。絶縁膜５５０に形成されたコンタクトホール２００Ｂを介して画素電極２００と一体成形されたドレイン電極２００Ａがトランジスタ素子１００のドレイン領域４０２に接続する。
【００６７】
（トランジスタ素子の製造工程）
トランジスタ素子１００の製造工程を図８及び図１１を参照して説明する。これらの図で示されるトランジスタ素子１００の製造工程は図７（Ａ）のＣ−Ｃ矢視断面図に相当するものである。
【００６８】
データ線形成工程（図８（Ａ））
透明基板５００として汎用の無アルカリガラスを用いる。透明基板５００を洗浄した後、透明基板５００の上にデータ線となるアルミニウム膜をスパッタ形成する。次いで、所望の領域にレジスト膜（図示せず）を形成し、アルミニウム膜パターニングすることで、データ線４００を形成する。
【００６９】
その後、データ線４００の側面と透明基板５００の全面を覆うようにＰＳＧ膜を形成し、データ線４００の表面が露出するようにパターニングし、絶縁膜５３０を形成する。絶縁膜５３０を形成した後、トランジスタ素子１００を基板上に固定するための接着剤等からなる絶縁膜５４０を形成する。
【００７０】
尚、データ線４００を形成する工程は、大きさ１００Å程度の金の微粒子を溶媒に溶かした溶液をインクジェット式記録ヘッドで吐出することでパターン形成してもよい。
【００７１】
シリコン粒載置工程（図８（Ｂ））
表面が酸化膜１０１で覆われたシリコン粒１００Ａをデータ線４００上に載置し、接着剤の接着作用等によりデータ線４００上に固定する。このシリコン粒１００Ａには、ソース領域４０１となるべき領域に予め不純物イオンを注入しておく。
【００７２】
ゲート電極形成工程（図８（Ｃ））
ゲート電極となるべきアルミニウム膜を絶縁膜５４０上に形成し、所望の形状にパターニングすることでゲート電極３００Ａと走査線３００を同一工程で一体成形する。
【００７３】
尚、ゲート電極３００Ａを形成する工程は、上述したように、インクジェット式記録ヘッドで金溶液を吐出することでパターン形成してもよい。
【００７４】
不純物イオン打ち込み工程（図９（Ｄ））
ゲート電極３００Ａをマスクとしてシリコン粒１００Ａに不純物イオンを打ち込み、シリコン粒１００Ａにドレイン領域４０２を形成する。この工程では、ゲート電極３００Ａが不純物イオン打ち込みの際のマスクとなるため、チャネル層４０３はゲート電極３００Ａ下にのみ形成される自己整合構造となるが、ＬＤＤ構造（Lightly Doped Drain-Source）にしてもよい。不純物イオンの導入は質量非分離型イオン注入装置を用いてドーパントとなる不純物と水素とを同時に注入するイオン・ドーピング法や、質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法等を用いることができる。
【００７５】
不純物イオンの打ち込み後にレザー照射を行ってシリコン粒１００Ａをアニールし、シリコン粒１００Ａの結晶性を回復させる。
【００７６】
絶縁膜形成工程（図９（Ｅ））
トランジスタ素子１００のドレイン領域４０２、チャネル領域４０３を形成した後、トランジスタ素子１００、走査線３００を覆うように絶縁膜５５０を形成する。この工程は、ＣＶＤ法やＰＶＤ法を用いてシリコン酸化膜を形成することで絶縁膜５５０を形成する。次いで、この絶縁膜５５０のドレイン領域４０２に対応する位置にコンタクトホール２００Ｂを形成する。
【００７７】
ドレイン電極形成工程（図９（Ｆ））
絶縁膜５５０の表面にＩＴＯからなる薄膜を形成した後、所望の領域にレジストマスク（図示せず）を形成し、これらを一括して王水系やＨＢｒ等を用いてウエットエッチングするか、又は、ＣＨ₄等のガスでドライエッチングし、パターニングすることで画素電極２００、ドレイン電極２００Ａを形成する。
【００７８】
このようにしてアクティブマトリクス基板を製造することができ、走査線３００を介して供給される制御信号によってトランジスタ素子１００を駆動すれば、画素電極２００と対向電極９００との間に構成されている液晶セルには、データ線４００からトランジスタ１００を介して画像情報が書き込まれ、所望の画像表示をすることができる。
【００７９】
[発明の実施の形態３]
次に本発明の実施の形態の第３の例について説明する。この第３の形態の平面図を図１３に示し、この平面図のＡ−Ａ'断面図を図１４に示す。この実施形態は、絶縁基板上に既述のシリコンボールを固定した時、チャネル領域、ソース領域、ドレイン領域をどのような位置関係にするかという点における、第１及び第２の実施形態とは異なる他の態様である。要するに、本発明において、シリコン粒においてこれらの領域を作る箇所は、半導体素子として働くことができる限り特に限定されない。
【００８０】
図１４に示された断面図は、第１及び第２実施例と同様に絶縁膜上に置かれたシリコン粒１００Ａのゲート電極３００Ａを介してソース電極４００Ａとドレイン電極２００Ａを絶縁膜５２０の図示上方側で対峙させてシリコンボールにコンタクトさせた点が示されている。
【００８１】
この半導体素子を形成する場合には、図１３に示すように絶縁膜５２０上に帯状のパターンの走査線３００を形成する。そして、この走査線３００はシリコン粒１０１Ａの上を屈曲しながら跨いで形成されている。
【００８２】
相関絶縁膜５２０を介してゲート線３００にほぼ直交するようにデータ線４００のパターンが形成され、図１４に示すようにこのソース線４００につながるソース電極４００Ａがコンタクトホールを介してシリコン粒１００Ａに接続されている。さらに、画素電極２００に繋がるドレイン電極２００Ａもコンタクトホールを介してシリコン粒のドレイン領域に繋がっている。
【００８３】
これら電極の製造方法や、ソース電極に導通するシリコン粒にソース領域を形成する方法及びシリコン粒にドレイン領域を形成する等方法は、既述の実施形態と同じである。この実施形態によれば、シリコン粒の同じ側にゲート線、ソース線、画素電極等を形成するので、工程自体を第１、２の実施形態に比較するとより簡単に行うことができる。
【００８４】
ここで、シリコン粒１００Ａの回りの酸化膜１０１にコンタクトホールを形成する方法について説明する。
【００８５】
第１の例：シリコン酸化膜上にレジストパターンを形成し、エッチングする。レジストパターンは、インクジェットプリンタによって塗工する。
【００８６】
第２の例：シリコン酸化膜にレーザーを照射してコンタクト用の孔を形成する。
【００８７】
第３の例：ダイシングカッターによって、コンタクトホールに相当する切れ込みを形成する。図１５は、切れ込みが形成されたシリコン粒のモデルを上から見た平面図である。符号Ｘはシリコン粒の回りに形成された酸化膜１０１に形成された切れ込みであり、シリコン粒のソース領域又はドレイン領域に繋がるコンタクトホールである。
【００８８】
Ｘ'はゲート電極３００を介してＸと対峙する同様な切れ込みであり、ゲート電極を介してＸと向き合うドレイン領域又はソース領域に繋がる切れ込みである。シリコン粒を含む半導体素子にコンタクトホールを形成するに際し、ダイシングカッター等の微細切削手段を使用することにより、エッチング等の化学的手段を用いることなくコンタクトホールを形成することが可能となる。このような微細切削手段によって、幅が数乃至十ミクロン程度の切れ込み（切削痕）微細シリコン粒にも形成することが可能となる。
【００８９】
第４の例：図１６に示すように、シリコン粒１００Ａの回りの絶縁膜１０１上にゲート電極３００Ａを形成する。次いで、ゲート電極３００Ａをマスクにして絶縁膜１０１をエッチングする。ゲート電極の下のシリコン酸化膜１０１はエッチングされないためゲート絶縁膜３００Ｄとして残存する。
【００９０】
次いで、シリコン粒のドレイン領域及びソース領域のそれぞれの上にレジストのパターン３００Ｅ,３００Ｆを形成する。次いで、既述のＬＰＤ法等で二酸化シリコン３００Ｇを形成する。このとき、レジストパーンが形成されている部分には二酸化シリコンは形成されない。次いで、レジストを除去することにより、ソース領域又はドレイン領域に繋がるコンタクトホール３００Ｈ,３００Ｉが形成される。
【００９１】
第５の例：インクジェット式プリンタによってエッチング液をシリコン酸化膜１０１上に微細パターンで直接落とし、コンタクトホールを直接形成する。
【００９２】
[発明の実施の形態４]
次に第４の実施形態について説明する。この実施形態の特徴は、半導体素子の導線性配線パターンを金属の細線自体によって形成することにある。図１７は、この形態を簡単に説明した模式図である。図１７（１）は平面図であり、（２）は断面図である。基板５００上の接着剤層５０２の上に金属細線１７２−１・・・１７２−ｎを等間隔かつ平行になるように敷設する。金属細線は本発明の出願時に既に公知の技術となっているワイヤボンディング等のＩＣ実装における技術をそのまま適用することができる。この公知技術分野では、金属細線の素材、径サイズや金属細線をプロッタから巻き出し、所定ピッチ毎に移動させて金属細線を半導体装置の複数のパッドのそれぞれに接続させること、この接続方法として、超音波を利用することなどが良く知られている。これらの金属細線自体は１０ミクロン程度の直径であれば、既述のいずれの実施形態においても配線パターンとして使用することができる。
【００９３】
この実施形態によれば、気層状態や既述のようにインクジェットプリンタを利用して配線パターンを形成する場合における、金属配線形成時の困難を克服することができる。低温下で金属細線を半導体素子に固定することができるので、プラスチック基板上に半導体素子を形成することができる。また、基板として大型（１×１平方メートル程度）のものを利用することができる。真空装置を必要とせず、かつフォトリソ工程を省略することができる。
【００９４】
図１８及び図１９は、金属細線自体を主として既述の実施形態で説明した半導体膜装置に配線パターンとして利用した場合の模式図である。図１８はシリコン粒を半導体素子として使用した場合の平面図であり、図１９は従来のシリコン半導体素子を使用した場合の平面図である。
【００９５】
図１８、１９においては、ゲート線３００とソース線４００を既述の金属細線から構成する。ゲート線、又はソース線としてこれら金属細線を直交させる。この時、ゲート線に絶縁被覆をしておけば、ソース線との短絡を防ぐとともにこの被覆自体をゲート絶縁膜として使用することが可能となる。
【００９６】
図２０は、この実施例のより具体的な構造を示すものである。シリコン粒のほぼ頂部に絶縁被膜を有する金属細線をゲート線２０６として設ける。酸化膜２０４を形成し、シリコン粒のドレイン領域に通じるドレイン電極２００Ａをドレイン用コンタクトホールを介してこのドレイン領域に接続する。シリコン粒のソース領域に接続するコンタクトホールを形成し、ゲート電極にほぼ直交するように、ソース線となる金属細線２０４を敷設する。この金属細線は絶縁膜２０４上を走行し、ソース用コンタクト内をシリコン粒のソース領域に向けて屈曲してかつ当該領域と接続する。この後、ソース線がこのコンタクトホールから出て隣接するシリコン粒に向けて走行する。この実施形態によれば、ソース線用金属細線とゲート線用金属細線とは交差してもゲート線の絶縁被覆によって両者の短絡が防止される。
【００９７】
【発明の効果】
本発明に係わるトランジスタ素子によれば、絶縁基板に固定することで所望の機能を備えるトランジスタ素子を得ることができるため、従来のようにシリコン基板上に半導体素子を形成する必要はなく、また、大型のシリコン基板を形成する困難も解消できる。
【００９８】
また、本発明に係わるトランジスタ素子の製造方法によれば、トランジスタ素子が位置するべき所望の位置にトランジスタ素子を載置すればよいため、シリコン基板上に各半導体素子を製造する従来の技術に必要とされる素子分離工程、フォトリソグラフィによるパターニング工程等を省略することができる。
【００９９】
本発明に係わる液晶表示用アクティブマトリクス基板によれば、大型のシリコン基板を製造する困難を回避することができるため、低コストで大型の液晶表示装置を提供することができる。
【０１００】
また、本発明に係わる液晶表示用アクティブマトリクス基板の製造方法によれば、基板上に載置されたトランジスタ素子を接着剤等を介して固定するため、シリコン基板上に各半導体素子を製造する必要はなく、製造工程を簡略化することができる。
【０１０１】
また、さらに本発明によれば、半導体素子の配線パターンとして金属細線を使用するので、金属パターンを形成する上でのエッチング処理等を省略することが可能となる。
【０１０２】
またさらに、半導体素子の絶縁膜に形成するコンタクトホールの形成を物理手段である微細切削加工手段によって行ったために、エッチング等の化学的処理を省略することが可能となる。
【図面の簡単な説明】
【図１】本発明に係わるトランジスタ素子を応用したアクティブマトリクス型のカラー液晶表示装置の分解斜視図である。
【図２】本発明に係わるアクティブマトリクス基板（実施の形態１）の平面図である。
【図３】本発明に係わるトランジスタ素子の斜視図である。
【図４】図２におけるＡ−Ａ矢視断面図である。
【図５】図２におけるＢ−Ｂ矢視断面に相当する製造工程断面図である。
【図６】図２におけるＢ−Ｂ矢視断面に相当する製造工程断面図である。
【図７】図７（Ａ）は、本発明に係わるアクティブマトリクス基板（実施の形態２）の部分平面図であり、図７（Ｂ）は、図７（Ａ）におけるＣ−Ｃ矢視断面図である。
【図８】図７（Ａ）におけるＣ−Ｃ矢視断面に相当する製造工程断面図である。
【図９】図７（Ａ）におけるＣ−Ｃ矢視断面に相当する製造工程断面図である。
【図１０】シリコン粒の載置工程を説明するための図である。
【図１１】従来のアクティブマトリクス基板の平面図である。
【図１２】図１１におけるＸ−Ｘ矢視断面に相当する製造工程断面図である。
【図１３】本発明の実施の形態の第３の例に係わる平面である。
【図１４】図１３のＡ−Ａ'断面図である。
【図１５】酸化膜にコンタクトホールを形成するための切れ込みが形成されたシリコン粒のモデルを上から見た平面図である。
【図１６】このコンタクトホールを形成するための他の例に係わる模式図である。
【図１７】半導体素子の導線性配線パターンを金属の細線自体によって形成する場合の模式図である。
【図１８】金属細線自体を配線パターンとして利用したシリコン粒の模式図に係わる平面図である。
【図１９】シリコン粒に代えて従来のシリコン膜を半導体素子として利用した場合の同様な平面図である。
【図２０】図１８の実施例をより具体的的に説明する構成図である。
【符号の説明】
１００トランジスタ素子
２００画素電極
２００Ａドレイン電極
２００Ｂコンタクトホール
３００走査線
３００Ａゲート電極
３００Ｂ接続部
４００信号線
４００Ａソース電極
４００Ｂコンタクトホール
４０１ドレイン電極
４０２ソース電極
４０３チャネル領域
５００透明基板
５１０絶縁膜
５２０絶縁膜
５３０絶縁膜
５４０絶縁膜
５５０絶縁膜
６００透明基板
７００液晶
８００カラーフィルタ
９００対向電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transistor element, and specifically to a technique for obtaining a transistor element using silicon grains. In particular, the present invention relates to a transistor element suitable for manufacturing a large liquid crystal display or the like.
[0002]
[Prior art]
A plan view of an active matrix substrate in a conventional TFT liquid crystal display is shown in FIG. A TFT (Thin Film Transistor) is formed in each pixel region defined by the data line 31 and the scanning line 15 on the insulating substrate 10.
[0003]
As shown in FIG. 12D, the TFT includes a channel region 17 for forming a channel between the source region 14 and the drain region 16, and a gate facing the channel region 17 through a gate insulating film 13. The electrode 15, the source electrode 31 electrically connected to the source region 14 through the contact hole 201 of the interlayer insulating film 20 formed on the surface thereof, and the drain region 16 through the contact hole 202 of the interlayer insulating film 20 are electrically connected A pixel electrode 40 made of a sputtered ITO (Indium Thin Oxide) film is provided. Here, the source electrode 31 is a part of the data line, and the gate electrode 15 is a part of the scanning electrode. Therefore, these are given the same reference numerals.
[0004]
Conventionally, a TFT having such a structure has been manufactured through a manufacturing process as shown in FIG. This figure corresponds to the sectional view taken along the line XX in FIG. As shown in FIG. 12A, a semiconductor film is formed on the surface of the base protective film 11 of the insulating substrate 10 and patterned to form an island-shaped semiconductor film, and then a gate insulating film 13 is formed.
[0005]
Next, a thin film such as an aluminum film is formed by sputtering, and then patterned to form the gate electrode 15. At this time, scanning lines are also formed. Next, impurity ions are introduced into the semiconductor film using the gate electrode 15 as a mask to form the source region 14 and the drain region 16. Thereafter, an interlayer insulating film 20 is formed. Next, as shown in FIG. 12B, contact holes 201 and 202 are formed, and a source electrode 31 that is electrically connected to the source region 14 through the contact hole 201 is formed. Next, as shown in FIG. 12C, an ITO film is formed on the surface of the interlayer insulating film 20 by sputtering, and then a resist mask 701 is formed in a desired pattern. Next, as shown in FIG. 12D, the ITO film is patterned using the resist mask 701 as a mask to form the pixel electrode 40.
[0006]
[Problems to be solved by the invention]
Thus, when manufacturing an active matrix substrate of a TFT liquid crystal display, a CVD method (Chemical Vapor Deposition) or a PVD method (Physical Vapor Deposition) is used to form a semiconductor film on the substrate. For this reason, 1m²In order to manufacture a TFT display having a silicon substrate having a large area as described above, the silicon substrate is formed by 1 m by CVD or the like.²It has to be formed in the above area, and there is a problem that the apparatus becomes large and the manufacturing cost increases.
[0007]
In addition, it is conceivable to manufacture a large area TFT display by combining a small silicon substrate, but there is a problem that the alignment becomes complicated and the manufacture becomes difficult.
[0008]
On the other hand, in recent years, it has been attempted to apply a silicon solution on an insulating substrate and then remove the liquid to form a silicon film. However, it is difficult to form a large silicon substrate even by this method. is there. Therefore, the conventional technique for forming a transistor element or the like on a silicon substrate has a problem that it is not suitable when a large-area silicon substrate is required.
[0009]
In recent years, it has been practiced to form a wiring pattern by making a conductive material for wiring formation in a liquid state, applying the conductive material to the wiring pattern formation surface using an ink jet printer, and removing the solvent. However, this process has problems such as an increase in the number of steps for forming a wiring pattern.
[0010]
Accordingly, the present invention provides a transistor element that functions as a semiconductor element by placing it on an insulating substrate, unlike a conventional semiconductor element formed on a silicon substrate, and a method for manufacturing the same. And
[0011]
Furthermore, it is a second object to provide an active matrix substrate of a large TFT liquid crystal display using the transistor element and a manufacturing method thereof.
[0012]
It is another object of the present invention to provide a semiconductor device capable of forming a wiring pattern more easily.
[0013]
[Means for Solving the Problems]
In order to solve the above problems, a semiconductor device according to the present invention fixes a plurality of small silicon bulks (powder, grains, pieces, etc.) in an array on an insulating substrate, and the silicon grains themselves are connected to transistor channels. It is used as a layer.
[0014]
Furthermore, the present invention is characterized in that a switching element for each pixel electrode of the active matrix substrate is formed of this semiconductor element.
[0015]
Furthermore, the present invention is characterized in that a metal thin wire itself used for wire bonding of a conventional semiconductor device is used as a wiring pattern for a semiconductor element.
Furthermore, the present invention provides a semiconductor device in which contact holes connected to a source region and a drain region of a semiconductor element are formed in an insulating film. This contact hole is formed from a cut mark obtained by selectively cutting the insulating film by a fine cutting means. A semiconductor device formed.
[0016]
The method of manufacturing a transistor element according to the present invention includes: (a) a first step of forming an insulating film made of an adhesive at a position where at least a transistor element is fixed on a transparent substrate; and (b) an oxide film on the insulating film. A second step of disposing the silicon grains covered with (c) a substantially annular gate electrode surrounding the top of the silicon grains located on the opposite side of the transparent substrate is formed on the oxide film; A third step of forming a connecting line connecting the gate electrode and the scanning line along the surface of the silicon grain, and (d) the silicon grain using the gate electrode as a mask. A drain region disposed on the lower side of the silicon grain with the gate electrode as a boundary, and a source region disposed on the upper side of the silicon grain with the gate electrode as a boundary. A fourth step of forming a channel layer of the silicon grain disposed under the gate electrode; and (e) forming a source electrode connected to the source region and a drain electrode connected to the drain electrode. And a fifth step.
Preferably, in the transistor element manufacturing method, a part of the silicon grains in the second step is located in the insulating film.
Preferably, in the method for manufacturing a transistor element, the silicon grains are substantially spherical.
The transistor element according to the present invention includes: (a) a transparent substrate; (b) an insulating film made of an adhesive formed on the transparent substrate; and (c) an oxide film covered with the insulating film. And (d) a substantially annular gate electrode formed on the oxide film and surrounding the top of the silicon grain located on the opposite side of the transparent substrate, and formed on the insulating film. A metal line that is formed along the surface of the silicon grain and includes a connecting portion that connects the gate electrode and the scanning line; and (e) a channel layer under the gate electrode of the silicon grain. And an impurity region including a source region disposed on the upper side of the silicon grain and a drain region disposed on the lower side of the silicon grain, and (f) a source electrode connected to the source region, Connected to the drain electrode It comprises a drain electrode, and an electrode comprising, a.
Preferably, in the transistor element, the silicon grains are substantially spherical.
Preferably, in the transistor element, the silicon grain is composed of a silicon single crystal.
Preferably, in the above transistor element, the oxide film is a silicon oxide film.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
One embodiment of the present invention described above is a silicon grain including a drain region and a source region formed via a channel region, an oxide film covering the surface of the silicon grain, and an upper part of the channel region via the oxide film. A gate electrode to be formed, a drain electrode electrically connected to the drain region, and a source electrode electrically connected to the source region are provided.
[0018]
With such a structure, the transistor element according to the present invention can be fixed to an insulating substrate such as a plastic substrate, and this may be used as a transistor element having a desired function. Therefore, the difficulty of making a large silicon substrate is also eliminated. Further, since it is not necessary to perform the step of forming the silicon film in a gas-phase state using a vacuum apparatus, a substrate having low heat resistance as described above can be used.
[0019]
As a preferred embodiment of the transistor element according to the present invention, the silicon grains are preferably substantially spherical and are preferably composed of a silicon single crystal. The oxide film is preferably a silicon dioxide film. By making the silicon grains substantially spherical, it is easy to adjust the orientation of the silicon grains when the transistor element according to the present invention is placed, arranged, or fixed on the insulating substrate. Moreover, the performance of the transistor element according to the present invention is improved by forming the silicon grains from a silicon single crystal. Further, the silicon dioxide film functions as a gate electrode by forming an oxide film covering the silicon grains with a silicon dioxide film. The gate electrode may be formed in an annular shape so as to surround the periphery of the silicon grain.
[0020]
An active matrix substrate for liquid crystal display according to the present invention includes a source region and a scanning line electrically connected to a data line for each of a plurality of pixel regions partitioned by a data line and a scanning line on an insulating substrate. In an active matrix substrate for liquid crystal display in which a transistor element having a gate electrode to be electrically connected and a drain electrode to be electrically connected to a pixel electrode is formed, this transistor element is constituted by the transistor element according to the present invention. By using the transistor element according to the present invention as a switching element of an active matrix substrate for liquid crystal display, a large liquid crystal display can be manufactured.
[0021]
As a preferred form of the active matrix substrate for liquid crystal display according to the present invention, the transistor element is preferably fixed to the insulating substrate via an adhesive, and the adhesive is located at a position where the transistor element is to be disposed. In addition, it is preferably coated on an insulating substrate. This adhesive fixes the transistor element on the insulating substrate, but in addition, the transistor element can be fixed by an insulating film such as SOG (Spin on Glass). The insulating substrate is preferably a plastic substrate or a flexible substrate, and preferably has a heat resistance of 200 ° C. or lower. According to the present invention, it is not necessary to employ a CVD method or the like for forming a silicon thin film under a temperature environment of 300 ° C. to 400 ° C. Therefore, an active matrix substrate for liquid crystal display can be manufactured under a low temperature environment.
[0022]
A method of manufacturing a transistor element according to the present invention includes a step of forming silicon grains from a silicon piece, a step of forming an oxide film on the surface of the silicon grains, and a gate above a region where a channel region of the silicon grains is to be formed. A step of forming an electrode, a step of introducing impurity ions into the silicon grains using the gate electrode as a mask to form a drain region and a source region, a step of forming a drain electrode electrically connected to the drain region, and a source region Forming a source electrode to be electrically connected to. According to this manufacturing method, since it is only necessary to place the transistor element at a desired position where the transistor element should be located, an element isolation process or the like required for the conventional technique for manufacturing each semiconductor element on the silicon substrate is performed. Can be omitted.
[0023]
As a preferred embodiment of the method for producing a transistor element according to the present invention, the method for producing a transistor element is preferably a method under atmospheric pressure, that is, without using a vacuum apparatus. The step of forming silicon grains is preferably a step of forming silicon grains into a substantially spherical shape, and the silicon piece is preferably composed of a silicon single crystal and the oxide film is preferably composed of a silicon dioxide film.
[0024]
A method of manufacturing an active matrix substrate for liquid crystal display according to the present invention includes: a source region electrically connected to a data line for each of a plurality of pixel regions partitioned by a data line and a scanning line on an insulating substrate; In a method of manufacturing an active matrix substrate for liquid crystal display comprising a transistor element comprising a gate electrode electrically connected to a scanning line and a drain electrode electrically connected to a pixel electrode, the transistor element is a transistor according to the present invention described above. It is formed by an element manufacturing method.
[0025]
As a preferred embodiment of the method for manufacturing an active matrix substrate for liquid crystal display according to the present invention, the transistor element is preferably placed on an insulating substrate using a dispenser, and the transistor element is mounted on the insulating substrate. It is preferably fixed on the insulating substrate via an adhesive. In particular, the adhesive is preferably formed on an insulating substrate using an ink jet recording head. With this configuration, it is not necessary to pattern the silicon thin film by a photolithography process as in the prior art, and therefore the manufacturing process can be simplified. In this case, the adhesive may be formed at a position where the transistor element is to be formed on the insulating substrate using an ink jet recording head.
[0026]
In another embodiment of the present invention, a thin metal wire itself is used as a gate line and / or a source line of a semiconductor element. As such a fine metal wire, a fine metal wire already used in the field of IC mounting such as conventional wire bonding is used, and the fine metal wire wiring technique used in the field of IC mounting is used as it is. Thus, the semiconductor device according to the present invention described here can be obtained.
[0027]
These metal wires are made of gold, aluminum, copper, or alloys thereof, and the thickness of the metal wires is preferably several tens to several hundreds of μm from the viewpoint of reducing resistance. A semiconductor device using this wiring is used for an LCD or an EL display. In order to prevent a short circuit when the metal wires overlap with each other or another conductor region, it is preferable to coat the surface of the metal fine wire with an insulating film. By using these insulating films as an interlayer insulating film or a gate insulating film as they are, the step of forming the insulating film can be omitted.
[0028]
Here, the metal thin wire itself can be used as a source line or a gate line of the semiconductor device. A portion of the fine metal wire that needs to be in contact with another region may be selectively etched to remove the insulating coating. As a result, a substrate to which the semiconductor device is applied can be a plastic, a flexible substrate, or the like having a heat resistance of 200 degrees centigrade or less.
[0029]
As described above, attempts have been made to construct the metal wiring from a liquid material containing a wiring material. However, the difficulty associated with this step can be eliminated by using the metal thin wire itself as the wiring pattern.
[0030]
Moreover, a dicing cutter can be used as the fine cutting means. Since this cutter can form fine cutting marks, it is possible to form contact holes in a fine silicon bulk.
[0031]
Next, specific embodiments of the present invention will be described.
[0032]
Embodiment 1 of the Invention
(overall structure)
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an exploded perspective view of an active matrix type color liquid crystal display device to which transistor elements and semiconductor elements according to the present invention are applied. The liquid crystal display device 1 includes two transparent substrates 500 and 600 in which a liquid crystal 700 is enclosed. As the liquid crystal 700, nematic liquid crystal is used. The operation mode is the TN mode.
[0033]
On the transparent substrate 600, a color filter 800 including red (R), green (G), and blue (B) colored layers 80R, 80G, and 80B is formed. A black matrix 810 is formed between the colored layers 80R, 80G, and 80B, and a counter electrode 900 is formed on the color filter 800 on the transparent substrate 20 side.
[0034]
The color filter 800 can be manufactured using a known technique. For example, after forming a light-shielding film made of a metal such as chromium on the transparent substrate 600, the black matrix 810 is formed by patterning in a lattice pattern by photolithography. Next, the colored layers 80R, 80G, and 80B are formed using a dyeing method, a pigment dispersion method, or the like.
[0035]
On the transparent substrate 500, the pixel electrode 200 is formed in a grid-like partition region defined by the data lines 400 and the scanning lines 300. In addition, the transistor element 100 according to the present invention is formed at each intersection of the data line 400 and the scanning line 300. The transistor element 100 functions as a switching element that controls a signal voltage supplied to the pixel electrode 200. The transparent substrates 500 and 600 are bonded so that each of the colored layers 80R, 80G, and 80B faces the pixel electrode 200.
[0036]
(Structure of active matrix substrate)
Next, the structure of the active matrix substrate of this embodiment will be described with reference to FIGS. FIG. 2 is a plan view of the active matrix substrate. A transistor element 100 is formed at each intersection of the data line 400 and the scanning line 300.
[0037]
As will be described in detail later, the transistor element 100 is a transistor element made of substantially spherical silicon grains having a diameter of about 100 μm, and is fixed on the transparent substrate 500 in an array via an adhesive or the like.
[0038]
A gate electrode 300A formed in a substantially annular shape so as to surround the upper part of the silicon grain is patterned on the upper part of the silicon grain. In addition, a source electrode 400A that is connected to the data line 400 and connected to the top of the silicon grain is formed. A drain electrode 200 A that is electrically connected to the drain region of the transistor element 100 is formed on the pixel electrode 200.
[0039]
(Structure of transistor element)
The entire structure of the transistor element 100 will be described with reference to FIGS. This figure shows a three-dimensional connection relationship between the transistor element 100 and the gate electrode 300A, the drain electrode 200A, and the source electrode 400A. The description of the insulating layer located between these electrodes is omitted.
[0040]
As described above, the transistor element 100 is made of silicon grains, and the surface thereof is made of the silicon oxide film 101. The shape of the silicon grains is preferably spherical. The silicon oxide film 101 under the gate electrode 300A functions as a gate oxide film.
[0041]
Therefore, it is preferable that the thickness of the oxide film 101 be in the range of 10 angstroms to 10 μm, and the width of the gate electrode 300A be 0.1 μm to 100 μm. As will be described later, since impurities are introduced into the transistor element 100 using the gate electrode 300A as a mask, in FIG. 3 and FIG. 4, the lower side of the silicon grain (transparent substrate 500 side) is located at the gate electrode 300A as a boundary. It functions as a drain region, and the upper side of the silicon grains (the transparent substrate 600 side) functions as a source region.
[0042]
The gate electrode 300 A is formed in a substantially annular shape so as to surround the top of the transistor element 100, and a connection part 300 B is formed between the gate electrode 300 A and the scanning line 300. As will be described later, the scanning line 300 is formed on an insulating film (the film thickness is about the radius of the transistor element 100) formed on the transparent substrate 500, and the gate electrode 300A is formed at a position higher than the insulating film. Therefore, the connection part 300B is formed along the surface of the transistor element 100 in order to connect them.
[0043]
The scanning lines 300, the gate electrodes 300A, and the connection portions 300B can be obtained by forming the same material (for example, aluminum or polycrystalline silicon) in a desired region and patterning it.
[0044]
A cross-sectional structure of the transistor element 100 will be described with reference to FIG. This figure corresponds to a cross-sectional view taken along the line AA in FIG. An insulating film 510 for fixing the transistor element 100 is formed on the transparent substrate 500, and the transistor element 100 is fixed on the transparent substrate 500 at each position of the array where the scanning line 300 and the data line 400 intersect. .
[0045]
In addition, a drain electrode 200A communicating with the pixel electrode (ITO electrode) 200 through the contact hole 200B formed in the insulating film 520 is connected to the drain region 402 of the transistor element 100, and the data line 400 through the contact hole 400B. A source electrode 400 A communicating with the source electrode 401 is connected to the source region 401 of the transistor element 100.
[0046]
A region under the gate electrode 300 A functions as a channel region 403. Further, although the silicon oxide film 101 is formed on the surface of the transistor element 100, the silicon oxide film 101 above the gate electrode 300A is removed by etching, and the surface of the silicon grains is exposed. This is because the source electrode 400A is electrically connected to the source region 401 through the contact hole 400B of the insulating film 520.
[0047]
(Process for manufacturing transistor elements)
A manufacturing process of the transistor element 100 will be described with reference to FIGS. The manufacturing process of the transistor element 100 shown in these drawings is described along a cross section taken along line BB in FIG.
[0048]
Transistor element fixing insulating film forming step (FIG. 5A)
As the transparent substrate 500, a plastic substrate, a flexible base, or the like can be used. In addition, general-purpose alkali-free glass can be used. According to the present invention, since it is not necessary to form a silicon thin film on a substrate using a CVD method or the like, an active matrix substrate for liquid crystal display can be manufactured by a low temperature process. Therefore, the transparent substrate 500 may be an insulating substrate having a heat resistance of 200 ° C. or less.
[0049]
After cleaning the transparent substrate 500, an insulating film 510 for fixing the transistor element 100 is formed on the transparent substrate 500. As the insulating film 510, an ultraviolet curing, thermosetting adhesive, or the like can be used. At this time, this adhesive may be applied as an insulating film to the entire surface of the transparent substrate 500, or the adhesive may be applied only at a position where the transistor element 100 is fixed.
[0050]
In this case, the adhesive may be applied using an ink jet recording head. Further, as the insulating film 510, a glass solution dissolved in an organic solvent may be spin-coated on the transparent substrate 500 and subjected to heat treatment to form SOG (Spin on Glass). The heat treatment is performed after the transistor element 100 is placed on the transparent substrate 500.
[0051]
Silicon grain placement process (Fig. 5B)
The silicon grains 100A whose surfaces are covered with the oxide film 101 are placed on the transparent substrate 500, and fixed on the transparent substrate 500 by an adhesive action of an adhesive or the like. In order to place the silicon grain 100A on the transparent substrate 500, as shown in FIG. 10A, the inside of the nozzle 63 is decompressed, the silicon grain 100A is sucked to the tip, and the nozzle 63 is moved to a predetermined position. Then, the reduced pressure is released and a plurality of silicon grains are arranged in an array on the substrate.
[0052]
Further, as shown in FIG. 10B, in each air supply hole 61 of the mounting plate 60 in which a plurality of air suction holes 61 are formed in accordance with the position of the transistor element 100 to be formed on the active matrix substrate. By adsorbing silicon grains and introducing compressed air, the plurality of silicon grains 100A can be placed on the substrate in an array at a time.
[0053]
The silicon grains 100A can be obtained by grinding silicon pieces into fine particles and polishing them with a mixer containing an abrasive. It can also be obtained by dissolving a silicon piece, spraying it and cooling it. The size of the silicon grains is preferably about 100 μm in diameter, but is not particularly limited. Further, in order to form the oxide film 101 on the surface of the silicon grain 100A, the silicon grain 100A is put in an oxidation furnace and the silicon oxide film 101 is grown. The thickness of the oxide film 101 is preferably in the range of 10 Å to 10 μm.
[0054]
Gate electrode formation process (FIG. 6D)
A thin film such as an aluminum film to be the gate electrode 300A is formed by sputtering on the insulating film 510 and the silicon grains 100A exposed on the surface. The film thickness is about 0.8 μm. At this time, the scanning line 300 is integrally formed with the gate electrode 300A. After the aluminum film is formed, patterning is performed in a shape as shown in FIG. 3, and the gate electrode 300A, the connection portion 300B, and the scanning line 300 are formed in the same process.
[0055]
In this step, the pattern of the gate electrode 300A and the scanning line 300 may be formed by discharging a solution obtained by dissolving gold fine particles having a size of about 100 mm in a solvent with an ink jet recording head.
[0056]
Impurity ion implantation process (FIG. 6D)
Impurity ions are implanted into the silicon grain 100A using the gate electrode 300A as a mask to form a source region 401 and a drain region 402 in the silicon grain 100A. The silicon grain 100A under the gate electrode 300A functions as the channel layer 403 because impurity ions are not implanted.
[0057]
In this step, since the gate electrode 300A serves as a mask for implanting impurity ions, the channel layer 403 has a self-aligned structure formed only under the gate electrode 300A, but has an LDD structure (Lightly Doped Drain-Source). Also good. Impurity ions can be introduced by ion doping using a mass non-separation type ion implantation apparatus to implant impurities and hydrogen as dopants simultaneously, or by ion implantation using a mass separation type ion implantation apparatus. A driving method or the like can be used. After the implantation of impurity ions, laser irradiation is performed to anneal the silicon grains 100A, thereby recovering the crystallinity of the silicon grains 100A.
[0058]
Insulating film formation process (FIG. 6E)
After forming the source region 401, the drain region 402, and the channel region 403 of the transistor element 100, an insulating film 520 is formed so as to cover the transistor element 100 and the scanning line 300. In this step, the insulating film 520 is formed by forming a silicon oxide film using a CVD method or a PVD method. Next, a contact hole 400B is formed at a position corresponding to the source region 401 of the insulating film 520. Although not shown, similarly, a contact hole 200B is formed at a position corresponding to the drain region 402 of the insulating film 520. Needless to say, the liquid material is applied to the semiconductor element by the ink jet recording head, regardless of the manufacturing method of the film using the gas layer such as CVD or PVD, which is applicable in all of the embodiments herein. Various electrode patterns and insulating film patterns can also be formed. The use of silicon bulk is an improved method of manufacturing a semiconductor device in that the silicon substrate itself does not depend on a manufacturing method using a gas layer. Further, as will be described later, it is similarly understood that the metal pattern is obtained from the metal thin wire itself.
[0059]
Source electrode formation process (FIG. 6F)
After an aluminum film is formed on the surface of the insulating film 520 by sputtering, the aluminum film is patterned to form the source electrode 400A and the data line 400 in the same process. Further, a pixel electrode 200 as shown in FIG. 4 and a drain electrode 200A connected to the pixel electrode 200 are formed. In this case, the pixel electrode 200 is formed by forming a thin film made of ITO (Indium Thin Oxide) on the insulating film 520, and then forming a resist mask (not shown) in a desired region. Wet etching using etc. or CH_FourIt is obtained by dry etching with a gas such as, and patterning.
[0060]
In addition to the ITO film, the pixel electrode 200 may be made of a material having both light transmittance and conductivity, such as a composite oxide of indium oxide and zinc oxide. In this way, an active matrix substrate can be manufactured.
[0061]
[Embodiment 2 of the Invention]
A second example of the embodiment of the present invention will be described with reference to FIGS. This embodiment relates to an active matrix type color liquid crystal display device to which the transistor element according to the present invention is applied. The difference from the first embodiment is that the source region 401 of the transistor element 100 is located on the lower side (transparent substrate). The drain region 402 is located on the upper side (transparent substrate 600 side).
[0062]
(Structure of transistor element)
FIG. 7A is an explanatory diagram showing a planar positional relationship between a transistor element including a part of a pixel electrode formed over an active matrix substrate and each wiring (data line, scanning line, etc.). FIG. 7B is a cross-sectional view taken along the line CC in FIG. As described above, the transistor element 100 has the drain region 402 formed in the upper hemisphere and the source region 401 formed in the lower upper hemisphere. A channel region 403 is formed in a region surrounded by the gate electrode 300A.
[0063]
Data lines 400 are formed on the transparent substrate 500, and an insulating film 530 made of PSG (Phospho Silicate Glass) is formed on the side surfaces of the data lines 400 and the entire surface of the transparent substrate 500.
[0064]
The transistor element 100 is fixed on the data line 400, and the source region 401 is connected to the data line 400. In this case, the transistor element 100 is fixed by an insulating film 540 made of an adhesive or the like formed on the insulating film 530. This adhesive may be applied to the entire surface of the insulating film 530, or may be applied only to a position where the transistor element 100 is to be fixed.
[0065]
On the insulating film 540, the scanning line 300 and the gate electrode 300A are integrally formed in the same process. The gate electrode 300 A is formed in a substantially annular shape so as to surround the periphery of the transistor element 100. A silicon oxide film 101 is formed on the surface of the transistor element 100, and the silicon oxide film 101 under the gate electrode 300A functions as a gate oxide film.
[0066]
An insulating film 550 made of a silicon oxide film or the like is formed on the insulating film 540. A drain electrode 200A integrally formed with the pixel electrode 200 is connected to the drain region 402 of the transistor element 100 through a contact hole 200B formed in the insulating film 550.
[0067]
(Process for manufacturing transistor elements)
A manufacturing process of the transistor element 100 will be described with reference to FIGS. The manufacturing process of the transistor element 100 shown in these drawings corresponds to a cross-sectional view taken along the line CC in FIG.
[0068]
Data line forming step (FIG. 8A)
General-purpose alkali-free glass is used as the transparent substrate 500. After the transparent substrate 500 is cleaned, an aluminum film to be a data line is formed on the transparent substrate 500 by sputtering. Next, a resist film (not shown) is formed in a desired region, and the aluminum film is patterned to form the data line 400.
[0069]
Thereafter, a PSG film is formed so as to cover the side surface of the data line 400 and the entire surface of the transparent substrate 500, and is patterned to expose the surface of the data line 400, thereby forming an insulating film 530. After forming the insulating film 530, an insulating film 540 made of an adhesive or the like for fixing the transistor element 100 on the substrate is formed.
[0070]
In the step of forming the data line 400, a pattern may be formed by discharging a solution obtained by dissolving gold fine particles having a size of about 100 mm in a solvent with an ink jet recording head.
[0071]
Silicon grain placement process (Fig. 8B)
The silicon grain 100A whose surface is covered with the oxide film 101 is placed on the data line 400 and fixed on the data line 400 by an adhesive action of an adhesive or the like. Impurity ions are implanted into the silicon grain 100A in a region to be the source region 401 in advance.
[0072]
Gate electrode formation process (FIG. 8C)
An aluminum film to be a gate electrode is formed on the insulating film 540 and patterned into a desired shape, whereby the gate electrode 300A and the scanning line 300 are integrally formed in the same process.
[0073]
In the step of forming the gate electrode 300A, as described above, a pattern may be formed by discharging a gold solution with an ink jet recording head.
[0074]
Impurity ion implantation process (FIG. 9D)
Impurity ions are implanted into the silicon grains 100A using the gate electrode 300A as a mask to form drain regions 402 in the silicon grains 100A. In this step, since the gate electrode 300A serves as a mask for implanting impurity ions, the channel layer 403 has a self-aligned structure formed only under the gate electrode 300A, but has an LDD structure (Lightly Doped Drain-Source). Also good. Impurity ions can be introduced by ion doping using a mass non-separation type ion implantation apparatus to implant impurities and hydrogen as dopants simultaneously, or by ion implantation using a mass separation type ion implantation apparatus. A driving method or the like can be used.
[0075]
After the implantation of impurity ions, laser irradiation is performed to anneal the silicon grains 100A to recover the crystallinity of the silicon grains 100A.
[0076]
Insulating film formation process (FIG. 9E)
After the drain region 402 and the channel region 403 of the transistor element 100 are formed, an insulating film 550 is formed so as to cover the transistor element 100 and the scan line 300. In this step, the insulating film 550 is formed by forming a silicon oxide film using a CVD method or a PVD method. Next, a contact hole 200B is formed at a position corresponding to the drain region 402 of the insulating film 550.
[0077]
Drain electrode formation process (FIG. 9F)
After a thin film made of ITO is formed on the surface of the insulating film 550, a resist mask (not shown) is formed in a desired region, and these are wet-etched using aqua regia, HBr, etc., or CH_FourThe pixel electrode 200 and the drain electrode 200A are formed by performing dry etching with a gas such as gas and patterning.
[0078]
In this way, an active matrix substrate can be manufactured, and the liquid crystal formed between the pixel electrode 200 and the counter electrode 900 can be obtained by driving the transistor element 100 with a control signal supplied via the scanning line 300. Image information is written in the cell from the data line 400 through the transistor 100, and a desired image can be displayed.
[0079]
Embodiment 3 of the Invention
Next, a third example of the embodiment of the present invention will be described. FIG. 13 shows a plan view of the third embodiment, and FIG. 14 shows a cross-sectional view taken along line AA ′ of this plan view. This embodiment is different from the first and second embodiments in the positional relationship between the channel region, the source region, and the drain region when the silicon ball described above is fixed on the insulating substrate. Another aspect is different. In short, in the present invention, the location where these regions are formed in the silicon grain is not particularly limited as long as it can function as a semiconductor element.
[0080]
In the cross-sectional view shown in FIG. 14, the source electrode 400A and the drain electrode 200A are shown as the insulating film 520 through the gate electrode 300A of the silicon grain 100A placed on the insulating film as in the first and second embodiments. A point where the silicon ball is brought into contact with the upper side is shown.
[0081]
In the case of forming this semiconductor element, a scanning line 300 having a strip pattern is formed on the insulating film 520 as shown in FIG. The scanning line 300 is formed across the silicon grain 101A while being bent.
[0082]
The pattern of the data line 400 is formed so as to be substantially orthogonal to the gate line 300 through the correlation insulating film 520, and the source electrode 400A connected to the source line 400 is formed on the silicon grain 100A through the contact hole as shown in FIG. It is connected. Further, the drain electrode 200A connected to the pixel electrode 200 is also connected to the drain region of the silicon grain through the contact hole.
[0083]
The manufacturing method of these electrodes, the method of forming a source region in a silicon grain that conducts to the source electrode, and the method of forming a drain region in a silicon grain are the same as in the above-described embodiment. According to this embodiment, since the gate line, the source line, the pixel electrode, and the like are formed on the same side of the silicon grain, the process itself can be performed more easily than the first and second embodiments.
[0084]
Here, a method for forming a contact hole in the oxide film 101 around the silicon grain 100A will be described.
[0085]
First example: A resist pattern is formed on a silicon oxide film and etched. The resist pattern is applied by an ink jet printer.
[0086]
Second example: A silicon oxide film is irradiated with a laser to form a contact hole.
[0087]
Third example: A notch corresponding to a contact hole is formed by a dicing cutter. FIG. 15 is a plan view of a silicon grain model with cuts as viewed from above. Reference X is a cut formed in the oxide film 101 formed around the silicon grain, and is a contact hole connected to the source region or drain region of the silicon grain.
[0088]
X ′ is a similar notch facing X via the gate electrode 300, and is a notch connected to the drain region or source region facing X via the gate electrode. When a contact hole is formed in a semiconductor element containing silicon grains, a contact hole can be formed without using chemical means such as etching by using a fine cutting means such as a dicing cutter. By such a fine cutting means, it is possible to form a cut (cutting trace) fine silicon grain having a width of several to tens of microns.
[0089]
Fourth Example: As shown in FIG. 16, a gate electrode 300A is formed on the insulating film 101 around the silicon grain 100A. Next, the insulating film 101 is etched using the gate electrode 300A as a mask. Since the silicon oxide film 101 under the gate electrode is not etched, it remains as the gate insulating film 300D.
[0090]
Next, resist patterns 300E and 300F are formed on each of the drain region and the source region of the silicon grains. Next, silicon dioxide 300G is formed by the aforementioned LPD method or the like. At this time, silicon dioxide is not formed in the portion where the resist pattern is formed. Next, by removing the resist, contact holes 300H and 300I connected to the source region or the drain region are formed.
[0091]
Fifth example: An etching solution is directly dropped on the silicon oxide film 101 in a fine pattern by an ink jet printer to directly form a contact hole.
[0092]
[Embodiment 4 of the Invention]
Next, a fourth embodiment will be described. The feature of this embodiment resides in that the conductive wiring pattern of the semiconductor element is formed by the fine metal wire itself. FIG. 17 is a schematic diagram briefly explaining this embodiment. FIG. 17A is a plan view and FIG. 17B is a cross-sectional view. The fine metal wires 172-1 to 172-n are laid on the adhesive layer 502 on the substrate 500 so as to be equidistant and parallel to each other. For the fine metal wire, a technique for IC mounting such as wire bonding, which is already known at the time of filing of the present invention, can be applied as it is. In this well-known technical field, the material of the fine metal wire, the diameter size and the fine metal wire are unwound from the plotter and moved at predetermined pitches to connect the fine metal wire to each of the plurality of pads of the semiconductor device. It is well known to use ultrasonic waves. If these metal thin wires themselves have a diameter of about 10 microns, they can be used as a wiring pattern in any of the above-described embodiments.
[0093]
According to this embodiment, it is possible to overcome the difficulty in forming the metal wiring in the case where the wiring pattern is formed using the ink-jet printer as described above. Since the fine metal wire can be fixed to the semiconductor element at a low temperature, the semiconductor element can be formed on the plastic substrate. Also, a large substrate (about 1 × 1 square meter) can be used. A vacuum apparatus is not required and the photolithographic process can be omitted.
[0094]
18 and 19 are schematic diagrams in the case where the metal thin wire itself is mainly used as a wiring pattern in the semiconductor film device described in the above-described embodiment. FIG. 18 is a plan view when silicon grains are used as a semiconductor element, and FIG. 19 is a plan view when a conventional silicon semiconductor element is used.
[0095]
In FIGS. 18 and 19, the gate line 300 and the source line 400 are composed of the metal thin lines described above. These fine metal wires are orthogonal to each other as a gate line or a source line. At this time, if the gate line is provided with an insulating coating, a short circuit with the source line can be prevented and the coating itself can be used as a gate insulating film.
[0096]
FIG. 20 shows a more specific structure of this embodiment. A thin metal wire having an insulating film is provided as a gate line 206 on almost the top of the silicon grain. An oxide film 204 is formed, and a drain electrode 200A leading to the drain region of the silicon grain is connected to the drain region through a drain contact hole. A contact hole connected to the source region of the silicon grain is formed, and a thin metal wire 204 serving as a source line is laid so as to be substantially orthogonal to the gate electrode. The fine metal wire runs on the insulating film 204, bends toward the source region of the silicon grain in the source contact, and is connected to the region. Thereafter, the source line exits from the contact hole and travels toward the adjacent silicon grain. According to this embodiment, even if the metal thin line for the source line and the metal thin line for the gate line intersect, the short circuit between the two is prevented by the insulating coating of the gate line.
[0097]
【The invention's effect】
According to the transistor element according to the present invention, a transistor element having a desired function can be obtained by fixing to an insulating substrate, so that it is not necessary to form a semiconductor element on a silicon substrate as in the prior art, The difficulty of forming a large silicon substrate can also be eliminated.
[0098]
Further, according to the method for manufacturing a transistor element according to the present invention, it is only necessary to place the transistor element at a desired position where the transistor element should be located. Therefore, it is necessary for the conventional technique for manufacturing each semiconductor element on a silicon substrate. The element isolation step and the patterning step by photolithography can be omitted.
[0099]
According to the active matrix substrate for liquid crystal display according to the present invention, it is possible to avoid the difficulty of manufacturing a large silicon substrate, so that a large liquid crystal display device can be provided at low cost.
[0100]
Further, according to the method for manufacturing an active matrix substrate for liquid crystal display according to the present invention, it is necessary to manufacture each semiconductor element on a silicon substrate in order to fix the transistor element mounted on the substrate through an adhesive or the like. No, the manufacturing process can be simplified.
[0101]
Furthermore, according to the present invention, since the fine metal wire is used as the wiring pattern of the semiconductor element, it is possible to omit an etching process or the like for forming the metal pattern.
[0102]
Furthermore, since the contact hole formed in the insulating film of the semiconductor element is formed by the fine cutting processing means which is a physical means, chemical processing such as etching can be omitted.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view of an active matrix color liquid crystal display device to which a transistor element according to the present invention is applied.
FIG. 2 is a plan view of an active matrix substrate (Embodiment 1) according to the present invention.
FIG. 3 is a perspective view of a transistor element according to the present invention.
4 is a cross-sectional view taken along arrow AA in FIG. 2;
5 is a manufacturing process cross-sectional view corresponding to the cross section along line BB in FIG. 2; FIG.
6 is a cross-sectional view of a manufacturing process corresponding to the cross section taken along line BB in FIG. 2. FIG.
7A is a partial plan view of an active matrix substrate (Embodiment 2) according to the present invention, and FIG. 7B is a cross-sectional view taken along the line CC in FIG. 7A. FIG.
FIG. 8 is a manufacturing process cross-sectional view corresponding to the cross section along the line CC in FIG.
FIG. 9 is a manufacturing process cross-sectional view corresponding to the cross section along the line CC in FIG.
FIG. 10 is a diagram for explaining a step of placing silicon grains.
FIG. 11 is a plan view of a conventional active matrix substrate.
12 is a manufacturing process cross-sectional view corresponding to the cross section along line XX in FIG. 11; FIG.
FIG. 13 is a plan view according to a third example of an embodiment of the present invention.
14 is a cross-sectional view taken along line AA ′ of FIG.
FIG. 15 is a plan view of a silicon grain model in which a cut for forming a contact hole is formed in an oxide film, as viewed from above.
FIG. 16 is a schematic view according to another example for forming this contact hole.
FIG. 17 is a schematic view when a conductive wiring pattern of a semiconductor element is formed by a thin metal wire itself.
FIG. 18 is a plan view relating to a schematic view of silicon grains using a fine metal wire itself as a wiring pattern.
FIG. 19 is a similar plan view when a conventional silicon film is used as a semiconductor element instead of silicon grains.
20 is a block diagram for explaining in more detail the embodiment of FIG.
[Explanation of symbols]
100 transistor elements
200 pixel electrode
200A drain electrode
200B contact hole
300 scan lines
300A Gate electrode
300B connection part
400 signal lines
400A source electrode
400B contact hole
401 Drain electrode
402 Source electrode
403 channel region
500 Transparent substrate
510 Insulating film
520 Insulating film
530 Insulating film
540 Insulating film
550 Insulating film
600 transparent substrate
700 liquid crystal
800 color filter
900 Counter electrode

Claims

A first step of forming an insulating film made of an adhesive at a position where at least the transistor element is fixed on the transparent substrate ;
A second step of disposing silicon grains covered with an oxide film on the insulating film;
A substantially annular gate electrode surrounding the top of the silicon grains located on the opposite side from the transparent substrate is formed on the oxide film , a scanning line is formed on the insulating film , and the gate electrode, the scanning line, A third step of forming a connection portion for connecting the surface along the surface of the silicon grain ;
The line Ukoto ion implantation to the silicon particle the gate electrode as a mask, and a drain region disposed on the lower side of the silicon grains bordering the gate electrode, the silicon grains of the boundary of the gate electrode A fourth step of forming a source region disposed on the upper side and a channel layer disposed under the gate electrode of the silicon grain ;
A fifth step of forming a source electrode connected to the source region and a drain electrode connected to the drain electrode ;
A method for manufacturing a transistor element , comprising:

In claim 1 ,
A part of the silicon grains in the second step is located in the insulating film;
A method of manufacturing a transistor element.

In claim 1 or 2 ,
The silicon grains are substantially spherical;
A method of manufacturing a transistor element.

A transparent substrate ;
An insulating film made of an adhesive formed on the transparent substrate ;
Silicon grains covered with an oxide film and disposed on the insulating film;
A substantially annular gate electrode formed on the oxide film and surrounding the top of the silicon grain located on the opposite side of the transparent substrate, a scanning line formed on the insulating film, and along the surface of the silicon grain And a metal line including a connection portion connecting the gate electrode and the scanning line ,
An impurity region adjacent to the channel layer under the gate electrode of the silicon grain, and including a source region disposed on an upper side of the silicon grain and a drain region disposed on a lower side of the silicon grain ;
An electrode including a source electrode connected to the source region and a drain electrode connected to the drain electrode ;
A transistor element.

In claim 4 ,
The silicon grains are substantially spherical;
The transistor element characterized by the above-mentioned.

In claim 4 or 5 ,
The silicon grains are composed of a silicon single crystal;
The transistor element characterized by the above-mentioned.

In any one of Claims 4 thru | or 6 .
The oxide film is a silicon oxide film;
The transistor element characterized by the above-mentioned.