JP3994758B2 - Manufacturing method of chip-type electronic component - Google Patents
Manufacturing method of chip-type electronic component Download PDFInfo
- Publication number
- JP3994758B2 JP3994758B2 JP2002056575A JP2002056575A JP3994758B2 JP 3994758 B2 JP3994758 B2 JP 3994758B2 JP 2002056575 A JP2002056575 A JP 2002056575A JP 2002056575 A JP2002056575 A JP 2002056575A JP 3994758 B2 JP3994758 B2 JP 3994758B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- sheet
- mother
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 83
- 239000000853 adhesive Substances 0.000 claims description 78
- 230000001070 adhesive effect Effects 0.000 claims description 78
- 238000007789 sealing Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 19
- 238000012546 transfer Methods 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 description 35
- 238000000605 extraction Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000002648 laminated material Substances 0.000 description 4
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 1
- 235000018936 Vitellaria paradoxa Nutrition 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、チップ型圧電共振部品のような内部に封止空間を有するチップ型電子部品の製造方法に関し、より詳細には、圧電共振素子のような素子基板とケース基板とを接着剤を介して貼り合わせてなる積層体を用いたチップ型電子部品の製造方法に関する。
【0002】
【従来の技術】
特開2001−60843号公報には、図15に示すチップ型電子部品が開示されている。ここでは、エネルギー閉じ込め型の圧電素子102の両面に封止基板103,104が接着剤を介して貼り合わされている。圧電素子102及び封止基板103,104から得る積層体の端面に導電ペーストからなる外部電極106が形成されている。外部電極106は圧電素子102の引出電極102aに電気的に接続されている。
【0003】
圧電部品101では、上記引出電極102aと外部電極106との電気的接続の信頼性を高めるために、封止基板103,104に凹部103a,104aが形成されている。凹部103a,104aは、封止基板103,104を構成するセラミック材料を焼成する前に、プレス加工により形成されている。このような凹部103a,104aが設けられた封止基板103,104を、液状の接着剤107,108を用いて圧電素子102に貼り合わせることにより、積層体が得られている。なお、Aは振動を妨げないための封止空間である。
【0004】
上記凹部104aが形成されているため、外部電極106と引出電極102aとが面接触的に接触し、両者の間の電気的接続の信頼性が高められるとされている。
【0005】
【発明が解決しようとする課題】
図15に示したチップ型電子部品101では、セラミックグリーンシートをプレス加工することにより凹部103a,104aが形成され、しかる後焼成されている。従って、焼成時の収縮等により、凹部103a,104aの外形寸法精度が劣化するという問題があった。また、マザーの封止基板から、個々の封止基板を得る場合には、マザーの封止基板における凹部のピッチの精度が劣化することもあった。従って、凹部を高精度に形成することができないため、凹部の小型化を図ることができず、圧電部品全体の形状が大きくならざるを得なかった。また、マザーの封止基板から得られる封止基板の数の増大を図ることが困難であった。
【0006】
さらに、液状の接着剤107,108を硬化させることにより圧電素子と封止基板103,104とが貼り合わされるが、液状の接着剤が凹部103a,104aに流れ込むことを抑制するために、凹部103a,104aと封止空間Aとの間の距離を大きくしなけらればならなかった。また、液状接着剤の流れ込みを完全に防止することが困難であるため、接着剤の流れ込みを予想して、凹部103a,104aをある程度大きくしなければならなかった。従って、この点によっても、圧電部品の小型化を図ることが困難であった。
【0007】
本発明の目的は、上述した従来技術の現状に鑑み、積層体の端面に外部電極と素子基板の引出電極との電気的接続の信頼性を高めるために凹部が形成されているチップ型電子部品において、凹部の小型化及びチップ型電子部品全体の小型化を図ることができる、チップ型電子部品の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明の広い局面によれば、封止空間を形成するための開口を有する接着剤層を介して素子基板の少なくとも片面にケース基板が貼り合わされている積層体の端面に、素子基板の電極に接続される外部電極が形成されているチップ型電子部品の製造方法であって、前記封止空間を形成するための開口と、前記電極が端面に引き出される部分に設けられた切欠とを有するシート状接着剤を前記ケース基板または素子基板に転写法により付与した後、素子基板またはケース基板を貼り合わせることにより、素子基板の少なくとも片面に、前記シート状接着剤を介してケース基板を接着する工程と、前記積層体の端面に前記切欠内に至るように前記外部電極を形成する工程とを備え、前記転写に先立って、支持フィルムに支持されたシート状接着剤に前記封止空間を形成するための開口及び前記切欠を形成するための貫通孔が形成され、該貫通孔を形成する工程において、シート状接着剤の転写される領域の周囲において、前記支持フィルムに達するようにハーフカットが行われ、それによってハーフカットされた部分の内側のシート状接着剤が転写される、チップ型電子部品の製造方法が提供される。
【0009】
本発明では、シート状接着剤を前記ケース基板または素子基板に転写法により付与した後、素子基板またはケース基板を貼り合わせる。従って、形成を有するシート状接着剤が転写法によりケース基板または素子基板に容易に付与され、ケース基板または素子基板を素子基板またはケース基板に容易に貼り合わせることができる。
【0010】
本発明では、前記転写に先立って、支持フィルムに支持されたシート状接着剤に前記封止空間を形成するための開口及び前記切欠を形成するための貫通孔が形成される。すなわち、形成を有するシート状接着剤に、パンチングなどの機械加工により、開口及び貫通孔を容易に形成することができ、かつ開口及び貫通孔を高精度に形成することができる。
【0012】
本発明に係る製造方法のさらに別の特定の局面では、前記素子基板がエネルギー閉じ込め型の圧電共振部を有する圧電共振素子であって、前記封止空間が前記圧電振動部の振動を妨げないための空間を構成しており、前記圧電共振素子の両面に前記シート状接着剤を介して前記ケース基板が貼り合わされる。従って、本発明の製造方法により、小型であり、電気的接続の信頼性に優れた圧電共振部品を提供することができる。
【0013】
本発明に係る製造方法のさらに他の特定の局面では、前記貼り合わせ工程において、複数のチップ型電子部品を得るためのマザーの素子基板と、マザーのケース基板とがマザーのシート状接着剤を介して積層され、それによってマザーの積層体が得られ、前記外部電極形成工程の前に、前記マザーの積層体が個々のチップ型電子部品単位に切断される。マザーの積層体段階で、高精度に振動を妨げないための空間及び外部電極と素子基板の電極との電気的接続の信頼性を高めるための切欠用の貫通孔が形成されるので、本発明に従って、小型でありかつ電気的接続の信頼性に優れたチップ型電子部品を効率よく製造することができる。
【0014】
【発明の実施の形態】
以下、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【0015】
本実施例では、図1に示すチップ型電子部品1が製造される。まず、図2に示すように、ベースフィルム2に支持されたシート状接着剤3を用意する。シート状接着剤3の上面は離型フィルム4により被覆されている。ベースフィルム2を構成する合成樹脂は特に限定されず、例えばポリプロピレンフィルムなどを用いることができる。ベースフィルム2上に設けられたシート状接着剤3は、エポキシ系接着剤などの適宜の熱硬化性接着剤により構成されている。また、シート状接着剤3は、保形性を有し、シート状の形状を有する。
【0016】
シート状接着剤3の上面に設けられている離型フィルム4は、シート状接着剤3の取扱いに際しての汚染を防止するために設けられており、適宜の合成樹脂により構成される。なお、離型フィルム4は、必ずしも用意されずともよい。
【0017】
次に、図3(a)及び(b)に示すパンチ5を用意する。パンチ5は、切断刃5aを有し、切断刃5aの刃先は、角環状の形状を有する。図2に示されている離型フィルム4を剥離し、パンチ5を用いて、シート状接着剤3に矩形の開口を形成する。すなわち、パンチ5の切断刃5aにより、矩形の開口部分を形成するように、シート状接着剤3が切断される。このようにして、シート状接着剤3に矩形の開口3a(図5)が形成される。
【0018】
開口3aの形成に際しては、パンチ5とダイとのクリアランスを例えば3μm以下とすることにより、開口3aを高精度に形成することができる。
【0019】
次に、図4(a)及び(b)に示すように、上記パンチ5とは切断刃の形状が異なる第2のパンチ6を用い、第2の切断工程が同様にして行われる。この第2の切断工程に際しては、図4(a)及び(b)に示す切断刃6aを有する第2のパンチ6が用いられる。切断刃6の刃先は円環状の形状を有する。従って、第2の切断工程では、円形の貫通孔3b(図5)がシート状接着剤3に形成される。
【0020】
図5は、上記のようにして、第1,第2の切断工程で切断が行われたシート状接着剤を説明するための模式的部分切欠平面図である。
シート状接着剤3においては、複数の矩形の開口3aと、複数の円形の貫通孔3bが形成されている。また、1つの矩形の開口3aの両側に一対の円形の貫通孔3bが配置されている。
【0021】
また、上記第1,第2の切断工程後に、図5に示す矩形の切断線8が形成される。切断線8は、図6に示すように、シート状接着剤3を貫通しているが、ベースフィルム2を貫通しないように、すなわちハーフカット加工により形成されている。
【0022】
切断線8で囲まれた領域が、1つのマザーのシート状接着剤3Aを構成する。切断線8を形成するハーフカット加工は、図7(a)に示すパンチ9を用いて行われる。パンチ9は、筒状の切断刃9aを有し、切断刃9aの刃先は、角環状の形状を有する。この角環状の形状は、図5における切断線8に対応した形状とされている。すなわち、パンチ9は、前述したパンチ5に比べてかなり大きな刃先形状を有する。切断刃9a内には、抑え部材9bが配置されている。抑え部材9bは、ばね9cにより下方に付勢されている。
【0023】
上記ハーフカット加工により切断線8を形成した後に、切断線8で囲まれている領域以外のシート状接着剤がベースフィルム2から剥離される。
このようにして、図8(a)及び(b)に示すように、複数のマザーのシート状接着剤3Aがベースフィルム2に支持された転写材10が得られる。転写材10では、その長さ方向において、複数のマザーのシート状接着剤3Aが配置されている。
【0024】
しかる後、図9に示すように、ベースフィルム2に支持されたマザーのシート状接着剤3Aを、ホットプレス装置11に搬送し、ホットプレス装置11において、マザーのシート状接着剤3Aがマザーの封止基板12に転写される。
【0025】
ホットプレス装置11は、上下方向において対向するように配置された加熱プレート11a,11bを有する。加熱プレート11a,11bは、シート状接着剤3Aをマザーの封止基板12に転写し得る温度に加熱されている。
【0026】
ベースフィルム2に支持されたマザーのシート状接着剤3A上に、封止基板12が載置され、加熱プレート11aを加熱プレート11b側に圧接することにより、マザーの封止基板12にマザーシート状接着剤3Aが貼り付けられる。しかる後、ベースフィルム2からシート状接着剤3Aが剥離される。このようにして、マザーの封止基板12に、マザーのシート状接着剤3Aが貼り付けられた積層材13が得られる。
【0027】
次に、図10に示すように、マザーの素子基板14の上下に上記のようにして用意された積層材13を貼り合わせる。マザーの素子基板14は、図1に示されている圧電部品の板状の圧電共振素子が複数個マトリックス状に配置された構造を有する。このマザーの素子基板14の上面に、上記積層材13が貼り合わされる。同様に、マザーの素子基板14の下面にも積層材13が貼り合わされる。貼り合わせに際しては、シート状接着剤3Aが硬化する温度まで加熱される。
【0028】
加熱は、図10に示すマザーの積層体15を加熱炉において加熱することなどの適宜の方法で行われる。
このようにして、マザーの素子基板14の上下にマザーの封止基板12,12がマザーのシート状接着剤3A,3Aにより貼り合わされた積層体15が得られる。図11に平面図で示すように、マザーのシート状接着剤3Aにおいては、前述した矩形の開口3aと円形の貫通孔3bとがマトリックス状に配置されている。
【0029】
素子基板14には、この矩形の開口3aに臨む部分に、1つの圧電共振素子のエネルギー閉じ込め型の圧電振動部が配置されている。また、円形の貫通孔3bは、隣り合う圧電共振素子を分割する部分に配置されている。
【0030】
次に、図11に示す一点鎖線X,Yに沿ってマザーの積層体15を切断する。この切断工程により、図12に示す個々の圧電共振部品用の積層体16が得られる。積層体16においては、板状の素子基板14の切断により得られた板状の圧電共振素子17の上下に、マザーの封止基板12,12の切断により得られた封止基板12A,12Bがシート状接着剤3B、3Bを介して貼り合わされている。圧電共振素子17は、図13に斜視図で示すように、矩形板状の圧電板17aと、圧電板17aの上面及び下面中央に形成された振動電極17b,17cとを有する。振動電極17b,17cに連なるように引出電極17d,17eが形成される。引出電極17d,17eは、圧電板17aの上面または下面と端面17fまたは17gとのなす端縁に沿うように形成されている。
【0031】
また、圧電板17aは、チタン酸ジルコン酸鉛系セラミックスのような圧電セラミックスにより構成されており、厚み方向に分極処理されている。従って、圧電共振素子17は、厚み縦振動モードを利用したエネルギー閉じ込め型の圧電共振素子である。
【0032】
図12に示されているように、圧電共振素子17のエネルギー閉じ込め型の圧電振動部の振動を妨げないための空間Aが形成されている。空間Aは、上記シート状接着剤3Aに設けられた矩形の開口3aにより構成されている。
【0033】
また、積層体16の端面16a,16bには、端面16a,16bから後退された凹部B,Bが形成されている。凹部Bは、前述したマザーのシート状接着剤3Aに設けられていた円形の貫通孔3bが中央において切断されて形成された切欠により構成されている。従って、凹部Bの平面形状は半円形状である。
【0034】
本実施例では、空間A及び凹部Bは、上記開口3aと貫通孔3bの一部とにより形成されている。他方、マザーのシート状接着剤3Aは保形性を有している。従って、マザーのシート状接着剤3Aに開口3a及び貫通孔3bを高精度に形成することができる。しかも、開口3a及び貫通孔3bが形成されているマザーのシート状接着剤3Aが保形性を維持したまま、封止基板12に転写され、かつ上記マザーの積層体15が得られる。そして、このマザーの積層体15を切断することにより、積層体15が得られている。従って、積層体16においては、上記空間A及び凹部Bは高精度に形成される。
【0035】
よって、空間Aへの接着剤の流れ込みが生じ難いため、空間Aの寸法を小さくすることができると共に、空間Aと端面16a,16bとの間の距離も短くすることができる。従って、積層体16の小型化を図ることができる。
【0036】
本願発明者の実験によれば、マザーのシート状接着剤3Aが保形性を有するため、上記開口3aと、貫通孔3bとの間の距離を0.2mm程度まで短くすることが可能となった。すなわち、空間Aと凹部Bとの間の距離は、液状接着剤を用いた従来例では相当の圧電部品において0.4mm程度であったのに対し、本実施形態によれば0.2mmまで短くすることが可能となった。
【0037】
また、上記のように、円形の貫通孔3bが高精度に形成されるので、封止基板12と素子基板14との接着に際し、貫通孔3bのつぶれ量を小さくすることができ、従って、貫通孔3bの寸法自体を小さくすることができる。
【0038】
次に、積層体16の端面16a,16bに、蒸着、スパッタリング、導電ペーストの付与などにより外部電極を形成する。すなわち、図1に示すように、外部電極18,19を形成することにより、圧電共振部品1が得られる。外部電極18,19は、積層体16の端面16a,16bにおいて、上記凹部Bに入り込むように形成される。よって、前述した先行技術に記載のチップ型電子部品と同様に、外部電極18,19が、圧電共振素子17の引出電極17d,17eと面接触的に接合される。よって、外部電極18,19と圧電共振素子17の電気的接続の信頼性を高めることができる。
【0039】
なお、上記外部電極18,19の外表面に、半田付け性を高めるためなどの目的で、めっき層を形成してもよい。
なお、上記実施形態では、複数の矩形の開口を3aを形成した後に、複数の円形の貫通孔3bが形成されたが、図14に示すように、矩形の開口3aと円形の貫通孔3bを、同時に打ち抜いてもよい。
【0040】
また、同時に矩形の開口3a及び円形の貫通孔3bを打ち抜く場合、一列ごとに切断工程を行ってもよく、マトリックス状に配置された矩形の開口及び円形の貫通孔を同時に打ち抜いてもよい。
【0041】
上記実施形態では、エネルギー閉じ込め型の板状の圧電共振素子に封止基板12A,12Bが貼り合わされた積層体16が用いられたが、本発明に係るチップ型電子部品の製造方法は、このような構造に限定されるものではない。すなわち、圧電共振素子以外の他の素子基板を有する貼り合わせ型のチップ型電子部品の製造方法にも本発明を適用することができる。
【0042】
また、上記実施例では、マザーのシート状接着剤がマザーの封止基板に転写され、マザーの素子基板と貼り合わされていたが、個々の電子部品単位の封止基板がシート状接着剤を介して個々の電子部品単位の素子基板に貼り合わされてもよい。
【0043】
【発明の効果】
本発明に係るチップ型電子部品の製造方法によれば、素子基板の少なくとも片面に、封止空間を形成するための開口と、電極が端面に引き出される部分に設けられた切欠等を有するシート状接着剤を介して、ケース基板が貼り合わされ、しかる後積層体の端面に切欠内に至るように外部電極が形成される。従って、外部電極が切欠内に至っているため、素子基板に設けられた電極引出部分と面接触的に接合し、外部電極と素子基板の電気的接続の信頼性を高めることができる。
【0044】
加えて、保形性を有するシート状接着剤を用いているため、上記封止空間を形成するための開口、及び電極が端面に引き出される部分に設けられた切欠を高精度に形成することができる。従って、液状の接着剤を用いた従来技術に比べ、開口及び切欠の大きさを小さくすることができる。加えて、開口と切欠との間の距離も小さくすることができる。従って、チップ型電子部品の小型化を図ることができる。
【0045】
よって、本発明によれば、電気的接続の信頼性に優れているだけでなく、従来のチップ型電子部品に比べて、より一層小型のチップ型電子部品を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例により得られたチップ型電子部品としてのチップ型圧電共振部品を示す正面断面図。
【図2】本発明の一実施例で用意されるマザーのシート状接着剤を説明するための正面断面図。
【図3】(a)及び(b)は、矩形の貫通孔を形成するためのパンチを説明するための部分切欠正面図及び底面図。
【図4】(a)及び(b)は、円形の貫通孔を形成するためのパンチを説明するための部分切欠正面図及び底面図。
【図5】矩形及び円形の貫通孔並びにハーフカット工程が施されたシート状接着剤を説明するための部分切欠平面図。
【図6】ハーフカット工程よりハーフカットされたシート状接着剤を説明するための部分切欠正面断面図。
【図7】(a)は、ハーフカット工程で用いられるパンチの底面図であり、(b)は、マザーのシート状接着剤を得るためのハーフカット工程を説明するための部分切欠正面断面図。
【図8】(a)は、図6に示されているシート状接着剤から不要部分が除去されたシート状接着剤転写材を示す部分切欠平面図、(b)はその正面図。
【図9】シート状接着剤転写材から封止基板にシート状接着剤を転写する工程を説明するための模式的部分切欠正面図。
【図10】本発明の一実施例で得られたマザーの積層体を示す正面図。
【図11】マザーの積層体の平面図であり、マザーの積層体を個々の電子部品単位の積層体に切断する工程を説明するための図。
【図12】個々のチップ型圧電部品単位の積層体を説明するための正面図。
【図13】板状の圧電共振素子を説明するための模式的斜視図。
【図14】矩形及び円形の貫通孔を形成するための他の方法を説明するための部分切欠平面図。
【図15】従来のチップ型圧電部品を説明するための部分切欠正面断面図。
【符号の説明】
1…チップ型圧電部品
2…ベースフィルム
3…シート状接着剤
3A…マザーのシート状接着剤
3B…シート状接着剤
4…離型フィルム
5…パンチ
5a…切断刃
6…第2のパンチ
8…(ハーフカットライン)切断線
9…パンチ
10…転写材
11…ホットプレス装置
12…マザーの封止基板
12A,12B…封止基板
16…積層体
16a,16b…端面
17…圧電共振素子
17a…圧電基板
17b,17c…振動電極
17d,17e…引出電極
18,19…外部電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a chip-type electronic component having a sealed space inside, such as a chip-type piezoelectric resonance component, and more specifically, an element substrate such as a piezoelectric resonance device and a case substrate via an adhesive. The present invention relates to a method for manufacturing a chip-type electronic component using a laminate that is bonded together.
[0002]
[Prior art]
Japanese Patent Laid-Open No. 2001-60843 discloses a chip-type electronic component shown in FIG. Here, the
[0003]
In the
[0004]
Since the
[0005]
[Problems to be solved by the invention]
In the chip-type
[0006]
Further, the
[0007]
An object of the present invention is to provide a chip-type electronic component in which a concave portion is formed on the end face of a laminated body in order to increase the reliability of electrical connection between an external electrode and an extraction electrode of an element substrate in view of the above-described state of the art. In other words, it is an object of the present invention to provide a method for manufacturing a chip-type electronic component that can reduce the size of the recess and the size of the entire chip-type electronic component.
[0008]
[Means for Solving the Problems]
According to a wide aspect of the present invention, the electrode of the element substrate is attached to the end surface of the laminate in which the case substrate is bonded to at least one surface of the element substrate via the adhesive layer having an opening for forming a sealed space. A method for manufacturing a chip-type electronic component in which an external electrode to be connected is formed, the sheet having an opening for forming the sealing space, and a notch provided in a portion where the electrode is drawn to an end face after imparted by the transfer method Jo adhesive to the case substrate or an element substrate, by attaching the element substrate or the case substrate, on at least one surface of the element substrate, bonding a case substrate via the adhesive sheets When, and forming the external electrode so as to extend into the cutout on the end face of the laminate, prior to the transfer, is supported on the support film sheet-like adhesive An opening for forming the sealing space and a through hole for forming the notch are formed, and in the step of forming the through hole, the support film is formed around the area where the sheet-like adhesive is transferred. Thus , a chip-type electronic component manufacturing method is provided in which half-cutting is performed so that the sheet-like adhesive inside the half-cut portion is transferred .
[0009]
In this onset bright, after application of the transfer method shea over preparative like adhesive to the case substrate or an element substrate, Ru bonded to the element substrate or the casing substrate. Accordingly, the sheet-like adhesive having the formation is easily applied to the case substrate or the element substrate by the transfer method, and the case substrate or the element substrate can be easily bonded to the element substrate or the case substrate.
[0010]
In this onset bright, prior to the transfer, the through-hole of the opening and to form the notch to form said sealed space in a sheet-like adhesive which is supported on the support film is formed. That is, the opening and the through hole can be easily formed in the sheet-like adhesive having the formation by machining such as punching, and the opening and the through hole can be formed with high accuracy.
[0012]
In still another specific aspect of the manufacturing method according to the present invention, the element substrate is a piezoelectric resonance element having an energy confinement type piezoelectric resonance part, and the sealing space does not hinder the vibration of the piezoelectric vibration part. The case substrate is bonded to both surfaces of the piezoelectric resonance element via the sheet-like adhesive. Therefore, the manufacturing method of the present invention can provide a piezoelectric resonant component that is small in size and excellent in electrical connection reliability.
[0013]
In still another specific aspect of the manufacturing method according to the present invention, in the bonding step, the mother element substrate for obtaining a plurality of chip-type electronic components and the mother case substrate include the mother sheet-like adhesive. Thus, a mother laminated body is obtained, and the mother laminated body is cut into individual chip-type electronic component units before the external electrode forming step. At the mother laminate stage, a space for preventing vibration with high accuracy and a through hole for notch for improving the reliability of electrical connection between the external electrode and the electrode of the element substrate are formed. Accordingly, it is possible to efficiently manufacture a chip-type electronic component that is small and has excellent electrical connection reliability.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention.
[0015]
In this embodiment, the chip-type
[0016]
The release film 4 provided on the upper surface of the sheet-
[0017]
Next, a
[0018]
When forming the
[0019]
Next, as shown in FIGS. 4A and 4B, the second cutting step is performed in the same manner using the
[0020]
FIG. 5 is a schematic partially cutaway plan view for explaining the sheet-like adhesive that has been cut in the first and second cutting steps as described above.
In the sheet-
[0021]
Moreover, the
[0022]
A region surrounded by the
[0023]
After forming the
In this way, as shown in FIGS. 8A and 8B, a
[0024]
Thereafter, as shown in FIG. 9, the mother sheet-
[0025]
The
[0026]
The sealing
[0027]
Next, as shown in FIG. 10, the
[0028]
The heating is performed by an appropriate method such as heating the mother laminate 15 shown in FIG. 10 in a heating furnace.
In this way, a laminate 15 is obtained in which the
[0029]
In the element substrate 14, an energy confinement type piezoelectric vibrating portion of one piezoelectric resonance element is disposed at a portion facing the
[0030]
Next, the mother laminate 15 is cut along the alternate long and short dash lines X and Y shown in FIG. By this cutting step, the laminate 16 for each piezoelectric resonant component shown in FIG. 12 is obtained. In the laminate 16, sealing
[0031]
The piezoelectric plate 17a is made of piezoelectric ceramics such as lead zirconate titanate ceramics, and is polarized in the thickness direction. Therefore, the
[0032]
As shown in FIG. 12, a space A is formed for preventing the vibration of the energy trapping type piezoelectric vibrating portion of the piezoelectric
[0033]
Further, the end faces 16a and 16b of the laminate 16 are formed with recesses B and B that are recessed from the end faces 16a and 16b. The recess B is constituted by a notch formed by cutting the circular through
[0034]
In this embodiment, the space A and the recess B are formed by the
[0035]
Therefore, since it is difficult for the adhesive to flow into the space A, the size of the space A can be reduced, and the distance between the space A and the end faces 16a and 16b can be shortened. Therefore, the
[0036]
According to the experiment by the inventor of the present application, since the mother sheet-like adhesive 3A has a shape retaining property, the distance between the
[0037]
Further, as described above, since the circular through-
[0038]
Next, external electrodes are formed on the end faces 16a and 16b of the laminate 16 by vapor deposition, sputtering, application of a conductive paste, or the like. That is, as shown in FIG. 1, the piezoelectric
[0039]
A plating layer may be formed on the outer surfaces of the
In the above embodiment, a plurality of circular through
[0040]
Further, when the
[0041]
In the above embodiment, the laminate 16 in which the
[0042]
Further, in the above embodiment, the mother sheet-like adhesive is transferred to the mother sealing substrate and bonded to the mother element substrate, but the individual electronic component unit sealing substrate is interposed via the sheet-like adhesive. And may be bonded to an element substrate in units of individual electronic components.
[0043]
【The invention's effect】
According to the chip-type electronic component manufacturing method of the present invention, a sheet-like shape having an opening for forming a sealing space on at least one surface of the element substrate, and a notch or the like provided in a portion where the electrode is drawn to the end surface. The case substrate is bonded through an adhesive, and then external electrodes are formed on the end face of the laminate so as to reach the notch. Therefore, since the external electrode reaches the notch, it can be joined in surface contact with the electrode lead-out portion provided on the element substrate, and the reliability of electrical connection between the external electrode and the element substrate can be improved.
[0044]
In addition, since a sheet-like adhesive having shape retention is used, an opening for forming the sealing space and a notch provided in a portion where the electrode is drawn to the end face can be formed with high accuracy. it can. Therefore, the size of the opening and the notch can be reduced as compared with the conventional technique using a liquid adhesive. In addition, the distance between the opening and the notch can be reduced. Therefore, it is possible to reduce the size of the chip-type electronic component.
[0045]
Therefore, according to the present invention, it is possible not only to have excellent electrical connection reliability, but also to provide a chip-type electronic component that is much smaller than conventional chip-type electronic components.
[Brief description of the drawings]
FIG. 1 is a front cross-sectional view showing a chip-type piezoelectric resonant component as a chip-type electronic component obtained according to an embodiment of the present invention.
FIG. 2 is a front sectional view for explaining a mother sheet adhesive prepared in an embodiment of the present invention.
FIGS. 3A and 3B are a partially cutaway front view and a bottom view for explaining a punch for forming a rectangular through hole. FIGS.
FIGS. 4A and 4B are a partial cutaway front view and a bottom view for explaining a punch for forming a circular through-hole.
FIG. 5 is a partially cutaway plan view for explaining a sheet-like adhesive subjected to rectangular and circular through holes and a half-cut process.
FIG. 6 is a partially cutaway front cross-sectional view for explaining a sheet-like adhesive that has been half-cut in a half-cut process.
7A is a bottom view of a punch used in a half-cut process, and FIG. 7B is a partially cutaway front sectional view for explaining the half-cut process for obtaining a mother sheet-like adhesive. .
8A is a partially cutaway plan view showing a sheet-like adhesive transfer material from which unnecessary portions are removed from the sheet-like adhesive shown in FIG. 6, and FIG. 8B is a front view thereof.
FIG. 9 is a schematic partial cutaway front view for explaining a process of transferring a sheet-like adhesive from a sheet-like adhesive transfer material to a sealing substrate.
FIG. 10 is a front view showing a mother laminate obtained in one embodiment of the present invention.
FIG. 11 is a plan view of a mother laminate, and is a diagram for explaining a process of cutting the mother laminate into individual electronic component unit laminates.
FIG. 12 is a front view for explaining a laminated body of individual chip-type piezoelectric component units.
FIG. 13 is a schematic perspective view for explaining a plate-like piezoelectric resonance element.
FIG. 14 is a partially cutaway plan view for explaining another method for forming rectangular and circular through holes.
FIG. 15 is a partially cutaway front cross-sectional view for explaining a conventional chip-type piezoelectric component.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記封止空間を形成するための開口と、前記電極が端面に引き出される部分に設けられた切欠とを有するシート状接着剤を前記ケース基板または素子基板に転写法により付与した後、素子基板またはケース基板を貼り合わせることにより、素子基板の少なくとも片面に、前記シート状接着剤を介してケース基板を接着する工程と、
前記積層体の端面に前記切欠内に至るように前記外部電極を形成する工程とを備え、
前記転写に先立って、支持フィルムに支持されたシート状接着剤に前記封止空間を形成するための開口及び前記切欠を形成するための貫通孔が形成され、該貫通孔を形成する工程において、シート状接着剤の転写される領域の周囲において、前記支持フィルムに達するようにハーフカットが行われ、それによってハーフカットされた部分の内側のシート状接着剤が転写される、チップ型電子部品の製造方法。An external electrode connected to the electrode of the element substrate is formed on the end surface of the laminate in which the case substrate is bonded to at least one surface of the element substrate via an adhesive layer having an opening for forming a sealing space. A method for manufacturing a chip-type electronic component comprising:
After applying a sheet-like adhesive having an opening for forming the sealing space and a notch provided in a portion where the electrode is drawn to an end surface to the case substrate or the element substrate by a transfer method, the element substrate or by attaching the casing substrate, a step of bonding the at least one surface of the element substrate, the case substrate via the sheet-like adhesive,
Forming the external electrode on the end face of the laminate so as to reach the notch ,
Prior to the transfer, an opening for forming the sealing space and a through hole for forming the notch are formed in the sheet-like adhesive supported by a support film, and in the step of forming the through hole, A chip-type electronic component in which a half-cut is performed around the area where the sheet-like adhesive is transferred so as to reach the support film, whereby the sheet-like adhesive inside the half-cut portion is transferred . Production method.
前記圧電共振素子の両面に前記シート状接着剤を介して前記ケース基板が貼り合わされる、請求項1に記載のチップ型電子部品の製造方法。The element substrate is a piezoelectric resonance element having an energy confinement type piezoelectric resonance part, and the sealing space constitutes a space for preventing the vibration of the piezoelectric vibration part,
The method for manufacturing a chip-type electronic component according to claim 1, wherein the case substrate is bonded to both surfaces of the piezoelectric resonant element via the sheet-like adhesive.
前記外部電極形成工程の前に、前記マザーの積層体が個々のチップ型電子部品単位の積層体に切断される、請求項1または2に記載のチップ型電子部品の製造方法。In the bonding step, a mother element substrate for obtaining a plurality of chip-type electronic components and a mother case substrate are laminated via a mother sheet-like adhesive, thereby obtaining a mother laminate.
3. The method of manufacturing a chip-type electronic component according to claim 1, wherein the mother laminate is cut into individual chip-type electronic component units before the external electrode forming step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056575A JP3994758B2 (en) | 2002-03-01 | 2002-03-01 | Manufacturing method of chip-type electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056575A JP3994758B2 (en) | 2002-03-01 | 2002-03-01 | Manufacturing method of chip-type electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258583A JP2003258583A (en) | 2003-09-12 |
JP3994758B2 true JP3994758B2 (en) | 2007-10-24 |
Family
ID=28667095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002056575A Expired - Lifetime JP3994758B2 (en) | 2002-03-01 | 2002-03-01 | Manufacturing method of chip-type electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3994758B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006112634A1 (en) * | 2005-04-19 | 2006-10-26 | Lattron Co., Ltd. | Smd resonator and manufacturing method thereof |
KR100694676B1 (en) | 2005-04-19 | 2007-03-13 | (주) 래트론 | A SMD resonator and manufacturing method thereof |
JP2007142372A (en) * | 2005-10-17 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | Micro electromechanical equipment, semiconductor device, and method for manufacturing them |
US7528529B2 (en) | 2005-10-17 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical system, semiconductor device, and manufacturing method thereof |
JP5054146B2 (en) | 2010-02-01 | 2012-10-24 | 日本電波工業株式会社 | Piezoelectric device and manufacturing method thereof |
JP2012119918A (en) * | 2010-11-30 | 2012-06-21 | Murata Mfg Co Ltd | Electronic component |
-
2002
- 2002-03-01 JP JP2002056575A patent/JP3994758B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003258583A (en) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6671441B2 (en) | Electronic component storage package, multi-cavity wiring board, electronic device and electronic module | |
JP5971447B2 (en) | Manufacturing method of ceramic substrate and module component | |
JP2015026721A (en) | Method for manufacturing capacitor element | |
US5914556A (en) | Piezoelectric element and method of manufacturing the same | |
JP3994758B2 (en) | Manufacturing method of chip-type electronic component | |
JP5062844B2 (en) | Manufacturing method of ceramic laminate | |
US8062460B2 (en) | Laminated piezoelectric ceramic element manufacturing method | |
KR20130072104A (en) | Electrode base | |
JP3926002B2 (en) | Piezoelectric vibrator and manufacturing method thereof | |
JP4144265B2 (en) | Electronic component manufacturing method, mother board for electronic component manufacturing, intermediate molded product of electronic component, and electronic component | |
WO2009125553A1 (en) | Laminated piezoelectric actuator | |
JP4612567B2 (en) | Manufacturing method of ceramic package | |
JP2006054304A (en) | Ceramic package, aggregaed substrate, and manufacturing method thereof | |
JP2007315958A (en) | Acceleration sensor and method of manufacturing acceleration sensor | |
JPS59110217A (en) | Piezoelectric oscillating parts in chip shape and its manufacture | |
JP4659368B2 (en) | Manufacturing method of multilayer electronic components | |
JPH0132759Y2 (en) | ||
JP7327286B2 (en) | Electronic component manufacturing method | |
WO2019065724A1 (en) | Multi-piece wiring board, electronic component housing package, electronic device, and electronic module | |
JP7151895B2 (en) | CERAMIC SUBSTRATE MANUFACTURING METHOD AND CERAMIC SUBSTRATE | |
JP3979121B2 (en) | Manufacturing method of electronic parts | |
JPH11261124A (en) | Piezoelectric device and its manufacture | |
JPH043511Y2 (en) | ||
JP2008103382A (en) | Semiconductor device and manufacturing method thereof | |
JP2570665B2 (en) | Piezoelectric vibrator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3994758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |