JP3986109B2

JP3986109B2 - Multilayer printed wiring board pattern design processing equipment

Info

Publication number: JP3986109B2
Application number: JP01942497A
Authority: JP
Inventors: 栄一今野; 亨熊田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-01-31
Filing date: 1997-01-31
Publication date: 2007-10-03
Anticipated expiration: 2017-01-31
Also published as: JPH10222546A

Description

【発明の属する技術分野】
本発明は多層プリント配線板パターン設計処理装置に関し、特に多層プリント配線板パターンのビアを画面上に描画する装置に関するものである。
【０００１】
近年、電子デバイス技術・高密度実装技術等の進歩により、プリント配線板の高多層化・高密度化が進んでいる。この高多層化・高密度化に有効な実装技術として、異なった層間を接続するビア（via)がある。
【０００２】
そして、プリント配線板パターン設計処理装置の表示画面上において、ビアによって接続される層間を容易に確認できることは、パターン設計作業の効率化にとって必要になっている。
【０００３】
【従来の技術】
図１１は一般的な多層プリント配線板の構造を示しており、同図（１）は平面図を示し、同図（２）は同図（１）における線Ａ−Ａ’で切断したときの断面図を示している。
【０００４】
同図（２）に示されるように、プリント配線板１０は導体層１１−１〜１１−６（以下、単に層ということがある）と積層板１２−１〜１２−５が交互に積層された構成になっている。
【０００５】
ビア１３ａ−１は導体層１１−１の導体パタ−ン１４−１と導体層１１−３の導体パターン１４−２を電気的に接続している。ビア１３ａ−２及び１３ａ−３も同様に異なる導体層の導体パターン（図示せず）を接続するように設置されている。
【０００６】
ビアの種類は、ビア１３ａ−１〜１３ａ−３で示されるプリント配線板を貫通していないＩＶＨ（Inner Via Hole)とビア１３ｂで示される貫通ビアホールがある。
【０００７】
同図（１）において、プリント配線板の平面上にＸＹ座標が各ビアの設置位置を指定するために設定されており、ビア１３ａ−１，１３ａ−２の位置は同一の座標（Ｘ１，Ｙ１）で指定され、ビア１３ａ−３及び１３ｂの位置はそれぞれ座標（Ｘ２，Ｙ２）及び座標（Ｘ３，Ｙ３）で指定される。
【０００８】
図１２は従来のプリント配線板パターン設計処理装置の表示画面上におけるビアの描画例を示している。
【０００９】
この描画例においては、例えば図１１（２）に示すように導体層１１−１〜１１−６にそれぞれ対応する導体層色として、茶、赤、橙、黄、緑、及び青を予め決めておく。
【００１０】
そして、例えば、ビア１３ａ−３を表示する形状Ｃ０の中にビア１３ａ−３によって接続される導体層１１−３〜１１−５を示す円Ｃ１〜Ｃ３を橙、黄、及び緑でそれぞれ塗リつぶして表示している。
【００１１】
【発明が解決しようとする課題】
このような従来の多層プリント配線板パターン設計処理装置においては、表示された色からビアが接続する層を目視で直観的に判断するには熟練を要する。
【００１２】
特に、ＩＶＨについては、各ビア毎に接続する層間が異なることと、図１１（１）に示されるビア１３ａ−１，１３ａ−２のように画面上の同一位置に異なるビアが表示されることがあり、個々のビア毎に層間を意識しながら設計をすることを余儀なくされていた。
【００１３】
従って本発明は、ビアによって接続される層を直観的に判断できるようにビアを表示画面上に描画する多層プリント配線板パターン設計処理装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る多層プリント配線板パターン設計処理装置は、プリント配線板上のビアの層面上の位置データ、層間接続データ、及び表示形状データを記憶する記憶部と、該記憶部から各データを読み出し、該位置データに対応する表示部の位置において該プリント配線板の全層数に対応する区画数に該表示形状を分割して表示すると共に該層間接続データに基づき該ビアによって接続される層を示す層区画全体をビア区画として選択的に表示する処理部と、を備え、該プリント配線板の各層と該表示形状内の分割された各区画の位置とが予め対応付けされていることを特徴とする。
【００１５】
図１は上記の本発明の原理（その１）を例示して説明するための図であり、記憶部に記憶された１つのビアの位置データ、層間接続データ、及び表示形状データに基づいて、表示部の画面上に該ビアが処理部によって表示されている。
【００１６】
この例では、位置データに対応する座標（Ｘ１，Ｙ１）を中心とした位置に、所定の形状である楕円が多層プリント配線板の層数６に対応する層区画Ｄ１〜Ｄ６に分割されて表示されている。
【００１７】
そして、ビアが接続する層３〜５を示す層区画Ｄ３〜Ｄ５がビア区画Ｖ（網かけ部）として選択されて合成表示されている。
【００１８】
ビアを表示した形状のビア区画Ｖから、ビアが層３〜層５を接続していることを直ちに読み取ることができる。
【００１９】
また、上記の本発明において、該位置データと該層間接続データと該表示形状データとが入力部から該記憶部に与えることができる。
【００２０】
すなわち、各ビアの位置データ、層間接続データ、及び表示形状データを入力部を用いて記憶部に書き込むことができる。
【００２１】
また、上記の本発明において、該表示形状が円又は長方形としてもよい。
【００２２】
すなわち、図２の本発明の原理説明図（その２）に例示すように、ビアの表示形状は同図（１）に示す円又は同（２）に示す長方形でもよい。
【００２３】
さらに、上記の本発明において、該表示形状が円であるとき、該区画を扇形又は互いに平行な複数の弦によって分割してもよい。
【００２４】
すなわち、図３の本発明の原理説明図（その３）に例示するように、ビアの表示形状円を同図（１）のように扇形の区画Ｄ１〜Ｄ６で分割するか、あるいは同図（２）のように平行な弦Ｇ１〜Ｇ５で区画Ｄ１〜Ｄ６に分割してもよい。
【００２５】
また、上記の本発明において、該表示形状を各層に対応した区画に等分割するように表示してもよい。
【００２６】
すなわち、図４の本発明の原理説明図（その４）に例示するように、ビアの表示形状である長方形を等分割された区画Ｄ１〜Ｄ６で表示してもよい。
【００２７】
また、上記の本発明において、同一表示位置に設置された複数のビアについて各ビアが接続する層を、一のビア表示形状上の層区画に複数のビア区画として表示することが可能である。
【００２８】
すなわち、図５に例示する本発明の原理説明図（その５）において、同図（１），（２）に示すビアの形状はそれぞれプリント配線板パターンの同じ位置に設置された層１〜３を接続するビア１３ａ−１（図１１参照）と層４〜５を接続するビア１３ａ−２（同）を網掛けしたビア区画Ｖ１，Ｖ２で表示している。
【００２９】
同図（３）は同図（１）及び（２）を併合して表示した例を示しており、ビア区画Ｖ１，Ｖ２が同じ一円にそれぞれ異なる網を掛けられて表示されている。
【００３０】
この併合表示によって、ビア１３ａ−２，１３ａ−２は設置位置に重ね合わせて表示することができるともに、各ビア１３ａ−１，１３ａ−２が接続する層間を容易に確認することができる。
【００３１】
さらに、上記の本発明においては、該入力部により該表示部上で該ビアが指定されたとき、該ビア区画を一時的に表示することが可能である。
【００３２】
すなわち、例えば図３（１）において、通常時はビアを円のみで表示し、ビア区画Ｖを表示せず、入力部によって円が指定された必要時にのみビア区画Ｖを一時的に表示させることができる。したがって、ビア区画Ｖを不必要時に常時表示させなくて済む。
【００３３】
また、上記の本発明では、該処理部が、該複数のビアの接続層に対応する複数のビア区画の間に境界線を描画することができる。
【００３４】
すなわち、例えば図５（３）において、同一位置に設置された異なるビア１３ａ−１，１３ａ−２のそれぞれのビア区画Ｖ１，Ｖ２の境界線Ｌを一層はっきりと描画して境界を明示することができる。
【００３５】
また、上記の本発明では、該所定の形状データが該記憶部に複数種類用意され、該入力部からの指示によりそのいずれかを選択することが可能である。
【００３６】
すなわち、１つのビアに対して例えば図３（１）に示される形状及び図４に示される形状を記憶部に用意しておき、入力部の指定に基づいていずれかの形状を選択して表示部に表示させることが可能である。
【００３７】
したがって、必要に応じて最も目的に合った表示形状に入力部を用いて切り換えることが可能である。
【００３８】
そして、上記の本発明では、該入力部からの指示により、ビア区画又は該層区画に記号を表示してもよい。
【００３９】
すなわち、入力部の指示により、各層に対応した記号を各層区画に表示することができる。この結果、各層区画に対応する導体層が容易に確認できるようになる。
【００４０】
【発明の実施の形態】
図６は本発明に係る多層プリント配線板パターン設計処理装置の実施例を示しており、計算機１に含まれる処理部２と、この処理部２に接続される記憶部３、表示部４、入力部としてのキーボード８及びマウス９で構成されている。
【００４１】
このうち、記憶部３は、さらにプリント配線板設計情報を格納した設計データベース部５を内蔵し、この設計データベース部５はビアデータ部６及びビア表示モード定義テーブル７を含んでいる。
【００４２】
処理部２は設計データベース部５に格納されたプリント配線板設計情報を表示部４に表示する処理を行なう。
【００４３】
図７はビアデータ部６における１つのビアのデータ構成例を示しており、ビアの位置をプリント配線板上のＸＹ座標で示した設置位置Ｘと設置位置Ｙ、ビアが接続する層の開始端層番号を示すＦｒｏｍ層Ｌ１（＝２）と終了端層番号を示すＴｏ層Ｌ２（＝４）、形状データＲ（例えば円の半径）、及び表示モード番号Ｍ等で構成されている。
【００４４】
図８はビア表示モード定義テーブル７の１つのビアの表示モードデータ構成例を示しており、ビアデータ部６で指定された表示モード番号Ｍ、表示形状と分割方法を示す表示モード、層番号（層記号）を表示するか否かを示す層番号ＯＮ／ＯＦＦ、及び選択されたか否かを示す選択／非選択の項で構成されている。
【００４５】
ビアデータ部６及び表示モード定義テーブル７の内容は計算機１によって予め設定されるか、キーボード８又はマウス９の入力操作によって設定及び変更が可能である。
【００４６】
このような実施例の動作例を以下に説明する。
まず、ビアの表示モードを設定するための図９に示す表示画面の実施例において、操作者が画面上に表示されたビア表示モード（同図（１））をマウス９等で選択すると、表示モードの選択メニュー（同図（２））が表示される。ここでは一例として等分割円表示モード（図３（１）参照）を指定する。
【００４７】
この等分割表示モードの指定を受けて処理部２は記憶部３のビア表示定義テーブル７の等分割円表示モードを選択する。
【００４８】
同様にして、マウス９等で、層番号を表示するか否かを指定することが出来る。
【００４９】
処理部２は指定され表示モード、層番号の表示／非表示をモード定義テーブル７に登録する。すなわち、モード定義テーブル７の項目「表示モード」が等分割円表示であり、項目「層番号ＯＮ／ＯＦＦ」が例えば「層番号ＯＮ」である項目を「選択」に設定し、その他は全て「非選択」に設定する（図８参照）。
【００５０】
そして、処理部２は項目「表示モード番号」から選択された表示モードの番号「１」を読み、この「１」をビアデータ部７の表示モード番号Ｍに登録して表示モードの設定は完了する。
【００５１】
次に、処理部２がビアを表示する手順を図１０により説明する。
処理部２は表示部４に表示すべきビアがビアデータ部６にあるとき、そのビアのデータと表示モードをそれぞれビアデータ部６と表示モード定義テーブル７から読み出す。
【００５２】
すなわち、処理部２は図７のビアデータ部６から設置位置Ｘ，Ｙ、Ｆｒｏｍ層Ｌ１＝２、Ｔｏ層Ｌ２＝４、形状データ（半径＝Ｒ）、表示モード番号Ｍ＝「１」等を知る。
【００５３】
さらに、処理部２は表示モード番号Ｍ＝「１」から、図８に示したモード定義テーブル７を参照して現在の指定された表示モードが「等分割円表示」及び「層番号ＯＮ］であることを知る。
【００５４】
このようなビアの表示データに基づいて表示部４に該ビアを表示する実施例を図１０（１）に示した表示モードが円等分割表示である場合について説明する。
【００５５】
▲１▼設計プリント配線板の層数Ｎ＝「４」を設計データベース部５から読出す。なお、この層数等のデータベースは従来と同様に設計データベース部５に予め用意されている。
▲２▼円周角３６０°を層数Ｎ＝「４」で割り、１層当たりの分配角度＝９０°を求める。
▲３▼時計１２時の位置から順次、半径Ｒで角度が９０°である扇形Ｄ１〜Ｄ４を作成して、設置位置Ｘ，Ｙに対応する画面上の位置に描画する。
【００５６】
▲４▼Ｆｒｏｍ層Ｌ１（＝２）からＴｏ層Ｌ２（＝４）間の扇形部Ｄ２〜Ｄ４を例えば同一色で塗りつぶしてビア区画として表示する。
▲５▼層番号の描画がＯＮであるので、各扇形状Ｄ１〜Ｄ４の上に対応する層番号１〜４を描画する。
▲６▼さらに設置位置Ｘ，Ｙと同じ位置にビアがあれば（図１１の例参照）同様の描画を繰り返す。
▲７▼ビア区画同士が接する境界線があれば該境界線を描画する。すなわち、図５に示した例のように同一位置のビア２個あるときには併合表示されるビア区画Ｖ１，Ｖ２が境界線Ｌを挟んで接するので、境界線Ｌは一応視認できるが、より一層明瞭にするためこの境界線Ｌ自体を描画することが好ましい。
【００５７】
なお、ビア表示は層数分だけ全て表示するのではなく、その一部のみを表示するようにしてもよい。
【００５８】
同図（２）は表示モードが弦で分割されたスライス円表示である場合の実施例を示しており、この場合の手順を説明する。
【００５９】
▲１▼設計プリント配線板の層数Ｎ＝「４」を設計データベース部５から読出す。
▲２▼直径２Ｒを層数Ｎ＝「４」で割り１層当たりのスライス長を求める。
▲３▼平行な３つの弦で等分してスライス円Ｄ１〜Ｄ４を作成し設置位置Ｘ，Ｙに対応する画面上の位置に描画する。
▲４▼表示すべきビアをＦｒｏｍ層からＴｏ層間のスライス円Ｄ２〜Ｄ４を塗りつぶす。
【００６０】
▲５▼層番号の描画がＯＮの場合は、各スライス円Ｄ１〜Ｄ４に対応する層番号１〜４を描画する。
▲６▼さらに設置位置Ｘ，Ｙと同じ位置にビアがあれば同様の描画を繰り返す。
▲７▼ビア区画同士が接する境界線があれば該境界線を一層明瞭に描画する。
【００６１】
【発明の効果】
以上説明したように、本発明に係る多層プリント配線板パターン設計処理装置によれば、ビアが接続する層が直観的に判断できるように表示することが可能となり、パターン設計作業の効率化に寄与するところが大きい。また、同一表示位置にある複数のビア区画を併合して表示することも可能となる。
【図面の簡単な説明】
【図１】本発明に係る多層プリント配線板パターン設計処理装置におけるビア表示の原理を示した説明図（その１）である。
【図２】本発明に係る多層プリント配線板パターン設計処理装置におけるビア表示の原理を示した説明図（その２）である。
【図３】本発明に係る多層プリント配線板パターン設計処理装置におけるビア表示の原理を示した説明図（その３）である
【図４】本発明に係る多層プリント配線板パターン設計処理装置におけるビア表示の原理を示した説明図（その４）である。
【図５】本発明に係る多層プリント配線板パターン設計処理装置におけるビア表示の原理を示した説明図（その５）である。
【図６】本発明に係る多層プリント配線板パターン設計処理装置の実施例を示したブロック図である。
【図７】本発明に係る多層プリント配線板パターン設計処理装置におけるビアデータを示す構成図である。
【図８】本発明に係る多層プリント配線板パターン設計処理装置におけるビア表示モードを定義するテーブル図である。
【図９】本発明に係る多層プリント配線板パターン設計処理装置における表示モード設定画面を示す図である。
【図１０】本発明に係る多層プリント配線板パターン設計処理装置におけるビアを描画する実施例を示すパターン図である。
【図１１】一般的な多層プリント配線板の構造を示す平面図及び断面図である。
【図１２】従来の多層プリント配線板パターン設計処理装置におけるビア表示例を示したパターン図である。
【符号の説明】
１計算機
２処理部
３記憶部
４表示部
５設計データベース部
６ビアデータ部
７ビア表示モード定義テーブル
８キーボード
９マウス
１０多層プリント配線板
１１導体層
１２積層板
１３ビア
１３ａインナビアホール（ＩＶＨ）
１３ｂ貫通ビアホール
１４導体パターン
図中、同一符号は同一又は相当部分を示す。BACKGROUND OF THE INVENTION
The present invention relates to a multilayer printed wiring board pattern design processing apparatus, and more particularly to an apparatus for drawing vias of a multilayer printed wiring board pattern on a screen.
[0001]
In recent years, due to advances in electronic device technology, high-density mounting technology, etc., printed wiring boards have been increasing in number and density. As an effective mounting technique for increasing the number of layers and increasing the density, there is a via that connects different layers.
[0002]
And it is necessary for the efficiency of the pattern design work that the layers connected by the via can be easily confirmed on the display screen of the printed wiring board pattern design processing apparatus.
[0003]
[Prior art]
FIG. 11 shows a structure of a general multilayer printed wiring board. FIG. 11A is a plan view, and FIG. 11B is a view taken along line AA 'in FIG. A cross-sectional view is shown.
[0004]
As shown in FIG. 2 (2), the printed wiring board 10 is formed by alternately laminating conductor layers 11-1 to 11-6 (hereinafter simply referred to as layers) and laminated plates 12-1 to 12-5. It has a configuration.
[0005]
The via 13a-1 electrically connects the conductor pattern 14-1 of the conductor layer 11-1 and the conductor pattern 14-2 of the conductor layer 11-3. Similarly, the vias 13a-2 and 13a-3 are installed so as to connect conductor patterns (not shown) of different conductor layers.
[0006]
The types of vias include IVH (Inner Via Hole) that does not penetrate the printed wiring board indicated by vias 13a-1 to 13a-3 and through via holes indicated by vias 13b.
[0007]
In FIG. 1A, XY coordinates are set on the plane of the printed wiring board to designate the installation positions of the vias, and the positions of the vias 13a-1 and 13a-2 are the same coordinates (X1, Y1). ) And the positions of the vias 13a-3 and 13b are specified by coordinates (X2, Y2) and coordinates (X3, Y3), respectively.
[0008]
FIG. 12 shows an example of via drawing on the display screen of a conventional printed wiring board pattern design processing apparatus.
[0009]
In this drawing example, for example, as shown in FIG. 11B, brown, red, orange, yellow, green, and blue are determined in advance as the conductor layer colors corresponding to the conductor layers 11-1 to 11-6, respectively. deep.
[0010]
For example, the circles C1 to C3 indicating the conductor layers 11-3 to 11-5 connected by the via 13a-3 in the shape C0 displaying the via 13a-3 are painted in orange, yellow, and green, respectively. Crushing and displaying.
[0011]
[Problems to be solved by the invention]
In such a conventional multilayer printed wiring board pattern design processing apparatus, skill is required to visually and intuitively determine the layer to which the via connects from the displayed color.
[0012]
In particular, with regard to IVH, different vias are connected to each via, and different vias are displayed at the same position on the screen as vias 13a-1 and 13a-2 shown in FIG. Therefore, each via was forced to design while being aware of the interlayer.
[0013]
Therefore, an object of the present invention is to provide a multilayer printed wiring board pattern design processing apparatus that draws vias on a display screen so that the layers connected by vias can be intuitively determined.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, a multilayer printed wiring board pattern design processing apparatus according to the present invention includes a storage unit that stores position data on a layer surface of a via on a printed wiring board , interlayer connection data , and display shape data; It reads each data from the storage unit, the interlayer connection data co Viewing by dividing the display shape number of partitions corresponding to the total number of layers of the printed wiring board at the position of the display unit corresponding to the position data A processing section that selectively displays the entire layer section indicating the layer connected by the via as a via section , and each layer of the printed wiring board and the position of each divided section in the display shape are It is characterized by having previously matched .
[0015]
FIG. 1 is a diagram for illustrating and explaining the principle (part 1) of the present invention. Based on the position data of one via, the interlayer connection data, and the display shape data stored in the storage unit, FIG. The via is displayed by the processing unit on the screen of the display unit.
[0016]
In this example, an ellipse having a predetermined shape is divided into layer sections D1 to D6 corresponding to the number of layers 6 of the multilayer printed wiring board at the position centered on the coordinates (X1, Y1) corresponding to the position data. Has been.
[0017]
Then, layer sections D3 to D5 indicating the layers 3 to 5 to which the vias are connected are selected and displayed as the via sections V (shaded portions).
[0018]
It can be immediately read from the via section V of the shape displaying the via that the via connects the layers 3 to 5.
[0019]
In the present invention, the position data, the interlayer connection data, and the display shape data can be supplied from the input unit to the storage unit.
[0020]
That is, the position data of each via, the interlayer connection data, and the display shape data can be written in the storage unit using the input unit.
[0021]
In the present invention, the display shape may be a circle or a rectangle.
[0022]
That is, as shown in FIG. 2 illustrating the principle of the present invention (part 2), the via display shape may be a circle shown in FIG. 2 (1) or a rectangle shown in FIG.
[0023]
Furthermore, in the present invention, when the display shape is a circle, the section may be divided by a sector or a plurality of strings parallel to each other .
[0024]
That is, as illustrated in FIG. 3 illustrating the principle of the present invention (part 3), the via display shape circle is divided into fan-shaped sections D1 to D6 as shown in FIG. You may divide | segment into the divisions D1-D6 by the parallel strings G1-G5 like 2).
[0025]
Further, in the above-mentioned present invention, may be displayed so that you equally divided into compartments corresponding to each said display shape.
[0026]
That is, as illustrated in FIG. 4 illustrating the principle of the present invention (part 4), a rectangle that is a via display shape may be displayed in equally divided sections D1 to D6.
[0027]
Further, in the above-mentioned present invention, a layer with a plurality of vias disposed in the same display position each via to connect, can be displayed as a plurality of vias compartment layer partition on one via display shape It is.
[0028]
That is, in the principle explanatory diagram (No. 5) of the present invention illustrated in FIG. 5, the via shapes shown in FIGS. 1A and 1B are layers 1 to 3 installed at the same position of the printed wiring board pattern, respectively. Are indicated by the via sections V1 and V2 shaded with the vias 13a-1 (see FIG. 11) connecting the layers 4 to 5 and the vias 13a-2 (same as above) connecting the layers 4-5.
[0029]
FIG. 3 (3) shows an example in which FIGS. 1 (2) and 2 (2) are merged, and the via sections V1 and V2 are displayed with the same circle covered with different nets.
[0030]
By this merge display, the vias 13a-2 and 13a-2 can be displayed superimposed on the installation position, and the layer to which the vias 13a-1 and 13a-2 are connected can be easily confirmed.
[0031]
Further, in the present invention described above, when the via is designated on the display unit by the input unit, the via section can be temporarily displayed.
[0032]
That is, for example, in FIG. 3 (1), vias are normally displayed only as circles, via sections V are not displayed, and via sections V are temporarily displayed only when necessary when a circle is designated by the input unit. Can do. Therefore, it is not necessary to always display the via section V when it is unnecessary.
[0033]
In the present invention, the processing unit can draw a boundary line between a plurality of via sections corresponding to the connection layer of the plurality of vias.
[0034]
That is, for example, in FIG. 5 (3), the boundary line L of each of the via sections V1 and V2 of the different vias 13a-1 and 13a-2 installed at the same position can be drawn more clearly to clearly indicate the boundary. it can.
[0035]
In the present invention, a plurality of types of the predetermined shape data are prepared in the storage unit, and any one of them can be selected by an instruction from the input unit.
[0036]
That is, for example, the shape shown in FIG. 3 (1) and the shape shown in FIG. 4 are prepared in the storage unit for one via, and any shape is selected and displayed based on the designation of the input unit. Can be displayed on the screen.
[0037]
Therefore, it is possible to switch to the display shape most suitable for the purpose using the input unit as necessary.
[0038]
In the present invention described above, a symbol may be displayed on the via section or the layer section in accordance with an instruction from the input unit.
[0039]
That is, a symbol corresponding to each layer can be displayed in each layer section by an instruction from the input unit. As a result, the conductor layer corresponding to each layer section can be easily confirmed.
[0040]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 6 shows an embodiment of a multilayer printed wiring board pattern design processing apparatus according to the present invention. The processing unit 2 included in the computer 1, the storage unit 3 connected to the processing unit 2, the display unit 4, and the input It comprises a keyboard 8 and a mouse 9 as parts.
[0041]
Among these, the storage unit 3 further includes a design database unit 5 that stores printed wiring board design information. The design database unit 5 includes a via data unit 6 and a via display mode definition table 7.
[0042]
The processing unit 2 performs processing for displaying the printed wiring board design information stored in the design database unit 5 on the display unit 4.
[0043]
FIG. 7 shows an example of the data structure of one via in the via data section 6. The installation position X and the installation position Y in which the position of the via is indicated by the XY coordinates on the printed wiring board, the start end of the layer to which the via is connected. A From layer L1 (= 2) indicating a layer number, a To layer L2 (= 4) indicating an end layer number, shape data R (for example, a radius of a circle), a display mode number M, and the like.
[0044]
FIG. 8 shows a display mode data configuration example of one via in the via display mode definition table 7. The display mode number M specified in the via data section 6, the display mode indicating the display shape and division method, and the layer number ( The layer number ON / OFF indicating whether or not the layer symbol is displayed, and the selection / non-selection item indicating whether or not the layer number is selected.
[0045]
The contents of the via data section 6 and the display mode definition table 7 are set in advance by the computer 1 or can be set and changed by an input operation of the keyboard 8 or the mouse 9.
[0046]
An example of the operation of such an embodiment will be described below.
First, in the embodiment of the display screen shown in FIG. 9 for setting the display mode of the via, when the operator selects the via display mode ((1) in FIG. 9) displayed on the screen with the mouse 9 or the like, the display is performed. A mode selection menu ((2) in the figure) is displayed. Here, as an example, an equally divided circle display mode (see FIG. 3A) is designated.
[0047]
In response to the designation of the equally divided display mode, the processing unit 2 selects the equally divided circle display mode of the via display definition table 7 of the storage unit 3.
[0048]
Similarly, it is possible to specify whether or not to display the layer number with the mouse 9 or the like.
[0049]
The processing unit 2 registers the designated display mode and display / non-display of the layer number in the mode definition table 7. That is, the item “display mode” in the mode definition table 7 is displayed in equally divided circles, and the item “layer number ON / OFF” is set to “select”, for example, the item “layer number ON” is set to “select”. “Non-selected” is set (see FIG. 8).
[0050]
Then, the processing unit 2 reads the display mode number “1” selected from the item “display mode number”, registers this “1” in the display mode number M of the via data unit 7, and the setting of the display mode is completed. To do.
[0051]
Next, the procedure by which the processing unit 2 displays vias will be described with reference to FIG.
When there is a via to be displayed on the display unit 4 in the via data unit 6, the processing unit 2 reads the via data and the display mode from the via data unit 6 and the display mode definition table 7, respectively.
[0052]
That is, the processing unit 2 obtains the installation position X, Y, From layer L1 = 2, To layer L2 = 4, shape data (radius = R), display mode number M = “1”, etc. from the via data unit 6 in FIG. know.
[0053]
Further, the processing unit 2 refers to the mode definition table 7 shown in FIG. 8 from the display mode number M = “1”, and the currently designated display mode is “equally divided circle display” and “layer number ON”. Know that there is.
[0054]
An example in which the via is displayed on the display unit 4 based on such via display data will be described in the case where the display mode shown in FIG.
[0055]
(1) The number N of layers of the design printed wiring board N = “4” is read from the design database unit 5. The database of the number of layers and the like is prepared in advance in the design database unit 5 as in the conventional case.
(2) Divide the circumferential angle 360 ° by the number of layers N = “4” to obtain a distribution angle per layer = 90 °.
{Circle around (3)} Sectors D1 to D4 having a radius R and an angle of 90 ° are created sequentially from the position at 12 o'clock and drawn at positions on the screen corresponding to the installation positions X and Y.
[0056]
(4) The fan-shaped portions D2 to D4 between the From layer L1 (= 2) and the To layer L2 (= 4) are filled with, for example, the same color and displayed as via sections.
(5) Since drawing of layer numbers is ON, the corresponding layer numbers 1 to 4 are drawn on the respective fan shapes D1 to D4.
(6) If there is a via at the same position as the installation positions X and Y (see the example of FIG. 11), the same drawing is repeated.
(7) If there is a boundary line between via sections, the boundary line is drawn. That is, when there are two vias at the same position as in the example shown in FIG. 5, the via sections V1 and V2 displayed in combination are in contact with each other with the boundary line L interposed therebetween. Therefore, it is preferable to draw the boundary line L itself.
[0057]
The via display may not be displayed for all the layers, but only a part of the via display.
[0058]
FIG. 2B shows an embodiment in which the display mode is a slice circle display divided by strings, and the procedure in this case will be described.
[0059]
(1) The number N of layers of the design printed wiring board N = “4” is read from the design database unit 5.
{Circle around (2)} The slice length per layer is obtained by dividing the diameter 2R by the number of layers N = “4”.
(3) Slice circles D1 to D4 are equally divided by three parallel strings and drawn at positions on the screen corresponding to the installation positions X and Y.
(4) Fill the vias to be displayed with slice circles D2 to D4 between the From layer and the To layer.
[0060]
(5) When layer number drawing is ON, layer numbers 1 to 4 corresponding to the slice circles D1 to D4 are drawn.
(6) If there is a via at the same position as the installation positions X and Y, the same drawing is repeated.
(7) If there is a boundary line between via sections, the boundary line is drawn more clearly.
[0061]
【The invention's effect】
As described above, according to the multilayer printed circuit board pattern design processing apparatus according to the present invention, a layer vias to connect it is possible to display so as to be intuitively determined, the efficiency of pattern design work The place to contribute is great. In addition, a plurality of via sections at the same display position can be displayed together.
[Brief description of the drawings]
FIG. 1 is an explanatory view (No. 1) showing the principle of via display in a multilayer printed wiring board pattern design processing apparatus according to the present invention.
FIG. 2 is an explanatory view (No. 2) showing the principle of via display in the multilayer printed wiring board pattern design processing apparatus according to the present invention.
FIG. 3 is an explanatory diagram (part 3) illustrating the principle of via display in the multilayer printed wiring board pattern design processing apparatus according to the present invention. FIG. 4 is a diagram illustrating vias in the multilayer printed wiring board pattern design processing apparatus according to the present invention. It is explanatory drawing (the 4) which showed the principle of a display.
FIG. 5 is an explanatory view (No. 5) showing the principle of via display in the multilayer printed wiring board pattern design processing apparatus according to the present invention;
FIG. 6 is a block diagram showing an embodiment of a multilayer printed wiring board pattern design processing apparatus according to the present invention.
FIG. 7 is a configuration diagram showing via data in the multilayer printed wiring board pattern design processing apparatus according to the present invention.
FIG. 8 is a table diagram defining a via display mode in the multilayer printed wiring board pattern design processing apparatus according to the present invention.
FIG. 9 is a diagram showing a display mode setting screen in the multilayer printed wiring board pattern design processing apparatus according to the present invention.
FIG. 10 is a pattern diagram showing an example of drawing a via in the multilayer printed wiring board pattern design processing apparatus according to the present invention.
11A and 11B are a plan view and a cross-sectional view showing a structure of a general multilayer printed wiring board.
FIG. 12 is a pattern diagram showing an example of via display in a conventional multilayer printed wiring board pattern design processing apparatus.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Computer 2 Processing part 3 Storage part 4 Display part 5 Design database part 6 Via data part 7 Via display mode definition table 8 Keyboard 9 Mouse 10 Multilayer printed wiring board 11 Conductive layer 12 Laminated board 13 Via 13a Inner via hole (IVH)
13b Through-via hole 14 In the conductor pattern diagrams, the same reference numerals indicate the same or corresponding parts.

Claims

A display unit;
A storage unit that stores position data on the layer surface of the via on the printed wiring board , interlayer connection data , and display shape data;
It reads each data from the storage unit, the interlayer connection data co Viewing by dividing the display shape number of partitions corresponding to the total number of layers of the printed wiring board at the position of the display unit corresponding to the position data A processing unit for selectively displaying the entire layer section showing the layers connected by the via as a via section;
A multilayer printed wiring board pattern design processing apparatus , wherein each layer of the printed wiring board is associated with a position of each divided section in the display shape in advance .

In claim 1,
A multilayer printed wiring board pattern design processing apparatus characterized in that the position data, the interlayer connection data, and the display shape data are given from the input unit to the storage unit.

In claim 1 or 2,
A multilayer printed wiring board pattern design processing apparatus, wherein the display shape is a circle or a rectangle.

In claim 3,
A multilayer printed wiring board pattern design processing apparatus, wherein when the display shape is a circle, the via section is divided by a sector or a plurality of strings parallel to each other .

In any one of Claims 1 thru | or 4,
Multilayer printed wiring board pattern design processing apparatus characterized that you equally divided into compartments corresponding to each said display shape.

In any one of Claims 1 thru | or 5,
A layer with a plurality of vias disposed in the same display position each via to connect the multilayer printed circuit board pattern design is characterized by displaying a plurality of vias compartment layer partition on one via display shape Processing equipment.

In any one of Claims 2 thru | or 6.
A multilayer printed wiring board pattern design processing apparatus characterized by temporarily displaying the via section when the via is designated on the display unit by the input unit.

Oite to claim 6,
The multilayer printed wiring board pattern design processing apparatus , wherein the processing unit draws a boundary line between the plurality of via sections corresponding to the connection layers of the plurality of vias.

In any of claims 2 to 8,
A multilayer printed wiring board pattern design processing apparatus characterized in that a plurality of types of the predetermined shape data are prepared in the storage unit and any one of them is selected by an instruction from the input unit.

In any one of Claims 2 thru | or 9.
A multilayer printed wiring board pattern design processing apparatus, wherein a symbol is displayed in the via section or the layer section in accordance with an instruction from the input unit.